DE3836831C2 - Drucker für Simplex- und Duplex-Druck - Google Patents

Description

Die vorliegende Erfindung betrifft einen Drucker für Simplex- und Duplex-Druck auf einem Blatt eines Aufzeichnungsmediums, der eine Papierbahn aufweist, durch welche entweder ein Simplex-Druck auf einer Oberseite des Blattes des Aufzeichnungsmediums oder ein Duplex-Druck auf der Ober- und einer Unterseite des Blattes des Aufzeichnungsmediums durchführbar ist, wobei die Auswahl der unterschiedlichen Papierführung beim Simplex-Druck oder beim Duplex-Druck in der Papierbahn durch Formatauswahlsignale erfolgt, und wobei das Drucken in einem Übertragungsbereich stattfindet, der in der Papierbahn derart angeordnet ist, daß beim Bedrucken der Oberseite des Blattes dessen oberer Rand zuerst in den Übertragungsbereich eintritt,
mit einem Bilderzeugungssystem zur Steuerung des Druckers, das ein Bit-Map-RAM zur Speicherung der zu druckenden Daten aufweist, in dem die einzelnen Bildpunkte des Abbildes in einem festgelegten Bitmuster binär codiert abgespeichert sind, und das einen Mikroprozessor aufweist, dem Formatauswahlsignale zugeführt werden, welche die Reihenfolge festlegen, in der die Bilddaten aus dem Bit-Map-RAM ausgelesen und auf das Blatt des Aufzeichnungsmediums gedruckt werden.

Ein derartiger Drucker für Simplex- und Duplex-Druck auf einem Blatt eines Aufzeichnungsmediums ist aus der US-PS 4,499,500 bekannt. Zum Bedrucken des Blattes des Aufzeichnungsmediums ist vorgesehen, daß in einem ersten Schritt die auf der Oberseite des Blattes zu druckende Bildinformation von einer Leseeinheit gelesen und in dem Bit-Map-RAM des Bilderzeugungssystems in einem festgelegten Bitmuster binär codiert abgespeichert wird. Daraufhin erfolgt in entsprechender Art und Weise das Einlesen und Abspeichern des auf der Unterseite des Blattes zu druckenden Abbildes. Zum Simplex- oder Duplex-Drucken der im Bit-Map-RAM gespeicherten Bildinformation ist ein fotoleitfähiges Element vorgesehen, das in Form einer Walze ausgebildet ist, die sich nur in einer Richtung dreht. Diesem fotoleitfähigen Element wird das Blatt des Aufzeichnungsmediums aus einem Papierspeicher über Zuführrollen zugeführt, derart, daß beim Bedrucken der Oberseite des Blattes dessen oberer Rand zuerst in den Übertragungsbereich eintritt. Nach dem Bedrucken der Oberseite des Blattes des Aufzeichnungsmediums wird im Falle eines Simplex-Druckes die Papierbahn des Druckers derart gesteuert, daß das eben durch das fotoleitfähige Element bedruckte Blatt durch Auswurfrollen zu einer Ausgangstroganordnung transportiert wird.

Im Falle eines Duplex-Druckes wird die Papierbahn des Druckers jedoch derart gesteuert, daß das zusätzlich auf seiner Unterseite zu bedruckende Blatt des Aufzeichnungsmediums dem Übertragungsbereich wiederum derart zugeführt wird, daß sein unterer Rand zuerst in den durch das fotoleitfähige Element festgelegten Übertragungsbereich des Druckers eintritt.

Aus der EP 0179292 ist es bekannt, bei einem Drucker eine Adressengatterschaltung zu verwenden, die eine Pufferspeicherung und eine Wiederanordnung der im Bit-Map-RAM des Bilderzeugungssystems binär codiert abgespeicherten Bildpunkte des auf das Blatt des Aufzeichnungsmediums zu druckenden Abbildes erlaubt. Das auf dieser Druckschrift bekannte Bilderzeugungssystem mit einer Adressengatteranordnung besitzt jedoch den Nachteil, daß zur Aufbereitung der im Bit-Map-RAM gespeicherten Bildpunkte für das Simplex- oder Duplex-Drucken eine äußerst komplexe und daher sowohl hardware- als auch zeitintensive zweistufige Bildverarbeitung erforderlich ist: Das im Bit-Map-RAM des Bilderzeugungssystems gespeicherte Abbild wird in sechszehn Quadrate unterteilt, wobei die in jedem Quadrat enthaltenen Bildpunkte der ursprünglichen Orientierung des zu druckenden Abbildes entsprechen. Um nun eine Rotation des Abbildes durchzuführen - wie sie beim Duplex-Druck der Unterseite des Abbildes erforderlich ist - ist vorgesehen, daß der Mikroprozessor des Bilderzeugungssystems einen Auslesevorgang der einzelnen im Bit-Map-RAM enthaltenen Quadrate initiiert, derart, daß in einem ersten Schritt die einzelnen Quadrate in einer der gewünschten Rotation des Abbildes entsprechenden Anordnung in den Pufferspeicher eingeschrieben werden, wobei jedoch die Orientierung der in einem jedem Quadrat enthaltenen Bildpunkte nach wie vor der ursprünglichen Orientierung entspricht. In einem zweiten Schritt des Bildverarbeitungsvorgangs werden nun für jedes einzelne Quadrat sämtliche seiner Bildpunkte der erforderlichen Rotation unterworfen, so daß am Ende dieses zwei Schritte umfassenden Bildverarbeitungsvorganges im Pufferspeicher das Abbild in der gewünschten Form vorliegt. Anschließend wird der Pufferspeicher ausgelesen und die Bilddaten gedruckt.

Zur Vermeidung dieser Nachteile stellt sich die Erfindung die Aufgabe, einen duplex-druckfähigen Drucker zu schaffen, dessen Bilderzeugungssystem eine besonders einfache und rasche Verarbeitung der zu druckenden Bilddaten erlaubt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Bilderzeugungssystem eine Adressengatteranordnung aufweist, die vom Mikroprozessor mit den Simplex- oder Duplex-Druck anzeigenden Formatauswahlsignalen angesteuert wird, die in Abhängigkeit von diesen Formatauswahlsignalen das Auslesen der in Bit-Map-RAM gespeicherten Daten steuert, derart, daß beim Duplex-Druck beim Bedrucken der Oberseite des Blattes das im Bit-Map-RAM gespeicherte Abbild in einer durch Abtastlinien zeilenweise vorgegebenen ersten Reihenfolge ausgelesen wird, so daß in der Übertragungszone von oben nach unten gedruckt wird,
und daß beim Bedrucken die Unterseite des Blattes das im Bit-Map-RAM gespeicherte Bitmuster des zu druckenden Abbildes in einer durch Abtastlinien zeilenweise vorgegebenen zweiten Reihenfolge ausgelesen wird, so daß in der Übertragungszone von unten nach oben gedruckt wird,
und daß das Bilderzeugungssystem eine Datengatteranordnung aufweist, die in elektrischer Verbindung mit dem Drucker und dem Bit-Map-RAM steht, wobei die Datengatteranordnung die Übertragung der Daten aus dem Bit-Map-RAM zum Drucker in der ersten Reihenfolge durchführt, wenn die Oberseite des Blattes bedruckt wird, und wobei sie die Übertragung der Daten in der zweiten Reihenfolge durchführt, wenn die Unterseite des Blattes zu bedrucken ist.

Durch die erfindungsgemäßen Maßnahmen wird in besonders vorteilhafter Weise ein duplex-druckfähiger Drucker geschaffen, bei dem die zum Duplex-Drucken eines Abbildes auf das Blatt des Aufzeichnungsmediums erforderliche Umsteuerung der im Bit-Map-RAM enthaltenen Bilddaten des zu druckenden Abbildes in einem einstufigen Bildverarbeitungsprozeß durchgeführt werden kann. Durch die erfindungsgemäßen Maßnahmen wird also in vorteilhafter Art und Weise eine besonders rasche und einfache Verarbeitung der zu druckenden Bilddaten erlaubt.

Weitere Einzelheiten der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben und erläutert ist. Es zeigen:

Fig. 1 in schematischer Darstellung einen elektrografischen Drucker/Kopierer, wie er für ein Bilderzeugungssystem gemäß einem bevorzugten Ausführungsbeispiel vorliegender Erfindung geeignet ist,

Fig. 2 in perspektivischer Darstellung einen Teil des elektrografischen Druckers/Kopierers mit dem Bilderzeugungssystem gemäß vorliegender Erfindung und

Fig. 3 ein Blockschaltbild des Bilderzeugungssystems gemäß vorliegender Erfindung.

Fig. 1 zeigt schematisch die Grundbauteile eines elektrografischen Druckers bzw. Kopierers gemäß einem Ausführungsbeispiel vorliegender Erfindung. Solche Drucker enthalten typischerweise ein fotoleitfähiges Element, das beim dargestellten Ausführungsbeispiel ein fotoleitfähiger Riemen bzw. Band 10 ist. Vorzugsweise besitzt das fotoleitfähige Element die fotoleitfähige Riemen- bzw. Bandanordnung in Form einer Einweg- bzw. Wegwerfkassette, wie sie im US-Patent 46 57 369 beschrieben und beansprucht ist. Wie in Fig. 1 dargestellt, ist die fotoleitfähige Bandanordnung vertikal im elektrografischen Drucker befestigt. Sie besitzt eine nicht dargestellte Blattführung an der Oberseite ihres Rahmens, die das Blatt über ihre Oberseite hinweg führt. Die Blattführung definiert eine horizontale Übertragungszone 25 kurzer Länge unterhalb der Oberseite des Gehäuses 30 des Druckers. Das Gehäuse 30 besitzt einen oberen Deckel 31, der derart angelenkt ist, daß er nach oben angehoben werden kann.

Das fotoleitfähige Band rotiert in dargestellter Weise mit Hilfe von Rollen bzw. Walzen 11 und 12 im Uhrzeigersinn. Längs der rechten Seite des Bandes gemäß Fig. 1 sind eine Reinigungseinheit 9, Löschlampen 14, eine Hauptladevorrichtung 13 und ein optischer Druckkopf 15 angeordnet. Auf der linken Seite des Riemens bzw. Bandes ist die Entwicklereinheit 16 vorgesehen. Diese Einheit besitzt eine Tonerpatrone 18 zur bequemen Handhabung. An der Oberseite des Bandweges ist eine Übertragungseinheit 19 angeordnet, die ein elektrisches Feld schafft, um Toner vom fotoleitfähigen Band 10 auf die Unterseite des Blatts Papier oder anderen Kopiermaterials, das durch den Abbildübertragungsbereich 25 läuft, anzuziehen. Das Kopiermaterial wandert längs einer Papierbahn, die allgemein mit der Bezugsziffer 22 bezeichnet ist. Wenn das Kopiermaterial längs dieser Papierbahn wandert, gelangt es durch den Übertragungsbereich 25, wo es von unten her bedruckt wird.

Die Papierbahn des dargestellten Druckers sei nun anhand der in Fig. 1 gezeigten Pfeile beschrieben.

Das Kopiermaterial, bspw. Papier wird von einer von zwei üblichen Papierhandhabungskassetten 20 oder 21 hergeholt. Für die Zwecke der Erläuterung sei angenommen, daß ein Blatt Papier mit einer ersten "A" nach unten und einer zweiten Seite "B" nach oben gemäß den Fig. 2 und 3 von der oberen Kassette 20 mit Hilfe geeigneter Rollen bzw. Walzen zugeführt wird. Das Papier wird zuerst längs einer Strecke bzw. Abschnitts 22-1 der Papierbahn gerichtet, bis es in einen ersten Hauptbereich 22-2 der Papierbahn eintritt, wie dies durch den unteren Satz von Pfeilen in Fig. 2 dargestellt ist. Der Bereich 22-2 der Papierbahn führt das Blatt Papier in Berührung mit dem fotoleitfähigen Band 10 im Abbildübertragungsbereich 25, der zwischen der oberen Walze 11 und der Übertragungseinheit 19 angeordnet ist. Während das Blatt Papier in dem Übertragungsbereich 25 ist, wird es von unten auf seiner Unterseite, in diesem Falle auf der Seite A bedruckt. Vom Abbildübertragungsbereich 25 wird das Papier längs des Bereiches 22-2 der Papierbahn 22 zu einer Einbrenneinheit 23 mit Hilfe einer Vakuumtransporteinheit 24 transportiert. Wenn kein Duplexdrucken ausgewählt worden ist, läuft das Papier längs der Strecke bzw. des Abschnitts 22-3 der Papierbahn entsprechend Fig. 1 weiter und wird in die Ausgangstroganordnung 25 mit seiner bedruckten Seite, also der Seite A nach unten ausgeworfen und auf diese Weise automatisch geordnet.

Insoweit ist die Beschreibung vorliegender Erfindung ähnlich der des im US-Patent 46 64 507 beschriebenen elektrografischen Druckers/Kopierers. Ist Duplexdrucken ausgewählt, wird das Blatt Papier nicht in den Ausgangstrog 25 ausgeworfen, nachdem es durch die Einbrenneinheit 23 gelangt ist. Stattdessen tritt das Papier in einen Umkehrbereich 22-4 der Papierbahn 22 gemäß Fig. 2 ein, wo es derart gewendet wird, daß die Seite B nun die Unterseite wird. Das Papier tritt dann in einen zweiten Hauptbereich 22-5 der Papierbahn 22 ein. Dieser zweite Hauptbereich 22-5 der Papierbahn ist unmittelbar unter dem Oberteil des Druckers angeordnet. Da sie in solch unmittelbarer Nähe zur Oberseite angeordnet ist, ist dadurch ein einfacher Zugang bzw. Zugriff zum Blatt Papier, während es längs der Papierbahn wandert, im Falle eines Papierstaus möglich.

Das Blatt Papier tritt dann in einen Abzweig bzw. Abschnitt 22 -6 der Papierbahn 22 ein, in der eine Papierschräglauf-Korrekturvorrichtung 35 im Oberteil 31 gehalten ist. Die Papierschräglauf-Korrekturvorrichtung 35 richtet das Papier in mechanischer Weise horizontal wieder aus, so daß dann, wenn es auf seiner zweiten Seite, der Seite B bedruckt ist, alle Ränder genau ausgerichtet sind und so mit dem Druck auf Seite A übereinstimmen.

Nachdem das Papier durch die Papierschräglauf-Korrekturvorrichtung 35 wieder ausgerichtet worden ist, kehrt es in den ersten Hauptbereich 22-2 der Papierbahn 22 über einen zweiten Umkehrbereich 22-7 gemäß Fig. 3 zurück. Dieses Mal wandert das Blatt längs des Bereiches 22-2 mit seiner zweiten Seite, der Seite B nach unten. Das Papier tritt wieder in den Übertragungsbereich 25 ein und eine Information wird auf die Seite B des Blattes Papier gedruckt, sobald es mit dem fotoleitfähigen Band 10 in Berührung kommt. Danach wird das bedruckte Papier der Einbrenneinheit 23 mit Hilfe der Vakuumübertragungseinheit 24 zugeführt, deren einzige Berührung nun diejenige mit der Seite A ist, also mit der bereits bedruckten und eingebrannten Seite des Papiers. Die noch nicht eingebrannte bzw. unfixierte Seite, die Seite B kommt mit der Übertragungseinheit 24 nicht in Berührung, so daß auf dieser Seite des Papiers ein Verwischen vermieden ist. Die Einbrenn- bzw. Fixiereinheit 23 brennt dann den Toner auf der Seite B des Papiers durch Anwendung von Wärme auf dem Papier ein und das Papier wird im Ausgangstrog 25 mit der Seite B nach unten ausgeworfen. Da alle bedruckten Papierblätter mit der Seite B nach unten aufgenommen werden, sind die Papierblätter automatisch geordnet, so wie sie im Ausgangstrog 25 gesammelt werden.

Wenn das Blatt Papier längs des geraden Bereichs 22-2 der Papierbahn wandert, wandert es mit einer vorlaufenden Kante, bspw. der Oberseite des Blatts voraus. Wenn das Blatt durch den Umkehrbereich 22-4 läuft und in den geraden Bereich 22-5 der Papierbahn eintritt, wird das Blatt umgedreht bzw. gewendet, so daß die Seite B die Unterseite wird. Während dieses Bereichs der Papierbahn wandert das Blatt immer noch mit derselben vorlaufenden Kante voraus. Dann tritt es in den Abschnitt 22-6 zur Wiederausrichtung mit seiner vorlaufenden Kante zuerst ein. Wenn das Blatt den Abschnitt 22-6 verläßt, um in den Bereich 22-2 der Papierbahn wieder einzutreten, erfolgt dies jedoch mit seiner nachlaufenden Kante, d.h. mit seinem unteren Rand voraus und mit der Seite B als Unterseite. Mit anderen Worten, das Blatt Papier rückwärts aus dem Abschnitt 22-6 heraus. Infolge dieses "Rückwärts"-Betriebes wird das Blatt nicht nochmals gewendet, wenn es aus dem Bereich 22-5 der Papierbahn zurück in den Bereich 22-2 wandert. Die Seite B, die die Unterseite des Blattes ist, wenn es längs des Bereichs 22-5 der Papierbahn wandert, bleibt die Unterseite, wenn es in den Bereich 22-2 der Papierbahn wieder eintritt.

Zusammenfassend kann, wenn Duplexdrucken nicht ausgewählt ist, die Papierbahn wie folgt geschrieben werden:

20 → 22-1 → 22-2 → 22-3 → 25,

wobei das Papier auf der Seite A von unten bedruckt wird. Ist Duplexdrucken ausgewählt, ergibt sich folgende Papierbahn:

20 → 22-1 → 22-2 → 22-4 → 22-5 → 22-6
→ 22-7 → 22-2 → 22-3 → 25,

wobei ein "Rückwärts"-Betrieb zwischen den Bereichen 22-6 und 22-7 der Papierbahn auftritt und wobei das Papier auf beiden Seiten A und B bedruckt wird.

Es ist aus dieser Beschreibung und aus Fig. 1 ersichtlich, daß die Papierbahn schematisch gesehen eine Schleife (22-2, 22-4, 22-5 und 22-7) mit einer Anzahl von Abzweigungen (22-1, 22-3 und 22-6), die sich von der Schleife wegerstrecken aufweist. Insbesondere beim Duplexdrucken ist es von Bedeutung, daß das Papier einer Bahn folgt, die die Schleife 22-2, 22-4, 22-5 und 22-7 aufweist, wobei ein Halt bzw. Stop im Zweig 22-6 für den "Rückwärts"-Betrieb erfolgt.

Der Betrieb dieses Druckers macht eine einzige Umdrehung des Bandes 10 pro bedruckter Seite notwendig. Während dieser Umdrehung ist das Band einheitlich aufgeladen, wenn es die Hauptladevorrichtung 13 durchläuft. Ein latentes Abbild wird mit Hilfe eines optischen Druckkopfes 15 erzeugt, der entweder ein Laser oder eine LED-Anordnung sein kann. Der optische Druckkopf dient dazu, ausgewählte Bereiche des einheitlich aufgeladenen fotoleitfähigen Bandes 10 zu entladen, wenn es sich am optischen Druckkopf vorbeibewegt. Das so gebildete latente Abbild wird dann durch Ablagerung von Tonerpartikel von der Entwicklereinheit 16 gebildet. Der Toner wird nur auf die entladenen Bereiche des fotoleitenden Bandes abgelagert. Das Band tritt dann in den Übertragungsbereich 25 ein, in welchem das entwickelte Abbild auf die Unterseite, also entweder die Seite A oder die Seite B des Papiers übertragen wird. Im Übertragungsbereich 25 dient die Übertragungseinheit 19 dazu, ein elektrisches Feld zu bilden, das den Toner vom fotoleitfähigen Band 10 auf die Unterseite des Papiers anzieht.

Nachdem das entwickelte Abbild auf die Unterseite des Papiers übertragen worden ist, muß das fotoleitfähige Band dann zum Drucken der nächsten Kopie oder anderen Seite des Blattes Papier, wenn Duplexdrucken vom Betreibenden ausgewählt worden ist, vorbereitet bzw. fertiggemacht werden. Das fotoleitfähige Band, das in derselben Drehrichtung weiterläuft, wird zuerst mit Hilfe einer Reinigungseinheit 9 gereinigt. Die Löschlampen 14 werden dann zugeschaltet, um das fotoleitfähige Band einheitlich zu entladen. Somit wird, wenn das Band sich nach der Bildübertragung dreht, der überschüssige Toner von der Reinigungseinheit 9 entfernt und das Band wird durch die Entlade- bzw. Löschlampen 14 entladen. Der Riemen bzw. das Band wird dadurch vorbereitet bzw. fertiggemacht, daß er von der Hauptladevorrichtung 13 zum Bedrucken der nächsten Kopie oder anderen Seite des Blattes Papier wieder aufgeladen wird.

Beim vorliegenden Verfahren wird die Kopie immer an der Unterseite des Papiers gebildet, wenn es längs der Papierbahn 22 durch die Übertragungszone 25 wandert. Dies wird dadurch erreicht, daß das fotoleitfähige Band 10 unter dem geraden Bereich 22-2 der Papierbahn angeordnet ist. In Fig. 1 ist der Übertragungsbereich 15 über der Rolle bzw. Walze 11 angeordnet und das Papier tritt in den Bereich derart ein, daß seine untere Fläche mit dem Riemen bzw. Band 10 in Berührung kommt.

Um ein Verschmieren der Kopie nach der Bildübertragung zu vermeiden, wird das bedruckte Papier zur herkömmlichen Einbrenn- bzw. Fixiereinheit 23 mit Hilfe einer Vakuumübertragungseinheit 24 transportiert, deren einziger Kontakt derjenige mit der Oberseite des Papiers ist. Diese Seite hat entweder keinen Toner oder besitzt bereits eingebrannten fixierten Toner. Die Einbrenneinheit 23 dient dazu, den Toner auf der Papierunterseite durch Anwendung von Wärme auf das Papier einzubrennen bzw. zu fixieren.

Die Reinigungseinheit 9 kann irgendeine von mehreren herkömmlichen Vorrichtungen aufweisen, die dazu verwendet worden sind, restliche Tonerpartikel vom fotoleitfähigen Element zu entfernen. Die Reinigungseinheit 9 kann bspw. eine Reinigungsbürste oder einen klingenförmigen Schaber aufweisen. Vorzugsweise besitzt die Reinigungseinheit 9 eine elektrostatisch geladene Reinigungsvorrichtung. Solche Vorrichtungen werden auf einer geeigneten Vorspannung gehalten, aufgrund deren sie Tonerpartikel vom fotoleitfähigen Element anziehen. In Fig. 1 besitzt die Reinigungseinheit 9 eine Kombination aus Filzbürste, Walze und klingenförmigem Schaber, wie sie in einer der vorgenannten anhängigen Anmeldungen beschrieben ist.

Aufgrund der Verwendung einer separaten und unabhängigen Reinigungseinheit besitzt der hier beschriebene elektrografische Drucker ein "Ein-Lauf-" und nicht ein "Zwei-Lauf-" Gerät, d.h. eine Seite des Blattes Papier wird pro Umdrehung des fotoleitfähigen Bandes bedruckt. Somit ist der Austrag des Gerätes effektiv das Zweifache von dem des im US-Patent 46 64 507 beschriebenen elektrografischen Druckers. In der Praxis ist der hier beschriebene elektrografische Drucker in der Lage, 24 Seiten pro Minute gegenüber 12 Blätter pro Minute beim im US-Patent 46 64 507 beschriebenen Drucker zu drucken bzw. zu kopieren.

Der elektrografische Drucker gemäß Fig. 1 verwendet ein Bilderzeugungssystem (IGS), das jede der Operationen seiner verschiedenen Bauteile steuert und koordiniert. Das IGS empfängt eine Vielzahl von Signalen von verschiedenen Sensoren und Befehlsstationen, die zum Drucker gehören, und gibt eine Vielzahl von Signalen in Antwort darauf ab. Das IGS empfängt Signale von verschiedenen Sensoren, um Fehlfunktionen im Drucker zu erfassen, und sendet Signale aus, um den Betreibenden auf diese Fehlfunktionen hinzuweisen. Das IGS paßt auch mit einem Computer-Terminal zusammen, ebenso wie mit einem Diskettenantrieb(-Laufwerk) 40 und einem Plattenantrieb 42, um den Betrieb des Druckkopfes 15 zu steuern.

Das IGS steuert alle diese Vorgänge des Druckers, wie bspw. die Zeitsteuerung der verschiedenen Bauteile des Druckers. Es erfaßt es auch, wenn der Bedienende das Duplexdrucken ausgewählt hat, und richtet den Transportmechanismus so aus, daß das Blatt Papier die Duplexdruckbahn durchläuft.

Eine weitere wichtige Funktion des IGS besteht darin, das Lichtabbild, das vom optischen Druckkopf 15 auf das fotoleitfähige Band 10 projiziert wird, wenn ein Bedrucken der zweiten Seite des Blattes Papier erfolgen soll, zu reformatieren. Wie oben beschrieben, läuft das Blatt Papier durch den Bereich 22-2 der Papierbahn zuerst mit einer vorlaufenden Kante voraus. Wenn das Blatt Papier zum Bedrucken auf seiner zweiten Seite durch den Bereich 22-2 das zweite Mal läuft, tut es dies jedoch mit seiner nachlaufenden Kante voraus. Dies ist wegen des "Rückwärts"-Betriebes, der auftritt, wenn das Papier die Schleife nach einem Anhalten bzw. Stop im Abzweig 22-6 wieder zurück in die Schleife eintritt. Wenn das Lichtabbild von der Steuerung nicht reformatiert wird, wird der Druck auf der zweiten Seite des Blattes Papier gegenüber dem auf der ersten Seite seitenverkehrt.

Es sei bspw. angenommen, daß die vorlaufende Kante die Oberseite des Blatt Papiers ist, die das erste Mal durch den Übertragungsbereich 25 läuft, und daß das Bedrucken auf dem Blatt Papier von oben nach unten passiert. Wenn das Blatt Papier durch den Übertragungsbereich 25 das nächste Mal zum Bedrucken von dessen zweiter Seite läuft, läuft es mit seiner Unterkante zuerst durch. Somit muß, damit die Information auf die zweite Seite des Papiers in geeigneter Weise gedruckt wird, das Lichtabbild vom optischen Druckkopf 15 von unten nach oben reformatiert werden. Dies wird durch das IGS erreicht, wenn das IGS erfaßt, daß das Duplexdruckmerkmal ausgewählt worden ist.

Fig. 2 zeigt die Papierschräglauf-Korrekturvorrichtung 35, die am elektrografischen Drucker/Kopierer vorliegender Erfindung befestigt ist. Die Papierschräglauf-Korrekturvorrichtung 35 besitzt ein Bett oder Trog 36 zur Aufnahme des Papiers und Führungsplatten 37a und 37b. Die Führungsplatten 37a und 37b richten das Papier wieder aus, wenn es auf das Bett 36 ausgestoßen bzw. angebracht wird. Ein Getriebesystem 38 ist ebenfalls vorgesehen, mit dessen Hilfe der Abstand zwischen den Führungsplatten 37a und 37b einstellbar ist. Das Getriebesystem 38 wird von der geräteeigenen Steuerung gesteuert, die den Abstand zwischen den Führungsplatten in Antwort auf die Formatierungssignale vom Computer einstellt. Alternativ kann das IGS mit den Eingangspapiertrögen, die Sensoren besitzen, um die Breite des in die Tröge gebrachten Papiers zu erfassen, verbunden werden. Ein Beispiel eines solchen Eingangspapiertroges ist in der US-Patentanmeldung 7 18 945 vorliegender Anmelderin beschrieben. Das IGS stellt den Abstand zwischen Führungsplatten 37a und 37b in Antwort auf von diesen Sensoren empfangenen Signalen ein.

Zusätzlich steuert das IGS die Papierwalzen innerhalb des elektrografischen Druckers, um den gewünschten "Rückwärts"-Betrieb auszuführen, wenn das Papier in die Papierschräglauf-Korrekturvorrichtung 35 gelangt. Somit bewirkt das IGS, daß sichergestellt wird, daß die Papierwalzen sich in einer Richtung drehen und dabei das Papier auf das Bett 36 der Papierschräglauf-Korrekturvorrichtung 35 bringen, und sie bewirkt dann, daß sich die Drehrichtung der Papierwalzen umkehrt, so daß der "Rückwärts"-Betrieb durchgeführt werden kann.

Fig. 3 zeigt ein Blockschaltbild eines Bilderzeugungssystems gemäß vorliegender Erfindung. Das IGS ist das Interface zwischen einem nicht dargestellten Host-Computersystem (zentralen Rechnersystem) und einer nicht dargestellten Druckmaschine. Grundsätzlich, wird ein Stück Papier zum Bedrucken in eine größere Anzahl von kleinen Bereichen mit Hilfe eines feinen Gitters logischerweise unterteilt, das von einem Satz vertikaler und horizontaler Linien erzeugt ist. Bei bekannten Betriebsweisen sind 240 vertikale und horizontale Linien pro Inch vorgesehen, was eine 240-Punkt-Dichte erzeugt. Das vorliegende System erweitert die Fähigkeit des IGS, so daß zwar 240-, 300- und 400-Punkt-Dichten in auswählbarer Weise durchgeführt werden können. Dies wird durch die Verwendung eines (bit-map-) Bit-Format-RAM erreicht.

Das IGS akzeptiert eine Beschreibung des Textes und von Grafiken, die auf einem Papier von einem Host-Computersystem erscheinen und verarbeitet das Bitmuster und den Bit-Format-RAM entsprechend dem gewünschten Abbild. Das IGS überträgt die Inhalte des Bit-Map-RAM auf die Schreibschaltkreise, so daß die gewünschten Abbilder erzeugt werden. Beim Stand der Technik wird das Abbild stets in der Weise übertragen, daß am oberen Ende des Abbildes begonnen wird und jede horizontale Linie des Abbildes von links nach rechts übertragen wird, bis das gesamte Abbild übertragen worden ist. Jede horizontale Linie des Abbildes wird Abtastlinie genannt.

Für das Duplexdrucken kann die Übertragung des Abbildes nicht auf ein Verfahren begrenzt werden, das an der Bildoberseite beginnt, wenn ein relativ einfaches Druckgerät verwendet ist. Demgemäß kann das IGS ein Abbild übertragen, das entweder an der Bildoberseite oder an der Bildunterseite, je nach Erfordernis, begonnen wird. Desweiteren kann das IGS derart betrieben werden, daß ein Abbild übertragen wird, in dem gewünschtenfalls an einer Zwischenposition zwischen der Bildober- und der Bildunterseite begonnen wird.

Das IGS enthält eine Rechnerverarbeitungseinheit (CPU), die einen Datenverarbeitungschip, wie bspw. einen handelsüblich erhältlichen 68 000-Chip, einen EPROM-Speicher, einen RAM-Speicher und dessen Trägerlogik eine Reihenkommunikationslogik, eine Logik mit direktem Speicherzugriff (DMA) und eine Interface-Anordnung besitzt.

Der 68 000-Prozessor transformiert das von der Datenübertragungs- bzw. Kommunikationslogik empfangene Beleg-Vorschrift in eine Zwischenform und transformiert diese in ein Abbild in einem Bit-Map-Speicher.

Die Logik ist derart ausgebildet, daß ein 10 MHz-Prozessor statt eines bekannten 8 MHz-Prozessors verwendet wird. Die Bauteile des Systems sollten mit der Operationsgeschwindigkeit kompatibel sein. Bspw. sollten die des CPU-RAMs (nicht die Bit-Map-RAMs) mit 120 ns Zugriffszeit statt mit 150 ns Zugriffszeit, wie sie im 8 MHz-System verwendet wird, betrieben werden.

Die Trägerlogik für den 68 000-Chip besitzt 6 Untereinheiten: Einen Prozessortaktgeber, Rückstellkreis, Zeitsteuerkreis, Unterbrecherkreis, Adressendekoderkreis und Zeitsperrkreis. Solche Untereinheiten sind bekannt und werden im folgenden kurz beschrieben.

Der Takt für den Prozessor und den anderen Taktschaltkreis ist von einem Kristalloszillator abgeleitet. Die Frequenz des Oszillators ist 20 MHz. Diese Frequenz wird von einem D-Flipflop durch 2 geteilt, wobei dessen Q-Ausgang mit dem Eingang verbunden ist. Die Teilung wird deshalb verwendet, weil das 68 000-Chip einen Takt mit 50% relativer Einschaltdauer erfordert und der Ausgang der Kristalloszillatoren sich im allgemeinem zwischen 40% und 60% relativer Einschaltdauer ändert. Das Flipflop ist ein F- oder S-Chip, so daß sich für den hohen und den niederen Ausgang symmetrische Verzögerungen ergeben.

Der Rückstellschaltkreis arbeitet in Verbindung mit den RESET- und den HALT-Signalen des 68 000 Chip. Diese Signale sind für einige 100 msec vorhanden, wenn Spannung an das IGS angelegt ist. Danach verschwinden diese Signale und der 68 000-Chip beginnt, Befehle dadurch auszuführen, daß dessen Rückstellvektor von Platz 0 bzw. von der Lage 0 geholt wird. Die Signale werden von einem einfachen RC-Kreis erzeugt, der mit einem Inverter mit Schmitt-Trigger-Eingang verbunden ist. Der Ausgang des Inverters wird zum Erzeugen eines niedrigen Signals invertiert. Der Ausgang dieses Inverters wird mit dem Ausgangszeitsteuerschaltkreis ODER-verknüpft. Das kombinierte Signal wird dann durch zwei Leerlaufkollektor-Treiber geführt. Sowohl der HALT als auch der RESET sind Eingänge zum und Ausgänge vom 68 000-Chip. Wenn der 68 000-Chip anhält, gibt es das HALT-Signal ab. Wenn das 68 000-Chip einen Rückstellbefehl ausführt, gibt es das RESET-Signal ab. Das HALT-Signal wird sonst nirgendwo verwendet und es ist dafür vorgesehen, den 68 000 Chip anzustoßen, wenn Spannung zugeschaltet wird. Das RESET-Signal ist durch einen nicht-invertierten Puffer geführt, um den Rest der Logik im System zurückstellen zu können. Dies ermöglicht es, daß die Logik im System zurückgestellt wird, wenn die Spannung zugeschaltet wird, wenn der 68 000-Chip einen Rückstellbefehl ausführt.

Der Zeitsteuerschaltkreis dient dazu, den 68 000-Chip zurückzustellen, wenn sich herausstellt, daß der Prozessor nicht mehr genau arbeitet. Der Zeitsteuerschaltkreis wird abgeschaltet, wenn Spannung zugeschaltet wird. Während normaler Betriebsvorgänge erzeugt der 68 000-Chip das Signal zum Abschalten des Zeitsteuerschaltkreises. Eine Änderung im 68 000-Chip erzeugt eine Änderung im das Signal steuernden Zeitsteuerschaltkreis, wodurch der Zeitsteuerschaltkreis freigegeben wird. Wenn eine vorbestimmte Zeit, wie bspw. eine halbe Sekunde vergeht, während der Zeitsteuerschaltkreis freigegeben ist und ein geeignetes Signal vom 68 000-Chip nicht abgegeben wird, wird ein Rückstellsignal an den 68 000-Chip geführt. Dieses Rückstellsignal setzt auch ein Flipflop, so daß der 68 000-Chip bestimmen kann, daß eine Rückstellung aufgrund eines Zuschaltens des Zeitsteuerschaltkreises oder der Spannung erfolgt ist. Der Unterbrecherschaltkreis kann einen Prioritäts-Kodierer-Chip, der mit dem 68 000-Chip gekoppelt ist, verwenden.

Der Unterbrecherschaltkreis unterbricht den 68 000-Chip bei verschiedenen vorbestimmten Bedingungen. Die Priorität der Unterbrecherstufen ist in Tabelle 1 angegeben. Entsprechend der 68 000-Chip-Konvention ist die Priorität um so höher, je größer die Nummer der Prioritäts-Stufe ist.

Stufe
Vorrichtung
7
keine
6	Kommunikations-Steuereinheiten
5	Mehrzweck-Zeitsteuerung
4	paralleler Mehrzweck-Unterbrechereingang (PIT 0) (einschl. einer Floppy-Disk-Interface-Unterbrechungsanforderung)
3	unbestimmt
2	paralleler Mehrzweck-Unterbrechereingang (PIT 2) (einschl. Beginn der Seitenunterbrechung und Ende der Seitenunterbrechung)
1	Steuereinheit für unmittelbaren Speicherzugriff
0	nicht anwendbar

Der Adressen-Dekodierschaltkreis ist in zwei Stufen durch einen PAL-Schaltkreis und einen 1-aus-8-Dekodierer ausgeführt. Der PAL-Schaltkreis dekodiert Informationen vom EPROM-Speicher, RAM-Speicher, Bit-Format-RAM, verschiedenen Vorrichtungen und der DMA-Steuereinheit. Zusätzlich zur Dekodierlogik ist ein weiterer PAL-Schaltkreis vorgesehen, der für eine Zeitsteuerinformation zum Erzeugen des Schreibsignals für die Floppy-Disk-Steuereinheit und für ein Signal sorgt, das mit einem Signal vom 68 000-Chip zum Erzeugen des Lesesignals UND- verknüpft wird.

Wenn das 68 000-Chip mit Spannung versorgt wird, liest es den Anfangswert des Programmzählers und des Stapelzeigers bzw. -hinweisadresse, beginnend am Platz 0 bzw. beim Stand 0 aus. Die Unterbrechervektoren werden automatisch aus dem Speicher geholt. Die Rückstellvektoren sind in einer Art energieunabhängigen Speicher gespeichert, während die Unterbrechervektoren in einem RAM gespeichert sind. Um dies zu erreichen, ermöglicht es der Adressendekodierer-Schaltkreis, daß entweder der EPROM oder der RAM beim Stand 0 angesiedelt sind. Während der anfänglichen Spannungszuschaltung oder einer Rückstellung ist der RAM bei der Adresse 0 zugänglich. Für die Bequemlichkeit bei der Umschaltung zwischen diesen beiden Zuständen kann der EPROM auch auf eine andere Adresse bezogen werden. Der Eingangsprogrammzähler des Rückstellvektors, der beim Stand 0 des EPROM angesiedelt ist, zeigt auf ein Programm im EPROM an der ständigen Adresse des EPROM.

Der Zeitsperrschaltkreis erzeugt ein Signal, um die Vervollständigung des Speichers des 68 000-Chip für den Fall anzuzeigen, daß solch ein Signal vom anderen Schaltkreis innerhalb einer vorliegenden Zeitperiode nicht erzeugt ist. Typischerweise wird der Zeitsperrschaltkreis etwa 8 µsec nach Beginn eines Speicherzyklus mit dem Erzeugen seines Signales warten. Dieser Schaltkreis macht es möglich, Fehler im Betrieb des 68 000-Systems in einem frühen Zeitpunkt zu erfassen.

Der EPROM-Speicher kann zwei 2764-EPROMs oder zwei 27 128-EPROMs beinhalten. Grundsätzlich besteht der Zweck dieses Speichers darin, diagnostische Programme zu speichern, die ausgeführt werden, wenn der Drucker eingeschaltet ist, und das Ladeprogramm (Bootstrap) zu speichern, das in den Programmen liest, die während der normalen Betriebsweise des Druckers vom Floppy-Disk-Antrieb oder von der Host-Kommunikations- bzw. -Datenübertragungsleitung verwendet wird.

Zwei EPROM-Chips werden für den EPROM-Speicher verwendet, weil der Datenbus des 68 000-Chips 16 bit breit ist und die EPROM-Datenbreite 8 bit ist.

Der RAM kann verschiedene Größen, bspw. 128 Kb, 256 Kb, 512 Kb oder 1 Mb besitzen. Die kleinste dieser Größen ist zu klein, als daß es zu den Programmdaten und zu den zum entsprechenden Betreiben des gewünschten Druckers verwendeten Schriftarten paßt. Einer der wichtigsten Chips bei der Steuerung der RAMs ist der Dynamik-RAM-Steuerungschip. Dieser Chip beinhaltet den Bankdekodierer, Adressenmultiplexer, Erneuerungszähler und einige Zeitsteuer- und Steuerungslogikkreise. Die detaillierte Zeitsteuerung ist von einer Verzögerungslinie gesteuert. Ein Signal wird der Verzögerungslinie zugeführt, wenn ein 68 000-Speicher-Zyklus beginnt.

Das RAM-Steuerungs-Chip erzeugt auch ein 8 bit Erneuerungssignal. Die Zeitsteuerung für den Erneuerungszyklus wird durch 10 geteilt, so daß ein 1 MHz Signal für den 10 MHz Prozessor gegeben ist. Speichererneuerung ist die höchste Prioritätanforderung.

Typischerweise können die seriellen Datenübertragungssteuereinheiten zwei Zilog-8030-Chips besitzen. Diese handelsüblich erhältlichen Chips sind sehr ausgeklügelte LSI-Bauteile, die Teil eines Z8000-Prozessors sind. Jedes dieser Chips enthält eine unabhängige Logik für zwei Kommunikationskanäle. Die Betriebsweise dieser Chips sind bekannt.

Lediglich zwei der seriellen Datenübertragungskanäle werden während der normalen Betriebsweise des Druckers verwendet. Einer ist zur seriellen Verbindung der Druckersteuereinheit oder -elektronik und der andere wird für eine mögliche Verbindung mit einem Host-Computersystem oder der Datenübertragungslogik verwendet. Normalerweise ist die einzige externe Vorrichtung, die mit dem zweiten Datenübertragungskanal verbunden ist, ein Personal Computer (PC). Bei anderen Host-Computersystemen ist es möglich, direkt zu kommunizieren und dabei diesen Eingang zu verwenden. Die verbleibenden zwei seriellen Kanäle stehen für diagnostische Zwecke zur Verfügung.

Grundsätzlich vervielfachen die Z8000-Family-Bauteile sowohl die Adresse als auch die Daten über dieselben Stecker, um die Baugröße auf ein Minimum zu begrenzen. Die Logik, die notwendig ist, um die Zilog-8030er mit dem Bus des 68 000-Chip zu verbinden, wird dazu verwendet, separate 68 000-Adressen und -Daten mit den mehrfach genutzten Anschlüssen der 8030-Chips zu vervielfachen. Diese Logik wird von einem Register-PAL gesteuert. Wenn das PAL ein Signal empfängt, das anzeigt, daß entweder das 68 000-Chip versucht, Register auf einen der 8030-Chips zu lesen oder zu schreiben, oder daß eine Unterbrecherbestätigung an eines von ihnen abgegeben worden ist, beginnt es, zum Zyklus der 8030 Chips Zugriff zu erhalten. Im ruhenden Zustand sind die Adressenlinien des 68 000-Chip auf den Adressen/Daten-Steckern der seriellen Datenübertragungssteuerungschips. Das PAL beginnt den Zyklus dadurch, daß ein Adressenstrobe- bzw. -takt-Signal der seriellen Datenübertragungssteuereinheit gegeben wird. Die fünf Adressenbits geringer Ordnung des 68 000-Chip werden von den seriellen Datenübertragungssteuerungschips gleichzeitig verriegelt. Diese Bits werden dazu verwendet, auszuwählen, welches Register auf den seriellen Datenübertragungssteuerungschips als Bezug genommen wird.

Zusätzlich wird das Adressenbit 6 aus dem 68 000-Chip verriegelt und durch die innere Chipauswahl-Logik an den seriellen Datenübertragungssteuerungschips verwendet, um zu bestimmen, welches der beiden Chips als Bezug dient. Diese Version des Adressenbit wird mit einem der seriellen Datenübertragungssteuerungskanälen verbunden und das Komplement des Bits mit dem anderen seriellen Datenübertragungssteuerungskanal verbunden. Nachdem das PAL für die Adressenverriegelung ausreichend Zeit zur Verfügung gestellt hat, schaltet er die Adressenpuffer ab und die Datenübermittler zu. Nach einer anfänglichen Aufbauzeit wird das Strobesignal den seriellen Datenübertragungssteuerkanälen zugeführt. Dies hat zur Folge, daß der ausgewählte serielle Datenübertragungssteuerungskanal die Daten laufend auf seine Adressen/Datenverbindungen in dem vorhergehend ausgewählten Register einschreibt, wenn die Operation ein Einschreibvorgang ist, oder die Inhalte der vorhergehend ausgewählten auf seine Adressen/Datenverbindungen plaziert, wenn es ein Lesevorgang ist. Das PAL hält das Strobesignal über eine bestimmte Zeitdauer, die größer ist als die erforderliche Zeit, und gibt es dann weiter für Schreibvorgänge.

Die seriellen Datenübertragungssteuerungschips verhindern die Wiedergeltendmachung eines Datenstrobesignals für etwa 2,5 µsec, nachdem es wieder fallengelassen worden ist. Der 68 000-Chip ist schnell genug dieses Erfordernis zu umgehen. Das PAL wird dazu verwendet, diese Zeitdauer zu verzögern, bevor sie sich nach einem Signal umsieht, um einen weiteren Zyklus zum Kompensieren des schnellen Betriebs des 68 000-Chip zu beginnen. Dies nimmt die Last bzw. Aufgabe der detaillierten Zeitsteuerberechnung vom Programmierer.

Einige der Unterbrecherschaltkreise der 8030 Chips verwenden den Adressenstrobeeingang als Takt. Infolgedessen bestätigt das PAL dieses Signal im wesentlich einmal pro Mikrosekunde, während es auf einen Zyklus wartet, der sich auf das Chip bezieht.

Das bei den seriellen Datenübertragungssteuerungschips verwendete Taktsignal ist 3,6864 MHz. Dies macht es möglich, daß der interne Baud-Rate-Generator Datenraten von 38 400 Baud ohne zusätzlichen Schaltkreis aufweist.

Ein paralleler Interface- und Zeitsteuerlogikabschnitt kann durch drei Einheiten eines Parallel-Interface/Timers (PIT) gebildet werden. Diese Einheiten funktionieren wie folgt. Ein PITO wird dazu verwendet, mit der Kommunikationslogik und bzgl. mehrerer verschiedener Funktionen zu kommunizieren. Ein PIT1 wird dazu verwendet, mit dem PCL zu kommunizieren, und ein PIT2 wird dazu verwendet, die Bilderzeugungs-Hardware zu steuern. Das PIT ist ein komplexes LSI-Bauteil, das dafür aufgebaut ist, daß es mit den 68 000-Family-Bauteilen im Gegensatz zu den seriellen Datenübertragungssteuerungschips zusammenarbeitet. Somit sind keine gesonderten Bauteile notwendig, um die 68 230-Einheiten mit den 68 000-Chips neben dem Adressendekodierschaltkreis auch mit einem Sattelwiderstand zu verbinden.

Die Floppy-Disk-Interfacelogik ist Teil einer Floppy-Disk-Steuereinheit und enthält auch den Lesedatenseparator und den Schreibvorkompensationsschaltkreis.

Die Direktspeicherzugriffslogik enthält eine einzige Direktspeicherzugriffssteuereinheit für die Datenübertragung zwischen dem RAM des 68 000-Chip und dem parallelen oder seriellen Interface oder der Floppy-Disk-Steuereinheit. Sie hat zwei unabhängige DMA-Kanäle und ist mit den 68 000-Family-Bauteilen kompatibel.

Das Interface der Bilderzeugungslogik enthält Register-PALs und einige Verriegelungseinheiten. Dieser Schaltkreis behandelt die Lese- und Schreibanforderungen an das Bit-Map-RAM in unterschiedlicher Weise. In jedem Falle wartet das PAL darauf, daß der laufende 68 000-Zyklus, falls er im Bit-Map-RAM vorhanden ist, beendet wird. Wenn er ihn erfaßt hat, gibt das PAL ein Signal an die Steuerlogik des Bit-Map-RAM ab und verriegelt die 68 000-Datenbits.

Wenn der Zyklus eine Schreibanforderung ist, gibt der PAL ein Signal an den 68 000-Chip ab, um anzuzeigen, daß ausreichend Information verriegelt worden ist, damit die Schreiboperation bis zur Beendigung weiterlaufen kann, während der 68 000-Chip mit anderen Operationen fortfährt. Das PAL erzeugt dieses Signal in zwei Taktzuständen, wenn nicht der angeforderte Bit-Map-RAM-Schreibzyklus begonnen hat. An diesem Punkt während des Schreibzyklus kehrt der RAM in seinen Leerlauf zurück und wartet auf eine neue Anforderung.

Ist der Zyklus eine Leseanforderung, sendet das PAL das Signal nicht an den 68 000-Chip sondern fährt fort, eine Anforderung abzugeben, wenn nicht der Bit-Map-RAM-Lesezyklus begonnen hat. Das PAL wartet darauf, daß der Zyklus weit genug fortgeschritten ist, so daß Daten zur Verfügung stehen. An diesem Zeitpunkt überträgt es das Signal an den 68 000-Chip und zeigt an, daß ausreichend Information vorhanden ist, daß der 68 000-Chip mit anderen Operationen fortfahren kann.

Das IGS besitzt auch eine Bilderzeugungslogik, die grundsätzlich in fünf Einheiten unterteilt werden kann: Den Datenweg, den Adressenweg, die Steuerlogik, die RAM-Bauteile selbst und die Druckmaschinen-Interfacelogik.

Der Datenweg vom 68 000-Chip zum Bit-Map-RAM und zurück ist 16 bit breit und enthält ein Register zum Verriegeln der Daten vom 68 000-Chip, ein Trommel-Schieberegister, ein ALU, die bit-Map-RAMs und eine transparente Verriegelung, um die Daten zu halten, während der 68 000-Chip sie liest. Der Takt für das Eingangsregister kommt vom Bit-Map-Interface-Schaltkreis. Dieses Taktsignal verriegelt die Daten als Lese- und Schreibbezug für den Bit-Map-RAM. Der Eingang dieses Registers kommt vom 68 000-Datenbus und der Ausgang ist mit dem Eingang des Trommel-Schieberegisters verbunden.

Das Schieberegister hat 16 Bit-Eingangs- und -Ausgangsanschlüsse und ist mit 825S10- oder 74F350-Chips ausgeführt. Der Ausgang ist um eine Anzahl von Plätze, die durch den PIT2 bestimmt sind, verschoben. Der Ausgang des Schieberegisters ist mit den Eingängen einer 16-bit-ALU verbunden.

Die Ausgangsbits des Bit-Map-RAM gelangen auch an die Eingänge der transparenten Verriegelungsvorrichtung. Diese Verriegelungsvorrichtung spart dem Ausgang der Bit-Map-RAMs am Ende jedes 68 000-Zyklus einen Lese- oder einen Schreibzyklus. Natürlich sind nur solche Daten, die während eines Lesezyklus gespart werden, von Interesse. Die Ausgänge dieser Verriegelungsvorrichtung werden nur während eines Lesens des Bit-Map-RAM auf den 68 000-Datenbus gegeben.

Der Ausgänge des Bit-Map-RAM sind auch mit den Eingängen der beiden mit parallelen Eingängen und seriellen Ausgängen versehenen 16-bit-Schieberegister verbunden. Dieser Bereich des Schaltkreises bildet einen Teil des Druckmaschinen-Interface.

Der Adressenweg-Schaltkreis enthält eine Logik, die die Bit-Format-RAM-Adressen hält, die vom 68 000-Chip und vom Druckmaschinen-Interface erzeugt werden, diese verarbeitet, wie unten beschrieben, und übergibt die modifizierten Adressen auf die Bit-Map-RAMs übergibt. Sowohl die Adresse vom 68 000-Chip als auch die Adresse von der Druckadressengeneratorlogik sind 19 bit lang. Dies ist groß genug, um die ganze 1/2 Million 16-bit-Worte im Bit-Map-RAM zu adressieren.

Bits 1 bis 19 der 68 000-Adresse werden in der transparenten Verriegelungsvorrichtung verriegelt. Die Verriegelungsvorrichtung ist normalerweise im Durchflußzustand. Wenn der 68 000-Chip auf das Bit-Map-RAM Bezug nimmt, erzeugt ein Register-PAL, das hier bei der Beschreibung des Interface der Bilderzeugungslogik erwähnt ist, ein Signal, das seinerseits ein anderes Signal bewirkt. Solange eines dieser Signale abgegeben wird, halten die transparenten Verriegelungsvorrichtungen ihren laufenden Wert. Das Register-PAL entläßt wieder das erste Signal, wenn das zweite Signal bestätigt ist. Wegen der Art des synchronen Schaltkreises, der das erste Signal erzeugt, sind mindestens 100 Nanosekunden zwischen der Zeit, zu der das zweite Signal bestätigt ist und der Zeit, zu der das erste Signal fallen gelassen ist.

Die 68 000-Chip-Adressenleitungen, die mit der transparenten Verriegelungsvorrichtung verbunden sind, werden vertauscht, um die Bilderzeugung im Bit-Map-RAM zu vereinfachen. Die 19 Bit vom Druckadressengenerator werden ebenfalls von einer transparenten Verriegelungsvorrichtung verriegelt. Die Verriegelungsvorrichtung ist normalerweise in einem Durchflußzustand. Wenn ein Signal bestätigt wird, halten die Verriegelungsvorrichtungen, den laufenden Eingangswert. Dieses Signal bleibt während des gesamten Bit-Map-RAM-Zyklus erhalten, der die zum Schreibkopf zu sendenden Daten holt.

Jede der zwei transparenten Verriegelungsvorrichtungen im Adressenweg-Schaltkreis wird in drei Teile unterteilt, die den drei Chips, die Verriegelungsvorrichtung ausmachen, entsprechen. Die höherrangigen drei bits beider Verriegelungsvorrichtungen werden auf drei mehrfach verwendeten Leitungen betrieben. Jede Verriegelungsvorrichtung ist während des gesamten Zyklus, während dem sie drei Adressenbits hält, aktiv. Die Bits 2 bis 9 der 68 000-Adresse werden mit der Verriegelungsvorrichtung verbunden, die eine Reihenadresse für den Bit-Map-RAM hält. Bits 13 bis 19 und 1 sind mit der Verriegelungsvorrichtung verbunden, die die Spaltenadresse hält. Bits 0 bis 7 des Drucks sind mit einer weiteren Verriegelungsvorrichtung, die eine Reihenadresse hält und Bits 8 bis 12 der Druckadresse mit der zweiten Verriegelungsvorrichtung, die die Spaltenadresse für den Bit-Map-RAM hält, verbunden. Ausgänge dieser Verriegelungsvorrichtungen und der Ausgang der fünften Verriegelungsvorrichtung, die die Erneuerungsadresse für den Bit-Map-RAM hält, teilen unter sich den 8-Bit-Bus auf.

Das Multiplexen bzw. Vervielfachen, das die Reihen- und Spaltenadresse für den RAM bildet, erfolgt dadurch, daß die drei Zustands-Verriegelungschips, die die Daten zur geeigneten Zeiten halten, zugeschaltet bzw. freigegeben werden. Der Zyklus beginnt damit, daß der Chip die Adressenbits, die als Reihenadresse für den laufenden Zyklus verwendet werden, hält, wobei ihre Inhalte auf dem aufgeteilten 8-Bit-Bus betrieben werden.

Im 68 000-Zyklus wird der Bereich, der die 68 000-Reihenadresse für den RAM hält, freigegeben. Bei einem Druckzyklus oder einem Erneuerungszyklus wird der Chip, der die Reihenadresse, die von der Druckadresse oder Erneuerungsadresse abgeleitet ist, hält, freigegeben. Die Spaltenadresse wird auf dem aufgeteilten Bus in ähnlicher Weise später im Bit-Map-RAM-Zyklus betrieben. Der mehrfach verwendete Bus ist mit den A-Eingängen eines 8-bit Addierers verbunden. Ein Signal wird zur Eingabe in den niederrangigen Addierchip weitergegeben. Wenn dieses Signal nicht bestätigt wird (niedrig), gibt der Addierer seinen Eingang an seinen Ausgang weiter, und wenn das Signal bestätigt wird (hoch), ist der Ausgang des Addierers 1 plus dem Eingang. Das Signal ist der Ausgang eines Inverters, dessen Eingang der Ausgang des Steuer-PAL ist. Das Signal wird durch den Bit-Map-RAM-Steuer-PAL während eines 68 000-Schreibvorgangs in den Bit-Map-RAM bestätigt, um zum folgenden Speicherwort im selben Schreibzyklus Zugriff zu haben. Ein weiteres Signal wird am Ende des Bit-Map-RAM-Erneuerungszyklus ebenfalls bestätigt, um die nächste Erneuerungsadresse zu erzeugen.

Der Ausgang des Addierers ist mit den Eingängen von zwei oktalen Puffern und der Bit-Map-RAM-Erneuerungsadressenverriegelung verbunden. Die Puffer werden dazu verwendet, die Adresseneingänge der dynamischen RAMs zu versorgen. Es sind zwei verwendet, weil die kapazitive Last, die durch die Adresseneingänge der 112 64K RAMs dargestellt ist, zu hoch ist, als daß ein Chip diese treiben könnte. Die Ausgänge dieser Puffer durchlaufen interne Serienendwiderstände, um den "Undershoot" an Signalen, die mit den dynamischen RAMs verbunden sind, zu begrenzen.

Der 8-bit-Multiplex-Adressenweg, wie er oben beschrieben ist, bezieht sich auf 64K-Dynamik-RAMs. Es ist auch möglich, 256K RAMs zu verwenden, jedoch erfordern diese einen 9-bit-Multiplex-Adressenweg. Einige zusätzliche Bauteile sind verwendet, um den gesonderten Bit auszuführen. Das Multiplexen wird mit einfachen Gattern vorgenommen. Wie die anderen Adressenbits ist der Ausgang des diskreten Multiplexers mit zwei Puffern verbunden. Die Ausgänge dieser Puffer gehen durch serielle Endwiderstände und dann zur RAM-Anordnung.

Es bestehen zwei Teile der Steuerlogik. Eine ist der Bit-Map-RAM-Zyklussteuerung zugeordnet und die andere einer Druckadressenerzeugung und der Druckmaschinen-Interface-Steuerung.

Die Zeitbasis für die Steuerlogik und die CRT-Steuereinheit ist durch einen Kristalloszillator vorgesehen, der eine Frequenz gleich der zweifachen der erforderlichen Bitübertragungsrate (BIT RATE*2) erzeugt. Der Ausgang des Oszillators ist von einem Flipflop durch 2 geteilt. Das resultierende Signal wird dann den Freigabeeingängen eines Binärzählers zugeführt, der mit dem BIT-RATE*2-Signal getaktet ist. Die Ausgänge des synchronen Zählers sind Rechteckwellen mit einer Frequenz der Bitrate, die durch 2, 4, 8 und 16 geteilt ist.

Die 68 000-Bit-Map-RAM-Zyklusanforderungen und die Druck-Bit-Map-RAM-Anforderungen sind asynchron. Es gibt keine Möglichkeit einen Druck-Bit-Map-RAM-Zyklus zu verzögern, so daß die 68 000-Chip-Zugänge zum BM-RAM zum Drucken der BM-RAM-Zyklen synchronisiert werden müssen. Das Steuer-PAL akzeptiert eine 68 000-Anforderungen für den BM-RAM-Zyklus nur außerhalb des Zeitfensters, das für den Druck eines BM-RAM-Zuganges reserviert ist.

Derselbe PAL bringt keine Erneuerungszyklusanforderungen für den Bit-Map-RAM, wenn eine Bildübertragung in Bearbeitung ist. Die Arbitration des BM-RAM-Zuganges und die Einleitung der Bit-Map-RAM-Zyklen werden von einem Register-PAL ausgeführt.

Wenn ein Erneuerungszyklus gegeben ist, klärt ein Signal die Erneuerungsanforderung und gibt die Reihenerneuerungsadresse an den Bit-Map-RAM frei. Die Erneuerungsadresse ist in der Erneuerungsadressenverriegelung gehalten, die in der Diskussion über den Bit-Map-Adressenweg erwähnt ist. Ein BIT-RATE*2-Zyklus später bestätigen zwei Register-PALs RAS-Signale für alle Bit-Map-RAM-Chips. Einen Zyklus später wird die Erneuerungsadresse durch ein Signal um 1 erhöht und im nächsten Zyklus verriegelt das negierte Signal die neue Erneuerungsadresse in der Adressenverriegelung. Der Erneuerungszyklus ist nun beendet und das Arbitrations-PAL kehrt in seinen Leerlaufzustand zurück.

Die Anforderung für einen Druck-Bit-Map-RAM-Zyklus ist mit dem CRT-Steuerungstakt synchronisiert und wird nur abgegeben, wenn die Bildübertragung begonnen worden ist. Da jede Adresse, die von der CRT-Steuereinheit erzeugt worden ist, sich auf ein 16-bit-Wort im Bit-Map-RAM bezieht, wird das BIT-RATE/16-Signal als CRTC-Takt verwendet. Wenn das CRTC das Signal bestätigt, das angibt, daß das CRTC eine gültige Bildadresse abgegeben hat, bewirkt die aufsteigende Kante des BIT-RATE/16-Signals die Erzeugung der Anforderung für einen Druck-Bit-Map-RAM-Zyklus. Der Begriff "CRT" wird verwendet, weil das Abtastlesen analog dem Abtastlesen für eine CRT-Anzeige ist.

Wenn ein Druck-BM-RAM-Zugang gewährt ist, wird ein Signal durch das Arbitrations-PAL erzeugt. Dieses Signal verbleibt für den gesamten Speicherzyklus. Das Signal verriegelt die Druckadresse, die von der CRT-Steuereinheit in den Druckadressen-Verriegelungsvorrichtungen vorgesehen ist, und gibt die Ausgänge der Reihenadressenverriegelungsvorrichtung frei. Einen BIT-RATE*2-Zyklus später geben die RAS-PALs RAS-Signale an den Bit-Map-RAM frei. Einen Zyklus später werden Ausgangssignale der Reihenadressenverriegelungsvorrichtung weggenommen und Ausgangssignale der Spaltenadressenverriegelungsvorrichtung durch ein Signal freigegeben, das von dem Steuer-PAL abgegeben ist. Einen Zyklus später werden die Signale für den Bit-Map-RAM bestätigt und verbleiben in diesem Zustand für die nächsten beiden BIT-RATE*2-Zyklen. Diese Signale werden durch den 3-zu-8-Dekodierer von den oberen Adressenbits <16:18< der Druckadresse dekodiert. Diese Signale wählen eine der 7 Reihen der 64K-RAM-Chips oder eine der zwei Reihen der 256K-RAM-Chips aus. Werden 256K-RAM-Chips verwendet, müssen die Eingänge A und B des Dekodierers geerdet, statt mit den Adressenleitungen A16 und A17 verbunden werden. Bevor der Speicherzyklus beendet ist (LP Zyklus L negiert) müssen die Daten, die aus der Bit-Map-RAM-Zelle ausgelesen sind, in die Schieberegister im Druckmaschinen-Interface geladen werden.

Wenn das Bit-Map-RAM modifiziert werden soll, nachdem seine Inhalte in den Druckerschreibkopf übertragen worden sind, gibt das Steuer-PAL ein Signal ab, das die Ausgangssignale von zwei bipolaren PROMS freigibt und das Schreibfreigabesignal abgibt. Das Abgeben der Schreibfreigabe bewirkt, daß die Daten auf den ALU-Ausgängen in die gerade ergriffene Bit-Map-RAM-Zelle eingeschrieben werden. Die BM-WE-Signale verbleiben während eines BIT-RATE*2-Taktzyklus bestehen. Der Druck-Bit-Map-RAM-Zyklus ist dann beendet und der Arbitrations-PAL kehrt in seinen Leerlaufzustand zurück.

Die Druckmaschine arbeitet mit den Bits, die das Bild darstellen, von dem vier Bits gleichzeitig ausgesendet werden. Die Bits stellen links gerade, links ungerade, rechts gerade und rechts ungerade Punkte dar. Gerade und ungerade Bits des Wortes, das aus dem Bit-Map-RAM ausgelesen ist, werden in separate 8-bit-Schieberegister geladen, die das 16-bit-Schieberegister, das im vorhergehenden Abschnitt beschrieben worden ist, in die richtige Reihenfolge bringen. Wie vorher erwähnt, hält ein 16-bit-Schieberegister ein Wort von der linken Hälfte der Abtastlinie und das zweite ein Wort von der rechten Hälfte der Abtastlinie, aus.

Fig. 3 zeigt ein Blockschaltbild des Bilderzeugungssystems. Ein 68 000-Chip 50 dient zum Ausführen herkömmlicher Funktionen wie im Falle eines herkömmlichen Mikroprozessors. Der 68 000-Chip 50 ist mit dem Datenbus 51 verbunden. Ein ROM 52 besitzt 64 K Bytes. Der zugeordnete RAM 54 besitzt 256 K Bytes, 512 K Bytes und 1 M Byte. Wenn auch nicht notwendigerweise als Teil des Bilderzeugungssystems, kann ein optischer Diagnostikeingang und eine zugeordnete Anordnung 53 verwendet werden.

Eine Floppy-Disk-Steuereinheit (FDC) 56 kann an einem Eingang versorgt werden, wobei eine 5 ¼ Inch Diskette verwendet ist. Ein 1,2 M Byte-Format wird verwendet. Eine Direktspeicherzugriffssteuereinheit (DMAC) 58 sorgt für eine Datenübertragung zwischen dem FDC 56 und dem RAM 54. Serielle Kommunikations- bzw. Datenübertragungssteuereinheiten (SCC) 60 sorgen für eine serielle Verbindung mit den Druckersteuerelektronikteilen und für eine mögliche Verbindung mit der Kommunikations- bzw. Datenübertragungslogik. Ebenfalls mit den SCC 60 zwischenverbunden ist eine Druckersteuerlogik, die keinen Teil des Bilderzeugungssystems bildet. Der SCC 60 wirkt auch als Interface zu anderen Bestandteilen.

Der Bit-Map-RAM bzw. Bit-Format-RAM 62 speichert Informationen für die Bit-Format-Transformationen. Eine Adressengatteranordnung 64 sorgt für eine Pufferspeicherung und für eine Wiederordnung der Bit-Format-Daten. Eine Bit-Map-Steuerung 66 sorgt für eine Steuerung von Funktionen und die Datengatteranordnung 68 gibt ein Austasten der Bit-Map-Logik sowohl vorwärts als auch rückwärts, wie es für das zweifache Bedrucken notwendig ist, sowie eine den Kundenwünschen angepaßte Unterstützung für die LEDs im LED-Kopf 70 frei.

Claims (1)

1. Drucker für Simplex- und Duplex-Druck auf einem Blatt eines Aufzeichnungsmediums, der eine Papierbahn (22-1, 22-2, 22-3, 22-4, 22-5, 22-6, 22-7) aufweist, durch welche entweder ein Simplex-Druck auf einer Oberseite des Blattes des Aufzeichnungsmediums oder ein Duplex-Druck auf der Ober- und einer Unterseite des Blattes des Aufzeichnungsmediums durchführbar ist, wobei die Auswahl der unterschiedlichen Papierführung beim Simplex-Druck oder beim Duplex-Druck in der Papierbahn durch Formatauswahlsignale erfolgt, und wobei das Drucken in einem Übertragungsbereich (25) stattfindet, der in der Papierbahn derart angeordnet ist, daß beim Bedrucken der Oberseite des Blattes dessen unterer Rand zuerst in den Übertragungsbereich (25) eintritt, und daß beim Bedrucken der Unterseite des Blattes dessen unterer Rand zuerst in den Übertragungsbereich (25) eintritt,
   mit einem Bilderzeugungssystem zur Steuerung des Druckers, das ein Bit-Map-RAM (62) zur Speicherung der zu druckenden Daten aufweist, in dem die einzelnen Bildpunkte des Abbildes in einem festgelegten Bitmuster binär codiert abgespeichert sind, und das einen Mikroprozessor (5) aufweist, dem Formatauswahlsignale zugeführt werden, welche die Reihenfolge festlegen, in der die Bilddaten aus dem Bit-Map-RAM (62) ausgelesen und auf das Blatt des Aufzeichnungsmediums gedruckt werden, dadurch gekennzeichnet, daß das Bilderzeugungssystem eine Adressengatteranordnung (64) aufweist, die vom Mikroprozessor (50) mit den Simplex- oder Duplex-Druck anzeigenden Formatauswahlsignalen angesteuert wird, die in Abhängigkeit von diesen Formatauswahlsignalen das Auslesen der in Bit-Map-RAM (62) gespeicherten Daten steuert,
   derart, daß beim Duplex-Druck beim Bedrucken der Oberseite des Blattes das im Bit-Map-RAM (62) gespeicherte Abbild in einer durch Abtastlinien zeilenweise vorgegebenen ersten Reihenfolge ausgelesen wird, so daß in der Übertragungszone (25) von oben nach unten gedruckt wird, und daß beim Bedrucken der Unterseite des Blattes das im Bit-Map-RAM (62) gespeicherte Bitmuster des zu druckenden Abbildes in einer durch Abtastlinien zeilenweise vorgegebenen zweiten Reihenfolge ausgelesen wird, so daß in der Übertragungszone (25) von unten nach oben gedruckt wird,
   und daß das Bilderzeugungssystem eine Datengatteranordnung (68) aufweist, die in elektrischer Verbindung mit dem Drucker und dem Bit-Map-RAM (62) steht, wobei die Datengatteranordnung (68) die Übertragung der Daten aus dem Bit-Map-RAM (62) zum Drucker in der ersten Reihenfolge durchführt, wenn die Oberseite des Blattes bedruckt wird, und wobei sie die Übertragung der Daten in der zweiten Reihenfolge durchführt, wenn die Unterseite des Blattes zu bedrucken ist.