DE4001372A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE4001372A1
DE4001372A1 DE4001372A DE4001372A DE4001372A1 DE 4001372 A1 DE4001372 A1 DE 4001372A1 DE 4001372 A DE4001372 A DE 4001372A DE 4001372 A DE4001372 A DE 4001372A DE 4001372 A1 DE4001372 A1 DE 4001372A1
Authority
DE
Germany
Prior art keywords
layer
etching
treatment layer
mask pattern
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4001372A
Other languages
English (en)
Inventor
Hiroshi Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4001372A1 publication Critical patent/DE4001372A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung oder -vorrichtung, insbe­ sondere ein derartiges Verfahren, das einen reakti­ ven Ionenätzschritt für die Erzeugung eines feinen Musters benutzt.
In neuerer Zeit ist die Herstellung von Halbleiter­ anordnungen verbesserter Eigenschaften und hoher Integrationsdichte angestrebt worden. Bezüglich der Erzielung einer Einheit hoher Integrationsdichte setzen die Hersteller in erster Linie eine Mikro­ fertigungstechnik ein, um auf einer Behandlungs- oder Ätzschicht ein beliebiges bzw. willkürliches Muster mit Hilfe eines Photoresists und eines Mit­ tels zum Stoppen des Fortschreitens des Ätzens zu erzeugen und die Schicht selektiv zu ätzen.
Beispielsweise werden bei der Herstellung von sog. Hochtechnologie-Produkten, wie dynamischen 4 Mbit- Randomspeichern (DRAMs), im Submikronbereich lie­ gende Linienabmessungen, z.B. eine Linienbreite von 0,7 µm, angewandt. Bei der Erzeugung einer im Submikronbereich liegenden Musterschicht weist ein Photoresistmuster (eine Ätzmaske) scharf definierte Seitenwände bzw. Flanken auf, um einen von der Sei­ tenätzung des Maskenmusters in einem Ätzvorgang herrührenden Endbearbeitungs-Maßfehler zu vermei­ den. Für das Ätzen einer Behandlungsschicht wird weiterhin ein reaktiver Ätzprozeß angewandt, bei dem Gasionen in einer Richtung senkrecht zur Haupt(ober)fläche der Behandlungsschicht gerichtet werden. Der Ätzvorgang schreitet dabei zum Teil aufgrund einer chemischen Reaktion des reaktiven Ions mit dem der Behandlungsschicht und zum Teil aufgrund der Zerstäubung durch ein einfallendes bzw. auftreffendes Ion fort. Das Zerstäuben findet dabei nicht nur an der Flanke des Photoresists (als Maskenmaterial), sondern auch an der Seitenwand bzw. Flanke der Behandlungsschicht statt. Obgleich die Flanke des Photoresistmaskenmusters bei der Ferti­ gung einer herkömmlichen Halbleiteranordnung nicht scharf definiert ist, kann ein zerstäubter bzw. auf­ gesprühter (sputtered) Fremdstoff der sich an der Flanke des Musters ablagert, (ohne weiteres) ent­ fernt werden, und wenn er nicht entfernt wird, ragt er in keinem Fall über das Niveau der Oberseite (Hauptfläche) hinaus, so daß sich dabei kein nennens­ wertes Problem ergibt. Beim reaktiven Ionenätzvorgang unter Verwendung eines Musters mit scharf definierten Seiten oder Flanken wird dagegen ein an der Muster­ flanke abgelagerter Fremdstoff nicht weggeätzt, viel­ mehr bleibt er auf dem Rest des Halbleiterkörpers zurück. Der Fremdstoff wird in einem anschließend am Photoresist durchgeführten Oxidplasma-Veraschungs­ schritt nicht beseitigt, sondern bleibt als Fremd­ stoffvorsprung zurück. Der zurückbleibende Fremd­ stoff (aufgesprühte Fremdstoffilm) wird auch nicht bei der folgenden Ausbildung einer Schicht im Laufe der Fertigung der Halbleiteranordnung entfernt, son­ dern durchdringt diese Schicht.
Die JP-PS 54-18 973 schlägt die Entfernung oder Be­ seitigung eines abgelagerten Fremdstoffilms vor. Beim Verfahren nach dieser JP-PS wird nach der Aus­ bildung eines Maskenmusters auf einer Behandlungs­ schicht (d.h. zu behandelnden Schicht) ein Ätzvor­ gang durchgeführt zur Beseitigung eines Fremdstoffilms oder eines Fremdstoffs an der Seitenwand bzw. Flan­ ke des Maskenmusters oder auf einer Behandlungs­ schicht mittels einer chemischen Naßätzmethode unter Verwendung einer anorganischen Säure und Durchführung eines Plasma-Veraschungsschritts zum Beseitigen des Maskenmusters.
Nachteilig an dieser Methode ist, daß die Ätzschicht selbst durch die lokale Wirkung des Ätzens ungünstig beeinflußt wird, so daß zahlreiche fehlerhafte Er­ zeugnisse anfallen (hohe Ausschußrate). Dies ist möglicherweise darauf zurückzuführen, daß im Laufe des chemischen Ätzvorgangs vor der Beseitigung des Resistmaterials ein Element, wie Chlor, das in klei­ ner Menge im Resistmaterial vorhanden ist und von einem Ätzgas herrührt, eine katalytische Wirkung auf die Ätzschicht entfaltet und die Ätzwirkung an die­ ser verstärkt (to progress).
Für eine Halbleiteranordnung einer hohen Integra­ tionsdichte ist die Erzeugung oder Ausbildung eines feinen Musters eine wesentliche Voraussetzung. Aus diesem Grund werden hauptsächlich die Verwendung von Photoresistmustern mit scharf definierten (sharp­ sided) Seitenwänden bzw. Flanken vorgesehen und die Mikrofertigungstechnik unter Anwendung der reaktiven Ionenätzmethode angewandt. In diesem Fall wird bei diesem Ätzvorgang ein Fremdstoffvorsprung an der Flanke des Musters abgelagert; dies führt zu einer fehlerhaften (Element-) Trennung und einer fehler­ haften Konfiguration und damit zu einer Fehlfunk­ tion der Halbleiteranordnung. Es besteht somit ein zunehmender Bedarf nach einem effektiven Verfahren für die Beseitigung eines solchen Fremdstoffilms oder -vorsprungs.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung einer Halbleiteranord­ nung einer erhöhten (Betriebs-) Zuverlässigkeit welches die Mikrofertigung eines Submikron-Bereichs auf der Halbleiteranordnung mit sehr hohem Genauig­ keits- und Zuverlässigkeitsgrad ermöglicht.
Gegenstand der Erfindung ist ein Verfahren zur Her­ stellung einer Halbleiteranordnung, umfassend die folgenden Schritte:
  • - Ausbilden einer Behandlungsschicht auf einem Halb­ leitersubstrat,
  • - Erzeugen eines Maskenmusters aus einem organischen Film auf der Behandlungsschicht,
  • - Behandeln der Behandlungsschicht durch reaktives Ionenätzen und
  • - Entfernen des Maskenmusters aus dem organischen Film mittels eines Sauerstoff-Veraschungsvorgangs unter Verwendung von zumindest Sauerstoffmole­ külen,
das dadurch gekennzeichnet ist, daß nach dem Entfernungsschritt zumindest die Behandlungs­ schicht und/oder die darunter liegende Schicht einem Ätzvorgang unter Verwendung eines Ätzmittels bzw. -mediums unterworfen wird.
Das Ätzmittel kann dabei flüssig oder gasförmig sein. Es besteht keine spezielle Einschränkung be­ züglich der Art der Behandlungsschicht; die Er­ findung ist auf eine beliebige Verbindungsschicht, z.B. bei Aluminium mit Silizium-Halbleiter, an­ wendbar. Wenn die Behandlungsschicht aus Aluminium oder einer Aluminiumlegierung besteht, wird als Ätzmittel vorzugsweise ein Lösungsgemisch mit Phos­ phorsäure, Fluorwasserstoffsäure und Alkohol als seine Hauptbestandteile verwendet.
Durch Ätzen der Behandlungsschicht mittels der reak­ tiven Ionen-Ätzmethode und Beseitigen des Masken­ musters aus einem organischen Film nach der Sauer­ stoff-Veraschungsmethode unter Verwendung von Sauer­ stoffmolekülen werden in einem auf der Seitenwand bzw. Flanke der Behandlungsschicht niedergeschlagenen Fremdstoffilm (foreign film) enthaltene organische Bestandteile ebenfalls durch Veraschung entfernt, so daß ein verbleibender Fremdstoffilm porös wird und eine größere Oberfläche erhält. Mittels eines geeig­ neten Ätzmittels kann der verbleibende Fremdstoffilm selektiv und einfach entfernt werden, ohne einen ungünstigen Einfluß auf die Behandlungsschicht und die darunter liegende Schicht auszuüben.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1C Schnittansichten zur Verdeutlichung der Schritte bei der Herstellung einer Halb­ leiteranordnung nach einem Verfahren gemäß einem Ausführungsbeispiel der Erfindung und Fig. 2A bis 2F Schnittansichten zur Verdeutlichung der Schritte bei der Herstellung einer Halb­ leiteranordnung nach einem Verfahren gemäß einem anderen Ausführungsbeispiel der Erfin­ dung.
Nachstehend ist eine erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens anhand der Fig. 1A bis 1C in einem Beispiel näher erläutert.
Beispiel 1
Ein 20 nm dicker Siliziumoxidfilm 2 wird nach einer thermischen Qxidationsmethode auf einem Silizium­ substrat 1 erzeugt. Auf der Gesamtoberfläche des Siliziumoxidfilms wird nach einer Vakuumaufdampf- bzw. CVD-Methode ein(e) 400 nm dicke(r) Polysili­ ziumfilm bzw. -schicht 3 erzeugt, der (die) mit ei­ nem Phosphorfremdatom mit (einer Konzentration von) 1×1021 Atomen/cm3 dotiert wird. Sodann wird auf der Oberfläche der Polysiliziumschicht 3 mittels einer 1/5-Verkleinerungsbelichtungsvorrichtung ein organi­ sches Photoresistmaskenmuster 4 einer Linien- und Zwischenraumanordnung von jeweils 0,7 µm ausgebil­ det. Gemäß Fig. 1A wird die Polysiliziumschicht 3 nach einer reaktiven Ionenätzmethode bis auf die Oberfläche des Siliziumoxidfilms 2 teilweise (zurück)­ geätzt, und zwar unter folgenden Bedingungen:
gasförmiges CCl₄:
100 cm³/min
gasförmiges He: 100 cm³/min
Druck: 16,6 Pa (0,2 Torr)
Angelegte Hochfrequenzleistung: 0,5 W/cm²
Anschließend wird das Gesamt-Substrat einer Sauer­ stoffplasma-Veraschung während einer Zeitspanne von 30 min bei einem Sauerstoffdruck von 133,3 Pa (1 Torr) und einer angelegten Hochfrequenzenergie von 3 W/cm2 unterworfen, wobei die Photoresistmaske von der Ober­ fläche der Polysiliziumschicht 3 entfernt wird (vgl. Fig. 1B). Das so erhaltene Halbleitergebilde wird 30 s lang in eine Ätzlösung in Form eines Lösungsgemisches aus Fluorwasserstoff-, Salpeter- und Essigsäure eines Gewichtsverhältnisses von 5:20:700 eingetaucht. In dieser Ätzlösung wird die zu behandelnde Polysilizium­ schicht 3 mit einer Geschwindigkeit von nur 20 nm/min geätzt, d.h. kaum (an)geätzt, wobei lediglich ein an der Flanke des Polysiliziummusters niederge­ schlagener Fremdstoffvorsprung 5 selektiv ent­ fernt werden kann (vgl. Fig. 1C), ohne damit die vorgesehene Mustergenauigkeit zu beeinträchtigen.
Das selektive Ätzen des Fremdstoffvorsprungs (foreign projection) 5 wird aus dem im folgenden angegebenen Grund vorgenommen.
Der zum Zeitpunkt des reaktiven Ionenätzens abge­ lagerte bzw. niedergeschlagene Fremdstoffvorsprung 5 kann als aus einer Mischsubstanz aus der Polysilizium­ schicht (als der Photoresistmusterbildung unterwor­ fene(r) Schicht oder Film) und/oder dem darunter lie­ genden Siliziumoxidfilm bestehend angesehen werden. Bei der Entfernung des Photoresists (Maskenmaterial) nach der Sauerstoffplasma-Veraschungsmethode im Ätz­ schritt werden auch organische Bestandteile im Fremd­ stoffvorsprung an der Flanke des Photoresists durch Veraschung aus dem Halbleitergebilde beseitigt.
Als Ergebnis wird die restliche Fremdsubstanz an der Schicht-Flanke porös, und sie erhält damit eine größere Oberfläche (bulkier in its surface area); diese Fremdsubstanz wird dann mit dem Lösungsgemisch aus Fluorwasserstoff-, Salpeter- und Essigsäure (Ge­ wichtsverhältnis: 5 : 20 : 700) selektiv (weg)geätzt.
Bei diesem Ausführungsbeispiel hat es sich gezeigt, daß sich die Fremdsubstanz an der Flanke der Halb­ leiterschicht auch im Fall eines feinen Musters mit Linien und Abständen von jeweils 0,7 µm besser bzw. einfacher ätzen läßt. Außerdem hat es sich als mög­ lich erwiesen, eine Halbleiteranordnung mit Tran­ sistoren im Submikronbereich herzustellen, wenn die Erfindung auf die Mikrofertigung einer Polysilizium­ schicht als Gateelektrodenmaterial von MOS-Transisto­ ren angewandt wird.
Nachstehend ist ein zweites Ausführungsbeispiel der Erfindung anhand der Fig. 2A bis 2F in Beispielen erläutert.
Beispiel 2
Dieses Beispiel bezieht sich auf die Ausbildung einer Halbleiteranordnung mit einer Mehrfachverdrahtungs­ schichtstruktur aus einer Al-Si-Cu-Legierung.
Fig. 2A veranschaulicht den Zustand unmittelbar nach der Ausbildung einer ersten Verdrahtungsschicht 17. In Fig. 2A stehen die Ziffern 11, 12, 13, 14, 15 a, 15 b und 16 für ein Silizium-Substrat, einen Feld­ oxidfilm, einen Gateoxidfilm, eine Polysilizium- Gateelektrode, eine Sourcediffusionsschicht, eine Draindiffusionsschicht bzw. eine erste isolierende Zwischenschicht. Ein erstes Verdrahtungsschicht­ muster 17 wird wie folgt erzeugt: Zunächst wird nach einer Magnetron-Zerstäubungsmethode eine Al- Si-Cu-Legierungsschicht (Si: 10%; Cu: 0,5%) bis zu einer Dicke von 0,8 µm auf der Halbleiter­ schicht erzeugt; auf der Legierungsschicht wird ein vorbestimmtes Photoresist-Maskenmuster ausgebil­ det, und die Legierungsschicht wird 70 s lang bei einem Druck von 133,3 Pa (1 Torr) und einer Hoch­ frequenzenergie von 13,56 MHz und 3 W/cm2 mittels eines Ätzgases (Cl2 : CCl4 : N2 = 20:20:1000 m3/min) selektiv geätzt. Sodann wird das Photoresist-Masken­ muster durch Sauerstoffplasma-Veraschung in einem Gasstrom von 50 cm3/min bei einem Druck von 120 Pa (0,9 Torr) und einer Hochfrequenzleistung von 13,5 MHz und 0,4W/cm2 entfernt, wobei sich an der Sei­ tenwand bzw. Flanke des ersten Verdrahtungsschicht­ musters eine Fremdsubstanz 18 als Fremdstoffvor­ sprung ablagert bzw. niederschlägt (vgl. Fig. 2A).
Das so erhaltene Halbleitergebilde wird 1 min lang in eine Lösung aus Phosphorsäure, Fluorwasserstoff­ säure und Alkohol in einem Volumenverhältnis von 100 : 1 : 100 eingetaucht und (dann) mit reinem Wasser gewaschen. Dabei wird ein normales Verdrahtungs­ schichtmuster 17 erhalten, bei dem der Fremdstoffilm (Fremdsubstanz) selektiv vom Rest des Halbleiterge­ bildes entfernt ist. Gemäß Fig. 2D wird eine erste, 1,2 µm dicke Isolierschicht 20 als zweite Schicht nach einer Plasma-CVD-Methode unter Ver­ wendung eines Gasgemisches aus Silan und Distick­ stoffoxid (N2O) auf dem Halbleitergebilde nieder­ geschlagen. Die Gesamtoberfläche der Isolierschicht 20 wird mit einem Photoresist 21 beschichtet, um ei­ ne anschließende Resist-Rückätzmethode oder -stufe durchführen zu können. In diesem Zustand wird die Rückätzbehandlung durchgeführt, wobei die Ober­ fläche der Isolierschicht 20 eingeebnet (planarized) wird. Gemäß Fig. 2E wird sodann auf der ersten Iso­ lierschicht 20 eine zweite Isolierschicht 22 ausge­ bildet. Die Isolierschichten 20 und 22 werden an zweck­ mäßigen Stellen mit Öffnungen versehen, worauf ein Aluminiumlegierungs-Verdrahtungsschichtmuster 23 als zweites Muster auf dem bisher erhaltenen Halbleiter­ gebilde erzeugt wird, um eine Halbleiteranordnung ge­ mäß Fig. 2F zu erhalten. Bei der so erhaltenen Halb­ leiteranordnung wird weder ein Bruch des Aluminium­ legierungs-Verdrahtungsschichtmusters 23 noch ein Kurzschluß zwischen den Verdrahtungsschichtmustern festgestellt.
Beispiel 3
Auf einer (100) -Flächen-orientierten Silizium-Sub­ stratoberfläche wird ein 100 nm dicker thermischer Oxidationsfilm erzeugt, auf dem durch Zerstäubung ein(e) 1000 nm dicke(r) Al-Si-Cu-Film oder -Schicht geformt wird. Auf dem Al-Si-Cu-Film wird ein 1,5 µm dickes Maskenmuster (positives Resistmuster) geformt, um ein Verdrahtungsschichtmuster von 12 M (= Ge­ samtlänge der ein Verdrahtungsschichtmuster bil­ denden Verdrahtungsschichten) mit einem Linien- und Zwischenraumabstand von 0,8 µm zu erzeugen. Der Al- Si-Cu-Film wird 100 s lang bei einem Druck von 100 Pa und einer Hochfrequenzenergie von 500 W mit Hilfe eines Ätzgases (BC13 : Cl2 : Co:He = 1000 : 500 : 50 : 2000 cm3 min) selektiv geätzt, um ein erstes Verdrahtungsschicht­ muster auszubilden. Dabei schlägt sich, wie im Fall von Fig. 2A, ein Fremdstoffilm an der Flanke des Verdrahtungsschichtmusters nieder.
Die Photoresistmaske wird mittels einer Sauerstoff­ plasma-Veraschungsbehandlung in einem O2-Strom von 100 cm3/min bei einem Druck von 130 Pa und einer Hochfrequenzleistung von 500 W entfernt.
Das so erhaltene Halbleitergebilde wird als Ganzes in eine Lösung aus Phosphorsäure, Fluorwasserstoffsäure und Alkohol (Volumenverhältnis 100 : 1 : 100) einge­ taucht und (dann) mit reinem Wasser gewaschen.
Auf dieselbe Weise, wie in Verbindung mit Beispiel 2 beschrieben, wird ein zweites Verdrahtungsschicht­ muster ausgebildet, um die gleiche Länge des Ver­ drahtungsschichtmusters wie in Beispiel 2 mit dem gleichen Linien- und Zwischenraumabstand zu erzielen. Sodann werden Untersuchungen auf Bruch und Kurzschluß durchgeführt. Dabei wird ein Ausbringen von 99,4% fest­ gestellt.
Vergleichsbeispiel
Es wird die gleiche Behandlung wie in Beispiel 3 vor­ genommen, nur mit dem Unterschied, daß die Schritte der Sauerstoffplasma-Veraschungsbehandlung und des Ein­ tauchens in ein Lösungsgemisch aus Phosphorsäure, Fluor­ wasserstoffsäure und Alkohol in umgekehrter Reihen­ folge (reversed) durchgeführt werden. Dabei wird auf dem erhaltenen Halbleitergebilde eine Mehrfachver­ drahtungsschicht geformt. Untersuchungen auf Brüche (Unterbrechungen) und Kurzschluß über ein zweites Verdrahtungsschichtmuster ergeben ein Ausbringen von 13%.
Die Ätzlösung für das Entfernen der Fremdsubstanz 5 ist nicht auf ein Lösungsgemisch aus Phosphorsäure, Fluorwasserstoffsäure und Alkohol beschränkt. Viel­ mehr kann beispielsweise auch eine 1%ige wäßrige Chlorlösung verwendet werden.
Während beim vorstehend beschriebenen Ausführungs­ beispiel das Lösungsätzen zum Beseitigen etwaiger Fremdstoffvorsprünge angewandt wird, können auch ande­ re geeignete Ätzverfahren angewandt werden:
  • 1. Es kann ein Photoätzen an einem gesamten Halb­ leiter-Substratgebilde in einem Gasstrom aus Stickstofftrifluorid (NF3 : 100 cm3/min) und Chlor (Cl2 : 150 cm3/min) bei einem Druck von 2660 Pa (20 Torr) während einer Zeitdauer von 40 s unter Lichtanregung mittels einer Hg-Xe- Lampe (Lichtquelle) vorgenommen werden. Das glei­ che Ergebnis läßt sich auch durch Verwendung von Streulicht anstelle paralleler Lichtstrahlen oder parallel kollimierter Lichtstrahlen bei einem ge­ wöhnlichen Lichtanregungs-Ätzgerät, z.B. Laser­ emissionsgerät , (Mikrofertigung) erzielen.
  • 2. Es kann ein Plasmaätzen am gesamten Halbleiter- Substratgebilde in einem Gasstrom aus Kohlen­ stofftetrafluorid (CF4 : 200 cm3/min) und Sauer­ stoff (O2 : 50 cm3/min) in einer Plasmaerzeugungs­ kammer bei einem Druck von 133,3 Pa (1,0 Torr) und einer Hochfrequenzleistung von 0,1 W/cm2 (13,56 MHz) für eine Zeitspanne von 40 s durch­ geführt werden.
Das gleiche Ergebnis läßt sich auch mit einer Ätz­ vorrichtung mit getrennter Plasmaerzeugungskammer/Ätz­ kammer (zum Ätzen mit durch ein Plasma erzeugten Ionen) und mit Mikrowellenenergie anstelle der er­ wähnten Hochfrequenzenergie erzielen.
Mit dem vorstehend beschriebenen Verfahren gemäß der Erfindung wird eine Halbleiteranordnung erhalten, die ein feines Muster mit scharf definierter Querschnitt­ kante aufweist und die demzufolge eine hohe Betriebs­ zuverlässigkeit gewährleistet und mit hohem Fer­ tigungs-Ausbringen herstellbar ist.

Claims (7)

1. Verfahren zur Herstellung einer Halbleiteranord­ nung, umfassend die folgenden Schritte:
  • -Ausbilden einer Behandlungsschicht (3, 17) auf einem Halbleitersubstrat (1, 11),
  • -Erzeugen eines Maskenmusters (4) aus einem orga­ nischen Film auf der Behandlungsschicht,
  • -Behandeln der Behandlungsschicht durch reaktives Ionenätzen und
  • -Entfernen des Maskenmusters aus dem organischen Film mittels eines Sauerstoff-Veraschungsvorgangs unter Verwendung von zumindest Sauerstoffmolekülen, dadurch gekennzeichnet, daß nach dem Entfernungsschritt zumindest die Behand­ lungsschicht und/oder die darunter liegende Schicht einem Ätzvorgang unter Verwendung eines Ätzmittels bzw. -mediums unterworfen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ätzmittel oder -medium in Form einer Lö­ sung eingesetzt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Behandlungsschicht aus Aluminium oder einer Aluminiumlegierung geformt wird und die Lösung Phosphorsäure und Fluorwasserstoffsäure enthält.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Ätzmittel oder -medium in Form eines Gases eingesetzt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Gas mittels Lichts angeregt wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Gas mittels einer Hochfrequenzwelle oder einer Mikrowelle angeregt wird.
7. Verfahren zur Herstellung einer Halbleiteranordnung, umfassend die folgenden Schritte:
  • -Bereitstellen eines Körpers mit einer auf einem Substrat (11) geformten unten liegenden Schicht (16), einer auf letzterer geformten Behandlungsschicht (17) und einem auf letzterer ausgebildeten Maskenmuster aus einer organischen Schicht,
  • -selektives Ätzen eines Abschnitts der Behandlungs­ schicht nach einem reaktiven Ätzprozeß unter Heran­ ziehung des Maskenmusters als (Ätz-)Maske, wobei beim selektiven Ätzen ein Fremdstoffilm als Fremdmaterial an einer Seitenwand oder Flanke der Behandlungsschicht zurückbleibt und das Fremdmaterial Bestandteile der Behandlungsschicht und/oder der unten liegenden Schicht enthält, und
  • -Wärmebehandeln des Körpers in einer zumindest Sauer­ stoff enthaltenden Atmosphäre und Veraschen des Maskenmusters unter Porösmachung des Fremdstoffilms, dadurch gekennzeichnet, daß
  • -der Körper nach dem Wärmebehandlungsschritt einem Ätzvorgang mittels eines Ätzmediums, das zumindest die Behandlungsschicht und/oder die unten liegende Schicht (an)ätzt, unterworfen und (damit) der poröse (Fremdstoff-)Film entfernt wird.
DE4001372A 1989-01-18 1990-01-18 Verfahren zur herstellung einer halbleiteranordnung Ceased DE4001372A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP959589 1989-01-18

Publications (1)

Publication Number Publication Date
DE4001372A1 true DE4001372A1 (de) 1990-07-19

Family

ID=11724682

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4001372A Ceased DE4001372A1 (de) 1989-01-18 1990-01-18 Verfahren zur herstellung einer halbleiteranordnung

Country Status (3)

Country Link
US (1) US5017513A (de)
KR (1) KR930011027B1 (de)
DE (1) DE4001372A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4212494A1 (de) * 1991-04-17 1992-10-22 Mitsubishi Electric Corp Verfahren zur bildung einer seitenwandisolierschicht und halbleitereinrichtung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204285A (en) * 1989-12-01 1993-04-20 Matsushita Electronics Corporation Method for patterning a metal layer
US5213996A (en) * 1990-07-04 1993-05-25 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for forming interconnection pattern and semiconductor device having such interconnection pattern
US5418397A (en) * 1990-07-04 1995-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an interconnection pattern
WO1992022084A1 (en) * 1991-05-21 1992-12-10 Advantage Production Technology, Inc. Organic preclean for improving vapor phase wafer etch uniformity
US5251225A (en) * 1992-05-08 1993-10-05 Massachusetts Institute Of Technology Quantum-well diode laser
US5462892A (en) * 1992-06-22 1995-10-31 Vlsi Technology, Inc. Semiconductor processing method for preventing corrosion of metal film connections
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5324689A (en) * 1993-07-28 1994-06-28 Taiwan Semiconductor Manufacturing Company Critical dimension control with a planarized underlayer
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US5780315A (en) * 1995-09-11 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd Dry etch endpoint method
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
US5776832A (en) * 1996-07-17 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
US5798303A (en) * 1996-09-05 1998-08-25 Micron Technology, Inc. Etching method for use in fabrication of semiconductor devices
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US6576547B2 (en) * 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
JP2000100749A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2000208767A (ja) * 1998-11-13 2000-07-28 Seiko Epson Corp 半導体装置の製造方法
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
WO2007045269A1 (en) * 2005-10-21 2007-04-26 Freescale Semiconductor, Inc. Method for cleaning a semiconductor structure and chemistry thereof
CN102339749B (zh) * 2010-07-16 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法
US10172558B2 (en) * 2015-09-10 2019-01-08 University Of Utah Research Foundation Structure and methodology for a shadow mask having hollow high aspect ratio projections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
US4544416A (en) * 1983-08-26 1985-10-01 Texas Instruments Incorporated Passivation of silicon oxide during photoresist burnoff
US4572759A (en) * 1984-12-26 1986-02-25 Benzing Technology, Inc. Troide plasma reactor with magnetic enhancement
US4867799A (en) * 1985-06-13 1989-09-19 Purusar Corporation Ammonium vapor phase stripping of wafers
JPS62111432A (ja) * 1985-11-08 1987-05-22 Fujitsu Ltd 半導体装置の製造方法
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
US4889609A (en) * 1988-09-06 1989-12-26 Ovonic Imaging Systems, Inc. Continuous dry etching system

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Cerra, H. et. al.: Transmission electron...of SiO¶2¶. In: J. VAc. Sci. Technol B 5 (2), März/ April 1987, S. 590-593 *
Fridmann, S.A. u. Hollend. S.P.: Summary Ab- stract: Surface changes induced in Al/Cu/Si and photoresist films by reactive ion etching. In: J. Vac. Sci., Rechnol A 4 (3), Mai/Juni 1986, S. 479-451 *
Hirata, K. et al.: Dry Etching Technology for 1-mum VLSI Fabrication. In: IEEE Transaction on Electron Devices Bd. ED-28, Nr. 11, Nov. 1981, S. 1323-1331 *
Holber, W. M. und Osgood Jr., R.M.: Photon Assisted Plasme Etchine. In: Solid State Techno- logy, April 1987, S. 139-143 *
Peccond, L. et. al.: New trends and limits in plasme etching. In: J. Phys D: Appl. Phys. 20 (1987), S. 851-857 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4212494A1 (de) * 1991-04-17 1992-10-22 Mitsubishi Electric Corp Verfahren zur bildung einer seitenwandisolierschicht und halbleitereinrichtung
US5432367A (en) * 1991-04-17 1995-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having sidewall insulating film
US5541127A (en) * 1991-04-17 1996-07-30 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of sidewall insulating film

Also Published As

Publication number Publication date
US5017513A (en) 1991-05-21
KR930011027B1 (ko) 1993-11-19
KR900012335A (ko) 1990-08-03

Similar Documents

Publication Publication Date Title
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE60129566T2 (de) Verfahren zur selektiven ätzung von oxidschichten
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
EP0111086A2 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
DE3615519A1 (de) Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
DE3706127A1 (de) Diskontinuierliches aetzverfahren
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
EP0338102B1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection