DE4020007A1 - Nichtfluechtiger speicher - Google Patents
Nichtfluechtiger speicherInfo
- Publication number
- DE4020007A1 DE4020007A1 DE4020007A DE4020007A DE4020007A1 DE 4020007 A1 DE4020007 A1 DE 4020007A1 DE 4020007 A DE4020007 A DE 4020007A DE 4020007 A DE4020007 A DE 4020007A DE 4020007 A1 DE4020007 A1 DE 4020007A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- charge
- floating
- carrier injection
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title description 5
- 238000002347 injection Methods 0.000 claims description 51
- 239000007924 injection Substances 0.000 claims description 51
- 239000002800 charge carrier Substances 0.000 claims description 47
- 238000009413 insulation Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 5
- 210000003608 fece Anatomy 0.000 claims 1
- 239000010871 livestock manure Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 210000000225 synapse Anatomy 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- QIVUCLWGARAQIO-OLIXTKCUSA-N (3s)-n-[(3s,5s,6r)-6-methyl-2-oxo-1-(2,2,2-trifluoroethyl)-5-(2,3,6-trifluorophenyl)piperidin-3-yl]-2-oxospiro[1h-pyrrolo[2,3-b]pyridine-3,6'-5,7-dihydrocyclopenta[b]pyridine]-3'-carboxamide Chemical compound C1([C@H]2[C@H](N(C(=O)[C@@H](NC(=O)C=3C=C4C[C@]5(CC4=NC=3)C3=CC=CN=C3NC5=O)C2)CC(F)(F)F)C)=C(F)C=CC(F)=C1F QIVUCLWGARAQIO-OLIXTKCUSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003031 high energy carrier Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Neurology (AREA)
- Software Systems (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- General Health & Medical Sciences (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Artificial Intelligence (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen elektrisch
löschbaren nichtflüchtigen Speicher.
In den vergangenen Jahren wurde versucht, eine Erkennungseinrichtung
mit praktischer Funktion wie der Mustererkennung
nach dem Modell eines Nervennetzwerks eines lebenden
Körpers herzustellen. Wenn man eine solche Ein-
oder Vorrichtung durch einen augenblicklich hoch-integrierten
SiLSI realisieren würde, ließe sich ein außerordentlicher
Vorteil erzielen. In diesem Fall muß ein Element
entwickelt werden, das die gleiche Funktion wie die
einer Synapse hat, die ein Koppel- oder Verbindungsteil
zwischen Neuronen ist. Diese Funktion beinhaltet bzw.
speichert eine analoge Koppelungsstärke oder -wirksamkeit
und kann diese durch einen Lernvorgang steigern/mindern.
Obwohl ein elektrisch löschbarer programmierbarer
Festwertspeicher (im folgenden kurz "EEPROM") als bevorzugter
Anwärter für ein solches Element betrachtet wird,
hat ein solches EEPROM die folgenden Nachteile:
Solche EEPROM's, wie sie derzeit hauptsächlich verwendet
werden, werden in solche des Schwebeelektroden-Typs, wie
in Fig. 10 gezeigt, und in solche des MNOS (Metall-Nitrid-
Oxid-Halbleiter)Typs, wie in Fig. 11 gezeigt, unterteilt.
In Fig. 10 und 11 bezeichnet Bezugszeichen 1 eine
Steuerelektrode; 2 eine schwebende (anschlußfreie) Elektrode;
3 eine Tunnelisolierschicht; 4 eine Sourcezone; 5
eine Drainzone; 6 einen Aluminiumdraht(-leiter); 7 ein
Si-Substrat; 8 ein Gate; 9 eine Oxidschicht; 10 eine Nitridschicht;
und T1 einen Stromquellenanschluß. Ein Informationsschreibvorgang
wird durch Injektion einer elektrischen
Ladung in die schwebende Elektrode bzw. eine
Haftstelle in der Grenzfläche zwischen der Oxidschicht
und der Nitridschicht mittels eines Tunnelstroms durch
die Isolierschicht oder durch Kanalinjektion von energiereichen
Elektroden realisiert.
Bei einem jede der vorstehenden Strukturen aufweisenden
Element hängt die Ladungsinjektionsrate maßgeblich von
einer Potentialdifferenz zwischen den Seiten der Ladungsträgerinjektion
und der Speicherung ab. Deshalb wird es,
wenn das Potential des Ladungsspeicheranteils bei Speicherung
einer elektrischen Ladung sich ändert, schwierig,
die elektrische Ladung fortlaufend linear zu speichern.
Dieses Phänomen soll nachstehend unter Annahme
eines Falles beschrieben werden, bei dem eine elektrische
Ladung in eine schwebende Elektrode als Beispiel
durch einen Tunneleffekt injiziert wird.
Fig. 12 zeigt eine typische Strom-Spannung-Kennlinie,
wie sie in einer Siliziumoxidschicht (Stärke=100 Å=0,1 nm,
Bereich=250×250 µm) durch einen Tunneleffekt
erzielt wird. Wenn der Strom klein ist, wird der Tunnelstrom
in bezug auf die angelegte Spannung exponentiell
erhöht. Bei einem allgemeinen EEPROM (s. Fig. 10) wird
die Spannung an der über der schwebenden Elektrode 2 gebildeten
Steuerelektrode 1 angelegt und wirkt durch kapazitive
Kopplung auf die Tunnel-Isolierschicht 3. Durch
dieses elektrische Feld werden Elektronen von dem Substrat
7 in die schwebende Elektrode 2 durch den Tunneleffekt
injiziert. Wenn die Elektronen in der schwebenden
Elektrode 2 gespeichert sind, wird die an die Tunnelisolierschicht
3 angelegte Spannung reduziert. In der Folge
wird entsprechend der in Fig. 12 gezeigten Kennlinie der
Tunnelstrom exponentiell vermindert. Aus diesem Grunde
ändert sich, wenn bei einer konstanten Spannung die
Schreiboperation ausgeführt wird, das Potential der
schwebenden Elektrode im wesentlichen logarithmisch in
bezug auf die Zeit, wie in Fig. 13 gezeigt. In Fig. 13
zeigt die Ordinate den Änderungsbetrag des Schwellenwerts
eines MOS-Transistors an, der die schwebende Elektrode
2 als Gate hat, d, h. einen der in der schwebenden
Elektrode 2 gespeicherten Ladungsmenge proportionalen
Betrag.
Aus dem vorgenannten Grund ist es schwierig, in einen
herkömmlichen EEPROM Analoginformation zu schreiben,
d. h. es kann darin lediglich Digitalinformation, 1 oder
0 (geschrieben oder nicht-geschrieben) darstellend, gespeichert
werden.
Um in einem herkömmlichen EEPROM Analoginformation zu
speichern, muß ein Schreibspannungswert, der eine Ladungsmenge
injizieren kann, die einem zu schreibenden
Analogbetrag(-wert) entspricht, durch einen externen Computer
errechnet und angelegt werden; mit anderen Worten
muß für eine LSI eine außerordentlich aufwendige und komplizierte
Steuerung extern durchgeführt werden. Ein entsprechender
Bericht findet sich z. B. bei M. Holler, S.
Tam, H. Castro und R. Benson "An Electrically Trainable
Artificial Neural Network (ETANN) mit 10240 "Floating
Gate Synapses", (International Joint Conference on
Neural Network), 1989, Artikel-Band 2, Seite 191.
Daher ist es ein Hauptziel der vorliegenden Erfindung,
einen nichtflüchtigen Speicher zu schaffen, der leicht
und einfach analoge Information speichern kann.
Ein weiteres Ziel der vorliegenden Erfindung ist es,
einen nichtflüchtigen Speicher zu schaffen, bei dem das
Verhältnis zwischen Schreib-/Löschzeit und einer gespeicherten
Ladungsmenge im wesentlichen bei einer konstanten
Schreib-/Löschspannung linear ist.
Ein weiteres Ziel der vorliegenden Erfindung ist es,
einen nichtflüchtigen Speicher zu schaffen, der eine
höhere Dichte und eine höhere Wirksamkeit als herkömmliche
nichtflüchtige Speicher hat.
Zur Erreichung der vorstehenden Ziele der Erfindung ist
deshalb ein nichtflüchtiger Speicher vorgesehen, der
eine Ladungsträgerinjektionselektrode zur Erzeugung energiereicher/aktiver
Ladungsträger mittels eines Tunneleffekts,
eine Steuerelektrode, die auf der Ladungsträgerinjektionselektrode
gebildet ist und die Tunnelspannung
einstellt, und eine über eine Isolierschicht auf der
Steuerelektrode gebildete schwebende (potentialfreie, anschlußfreie,
erdfreie) Elektrode umfaßt, wobei die durch
die Ladungsträgerinjektionselektrode erzeugten energiereichen
Träger über eine Energiebarriere der Isolierschicht
in die schwebende Elektrode injiziert werden.
Weitere Vorteile und Ausführungsformen oder -möglichkeiten
der Erfindung gehen aus der folgenden Beschreibung
der in der schematischen Zeichnung dargestellten Ausführungsbeispiele
hervor. Es zeigt
Fig. 1A eine Draufsicht auf die Anordnung einer
ersten Ausführungsform eines nichtflüchtigen
Speichers nach der Erfindung,
Fig. 1B eine schematische Schnittansicht entlang
der Schnittlinie IB-IB′ der Fig. 1A;
Fig. 1C eine schematische Schnittansicht entlang
der Linie IC-IC′ der Fig. 1A;
Fig. 2A-2C Energieband-Diagramme zur Erläuterung der
ersten Ausführungsform;
Fig. 2D eine graphische Darstellung für das Verhältnis
zwischen der Schreibzeit und dem
Schwellenwert-Änderungsbetrag eines Transistors
mit einer schwebenden Elektrode,
deren Gate bei Anwendung der vorliegenden
Erfindung bei einem EEPROM erzielt wird;
Fig. 3A in schematischer Draufsicht eine zweite
Ausführungsform eines nichtflüchtigen
Speichers gemäß der vorliegenden Erfindung;
Fig. 3B eine schematische Schnittansicht entlang
der Linie IIIB-IIIB′ der Fig. 3A;
Fig. 3C eine schematische Schnittansicht entlang
der Linie IIIC-IIIC′ der Fig. 3A;
Fig. 3D eine schematische Ansicht einer Modifizierung
der zweiten Ausführungsform;
Fig. 4A-4C Energieband-Diagramme zur Erläuterung der
zweiten Ausführungsform;
Fig. 5A und 5B graphische Darstellungen, die jeweils experimentelle
Daten zur Darstellung der Wirksamkeit
der zweiten Ausführungsform
zeigen;
Fig. 6A eine schematische Draufsicht der dritten
Ausführungsform eines nichtflüchtigen Speichers
nach der vorliegenden Erfindung;
Fig. 6B eine schematische Schnittansicht entlang
der Linie VIA-VIA′ in Fig. 6A;
Fig. 6C eine schematische Schnittansicht entlang
der Linie VIB-VIB′ in Fig. 6B;
Fig. 7A und 7B Energieband-Diagramme zur Erläuterung des
Betriebs der dritten Ausführungsform;
Fig. 8 eine Schnittansicht einer vierten Ausführungsform
eines nichtflüchtigen Speichers
gemäß der vorliegenden Erfindung;
Fig. 9A und 9B Energieband-Diagramme zur Erläuterung des
Betriebs der vierten Ausführungsform;
Fig. 10 und Fig. 11 schematische Schnittansichten typischer
herkömmlicher nichtflüchtiger Speicher;
Fig. 12 eine graphische Darstellung einer typischen
Tunnel-Kennlinie bei einer Silizium-Oxid-Schicht;
Fig. 13 eine graphische Darstellung der Beziehung
zwischen der Schreibzeit und dem Schwellenwertänderungsbetrag
eines Transistors,
der eine schwebende Elektrode als Gate in
einem EEPROM aufweist.
Ein durch die Erfindung offenbarter nichtflüchtiger Speicher
ist ein solcher des Schwebeelektrodentyps und dadurch
gekennzeichnet, daß eine sehr dünne Steuerelektrode
zum Einstellen einer Tunnelspannung zwischen einer Ladungsträgerinjektionselektrode
und einer Schwebeelektrode
gebildet ist. Das Betriebsprinzip dieses Speichers
wird im folgenden beschrieben.
Träger (Elektronen oder Löcher), die von der Ladungsträgerinjektionselektrode
zu der Steuerelektrode mittels
eines durch einen Potentialunterschied zwischen der Ladungsträgerinjektionselektrode
und der Steuerelektrode
begründeten Tunneleffekt injiziert werden, werden in die
Steuerelektrode in einem aktiven (energiereichen) Zustand
injiziert. Da die Steuerelektrode sehr dünn ist,
passieren diese Träger die Steuerelektrode unter Aufrechterhaltung
ihres aktiven Zustandes. Die Ladungsträger
überspringen eine Energiebarriere einer zwischen der
Steuerelektrode und der schwebenden Elektrode gebildeten
Isolierschicht und erreichen die Schwebeelektrode.
Auf der Basis obigen Prinzips können entweder eine positive
oder eine negative Ladung in der Schwebeelektrode
gespeichert werden. Ein Potentialunterschied für einen
Tunnel wird durch den Potentialunterschied zwischen der
Ladungsträgerinjektionselektrode und der Steuerelektrode
bestimmt und nicht durch das Potential der schwebenden
Elektrode beeinflußt. Deshalb hängt die Ladungsinjektionsrate
nicht von der gespeicherten Ladungsmenge ab.
Deshalb kann, da die gespeicherte Ladungsmenge im wesentlichen
proportional der Schreibzeit ist, Analoginformation
leicht gespeichert werden.
Bei einem herkömmlichen Aufbau ist die an die Tunnelisolierschicht
angelegte Spannung eine kapazitive Partialspannung
der Spannung zwischen der Ladungsinjektionselektrode
und der Steuerelektrode, da die Steuerelektrode
über einer schwebenden Elektrode gebildet ist. Da diese
Spannung von einer gespeicherten Ladungsmenge abhängt,
wird die Ladungsspeicherrate bei Erhöhung der gespeicherten
Ladungsmenge exponentiell reduziert.
Eine entsprechend dem Prinzip der vorliegenden Erfindung
angeordnete Ausführungsform unter Verwendung von SiLSI
Herstellungstechniken wird im folgenden beschrieben.
Diese Ausführungsform kann gleichermaßen unter Verwendung
eines Verbindungshalbleiters wie GaAs angeordnet
werden.
Fig. 1A-1C zeigen den Aufbau der ersten Ausführungsform
eines nichtflüchtigen Speichers gemäß der Erfindung,
und Fig. 2A-2C sind Energieband-Diagramme, die
bei einer Schreib-Betriebsart oder dergleichen erzielt
werden. Aufbau und Betriebsprinzip der ersten Ausführungsform
werden im folgenden unter Bezugnahme auf Fig. 1A-1C
und 2A-2C beschrieben.
Da bei dieser Ausführungsform ein Anreicherungs-PMOS-
Transistor als Lesetransistor 11 verwendet wird, kann
dieser Speicher als Analogspeicher nur verwendet werden,
während die Gate-Spannung negativ ist. Deshalb wird der
Zustand, bei dem in einer schwebenden Elektrode 2 insgesamt
eine positive elektrische Ladung gespeichert ist,
nicht weiter betrachtet. Es ist zu bemerken, daß der Lesetransistor
11 ein Depletion-Transistor-Typ oder ein
NMOS sein kann. Mit anderen Worten kann irgendein Transistor
als Lesetransistor 11 verwendet werden, solange er
eine Potentialänderung in der schwebenden Elektrode 2
feststellen kann. Die Art der in der schwebenden Elektrode
2 zu speichernden elektrischen Ladung unterscheidet
sich entsprechend der Anordnung des Lesetransistors 11.
Anders als bei einem Digitalspeicher sind bei einem Analogspeicher
die Ausdrücke "Schreib-Betriebsart" und
"Lösch-Betriebsart" unbefriedigend. Durch Injizieren von
Elektronen in die schwebende Elektrode 2 kann bei dieser
Ausführungsform das Potential der schwebenden Elektrode
reduziert werden, und der Kanalwiderstand des Lesetransistors
11 kann verringert werden. Im Gegensatz kann durch
Injizieren von Löchern das Potential der schwebenden
Elektrode 2 erhöht und der Kanalwiderstand gesteigert
werden. In diesem Fall nennt man die erstgenannte Betriebsart
eine "Negativ-Schreibbetriebsart" und die letztere
eine "Positiv-Schreibbetriebsart".
Außerdem wird bei dieser Ausführungsform eine auf einem
Si-Substrat gebildete Diffusionsschicht als Ladungsinjektionselektrode
verwendet, und es werden in Anbetracht
der Symmetrie des Tunneleffekts bei positiven und negativen
Schreibbetriebsarten Diffusionsschichten sowohl des
p als auch n-Leitfähigkeit-Typs verwendet. Theoretisch
kann jedoch die Ladungsinjektionselektrode eine Diffusionsschicht
eines Leitfähigkeitstyps oder ein der auf
einem Substrat gebildeten Steuerelektrode ähnliches
Metall sein.
Der Aufbau dieser Ausführungsform wird im folgenden
unter Bezugnahme auf Fig. 1A bis 1C beschrieben. Als Material
einer Steuerelektrode 1 und der schwebenden Elektrode
2 kann jedes Material verwendet werden, solange es
eine Leitfähigkeit aufweist. Materialbeispiele sind dotiertes
Polysilizium, Aluminium, Gold, Molybdän und
Wolfram. Die Stärke der Steuerelektrode 1 gehört auf ein
Maß so klein wie möglich verringert, d. h. auf ungefähr
100 Å (=10 nm), um ein Streuen/eine Absorption energiereicher
Ladungsträger zu minimieren. Die Stärke der
schwebenden Elektrode 2 wird auf 1000 Å (100 nm) oder
mehr gesetzt, um zu vermeiden, daß injizierte Ladungsträger
hindurchtreten können.
Als (dünne) Tunnel-Isolierschicht 3 und Isolierschicht
12 zwischen den Steuer- und schwebenden Elektroden 1 und
2 werden Siliziumoxidschichten verwendet. Der Unterschied
in der Arbeits- bzw. Betriebsfunktion zwischen
den oben aufgeführten Steuerelektrodenmaterialien und
der Siliziumoxidschicht beträgt ungefähr 3 bis 4 eV.
Wenn deshalb die maximale Potentialänderung, die in der
schwebenden Elektrode 2 durch eine in der schwebenden
Elektrode gespeicherte elektrische Ladung verursacht
wird, 3 V beträgt, so ist die unmittelbar nach dem Tunneln
auftretende erforderliche Ladungsträgerenergie von
der Seite der schwebenden Elektrode 2 her mindestens 7 eV.
Bei diesem Energieunterschied beträgt die Stärke der
dünnen Oxidschicht, die ohne Verursachung eines dielektrischen
Durchbruchs das Fließen eines ausreichenden Tunnelstroms
ermöglicht, ungefähr 80 Å (8 nm). In diesem
Fall ist der Tunnelstrom vom Fowler-Nordheim-Typ, und
die Ladungsträger erreichen ein Leitungsband der Oxidschicht
durch den Tunneleffekt und werden darin beschleunigt.
Die Stärke der Isolierschicht 12 wird wie folgt bestimmt.
Bei einem Schreib-Betrieb treten energiereiche
Ladungsträger durch das Leitungsband der Isolierschicht
12 und werden durch Phononen gestreut, wodurch sie ihre
Energie verlieren. Um diesen Energieverlust zu minimieren,
wird die Stärke der Isolierschicht vorzugsweise so
verringert, daß sie so dünn wie möglich ist. Die Isolierschicht
12 muß jedoch eine Stärke aufweisen, die es verhindert,
daß die in der schwebenden Elektrode 2 gespeicherte
elektrische Ladung hindurchtreten und die Seite
der Steuerelektrode 1 durch den Tunneleffekt während
eines Warte- oder eines Lesezustandes erreichen kann.
Wenn, wie oben beschrieben, der Maximalwert der Potentialänderung
in der schwebenden Elektrode 2 3 V beträgt,
so ist die Stärke der Isolierschicht 12 ungefähr
70 Å (7 nm).
Ladungsträgerinjektionselektroden 13 und 14 sind diffundierte
Schichten, die eine Störstellenkonzentration von
ungefähr 10²⁰ cm-3 oder mehr haben.
In Fig. 1A bezeichnet das Bezugssymbol WB einen Graben
mit guter Trennwirkung, während WL eine n-Senke angibt.
Fig. 1B ist ein Schnitt entlang IB-IB′ der Fig. 1A,
und Fig. 1C ist ein Schnitt entlang IC-IC′ der Fig.
1A.
Der Betrieb der ersten Ausführungsform der vorliegenden
Erfindung wird im folgenden unter Bezugnahme auf Fig. 2A,
2B und 2C beschrieben. Fig. 2A zeigt ein Energieband-Diagramm,
das man erhält, wenn in der schwebenden
Elektrode 2 keine Ladung gespeichert ist und keine
Schreibvorspannung angelegt wird. In diesem Fall ist der
Kontaktpotentialunterschied zwischen den Elektrodenmaterialien
vernachlässigbar, da er keine Bedeutung hat,
d. h. nicht groß genug ist. In der folgenden Beschreibung
wird angenommen, daß die Ladungsträgerinjektionselektroden
13 und 14 normal auf das 0-Potential eingestellt
sind. In Fig. 2A bis 2C entsprechen Bezugszeichen 2a der
schwebenden Elektrode (metallisch) 2, 12a der Isolierschicht
12, 1a der Steuerelektrode (metallisch) 1; 3a
der dünnen Tunnelisolierschicht 3; und 13a der Ladungsträgerinjektionselektroden,
(n⁺ Si) 13. Außerdem zeigen
die Längsrichtung die Energiehöhe und der schraffierte
Bereich den Energiebereich an, in dem Elektronen vorhanden
sind.
Fig. 2B zeigt einen negativen Schreibzustand. Bei dem negativen
Schreibbetrieb wird eine positive Vorspannung (7 V
oder mehr) der Steuerelektrode 1 angelegt, um von der
Ladungsträgerinjektionselektrode 13, wie durch den Pfeil
AR1 angedeutet, Elektronen zu injizieren. Selbst wenn
das Potential der schwebenden Elektrode 2 verringert
wird, wenn die Elektronen gespeichert sind, können die
Elektronen unabhängig von dem Potential der schwebenden
Elektrode 2 injiziert werden, solange wie die Energieverteilung
der auf der Isolierschicht 12 vorhandenen Elektronen
viel höher als die Energiebarriere der Isolierschicht
12 ist.
Fig. 2C zeigt einen positiven Schreibzustand. Bei dem positiven
Schreibzustand wird eine negative Vorspannung
(z. B. -4 V oder mehr) der Steuerelektrode 1 angelegt, um
Löcher von der Ladungsträgerinjektionselektrode (p⁺ Si)
14, wie durch den Pfeil AR2 angedeutet, zu injizieren.
Da, wie oben beschrieben, das Potential der schwebenden
Elektrode 2 normalerweise bei diesem Aufbau niedriger
als das der Steuerelektrode 1 ist, braucht die den Löchern
zugeführte Energie nur den Arbeitsfunktionsunterschied
(ungefähr 4 eV) oder mehr zwischen der Steuerelektrode
1 und der Isolierschicht 12 auszumachen.
Fig. 2D zeigt eine Darstellung zu der Beziehung zwischen
der Schreibzeit und der Schwellwert-Spannung eines Transistors,
der die schwebende Elektrode als sein Gate hat,
was erreicht wird, wenn die vorliegende Erfindung auf
ein EEPROM angewendet wird. Bei der Anordnung der vorliegenden
Erfindung, wie sie in Fig. 2D gezeigt ist, kann,
da der Tunnelpotentialunterschied durch den Potentialunterschied
zwischen der Ladungsträgerinjektionselektrode
und der Steuerelektrode bestimmt wird, die elektrische
Ladung in der schwebenden Elektrode im Verhältnis zur Injektionszeit
gespeichert werden.
Anders als bei herkömmlichen Techniken wird als Verfahren
der Anlegung einer Spannung an die Tunnelisolierschicht
ein Verfahren der kapazitiven Kopplung nicht angewendet.
Deshalb kann, da die Kapazität jedes Abschnitts
bzw. Bereiches nicht beschränkt ist, der Zellenbereich
im Vergleich zu herkömmlichen Vorrichtungen verringert
werden. Weiterhin kann man, da die Kapazität der
schwebenden Elektrode verringert werden kann, durch
einen geringen Ladungswert eine ausreichende Spannungsänderung
erreichen.
Bei der oben angegebenen ersten Ausführungsform wird das
Potential der schwebenden Elektrode 2 niedriger als das
der Steuerelektrode 1 gehalten, und zwar durch eine elektrische
Ladung, die in der schwebenden Elektrode 2 gespeichert
ist, und die Ladungsträger fließen über die
Energiebarriere der Isolierschicht 12. Deshalb müssen
die Ladungsträger eine Energie einer Höhe haben, die der
Potentialverminderung in der schwebenden Elektrode 2 entspricht.
Aus diesem Grunde wird, wenn die (dünne) Tunnelisolierschicht
aus einer Siliziumoxidschicht gebildet
wird, diese Schichtstärke begrenzt, und der Tunnelstrom
wird zu dem eines Fowler-Nordheim-Typs. In diesem Fall
verbreiten sich die Ladungsträger über einen langen Zeitabschnitt
durch das Leitungsband der Isolierschicht, was
zu einem hohen Energieverlust führt. Außerdem werden Ladungsträger
mit höherer Energie gestreut und viel stärker
absorbiert, und im ganzen wird die Menge der Elektronen,
die die schwebende Elektrode 2 erreichen, reduziert.
Deshalb soll unter Bezugnahme auf Fig. 3A, 3B und
3C bei der nachfolgend vorgestellten zweiten Ausführungsform
der Erfindung eine Anordnung offenbart werden, die
diese Nachteile beseitigt und es ermöglicht, eine willkürliche
Ladungsmenge in der schwebenden Elektrode 2 zu
speichern, ohne dabei die Ladungsträger eine überschüssige
Energie aufweisen zu lassen.
Bei der zweiten Ausführungsform der vorliegenden Erfindung
bezeichnen gleiche Bezugszeichen wie in der ersten
Ausführungsform gleiche Teile, und eine zweite Steuerelektrode
(die im folgenden als "Hilfssteuerelektrode" bezeichnet
wird) 16 wird auf einer schwebenden Elektrode 2
über eine Isolierschicht 15 zusätzlich zu dem Aufbau der
ersten Ausführungsform (Fig. 3B) gebildet. Deshalb ist
der Aufbau der zweiten Ausführungsform im Vergleich mit
der der ersten Ausführungsform kompliziert, aber es
können die folgenden Vorteile erreicht werden.
Das Material der Hilfssteuerelektrode 16 ist das gleiche
wie das der Steuerelektrode 1 oder der schwebenden Elektrode
2. Da die Hilfssteuerelektrode 16 erforderlich
ist, um nur die Potentialeinstellung auszuführen, ist
ihre Schichtstärke nicht besonders beschränkt, und sie
beträgt beispielsweise 1000 Å (100 nm). Ähnlich den Isolierschichten
3 und 12 ist das Material der Isolierschicht
15 Siliziumoxid. Die Schichtstärke der Isolierschicht
15 ist im wesentlichen die gleiche wie die der
Isolierschicht 12, d. h. 70 Å (7 nm).
Bei negativem Schreibbetrieb wird eine positive Vorspannung,
die tiefer/niedriger als die der Steuerelektrode 1
angelegte Vorspannung ist, an die Hilfssteuerelektrode
16 angelegt, so daß das Potential der schwebenden Elektrode
2 höher als das der Steuerelektrode 1 ist, und
zwar selbst dann, während Elektronen in der schwebenden
Elektrode 2 (Fig. 4B) gespeichert sind. In der Folge
kann eine Erhöhung der Energiebarriere der Isolierschicht
12, die verursacht wird, wenn das Potential der
schwebenden Elektrode 2 durch Speichern von Elektronen
erniedrigt wird, verhindert werden. Deshalb braucht die
Energie der Elektronen nur dem Betriebfunktionsunterschied
(ungefähr 4 eV oder mehr) zwischen der schwebenden
Elektrode 2 und der Steuerelektrode 1 zu sein.
Dieses hängt nicht von der Ladungsmenge, die in der
schwebenden Elektrode 2 gespeichert ist, ab. Es ist
darauf hinzuweisen, daß in Fig. 4A bis 4C die Bezugssymbole
15a der Isolierschicht 15 und 16a der Hilfssteuerelektrode
(metallisch) 16 entsprechen und im übrigen gleiche
Bezugsziffern wie in Fig. 2A bis 2C gleiche oder entsprechende
Teile bezeichnen.
Da die durch die Elektronen erforderliche Energie kleiner
als bei dem ersten Ausführungsbeispiel sein kann,
wird ein weiterer Vorteil erreicht. Mit anderen Worten
kann die Stärke der dünnen Tunnelisolierschicht 3 klein
gehalten werden, da die an die schwebende Elektrode 2 anzulegende
Spannung nur ungefähr 4 V oder mehr zu sein
braucht. Deshalb kann als nicht durch das Leitungsband
der Oxidschicht hindurchgehender Tunnelmechanismus vorteilhaft
eine Oxidschicht in einem Bereich nahe einem direkten
Tunnel verwendet werden. Da Elektronen nur über
einen kurzen Weg in dem Leitungsband fließen, werden
Energieverluste reduziert. In dem Fall, in dem dotiertes
Polysilizium als Gatematerial verwendet wird, sind die
Bedingungen zur Erzielung eines Direkttunnels eine dünne
Oxidschicht-Stärke von 40 Å (4 nm) oder weniger und ein
angelegtes elektrisches Feld von 10 MV/cm oder weniger.
Da unter diesen Bedingungen jedoch die Stromdichte niedrig
bei ungefähr 10-6 A/cm² ist, muß der Tunnelbereich
vergrößert werden, um eine Schreiboperation bei hoher Geschwindigkeit
ausführen zu können. Bei der zweiten Ausführungsform
wird die Schichtstärke der dünnen Tunneloxidschicht
3 auf 50 Å (5 nm) eingestellt. Außerdem ist
das Verhältnis von gestreuten/absorbierten Elektronen
klein, da die Energie der Elektronen, die bei Hindurchtreten
von aktivierten Ladungsträgern durch die Steuerelektrode
erreicht wird, kleiner als die im ersten Ausführungsbeispiel
ist. Deshalb wird im Verhältnis zu der
ersten Ausführungsform das Verhältnis bzw. die Menge der
die schwebende Elektrode 2 erreichenden Elektronen vorteilhaft
erhöht.
Bei positivem Schreibbetrieb wird an die Steuerelektrode
eine negative Vorspannung (z. B. -4 V oder mehr) angelegt,
um von der Ladungsträgerinjektionselektrode
(p⁺-Elektrode) 14 Löcher zu injizieren. Dabei wird an
die Hilfssteuerelektrode 16 eine negative Vorspannung,
die niedriger als die an die Steuerelektrode 1 angelegte
Vorspannung ist, angelegt, so daß das Potential der
schwebenden Elektrode 2 niedriger als das der Steuerelektrode
1 gehalten wird, selbst dann, während Löcher in
der schwebenden Elektrode 2 gespeichert sind. Da jedoch
normalerweise eine negative Schreiboperation ausgeführt
wird, um das Potential der schwebenden Elektrode zu erniedrigen,
braucht als Steuerpotential nur die gleiche
Vorspannung an die Hilfssteuerelektrode 16 (Fig. 4C) angelegt
zu werden.
Weiterhin kann die Ladungshalte-Kennlinie verbessert
werden, da die Schichtstärke der Isolierschicht 12 nicht
besonders beschränkt ist, sondern auf 100 Å (10 nm) oder
mehr gesteigert werden kann. Dieses ist einer der maßgeblichen
Vorteile dieser Ausführungsform, während bei
einem herkömmlichen Schwebeelektroden-Typ EEPROM die
Halte-Kennlinie nicht verbessert werden kann, da die
Stärke der Tunnelisolierschicht zur Realisierung einer
niedrigen Schreibspannung herabgesetzt wird bzw. werden
muß.
Es sei darauf hingewiesen, daß die Hilfssteuerelektrode
16, da sie nur mit der schwebenden Elektrode 2 kapazitiv-
gekoppelt werden muß, nicht auf der gesamten Oberfläche
der schwebenden Elektrode ausgebildet zu werden
braucht, wie dies in Fig. 3A bis 3C gezeigt ist. Wie beispielsweise
in der schematischen Ansicht der Fig. 3D gezeigt,
wird die Hilfssteuerelektrode 16 auf einem Abschnitt
der schwebenden Elektrode 2 in einer Position,
die von der der unter der schwebenden Elektrode 2 angeordneten
Steuerelektrode 1 verschoben ist, ausgebildet.
Außerdem kann die Hilfssteuerelektrode durch Verwendung
kapazitiver Koppelung des Lesetransistors 11 weggelassen
werden. Ähnlich wie Fig. 2A zeigt Fig. 4A einen Energiebandspalt,
der einen Initialzustand ohne Vorspannung
oder elektrische Ladung andeutet.
Im folgenden werden die Ergebnisse eines Versuchs be
schrieben, der zur Demonstration der Wirksamkeit des
zweiten Ausführungsbeispiels durchgeführt worden ist.
Bei diesem Versuch wurde an der schwebenden Elektrode
ein Anschluß befestigt, um einen Strom zu prüfen, der in
die schwebende Elektrode fließt, während die Spannung
der schwebenden Elektrode verändert wurde. Da diese Elektrode
keine "schwebende (anschlußfreie)" Elektrode mehr
ist, wird sie in der folgenden Beschreibung als Meßelektrode
(Prüfelektrode) bezeichnet. Die Schichtstärke der
dünnen Tunnelisolierschicht betrug 75 Å (7,5 nm), und
der Tunnelbereich 1,1 µm². Als Steuerelektrode wurde
eine phosphor-dotierte Polysiliziumschicht mit einer
Stärke von 130 Å (13 nm) und einer Störstellenkonzentra
tion von ungefähr 5×10¹⁹ cm-3 verwendet. Als Meßelektrode
wurde die gleiche phosphor-dotierte Polysiliziumschicht
mit einer Stärke von 1500 Å (150 nm) verwendet.
Als Isolierschicht (entsprechend der Isolierschicht 12)
zwischen den Steuer- und Meßelektroden wurde eine
Si-Oxidschicht von 150 Å (15 nm) Stärke verwendet. Fig. 5A
und 5B zeigen das Verhältnis zwischen dem Potential
der Meßelektrode und dem durch die Steuer- und die Meßelektrode
fließenden Strom. In Fig. 5A und 5B ist die
Spannung der Steuerelektrode auf 0 V eingestellt. In
Fig. 5B beginnt, wenn eine Spannung von ungefähr -11,3 V
an die Ladungsträgerinjektionselektrode angelegt wird,
der Meßelektrodenstrom zu fließen, wenn die Spannung der
Meßelektrode 0,7 V übersteigt, und wird um nur 15% oder
weniger erhöht, wenn die Meßelektrodenspannung von 1 V
auf 3 V erhöht wird. Im Vergleich zu der Tatsache, daß
der Strom bei einem herkömmlichen EEPROM-Aufbau exponen
tiell erhöht wird, zeigt dieses Ergebnis an, daß der Meß
elektrodenstrom fast überhaupt nicht abhängig von der
Meßelektrodenspannung ist. Mit anderen Worten ist so die
Wirksamkeit der zweiten Ausführungsform dargelegt und
dargestellt.
Es sei darauf hingewiesen, daß fast überhaupt kein Meß
elektrodenstrom fließt, wenn die Meßelektrodenspannung
0,7 V oder weniger beträgt. Der Grund für dieses Phäno
men wird wie folgt angenommen: Da die Verunreinigungskon
zentration des als Steuerelektrode verwendeten Polysili
ziums nicht ausreichend hoch ist, wird die dünne Steuer
elektrode durch eine hohe angelegte Spannung entleert
bzw. verarmt, und die Spannung der Steuerelektrode wird
nicht bei 0 V gehalten. Wenn die Meßelektrodenspannung
gesteigert wird und 0,7 V übersteigt, wird durch die
Spannung der Meßelektrode eine Verarmung der Steuerelek
trode ausgelöst, und die Spannung der Steuerelektrode
wird fixiert. Im Ergebnis fließt der Meßelektrodenstrom
abrupt. Diese Annahme erläutert genau und richtig die
Kennlinien (Fig. 5A) des Steuerelektrodenstroms. Wenn
die Spannung der Steuerelektrode genau fixiert ist, so
muß der Steuerelektrodenstrom konstant unabhängig von
der Meßelektrodenspannung aufrechterhalten werden. Des
halb wird von Fig. 5B das Prinzip, daß ein Strom fließt,
während die Spannung der Meßelektrode niedriger als die
der Steuerelektrode ist, wie dies im ersten Ausführungs
beispiel beschrieben worden ist, nicht widerlegt.
Die dritte Ausführungsform ist eine praktischere Anord
nung der zweiten Ausführungsform, und zwar erhält man
sie unter Verwendung eines Polysilizium-Gateverfahrens
als herkömmliche EEPROM-Herstellungstechnik. Dieses
dritte Ausführungsbeispiel wird nachfolgend unter Bezug
nahme auf Fig. 6A, 6B, 6C, 7A und 7B beschrieben.
Bei dieser Ausführungsform werden zwei Paare Ladungsträ
gerinjektionselektroden und eine Steuerelektrode mit un
terschiedlichen Leitfähigkeitseigenschaften (n-Elektroden
17 und 18 und p-Elektroden 19 und 20) entsprechend
positiven und negativen Schreiboperationen vorbereitet.
Eine in einem Siliziumsubstrat ausgebildete, eindiffun
dierte Schicht wird als Ladungsträgerinjektionselektrode
verwendet, während dotiertes Polysilizium als Steuerelek
trode Verwendung findet. Weiterhin werden eine dünne Tun
nelisolierschicht 3 und eine Isolierschicht 12 (Silizium
oxidschicht), zwischen einer schwebenden Elektrode 2 und
den Steuerelektroden 18 und 20 ausgebildet, verwendet.
Ein Lesetransistor 11 zum Ermitteln der in der schweben
den Elektrode 2 gespeicherten Ladungsmenge umfaßt ein
Gate 21. Dieses Gate löst das Problem des Lesetransi
stor-Typs, wie er am Anfang der ersten Ausführungsform
beschrieben worden ist. Mit anderen Worten wird ähnlich
einer herkömmlichen Anordnung die in der schwebenden
Elektrode gespeicherte Ladungsmenge als Schwellenwertver
änderung in dem Lesetransistor ermittelt. Deshalb ent
spricht das Gate 21 einer Steuerelektrode eines konven
tionellen EEPROM. Nach der vorliegenden Erfindung arbei
tet das Gate 21 ebenfalls als im zweiten Ausführungsbei
spiel beschriebene Hilfssteuerelektrode. Die Stärke der
Gateisolierschicht 22 muß viel höher als die der dünnen
Tunnelisolierschicht 3 sein, um zu vermeiden, daß eine
elektrische Ladung aus diesem Teil in die schwebende
Elektrode bei einem Schreibbetrieb injiziert wird. Bei
spielsweise beträgt die Stärke der Gate-Isolierschicht 22
120 Å (12 nm) oder mehr.
Fig. 7A zeigt ein Energieband-Diagramm, erhalten bei ne
gativem Schreibbetrieb. Da das Gate 21 mit der schweben
den Elektrode 2 kapazitiv gekoppelt ist, wird bei negati
vem Schreibbetrieb an das Gate 21 eine positive Vorspan
nung angelegt, die niedriger als eine an die Steuerelektrode
18 angelegte Vorspannung ist, so daß die Spannung
der schwebenden Elektrode 2 höher als die der Steuerelektrode
18 gehalten wird, selbst wenn in der schwebenden
Elektrode 2 Elektronen gespeichert sind.
Fig. 7B wird ein bei positivem Schreibbetrieb erhalte
nes Energieband-Diagramm. In ähnlicher Weise wird eine
geeignete Vorspannung an das Gate 21 angelegt, um die
Spannung der schwebenden Elektrode 2 niedriger als die
der Steuerelektrode 20 zu halten, selbst wenn in der
schwebenden Elektrode 2 Löcher gespeichert werden.
Der Grund dafür, daß Elektrodenpaare mit unterschiedli
chem Leitfähigkeitstyp in Übereinstimmung mit den positi
ven und negativen Schreibarten erforderlich sind, wird
nachfolgend beschrieben. Erstens ist ein n-Halbleiter
für die Ladungsträgerinjektionselektrode bei negativem
Schreibbetrieb und ein p-Halbleiter dafür bei positiven
Schreibbetrieb im Verhältnis zur Stromzuführung geeig
net. Zweitens fließen, wenn an eine Steuerelektrode 18
(n⁺-Polysilizium) als Steuerelektrode zum Injizieren von
Löchern in die Steuerelektrodenseite eine negative Vor
spannung angelegt wird, Elektronen gleichzeitig von der
Steuerelektrode 18 zu der Ladungsträgerinjektionselektro
de. Da aufgrund dieses Stroms kein höheres bzw. stärke
res elektrisches Feld an die dünne Tunnelisolierschicht
3 angelegt werden kann, wird es schwierig, aktive (ener
giereiche) Löcher zu injizieren. Dieses ist das gleiche
wie im umgekehrten Fall.
Bei jeder der ersten bis dritten Ausführungsformen wird
das Tunneln zwischen der Ladungsträgerinjektionselektrode
und der Steuerelektrode durch die Isolierschicht 3 hin
durch ausgeführt. Bei der vierten, in Fig. 8, 9A und 9B
gezeigten Ausführungsform hingegen werden Ladungsträger
injektionselektroden 13 (p++) und 14 (n++) und eine Steu
erelektrode 1 (n++ und p++) aus hochkonzentrierten dif
fundierten Schichten entgegengesetzter Leitfähigkeitsty
pen gebildet, während Ladungsträger durch Zwischen
band-Tunneln, erhalten durch eine scharfe Bandkrümmung
bei einem p-n-Übergang unter einer Sperrvorspannung, in
jiziert werden.
Wie oben beschrieben, umfaßt die vorliegende Erfindung
eine Ladungsträgerinjektionselektrode zur Erzeugung akti
ver/energiereicher (hot) Ladungsträger durch einen Tun
neleffekt, eine zwischen der Ladungsträgerinjektionselek
trode und der schwebenden Elektrode ausgebildete Steuer
elektrode zum Einstellen der Tunnelspannung und eine zwi
schen den Steuer- und schwebenden Elektroden gebildete
Isolierschicht. Da aktive Ladungsträger über eine Ener
giebarriere der Isolierschicht, die die schwebende Elek
trode bedeckt, in die schwebende Elektrode injiziert
werden, wird der Spannungsunterschied für einen Tunnel
durch die Spannungsdifferenz zwischen den Ladungsträger
injektions- und Steuerelektroden bestimmt, ohne daß sie
durch die Spannung der schwebenden Elektrode beeinflußt
wird. Deshalb wird, wenn die Steuerelektrode sehr dünn
ist, der Tunnelstrom nicht durch eine in der schwebenden
Elektrode gespeicherte elektrische Ladung vermindert. So
kann eine elektrische Ladung in der schwebenden Elektrode
im Verhältnis zu bzw. in Abhängigkeit von der Injek
tionszeit gespeichert werden, und der Schwellenwert
eines Transistors, der die schwebende Elektrode als sein
Gate aufweist, kann im Verhältnis zu bzw. in Abhängig
keit von der Injektionszeit geändert werden. Demzufolge
wird ein nichtflüchtiger Speicher erhalten, der leicht
einen Analogwert speichern kann.
Wenn, wie im zweiten Ausführungsbeispiel, eine Hilfssteu
erelektrode auf der schwebenden Elektrode über die Iso
lierschicht gebildet wird, kann die schwebende Elektrode
mit einer Isolierschicht bedeckt werden, die eine größe
re Stärke als die einer EEPROM-Zelle vom herkömmlichen
Schwebeelektronentyp hat. Deshalb kann man ein EEPROM
mit hervorragenden Halteeigenschaften für die elektri
sche Ladung erzielen.
Bei einem herkömmlichen EEPROM wird der kapazitive Quo
tient einer Kapazität zwischen einer Ladungsträgerinjek
tionselektrode und einer schwebenden Elektrode und einer
Kapazität zwischen der schwebenden Elektrode und der
Steuerelektrode verwendet, um eine Spannung an eine
dünne Tunnelisolierschicht anzulegen, die zwischen der
Ladungsträgerinjektionselektrode und der schwebenden
Elektrode gebildet ist. Deshalb muß, um wirksam eine an
die Steuerelektrode angelegte Schreibspannung für die
dünne Tunnelisolierschicht zu verwenden, das Verhältnis
der Kapazität zwischen den Ladungsträgerinjektions- und
Schwebeelektroden zu der zwischen schwebenden und Steu
elektroden minimiert werden. Eine Verringerung bei der
erstgenannten Kapazität ist jedoch beschränkt, und es
ist nicht vorteilhaft, die Stärke der Isolierschicht zwi
schen den schwebenden Steuerelektroden zu verringern, um
die letztgenannte Kapazität zu erhöhen, da die Ladungs
haltecharakteristik dadurch verschlechtert wird. Deshalb
wird es schwierig, den Zellenbereich zu verringern, da
der Überschneidungsbereich zwischen den schwebenden und
Steuerelektroden maximiert werden muß. Da bei der Erfin
dung das Verfahren kapazitiver Koppelung nicht angewen
det wird, ist die Kapazität jedes Teils bzw. Bereichs
nicht beschränkt. Deshalb kann der Zellenbereich leicht
und einfach verringert werden. Außerdem kann, da die Ka
pazität der schwebenden Elektrode verringert werden
kann, eine ausreichende Schwellenspannungsänderung des
Lesetransistors bei geringer Ladungsmenge effektiv er
zielt werden.
Deshalb kann man gemäß der vorliegenden Erfindung, die
die obigen Vorteile aufweist, einen Speicher hoher
Dichte und hoher Leistungsfähigkeit erzielen, der geeig
net ist, in einfacher Weise Analoginformation nichtflüch
tig zu speichern. Mit anderen Worten kann ohne Verwen
dung irgendeiner komplizierten externen Steuerschaltung
ein Schreibspannungsimpuls mit vorbestimmten Spannungs
wert verwendet werden, um Information proportional zur
Zahl der Impulse in einem Speicher nichtflüchtig zu spei
chern, während eine hohe Haltecharakteristik aufrechter
halten wird. Wenn der Speicher auf einen nach dem Modell
eines Neural-Netzwerks gebildeten LSI angewendet wird,
kann ein LSI analoger Neural-Netzwerk-Typ hoher Dichte
und Leistungsfähigkeit angeordnet und verwendet werden,
um beispielsweise einen Apparat sehr hoher Leistungsfä
higkeit zur Muster- oder Spracherkennung herzustellen.
Claims (12)
1. Nichtflüchtiger Speicher umfassend
eine Ladungsträgerinjektionselektrode zur Erzeu gung energiereicher/aktiver Ladungsträger mittels eines Tunneleffekts;
eine auf der Ladungsträgerinjektionselektrode ge bildete Steuerelektrode zum Einstellen der Tunnel spannung; und
eine schwebende Elektrode, die auf der Steuerelektrode über eine erste Isolierschicht gebildet ist,
wobei die durch die Ladungsträgerinjektionselektrode erzeugten energiereichen Ladungsträger über eine Energiebarriere der ersten Isolierschicht in die schwebende Elektrode injiziert werden.
eine Ladungsträgerinjektionselektrode zur Erzeu gung energiereicher/aktiver Ladungsträger mittels eines Tunneleffekts;
eine auf der Ladungsträgerinjektionselektrode ge bildete Steuerelektrode zum Einstellen der Tunnel spannung; und
eine schwebende Elektrode, die auf der Steuerelektrode über eine erste Isolierschicht gebildet ist,
wobei die durch die Ladungsträgerinjektionselektrode erzeugten energiereichen Ladungsträger über eine Energiebarriere der ersten Isolierschicht in die schwebende Elektrode injiziert werden.
2. Speicher nach Anspruch 1, dadurch ge
kennzeichnet, daß eine zweite Isolier
schicht zur Erzeugung eines Tunnelphänomens zwischen
der die Tunnelspannung einstellenden Steuerelektrode
und der Ladungsträgerinjektionselektrode gebildet
ist.
3. Speicher nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß zur Erzeugung
eines Tunnelphänomens ein p-n-Übergang zwischen der
die Tunnelspannung einstellenden Steuerelektrode und
der Ladungsträgerinjektionselektrode gebildet ist.
4. Speicher nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß die
schwebende Elektrode stärker als die Steuerelektrode
ausgebildet wird, um den Durchgang injizierter La
dungsträger zu vermeiden.
5. Speicher nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die
erste Isolierschicht eine solche Stärke aufweist,
daß eine in der schwebenden Elektrode gespeicherte
bzw. vorhandene elektrische Ladung daran gehindert
wird, bei einer Bereitschafts- oder Lesebetriebsart
zu der Steuerelektrode zu fließen.
6. Speicher nach einem der Ansprüche 1 bis 5, da
durch gekennzeichnet, daß die
Ladungsträgerinjektionselektrode auf einem Halblei
tersubstrat ausgebildet ist.
7. Speicher nach Anspruch 6, dadurch ge
kennzeichnet, daß die Ladungsträgerin
jektionselektrode aus einem n-Halbleiter besteht.
8. Speicher nach Anspruch 6, dadurch ge
kennzeichnet, daß die Ladungsträgerin
jektionselektrode aus einem p-Halbleiter besteht.
9. Speicher nach einem der Ansprüche 1 bis 8, da
durch gekennzeichnet, daß die
Ladungsträgerinjektionselektrode verschiedene ener
giereiche Ladungsträger erzeugt.
10. Speicher nach einem der Ansprüche 1 bis 9, da
durch gekennzeichnet, daß er
eine über der schwebenden Elektrode ausgebildete
Hilfssteuerelektrode derart umfaßt, daß sie mit der
schwebenden Elektrode kapazitiv gekoppelt ist.
11. Speicher nach einem der Ansprüche 1 bis 10, da
durch gekennzeichnet, daß er
eine weitere Ladungsträgerinjektionselektrode zur Er
zeugung von energiereichen Ladungsträgern unter
schiedlichen Typs gegenüber den durch die (erste)
Ladungsträgerinjektionselektrode erzeugten; und
eine weitere auf der vorgenannten weiteren La
dungsträgerinjektionselektrode gebildete Steuerelektrode
umfaßt,
wobei energiereiche Ladungsträger verschiedener Typen in die schwebende Elektrode injiziert werden.
wobei energiereiche Ladungsträger verschiedener Typen in die schwebende Elektrode injiziert werden.
12. Nichtflüchtiger Speicher umfassend
erste und zweite Ladungsträgerinjektionselektroden zur Erzeugung unterschiedlicher Typen von ener giereichen Ladungsträgern/Ladungsträgern hoher Trä gerbeweglichkeit mittels Tunneleffekt;
erste und zweite, auf den Ladungsträgerinjektions elektroden gebildete Steuerelektroden zum Einstellen der Tunnelspannung; und
eine auf den Steuerelektroden über eine erste Iso lierschicht gebildete schwebende Elektrode,
wobei durch eine der Ladungsträgerinjektionselektroden erzeugte energiereiche Ladungsträger über eine Energiebarriere der ersten Isolierschicht in die schwebende Elektrode injiziert werden.
erste und zweite Ladungsträgerinjektionselektroden zur Erzeugung unterschiedlicher Typen von ener giereichen Ladungsträgern/Ladungsträgern hoher Trä gerbeweglichkeit mittels Tunneleffekt;
erste und zweite, auf den Ladungsträgerinjektions elektroden gebildete Steuerelektroden zum Einstellen der Tunnelspannung; und
eine auf den Steuerelektroden über eine erste Iso lierschicht gebildete schwebende Elektrode,
wobei durch eine der Ladungsträgerinjektionselektroden erzeugte energiereiche Ladungsträger über eine Energiebarriere der ersten Isolierschicht in die schwebende Elektrode injiziert werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15838189 | 1989-06-22 | ||
JP2097578A JP2964412B2 (ja) | 1989-06-22 | 1990-04-16 | 不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4020007A1 true DE4020007A1 (de) | 1991-01-10 |
DE4020007C2 DE4020007C2 (de) | 1994-09-29 |
Family
ID=26438743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4020007A Expired - Fee Related DE4020007C2 (de) | 1989-06-22 | 1990-06-21 | Nichtflüchtiger Speicher |
Country Status (2)
Country | Link |
---|---|
US (1) | US5111430A (de) |
DE (1) | DE4020007C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0676088A4 (de) * | 1992-12-28 | 1995-08-18 | Shih-Chiang Yu | Nichtflüchtige halbleiter-speicherzelle. |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197027A (en) * | 1991-01-24 | 1993-03-23 | Nexcom Technology, Inc. | Single transistor eeprom architecture |
US5317179A (en) * | 1991-09-23 | 1994-05-31 | Integrated Silicon Solution, Inc. | Non-volatile semiconductor memory cell |
US5293328A (en) * | 1992-01-15 | 1994-03-08 | National Semiconductor Corporation | Electrically reprogrammable EPROM cell with merged transistor and optiumum area |
KR960013367B1 (ko) * | 1992-05-30 | 1996-10-04 | 정호선 | 프로그램이 가능한 다층 신경회로망 |
US5859455A (en) * | 1992-12-31 | 1999-01-12 | Yu; Shih-Chiang | Non-volatile semiconductor memory cell with control gate and floating gate and select gate located above the channel |
US5394357A (en) * | 1993-03-01 | 1995-02-28 | Yu; Shih-Chiang | Non-volatile semiconductor memory device |
JP2747410B2 (ja) * | 1993-05-21 | 1998-05-06 | 富士通株式会社 | 固体撮像素子 |
JP3123921B2 (ja) * | 1995-05-18 | 2001-01-15 | 三洋電機株式会社 | 半導体装置および不揮発性半導体メモリ |
JP3123924B2 (ja) * | 1996-06-06 | 2001-01-15 | 三洋電機株式会社 | 不揮発性半導体メモリ |
US5740104A (en) * | 1997-01-29 | 1998-04-14 | Micron Technology, Inc. | Multi-state flash memory cell and method for programming single electron differences |
US5801401A (en) * | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
US5754477A (en) * | 1997-01-29 | 1998-05-19 | Micron Technology, Inc. | Differential flash memory cell and method for programming |
US5852306A (en) | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
EP0893831A1 (de) * | 1997-07-23 | 1999-01-27 | STMicroelectronics S.r.l. | Hochspannungskondensator |
US6936849B1 (en) | 1997-07-29 | 2005-08-30 | Micron Technology, Inc. | Silicon carbide gate transistor |
US5886368A (en) | 1997-07-29 | 1999-03-23 | Micron Technology, Inc. | Transistor with silicon oxycarbide gate and methods of fabrication and use |
US5926740A (en) * | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
US6965123B1 (en) | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
US7196929B1 (en) | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
US6794255B1 (en) | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
US6746893B1 (en) | 1997-07-29 | 2004-06-08 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
US6232643B1 (en) | 1997-11-13 | 2001-05-15 | Micron Technology, Inc. | Memory using insulator traps |
US5953255A (en) * | 1997-12-24 | 1999-09-14 | Aplus Flash Technology, Inc. | Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance |
US6143655A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
US6384451B1 (en) | 1999-03-24 | 2002-05-07 | John Caywood | Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell |
US6534816B1 (en) * | 1999-03-24 | 2003-03-18 | John M. Caywood | Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell |
US20040021170A1 (en) * | 1999-03-24 | 2004-02-05 | Caywood John M. | Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell |
US6888739B2 (en) * | 2002-06-21 | 2005-05-03 | Micron Technology Inc. | Nanocrystal write once read only memory for archival storage |
US7193893B2 (en) | 2002-06-21 | 2007-03-20 | Micron Technology, Inc. | Write once read only memory employing floating gates |
US6804136B2 (en) | 2002-06-21 | 2004-10-12 | Micron Technology, Inc. | Write once read only memory employing charge trapping in insulators |
US7154140B2 (en) * | 2002-06-21 | 2006-12-26 | Micron Technology, Inc. | Write once read only memory with large work function floating gates |
US6996009B2 (en) * | 2002-06-21 | 2006-02-07 | Micron Technology, Inc. | NOR flash memory cell with high storage density |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US7847344B2 (en) * | 2002-07-08 | 2010-12-07 | Micron Technology, Inc. | Memory utilizing oxide-nitride nanolaminates |
US7221017B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
US7120063B1 (en) * | 2004-05-07 | 2006-10-10 | Spansion Llc | Flash memory cell and methods for programming and erasing |
US8330202B2 (en) * | 2005-02-23 | 2012-12-11 | Micron Technology, Inc. | Germanium-silicon-carbide floating gates in memories |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
US7995385B2 (en) * | 2007-10-30 | 2011-08-09 | Spansion Llc | Memory array of pairs of nonvolatile memory cells using Fowler-Nordheim programming and erasing |
JP5481103B2 (ja) * | 2009-06-11 | 2014-04-23 | 株式会社東芝 | 窒化物半導体素子 |
JP5537130B2 (ja) * | 2009-11-25 | 2014-07-02 | 株式会社東芝 | 半導体記憶装置 |
US8658495B2 (en) * | 2012-03-08 | 2014-02-25 | Ememory Technology Inc. | Method of fabricating erasable programmable single-poly nonvolatile memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3537037A1 (de) * | 1984-10-23 | 1986-04-24 | Sgs Microelettronica S.P.A., Catania | Fusionierte nichtfluechtige speicherzelle |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3778645A (en) * | 1972-01-31 | 1973-12-11 | Univ Virginia | Solid-state switching capacitor |
US4037242A (en) * | 1975-12-29 | 1977-07-19 | Texas Instruments Incorporated | Dual injector, floating gate MOS electrically alterable, non-volatile semiconductor memory device |
US4035820A (en) * | 1975-12-29 | 1977-07-12 | Texas Instruments Incorporated | Adjustment of avalanche voltage in DIFMOS memory devices by control of impurity doping |
DE3175125D1 (en) * | 1980-11-20 | 1986-09-18 | Toshiba Kk | Semiconductor memory device and method for manufacturing the same |
US4513397A (en) * | 1982-12-10 | 1985-04-23 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
EP0103043B1 (de) * | 1982-09-15 | 1987-03-18 | Deutsche ITT Industries GmbH | CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate |
DE3330013A1 (de) * | 1983-08-19 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Statische speicherzelle |
US4630081A (en) * | 1984-12-19 | 1986-12-16 | Eaton Corporation | MOMOM tunnel emission transistor |
US4752912A (en) * | 1985-05-14 | 1988-06-21 | Xicor, Inc. | Nonvolatile electrically alterable memory and method |
JP2607504B2 (ja) * | 1987-02-20 | 1997-05-07 | 株式会社東芝 | 不揮発性半導体メモリ |
JPS6418270A (en) * | 1987-07-13 | 1989-01-23 | Oki Electric Ind Co Ltd | Semiconductor memory device |
JPH07120719B2 (ja) * | 1987-12-02 | 1995-12-20 | 三菱電機株式会社 | 半導体記憶装置 |
US4924437A (en) * | 1987-12-09 | 1990-05-08 | Texas Instruments Incorporated | Erasable programmable memory including buried diffusion source/drain lines and erase lines |
-
1990
- 1990-06-21 DE DE4020007A patent/DE4020007C2/de not_active Expired - Fee Related
- 1990-06-21 US US07/541,911 patent/US5111430A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3537037A1 (de) * | 1984-10-23 | 1986-04-24 | Sgs Microelettronica S.P.A., Catania | Fusionierte nichtfluechtige speicherzelle |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0676088A4 (de) * | 1992-12-28 | 1995-08-18 | Shih-Chiang Yu | Nichtflüchtige halbleiter-speicherzelle. |
EP0676088A1 (de) * | 1992-12-28 | 1995-10-11 | YU, Shih-Chiang | Nichtflüchtige halbleiter-speicherzelle |
Also Published As
Publication number | Publication date |
---|---|
US5111430A (en) | 1992-05-05 |
DE4020007C2 (de) | 1994-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4020007C2 (de) | Nichtflüchtiger Speicher | |
DE3002493C2 (de) | ||
DE2916884C3 (de) | Programmierbare Halbleiterspeicherzelle | |
DE2409568C2 (de) | Halbleiter-Speicherelement | |
DE3009719C2 (de) | ||
DE2802141C2 (de) | Halbleiteranordnung | |
DE2657643A1 (de) | Halbleiteranordnung fuer ein speicherelement | |
DE19752434A1 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit einer Gateelektrode mit schwebendem Potential | |
DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
DE3842511A1 (de) | Nichtfluechtige halbleiterspeichereinrichtung mit einer einrichtung zum speichern von 3-pegel-daten | |
DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
DE2444160A1 (de) | Gleichrichterdiode | |
EP0045469A2 (de) | Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle | |
DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
DE3244488C2 (de) | ||
DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE2023219A1 (de) | Festwertspeicher | |
DE2341899A1 (de) | Halbleiteranordnung | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE10158019C2 (de) | Floatinggate-Feldeffekttransistor | |
DE2614698A1 (de) | Halbleiterspeicher | |
DE3926474C2 (de) | Permanent-Speicherzellen-Anordnung | |
DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |