DE4113325C2 - Verfahren zum Herstellen einer Speichermatrix aus Zellen mit schwimmenden Gates - Google Patents
Verfahren zum Herstellen einer Speichermatrix aus Zellen mit schwimmenden GatesInfo
- Publication number
- DE4113325C2 DE4113325C2 DE4113325A DE4113325A DE4113325C2 DE 4113325 C2 DE4113325 C2 DE 4113325C2 DE 4113325 A DE4113325 A DE 4113325A DE 4113325 A DE4113325 A DE 4113325A DE 4113325 C2 DE4113325 C2 DE 4113325C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- regions
- insulator layer
- elements
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Description
Die Erfindung betrifft ein Verfahren zum Herstellen ei
ner Speichermatrix aus Zellen mit schwimmenden Gates.
Nicht-flüchtige Halbleiter-Speicherzellen mit schwimmen
den Gates, die von einer Isolierschicht, wie etwa Silizi
umdioxid vollständig umgeben sind, sind bekannt. Diese Zel
len werden als EPROMs, EEPROMs, Flash-EPROMs und Flash-
EEPROMs bezeichnet. Abhängig von ihrem Arbeitsgrundprinzip
finden zum Übertragen von Ladung auf ein schwimmendes Gate-
Element (vorzugsweise Polysilizium) verschiedene Mechanismen
Anwendung, wie etwa Lawineninjektion, Kanalinjektion, Tunne
lung etc.. Im allgemeinen umfaßt ein EPROM oder ein EEPROM
ein Siliziumsubstrat mit Source- und Drain-Bereichen, die
zwischen sich einen Kanal bilden. Das schwimmende Polysili
ziumgate ist über dem Kanal angeordnet und von dem Substrat
(Kanal) durch eine relativ dünne Gate-Isolatorschicht ge
trennt. Ein Steuergate ist über dem schwimmenden Gate ange
ordnet und gegen letzteres isoliert. Beispiele für diese Art
von Bauteilen sind in den US-PS 3 500 142 und 4 203 158 of
fenbart. Sämtliche nichtflüchtigen Halbleiter-Speicherzellen
arbeiten mit kapazitiver Speicherung von Elektronen (d. h.
Ladung) auf dem schwimmenden Gate. Im Falle einer Flash-
EPROM- oder EEPROM-Zelle kann die gesamte Speichermatrix zum
gleichen Zeitpunkt elektrisch gelöscht werden. Die US-PS 4 698 787
(Mukherjee et al.) offenbart ein elektrisch
löschbares, programmierbares Speicherbauteil, das durch In
jektion heißer Elektronen aus dem Kanal auf das schwimmende
Gate programmiert und durch Fowler-Nordheim-Tunneln von dem
schwimmenden Gate zu dem Substrat gelöscht wird.
Das Bedürfnis nach EPROM-Speicherarrays mit höherer
Dichte hat zur Entwicklung des kontaktlosen Speicherzellen
arrays geführt. Beim kontaktlosen Array arbeiten die Zellen
mit langgestreckten Source/Drain-Bereichen, die oft als Bit-
Leitungen bezeichnet werden. Diese Zellen benötigen häufig
eine Schaltung für eine virtuelle Masse zum Abtasten (Lesen)
und Programmieren. Die US-PS 4 780 424 der Anmelderin be
schreibt ein Beispiel für diesen Arraytyp sowie ein Verfah
ren zu dessen Herstellung. Eine kontaktlose Kreuzungspunkt-
Zelle, deren schwimmendes Gate sich selbsttätig ausrichtet
gegenüber Wortleitungen und Bit-Leitungen innerhalb eines
Arrays, ist ferner in dem Artikel "A New Self-Aligned Field
Oxide Cell For Multi-Mega Bit EPROMs" von O. Bellezza et
al., IEDM 1989, Seiten 579-582 beschrieben.
Entsprechend der Basis-Architektur dieser Arrays sind
die schwimmenden Gates über einem dünnen, auf dem Substrat
zwischen den Source- und Drain-Bereichen aufgewachsenen Ga
teoxid ausgebildet. Die Source- und Drain-Bereiche bilden
die Bit-Leitungen der Matrix. Wortleitungen werden im we
sentlichen senkrecht zu den Source/Drain-Bit-Leitungen defi
niert, wobei die Matrixkontakte beabstandet sind, um mehrere
Wortleitungen zu bedienen, beispielsweise 16, 32, 64, etc..
Eine EPROM-Zellenstruktur, die sich zur Verwendung in einer
Matrix-Architektur mit virtueller Masse eignet und die asym
metrisch dotierte Source- und Drain-Halbleiterübergänge
nutzt, ist beschrieben in dem Aufsatz "An Asymmetrical
Lightly-Doped Source (ALDS) Cell For Virtual Ground High
Density EPROMs" von K. Yoshikawa et al., IEDM 1988, Seiten
432-435, sowie in EP 0 364 769 (Yoshikawa). In der EP 0 364 769
ist ein Verfahren zum Herstellen eines EEPROM beschrie
ben, bei dem in einer ersten Richtung strukturierte dicke
Oxidbereiche sich mit Gate-Oxidbereichen abwechseln. Senk
recht zu dieser Oxidstreifenstruktur werden (in einer zwei
ten Richtung) Polysiliziumstreifen für die späteren Floa
ting-Gates strukturiert. Die neben den Floating-Gate-Struk
turen freiliegenden Oxidbereiche werden dann vollständig bis
auf das Substrat hinunter weggeätzt, dann wird das Substrat
dotiert und in die Gräben (in der zweiten Richtung) eine
Silizidschicht eingebracht. Die Gräben werden dann teilweise
mit einer Isolatorschicht gefüllt. Auf diese Struktur wird
eine zweite Polysiliziumschicht für die Steuergates
aufgebracht, welche dann in der ersten Richtung strukturiert
wird, wobei die Steuergate-Polysiliziumschicht, eine
Zwischenisolatorschicht und die vorher strukturierte
Floating-Gate-Polysiliziumschicht bis auf die darunterlie
gende dicke Oxidschicht weggeätzt werden.
Zwar sind die Vorteile der kontaktlosen Arrayarchitektur
offensichtlich, jedoch bedarf es noch der Verbesserung von
Merkmalen, die die Leistung und Herstellbarkeit dieser Art
von Array nachteilig beeinflussen. Beispielsweise sind das
Layout und/oder die Prozeßarchitektur gebräuchlicher kon
taktloser EPROM-Arrays im allgemeinen nicht mit der Integra
tion von Wolfram-Wortleitungen kompatibel.
Aufgabe der Erfindung ist die Überwindung der genannten
Nachteile. Diese Aufgabe wird durch ein Verfahren mit den
Merkmalen des Anspruchs 1 gelöst.
Die Erfindung überwindet die genannten Nachteile durch
Schaffung eines Verfahrens zum Herstellen einer nichtflüch
tigen Halbleiter-Speichermatrix mit ultrahoher Dichte (z. B.
64 Mbit), die sich für Multi-Megabit-EPROM- sowie Flash-
EPROM-Anwendungen eignet. Die nach dem erfindungsgemäßen
Verfahren erzeugte Architektur ist kompatibel mit der Inte
gration von Wolfram-Metall-Wortleitungen. Diese Anordnung
verwendet Wortleitungs-Graben-Verbindungen (strukturiert in
der Array-Planarisierungsebene), die entweder zum Teil oder
vollständig mit Wolfram oder irgendeinem alternativen Leiter
gefüllt werden können.
Die Erfindung schafft ein Verfahren zum Herstellen von
Speicherzellen mit schwimmendem Gate von ultrahoher Dichte
und kontaktloser Bauart auf der Basis eines Silizium
substrats. Bei einer Ausführungsform werden zu Beginn Feld
oxidbereiche über dem Substrat ausgebildet, um die Kanalbe
reiche der einzelnen Zellen zu definieren. Zwischen den
Feldoxidbereichen werden Gateoxidbereiche ausgebildet. So
dann wird eine erste Polysiliziumschicht abgeschieden, die
das Substrat vollständig bedeckt. Auf der ersten Polysilizi
umschicht wird anschließend eine Isolatorschicht abgeschie
den, gefolgt von einer zweiten Polysiliziumschicht. Über den
darunterliegenden Oxidbereichen entsteht also eine Poly-
2/Isolator/Poly-1-Struktur. Diese Struktur wird zunächst ge
ätzt, um langgestreckte Stapel auszubilden, die sich in ei
ner ersten Richtung erstrecken. Die Poly-2/Isolator/Poly-1-
Stapel werden sodann erneut geätzt, und zwar in einer zwei
ten Richtung, um eine Mehrzahl von Inselelementen zu definieren,
von denen jedes über einem Gateoxidbereich ausgebil
det ist. Die Inselelemente umfassen eine Isolatorschicht,
die eingebettet ist zwischen einem ersten und einem zweiten
Polysiliziumelement. Jedes Inselelement ist einer der Zellen
innerhalb der Matrix zugeordnet, wobei die Inselelemente
durch Gräben voneinander getrennt sind, die sich nach unten
entweder bis zu den Feldoxidbereichen (in einer Richtung)
oder den Substratbereichen (in der Querrichtung) erstrecken.
Folglich bildet die erste Polysiliziumschicht die schwimmenden
Gates der Zellen, wahrend die zweite Polysiliziumschicht
Verwendung findet als Steuergates für die Zellen.
Wenn die Inselelemente vollständig ausgebildet sind,
werden Dotanden in das Substrat eingebracht, um langge
streckte, parallele, beabstandete Source/Drain-Bereiche
seitlich neben den Kanalbereichen der Zellen zu bilden. Die
Gräben werden sodann mit Isolatormaterial gefüllt. In diese
Füll-Isolatorschicht wird dann eine Mehrzahl von Wortlei
tungsgräben über der Matrix strukturiert und mit dem Wort
leitungsmaterial gefüllt. Jede Wortleitung stellt einen
elektrischen Kontakt zu den Steuergateelementen her, die ei
ner einzelnen Reihe von Zellen innerhalb der Matrix zugeord
net sind.
Einer der Hauptvorteile der Erfindung liegt in der Fle
xibilität. Dies gilt insbesondere für die Ausbildung der
Wortleitungen in der Matrix. Erfindungsgemäß kann eine Viel
zahl von hoch-leitfähigen Materialien, wie etwa Aluminium,
Polysilizium, Wolfram, Wolframsilizid etc. dazu verwendet
werden, Wortleitungen mit niedrigem Widerstand für die kon
taktlose Architektur herzustellen. Die sich ergebende kon
taktlose Matrix weist beträchtlich weniger Kontakte auf, als
sie für gebräuchliche Zellarchitekturen erforderlich sind.
Dies steigert die Fähigkeit, eine beträchtlich höhere Ma
trixdichte zu erzielen. Außerdem setzt die Erfindung
selbstausrichtende Source/Drain-Bit-Leitungs-Diffusionen in
einer Konfiguration ohne vergrabene Schichten ein, um die
erzielbare Zellendichte weiter zu steigern. Durch die Ver
wendung einer nicht-vergrabenen Konfiguration bietet die
Zellenarchitektur die Möglichkeit, die Source/Drain-Bereiche
zu silizidieren (beispielsweise Titan, umgewandelt in Titan
silizid), was ebenfalls zur Erhöhung der gesamten Zellen
dichte beiträgt.
Vorteile der Erfindung ergeben sich aus der folgenden
Beschreibung eines bevorzugten Ausführungsbeispiels im Zu
sammenhang mit der beiliegenden Zeichnung. Die Zeichnung
zeigt in:
Fig. 1 einen Querschnitt durch ein Halbleitersubstrat,
über dem eine Oxidschicht ausgebildet ist, wobei
über dieser eine Siliziumnitridschicht abgeschieden
worden ist;
Fig. 2 das Substrat gemäß Fig. 1 nach der Ausbildung von
Fotolack-Maskenelementen und dem Ätzen der darunter
befindlichen Nitridschicht, wobei außerdem eine
Borionen-Feldimplantation gezeigt ist;
Fig. 3 das Substrat gemäß Fig. 2 nach dem Aufwachsen von
Feldoxidbereichen und dem anschließenden Entfernen
der Siliziumnitridschicht;
Fig. 4 das Substrat gemäß Fig. 3 nach dem Ausbilden dünner
Gateoxidbereiche, dem Abscheiden einer ersten Poly
siliziumschicht, gefolgt von einer Inter-Polysili
zium-Isolatorschicht und sodann einer zweiten Poly
siliziumschicht;
Fig. 5 das Substrat gemäß Fig. 4 nach dem Ausbilden von
Fotolack-Maskenelementen und dem Ätzen der darunter
befindlichen zweiten Polysiliziumschicht, der
Inter-Polysilizium-Isolatorschicht und der ersten
Polysiliziumschicht;
Fig. 6 eine perspektivische Ansicht des Substrates nach
Fig. 5, und zwar unter Darstellung der langge
streckten Stapel, die durch den vorhergehenden Ätz
schritt ausgebildet worden sind.
Fig. 7 ebenfalls in perspektivischer Ansicht das Substrat
gemäß Fig. 6 nach einem zweiten Ätzschritt zur Aus
bildung beabstandeter Inselelemente;
Fig. 8 in perspektivischer Darstellung das Substrat gemäß
Fig. 7 nach dem Ausbilden von Abstands-Oxidbereichen
entlang der seitlichen Wandbereiche der Insel
elemente;
Fig. 9 das Substrat gemäß Fig. 8 nach dem Planarisieren
der Oberfläche und dem nachfolgenden Ätzen zur Aus
bildung langgestreckter Öffnungen;
Fig. 10 das Substrat gemäß Fig. 9 nach dem Ausbilden der
Wortleitungen;
Offenbart wird ein Verfahren zum Herstellen kontaktlo
ser, nichtflüchtiger Halbleiter-Speicherzellen. Die folgende
Beschreibung enthält eine Vielzahl spezieller Details, wie
etwa spezielle Dotierungsniveaus, Dimensionen etc., um ein
gründliches Verständnis der Erfindung zu ermöglichen. Es sei
jedoch darauf hingewiesen, daß der Fachmann diese speziellen
Details nicht anwenden muß, um die Erfindung zu praktizie
ren. An anderen Stellen sind bekannte Verfahrensschritte
nicht im einzelnen beschrieben, um das Verständnis der Er
findung nicht unnötig zu erschweren. Beispielsweise wurde,
da sich die Erfindung auf ein Verfahren zum Ausbilden einer
Speichermatrix richtet, auf eine detaillierte Diskussion
derjenigen Verfahrensschritte verzichtet, die die Periphe
riezellen (z. B. Decoder etc.) betreffen.
Gemäß Fig. 1 wird das gesamte Substrat anfänglich einer
thermischen Oxidationsbehandlung unterworfen, um über einem
p-Epitaxie-Siliziumsubstrat 10 eine Oxidschicht 11 aufwach
sen zu lassen. Die Dicke der Oxidschicht 11 beträgt vorzugs
weise 65 nm, was ausreichend ist, um das darunter befindliche
Substrat während der nachfolgenden Bearbeitungsschritte zu
schützen. Nach dem Aufwachsen der Oxidschicht 11 wird eine
Siliziumnitridschicht 12 über dem Substrat ausgebildet. Die
Dicke der Nitridschicht 12 liegt in der Regel in der Größen
ordnung von 140 nm, kann sich jedoch ändern in Abhängigkeit
von der speziellen Bearbeitungsfolge, die im Einzelfall an
gewendet wird. Der Zweck der Nitridschicht 12 besteht darin,
eine Maskierschicht für das nachfolgende Aufwachsen von
Feldoxiden zu bilden.
Gemäß Fig. 2 wird eine einzige Fotolack-Maskierschicht
14 dazu verwendet, die Feldoxidationsbereiche innerhalb der
Matrix zu definieren. Der aktive Kanalbereich für die Bauteile
innerhalb der Matrix befindet sich weit unterhalb der
Nitridschicht 12. An diesem Punkt des Verfahrens wird eine
Feldimplantation vor dem Aufwachsen des Feldoxids durchge
führt. Diese Feldimplantation besteht in der Regel aus einer
hochenergetischen Borimplantation. Vorzugsweise wird Bor mit
einer Energie von 70 keV implantiert, und zwar mit einer Do
sis von etwa 5 × 1012 Atomen/cm2. Diese Borimplantation wird
in Fig. 2 durch die Pfeile 15 angedeutet. Es sei darauf hin
gewiesen, daß die Borimplantation 15 durch die Oxidschicht
11 hindurch in das Substrat 10 erfolgt.
Nach der Bor-Feldimplantation werden die Maskierelemente
14 entfernt, woraufhin das Aufwachsen des Feldoxids statt
findet. Vorzugsweise wird die Feldoxidation in einem Ofen
bei 920°C unter feuchter O2-Atmosphäre durchgeführt. Das
Aufwachsen des Oxids setzt sich fort, bis ein Feldoxid von
etwa 320 nm Dicke entstanden ist. Wenn die angestrebte Dicke
erreicht ist, werden die Nitridelemente 12 entfernt. Das Er
gebnis ist in Fig. 3 gezeigt. Demnach sind Feldoxidbereiche
17 durch die sehr viel dünnere Oxidschicht 11 gegeneinander
abgesetzt. Das Borimplantat ist durch die gestrichelt ge
zeichneten Bereiche 16 wiedergegeben, die sich direkt unter
halb der Feldoxidbereiche 17 befinden. (Aus Gründen der
Übersichtlichkeit sind die Feldimplantatbereiche 16 in den
nachfolgenden Figuren nicht explizit dargestellt.)
An dieser Stelle des Verfahrens sei darauf hingewiesen,
daß die Feldoxidationsschritte langgestreckte, parallele,
beabstandete Feldoxidbereiche 17 erzeugt haben. Diese Berei
che erstrecken sich in einer Richtung vollständig über die
Matrix. Dies bedeutet, daß die Maskierelemente 14 ihrerseits
langgestreckte, parallele Streifen bilden, die sich über die
Breite der Matrix erstrecken. Die Wichtigkeit dieses Aspekts
der Erfindung wird noch in der weiteren Diskussion deutlich.
Gemäß Fig. 3 ist der Matrixabschnitt des Substrats 10 nach
dem Aufwachsen des Feldoxids vollständig mit einer Siliziumdio
xidschicht überzogen, die entweder aus Bereichen 17 oder Berei
chen 11 besteht. Anschließend wird das Substrat einer Rest-
oder Deckoxidätzung unterzogen, die die Dicke der Feldoxidbe
reiche 17 vermindert und die Oxidbereiche 11 entfernt. Nach dem
Aufwachsen eines Opfer-Oxids über den freiliegenden Abschnitten
des Substrates 10 und dessen anschließender Ätzung kann mit dem
Aufwachsen eines dünnen Gateoxids fortgefahren werden. Das Auf
wachsen und Ätzen des Opfer-Oxids trägt dazu bei, irgendwelches
unerwünschtes Siliziumnitrid zu entfernen, welches sich während
der Feldoxidation auf dem Substrat gebildet haben kann, und
das, falls man es nicht entfernt, die folgenden Bearbeitungs
schritte stören könnte.
Das Gateoxid 19 ist ein hochwertiges thermisches Oxid, das
vorzugsweise eine Dicke von etwa 11,5 nm annimmt. Es sei darauf
hingewiesen, daß diese Dicke typisch ist für Flash-Anwendungen,
sich für andere Bauteilstrukturen oder Anwendungen jedoch än
dern kann. Ebenso wie die Feldoxidbereiche 17 sind die dünnen
Gateoxidbereiche 19 vorzugsweise langgestreckt, parallel und im
Abstand zueinander angeordnet, wobei sie sich vollständig über
die Matrix erstrecken.
Nach Ausbildung des Gateoxids 19 wird eine Polysilizium
schicht 21 über dem Substrat abgeschieden. Die Dicke der Poly
siliziumschicht 21 liegt vorzugsweise in der Größenordnung von
150 nm. Direkt über der Poly-Schicht 21 wird eine Inter-Polysi
lizium-Isolatorschicht 22 ausgebildet. Die Inter-Polysilizium-
Isolatorschicht 22 kann Siliziumdioxid umfassen oder vorzugs
weise aus einem Siliziumdioxid/Siliziumnitrid/Siliziumdioxid-
Stapel (ONO-Stapel) bestehen. Auch können andere Materialien
oder Isolatoren verwendet werden, die vergleichbare Resultate
erzielen. Es sei darauf hingewiesen, daß, wie dargestellt, die
Schichten 21 und 22 sich kontinuierlich über die Fläche des
Substrates nach Fig. 4 erstrecken. Die effektive Oxiddicke der
Inter-Polysilizium-Isolatorschicht 22 beträgt bei der Ausfüh
rungsform nach Fig. 4 etwa 28 nm.
Nach Ausbildung der Schicht 22 wird eine zweite Polysilizi
umschicht 23 gleichförmig über dem Substrat abgeschieden, und
zwar vorzugsweise in einer Dicke von etwa 150 nm. Alternativ be
steht die Möglichkeit, dickere Polysiliziumschichten
(beispielsweise 250 bis 500 nm) auszubilden. Nach dem bevorzug
ten Ausführungsbeispiel wird eine Wolfram-Silizid-Schicht oben
auf der zweiten Polysiliziumschicht ausgebildet. Die Wolfram-
Silizid-Schicht ist ihrerseits etwa 200 nm dick.
Erfindungsgemäß ist es wünschenswert, die Gesamtdicke der
zweiten Polysiliziumschicht und der Wolframschicht bei etwa
350 nm oder mehr zu halten. Diese Dicke bietet einen angemesse
nen Spielraum während des nachfolgenden Ätzschrittes, um die
Steuergates freizulegen, ohne die darunter befindlichen schwim
menden Gate-Elemente ebenfalls freizulegen. Anders ausgedrückt,
erlaubt ein dickes Steuergateelement Abweichungen in den Oxid-
Ätzraten und in der Filmdicke bei späteren Bearbeitungsschrit
ten. Dieser Aspekt der Erfindung wird später noch eingehender
diskutiert. Es genügt der Hinweis, daß die Steuergateelemente
entweder eine einzelne zweite Polysiliziumschicht 23 mit einer
Dicke von etwa 350 nm umfassen können, oder aber eine Kombina
tion aus Schichten, deren Gesamtdicke in etwa denselben Wert
hat. Vorzugsweise umfaßt die Schicht 23 eine zweite Polysilizi
umschicht (beispielsweise 150 nm), kombiniert mit einer Wolfram
silizid-Schicht (beispielsweise 200 nm), um eine Gesamtdicke der
Steuergates zu erhalten, die in der Größenordnung von 350 nm
liegt.
Gemäß Fig. 5 dienen Fotolack-Maskierelemente 25 dazu, die
Steuergateelemente und die schwimmenden Gate-Elemente der Zel
len innerhalb der Matrix zu definieren. Diejenigen Abschnitte
der Schicht 23, der Inter-Polysilizium-Isolatorschicht 22 und
der ersten Polysiliziumschicht 21, die nicht mit Fotolackele
menten 25 überdeckt sind, werden anisotrop weggeätzt. Der Ätzschritt
stoppt an den Feldoxidbereichen. Die Polysilizium- und
Isolatorbereiche unterhalb der Maskierelemente 25 sind während
des Ätzschrittes geschützt mit dem Ergebnis, daß langge
streckte, parallele, beabstandete Poly-1/ONO/Poly-2-Stapel 24
über den Gateoxidbereichen 19 ausgebildet werden.
Fig. 6 zeigt eine perspektivische Ansicht des Substrates
nach Fig. 5, woraus die Erstreckung der Stapel 24 deutlicher
wird. Diese Darstellung zeigt, daß sich die Stapel 24 in der
selben Richtung wie die Feldoxidbereiche 17 und die dünnen Ga
teoxidbereiche 19 über die Matrix erstrecken. Die Stapel 24
sind direkt über dem Gateoxid 19 angeordnet, wobei sie seitlich
die Feldoxidbereiche 17 überlappen. Nach dem letzten Ätzschritt
bleibt die Oberseite der Feldoxidbereiche 17 frei.
Direkt im Anschluß an die Ausbildung der parallelen Stapel
24 dient eine Fotolack-Maskierschicht dazu, die Stapel 24 in
einer zweiten Richtung senkrecht zu der des ersten Ätzschrittes
(d. h., senkrecht zu den Stapeln 24) zu ätzen. Die Maskierele
mente selbst umfassen langgestreckte Streifen aus Fotolack, die
sich in dieser zweiten Richtung über die Matrix erstrecken. Er
neut wird eine anisotrope Plasma-Ätzung eingesetzt, um diejeni
gen Abschnitte der zweiten Polysiliziumschicht 23, der Inter-
Polysilizium-Isolatorschicht 22 und der ersten Polysilizium
schicht 21 zu entfernen, die nicht von der überlagernden Foto
lack-Maskierschicht geschützt sind. Unter Benutzung derselben
Maskierschicht wird eine zusätzliche Ätzung durchgeführt, um
diejenigen Abschnitte des Feldoxids zu entfernen, die nicht
durch Fotolack geschützt sind. Das Ergebnis ist in Fig. 7 dar
gestellt, wobei die Matrix aus einer Mehrzahl von beabstandeten
Inselelementen 27 besteht. Jedes der Inselelemente ist einer
einzelnen Zelle innerhalb der Matrix zugeordnet. Die Zellen und
die Inselelemente sind dementsprechend in Reihen und Spalten
innerhalb der Matrix angeordnet. Es sei darauf hingewiesen, daß
der zusätzliche Ätzschritt, der zum Entfernen der Abschnitte
der Feldoxidbereiche 17 zwischen den Inselelementen 27 dient,
langgestreckte, parallele Bereiche des Substrates 10 freilegt.
Wie deutlich zu sehen, erstrecken sich diese freigelegten Be
reiche in der besagten zweiten Richtung. Ferner sei darauf hin
gewiesen, daß das Ätzmittel, das zum Entfernen der freigelegten
Abschnitte des Feldoxids 17 dient, auch diejenigen Abschnitte
des dünnen Gateoxids 19 entfernt, die in denselben Öffnungen
liegen. Die Öffnungen oder Gräben 26 gemäß Fig. 7 dienen bei
nachfolgenden Ionen-Implantationsschritten dazu, Bit-Leitungen
in der Matrix auszubilden.
Als nächstes werden, während sich die Fotolack-Maskier
schicht der vorhergehenden Ätzschritte noch an ihrem Platz be
findet, die freiliegenden Abschnitte des Substrates 10 einer
Arsen-Ionenimplantation unterworfen, um n+-Drain-Bereiche 30
und n+-Source-Bereiche 31 zu erzeugen. Bei diesen Source- bzw.
Drain-Bereichen 31 und 30 handelt es sich um langgestreckte,
parallele, voneinander beabstandete Bereiche, die im wesentli
chen senkrecht zu derjenigen Richtung verlaufen, in der die
Stapel 24 und die Oxidbereiche 17 ursprünglich ausgebildet wor
den sind. Vorzugsweise wird die Arsen-Implantation mit einer
Energie von 35 keV und einer Dosis von 4 × 1015 Atomen/cm2 durch
geführt.
Im Anschluß an die Source/Drain-Implantation in die Gräben
26 werden die n+-Drain-Bereiche 30 mit einem Fotolack-Maskiere
lement bedeckt, um sie während des nachfolgenden Ionenimplanta
tionsschrittes abzuschirmen. Die Source-Bereiche werden sodann
einer zusätzlichen Phosphor-Implantation unterworfen, die durch
die Gräben 26 hindurch einwirkt. Vorzugsweise wird der Phosphor
mit einer Energie von 35 keV und einer Dosis von 6 × 1014 Ato
men/cm2 implantiert. Dies ergibt tiefere Source-Bereiche 32.
Als Ergebnis dieser zusätzlichen Phosphor-Implantation ist der
Source-pn-Übergang tiefer und allmählicher im Vergleich zu dem
flacheren Senken-Halbleiterübergang. Der relativ tiefere und
allmählichere Halbleiterübergang beruht auf der raschen Diffu
sionsfähigkeit des Phosphors im Silizium. Als Folge erstreckt
sich jeder Source-Bereich zum Teil unter die zugehörigen
schwimmenden Gate-Elemente (nämlich die Elemente 21) jenseits
der Grenzen des Diffusionsbereichs 31. Dies erleichtert das
Tunneln von Elektronen vom schwimmenden Gate zur Quelle während
der Löschvorgänge. (Es sei jedoch darauf hingewiesen, daß es
sich bei der zusätzlichen Phosphor-Implantation um einen wahl
weise anwendbaren Schritt handelt, der in der Regel nur dann
erforderlich wird, wenn Flash-Bauteile oder EEPROMs hergestellt
werden. Bei normalen EPROMs kann er entfallen.)
Wenn die Source- und Drain-Bit-Leitungsbereiche implantiert
worden sind und eine nachfolgende Source/Drain-Reoxidation
durchgeführt worden ist, wird eine Niedrigtemperatur-CVD-Oxid
schicht über dem Substrat abgeschieden, und zwar in einer Dicke
von etwa 350 nm. Nach einer anisotropen Rückätzung bildet das
verbleibende Niedrigtemperatur-Oxid isolierende Abstandshalter-
Bereiche entlang den Seitenwandabschnitten der Inselelemente
27. Diese Seitenwand-Abstandshalter-Oxidbereiche sind in Fig. 8
als Abstandshalter 34 dargestellt. Es sei darauf hingewiesen,
daß die Abstandshalter 34 vorzugsweise automatisch entstehen,
und zwar bei der Herstellung von Peripheriebauteilen. Die Peri
pheriebauteile bilden üblicherweise diejenigen Mittel, die den
Zugriff auf die einzelnen Zellen der Matrix und deren Program
mierung gestatten. Die Abstandshalter 34 können in der Matrix
dazu dienen, die Ausbildung von Siliziden entlang der Seiten
wandabschnitte der Inselelemente 27 zu verhindern, die im Falle
anderer Verfahrensführung entstehen können. Da das Abstandshal
ter-Oxid eine langsamere Ätzrate als BPSG hat, schaffen die Ab
standshalter 34 außerdem eine zusätzliche Schutzgrenze gegen
ein Freilegen der Inter-Polysilizium-Isolatorschicht während
eines späteren Ätzschrittes (der in kürze noch näher erläutert
wird). Es sei darauf hingewiesen, daß die Abstandshalter 34 bei
alternativen Ausführungsformen oder Herstellungsabläufen aus
dem Verfahrensfluß herausgelassen werden können, ohne daß die
Matrix Schaden erleidet.
Nach der Ausbildung der Abstandshalter 34 und einem zweiten
Reoxidationsschritt wird das gesamte Substrat mit einer Ablage
rung aus Bor-Phosphor-Silikatglas (BPSG) abgedeckt. Die Dicke
der BPSG-Schicht reicht aus, die Gräben 26 zu füllen und die
Inselelemente 27 vollständig zu überdecken. Als nächstes wird
ein thermischer Verdichtungsschritt durchgeführt, um die Fläche
des Substrates relativ eben zu machen.
Vorzugsweise wird zum Planarisieren eine BPSG-Schicht mit
einer Dicke von größenordnungsmäßig 500 nm bis 1500 nm abgeschie
den. Sollte diese Dicke der BPSG-Schicht nicht ausreichen, die
Fläche des Substrates vollständig zu planarisieren, so kann
nach Wahl eine Abscheidung von aufgeschleudertem Glas (spin-on-
glass; SOG) dazu dienen, die Topographie vollständiger zu eb
nen. Vorzugsweise wird, und zwar in Verbindung mit einer BPSG-
Schicht von 530 nm, eine Opfer-SOG-Schicht verwendet, um die
Kriterien der Matrixplanarisierung und der Grabenrückätzung zu
erfüllen. Das SOG wird abgetragen (bei etwa 50 : 1 HF) nach Bil
dung der Grabenwege, jedoch vor Abscheidung der Wortleitungs-
Leiter, um eine annehmbare Kontakthöhe zu erhalten.
Fig. 9 zeigt eine Schicht 35, die die Zellen der Matrix
überdeckt und die Fläche des Substrates vollständig einebnet.
Nach dem Abscheiden der Isolatorschicht 35 wird das Substrat
maskiert, und es wird eine Mehrzahl von langgestreckten, paral
lelen, beabstandeten Gräben 38 in die Isolatorschicht 35 einge
schnitten. Die Gräben 38 werden so ausgebildet, daß sie die
Steuergateelemente 23 freilegen, die den Zellenreihen innerhalb
der Matrix zugeordnet sind. Diese Öffnungen 38 dienen dazu, die
Wortleitungen innerhalb der Matrix auszubilden. Da die Steuer
gateelemente 23 beträchtlich breiter sind als die Gräben 38,
ist die erfindungsgemäße Wortleitung-Steuergate-Ausbildung
weitgehend ausrichtungsunempfindlich. Hinzu kommt, daß die Grä
ben 38 die Steuergateelemente 23 auch nur teilweise überlappen
können, ohne daß sich nachteilige Effekte ergeben.
Es sei darauf hingewiesen, daß sich die Gräben 38 in derselben
Richtung wie die ursprünglichen Stapel 24 erstrecken
(nämlich im wesentlichen senkrecht zu den n+-Drain-Bit-Leitun
gen 30 und den n+-Source-Bit-Leitungen 31). Vorzugsweise wird
eine zeitgesteuerte Plasma-Ätzung angewendet, um die Oberfläche
der Polysilizium-Elemente 23 freizulegen. Dabei muß darauf ge
achtet werden, daß eine Überätzung der Schicht 35 vermieden
wird, was sonst dazu führen könnte, daß die Isolatorschicht 22
oder die schwimmenden Gate-Elemente 21 freigelegt werden. Dies
ist einer der Gründe dafür, daß die Dicke der Steuergateele
mente 23 vorzugsweise größenordnungsmäßig 350 nm oder mehr be
trägt. Ein dickes Steuergateelement bietet eine komfortable
Fehlertoleranz während des Ätzverfahrens. Vorzugsweise findet
bei der Ausbildung der Gräben 38 eine Trockenätzung mit End
punktermittlung statt (d. h., es wird ermittelt, wann die Ober
flächen der Poly-2-Elemente 23 freigelegt sind).
Sobald die Öffnungen 38 in der Isolatorschicht 35 definiert
sind, kann die Ausbildung der Wortleitungen erfolgen. Irgendein
Leiter, wie etwa dotiertes Polysilizium, Wolfram, Wolframsili
zid, Aluminium, Aluminiumlegierungen etc., kann über dem Sub
strat abgeschieden werden, um die Gräben 38 mindestens teil
weise auszufüllen, wodurch ein elektrischer Kontakt zu jedem
der Steuergateelemente 23 innerhalb der Matrix hergestellt
wird. Fotolithographische Maskiertechniken dienen dazu, Wort
leitungen 40 gemäß Fig. 10 zu definieren. Es sei darauf hinge
wiesen, daß sich die Wortleitungen 40 parallel zueinander und
im wesentlichen senkrecht zu den darunterliegenden Bit-Leitun
gen über die Matrix erstrecken. Vorzugsweise umfassen die Wort
leitungen 40 eine dünne Polysiliziumschicht, gefolgt von einer
dicken Wolfram-Silizid-Schicht zur Ausbildung von Leitern mit
niedrigem Widerstand.
Bei alternativer Verfahrensführung geschieht das Ausbilden
der Wortleitungen lediglich dadurch, daß Wolfram (oder irgend
ein anderer Leiter) mit einer geeigneten Haftschicht über dem
Substrat abgeschieden wird, um die Gräben 38 zu füllen. Anschließend
erfolgt ein Deckschicht-Rückätzen des Wolframs, um
letzteres lediglich in den Grabenwegen 38 zu belassen.
Hervorzuheben ist die Flexibilität, die durch die Erfindung
ermöglicht wird. Wenn die Steuergate-Wortleitungen in der be
schriebenen Weise ausgebildet werden, und zwar unter Benutzung
von Grabenwegen, die in einer nach der Matrixbildung aufge
brachten BPSG-Planarisierschicht definiert sind, so erleichtert
dies den Einsatz hochleitfähiger Metalle bei der Ausbildung der
Wortleitungen. Beispielsweise können die Wortleitungen 40 auch
arbeiten als erste Metallisierschicht für die Peripherie-Bau
teile innerhalb der integrierten Schaltung. Außerdem können die
Wortleitungen neben dem oben erwähnten Wolfram-Silizid auch
verschiedenste andere Metalle umfassen, und zwar aufgrund der
Tatsache, daß eine nachfolgende Hochtemperaturbearbeitung
(beispielsweise Reoxidation) vermieden wird. Bekannte Verfahren
sind normalerweise beschränkt in der Wahl der Wortleitungs-Lei
ter, da sie im Anschluß an die Ausbildung der Wortleiter in der
Regel weitere Hochtemperatur-Oxidationsschritte durchlaufen
müssen. Bei hohen Temperaturen zeigen Metalle, wie etwa Alumi
nium und Wolfram, nachteilige Effekte. Die erfindungsgemäße
Ausbildung der Wortleitungen vermeidet es also, das Wortlei
tungsmetall einer oxidierenden Atmosphäre unter hoher Tempera
tur (nämlich der Gate-Reoxidation) auszusetzen.
Ein weiterer Vorteil der Erfindung liegt darin, daß die Ka
pazität der Wortleitungen gegenüber den Source/Drain-Bit-Lei
tungen minimiert wird durch die Isolatorbrücke, die durch die
Schicht 35 während des Planarisierschrittes ausgebildet wird.
Dementsprechend sind die Wortleitungen von dem Substrat immer
um einen Abstand entfernt, der ungefähr gleich der Dicke der
Schicht 23, der Schicht 22, der Schicht 21 und des Gateoxids 19
ist.
Nach einer alternativen Ausführungsmöglichkeit wird die
BPSG-Planarisierung der Matrix durchgeführt im Anschluß an die
selbstausrichtende n+-Source/Drain-Implantation und die Reoxidation.
Sodann wird das BPSG rückgeätzt, nämlich bis auf die
Poly-2-Fläche, woraufhin eine dritte Polysiliziumschicht
(nämlich "Poly-3") abgelagert und dotiert wird. Hieran
schließt sich sofort eine Ablagerung/Ausbildung einer Wolf
ram-Silizid-Schicht an. Der gesamte Stapel, bestehend aus
Wortleitung, Steuergate, Inter-Polysilizium-Isolatorschicht
und schwimmendem Gate, wird sodann maskiert und geätzt, wo
durch eine selbstausrichtende Inselstruktur entsteht, die
die Wortleitungen enthält. Daraufhin ist eine zweite Zellen-
Reoxidation erforderlich, um die Gatekanten abzudichten, be
vor BPSG (oder ein ähnliches Planarisiermaterial, beispiels
weise TEOS) in die Öffnungen der Matrix eingefüllt wird. Es
sei darauf hingewiesen, daß die Notwendigkeit, an diesem
Punkt des Verfahrens einen Reoxidationsschritt durchzufüh
ren, die Verwendung von Metallen, wie etwa Aluminium oder
Wolfram, als Wortleitungsmaterialien bei dieser Ausführungs
möglichkeit ausschließt.
Claims (15)
1. Verfahren zum Herstellen einer Speichermatrix aus
Zellen mit schwimmenden Gates in einem Siliziumsubstrat (10)
eines ersten Leitfähigkeitstyps mit den Schritten:
- - Ausbilden von Feldoxidbereichen (17) auf dem Substrat, die die Kanalbereiche der Zellen definieren;
- - Ausbilden von Gateoxidbereichen (19) auf dem Substrat über den Kanalbereichen;
- - Abscheiden einer ersten Polysiliziumschicht (21) über dem Substrat;
- - Ausbilden einer Isolatorschicht (22) über der ersten Polysiliziumschicht (21);
- - Abscheiden einer zweiten Polysiliziumschicht (23) über der Isolatorschicht;
- - Ätzen der zweiten Polysiliziumschicht, der Isolator schicht und der ersten Polysiliziumschicht zum Ausbilden ei ner Mehrzahl von Inselelementen (27) über den Gateoxidberei chen, wobei jedes der Inselelemente (27) die Isolatorschicht zwischen den beiden Polysiliziumschichten umfaßt und einer der Zellen in der Matrix zugeordnet ist, wobei ferner die Inselelemente durch Gräben (26) voneinander getrennt sind und wobei die erste Polysiliziumschicht (21) die schwimmen den Gate-Elemente und die zweite Polysiliziumschicht (23) die Steuergateelemente der Zellen umfassen;
- - Einführen von Dotiermitteln in das Substrat zum Aus bilden beabstandeter Source/Drain-Bereiche (30, 31, 32) ei nes zweiten Leitfähigkeitstyps neben den Kanalbereichen der Zellen;
- - Füllen der Gräben (26) mit Isolatormaterial (35); und
- - Ausbilden einer Mehrzahl von Wortleitungen (40) über der Matrix, wobei die Wortleitungen einen elektrischen Kon takt zu den Steuergateelementen (23) herstellen, die einer Reihe der Zellen zugeordnet sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der Füllschritt folgende Schritte umfaßt:
- - Abscheiden einer Isolatorschicht (35) über dem Substrat (1C), um die Gräben (26) zu füllen und die Insel elemente (27) zu überdecken;
- - Maskieren der Isolatorschicht;
- - Ätzen der Isolatorschicht (35) zum Ausbilden einer Mehrzahl langgestreckter, paralleler, beabstandeter Öffnun gen (38) in der Isolatorschicht über den Steuergateelemen ten.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet,
daß die Feldoxidbereiche (17) so ausgebildet werden, daß sie sich streifenförmig in einer ersten Richtung über die Matrix erstrecken, wobei die Gateoxidbereiche (19) zwischen den streifenförmigen Feldoxidbereichen ausgebildet werden,
daß die beabstandeten Source/Drain-Bereiche (30-32) so ausgebildet werden, daß sie sich in einer zweiten Richtung über die Matrix erstrecken, wobei die zweite Richtung im we sentlichen senkrecht zu der ersten Richtung verläuft, und
daß die Wortleitungen (40) in der ersten Richtung ausge bildet werden.
daß die Feldoxidbereiche (17) so ausgebildet werden, daß sie sich streifenförmig in einer ersten Richtung über die Matrix erstrecken, wobei die Gateoxidbereiche (19) zwischen den streifenförmigen Feldoxidbereichen ausgebildet werden,
daß die beabstandeten Source/Drain-Bereiche (30-32) so ausgebildet werden, daß sie sich in einer zweiten Richtung über die Matrix erstrecken, wobei die zweite Richtung im we sentlichen senkrecht zu der ersten Richtung verläuft, und
daß die Wortleitungen (40) in der ersten Richtung ausge bildet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß der Ätzschritt folgende Schritte umfaßt:
- - Ätzen der zweiten Polysiliziumschicht (23), der Isola torschicht (22) und der ersten Polysiliziumschicht (21) zur Ausbildung einer Mehrzahl langgestreckter, paralleler, beab standeter Stapel (24), die sich in der ersten Richtung über die Matrix erstrecken;
- - Ausbilden von Maskenelementen, die über den Stapeln in der zweiten Richtung strukturiert sind;
- - Ätzen der freiliegenden Abschnitte der Stapel (24), wodurch die Inselelemente (27) und die Gräben (26) entste hen; und
- - Ätzen der freiliegenden Abschnitte der Feldoxidberei che (17).
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß der Dotierschritt vor dem Entfernen der Maskenelemente
durchgeführt wird.
6. Verfahren nach Ansprüche 1, dadurch gekennzeichnet,
daß die Isolatorschicht (22) eine Oxid/Nitrid/Oxid-Zusammen
setzung umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß direkt nach dem Dotierschritt das
Substrat (10) reoxidiert wird.
8. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß die im Füllschritt aufgebrachte Isolatorschicht (35) ge
ätzt wird, indem die Isolatorschicht (35) in einer ersten
Richtung zur Bildung einer Mehrzahl langgestreckter, paral
leler, beabstandeter Öffnungen (38) in der Isolatorschicht
(35) über den Steuergateelementen (23) anisotrop geätzt wird
und daß das Ätzen der Isolatorschicht (35) gestoppt wird,
nachdem die Oberfläche der Steuergateelemente (23) freige
legt worden ist und bevor die Seiten der zwischen den Poly
silizium-Schichten (21, 23) aufgebrachten Isolatorschicht
(22) freigelegt worden sind.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß der erste Leitfähigkeitstyp den p-Typ
und der zweite Leitfähigkeitstyp den n-Typ bildet.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß vor der Bildung der Feldoxidbereiche
(17) eine Bor-Feldimplantation (15) durchgeführt wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch
gekennzeichnet, daß das Material für die Wortleitungen (40)
ausgewählt wird aus einer Gruppe, die Aluminium, Polysili
zium, Titan, Wolfram und Wolframsilizid umfaßt.
12. Verfähren nach einem der Ansprüche 1 bis 11, dadurch
gekennzeichnet, daß der Dotierschritt zur Bildung der Sour
ce/Drain-Bereiche folgende Implantationsschritte umfaßt:
- - Implantieren einer ersten Ionenspezies in die Source- und Drain-Bereiche (30, 31); und
- - Implantieren einer zweiten Ionenspezies in die Source- Bereiche (32) derart, daß die Source-Bereiche im Vergleich zu den Drain-Bereichen tiefer und weniger abrupt sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß die erste Ionenspezies Arsen und die zweite Ionenspezies
Phosphor umfaßt.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch
gekennzeichnet, daß das Gateoxid (19) etwa 11,5 nm dick ist.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch
gekennzeichnet, daß nach dem Ausbilden der Inselelemente
(27) ein Abstandsoxid (34) an deren Seitenwandabschnitten
ausgebildet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/516,161 US5087584A (en) | 1990-04-30 | 1990-04-30 | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4113325A1 DE4113325A1 (de) | 1991-10-31 |
DE4113325C2 true DE4113325C2 (de) | 2001-10-18 |
Family
ID=24054394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4113325A Expired - Fee Related DE4113325C2 (de) | 1990-04-30 | 1991-04-24 | Verfahren zum Herstellen einer Speichermatrix aus Zellen mit schwimmenden Gates |
Country Status (5)
Country | Link |
---|---|
US (1) | US5087584A (de) |
JP (1) | JP3072565B2 (de) |
DE (1) | DE4113325C2 (de) |
FR (1) | FR2661555A1 (de) |
GB (1) | GB2243718B (de) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223731A (en) * | 1988-06-30 | 1993-06-29 | Goldstar Electron Co., Ltd. | EPROM cell using trench isolation to provide leak current immunity |
US5208179A (en) * | 1989-12-29 | 1993-05-04 | Nec Corporation | Method of fabricating programmable read only memory device having trench isolation structure |
JP2685373B2 (ja) * | 1991-06-28 | 1997-12-03 | シャープ株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP2723396B2 (ja) * | 1991-09-19 | 1998-03-09 | シャープ株式会社 | 不揮発性メモリ装置の製造方法 |
EP1032034A1 (de) * | 1992-01-22 | 2000-08-30 | Macronix International Co., Ltd. | Verfahren zur Speicherbauelementherstellung |
JP2774734B2 (ja) * | 1992-05-26 | 1998-07-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
EP0573728B1 (de) * | 1992-06-01 | 1996-01-03 | STMicroelectronics S.r.l. | Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's |
JPH0677440A (ja) * | 1992-08-27 | 1994-03-18 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
WO1995025352A1 (en) * | 1994-03-15 | 1995-09-21 | National Semiconductor Corporation | A virtual-ground flash eprom with reduced-step-height field oxide regions in the array |
US5470773A (en) * | 1994-04-25 | 1995-11-28 | Advanced Micro Devices, Inc. | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch |
US5496771A (en) * | 1994-05-19 | 1996-03-05 | International Business Machines Corporation | Method of making overpass mask/insulator for local interconnects |
US5380676A (en) * | 1994-05-23 | 1995-01-10 | United Microelectronics Corporation | Method of manufacturing a high density ROM |
US5432739A (en) * | 1994-06-17 | 1995-07-11 | Philips Electronics North America Corporation | Non-volatile sidewall memory cell method of fabricating same |
KR0172271B1 (ko) * | 1995-04-25 | 1999-02-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 |
US5541130A (en) * | 1995-06-07 | 1996-07-30 | International Business Machines Corporation | Process for making and programming a flash memory array |
US5656513A (en) * | 1995-06-07 | 1997-08-12 | Advanced Micro Devices, Inc. | Nonvolatile memory cell formed using self aligned source implant |
US5552331A (en) * | 1995-07-11 | 1996-09-03 | Advanced Micro Devices, Inc. | Process for self-aligned source for high density memory |
US5945705A (en) * | 1995-08-01 | 1999-08-31 | Advanced Micro Devices, Inc. | Three-dimensional non-volatile memory |
US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
JP3483229B2 (ja) * | 1995-09-21 | 2004-01-06 | ローム株式会社 | 半導体装置の製造方法 |
EP0793273B1 (de) * | 1996-02-28 | 2003-12-10 | STMicroelectronics S.r.l. | Verfahren zur Verbesserung des dielektrischen Zwischenprofils, insbesondere bei nichtflüchtigen Speichern |
US7009264B1 (en) * | 1997-07-30 | 2006-03-07 | Micron Technology, Inc. | Selective spacer to prevent metal oxide formation during polycide reoxidation |
US5925918A (en) * | 1997-07-30 | 1999-07-20 | Micron, Technology, Inc. | Gate stack with improved sidewall integrity |
DE69731625D1 (de) * | 1997-08-08 | 2004-12-23 | St Microelectronics Srl | Herstellungsprozess von Kreuzpunktspeicherbauelementen mit Zellen, die einen zur Bitleitung und zum Feldoxyd selbstjustierten Source-Kanal aufweisen |
US6013551A (en) * | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
US6803273B1 (en) * | 1997-12-23 | 2004-10-12 | Texas Instruments Incorporated | Method to salicide source-line in flash memory with STI |
US6808988B1 (en) * | 1998-02-05 | 2004-10-26 | Advanced Micro Devices, Inc. | Method for forming isolation in flash memory wafer |
EP0957521A1 (de) | 1998-05-11 | 1999-11-17 | STMicroelectronics S.r.l. | Speicherzellenanordnung hergestellt durch ein Self-Aligned-Source-Verfahren (SAS), die Festwertspeicherzellen (ROM) aufweist, und deren Herstellungsverfahren |
JP3279263B2 (ja) | 1998-09-04 | 2002-04-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP3175705B2 (ja) | 1998-09-18 | 2001-06-11 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
EP1017097A1 (de) * | 1998-12-29 | 2000-07-05 | STMicroelectronics S.r.l. | Herstellungsverfahren von selbstjustierten Silizidkontakten für Halbleiterfestwertspeicher |
JP3147108B2 (ja) * | 1999-01-20 | 2001-03-19 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
EP1032035B1 (de) * | 1999-02-26 | 2004-10-13 | STMicroelectronics S.r.l. | Herstellungsverfahren für elektronische Speicheranordnungen mit Zellenmatrix mit virtueller Erdung |
US6248643B1 (en) | 1999-04-02 | 2001-06-19 | Vanguard International Semiconductor Corporation | Method of fabricating a self-aligned contact |
EP1104023A1 (de) | 1999-11-26 | 2001-05-30 | STMicroelectronics S.r.l. | Herstellungsverfahren elektronischer Bauelemente die Festwertspeicherzellen beinhalten |
US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
US6518618B1 (en) * | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
US6479351B1 (en) * | 2000-11-30 | 2002-11-12 | Atmel Corporation | Method of fabricating a self-aligned non-volatile memory cell |
US7234274B2 (en) * | 2001-07-10 | 2007-06-26 | Kabushikikaisha Ansei | Vehicle door |
KR100655441B1 (ko) * | 2005-09-01 | 2006-12-08 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
US7927950B2 (en) * | 2002-05-07 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of fabricating trap type nonvolatile memory device |
KR100437451B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
TWI228834B (en) * | 2003-05-14 | 2005-03-01 | Macronix Int Co Ltd | Method of forming a non-volatile memory device |
WO2006016198A1 (en) * | 2004-08-02 | 2006-02-16 | Infineon Technologies Ag | Electronic component with stacked semiconductor chips and heat dissipating means |
US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
US20060076604A1 (en) * | 2004-10-08 | 2006-04-13 | Prinz Erwin J | Virtual ground memory array and method therefor |
JP2006351789A (ja) | 2005-06-15 | 2006-12-28 | Toshiba Corp | 半導体集積回路装置 |
KR100650813B1 (ko) * | 2005-06-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 |
US8895375B2 (en) * | 2010-06-01 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
US4780424A (en) * | 1987-09-28 | 1988-10-25 | Intel Corporation | Process for fabricating electrically alterable floating gate memory devices |
EP0364769A2 (de) * | 1988-09-26 | 1990-04-25 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Steuerelektrode, bestehend aus einer Mehrzahl von Schichten |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE7907193L (sv) * | 1978-09-28 | 1980-03-29 | Rca Corp | Bestendigt minne |
US4763177A (en) * | 1985-02-19 | 1988-08-09 | Texas Instruments Incorporated | Read only memory with improved channel length isolation and method of forming |
US4698900A (en) * | 1986-03-27 | 1987-10-13 | Texas Instruments Incorporated | Method of making a non-volatile memory having dielectric filled trenches |
FR2603128B1 (fr) * | 1986-08-21 | 1988-11-10 | Commissariat Energie Atomique | Cellule de memoire eprom et son procede de fabrication |
US4814286A (en) * | 1987-02-02 | 1989-03-21 | Intel Corporation | EEPROM cell with integral select transistor |
EP0280276B1 (de) * | 1987-02-27 | 1993-05-19 | Kabushiki Kaisha Toshiba | Nichtflüchtige, durch ultraviolette Strahlung löschbare Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung |
US4849363A (en) * | 1988-03-18 | 1989-07-18 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
-
1990
- 1990-04-30 US US07/516,161 patent/US5087584A/en not_active Expired - Fee Related
- 1990-11-05 GB GB9024024A patent/GB2243718B/en not_active Expired - Lifetime
- 1990-12-04 FR FR9015149A patent/FR2661555A1/fr not_active Withdrawn
-
1991
- 1991-02-15 JP JP3042219A patent/JP3072565B2/ja not_active Expired - Fee Related
- 1991-04-24 DE DE4113325A patent/DE4113325C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
US4203158B1 (de) * | 1978-02-24 | 1992-09-22 | Intel Corp | |
US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
US4780424A (en) * | 1987-09-28 | 1988-10-25 | Intel Corporation | Process for fabricating electrically alterable floating gate memory devices |
EP0364769A2 (de) * | 1988-09-26 | 1990-04-25 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Steuerelektrode, bestehend aus einer Mehrzahl von Schichten |
Non-Patent Citations (2)
Title |
---|
BELLEZZA, O., et al.: A New Self-Aligned Field Oxide Cell For Multi-Mega-Bit EPROMs in: IEDM 1989, S. 579-582 * |
YOSHIKAWA, K., et al.: An Asymmetrical Lightly- Doped Source (ALDS) Cell For Virtual Ground High Density EPROMs in: IEDM, 1988, S. 432-435 * |
Also Published As
Publication number | Publication date |
---|---|
FR2661555A1 (fr) | 1991-10-31 |
DE4113325A1 (de) | 1991-10-31 |
US5087584A (en) | 1992-02-11 |
JP3072565B2 (ja) | 2000-07-31 |
JPH04229654A (ja) | 1992-08-19 |
GB2243718B (en) | 1993-11-24 |
GB2243718A (en) | 1991-11-06 |
GB9024024D0 (en) | 1990-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4113325C2 (de) | Verfahren zum Herstellen einer Speichermatrix aus Zellen mit schwimmenden Gates | |
DE10129958B4 (de) | Speicherzellenanordnung und Herstellungsverfahren | |
DE102005014507B4 (de) | Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren | |
EP1678767B1 (de) | Verfahren zum herstellen eines vertikalen feldeffekttransistors | |
DE19612948B4 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur | |
DE102005061199B4 (de) | Verfahren zur Herstellung eines Speicherbausteins | |
DE102005012112B4 (de) | Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement | |
DE19808182C1 (de) | Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung | |
DE102013111011B4 (de) | Verfahren zur Herstellung einer Speicherzelle mit Ladungsspeicherzellenstruktur und Verfahren zur Herstellung einer Speicherzellenanordnung mit Ladungsspeicherzellenstruktur | |
DE102011082851B4 (de) | Bauelement umfassend eine Zelle mit einem ersten Transistor und einem zweiten Transistor in Reihenschaltung | |
DE10038877A1 (de) | Speicherzelle und Herstellungsverfahren | |
DE102006035650A1 (de) | Verfahren zum Herstellen mindestens einer Halbleiterkomponente und Speicherzellen | |
DE10328577A1 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
EP0788165A2 (de) | Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE10039441A1 (de) | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren | |
DE10110150A1 (de) | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray | |
WO1997025744A1 (de) | Hochintegrierter halbleiterspeicher und verfahren zur herstellung des halbleiterspeichers | |
DE69637352T2 (de) | Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle | |
EP1518277B1 (de) | Verfahren zur herstellung eines nrom-speicherzellenfeldes | |
DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE112004002399T5 (de) | Flash-Speicherbauelement | |
EP1514304B1 (de) | Verfahren zur herstellung einer nrom-speicherzellenanordnung | |
DE3927176C2 (de) | ||
DE10225410A1 (de) | Verfahren zur Herstellung von NROM-Speicherzellen mit Grabentransistoren | |
DE19926500C2 (de) | Nichtflüchtige Halbleiter-Speicherzelle mit einer eine hohe relative Dielektrizitätskonstante aufweisenden dielektrischen Schicht und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/115 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |