DE4126043A1 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE4126043A1 DE4126043A1 DE4126043A DE4126043A DE4126043A1 DE 4126043 A1 DE4126043 A1 DE 4126043A1 DE 4126043 A DE4126043 A DE 4126043A DE 4126043 A DE4126043 A DE 4126043A DE 4126043 A1 DE4126043 A1 DE 4126043A1
- Authority
- DE
- Germany
- Prior art keywords
- conductors
- leads
- conductor
- housing body
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
Die Erfindung betrifft ein Halbleiterbauelement, insbesondere
ein mit Harz umgossenes Halbleiterbauelement, das durch her
metisches Abdichten eines Halbleiterelements mit einem Harz
gebildet ist.
Fig. 1 ist eine Draufsicht auf ein konventionelles Halblei
terbauelement. Dabei hat ein Halbleiterelement 1 eine Viel
zahl von Elektroden 2 in seinem Außenbereich und ist auf
einer Chipkontaktstelle 3 angeordnet. Innere Zuleitungen 4
sind um das Halbleiterelement 1 herum vorgesehen und jeweils
durch Metalldrähte wie Au-Drähte 5 mit den Elektroden 2 des
Halbleiterelements 1 verbunden. Die Teile wie das Halbleiter
element 1, die inneren Zuleitungen 4 und dergleichen sind mit
einem Abdichtharz unter Freilassung der äußeren Enden der
inneren Zuleitungen 4 hermetisch abgedichtet, so daß ein
Gehäusekörper 6 gebildet ist. In Fig. 1 ist das Abdichtharz
nicht gezeigt.
Bei dem so ausgelegten konventionellen Halbleiterbauelement
wird im Gebrauch vom Halbleiterelement 1 Wärme erzeugt und
geht durch die inneren Zuleitungen 4 und den Gehäusekörper 6
zur Außenseite des Halbleiterbauelements.
Da die Größe des Gehäusekörpers 6 mit der Zahl der inneren
Zuleitungen 4 zunimmt, werden bei einem solchen Halbleiter
bauelement die inneren Zuleitungen 4 im Gehäusekörper 6 lang
und dünn. Das bewirkt eine Erhöhung der Induktivität von
Masse- und Stromleitern und führt zu dem Problem der Erzeu
gung von Schaltgeräuschen im Hochgeschwindigkeitsbetrieb
sowie zu Funktionsstörungen.
Wenn ferner die Zahl der Anschlußstifte erhöht wird, wird
durch den höheren Integrationsgrad die vom Halbleiterbau
element erzeugte Wärmemenge erhöht. Da jedoch das Epoxidharz
oder dergleichen, das den Gehäusekörper 6 bildet, ein
schlechter Wärmeleiter ist, wird die vom Halbleiterelement 1
erzeugte Wärme nur ungenügend zur Außenseite des Halbleiter
bauelements abgeführt und bleibt somit im Bauelement. Dadurch
ergibt sich das Problem, daß ein Halbleiterelement mit hohem
Wärmewert zu Funktionsstörungen führt, die durch eine Tempe
raturerhöhung des Halbleiterelements 1 bedingt sind, was wie
derum zu einer verminderten Zuverlässigkeit des Halbleiter
bauelements führt.
Wenn ferner der eine Vielschichtstruktur aufweisende Gehäuse
körper aus einem Keramikmaterial besteht, dessen Wärmeleitfä
higkeit höher als diejenige von Harzen ist, können zwar die
Wärmefreisetzungseigenschaften und die elektrischen Charakte
ristiken des Halbleiterbauelements verbessert werden. Es gibt
jedoch das Problem, daß die Herstellungskosten des Halblei
terbauelements wegen des hohen Preises von Keramikmaterial
steigen.
Die Erfindung soll die vorstehend beschriebenen Probleme lö
sen, und es ist Aufgabe der Erfindung, ein kostengünstiges
Halbleiterbauelement anzugeben, das ausgezeichnete elektri
sche Charakteristiken und Wärmefreisetzungseigenschaften hat.
Zur Lösung dieser Aufgabe wird durch die Erfindung ein Halb
leiterbauelement angegeben, das aufweist: Stromleiter, die
sich großflächig in einen Gehäusekörper erstrecken; Masselei
ter, die angrenzend an die Stromleiter vorgesehen sind und
sich großflächig in den Gehäusekörper erstrecken; eine Viel
zahl von Signalleitern, die am Außenrand der Stromleiter und
der Masseleiter vorgesehen sind; ein Halbleiterelement, das
auf den Masseleitern angeordnet ist und eine Vielzahl von
Elektroden aufweist; ein Isolatorsubstrat, das um das Halb
leiterelement herum vorgesehen ist; eine Vielzahl von auf dem
Isolatorsubstrat vorgesehenen Zuleitungen, die an ihren äuße
ren Enden mit den Signalleitern verbunden sind; Metalldrähte
zum Verbinden der inneren Enden der Zuleitungen und der Elek
troden; und ein Abdichtharz zum hermetischen Abdichten eines
Teils der Signalleiter und der übrigen Teile unter Bildung
eines Gehäusekörpers.
Die Erfindung wird nachstehend auch hinsichtlich weiterer
Merkmale und Vorteile anhand der Beschreibung von Ausfüh
rungsbeispielen und unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 eine Draufsicht auf ein konventionelles Halbleiter
bauelement;
Fig. 2 eine Draufsicht auf ein Halbleiterbauelement gemäß
einem Ausführungsbeispiel der Erfindung;
Fig. 3 einen seitlichen Schnitt durch das Halbleiterbau
element von Fig. 2;
Fig. 4 eine schematische Perspektivansicht, die die Zulei
tungen und das Isolatorsubstrat des Halbleiterbau
elements der Fig. 2 und 3 zeigt; und
Fig. 5 eine schematische Perspektivansicht, die die
Masse-, die Strom- und die Signalleiter des Halb
leiterbauelements der Fig. 2 und 3 zeigt.
Fig. 2 zeigt ein Ausführungsbeispiel des Halbleiterbauele
ments. Dabei haben die Bezugszeichen 1, 2, 5 und 6 die glei
che Bedeutung wie bei dem konventionellen Halbleiterbauele
ment. Ein aus einem Cu-Material bestehender Leiterrahmen
weist Masseleiter 7, Stromleiter 8, Signalleiter 9 und Zu
leitungen 10 auf. Der Leiterrahmen umfaßt zwei Lagen von
Leitern. Die Leiter der ersten Lage umfassen die Masseleiter
7 und die Stromleiter 8, die so geformt sind, daß sie breit
im Gehäusekörper 6 verlaufen, und die Signalleiter 9, die an
der Außenseite der Masseleiter 7 und der Stromleiter 8 gebil
det sind. Die Leiter der zweiten Lage umfassen die Zuleitun
gen 10, die auf dem Isolatorsubstrat 11 gebildet sind, das um
das Halbleiterelement 1 herum vorgesehen ist.
Die Masseleiter 7 und die Stromleiter 8 sind jeweils in brei
ter Form in dem Gehäusekörper 6 gebildet, so daß sie als
Strahler wirken. Die Signalleiter 9 sind in großer Zahl in
der Peripherie der Masseleiter 7 und der Stromleiter 8 ge
bildet und mit den Elektroden 2 des Halbleiterelements 1
durch die Zuleitungen 10 und die Au-Drähte 5 verbunden. In
Fig. 2 ist ein Abdichtharz 6a nicht gezeigt.
Fig. 3 ist ein Schnitt durch das Halbleiterbauelement von
Fig. 2. Die Zeichnung zeigt einen Zustand, in dem eine Viel
zahl von Zuleitungen 10 auf dem Isolatorsubstrat 11, das bei
spielsweise ein Polyimidband ist, gebildet ist.
Fig. 4 ist eine schematische Perspektivansicht, die die Zu
leitungen 10 und das Isolatorsubstrat 11 des Halbleiterbau
elements der Fig. 2 und 3 zeigt. Die schematische Perspektiv
ansicht von Fig. 5 zeigt die Masseleiter 7, die Stromleiter 8
und die Signalleiter 9 des Halbleiterbauelements. Dabei sind
die äußeren Enden der auf dem Isolatorsubstrat 11 gebildeten
Zuleitungen 10 jeweils mit den Signalleitern 9 verbunden. Das
Halbleiterelement 1 ist auf die Masseleiter 7 gelegt, und die
Elektroden 2 des Halbleiterelements 1 sind mit den inneren
Enden der Zuleitungen 10 durch die Au-Drähte 5 verbunden. Wie
Fig. 2 zeigt, sind die oben beschriebenen Teile mit dem Ab
dichtharz 6a, das beispielsweise ein Epoxidharz ist, abge
dichtet unter Bildung des Gehäusekörpers 6, von dem die
Signalleiter 9 zur Außenseite hin teilweise freigelegt sind.
Bei dem so ausgelegten Halbleiterbauelement wird die vom
Halbleiterelement 1 im Betrieb erzeugte Wärme hauptsächlich
zu den Masseleitern 7 und den Stromleitern 8, die sehr gute
Wärmeleitfähigkeit aufweisen, übertragen und gelangt von dort
in effektiver Weise zur Außenseite des Halbleiterbauelements.
Es ist also möglich, ein Halbleiterelement 1 zu verwenden,
das einen hohen Stromverbrauch, d. h. einen hohen Wärmewert,
hat. Da ferner die Masseleiter 7 und die Stromleiter 8 eine
große Fläche einnehmen, kann die Induktivität des von der
Stromquelle zu Masse gehenden Energiesystems reduziert
werden.
Wie vorstehend beschrieben, sind bei der Erfindung die brei
ten Strom- und Masseleiter vorgesehen, die als Strahler die
nen und in dem Gehäusekörper angeordnet sind, so daß sich
durch die Erfindung die Auswirkung ergibt, daß ein kostengün
stiges Halbleiterbauelement mit ausgezeichneten Wärmefreiset
zungseigenschaften und elektrischen Charakteristiken erhalten
wird.
Claims (1)
- Halbleiterbauelement, gekennzeichnet durch
Stromleiter (8), die großflächig in einem Gehäusekörper (6) verlaufen;
Masseleiter (7), die angrenzend an die Stromleiter (8) vorgesehen sind und großflächig in dem Gehäusekörper (6) verlaufen;
eine Vielzahl von Signalleitern (9), die in der Peripherie der Stromleiter (8) und Masseleiter (7) vorgesehen sind,
ein auf den Masseleitern (7) angeordnetes Halbleiterele ment (1) mit einer Vielzahl von Elektroden (2);
ein um das Halbleiterelement (1) herum vorgesehenes Isola torsubstrat (11);
eine Vielzahl von Zuleitungen (10), die auf dem Isolator substrat (11) vorgesehen und mit den Signalleitern (9) an deren äußeren Enden verbunden sind;
Metalldrähte (5) zum Verbinden der inneren Enden der Zu leitungen (10) mit den Elektroden (2); und
ein Abdichtharz (6a) zum hermetischen Abdichten eines Teils der Signalleiter (9) und der übrigen Teile unter Bildung des Gehäusekörpers (6).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2208213A JP2744685B2 (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4126043A1 true DE4126043A1 (de) | 1992-02-20 |
DE4126043C2 DE4126043C2 (de) | 1998-04-09 |
Family
ID=16552551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4126043A Expired - Fee Related DE4126043C2 (de) | 1990-08-08 | 1991-08-06 | Gekapseltes Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US5105257A (de) |
JP (1) | JP2744685B2 (de) |
DE (1) | DE4126043C2 (de) |
FR (1) | FR2665799B1 (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2966067B2 (ja) * | 1990-09-04 | 1999-10-25 | 新光電気工業株式会社 | 多層リードフレーム |
JPH04280462A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | リードフレームおよびこのリードフレームを使用した半導体装置 |
JPH05136327A (ja) * | 1991-11-12 | 1993-06-01 | Toshiba Corp | 半導体パツケージ |
DE69120282T2 (de) * | 1991-12-19 | 1996-12-05 | Ibm | Ersetzungsverfahren für Chips |
US5286999A (en) * | 1992-09-08 | 1994-02-15 | Texas Instruments Incorporated | Folded bus bar leadframe |
US5283717A (en) * | 1992-12-04 | 1994-02-01 | Sgs-Thomson Microelectronics, Inc. | Circuit assembly having interposer lead frame |
US5545923A (en) * | 1993-10-22 | 1996-08-13 | Lsi Logic Corporation | Semiconductor device assembly with minimized bond finger connections |
US5965936A (en) | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
US5801440A (en) * | 1995-10-10 | 1998-09-01 | Acc Microelectronics Corporation | Chip package board having utility rings |
US5818102A (en) * | 1995-12-29 | 1998-10-06 | Lsi Logic Corporation | System having integrated circuit package with lead frame having internal power and ground busses |
US6054754A (en) | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
US6159764A (en) * | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
US6515359B1 (en) | 1998-01-20 | 2003-02-04 | Micron Technology, Inc. | Lead frame decoupling capacitor semiconductor device packages including the same and methods |
US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
US6069403A (en) * | 1998-10-06 | 2000-05-30 | Intersil Corporation | Power module with lowered inductance and reduced voltage overshoots |
US6894399B2 (en) | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
US6888240B2 (en) * | 2001-04-30 | 2005-05-03 | Intel Corporation | High performance, low cost microelectronic circuit package with interposer |
US20020167804A1 (en) * | 2001-05-14 | 2002-11-14 | Intel Corporation | Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging |
US7071024B2 (en) * | 2001-05-21 | 2006-07-04 | Intel Corporation | Method for packaging a microelectronic device using on-die bond pad expansion |
US7183658B2 (en) * | 2001-09-05 | 2007-02-27 | Intel Corporation | Low cost microelectronic circuit package |
USD721047S1 (en) * | 2013-03-07 | 2015-01-13 | Vlt, Inc. | Semiconductor device |
JP1563812S (de) * | 2016-04-11 | 2016-11-21 | ||
JP1580899S (de) * | 2016-11-15 | 2017-07-10 | ||
JP1577511S (de) * | 2016-11-15 | 2017-05-29 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3146796A1 (de) * | 1980-11-28 | 1982-06-16 | Western Electric Co., Inc., 10038 New York, N.Y. | "verkapselung fuer ein halbleiterchip mit integrierter schaltung" |
EP0247775A2 (de) * | 1986-05-27 | 1987-12-02 | AT&T Corp. | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte |
US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58107659A (ja) * | 1981-12-21 | 1983-06-27 | Seiko Keiyo Kogyo Kk | Icの実装装置 |
GB2199988B (en) * | 1987-01-12 | 1990-04-25 | Intel Corp | Multi-layer molded plastic ic package |
JPH01124244A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | リードフレーム |
US4972253A (en) * | 1988-06-27 | 1990-11-20 | Digital Equipment Corporation | Programmable ceramic high performance custom package |
-
1990
- 1990-08-08 JP JP2208213A patent/JP2744685B2/ja not_active Expired - Lifetime
- 1990-12-17 FR FR9015784A patent/FR2665799B1/fr not_active Expired - Fee Related
-
1991
- 1991-02-04 US US07/649,977 patent/US5105257A/en not_active Expired - Fee Related
- 1991-08-06 DE DE4126043A patent/DE4126043C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3146796A1 (de) * | 1980-11-28 | 1982-06-16 | Western Electric Co., Inc., 10038 New York, N.Y. | "verkapselung fuer ein halbleiterchip mit integrierter schaltung" |
EP0247775A2 (de) * | 1986-05-27 | 1987-12-02 | AT&T Corp. | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte |
US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
Non-Patent Citations (1)
Title |
---|
R. Paul: "Elektronische Halbleiterbauelemente", Verl. Teubner Stuttgart (1986), S. 230-231 * |
Also Published As
Publication number | Publication date |
---|---|
DE4126043C2 (de) | 1998-04-09 |
JPH0492462A (ja) | 1992-03-25 |
FR2665799B1 (fr) | 1995-03-17 |
US5105257A (en) | 1992-04-14 |
JP2744685B2 (ja) | 1998-04-28 |
FR2665799A1 (fr) | 1992-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4126043A1 (de) | Halbleiterbauelement | |
DE3134343C2 (de) | Halbleiteranordnung | |
DE2542518C3 (de) | ||
DE19845316C2 (de) | Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE1615957C3 (de) | ||
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE2910959C2 (de) | Leistungs-Halbleiterbauelement mit einer Ausgleichsplatte | |
DE69727373T2 (de) | Halbleitervorrichtung | |
DE1933731A1 (de) | Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE4301915A1 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE3233195A1 (de) | Halbleitervorrichtung | |
DE4019848A1 (de) | Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE102012105177B4 (de) | Induktionsspule für Post Passivation Interconnect | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE19651122A1 (de) | Halbleiterbauelement | |
DE4444584A1 (de) | Halbleiterwafer | |
DE2451211A1 (de) | Dichte packung fuer integrierte schaltungen | |
DE19737261A1 (de) | Leiterrahmen für gekapselte integrierte Schaltkreise | |
DE102008031511A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19652395A1 (de) | Integrierte Schaltkreisanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |