DE4212861C2 - Feldeffekttransistor und Herstellungsverfahren dafür - Google Patents

Feldeffekttransistor und Herstellungsverfahren dafür

Info

Publication number
DE4212861C2
DE4212861C2 DE4212861A DE4212861A DE4212861C2 DE 4212861 C2 DE4212861 C2 DE 4212861C2 DE 4212861 A DE4212861 A DE 4212861A DE 4212861 A DE4212861 A DE 4212861A DE 4212861 C2 DE4212861 C2 DE 4212861C2
Authority
DE
Germany
Prior art keywords
layer
silicon
substrate
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4212861A
Other languages
English (en)
Other versions
DE4212861A1 (de
Inventor
Shigeru Kusunoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4212861A1 publication Critical patent/DE4212861A1/de
Application granted granted Critical
Publication of DE4212861C2 publication Critical patent/DE4212861C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

Die Erfindung betrifft einen Feldeffekttransistor nach dem Oberbegriff des Patentanspruchs 1.
Mit der kürzlichen Verbesserung der Genauigkeit im Bereich der Halbleiterbauelemente hat das Studium von Bauelementen begonnen, die einen Quanteneffekt benutzen. Unter diesen Bauelementen wurde insbesondere ein Feldeffekttransistor entwickelt, der einen resonanten Tunneleffekt verwendet. Im folgenden werden drei Beispiele für einen herkömmlichen Feldeffekttransistor, der den resonanten Tunneleffekt verwendet, beschrieben.
Fig. 28 zeigt einen Querschnitt der Struktur eines gattungsgemäßen Feldeffekttransistors nach einem ersten herkömmlichen Beispiel. Der gezeigte Feldeffekttransistor ist z. B. in "Lateral resonant tunneling in a double-barrier field-effect transistor", K. Ismail et al, Applied Physics Letters, Vol. 55, Nr. 6, 7 und August 1989, Applied Physics Letters, Vol. 55, Nr. 2, S. 176, 1989 beschrieben. Wie in Fig. 28 gezeigt ist, weist ein Feldeffekttransistor 40 eine GaAs-Schicht 47, ein Übergitter 42 und eine AlGaAs-Schicht 43 (Al gibt Aluminium an), die auf der Oberfläche eines semiisolierenden GaAs-Substrats 41 geschichtet sind, auf. Die Überschicht 42 wird von einer wiederholt gewachsenen AlGaAs-Schicht und GaAs-Schicht gebildet. Die AlGaAs-Schicht 43 ist mit Silizium dotiert und mit einer Dicke von 45 nm gebildet. Mit Silizium dotierte GaAs-Schichten 44, 44, die eine Dicke von 50 nm aufweisen, sind auf beiden Seiten auf der Oberfläche der AlGaAs-Schicht 43 geschaffen. Source/Drain- Bereiche 46, 46 sind auf beiden Seiten gebildet. Auf der Oberfläche der AlGaAs-Schicht 43 sind zwei Gate-Elektroden 45, 45 aus Ti/Au angeordnet.
Nun erfolgt die Beschreibung des Betriebs unter Verwendung des resonanten Tunneleffekts des Feldeffekttransistors, der in Fig. 28 dargestellt ist. Fig. 29 zeigt ein Diagramm des Potentialverlaufs entlang eines Elektronenpfads für den Fall, daß zwischen Source/Drain 46, 46 keine Spannung angelegt ist. Wenn zwei Gate-Elektroden 45, 45 eng beieinander angeordnet sind und eine vorbestimmte Gate-Spannung an sie angelegt wird, werden zwei Potentialbarrieren entsprechend den Gate-Elektroden und eine Potentialmulde im Bereich zwischen den Potentialbarrieren gebildet. Innerhalb der Potentialmulde wird ein Mehrzahl von Energiestufen gebildet, die bei bestimmten Werten diskret sind. Wenn ein vorbestimmtes Potential zwischen Source/Drain angelegt wird, gehen nur Elektronen mit einer Energie derselben Stufe wie die Energiestufen, die in der Mulde existieren, durch einen Tunneleffekt durch die Potentialbarrieren hindurch. Eine solche Erscheinung wird als resonanter Tunneleffekt bezeichnet. Fig. 30 zeigt einen Graphen der Spannungs-Strom-Kennlinie des Feldeffekttransistors 40, der in Fig. 28 dargestellt ist. In Fig. 30 ist die Gate-Spannung Vgs auf der Abszisse und der Source/Drain-Strom IDS auf der Ordinate aufgetragen. Die Spannung VDS zwischen Source/Drain beträgt 0,2 mv und die Temperatur im Betriebszustand ist gleich 4,2 K. Wie in Fig. 30 gezeigt ist, bildet der Source/Drain-Strom IDS in Abhängigkeit von der Gatespannung eine Widerstandskennlinie, bei der es Bereiche gibt, in denen der Source/Drain-Strom IDS mit der Gate-Spannung ansteigt, und Bereiche mit negativer Steigung, in denen der Source/Drain-Strom IDS sinkt, wenn die Gate-Spannung ansteigt. Diese Bereiche treten abwechselnd und periodisch auf. Der durch den resonanten Tunneleffekt bewirkte Tunnelstrom entsprechend den diskreten Energiepegeln in der Potentialmulde wird in drei Spitzenwertbereichen erzeugt, wie in Fig. 30 dargestellt ist. Der resonante Tunneleffekt wird durch die Breite der Potentialbarrieren und den Abstand zwischen den benachbarten Potentialbarrieren beeinflußt. Wenn die Breite der Potentialbarrieren zu groß ist, vermindert sich die Wahrscheinlichkeit, daß der Tunneleffekt auftritt. Wenn der Abstand zwischen den Potentialbarrieren zu groß ist, wird der Abstand der Werte der Energiestufen in der Potentialmulde klein, und Bereiche mit negativer Steigung treten kaum auf. Aus diesem Grund sind die Breite der Gate-Elektrode 45 und der Abstand zwischen zwei Gate-Elektroden 45, 45 wichtig für den Feldeffekttransistor 40, der in Fig. 28 dargestellt ist.
Nun wird ein Herstellungsprozeß für den Feldeffekttransistor 40 beschrieben, der in Fig. 28 dargestellt ist. Die Fig. 31 bis 36 zeigen Querschnitte, die aufeinanderfolgend die Querschnittstrukturen des Feldeffekttransistors 40 in den jeweiligen Herstellungsschritten (erster bis sechster Schritt) zeigen.
Wie in Fig. 31 gezeigt ist, wird zuerst eine GaAs-Schicht 47 mit einer Dicke von 40 nm auf der Oberfläche eines semiisolierenden GaAs- Substrats 41 gebildet. Wie in Fig. 32 dargestellt ist, wird dann eine Übergitterschicht 42 auf der Oberfläche der GaAs-Schicht 47 geschaffen. Die Übergitterschicht 42 wird durch abwechselndes Wachsen einer Al0,35Ga0,65As-Schicht mit einer Dicke von 6 nm und einer GaAs-Schicht mit einer Dicke von 5 nm über acht Stufen mittels eines Molekularstrahlepitaxieprozesses geschaffen. Wie in Fig. 33 gezeigt ist, werden eine GaAs-Schicht 43 und eine AlGaAs-Schicht 44 auf der Oberfläche der Übergitterschicht 42 gebildet. Wie in Fig. 34 dargestellt ist, werden die AlGaAs-Schicht 44 und die GaAs-Schicht 43 geätzt, um eine Vertiefung 48 zu schaffen. Dann werden zwei Gate- Elektroden 45, 45 aus Ti/Au in der Vertiefung 48 gebildet, wie in Fig. 35 gezeigt ist. Wie in Fig. 36 dargestellt werden nun Source/Drain-Elektroden 46, 46 geschaffen, und der in Fig. 28 gezeigte Feldeffekttransistor 40 ist vollendet.
Nun wird ein Feldeffekttransistor 50 nach einem herkömmlichen zweiten Beispiel beschrieben. Fig. 37 zeigt einen Querschnitt des Feldeffekttransistors 50 mit einer Mehrzahl von Gitter-Gate- Elektroden (Grating-Gate-Elektroden). Ein solcher Feldeffekttransistor ist in "Surface-superlattice effects in a grating-gate GaAs/GaAsAlAs modulation doped field-effect transistor", K. Ismail et al., Applied Physics Letter, Vol. 52, Nr. 13, 28. März 1988 beschrieben. Wie in Fig. 37 gezeigt ist, weist der Feldeffekttransistor 50 eine intrinsische GaAs-Schicht 52, eine intrinsische AlGaAs-Schicht 53 und eine n-AlGaAs-Schicht 54 auf, die auf der Oberfläche eines Siliziumsubstrats 51 geschichtet sind. Die N-GaAs-Schichten 55, 55 sind als Source/Drain-Bereiche gebildet. Eine Mehrzahl von Gate-Elektroden 56 mit jeweils einer Breite von 0,1 µm sind in einem Abstand von jeweils 0,2 µm angeordnet und ausgerichtet. Durch Anordnen einer solchen Mehrzahl von Gitter-Gate- Elektroden 56 werden Potentialmulden periodisch im Substrat gebildet. Der Feldeffekttransistor 50 mit einer Spannungs-Strom- Kennlinie mit in Abschnitten negativer Steigung wird durch Verwendung des resonanten Tunneleffekts implementiert, wie er im oben angeführten ersten Beispiel beschrieben ist.
Nun wird ein Feldeffekttransistor nach einem herkömmlichen dritten Beispiel beschrieben. Fig. 38 zeigt einen Querschnitt der Querschnittstruktur eines Feldeffekttransistors 60. Eine derartige Struktur ist z. B. in Applied Surface Science 41/42, Furukawa, 1989, S. 627-632 beschrieben. Wie in Fig. 38 gezeigt ist, weist der Feldeffekttransistor 60 ein Siliziumsubstrat 61 auf, auf dem ein Paar von Source/Drain-Bereichen 66, 66 gebildet ist. Eine Mehrzahl von Gitter-Gate-Elektroden 63 ist auf der Oberfläche des Siliziumsubstrats 61 gebildet und durch einen Gate-Isolierfilm 62 von diesem abgetrennt. Eine obere Gate-Elektrode 65 ist auf der Oberfläche der Gitter-Gate-Elektroden 63 gebildet und von diesen durch eine Isolierschicht 64 abgetrennt. Im Feldeffekttransistor 60 des dritten Beispiels wird ein Siliziumsubstrat 61 benutzt, und im Kanalbereich zwischen Source/Drain 66, 66 werden durch die Spannung der Gitter-Gate-Elektroden 63 Potentialmulden gebildet. Die obere Elektrode 65 ist geschaffen, um die Elektronendichte in den Potentialmulden zu steuern.
Nun wird ein Herstellungsverfahren für den Feldeffekttransistor 60 beschrieben, der in Fig. 38 gezeigt ist. Die Fig. 39 bis 41 zeigen Querschnitte der aufeinanderfolgenden Strukturen des Feldeffekttransistors 60 in den jeweiligen Herstellungsschritten (erster bis dritter Schritt) des Herstellungsprozesses. Wie in Fig. 39 gezeigt ist werden eine Gate-Isolierschicht 62 und eine leitende Schicht 63a für eine Gate-Elektrode mit vorbestimmter Form auf der Oberfläche eines p-Siliziumsubstrats 61 gebildet. Dann werden Störstellenionen 67 unter Verwendung der leitenden Schicht 63a für die Gate-Elektrode als Maske in das Siliziumsubstrat implantiert, um Source/Drain-Bereiche 66, 66 zu schaffen. Wie in Fig. 40 gezeigt ist, wird der leitenden Schicht 63a für die Gate-Elektrode ein Muster aufgeprägt, um eine Mehrzahl von Gitter-Gate-Elektroden 63 zu schaffen. Wie in Fig. 41 dargestellt ist, wird die Oberfläche des Siliziumsubstrats 61 mit einem Zwischenschichtisolierfilm 64 und einer oberen Elektrodenschicht 65 bedeckt. Dann werden Öffnungen geschaffen, die die Source/Drain-Bereiche 66, 66 bilden.
Alle oben angeführten drei herkömmlichen Feldeffekttransistoren sind von einem Typ, bei dem Potentialmulden unter Verwendung einer Mehrzahl von eng benachbarten Gate-Elektroden gebildet werden.
Ein Feldeffekttransistor, der einen Verbindungshalbleiter verwendet, wie das beim herkömmlichen ersten oder zweiten Beispiel der Fall ist, erfordert im Vergleich zum Feldeffekttransistor des dritten Beispiels, der ein Siliziumsubstrat benutzt, teure Herstellungsvorrichtungen oder Materialien. Das ist im Hinblick auf die Kosten nicht wünschenswert. Obwohl es besonders bei einer Struktur, bei der die Potentialmulden durch die Gate-Elektroden gebildet werden, notwendig ist, eine Gate-Elektrode mit einer geringen Breite zu bilden und eine Mehrzahl von Gate-Elektroden in einem kleinen Abstand zu schaffen, wie das beim Feldeffekttransistor des zweiten oder dritten Beispiels der Fall ist, ist eine solch feine Bearbeitung bei der Herstellung schwierig. Wenn Potentialbarrieren gebildet werden, indem man eine Mehrzahl von Gate-Elektroden eng benachbart bildet, wird die Breite der Barrieren in Kanalrichtung vergrößert, und es ist schwierig, ein scharf begrenztes Muldenpotential zu bilden. Daher gibt es auch das Problem, daß die Tunneleffizienz gering ist, und er Strom, der durch den resonanten Quanteneffekt fließt, ist geringer als der Strom durch Überspringen der Potentialbarrieren aufgrund thermischer Anregung.
Aufgabe der Erfindung ist es, einen Feldeffekttransistor nach dem Oberbegriff des Patentanspruchs 1 mit einem großen resonanten Tunneleffekt zu schaffen, dessen Herstellungsprozeß einfach ist. Außerdem soll ein Herstellungsverfahren für einen solchen Feldeffekttransistor geschaffen werden.
Die Aufgabe wird durch den Feldeffekttransistor nach dem Patentanspruch 1 sowie das Verfahren nach den Patentansprüchen 10, 12, 13 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
Vorteilhaft ist es möglich, eine Strom-Spannungs-Kennlinie zu erhalten, die den resonanten Tunneleffekt benutzt, wobei eine Halbleitereinrichtung mit einem stärkeren Tunneleffekt als der einer herkömmlichen Halbleitereinrichtung implementiert wird, die einen zusammengesetzten Halbleiter oder eine Mehrzahl von Gate-Elektroden verwendet, indem für den Kanalbereich ein Material mit einer Bandlücke, das größer als von Silizium ist, und der resonante Tunneleffekt benutzt wird. Darüber hinaus ist es durch Verwenden eines Herstellungsverfahrens mit einem direkten Wafer- Verbindungsverfahren möglich, die oben beschriebene Halbleitereinrichtung mit billigen Materialien und Herstellungsvorrichtungen und ein einfaches Herstellungsverfahren zu implementieren.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1: einen Querschnitt entlang der Achse X-X in Fig. 2 zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2: eine Draufsicht zur Erläuterung der planaren Struktur des Feldeffekttransistors nach der ersten Ausführungsform;
Fig. 3: einen Potentialverlauf des Feldeffekttransistors von Fig. 1;
Fig. 4-12: Querschnitte des Feldeffekttransistors von Fig. 1 in den jeweiligen aufeinanderfolgenden Schritten eines Herstellungsprozesses für ihn;
Fig. 13: einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 14: einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 15: ein Banddiagramm des Feldeffekttransistors von Fig. 14;
Fig. 16-21: Querschnitte des Feldeffekttransistors von Fig. 14 in den jeweiligen aufeinanderfolgenden Schritten eines Herstellungsprozesses für ihn;
Fig. 22-24: Querschnitte des Feldeffekttransistors von Fig. 14 in den jeweiligen aufeinanderfolgenden Schritten eines veränderten Herstellungsprozesses für ihn;
Fig. 25 und 26: Querschnitte des Feldeffekttransistors von Fig. 14 in den jeweiligen aufeinanderfolgenden Schritten eines weiteren veränderten Herstellungsprozesses für ihn;
Fig. 27: einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 28: einen Querschnitt zur Erläuterung der Querschnittstruktur eines ersten Beispiels für einen herkömmlichen Feldeffekttransistor;
Fig. 29: einen Potentialverlauf im Feldeffekttransistor von Fig. 28;
Fig. 30: einen Graphen der Strom-Spannungs-Kennlinie des Feldeffekttransistors von Fig. 28;
Fig. 31-36: Querschnitte des Feldeffekttransistors von Fig. 28 in den jeweiligen aufeinanderfolgenden Schritten eines Herstellungsprozesses für ihn;
Fig. 37: einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einem herkömmlichen zweiten Beispiel;
Fig. 38: einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einem herkömmlichen dritten Beispiel; und
Fig. 39-41: Querschnitte des Feldeffekttransistors von Fig. 38 in den jeweiligen aufeinanderfolgenden Schritten eines Herstellungsprozesses für ihn.
Zuerst wird eine erste Ausführungsform der vorliegenden Erfindung beschrieben. Wie in den Fig. 1 und 2 gezeigt ist, weist ein Substrat in einem Feldeffekttransistor eine Schichtenstruktur mit einem ersten monokristallinen Siliziumsubstrat 1, einer amorphen Siliziumschicht 2 und einem zweitem monokristallinen Siliziumsubstrat 3 auf. Das erste monokristalline Siliziumsubstrat 1 ist ein p-Substrat mit der Kristallorientierung <001<. Das zweite monokristalline Siliziumsubstrat 3 ist ein p-Substrat mit der Kristallorientierung <111<. Die amorphe Siliziumschicht 2 zwischen dem ersten und zweiten monokristallinen Siliziumsubstrat 1 und 3 ist mit einer Dicke im Bereich von zehn Å bis 100 Å gebildet. Das zweite monokristalline Siliziumsubstrat 3 ist mit einer Dicke von etwa 0,2 µm gebildet. Ein Paar von Source/Drain-Bereichen 5, 5 ist auf der Oberfläche des zweiten monokristallinen Siliziumsubstrats 3 gebildet und von einem Feldoxidfilm 4 umgeben. Ein Kanalstopbereich 30 zum Verhindern einer Inversion ist unterhalb des Feldoxidfilms 4 geschaffen. Der Source/Drain-Bereich 5 ist aus einem ersten n- Störstellenbereich 5a und einem zweiten Störstellenbereich 5b gebildet. Eine Metallsilizidschicht 5c ist auf der Oberfläche des zweiten Störstellenbereichs 5b geschaffen.
Ein Graben 8, der sich durch das zweite monokristalline Siliziumsubstrat 3, die amorphe Siliziumschicht 2 und das erste monokristalline Siliziumsubstrat 1 erstreckt, ist im zentralen Bereich des Substrats gebildet. Der Graben 8 ist mit einer Tiefe von ungefähr 0,3 µm und einer Breite von etwa 0,1 µm gebildet. Ein Gate- Isolierfilm 6 mit einer Dicke von ungefähr 0,01 µm ist auf der inneren Oberfläche des Grabens 8 und der Oberfläche des zweiten monokristallinen Substrats 3 geschaffen. Eine Gate-Elektrode 9 mit einer polykristallinen Siliziumschicht 9a und einer Metallsilizidschicht 9b ist auf der Oberfläche des Gate-Isolierfilms 6 gebildet. Seitenwandisolierfilme 10, 10 sind auf den Seitenwänden der Gate-Elektrode 9 geschaffen. Die Oberfläche des Substrats ist mit einem Zwischenschichtisolierfilm 11 bedeckt, und die Verdrahtungsschichten 12 sind über Öffnungen im Zwischenschichtisolierfilm 11 mit den Oberflächen der Source/Drain- Bereiche 5, 5 verbunden.
Wie in der Zeichnung durch Pfeile angedeutet ist, wird in einem Bereich entlang der inneren Oberfläche des Grabens 8 ein Kanalbereich 7 gebildet, der sich vom Source/Drain-Bereich 5 zum anderen Source/Drain-Bereich 5 erstreckt. Ein mit Bor dotierter Bereich 13 ist im Bodenbereich des Grabens 8 geschaffen, um den Transistor zu einem Transistor vom Anreicherungstyp zu machen. Die Struktur des Feldeffekttransistors ist durch die aufeinanderfolgende Anordnung des zweiten monokristallinen Siliziumsubstrats 3, der amorphen Siliziumschicht 2, des ersten monokristallinen Siliziumsubstrats 1, der amorphen Siliziumschicht 2 und des zweiten monokristallinen Siliziumsubstrats 3 entlang der Pfeile des Kanalbereichs 7 gekennzeichnet.
Wie in Fig. 3 gezeigt ist, beträgt die Energielücke Eg1 des monokristallinen Siliziums ungefähr 1,1 eV, und die Bandlücke Eg₂ des amorphen Siliziums ist ungefähr gleich 1,8 eV, so daß im Leitungsband die Potentialbarrieren PB mit ungefähr 0,3 eV bis 0,4 eV erzeugt werden. Daher können normalerweise nur Elektronen mit einer Energie größer als die Potentialbarrieren PB über die Potentialbarrieren PB springen. Der Feldeffekttransistor nach der vorliegenden Erfindung verwendet jedoch eine Erscheinung, bei der eine Barriere durch einen resonanten Tunneleffekt durchlaufen wird. Wird genauer gesagt der Abstand L₂ zwischen den Potentialbarrieren PB, PB, die durch zwei amorphe Siliziumschichten 2, 2 gebildet werden, klein, so werden die Energiestufen im Bereich zwischen den zwei Barrieren quantisiert, um eine Quantenmulde zu bilden. Wenn die Dicke der amorphen Siliziumschicht 2 vermindert wird, wird die Breite L₁ der Potentialbarrieren PB vermindert, und die Wahrscheinlichkeit, daß Elektronen im äußeren Teil zwischen den Barrieren die Barrieren durch den Tunneleffekt durchlaufen, wird größer. Nur Elektronen mit einer Energie gleich den Energiestufen in der Quantenmulde zwischen den zwei Potentialbarrieren PB, PB durchlaufen aufgrund des Tunneleffekts die Potentialbarriere PB. Entsprechend der Beziehung zwischen der Spannung zwischen Source und Drain und der Gate- Spannung hängt die Rate solcher Elektronen, die die Potentialbarriere aufgrund des resonanten Tunneleffekts durchlaufen, von den diskreten Energiestufen in der Quantenmulde ab. Entsprechend erhält man einen Feldeffekttransistor mit einem negativen Widerstand in der Kennlinie von Strom und Spannung zwischen Source und Drain.
Die Strom-Spannungs-Kennlinie des in Fig. 1 gezeigten Feldeffekttransistors ist ähnlich der Kennlinie mit Bereichen negativen Widerstands, die in Fig. 30 dargestellt ist. Der Feldeffekttransistor mit solchen periodischen Spitzenwertbereichen des Source-Drain-Stroms kann als Bauelement, wie z. B. einen Mehrwertspeicher, benutzt werden.
Nun wird ein Herstellungsverfahren für den in Fig. 1 gezeigten Feldeffekttransistor beschrieben. Wie in Fig. 4 gezeigt ist, wird auf der Oberfläche eines ersten monokristallinen p-Siliziumsubstrats 1 mit der Orientierung <001< eine amorphe Schicht 2 gebildet. Das erste Siliziumsubstrat 1 weist eine Dicke von ungefähr 500 µm und einen Widerstand von 20 Ωcm auf. Die amorphe Siliziumschicht 2 kann durch zwei Verfahren gebildet werden. Beim ersten Verfahren werden vierwertige Atome, wie z. B. Germanium (Ge) und Silizium (Si) in die Oberfläche des ersten Substrats ionenimplantiert, um die Oberfläche des Siliziumsubstrats amorph zu machen. Wenn eine amorphe Siliziumschicht 2a mit einer Dicke von z. B. 0,1 µm gebildet ist, wird eine Tonenimplantation mit einer Implantationsenergie von 160 keV und einer Dosis von 1×10¹⁴/cm² oder mehr für Ge-Ionen und eine Ionenimplantation mit einer Implantationsenergie von 80 keV und einer Dosis von 1×10¹⁵/cm² oder mehr im Falle von Si-Ionen ausgeführt. Beim zweiten Verfahren wird eine amorphe Siliziumschicht 2a direkt auf der Oberfläche des Siliziumsubstrats 1 durch einen Niedertemperatur-CVD-Prozeß (Chemische Dampfabscheidung) oder einen Glühentladungsprozeß gebildet.
Wie in Fig. 5 gezeigt ist, wird ein zweites monokristallines Siliziumsubstrat 3 gebildet. Das zweite Siliziumsubstrat 3 ist ein p-Substrat mit der Kristallorientierung <111<, einer Dicke von ungefähr 500 µm und einem Widerstand von etwa 20 Ωcm. Borionen werden an einer vorbestimmten Stelle im zweiten Siliziumsubstrat 3 implantiert, z. B. in einer Tiefe von ungefähr 0,1 µm von der Grenzfläche mit der amorphen Siliziumschicht 2 entfernt, um eine Ätzstopschicht 16 zu bilden. Das zweite monokristalline Siliziumsubstrat 3 wird in Kontakt mit der Oberfläche der amorphen Siliziumschicht 2a des ersten monokristallinen Siliziumsubstrats 1 geschaffen.
Wie in Fig. 6 gezeigt ist, wird ein Glühen bei einer Temperatur im Bereich von 800°C bis 1000°C für ungefähr eine Stunde ausgeführt, wobei der Kontakt zwischen den Siliziumsubstraten 1 und 3 beibehalten wird. Das Glühen bewirkt ein Festphasenwachstum der amorphen Siliziumschicht 2a, das bei der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 und der Oberfläche des zweiten monokristallinen Siliziumsubstrats 3 beginnt, wobei beide Siliziumsubstrate 1, 3 miteinander verbunden sind. Eine thermisch stabile dünne Schicht 2 aus amorphem Silizium wird in einem Bereich geschaffen, in dem sich das Festphasenwachstum von der Oberfläche des Siliziumsubstrats 1 und das Festphasenwachstum von der Oberfläche des Siliziumsubstrats 3 treffen. Die amorphe Siliziumschicht 2 wird mit einer Dicke im Bereich von z. B. zehn Å bis 100 Å gebildet. Ein solches Verfahren zum Verbinden von Siliziumsubstraten wird als direktes Wafer-Verbindungsverfahren bezeichnet und ist z. B. in Applied Surface Science 41/42, Furukawa, 1989, S. 627-632 beschrieben.
Wie in Fig. 7 gezeigt ist, wird dann das zweite monokristalline Siliziumsubstrat 3 in eine wäßrige Lösung von Ethylendiamin und Pyrocatechol getaucht, um bis auf die Oberfläche der Ätzstopschicht entfernt zu werden. Die Ätzstopschicht 16 mit hoher Konzentration von Bor zu 1×10¹⁸/cm³ oder mehr weist eine hohe Selektivität auf, so daß sie im Ätzschritt als Ätzstopper wirkt. Dann wird die Ätzstopschicht 16 durch reaktive Ionenätzung entfernt. Dadurch bleibt die monokristalline Siliziumschicht 3 auf der Oberfläche der amorphen Siliziumschicht 2 mit einer Dicke von ungefähr 0,1 µm zurück.
Wie in Fig. 8 gezeigt ist, werden Feldoxidfilme 4 zur Isolierung von Bauelementen durch einen lokalen Oxidationsprozeß in vorbestimmten Bereichen auf der Oberfläche des zweiten monokristallinen Siliziumsubstrats 3 gebildet. Die Kanalstopschichten 30 zum Verhindern einer Inversion werden unterhalb der Feldoxidfilme 4 geschaffen.
Wie in Fig. 9 dargestellt werden nun Arsenionen 17 in die Oberfläche der zweiten monokristallinen Siliziumschicht 3 bei einer Implantationsenergie von 30 keV und einer Dosis im Bereich von 10¹³/cm² bis 10¹⁵/cm² ionenimplantiert, um einen n- Störstellenbereich 5a zu schaffen.
Wie in Fig. 10 gezeigt ist, wird durch Ätzen ein Graben 8 geschaffen, der sich von der Oberfläche der zweiten monokristallinen Siliziumschicht 3 zum ersten monokristallinen Siliziumsubstrat 1 erstreckt. Der Graben 8 wird mit einer Breite der Öffnung von 0,05 µm-0,1 µm und einer Tiefe von 0,12 µm gebildet. Borionen 18 werden mit einer Implantationsenergie von 30 keV und einer Dosis von 2×10¹²/cm² in den Bodenbereich des Grabens 8 implantiert, um einen Borimplantationsbereich 13 zu bilden. Dann wird durch einen CVD- oder einen thermischen Oxidationsprozeß ein Gate-Isolierfilm 6 mit einer Dicke von 70 Å auf der inneren Oberfläche des Grabens 8 und der Oberfläche des Störstellenbereichs 5a gebildet.
Wie in Fig. 11 dargestellt ist, wird eine polykristalline Siliziumschicht, die mit Phosphor dotiert ist, auf der gesamten Oberfläche des Substrats abgeschieden und durch einen Lithographieprozeß und einen Ätzprozeß gemustert. Dadurch wird eine polykristalline Siliziumschicht 9a einer Gate-Elektrode geschaffen. Dann werden Arsenionen 19 bei einer Implantationsenergie von 30 keV und einer Dosis von 1×10¹⁵/cm² in die Oberfläche des Störstellenbereichs 5a unter Verwendung der polykristallinen Siliziumschicht 9a als Maske implantiert. Anschließend wird ein Glühen bei einer Temperatur von 700°C für 60 Minuten ausgeführt. Dadurch wird ein zweiter Störstellenbereich 5b mit hoher Konzentration geschaffen. Der zweite Störstellenbereich wird zum Absenken des Widerstands der Source/Drain-Bereiche geschaffen.
Wie in Fig. 12 gezeigt ist, wird ein Niedertemperatur-Isolierfilm auf der gesamten Oberfläche des Substrats abgeschieden und dann durch anisotropes Ätzen entfernt. Dadurch werden auf den Seitenwänden der polykristallinen Siliziumschicht 9a der Gate- Elektrode Seitenwandisolierfilme 10, 10 geschaffen. Dann wird ein Titanfilm mit einer Dicke von 300 Å auf der gesamten Oberfläche abgeschieden, und es wird bei 600°C ein Glühen in einer Stickstoffatmosphäre ausgeführt. Es werden Titansilizidschichten 5c, 9b auf den Oberflächen der zweiten Störstellenbereiche 5b der Source/Drain-Bereiche und auf der Oberfläche der polykristallinen Siliziumschicht 9a der Gate-Elektrode gebildet. Dann wird durch schweflige Säure oder ähnliches die nicht reagierte Titanschicht auf den Seitenwandisolierfilmen 10, 10 etc. selektiv entfernt.
Nun wird ein Zwischenschichtisolierfilm geschaffen, ein Kontaktloch geöffnet und eine Aluminiumverdrahtungsschicht gemustert, um den in Fig. 1 gezeigten Feldeffekttransistor herzustellen.
Nun wird die Struktur eines Feldeffekttransistors nach einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 13 zeigt einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer zweiten Ausführungsform. Die zweite Ausführungsform unterscheidet sich dahingehend von der ersten Ausführungsform, daß die im Kanalbereich gebildete amorphe Siliziumschicht aus vier Schichten besteht. Daher werden im Kanalbereich vier benachbarte Potentialbarrieren entsprechend den amorphen Siliziumschichten 2a, 2b geschaffen. Eine solche Struktur kann durch wiederholtes Ausführen der in den Fig. 4 bis Fig. 7 des Herstellungsprozesses für die erste Ausführungsform gezeigten Schritte implementiert werden.
Als nächstes wird eine dritte Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 14 zeigt einen Querschnitt zur Erläuterung der Querschnittstruktur eines Feldeffekttransistors nach einer dritten Ausführungsform. Beim in Fig. 14 gezeigten Feldeffekttransistor ist die Oberfläche des Substrats eben gebildet. Auch der Kanalbereich zwischen den Source/Drain-Bereichen 5, 5 ist entlang der Oberfläche des Substrats eben gebildet. Eine dünne amorphe Siliziumschicht 2 ist in Form eines Kastens geschaffen, der ein Paar vertikaler Bereiche, die sich in Tiefenrichtung des Substrats erstrecken, um die Bewegung der Majoritätsträger im Kanalbereich zu verhindern, und eine Bodenfläche, die sich parallel zur Substratoberfläche erstreckt, auf. Eine zweite monokristalline Siliziumschicht 3 ist innerhalb der amorphen Siliziumschicht 2 geschaffen.
Fig. 15 zeigt ein Banddiagramm des Kanalbereichs des Feldeffekttransistors, der in Fig. 14 dargestellt ist. Wie in Fig. 15 gezeigt ist, sind entsprechend dem Paar vertikaler Bereiche der amorphen Siliziumschicht zwei Potentialbarrieren PB im Leitungsband gebildet. Die dritte Ausführungsform weist dieselbe Bandstruktur wie die erste Ausführungsform auf. Die dritte Ausführungsform unterscheidet sich jedoch dahingehend von der ersten Ausführungsform, daß der Kanalbereich parallel zur Oberfläche des Substrats geschaffen ist. Ferner ist es möglich, durch den resonanten Tunneleffekt mit einem Feldeffekttransistor mit solchen Potentialbarrieren eine Strom-Spannungs-Kennlinie wie im Fall der ersten Ausführungsform zu erzielen.
Nun wird ein Herstellungsverfahren für den Feldeffekttransistor nach der dritten Ausführungsform beschrieben, der in Fig. 14 gezeigt ist.
Wie in Fig. 16 gezeigt ist, werden zuerst ein erstes monokristallines Siliziumsubstrat 1 und ein zweites monokristallines Siliziumsubstrat 20 gebildet. Das erste monokristalline Siliziumsubstrat 1 ist ein p-Siliziumsubstrat mit der Orientierung <001<, einer Dicke von ungefähr 500 µm und einem Widerstand von etwa 20 Ωcm. Auf der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 wird eine amorphe Siliziumschicht 2a mit einer Dicke von 0,1 µm gebildet. Zur Bildung der amorphen Siliziumschicht wird dasselbe Verfahren benutzt, wie es für den in Fig. 4 gezeigten Schritt beschrieben worden ist. Das zweite monokristalline Siliziumsubstrat 20 ist ein p-Siliziumsubstrat mit der Orientierung <111<, einer Dicke von ungefähr 500 µm und einem Widerstand von etwa 20 Ωcm. Auf der Oberfläche des zweiten monokristallinen Siliziumsubstrats 20 wird durch thermische Oxidation ein Siliziumoxidfilm 21 mit einer Dicke von 50 nm geschaffen. Dann wird durch einen Lithographie- und einen Ätzprozeß im Siliziumoxidfilm 21 eine Öffnung mit einer Breite von 0,1 µm gebildet. Innerhalb der Öffnung wird selektiv ein Epitaxiewachstum ausgeführt, um einen monokristallinen Siliziumbereich 22 zu schaffen.
Wie in Fig. 17 gezeigt ist, werden das erste Siliziumsubstrat 1 und das zweite Siliziumsubstrat 20 in Kontakt miteinander gebracht. Gleichzeitig werden die amorphe Siliziumschicht 2a im ersten Siliziumsubstrat 1 und der monokristalline Siliziumbereich 22 im zweiten Siliziumsubstrat 20 in Kontakt miteinander gebracht.
Wie in Fig. 18 gezeigt ist, wird nun ein Glühen bei einer Temperatur im Bereich von 800°C bis 1000°C ausgeführt, wobei der Kontakt zwischen den Substraten 1 und 20 beibehalten wird, um eine dünne amorphe Siliziumschicht 2 zu bilden. Als Ergebnis des Festphasenwachstums der amorphen Siliziumschicht 2a, die in Fig. 17 gezeigt ist und sowohl aus der Oberfläche des monokristallinen Siliziumbereichs 22 als auch der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 gebildet wird, wird die amorphe Siliziumschicht 2 an der Grenze der Wachstumsoberflächen geschaffen.
Wie in Fig. 19 dargestellt ist, werden das zweite monokristalline Siliziumsubstrat 20 und der Oxidfilm 21 durch Ätzen entfernt. Die Oberflächen des ersten monokristallinen Siliziumsubstrats 1 und der zweiten monokristallinen Siliziumschicht 3 werden dadurch flach.
Wie in Fig. 20 gezeigt ist, wird nun ein Gate-Isolierfilm 6 auf der gesamten Oberfläche gebildet, und es wird eine polykristalline Siliziumschicht, die mit Phosphor dotiert ist, darauf abgeschieden und gemustert, um eine polykristalline Siliziumschicht 9a einer Gate-Elektrode zu schaffen. N-Störstellenionen 23, wie z. B. Phosphor oder Arsen, werden unter Verwendung der polykristallinen Siliziumschicht 9a als Maske in die Oberfläche des ersten monokristallinen Siliziumsubstrats 1 implantiert. Durch die Ionenimplantation wird ein Paar von Source/Drain-Bereichen 5a, 5a geschaffen.
Wie in Fig. 21 dargestellt werden auf den Seitenwänden der polykristallinen Siliziumschicht 9a für die Gate-Elektrode Seitenwandisolierschichten 10, 10 gebildet. Auf der Oberfläche der Störstellenbereiche 5a, 5a und der polykristallinen Siliziumschicht 9a werden durch dasselbe Verfahren, wie es für den in Fig. 12 dargestellten Schritt beschrieben worden ist, Titansilizidschichten 5c, 9b geschaffen.
Dann wird ein Zwischenschichtisolierfilm 11 gebildet, und es wird eine Verdrahtungsschicht 12 geschaffen, um den in Fig. 14 gezeigten Feldeffekttransistor zu vollenden.
Nun wird ein Beispiel für eine Variation des Herstellungsverfahrens für den Feldeffekttransistor nach der dritten Ausführungsform beschrieben. Wie in Fig. 22 gezeigt ist, wird zuerst eine amorphe Siliziumschicht 2a auf der Oberfläche eines p-Siliziumsubstrats 1 mit der Orientierung <111< gebildet. Die amorphe Siliziumschicht 2a wird durch dasselbe Verfahren geschaffen, wie es bei der ersten und dritten Ausführungsform beschrieben worden ist.
Wie in Fig. 23 dargestellt ist, wird gebündelte Energie auf einen bestimmten Bereich der amorphen Siliziumschicht 2a gestrahlt, um ein Festphasenwachstum der amorphen Siliziumschicht 2a zu bewirken, damit sie selektiv epitaktisch zur <111<-Achse ist. Dadurch wird die amorphe Siliziumschicht 2a nur im gewünschten Bereich auf der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 gebildet.
Wie in Fig. 24 dargestellt wird ein zweites monokristallines Siliziumsubstrat 25 mit einer anderen Kristallorientierung in Kontakt mit der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 gebildet. Es wird ein Glühen ausgeführt, wobei der Kontakt beibehalten wird, um ein Festphasenwachstum nur von der Oberfläche des zweiten monokristallinen Siliziumsubstrats 25 aus zu erzeugen, die in Kontakt mit der Oberfläche der amorphen Siliziumschicht 2a ist. Damit wird eine dünne, konkave amorphe Siliziumschicht 2 geschaffen. Dann wird das zweite monokristalline Siliziumsubstrat 25 entfernt. Nun werden die in den Fig. 20 und 21 gezeigten Schritte nacheinander ausgeführt.
Nun wird ein weiteres Beispiel für eine Variation des Prozesses zur Bildung der dünnen amorphen Siliziumschicht 2 beschrieben. Die Fig. 25 und 26 sind Querschnitte, die ein Beispiel für die Variation der in den Fig. 16 bis 18 gezeigten Schritte darstellen.
Wie in Fig. 25 gezeigt ist, wird auf der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 ein Photolackmuster 27 mit einer Öffnung in einem vorbestimmten Bereich gebildet. Ionenstrahlen 26 aus Ge oder Si treffen auf die Oberfläche des Substrats unter Verwendung des Photolackmusters 27 als Maske, um eine amorphe Siliziumschicht 2a zu bilden. Die amorphe Siliziumschicht 2a kann durch Bestrahlen einer gewünschten Stelle mit konvergenten Ionenstrahlen 26 anstelle der Verwendung des Photolackmusters 27 gebildet werden.
Wie in Fig. 26 gezeigt ist, wird ein zweites monokristallines Siliziumsubstrat 28 in Kontakt mit der Oberfläche des ersten monokristallinen Siliziumsubstrats 1 gebildet, und es wird ein Glühen ausgeführt. Das führt zu einem Festphasenwachstum nur von der Seite der Oberfläche des zweiten monokristallinen Siliziumsubstrats 28 aus, um eine konkave, dünne amorphe Siliziumschicht 2 zu schaffen. Dann wird das zweite monokristalline Siliziumsubstrat 28 entfernt. Dann werden der in Fig. 20 gezeigte Schritt und die folgenden Schritte der dritten Ausführungsform ausgeführt.
Nun wird eine vierte Ausführungsform der vorliegenden Erfindung beschrieben. Bei der in Fig. 27 gezeigten Ausführungsform wird die amorphe Siliziumschicht 2 aus zwei unabhängigen Schichten gebildet, die jeweils einen vertikalen Bereich im Kanalbereich 7, der sich in das Substrat erstreckt, um die Bewegung der Majoritätsträger zu verhindern, und eine Bodenfläche, die sich parallel zur Oberfläche des Substrats entlang der Bodenfläche des Source/Drain-Bereichs 5 erstreckt, auf. Auch durch solche amorphe Siliziumschichten ist es möglich, zwei Potentialbarrieren im Kanalbereich 7 zu schaffen.
Wie oben beschrieben worden ist, ist es möglich, durch eine beliebige der oben angeführten ersten bis vierten Ausführungsformen eine Strom-Spannungs-Kennlinie zu erhalten, die den resonanten Tunneleffekt benutzt.
Obwohl in den oben angeführten Ausführungsformen als Verfahren zur Bildung einer dünnen amorphen Siliziumschicht ein direkter Wafer- Verbindungsprozeß beschrieben worden ist, bei dem zwei Siliziumsubstrate direkt mit einer amorphen Schicht verbunden werden, um ein Festphasenwachstum zu erzeugen, kann ein Verfahren benutzt werden, bei dem vorher keine amorphe Siliziumschicht geschaffen wird und die Siliziumsubstrate direkt verbunden werden. In diesem Fall wird an der Grenze der beiden Substrate eine dünne amorphe Siliziumschicht gebildet.
Obwohl bei den oben angeführten Ausführungsformen amorphes Silizium als Material zur Bildung einer Potentialbarriere benutzt wird, kann auch ein anderes Material, z. B. ein Material mit ungefähr derselben Gitterkonstante wie Silizium und einer großen Bandlücke verwendet werden, wie z. B. GaP, AlP, ZnS, CaF₂, SiO₂, SiC, CdSe oder ein ähnliches Material.
Die unter Verwendung einer amorphen Siliziumschicht gebildete Potentialbarriere, wie sie bei den oben angeführten Ausführungsformen beschrieben worden ist, dient ferner als Barriere zur Verhinderung eines Durchgriffs oder einer thermischen Diffusion von Störstellen. Durch Bildung der amorphen Schicht in einem flachen Bereich wirkt diese ferner effektiv als Barriere zur Verhinderung eines Tunnelns zwischen den Bändern oder als Profil zur Erzeugung eines zweidimensionalen Elektronengases.

Claims (15)

1. Feldeffekttransistor, aufweisend,
ein Substrat (1, 3) mit einer Hauptoberfläche,
ein Paar von Source/Drain-Bereichen (5, 5), die auf der Hauptoberfläche des Substrats in einem vorbestimmten Abstand voneinander gebildet sind,
eine Isolierschicht (6), die auf der Hauptoberfläche des Substrats gebildet ist,
eine Gate-Elektrode (9), die auf der Oberfläche der Isolierschicht geschaffen ist, und
einen Kanalbereich (7), der im Substrat entlang der Substratoberfläche zwischen dem Paar von Source/Drain-Bereichen gebildet ist, gekennzeichnet durch
erste und zweite Halbleiterschichten (2, 2) aus einem Material, das eine Bandlücke größer als die von Silizium im Kanalbereich aufweist, die in einem vorbestimmten Abstand voneinander gebildet sind und sich so erstrecken, daß eine Bewegung der Majoritätsträger verhindert wird, die sich zwischen dem Paar von Source/Drain- Bereichen bewegen.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß
die Hauptoberfläche des Substrats einen konkaven Bereich (8) zwischen dem Paar von Source/Drain-Bereichen aufweist, wobei der Kanalbereich (7) entlang der Oberfläche des konkaven Bereichs gebildet ist, und
ein Abschnitt der Gate-Elektrode (9) innerhalb des konkaven Bereichs, abgetrennt durch die-Isolierschicht, gebildet ist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat mindestens eine erste monokristalline Siliziumschicht (1) und eine zweite monokristalline Siliziumschicht (3), die auf der Oberfläche der ersten monokristalline Siliziumschicht, abgetrennt durch die ersten und zweite Halbleiterschichten (2, 2), gebildet ist, aufweist, und wobei sich der konkave Bereich von der Oberfläche des Substrats in das Innere der ersten monokristallinen Siliziumschicht erstreckt.
4. Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (2, 2) aus einem Material bestehen, das aus amorphem Silizium, Galliumphosphid, Aluminiumphosphid, Zinksulfid, Kalziumfluorid, Siliziumoxid, Siliziumkarbid und Cadmiumselenid ausgewählt ist.
5. Feldeffekttransistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die erste monokristalline Siliziumschicht (1) und die zweite monokristalline Siliziumschicht (3) aus Siliziumsubstraten gebildet sind, die verschiedene Kristallorientierungen aufweisen.
6. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat eine erste monokristalline Siliziumschicht (1) und eine zweite monokristalline Siliziumschicht (3), die abgetrennt von den ersten und zweiten Halbleiterschichten auf der ersten monokristalline Siliziumschicht gebildet ist, aufweist, und wobei die erste monokristalline Siliziumschicht (1), die erste Halbleiterschicht (2), die zweite monokristalline Siliziumschicht (3), die zweite Halbleiterschicht (2) und die erste monokristalline Siliziumschicht (1) aufeinanderfolgend im Kanalbereich (7) von einem der Source/Drain-Bereiche zum anderen der Source/Drain-Bereiche angeordnet sind.
7. Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, daß die erste monokristalline Siliziumschicht (1) das Paar von Source/Drain-Bereichen und einen konkaven Bereich (8) zwischen dem Paar von Source/Drain-Bereichen aufweist, und wobei die zweite monokristalline Siliziumschicht (3) im konkaven Bereich der ersten monokristalline Siliziumschicht abgetrennt durch die ersten und zweiten Halbleiterschichten eingebettet ist.
8. Feldeffekttransistor nach Anspruch 6, dadurch gekennzeichnet, daß
die erste monokristalline Siliziumschicht (1) einen konvexen Bereich in einem Bereich aufweist, der der Kanalbereich sein soll,
die zweite monokristalline Siliziumschicht (3) auf beiden Seiten des konvexen Bereichs der ersten monokristalline Siliziumschicht, abgetrennt durch die erste Halbleiterschicht und die zweite Halbleiterschicht, gebildet ist, und
das Paar von Source/Drain-Bereichen (5, 5) auf der Oberfläche der zweiten monokristalline Siliziumschicht gebildet ist.
9. Feldeffekttransistor nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (2, 2) aus einem Material bestehen, das aus amorphem Silizium, Galliumphosphid, Aluminiumphosphid, Zinksulfid, Kalziumfluorid, Siliziumoxid, Siliziumkarbid und Cadmiumselenid ausgewählt ist.
10. Herstellungsverfahren für einen Feldeffekttransistor, gekennzeichnet durch die Schritte:
Bilden einer amorphen Schicht (2a) auf der Hauptoberfläche eines ersten Siliziumsubstrats (1),
Bilden eines zweiten Siliziumsubstrats (3) in Kontakt mit der Oberfläche der amorphen Schicht,
Ausführen einer Wärmebehandlung mit dem ersten und zweiten Siliziumsubstrat, die miteinander in Kontakt stehen, um ein Festphasenwachstum der amorphen Schicht zu bewirken und sie in einen Einkristall umzuwandeln, so daß die Dicke der amorphen Schicht (2) vermindert wird,
Ätzen des zweiten Siliziumsubstrats, um eine monokristalline Siliziumschicht mit einer vorbestimmten Dicke auf der Oberfläche der amorphen Schicht zurückzulassen,
Einlagern von Störstellen in einen vorbestimmten Bereich auf der Oberfläche der monokristallinen Siliziumschicht, um einen Störstellenbereich (5a) zu bilden,
Bilden eines Grabens (8), der sich von der Oberfläche der monokristallinen Siliziumschicht in das erste Siliziumsubstrat erstreckt, um den Störstellenbereich auf den beiden Seiten des Grabens elektrisch zu trennen,
Bilden einer Isolierschicht (6) innerhalb des Grabens und auf den Oberflächen der Störstellenbereiche (5a, 5a), und
Bilden einer leitenden Schicht auf der Oberfläche der Isolierschicht und Mustern der leitenden Schicht, um eine Gate-Elektrode zu bilden.
11. Herstellungsverfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine Oberfläche des ersten Siliziumsubstrats und eine Oberfläche des zweiten Siliziumsubstrats mit voneinander verschiedenen Orientierungen in Kontakt miteinander gebracht werden.
12. Herstellungsverfahren für einen Feldeffekttransistor, gekennzeichnet durch die Schritte:
Bilden einer amorphen Schicht (29) auf der Hauptoberfläche eines ersten Siliziumsubstrats (1),
Bilden eines zweiten Siliziumsubstrats mit einer Hauptoberfläche, das mit einem Oxidfilm (21) bedeckt ist, der eine Öffnung aufweist, um eine monokristalline Siliziumoberfläche freizulegen, auf der Oberfläche der amorphen Schicht des ersten Siliziumsubstrats und In- Kontakt-bringen der Oberfläche der amorphen Schicht des ersten Siliziumsubstrats und der monokristallinen Siliziumoberfläche des zweiten Siliziumsubstrats,
Ausführen einer Wärmebehandlung mit dem ersten und zweiten Siliziumsubstrat, die miteinander in Kontakt stehen, um ein Festphasenwachstum der amorphen Schicht zu bewirken und sie in einen Einkristall umzuwandeln, so daß eine amorphe Schicht (2) mit verminderter Dicke gebildet wird, die sich von der Hauptoberfläche des ersten Siliziumsubstrats in Richtung der Tiefe des Substrats erstreckt,
Entfernen des zweiten Siliziumsubstrats, um die Oberfläche der Siliziumschicht, die in einen Einkristall umgewandelt worden ist, und die Oberfläche der amorphen Schicht mit reduzierter Dicke freizulegen,
Bilden einer Isolierschicht (6) auf den freigelegten Oberflächen der Siliziumschicht und der amorphen Schicht, und
Bilden einer leitenden Schicht auf der Oberfläche der Isolierschicht und Mustern der leitenden Schicht, um eine Gate-Elektrodenschicht (9a) zu bilden.
13. Herstellungsverfahren für einen Feldeffekttransistor, gekennzeichnet durch die Schritte:
Bilden einer amorphen Schicht (2a) in einem Teil eines Bereichs auf der Hauptoberfläche eines ersten Siliziumsubstrats (1), der einen Kanalbereich bilden soll,
Bilden eines zweiten Siliziumsubstrats (25) auf der Hauptoberfläche des ersten Siliziumsubstrats und In-Kontakt-bringen der Oberfläche des zweiten Siliziumsubstrats und der Oberfläche der amorphen Schicht,
Ausführen einer Wärmebehandlung mit dem ersten und zweiten Siliziumsubstrat, die miteinander in Kontakt stehen, um ein Festphasenwachstum der amorphen Schicht zu bewirken und sie in einen Einkristall umzuwandeln, um die amorphe Schicht (2) mit verminderter Dicke zu bilden, die sich von der Hauptoberfläche des ersten Siliziumsubstrats in Richtung der Tiefe des Substrats erstreckt,
Entfernen des zweiten Siliziumsubstrats, um die Oberfläche der Siliziumschicht, die in einen Einkristall umgewandelt worden ist, die Oberfläche der amorphen Schicht mit reduzierter Dicke und die Siliziumoberfläche des ersten Siliziumsubstrats freizulegen,
Bilden einer Isolierschicht (6) auf den freigelegten Oberflächen der Siliziumschicht, der amorphen Schicht und des ersten Siliziumsubstrats, und
Bilden einer leitenden Schicht auf der Oberfläche der Isolierschicht und Mustern der leitenden Schicht, um eine Gate-Elektrodenschicht (9a) zu bilden.
14. Herstellungsverfahren für einen Feldeffekttransistor nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt der Bildung der amorphen Schicht die Schritte
Implantieren von Störstellenionen in die Hauptoberfläche des ersten Siliziumsubstrats, um eine amorphe Schicht zu bilden, und
Bestrahlen der amorphen Schicht mit Ausnahme vom vorbestimmten Bereichen mit energetischen Strahlen (24), um ein Festphasenepitaxiewachstum der amorphen Schicht zu bewirken und die amorphe Schicht in einen Einkristall umzuwandeln, aufweist.
15. Herstellungsverfahren für einen Feldeffekttransistor nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt der teilweisen Bildung der amorphen Schicht die Schritte
Bilden eines Photolackmusters (27) mit einer Öffnung nur in einem Bereich, der einen Kanalbereich im ersten Siliziumsubstrat bilden soll, auf der Oberfläche des ersten Siliziumsubstrats (1), und
Bestrahlen der Oberfläche des ersten Siliziumsubstrats mit Ionenstrahlen (26) unter Verwendung des Photolackmusters als Maske, um die amorphe Siliziumschicht zu bilden, aufweist.
DE4212861A 1991-05-10 1992-04-16 Feldeffekttransistor und Herstellungsverfahren dafür Expired - Fee Related DE4212861C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3105878A JPH04335538A (ja) 1991-05-10 1991-05-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4212861A1 DE4212861A1 (de) 1992-11-12
DE4212861C2 true DE4212861C2 (de) 1996-04-18

Family

ID=14419194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4212861A Expired - Fee Related DE4212861C2 (de) 1991-05-10 1992-04-16 Feldeffekttransistor und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US5336904A (de)
JP (1) JPH04335538A (de)
DE (1) DE4212861C2 (de)
FR (1) FR2676308B1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739544A (en) * 1993-05-26 1998-04-14 Matsushita Electric Industrial Co., Ltd. Quantization functional device utilizing a resonance tunneling effect and method for producing the same
GB9321326D0 (en) * 1993-10-15 1993-12-08 Hitachi Europ Ltd Controllable conduction device with multiple tunnel junction
US5796119A (en) * 1993-10-29 1998-08-18 Texas Instruments Incorporated Silicon resonant tunneling
US5489539A (en) * 1994-01-10 1996-02-06 Hughes Aircraft Company Method of making quantum well structure with self-aligned gate
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
FR2749977B1 (fr) * 1996-06-14 1998-10-09 Commissariat Energie Atomique Transistor mos a puits quantique et procedes de fabrication de celui-ci
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
US6310385B1 (en) 1997-01-16 2001-10-30 International Rectifier Corp. High band gap layer to isolate wells in high voltage power integrated circuits
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US7280014B2 (en) 2001-03-13 2007-10-09 Rochester Institute Of Technology Micro-electro-mechanical switch and a method of using and making thereof
JP4570806B2 (ja) * 2001-04-11 2010-10-27 セイコーインスツル株式会社 半導体集積回路装置の製造方法
US7378775B2 (en) 2001-10-26 2008-05-27 Nth Tech Corporation Motion based, electrostatic power source and methods thereof
US20050048409A1 (en) * 2003-08-29 2005-03-03 Elqaq Deirdre H. Method of making an optical device in silicon
US7287328B2 (en) 2003-08-29 2007-10-30 Rochester Institute Of Technology Methods for distributed electrode injection
US7217582B2 (en) 2003-08-29 2007-05-15 Rochester Institute Of Technology Method for non-damaging charge injection and a system thereof
JP2005209980A (ja) * 2004-01-26 2005-08-04 Sony Corp 半導体装置の製造方法および半導体装置
US8581308B2 (en) * 2004-02-19 2013-11-12 Rochester Institute Of Technology High temperature embedded charge devices and methods thereof
US7465992B2 (en) * 2005-04-27 2008-12-16 International Business Machines Corporation Field effect transistor with mixed-crystal-orientation channel and source/drain regions
US8344361B2 (en) * 2005-06-16 2013-01-01 Qunano Ab Semiconductor nanowire vertical device architecture
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
KR20080096791A (ko) * 2006-01-25 2008-11-03 엔엑스피 비 브이 장벽 영역을 포함하는 트랜지스터
EP1816689A1 (de) * 2006-02-07 2007-08-08 ST Microelectronics Crolles 2 SAS Transistor- oder Triodenstruktur mit Tunneleffekt und einem nichtleitenden Nanokanal
US8093584B2 (en) * 2008-12-23 2012-01-10 Intel Corporation Self-aligned replacement metal gate process for QWFET devices
KR101159900B1 (ko) * 2009-04-22 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
JP5355692B2 (ja) * 2009-07-08 2013-11-27 株式会社東芝 半導体装置及びその製造方法
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
JP5662865B2 (ja) 2010-05-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10103226B2 (en) 2012-04-30 2018-10-16 International Business Machines Corporation Method of fabricating tunnel transistors with abrupt junctions
JP2015041764A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
JP2015041765A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127861A (en) * 1977-09-26 1978-11-28 International Business Machines Corporation Metal base transistor with thin film amorphous semiconductors
US4704622A (en) * 1985-11-27 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories Negative transconductance device
US4721983A (en) * 1986-01-31 1988-01-26 Texas Instruments Incorporated Three terminal tunneling device
US4908678A (en) * 1986-10-08 1990-03-13 Semiconductor Energy Laboratory Co., Ltd. FET with a super lattice channel
KR880010509A (ko) * 1987-02-11 1988-10-10 오레그 이. 앨버 전계효과 트랜지스터
US5130766A (en) * 1988-08-04 1992-07-14 Fujitsu Limited Quantum interference type semiconductor device
JP3194941B2 (ja) * 1990-03-19 2001-08-06 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
FR2676308A1 (fr) 1992-11-13
FR2676308B1 (fr) 2001-08-10
US5336904A (en) 1994-08-09
JPH04335538A (ja) 1992-11-24
DE4212861A1 (de) 1992-11-12

Similar Documents

Publication Publication Date Title
DE4212861C2 (de) Feldeffekttransistor und Herstellungsverfahren dafür
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
EP0931338B1 (de) Verfahren zur herstellung eines mos-transistors
EP0609536A2 (de) Verfahren zur Herstellung von vertikalen MOS-Transistoren
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE69433738T2 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018130444A1 (de) Verfahren zum Herstellen eines Superjunction-Transistorbauelements
EP1139432A2 (de) Schottky-Diode
DE4112045A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE3932277C2 (de)
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
WO1993013560A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee