DE4229574A1 - Feldeffekttransistor und verfahren zu dessen herstellung - Google Patents

Feldeffekttransistor und verfahren zu dessen herstellung

Info

Publication number
DE4229574A1
DE4229574A1 DE4229574A DE4229574A DE4229574A1 DE 4229574 A1 DE4229574 A1 DE 4229574A1 DE 4229574 A DE4229574 A DE 4229574A DE 4229574 A DE4229574 A DE 4229574A DE 4229574 A1 DE4229574 A1 DE 4229574A1
Authority
DE
Germany
Prior art keywords
oxide film
zone
effect transistor
field effect
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4229574A
Other languages
English (en)
Other versions
DE4229574C2 (de
Inventor
Shigeru Kusunoki
Masahide Inuishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4229574A1 publication Critical patent/DE4229574A1/de
Application granted granted Critical
Publication of DE4229574C2 publication Critical patent/DE4229574C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Description

Die Erfindung bezieht sich allgemein auf Feldeffekttransi­ storen und insbesondere auf einen Feldeffekttransistor mit einem Siliciumoxydfilm und einem Stickoxydfilm als Gateiso­ lierfilm und auf ein Verfahren zum Herstellen eines solchen Feldeffekttransistors.
Ein durch schnelle Lampen- bzw. Bestrahlungserhitzung ge­ formter nitrierter bzw. Stickoxydfilm ist ein gegenüber Spannungsdurchbruch außerordentlich sicherer Isolierfilm. Dies ist beispielsweise in "Extended Abstract of the 21st Conference on Solid State Devices and Materials", Tokyo, Seite 197 beschrieben.
Der Stickoxydfilm ist ein Film, in dem in einer Zwischen­ schicht zwischen dem Stickoxydfilm und einem Material unter­ halb desselben eine große Menge an Stickstoff enthalten ist. Bei einer Verringerung der Vorrichtungsdimensionen ist in Betracht zu ziehen, einen solchen Stickoxydfilm als Gateiso­ lierfilm eines Metalloxydhalbleiter- bzw. MOS-Feldeffekt­ transistors zu verwenden.
Fig. 71 zeigt schematisch einen MOS-Feldeffekttransistor mit herkömmlicher Einzeldrainstruktur. Ein solcher MOS-Feldeffekttransistor ist beispielsweise im Digest "Interna­ tional Electron Device Meeting 1989", Seite 267 beschrieben. In einem Siliciumsubstrat 1 mit einer Hauptfläche 2 sind in Abstand eine Sourcezone 3a und eine Drainzone 3b ausgebil­ det. Zwischen der Sourcezone 3a und der Drainzone 3b ist auf der Hauptfläche 2 ein nitrierter bzw. Stickoxydfilm 5 gebil­ det. Auf dem Stickoxydfilm 5 ist eine Gateelektrode 7 gebil­ det.
Es wird nun ein Verfahren zum Herstellen eines solchen MOS-Feldeffekttransistors beschrieben. Zuerst wird das Silicium­ substrat 1 mit einer Bor-Konzentration von ungefähr 1×1017/cm2 hergestellt. Auf der Hauptfläche 2 des Silicium­ substrats wird ein Siliciumoxydfilm mit 7 nm Dicke geformt. Dieser Siliciumoxydfilm wird dann durch Lampenerhitzung in einer Ammonium enthaltenden Atmosphäre nitriert. Das Nitrie­ ren erfolgt bei einer Temperatur von 900° bis 1100°C über 10 bis 60 s. Nach beendeter Nitrierung wird der Siliciumoxyd­ film wieder in einer Sauerstoffatmosphäre oxydiert. Das Nachoxydieren erfolgt bei einer Temperatur von 1000°C bis 1100°C über 10 bis 300 s. Auf diese Weise wird der Sticko­ xydfilm 5 gebildet.
Dann wird auf dem Stickoxydfilm 5 polykristallines Silicium in einer Dicke von 200 bis 400 nm gebildet. Danach werden durch Fotolithographie und Ätzen der Film aus dem polykri­ stallinem Silicium und der Stickoxydfilm 5 zur Gateelektrode 7 geformt. Unter Verwendung der Gateelektrode 7 als Maske werden in das Siliciumsubstrat 1 Arsen-Ionen implantiert. Die Beschleunigungsenergie beträgt 30 bis 70 keV und die Dosis beträgt 1×1015/cm2 oder mehr. Danach wird ein sich ergebender Film zum Bilden der Sourcezone 3a und der Drain­ zone 3b erhitzt. Durch die vorstehend beschriebenen Prozesse sind die Schritte zum Herstellen des MOS-Feldeffekttransi­ stors ausgeführt.
Die Konzentration des Stickstoffs in dem Stickoxydfilm 5 hängt von der Nitrieratmosphäre, der Nitriertemperatur, der Nitrierzeit, der Nachoxydierzeit, der anfänglichen Dicke des Siliciumoxydfilms und dergleichen ab. D.h., wenn die Nitrie­ ratmosphäre N2O ist, ist im Vergleich zu Ammoniumgas die Konzentration selbst bei gleichen anderen Parametern gerin­ ger. Wenn die Nachoxydierzeit länger wird, wird die Stick­ stoffkonzentration geringer. Mit höherer Nitriertemperatur, längerer Nitrierzeit, geringerer Anfangsdicke des Silicium­ oxydfilms und höherer Ammoniumkonzentration wird die Stick­ stoffkonzentration höher.
Es gibt zweierlei Arten von "heißen" bzw. beweglichen La­ dungsträgern, die eine Verschlechterung der Eigenschaften der MOS-Feldeffekttransistoren verursachen: Bewegliche Drain-Lawinenladungsträger und bewegliche Kanal-Löcher (Elektronen). Als Kanallöcher-(Kanalelektronen-)Erscheinung wird der Fall bezeichnet, daß gemäß Fig. 72 die sich in einer Kanalzone 11 bewegenden Löcher (Elektronen) durch ein elektrisches Feld um die Drainzone 3b herum beschleunigt werden und dann nahe der Drainzone 3b in einen Gateisolier­ film 6 eindringen. Das Siliciumsubstrat, die Sourcezone und die Gateelektrode sind jeweils mit 1, 3a und 7 bezeichnet. Die beweglichen Kanallöcher (Kanalelektronen) werden auch als bewegliche Kanal-Ladungsträger bezeichnet. Im Falle eines NMOS-Transistors sind die Kanal-Ladungsträger die Kanalelektronen, während im Falle eines PMOS-Transistors die Kanal-Ladungsträger die Kanallöcher bzw. Kanaldefektelektro­ nen sind.
Es werden nun unter Bezugnahme auf Fig. 73 die beweglichen Drain-Lawinenladungsträger beschrieben. Wenn beschleunigte Ladungsträger mit dem Kristallgitter von Si kollidieren, werden Elektronen-Löcher-Paare erzeugt. Dabei werden die Löcher (oder Elektronen) durch eine Gatespannung angezogen und dringen in den Gateisolierfilm 6 ein. Es hängt von der Art des MOS-Transistors ab, ob in den Gateisolierfilm 6 die Elektronen oder die Löcher eindringen. Im Falle des NMOS-Transistors dringen die Elektronen ein, während im Falle des PMOS-Transistors die Löcher bzw. Defektelektronen eindrin­ gen.
Sowohl die beweglichen Kanal-Ladungsträger als auch die beweglichen Drain-Lawinenladungsträger werden nahe an dem Drain erzeugt. Es scheint jedoch, daß die beweglichen Kanal-La­ dungsträger näher an der Source erzeugt werden als die Drain-Lawinenladungsträger. Vergleicht man zwischen einer bei der Erzeugung der beweglichen Kanal-Ladungsträger ange­ legten Gatespannung und einer bei dem Erzeugen der Drain-La­ winenladungsträger angelegten Gatespannung, so ist die bei dem Erzeugen der Kanallöcher (oder Kanalelektronen) angeleg­ te Gatespannung höher. Sobald die Gatespannung höher wird, werden die in den Gateisolierfilm 6 eindringenden Löcher oder Elektronen stark von der Gateelektrode beeinflußt. D.h. , bei einer größeren Gateelektrode werden die in den Gateisolierfilm eindringenden Löcher oder Elektronen stärker zur Gateelektrode angezogen.
In einem Bereich der Gateelektrode, in den bewegliche La­ dungsträger eingedrungen sind, entstehen Grenzflächenzustän­ de oder Störstellen, die eine Verschlechterung der Eigen­ schaften der MOS-Feldeffekttransistoren hervorrufen. Der Grenzflächenzustand ist ein Energieniveau, das in einem Si-SiO2-Grenzflächenbereich das Durchlassen von Ladungen zum Si-Substrat oder das Aufnehmen von Ladungen aus dem Si-Substrat erlaubt. Die Störstelle ist ein Bereich, in dem zu der elektrischen Leitfähigkeit bei tragende Leitungselektro­ nen oder Leitungslöcher eingefangen werden, wodurch deren Beitrag zur elektrischen Leitfähigkeit verhindert wird.
Die beweglichen Drain-Lawinenladungsträger und die bewegli­ chen Kanallöcher bzw. Kanalelektronen haben folgende Be­ schaffenheit: Ein Feldeffekttransistor nach Fig. 74 hat LDD-Struktur. In einem Siliciumsubstrat werden in Abstand von­ einander eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration ausgebildet. An der Innen­ seite der Sourcezone 19a wird eine Sourcezone 15a niedriger Konzentration ausgebildet, während an der Innenseite der Drainzone 19b hoher Konzentration eine Drainzone 15b niedri­ ger Konzentration gebildet wird. An den einander gegenüber­ liegenden Seiten einer Gateelektrode 7 werden Seitenwand-Iso­ lierfilme 13a und 13b gebildet.
In Fig. 74 sind jeweils Mengen an injizierten beweglichen Ladungsträgern in dem Fall dargestellt, daß die Konzentra­ tion in der Drainzone 15b niedrig, mittel und hoch ist. Die beweglichen Kanalelektronen sind mit CHE bezeichnet, während die beweglichen Drain-Lawinenladungsträger mit DAHC bezeich­ net sind. Bezüglich der Kanalelektronen ändert sich der Spitzenwert der Menge an injizierten Ladungsträgern nicht bei der Änderung der Konzentration in der Drainzone 15b niedriger Konzentration. Bezüglich der Drain-Lawinenladungs­ träger wird der Spitzenwert P der Menge an injizierten Ladungsträgern größer, wenn die Konzentration in der Drain­ zone 15b höher wird. Außerdem verschiebt sich mit höherer Konzentration in der Drainzone 15b der Spitzenwert P der Drain-Lawinenladungsträger zu einer Kanalzone hin.
Sobald die Gatespannung höher wird, wird die Widerstandsfä­ higkeit des Stickoxydfilms gegenüber beweglichen Ladungsträ­ gern niedriger als diejenige des Siliciumoxydfilm. Dies wird im folgenden beschrieben. Vor Belastungen wird ein Schwel­ lenwert Vth gemessen und es werden dann Belastungen hervor­ gerufen. Als Belastungen werden die folgenden vier Zustände herbeigeführt: Gatespannung 1,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s; Gatespannung 2,5 V (2,0 für PMOS) als Absolutwert, Drainspannung 6,0 V und Dauer 1000 s; Gatespan­ nung 4,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s; und Gatespannung 6,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s. Nach dem Belasten werden die Schwellenwerte gemessen. Auf diese Weise wird die Differenz zwischen den Schwellenwerten vor und nach der Belastung, nämlich eine Verschiebung des Schwellenwertes gemessen. In Fig. 75 ist dies für einen NMOS-Feldeffekttransistor dargestellt, wäh­ rend in Fig. 76 der Fall bei einem PMOS-Feldeffekttransistor dargestellt ist. Auf der Horizontalachse ist die Gatespan­ nung bei den Belastungen aufgetragen. Mit zunehmender Menge an erzeugten beweglichen Ladungsträgern wird die Verschie­ bung der Schwellenwerte größer.
Gemäß Fig. 75 ist im Falle des NMOS-Feldeffekttransistors bei niedriger Gatespannung die Verschiebung des Schwellen­ wertes für den Stickoxydfilm kleiner als für den Silicium­ oxydfilm. D.h., die Widerstandsfähigkeit des Stickoxydfilms gegenüber den beweglichen Ladungsträgern ist höher als diejenige des Siliciumoxydfilms. Wenn jedoch die Gatespan­ nung höher ist, ist die Verschiebung der Schwellenwerte bei dem Stickoxydfilm größer als bei dem Siliciumoxydfilm.
Wenn im Falle des PMOS-Feldeffekttransistors gemäß Fig. 76 der Absolutwert der Gatespannung kleiner wird, ist die Verschiebung der Schwellenwerte bei dem Stickoxydfilm unge­ fähr die gleiche wie bei dem Siliciumoxydfilm. D.h., die Widerstandsfähigkeit des Stickoxydfilms gegenüber bewegli­ chen Ladungsträgern ist die gleiche wie diejenige des Sili­ ciumoxydfilms. Wenn jedoch der Absolutwert der Gatespannung höher ist, ist die Verschiebung der Schwellenwerte bei dem Stickoxydfilm größer als diejenige bei dem Siliciumoxydfilm.
In "1982 Symposium on VLSI Technology Digest", Seite 40 von Eÿi Takeda und anderen ist beschrieben, daß bei einer Gatespannung von 4 V oder weniger hauptsächlich Drain-Lawinen­ ladungsträger erzeugt werden und bei einer Gatespan­ nung von 4 V oder mehr hauptsächlich Kanalelektronen erzeugt werden. Daher ist gemäß Fig. 75 in dem NMOS-Feldeffekttran­ sistor der Stickoxydfilm im Vergleich zum Siliciumoxydfilm widerstandsfähiger gegenüber beweglichen Drain-Lawinenla­ dungsträgern und der Siliciumoxydfilm im Vergleich zum Stickoxydfilm widerstandsfähiger gegenüber beweglichen Kanalelektronen. Bei dem PMOS-Feldeffekttransistor zeigen der Siliciumoxydfilm und der Stickoxydfilm ungefähr die gleiche Widerstandsfähigkeit gegenüber beweglichen Drain-La­ winenladungsträgern, während der Siliciumoxydfilm im Vergleich zum Stickoxydfilm gegenüber beweglichen Kanallö­ chern widerstandsfähiger ist.
In einer komplementären MOS-Schaltung (CMOS-Schaltung) kann entweder an einen NMOS-Transistor oder an einen PMOS-Transistor eine hohe Gatespannung angelegt werden. Gemäß der vorstehenden Beschreibung anhand von Fig. 75 und 76 ist dann, wenn als Gateisolierfilm der Stickoxydfilm verwendet wird und der Absolutwert der Gatespannung höher als derjeni­ ge bei der Verwendung des Siliciumoxydfilms als Gateisolier­ film ist, die Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern sowohl bei dem NMOS-Transistor als auch bei dem PMOS-Transistor verschlechtert. Infolgedessen entsteht dann, wenn in der CMOS-Schaltung der MOS-Transistor mit dem Stickoxydfilm als Gateisolierfilm eingesetzt ist, im Ver­ gleich zu dem Transistor mit dem Siliciumoxydfilm als Gate­ isolierfilm der Nachteil, daß die Widerstandsfähigkeit der Schaltung gegenüber beweglichen Ladungsträgern verringert ist.
Fig. 77 und 78 zeigen Spannung-Strom-Kennlinien des MOS-Feldeffekttransistors, der in dem vorangehend genannten Digest "International Electron Device Meeting 1989", Seite 267 beschrieben ist. Fig. 77 zeigt die Kennlinien des NMOS-Transistors, während Fig. 78 die Kennlinien des PMOS-Transistors zeigt. In den Figuren ist mit NO ein nitrierter Oxydfilm bzw. Stickoxydfilm dargestellt, während mit PO ein reiner Oxydfilm dargestellt ist.
Wenn gemäß Fig. 77 ein NMOS-Feldeffekttransistor mit einem Stickoxydfilm als Gateisolierfilm bei einer niedrigeren Gatespannung verwendet wird, zeigt dieser NMOS-Feldeffekt­ transistor eine geringere Stromsteuerfähigkeit als ein NMOS-Feldeffekttransistor mit dem reinen Oxydfilm als Gateiso­ lierfilm. Wenn gemäß Fig. 78 ein PMOS-Feldeffekttransistor mit dem Stickoxydfilm als Gateisolierfilm verwendet wird, zeigt dieser PMOS-Feldeffekttransistor bei beliebigen Gate­ spannungen eine geringere Stromsteuerfähigkeit als ein PMOS-Feldeffekttransistor mit dem reinen Oxydfilm als Gateiso­ lierfilm. Die Verschlechterung der Stromsteuerfähigkeit ist eine Verschlechterung der Leistungsfähigkeit der Schaltungen bei höheren Geschwindigkeiten.
Mit zunehmender Anzahl von Störstellen werden die Eigen­ schaften des Feldeffekttransistors schlechter. Aus ausge­ führten Versuchen ist zu schließen, daß ein Nitridfilm mehr Störstellen enthält als ein nitrierter Oxydfilm bzw. Stick­ oxydfilm. Dies wird bei Ausführungsbeispielen der Erfindung beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekt­ transistor zu schaffen, der einen nitrierten Oxydfilm mit hoher Widerstandsfähigkeit gegenüber beweglichen Ladungsträ­ gern bei hoher Gatespannung enthält.
Ferner soll mit der Erfindung ein Feldeffekttransistor geschaffen werden, der selbst dann eine höhere Widerstands­ fähigkeit gegenüber beweglichen Ladungsträgern bei hoher und bei niedriger Gatespannung hat, wenn er einen nitrierten Oxydfilm enthält.
Weiterhin soll mit der Erfindung ein Feldeffekttransistor geschaffen werden, der selbst dann, wenn er einen nitrierten Oxydfilm enthält, eine höhere Stromsteuerfähigkeit bei niedriger Gatespannung zeigt.
Es ist ferner Aufgabe der Erfindung, ein Verfahren zum Herstellen eines Feldeffekttransistors zu schaffen, der auch dann, wenn er einen nitrierten Oxydfilm enthält, eine höhere Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei hoher Gatespannung hat.
Weiterhin soll mit der Erfindung ein Verfahren zum Herstel­ len eines Feldeffekttransistors mit einem nitrierten Oxyd­ film mit verringerten Grenzflächenzustand geschaffen werden.
Mit der Erfindung soll ein Verfahren zum Herstellen eines Feldeffekttransistors geschaffen werden, der zweierlei Arten von nitrierten Oxydfilmen mit unterschiedlichen Stickstoff­ konzentrationen enthält.
Ferner soll mit einem erfindungsgemäßen Verfahren ein Feld­ effekttransistor mit einer weiter verbesserten Widerstands­ fähigkeit gegenüber beweglichen Ladungsträgern hergestellt werden können.
Mit der Erfindung soll ein Verfahren zum Herstellen eines Feldeffekttransistors geschaffen werden, der eine verbesser­ te Stromsteuerfähigkeit bei niedriger Gatespannung zeigt.
Gemäß einem ersten Aspekt der Erfindung enthält ein Feldef­ fekttransistor einen auf einer Hauptfläche eines Halbleiter­ substrats ausgebildeten nitrierten Oxydfilm und einen auf der Hauptfläche ausgebildeten Oxydfilm mit einer Stickstoff­ konzentration, die gleich "0" oder geringer als die Stick­ stoffkonzentration in dem nitrierten Oxydfilm ist. Bewegli­ che Kanal-Ladungsträger sind bewegliche Kanallöcher und bewegliche Kanalelektronen.
Gemäß einem zweiten Aspekt der Erfindung enthält ein Feldef­ fekttransistor einen nitrierten Oxydfilm, der auf einer Hauptfläche eines Halbleitersubstrats ausgebildet ist und der eine Stickstoffkonzentration hat, die von einer Source­ zone weg zu einer Drainzone hin größer wird.
Gemäß einem dritten Aspekt der Erfindung besteht ein Verfah­ ren zum Herstellen eines Feldeffekttransistors aus folgenden Schritten: Bilden eines Siliciumoxydfilms an einer Hauptflä­ che eines Halbleitersubstrats, Bilden einer Gateelektrode auf einem Siliciumoxydfilm und Umformen des nahe an einem Seitenbereich der Gateelektrode liegenden Siliciumoxydfilms zu einem nitrierten Oxydfilm.
Gemäß einem vierten Aspekt der Erfindung umfaßt ein Verfah­ ren zum Herstellen eines Feldeffekttransistors folgende Schritte: Bilden eines Siliciumoxydfilms auf einer Hauptflä­ che eines Halbleitersubstrats, Bilden einer Gateelektrode auf dem Siliciumoxydfilm, Entfernen des nahe an einem Sei­ tenbereich der Gateelektrode liegenden Siliciumoxydfilms und Formen eines nitrierten Oxydfilms an der Stelle, an der der Siliciumoxydfilm entfernt ist.
Gemäß einem fünften Aspekt der Erfindung besteht ein Verfah­ ren zum Herstellen eines Feldeffekttransistors aus folgenden Schritten: Bilden eines ersten nitrierten Oxydfilms auf einer Hauptfläche eines Halbleitersubstrats, Bilden einer Gateelektrode auf dem ersten nitrierten Oxyydfilm, Entfernen des nahe an einem Seitenbereich der Gateelektrode liegenden ersten nitrierten Oxydfilms und Bilden eines zweiten ni­ trierten Oxydfilms mit einer Stickstoffkonzentration, die höher als diejenige des ersten nitrierten Oxydfilms ist, an der Stelle, an der der erste nitrierte Oxydfilm entfernt ist.
Gemäß einem sechsten Aspekt der Erfindung enthält ein Feld­ effekttransistor eine Gateelektrode und einen Seitenwand­ film, die auf einem nitrierten Oxydfilm ausgebildet sind.
Gemäß einem siebenten Aspekt der Erfindung enthält ein Feldeffekttransistor ein Halbleitersubstrat mit einer Haupt­ fläche, eine Sourcezone und eine Drainzone, die in Abstand voneinander in der Hauptfläche des Substrats ausgebildet sind und zwischen denen eine Kanalzone gebildet ist, einen Gateisolierfilm, der zumindest über der Kanalzone auf der Hauptfläche des Substrats liegt, und eine Gateelektrode auf dem Gateisolierfilm, wobei der Gateisolierfilm jeweils eine erste und eine zweite Zone aus Siliciumoxyd bzw. nitriertem Oxyd enthält.
Es wird nun der erste Aspekt der Erfindung beschrieben. Bei hoher Gatespannung sind die beweglichen Ladungsträger haupt­ sächlich Kanal-Ladungsträger. Gemäß dem ersten Aspekt der Erfindung wird auf den Bereich der Injektion von beweglichen Kanal-Ladungsträgern in die Hauptfläche des Halbleitersub­ strats ein Oxydfilm gebildet. Da der Oxydfilm gegenüber beweglichen Kanal-Ladungsträgern widerstandsfähig ist, zeigt der Oxydfilm eine höhere Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei hoher Gatespannung. Bei niedriger Gatespannung sind die beweglichen Ladungsträger hauptsächlich die Drain-Lawinenladungsträger. Gemäß dem ersten Aspekt der Erfindung wird an dem Bereich der Injekti­ on der Drain-Lawinenladungsträger in die Hauptfläche des Halbleitersubstrats der nitrierte bzw. Stickoxydfilm gebil­ det. Der nitrierte Oxydfilm ist widerstandsfähig gegenüber beweglichen Drain-Lawinenladungsträgern.
Gemäß dem zweiten Aspekt der Erfindung wird die gleiche Wirkung wie bei dem ersten Aspekt dadurch erreicht, daß die Stickstoffkonzentration in dem nitrierten Oxydfilm von der Sourcezone weg zu der Drainzone hin erhöht wird.
Gemäß dem dritten Aspekt der Erfindung wird der Silicium­ oxydfilm auf der Hauptfläche des Halbleitersubstrats ein­ schließlich des Bereichs der Injektion beweglicher Kanal-La­ dungsträger gebildet. Dies ermöglicht es, eine Struktur für den Fall herzustellen, daß gemäß dem ersten Aspekt die Stickstoffkonzentration in dem Oxydfilm "0" ist.
Es wird nun der vierte Aspekt der Erfindung beschrieben. Wenn durch Ätzen oder dergleichen ein Siliciumoxydfilm beschädigt wird, wird der in dem Film enthaltene Grenzflä­ chenzustand größer. Wenn dieser Siliciumoxydfilm einen nitrierten Oxydfilm bildet, tritt in diesem ein höherer Grenzflächenzustand auf. Gemäß dem vierten Aspekt der Erfin­ dung wird kein derartiger nitrierter Oxydfilm gebildet, da an dem Bereich der Injektion der beweglichen Drain-Lawinen­ ladungsträger der Siliciumoxydfilm entfernt wird, um dort einen neuen nitrierten Oxydfilm zu bilden.
Gemäß dem fünften Aspekt der Erfindung kann ein Feldeffekt­ transistor mit zweierlei Arten von nitrierten Oxydfilmen hergestellt werden, die unterschiedliche Stickstoffkonzen­ trationen haben.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem ersten Ausführungs­ beispiel der Erfindung.
Fig. 2 ist eine grafische Darstellung, die den Zusammenhang zwischen einer Belastungsdauer und einer gesamten Gatespannungsverschiebung bei unterschiedlichen Nitriertemperaturen veranschaulicht.
Fig. 3 ist eine schematische Darstellung eines Lampenerhitzungsgerätes.
Fig. 4 bis 7 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt bei dem Verfahren zum Herstellen des Feldef­ fekttransistors gemäß dem ersten Ausführungsbeispiel zeigen.
Fig. 8 bis 12 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten und einen fünften Schritt bei einem anderen Beispiel für das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel zeigen.
Fig. 13 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zweiten Ausführungs­ beispiel der Erfindung.
Fig. 14 bis 17 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt bei dem Verfahren zum Herstellen des Feldef­ fekttransistors gemäß dem zweiten Ausführungsbeispiel zei­ gen.
Fig. 18 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem dritten Ausführungs­ beispiel der Erfindung.
Fig. 19 bis 22 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt bei dem Verfahren zum Herstellen des Feldef­ fekttransistors gemäß dem dritten Ausführungsbeispiel zei­ gen.
Fig. 23 ist eine schematische Schnittansicht eines Feldeffekttransistors mit herkömmlicher LDD-Struktur.
Fig. 24 ist eine vergrößerte Darstellung eines in Fig. 23 mit B bezeichneten Teils.
Fig. 25 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem vierten Ausführungs­ beispiel der Erfindung.
Fig. 26 bis 29 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt bei dem Verfahren zum Herstellen des Feldef­ fekttransistors gemäß dem vierten Ausführungsbeispiel zei­ gen.
Fig. 30 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem fünften Ausführungs­ beispiel der Erfindung.
Fig. 31 bis 38 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten, einen fünften, einen sechsten, einen siebenten und einen achten Schritt bei dem Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünften Ausführungsbeispiel zeigen.
Fig. 39 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem sechsten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 40 bis 47 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten, einen fünften, einen sechsten, einen siebenten und einen achten Schritt bei dem Verfahren zum Herstellen des Feldeffekttransistors gemäß dem sechsten Ausführungsbeispiel zeigen.
Fig. 48 ist eine grafische Darstellung, die den Zusammenhang zwischen einer Nitriertemperatur und einer Schwellenspannungsverschiebung unter der Bedingung veran­ schaulicht, daß bewegliche Drain-Lawinenladungsträger er­ zeugt werden.
Fig. 49 ist eine grafische Darstellung, die den Zusammenhang zwischen der Nitriertemperatur und der Schwellenspannungsverschiebung unter der Bedingung veran­ schaulicht, daß bewegliche Kanalelektronen erzeugt werden.
Fig. 50 ist eine grafische Darstellung, die den Zusammenhang zwischen Eeff und µeff im Falle von Gate­ isolierfilmen NO, OX und RNO veranschaulicht.
Fig. 51 ist eine grafische Darstellung, die den Zusammenhang zwischen einer Nitriertemperatur und µeff im Falle von Gateisolierfilmen NO, OX und RNO veranschau­ licht.
Fig. 52 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem siebenten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 53 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem achten Ausführungs­ beispiel der Erfindung.
Fig. 54 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem neunten Ausführungs­ beispiel der Erfindung.
Fig. 55 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zehnten Ausführungs­ beispiel der Erfindung.
Fig. 56 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem elften Ausführungs­ beispiel der Erfindung.
Fig. 57 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zwölften Ausfüh­ rungsbeispiel der Erfindung.
Fig. 58 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem dreizehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 59 bis 62 sind Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt bei dem Verfahren zum Herstellen des Feldef­ fekttransistors gemäß dem dreizehnten Ausführungsbeispiel zeigen.
Fig. 63 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem vierzehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 64 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem fünfzehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 65 bis 67 sind Schnittansichten, die jeweils einen ersten, einen zweiten und einen dritten Schritt bei dem Verfahren zum Herstellen des Feldeffekttran­ sistors gemäß dem fünfzehnten Ausführungsbeispiel zeigen.
Fig. 68 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem sechzehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 69 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem siebzehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 70 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem achtzehnten Ausfüh­ rungsbeispiel der Erfindung.
Fig. 71 ist eine schematische Schnittansicht eines herkömmlichen Feldeffekttransistors.
Fig. 72 ist eine schematische Schnittansicht eines Feldeffekttransistors für die Beschreibung von beweg­ lichen Kanalelektronen.
Fig. 73 ist eine Schnittansicht eines Feldef­ fekttransistors für die Beschreibung von beweglichen Drain-Lawinenladungsträgern.
Fig. 74 ist eine grafische Darstellung, die den Zusammenhang zwischen der Konzentration in einer Drain­ zone niedriger Konzentration und der Menge an injizierten beweglichen Ladungsträgern veranschaulicht.
Fig. 75 ist eine grafische Darstellung, die den Zusammenhang zwischen einer Gatespannung und einer Schwellenspannungsverschiebung in den Fällen zeigt, daß ein Gateisolierfilm eines NMOS-Feldeffekttransistors ein ni­ trierter Oxydfilm bzw. ein Siliciumoxydfilm ist.
Fig. 76 ist eine grafische Darstellung, die den Zusammenhang zwischen der Gatespannung und der Schwel­ lenspannungsverschiebung in den Fällen veranschaulicht, daß ein Gateisolierfilm eines PMOS-Feldeffekttransistors ein nitrierter Oxydfilm bzw. ein Siliciumoxydfilm ist.
Fig. 77 ist eine grafische Darstellung von Kennlinien für Stromsteuerfähigkeiten jeweils in dem Fall, daß ein Gateisolierfilm eines NMOS-Feldeffekttransistors ein nitrierter Oxydfilm bzw. ein Siliciumoxydfilm ist.
Fig. 78 ist eine grafische Darstellung von Kennlinien für Stromsteuerfähigkeiten jeweils in dem Fall, daß ein Gateisolierfilm eines PMOS-Feldeffekttransistors ein nitrierter Oxydfilm bzw. ein Siliciumoxydfilm ist.
1. Ausführungsbeispiel
Fig. 1 ist eine schematische Schnittansicht eines erfin­ dungsgemäßen Feldeffekttransistors gemäß einem ersten Aus­ führungsbeispiel. In einem Siliciumsubstrat 1 sind in Ab­ stand voneinander eine Sourcezone 3a und eine Drainzone 3b ausgebildet. Das Siliciumsubstrat 1 hat eine Hauptfläche 2. Auf einem Bereich der Injektion von beweglichen Drain-La­ winenladungsträgern in die Hauptfläche 2 ist ein nitrier­ ter bzw. Stickoxydfilm 5 gebildet. Auf einem Bereich der Injektion von beweglichen Kanallöchern (Kanalelektronen) in die Hauptfläche 2 ist ein Siliciumoxydfilm 9 (typischerweise aus SiO2) gebildet. Der Stickoxydfilm 5 und der Silicium­ oxydfilm 9 bilden einen Gateisolierfilm.
Die beweglichen Kanal-Ladungsträger (Löcher oder Elektronen) und die beweglichen Drain-Lawinenladungsträger werden je­ weils nahe an der Drainzone 3b erzeugt. Im Vergleich zu den Drain-Lawinenladungsträgern werden jedoch die Kanal-Ladungs­ träger bei einer höheren Gatespannung erzeugt. Daher wird im Vergleich zu der Injektion von Löchern oder Elektronen in den Gateisolierfilm durch die Lawinenladungsträger-Erschei­ nung die Injektion von Löchern oder Elektronen in den Gate­ isolierfilm bei der Kanal-Ladungsträger-Erscheinung stärker durch die Gatespannung beeinflußt. Infolgedessen liegt ein Bereich 8 der Injektion von beweglichen Kanallöchern oder Kanalelektronen näher an der Sourcezone 3a als ein Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern. Eine Gateelektrode ist mit 7 bezeichnet. Als Material für die Gateelektrode kann polykristallines Silicium, Metall oder eine Schichtung aus polykristallinem Silicium und Silicid verwendet werden.
Es wird nun der Umstand erläutert, daß die Störstellendichte eines nitrierten bzw. Stickoxydfilms niedriger als diejenige eines Siliciumoxydfilms ist. Es ist bekannt, daß die Stör­ stellendichte eines Siliciumnitridfilms 100- bis 1000mal höher als diejenige des Siliciumoxydfilms ist. Dies ist beispielsweise in "The Si-SiO2 System" von Pieter Balk, Seite 32, Materials Science Monographs, veröffentlicht von Elsevier beschrieben.
Fig. 2 ist eine grafische Darstellung, die von den Erfindern am 8. Dezember 1991 in einem Artikel mit dem Titel "IEDM91 Hot-Carrier-Resistant Strukture By Re-Oxidized Nitrided Oxide Sidewall For Highly Reliable And High Performance LDD Mosfets" veröffentlicht ist. Eine Belastungszeit in Fig. 2 ist eine Zeit, während der ein Strom FN fließt. Der Strom FN ist ein Strom, der durch eine Gateelektrode und ein Substrat fließt. Die gesamte Gatespannungsverschiebung ist die Diffe­ renz zwischen einer Gatespannung, die angelegt wird, wenn der Strom FN zu fließen beginnt, und einer Gatespannung, die angelegt wird, nachdem der Strom FN über eine vorbestimmte Zeitspanne geflossen ist. RNO ist ein nitrierter Oxydfilm und OX ist ein Siliciumoxydfilm. NO ist ein Film, der nach dem Nitrieren nicht nachoxydiert ist. Die in der grafischen Darstellung angegebenen Temperaturen sind Nitriertemperatu­ ren.
Aus der grafischen Darstellung ist ersichtlich, daß die gesamte Gatevorspannungsverschiebung bei einem RNO-Film zehnmal geringer ist als bei einem OX-Film. Da die Störstel­ lendichte zu der gesamten Gatespannungsverschiebung propor­ tional ist, ist ersichtlich, daß die Störstellendichte von RNO zehnmal geringer ist als diejenige von OX. Infolgedessen ist festzustellen, daß die Störstellendichte von RNO niedri­ ger als diejenige des Siliciumnitridfilms ist.
Der Feldeffekttransistor nach Fig. 1 ist im Vergleich zu dem Fall, daß der ganze Gateisolierfilm durch einen nitrierten bzw. Stickoxydfilm gebildet ist, gemäß der Darstellung in Fig. 75 und 76 bei hoher Gatespannung (bzw. bei dem PMOS-Feldeffekttransistor bei hohem Absolutwert der Gatespannung) widerstandsfähig gegenüber beweglichen Ladungsträgern. Wenn der Feldeffekttransistor nach Fig. 1 ein NMOS-Feldeffekt­ transistor ist, ist dieser gemäß Fig. 75 auch bei niedriger Gatespannung gegenüber beweglichen Ladungsträgern wider­ standsfähig. Wenn der Feldeffekttransistor nach Fig. 1 der NMOS-Feldeffekttransistor ist, ist gemäß Fig. 77 die Strom­ steuerfähigkeit bei niedriger Gatespannung im Vergleich zu dem Feldeffekttransistor mit dem Gateisolierfilm erhöht, der gänzlich aus einem nitrierten Oxydfilm gebildet ist. Wenn der Feldeffekttransistor nach Fig. 1 ein PMOS-Feldeffekt­ transistor ist, ist gemäß Fig. 78 die Stromsteuerfähigkeit bei irgendeiner Gatespannung im Vergleich zu dem Transistor mit dem Gateisolierfilm erhöht, der gänzlich aus dem ni­ trierten Oxydfilm bzw. Stickoxydfilm gebildet ist.
Es wird nun ein Lampenerhitzungsgerät beschrieben, das zum Bilden eines nitrierten bzw. Stickoxydfilms verwendet wird. Fig. 3 ist eine schematische Darstellung des Lampenerhit­ zungsgerätes. Auf einem Hauptteil 51 des Gerätes ist eine Kammer 52 angeordnet. Zwischen der Kammer 52 und dem Haupt­ teil 51 ist eine Dichtung 53 angebracht, die das Innere der Kammer 52 in einem Unterdruckzustand hält.
In der Kammer 52 ist ein Plättchenträger 54 angebracht, auf den ein Siliciumplättchen 55 aufgelegt wird. Oberhalb des Siliciumplättchens 55 ist eine Lampe 56 angebracht. Die Lampe 56 ist elektrisch über einen Anschluß 57 an eine Stromquelle und ein Steuersystem 58 außerhalb des Hauptteils 51 angeschlossen.
Ein nahe an dem Siliciumplättchen 55 angeordnetes Thermoele­ ment 59 ist gleichfalls über den Anschluß 57 mit der Strom­ quelle und dem Steuersystem 58 verbunden. Die Ausgangslei­ stung der Stromquelle wird durch das Steuersystem 58 entsprechend der durch das Thermoelement gemessenen Tempera­ tur derart gesteuert, daß die Temperatur in der Kammer 52 auf eine Solltemperatur eingestellt wird. Außerdem kann zum Wechseln einer Atmosphäre bei dem Erhitzen die Kammer 52 mittels einer Vakuumpumpe evakuiert werden. Ferner kann in die Kammer 52 Ammoniumgas oder dergleichen eingeleitet werden.
Es wird nun ein Verfahren zum Herstellen eines Feldeffekt­ transistors gemäß dem ersten Ausführungsbeispiel beschrie­ ben. Gemäß Fig. 4 wird eine Hauptfläche des Siliciumsub­ strats 11 oxidiert, um den Siliciumoxydfilm 9 in einer Dicke von ungefähr 10 nm zu bilden. Dann wird auf dem Silicium­ oxydfilm 9 aus polykristallinem Silicium eine Nitriersperr­ maske 21 mit ungefähr 200 nm Dicke gebildet, die durch Fotolithographie und Ätzen in eine gewünschte Form gebracht wird. Die Ätzrate der Nitriersperrmaske 21 unterscheidet sich stark von derjenigen des Siliciumoxydfilms 9 und die Nitriersperrmaske 21 muß derart beschaffen sein, daß das Nitrieren eines unter der Nitriersperrmaske 21 liegenden Films verhindert ist. Unter diesem Gesichtspunkt wird als Material für die Nitriersperrmaske 21 polykristallines Silicium verwendet.
Durch Lampenerhitzung wird der nitrierte Oxydfilm 5 gemäß Fig. 5 geformt. Die Erhitzung mit den Lampen erfolgt mittels des in Fig. 3 gezeigten Gerätes. Die Bedingungen hierbei sind: Temperatur in der Kammer 900°C, Atmosphäre mit 100% Ammoniumgas und Erhitzungsdauer von ungefähr 30 s. Der nitrierte Oxydfilm kann nötigenfalls in einer Sauerstoffat­ mosphäre oxydiert oder in einem inerten Gas ausgeglüht bzw. erhitzt werden.
Gemäß Fig. 6 wird der Nitriersperrfilm 21 entfernt. Dann wird auf dem Siliciumoxydfilm 9 und dem Stickoxydfilm 5 ein Film aus polykristallinem Silicium gebildet und aus diesem durch Fotolithographie und Ätzen die Gateelektrode 7 gemäß Fig. 7 geformt. Durch Implantieren von Ionen in das Sili­ ciumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske wird der in Fig. 1 gezeigte Feldeffekttransistor gemäß dem ersten Ausführungsbeispiel fertig-gestellt.
Es wird nun ein anderes Beispiel für das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem ersten Aus­ führungsbeispiel beschrieben. Gemäß Fig. 8 wird auf der Hauptfläche des Siliciumsubstrats 1 der Siliciumoxydfilm 9 in einer Dicke von ungefähr 10 nm gebildet. Dann wird auf dem Siliciumoxydfilm 9 ein Film 7a aus polykristallinem N-Silicium gebildet. Dessen Dicke wird auf ungefähr 300 nm eingestellt. Der Film 7a aus dem polykristallinem Silicium wird dann durch Fotolithographie und Ätzen auf eine ge­ wünschte Form gebracht.
Durch Lampenerhitzung wird der nitrierte Oxydfilm 5 gemäß Fig. 9 gebildet. Die Bedingungen hierbei sind gleich den vorangehend genannten Bedingungen. Gemäß Fig. 10 wird dann durch Fotolithographie und Ätzen der Film 7a aus dem poly­ kristallinen Silicium zu einer gewünschten Form bearbeitet. Ein hierbei verwendeter Fotolack ist mit 60 bezeichnet.
Nach dem Abtragen des Fotolacks 60 wird in einem Mischgas aus Wasserstoffchlorid und Silan die Temperatur erhöht, wodurch gemäß Fig. 11 selektiv auf der Oberfläche des Films 7a aus dem polykristallinen Silicium ein Film 7b aus poly­ kristallinem Silicium abgelagert wird, um die Gateelektrode 7 zu bilden. Der Film 7b aus dem polykristallinen Silicium liegt über dem nitrierten Oxydfilm 5.
Gemäß Fig. 12 werden der Siliciumoxydfilm 9 und der Stick­ oxydfilm 5 beiderseits der Gateelektrode 7 entfernt. Durch Implantieren von Ionen in das Siliciumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Source­ zone und eine Drainzone gebildet, wodurch der in Fig. 1 gezeigte Feldeffekttransistor gemäß dem ersten Ausführungs­ beispiel fertiggestellt wird.
2. Ausführungsbeispiel
Fig. 13 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem zweiten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 1 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. Das zweite Ausführungsbeispiel ist mit dem ersten Ausführungsbeispiel in der Beziehung identisch, daß auf dem Bereich 4 der Injektion von Drain-Lawinenladungsträ­ gern ein Stickoxydfilm 5a ausgebildet ist und auf dem Be­ reich 8 der Injektion von Kanal-Ladungsträgern der Silicium­ oxydfilm 9 gebildet ist. Das zweite Ausführungsbeispiel unterscheidet sich jedoch von dem ersten Ausführungsbeispiel darin, daß in einem bestimmten Bereich zwischen der Source­ zone 3a und dem Bereich 8 der Injektion der Kanal-Ladungs­ träger bzw. Löcher oder Elektronen in die Hauptfläche 2 ein nitrierter Oxydfilm 5b gebildet ist. Da bei dem zweiten Ausführungsbeispiel der Gateisolierfilm größtenteils ein Stickoxydfilm ist, ist im Vergleich zu dem ersten Ausfüh­ rungsbeispiel bei dem NMOS-Feldeffekttransistor die Strom­ steuerfähigkeit bei niedriger Gatespannung verringert (siehe Fig. 77). Der Stickoxydfilm zeigt jedoch im Vergleich zu dem Siliciumoxydfilm eine stärkere Wirkung hinsichtlich des Verhinderns der Diffusion von Bor. Daher kann bei dem Dotie­ ren von Bor in die Gateelektrode die Diffusion von Bor in eine Kanalzone bei diesem zweiten Ausführungsbeispiel ver­ hindert werden, bei dem ein Großteil des Gateisolierfilms der nitrierte Oxydfilm ist.
Es wird nun ein Verfahren zum Herstellen des Feldeffekttran­ sistors gemäß dem zweiten Ausführungsbeispiel beschrieben. Gemäß Fig. 14 wird auf der Hauptfläche des Siliciumsubstrats 1 der Siliciumoxydfilm 9 gebildet, auf dem eine Nitrier­ sperrmaske 21 ausgebildet wird. Als Material für die Ni­ triersperrmaske 21 wird das gleiche wie bei dem ersten Ausführungsbeispiel verwendet. Die Nitriersperrmaske 21 wird dann durch Fotolithographie und Ätzen in eine vorbestimmte Form gebracht.
Mittels des in Fig. 3 gezeigten Lampenerhitzungsgerätes wird ein nitrierter Oxydfilm 5 gemäß Fig. 15 gebildet. Der Film unterhalb der Nitriersperrmaske 21 wird nicht nitriert und bleibt der Siliciumoxydfilm 9.
Gemäß Fig. 16 wird die Nitriersperrmaske 21 entfernt. Dann wird auf dem Siliciumoxydfilm 9 und dem Stickoxydfilm 5 ein Film aus polykristallinem Silicium gebildet. Gemäß Fig. 17 wird dieser Film aus polykristallinem Silicium einer vorbe­ stimmten Formung unterzogen, um die Gateelektrode 7 zu bilden. Durch Implantieren von Ionen in das Siliciumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Sourcezone und eine Drainzone gebildet, wodurch der in Fig. 13 gezeigte Feldeffekttransistor gemäß dem zweiten Ausfüh­ rungsbeispiel fertiggestellt wird.
3. Ausführungsbeispiel
Fig. 18 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem dritten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des Feldeffekttransi­ stors nach Fig. 1 sind mit den gleichen Bezugszeichen be­ zeichnet. Bei dem dritten Ausführungsbeispiel ist der ni­ trierte Oxydfilm 5 auch auf dem Bereich 8 der Injektion von beweglichen Kanal-Ladungsträgern bzw. Kanallöchern oder Kanalelektronen ausgebildet. Die Stickstoffkonzentration im nitrierten Oxydfilm 5 wird von einem Punkt A weg zu einem Punkt B hin höher. Wenn die Stickstoffkonzentration in dem nitrierten Oxydfilm geringer wird, wird die Widerstandsfä­ higkeit gegenüber beweglichen Kanal-Ladungsträgern besser. Wenn die Stickstoffkonzentration in dem nitrierten Oxydfilm höher wird, wird die Widerstandsfähigkeit gegenüber bewegli­ chen Drain-Lawinenladungsträgern besser. Dies wird nachfol­ gend beschrieben.
Es wird nun ein Verfahren zum Herstellen des Feldeffekttran­ sistors gemäß dem dritten Ausführungsbeispiel beschrieben. Gemäß Fig. 19 wird auf der Hauptfläche des Siliciumsubstrats 1 der Siliciumoxydfilm 9 gebildet, auf dem eine Nitrier­ sperrmaske 21 ausgebildet wird. Als Material für die Ni­ triersperrmaske 21 wird das gleiche Material wie bei dem ersten Ausführungsbeispiel verwendet. Auf die Nitriersperr­ maske 21 wird ein Abdecklack 61 aufgebracht, der dann einer vorbestimmten Formung unterzogen wird. Durch stark isotropes Ätzen wird die Nitriersperrmaske 21 unter Verwendung des Abdecklacks 61 als Maske geätzt. Dies ergibt eine abge­ schrägte Seitenfläche der Nitriersperrmaske 21. Dann wird der Fotolack 61 entfernt.
Mittels des in Fig. 3 gezeigten Lampenerhitzungsgerätes wird ein nitrierter Oxydfilm 5 gemäß Fig. 20 gebildet. Da an dem abgeschrägten Bereich der Nitriersperrmaske 21 deren Dicke geringer wird, wird der darunterliegende Siliciumoxydfilm 9 stärker nitriert. Dies ermöglicht das Bilden eines nitrier­ ten Oxydfilms 5, dessen Stickstoffkonzentration in Pfeil­ richtung höher wird.
Gemäß Fig. 21 wird die Nitriersperrmaske 21 entfernt. Dann wird auf dem Siliciumoxydfilm 9 und dem nitrierten Oxydfilm 5 ein Film aus polykristallinem Silicium gebildet. Der Film aus polykristallinem Silicium wird in eine vorbestimmte Form gebracht, um die Gateelektrode 7 gemäß Fig. 22 zu bilden. Durch Implantation von Ionen in das Siliciumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Source­ zone und eine Drainzone gebildet, wodurch der in Fig. 18 gezeigte Feldeffekttransistor gemäß dem dritten Ausführungs­ beispiel fertiggestellt wird.
4. Ausführungsbeispiel
Fig. 23 ist eine schematische Schnittansicht eines NMOS-Tran­ sistors mit herkömmlicher LDD-Struktur, d. h., mit leicht dotiertem Drain. Gleiche Bestandteile wie diejenigen des in Fig. 1 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. An der Innenseite einer Drainzone 19b hoher Konzentration ist eine Drainzone 15b niedriger Konzentration gebildet. An der Innenseite einer Sourcezone 19a hoher Konzentration ist eine Sourcezone 15a niedriger Konzentration gebildet. Beiderseits der Gateelektrode 7 sind Seitenwandisolierfilme 13a und 13b gebildet.
Wenn eine Kanallänge A 0,6 µm oder mehr beträgt, kann die Drainzone 15b niedriger Konzentration unter Verwendung von Phosphor gebildet werden. Falls jedoch die Kanallänge A kleiner wird, muß die Drainzone 15b niedriger Konzentration unter Verwendung von Arsen gebildet werden, das einen klei­ neren Thermodiffusionskoeffizienten hat als Phosphor. Da aber bei der Verwendung von Arsen ein Fremdstoffprofil einen steileren Gradienten hat, wird ein elektrisches Feld an einer Grenzschicht zwischen der Drainzone 15b geringer Konzentration und der Drainzone 19b hoher Konzentration und an der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und einer Kanalzone 11 gebündelt. An den Stellen, an denen das elektrische Feld konzentriert ist, kann eine Stoßionisation auftreten, so daß daher leicht die Drain-Lawinenladungsträger entstehen können.
Bei der LDD-Struktur entsteht bei einer Gatespannung, bei der die beweglichen Drain-Lawinenladungsträger erzeugt werden, gemäß Fig. 24 in dem Seitenwandisolierfilm 13b eine Schadstelle 17. Dies ist in dem vorangehend genannten Arti­ kel der Erfinder beschrieben. Diese Schadstelle ist ein Grenzflächenzustand bzw. ein Störstellenzustand. Durch die Schadstelle wird die Leitfähigkeit bzw. Steilheit beträcht­ lich verschlechtert. Die Steilheit ist der Kehrwert des Widerstandes bei eingeschaltetem Transistor. Durch die Verschlechterung der Steilheit wird der über den Transistor fließende Strom verringert.
Die Erfindung ist auch bei einem solchen Feldeffekttransi­ stor mit LDD-Struktur anwendbar. Fig. 25 ist eine schemati­ sche Schnittansicht eines Feldeffekttransistors gemäß dem vierten Ausführungsbeispiel. In einem Siliciumsubstrat 1 sind in Abstand voneinander eine Sourcezone 19a hoher Kon­ zentration und eine Drainzone 19b hoher Konzentration ausge­ bildet. Die Konzentration der Zonen hoher Konzentration beträgt 1×1020/cm3 oder mehr. An den Innenseiten der Sourcezone 19a und der Drainzone 19b mit der hohen Konzen­ tration sind jeweils eine Sourcezone 15a und eine Drainzone 15b niedriger Konzentration ausgebildet. Die Konzentration der Zonen niedriger Konzentration beträgt 1×1017/cm3 oder mehr. Auf der Hauptfläche des Siliciumsubstrats 1 werden ein Siliciumoxydfilm 9 und nitrierte Oxydfilme 5a und 5b gebil­ det. Auf dem Siliciumoxydfilm 9, dem nitrierten Oxydfilm 5a und dem nitrierten Oxydfilm 5b werden jeweils eine Gateelek­ trode 7, ein Seitenwandisolierfilm 13a und ein Seitenwand­ isolierfilm 13b gebildet.
In einem Bereich, in dem der Gradient des Verunreinigungs- bzw. Fremdstoffprofils steil ist, werden bewegliche Drain-Lawinen­ ladungsträger erzeugt. Bei dem vierten Ausführungs­ beispiel ist der Gradient des Fremdstoffprofils an einer Grenzfläche zwischen der Drainzone 15b niedriger Konzentra­ tion und der Drainzone 19b hoher Konzentration steiler als zwischen der Kanalzone 11 und der Drainzone 15b niedriger Konzentration, so daß daher der nitrierte Oxydfilm 5b in der in Fig. 25 dargestellten Lage ausgebildet wird. Wenn der Drain die LDD-Struktur hat, wird dadurch ein elektrisches Querfeld verringert, wodurch die Stoßionisation unterdrückt wird. Infolgedessen ist der Drain mit der LDD-Struktur gegenüber beweglichen Ladungsträgern widerstandsfähiger als ein einzelner Drain.
Es wird nun ein Verfahren zum Herstellen des in Fig. 25 gezeigten Feldeffekttransistors gemäß dem vierten Ausfüh­ rungsbeispiel beschrieben. Auf der Hauptfläche 2 des Silici­ umsubstrats 1 wird gemäß Fig. 26 der Siliciumoxydfilm 9 in einer Dicke von ungefähr 7 nm gebildet. Dann wird auf dem Siliciumoxydfilm 9 ein Film aus polykristallinem Silicium in einer Dicke von 200 bis 400 nm gebildet. Durch Fotolithogra­ phie und Ätzen wird die Gateelektrode 7 geformt. Die Gate­ länge wird auf 0,3 µm festgelegt.
Dann wird gemäß Fig. 27 der Siliciumoxydfilm 9 einer Lampen­ erhitzung in einer Ammoniumatmosphäre bei beispielsweise 900°C über 30 bis 60 s unterzogen. Damit wird der erhitzte Siliciumoxydfilm 9 nitriert. Danach wird der nitrierte Siliciumoxydfilm in einer Sauerstoffatmosphäre bei bei­ spielsweise 1000°C über 20 bis 120 s nachoxydiert, wodurch die nitrierten Oxydfilme 5a und 5b gebildet werden. Obgleich auch in die Gateelektrode 7 Stickstoff eintritt, entsteht keine Nitritschicht. Die Stickstoffkonzentration in den nitrierten Oxydfilmen 5a und 5b kann in Abhängigkeit von der Konzentration der Ammonium-Atmosphäre oder von der Nachoxy­ dierzeit gesteuert werden. Wenn als Gas für das Nitrieren N2O verwendet wird, ist ein Nachoxydieren unnötig, da in dem Gas kein Wasserstoff enthalten ist.
Dann wird unter Verwendung der Gateelektrode 7 als Maske beispielsweise Arsen mit 1×1013 bis 2×1014/cm3 bei 30 bis 70 keV implantiert, wodurch die Sourcezone 15a und die Drainzo­ ne 15b mit der niedrigen Konzentration gebildet werden. Die Sourcezone 15a und die Drainzone 15b mit der niedrigen Konzentration können vor dem Ausbilden der nitrierten Oxyd­ filme 5a und 5b gebildet werden.
Gemäß Fig. 28 wird auf der Hauptfläche 2 ein Siliciumoxyd­ film mit 50 bis 300 nm Dicke gebildet. Der Siliciumoxyd­ film wird dann durch anisotropes Ätzen zum Bilden der Sei­ tenwandisolierfilme 13a und 13b abgeätzt.
Gemäß Fig. 29 wird unter Verwendung der Gateelektrode 7 und der Seitenwandisolierfilme 13a und 13b als Maske in das Siliciumsubstrat 1 Arsen mit 1×1015/cm3 oder mehr bei einer Beschleunigungsenergie von 40 bis 70 keV implantiert. Durch Erhitzen ergeben sich die Sourcezone 19a und die Drainzone 19b mit der hohen Konzentration.
5. Ausführungsbeispiel
Fig. 30 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem fünften Ausführungsbeispiel. Bestandteile, die mit denjenigen des Feldeffekttransistors nach Fig. 25 identisch sind, sind mit den gleichen Bezugs­ zeichen bezeichnet. Wenn an der Grenzfläche zwischen der Kanalzone 11 und der Drainzone 15b niedriger Konzentration der Gradient der Fremdstoffkonzentration steiler ist als an der Grenzfläche zwischen der Drainzone 15b niedriger Konzen­ tration und der Drainzone 19b hoher Konzentration, entstehen an der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Kanalzone 11 bewegliche Drain-Lawinen­ ladungsträger. Daher muß in diesem Fall auf der Hauptfläche 2 über der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Kanalzone 11 ein nitrierter Oxydfilm gebildet werden. Das fünfte Ausführungsbeispiel ist ein Feldeffekttransistor mit einer derartigen Struktur.
Leitende Seitenwandfilme aus polykristallinem Silicium sind mit 24a und 24b bezeichnet. Die Seitenwandfilme 24a und 24b und die Gateelektrode 7 sind miteinander durch einen Film 26c aus polykristallinem Silicium verbunden. Auf diese Weise dienen die leitenden Seitenwandfilme 24a und 24b auch als Gateelektrode 7. Dies ist deshalb der Fall, weil ein Kanal für das Verbinden der Sourcezone 15a niedriger Konzentration und der Drainzone 15b niedriger Konzentration nicht allein mittels der Gateelektrode 7 gebildet werden kann.
Zum Isolieren der leitenden Seitenwandfilme 24a und 24b von der Sourcezone 19a und der Drainzone 19b mit der hohen Konzentration werden Siliciumoxydfilme 22a und 22b gebildet. Mit 26a und 26b sind Filme aus polykristallinem Silicium bezeichnet. Es wird nun ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünften Ausführungsbeispiel beschrieben.
Gemäß Fig. 31 werden auf der Hauptfläche 2 des Siliciumsub­ strats 1 nacheinander der Siliciumoxydfilm 9 und die Gate­ elektrode 7 ausgebildet. Unter Anwendung von chemischer Niederdruck-Dampfablagerung wird auf der Hauptfläche 2 ein Siliciumoxydfilm 28 in einer Dicke von 10 nm gemäß Fig. 32 gebildet.
Der Siliciumoxydfilm 28 wird gemäß Fig. 33 in einer reinen Ammoniumatmosphäre bei beispielsweise 950°C über 30 s ni­ triert. Ferner wird der nitrierte Siliciumoxydfilm über ungefähr 30 s bei beispielsweise 1000°C einer Nachoxydation in einer Sauerstoffatmosphäre unterzogen. Hierdurch ergibt der Siliciumoxydfilm 28 einen nitrierten Oxydfilm 5. Gemäß Fig. 34 wird auf der Hauptfläche 2 ein Film 24 aus bei­ spielsweise polykristallinem n-Silicium gebildet. Die Dicke des Siliciumfilms 24 wird auf 200 nm eingestellt.
Der Film 24 aus dem polykristallinem Silicium wird gemäß Fig. 35 derart geätzt, daß die leitenden Seitenwandfilme 24a und 24b entstehen. Dann werden in das Siliciumsubstrat 1 unter einem Winkel von beispielsweise 45° zur Hauptfläche 2 n-Fremdstoffe wie Arsen oder Phosphor implantiert, um da­ durch die Sourcezone 15a und die Drainzone 15b mit der niedrigen Konzentration zu bilden. Die Fremdstoffdosis wird auf 1×1013/cm1 eingestellt.
Gemäß Fig. 36 wird in das Siliciumsubstrat 1 Arsen mit 1×1015/cm3 Konzentration zum Bilden der Sourcezone 19a und der Drainzone 19b mit der hohen Konzentration implantiert. Da bei dem Bilden der Sourcezone 15a und der Drainzone 15b mit der niedrigen Konzentration die Fremdstoffe unter einem Winkel von 45° zur Hauptfläche 2 implantiert wurden, sind diese Zonen jeweils an der Innenseite der Sourcezone 19a bzw. der Drainzone 19b mit der hohen Konzentration gebildet.
Gemäß Fig. 37 wird auf der Hauptfläche 2 ein Siliciumoxyd­ film 22 gebildet.
Gemäß Fig. 38 wird der Siliciumoxydfilm 22 derart weggeätzt, daß nur die Siliciumoxydfilme 22a und 22b zurückbleiben. Auf der Hauptfläche 2 wird dann ein Film aus polykristallinem Silicium gebildet. Dieser Film wird derart auf eine vorbe­ stimmte Form gebracht, daß die Filme 26a, 26b und 26c ent­ stehen.
6. Ausführungsbeispiel
Fig. 39 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem sechsten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des Feldeffekttransi­ stors nach Fig. 25 sind mit den gleichen Bezugszeichen bezeichnet. Auf dem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern ist der nitrierte Oxydfilm 5b ausgebildet. Auf dem Bereich 8 der Injektion von beweglichen Kanallöchern, bzw. Kanalelektronen ist der nitrierte Oxyd­ film 5 ausgebildet. Die Stickstoffkonzentration in dem Oxydfilm 5 ist geringer als diejenige in dem Oxydfilm 5b.
Es wird nun die Erscheinung beschrieben, daß durch eine höhere Stickstoffkonzentration in dem nitrierten Oxydfilm die Widerstandsfähigkeit gegenüber beweglichen Drain-La­ winenladungsträgern verbessert ist. Fig. 48 ist eine grafische Darstellung, die in dem vorangehend genannten Artikel der Erfinder veröffentlicht ist. Auf der Horizontal­ achse ist die bei dem Bilden von Filmen angewandte Nitrier­ temperatur aufgetragen. Auf der Vertikalachse ist die Schwellenspannungsverschiebung, d. h., die Versetzung der Spannung Vth nach Belastungen aufgetragen. Bei kleinerer Versetzung von Vth ist die Widerstandsfähigkeit gegen beweg­ liche Drain-Lawinenladungsträger höher. Die Belastungen wurden unter Bedingungen ausgeführt, bei denen bei einer Drainspannung von 6,0 V die beweglichen Drain-Lawinenla­ dungsträger erzeugt wurden. Die Belastungsdauer betrug 1000 s. Mit RNO ist ein nitrierter Oxydfilm angegeben, mit OX ist ein Siliciumoxydfilm angegeben und mit NO ist ein Film angegeben, der nur nitriert, nicht nachoxydiert wurde.
Aus Fig. 48 ist ersichtlich, daß mit zunehmender Nitriertem­ peratur die Vth-Versetzung für RNO geringer wird. Wenn die gleiche Nitrierdauer vorausgesetzt ist, nimmt mit zunehmen­ der Nitriertemperatur die Stickstoffkonzentration in dem Film zu. Infolgedessen wird die Schwellenspannungsversetzung umso geringer, je höher die Stickstoffkonzentration in dem RNO-Film ist.
Es wird nun eine Erscheinung beschrieben, die darin besteht, daß bei geringerer Stickstoffkonzentration in dem nitrierten Oxydfilm die Widerstandsfähigkeit gegenüber beweglichen Kanallöchern bzw. Kanalelektronen zunimmt. Fig. 49 ist eine grafische Darstellung, die in dem vorangehend genannten Artikel der Erfinder veröffentlicht ist. In diesem Fall sind die Belastungen derart gewählt, daß sowohl die Drainspannung als auch die Gatespannung auf 6,0 V eingestellt ist. Unter diesen Bedingungen werden bewegliche Kanalelektronen er­ zeugt. Die Belastungsdauer ist auf 1000 s eingestellt. Aus Fig. 49 ist ersichtlich, daß bezüglich RNO dann, wenn die Nitrierzeit kürzer ist, die Vth-Versetzung geringer ist. Da die Nitriertemperatur zu der Stickstoffkonzentration in dem nitrierten Oxydfilm bzw. Stickoxydfilm proportional ist, ist bei geringerer Nitriertemperatur die Stickstoffkonzentration in dem Stickoxydfilm geringer. Daher ist dann, wenn die Stickstoffkonzentration in dem Stickoxydfilm geringer ist, die Vth-Verschiebung bzw. Schwellenwertversetzung geringer.
Da bei dem sechsten Ausführungsbeispiel des Feldeffekttran­ sistors als Gateisolierfilm der nitrierte Oxydfilm verwendet wird, sind im Vergleich zu einem Feldeffekttransistor mit einem Siliciumoxydfilm als Gateisolierfilm die Widerstands­ fähigkeit gegenüber beweglichen Kanal-Ladungsträgern und die Stromsteuerfähigkeit bei niedriger Gatespannung verschlech­ tert. Aus Fig. 49 ist jedoch ersichtlich, daß dann, wenn bei der Bildung des nitrierten Oxydfilms 5 die Nitriertemperatur auf 900°C oder weniger eingestellt wird, die Widerstandsfä­ higkeit gegenüber den beweglichen Kanallöchern oder Kanal­ elektronen ungefähr die gleiche wie in dem Fall ist, daß bei dem Feldeffekttransistor als Gateisolierfilm der Silicium­ oxydfilm verwendet wird. Der Wert der Stromsteuerfähigkeit bei niedriger Gatespannung kommt im Falle eines Feldeffekt­ transistors mit einem Siliciumnitritfilm als Gateisolierfilm demjenigen im Falle des Feldeffekttransistors mit dem Sili­ ciumoxydfilm als Gateisolierfilm nahe. Die Ursachen dafür werden unter Bezugnahme auf die Fig. 50 und 51 beschrieben. Die Fig. 50 und 51 sind in dem vorangehend genannten Artikel der Erfinder veröffentlichte grafische Darstellungen.
Zunächst wird Fig. 50 beschrieben. Eeff ist eine wirksame bzw. effektive Feldstärke. Das elektrische Feld ist ein Feld in Längsrichtung eines Kanals. Mit abnehmendem Wert der Gatespannung nimmt die effektive Feldstärke ab. µeff ist die Inversionsschichtbeweglichkeit. Die Inversionsschichtbeweg­ lichkeit ist eine Geschwindigkeit, mit der sich Ladungsträ­ ger in einer Inversionsschicht bewegen. Wenn die Inversions­ schichtbeweglichkeit größer ist, ist die Stromsteuerfähig­ keit größer. Aus der Fig. 50 ist ersichtlich, daß bei einer effektiven Feldstärke von 0,3, nämlich bei einer geringen Feldstärke der Wert von µeff einen maximalen Wert annimmt.
Es wird nun Fig. 51 beschrieben. Die Horizontalachse stellt die Nitriertemperatur bei der Filmbildung dar. Die Vertikal­ achse stellt die Inversionsschichtbeweglichkeit dar. µeff, max ist ein Maximalwert von µeff. Wenn gemäß Fig. 50 Eeff 0,3 ist, ist µeff maximal. Sobald die Nitriertemperatur abnimmt, kommen µeff, max für OX und für RNO einander näher. Daher kommt dann, wenn ein nitrierter Oxydfilm bei einer Nitriertemperatur von 900°C oder weniger gebildet wird, die Stromsteuerfähigkeit des Feldeffekttransistors bei niedriger Gatespannung nahe an diejenige des Feldeffekttransistors mit einem Siliciumoxydfilm als Gateisolierfilm. Bei dem Nitrie­ ren in Ammoniumatmosphäre bei 900°C oder weniger beträgt die Dauer vorzugsweise 5 bis 30 s. Dies ist deshalb der Fall, weil bei einem Anstieg der Nitrierdauer über 30 s die Nitriertemperatur ansteigt. Wenn die Nitrierdauer kürzer als 5 s ist, erfolgt keine ausreichende Nitrierung.
Es wird nun ein Verfahren zum Herstellen des Feldeffekttran­ sistors gemäß dem sechsten Ausführungsbeispiel beschrieben. Das Siliciumsubstrat 1 gemäß Fig. 40 wird einer thermischen Oxydation in einer Sauerstoffatmosphäre bei 850°C unterzo­ gen, wodurch auf der Hauptfläche 2 ein Siliciumoxydfilm 34 mit 10 nm Dicke gebildet wird. Der Siliciumoxydfilm 34 wird dann über 30 s oder weniger einer reinen Ammoniumatmosphäre bei 900°C oder weniger ausgesetzt. Danach erfolgt ein Aus­ glühen bzw. Erhitzen oder Nachoxydieren bei einer Temperatur von ungefähr 1000°C, wodurch der in Fig. 41 gezeigte ni­ trierte Oxydfilm 5 gebildet wird.
Auf den nitrierten Oxydfilm 5 wird polykristallines Silicium aufgebracht und dieses wird zusammen mit dem Oxydfilm 5 in eine vorbestimmte Form gebracht, wodurch die in Fig. 42 gezeigte Gateelektrode 7 gebildet wird. Gemäß Fig. 43 werden in das Siliciumsubstrat 1 Phosphor- oder Arsenionen implan­ tiert, wodurch die Sourcezone 15a niedriger Konzentration und die Drainzone 15b niedriger Konzentration gebildet werden. Die Dosis wird auf 1×1013/cm2 eingestellt.
Gemäß Fig. 44 wird auf der Hauptfläche 2 nach einem chemi­ schen Niederdruck-Dampfablagerungsverfahren (CVD-Verfahren) ein Siliciumoxydfilm 38 in einer Dicke von 10 nm gebildet. Der Siliciumoxydfilm 38 wird dann über 30 s oder länger bei 950°C oder darüber einer reinen Ammoniumatmosphäre ausge­ setzt. Danach wird der sich ergebende Film bei einer Tempe­ ratur von ungefähr 1000°C erhitzt bzw. nachoxydiert, wodurch ein nitrierter Oxydfilm 10 gemäß Fig. 45 gebildet wird.
Gemäß Fig. 46 wird auf der Hauptfläche 2 ein Siliciumoxyd­ film 13 mit einer Dicke von 200 nm gebildet. Gemäß Fig. 47 werden der Siliciumoxydfilm 13 und der nitrierte Oxydfilm 10 einem anisotropen Ätzen unterzogen, wodurch die Seitenwandi­ solierfilme 13a und 13b und die nitrierten Oxydfilme 5a und 5b geformt werden. Dann werden unter Verwendung der Gate­ elektrode 7 und der Seitenwandisolierfilme 13a und 13b als Maske in das Siliciumsubstrat 1 Arsenionen implantiert, wodurch die Sourcezone 19a hoher Konzentration und die Drainzone 19b hoher Konzentration gebildet werden. Die Dosis wird auf 1×1015/cm2 eingestellt.
7. Ausführungsbeispiel
Fig. 52 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem siebenten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des Transistors nach Fig. 25 sind mit den gleichen Bezugszeichen bezeichnet. Auf dem nitrierten Oxydfilm 5 sind die Seitenwandisolierfilme 13a und 13b und die Gateelektrode 7 ausgebildet.
Da bei dem siebenten Ausführungsbeispiel sowohl unter der Gateelektrode als auch unter den Seitenwandisolierfilmen ein nitrierter Oxydfilm liegt, ist die Widerstandsfähigkeit gegenüber Drain-Lawinenladungsträgern stark verbessert.
Während bei dem in Fig. 25 dargestellten vierten Ausfüh­ rungsbeispiel ein nitrierter Oxydfilm in einem Bereich ausgebildet ist, in dem hauptsächlich bewegliche Drain-Lawinen­ ladungsträger injiziert werden, erweitert sich der Injektionsbereich in einem gewissen Ausmaß. Infolgedessen tritt manchmal auch unter der Gateelektrode eine Injektion von beweglichen Drain-Lawinenladungsträgern auf. Zum Verhin­ dern dieser Injektion ist es erforderlich, auch unter der Gateelektrode einen nitrierten Oxydfilm anzubringen. Bei dem siebenten Ausführungsbeispiel ist dieses Problem gelöst.
8. Ausführungsbeispiel
Fig. 53 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem achten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 gezeig­ ten Feldeffekttransistors sind mit den gleichen Bezugszei­ chen bezeichnet. Bei dem vierten Ausführungsbeispiel werden gemäß der Darstellung in Fig. 27 die nitrierten Oxydfilme 5a und 5b geformt, ohne den neben der Gateelektrode 7 gebilde­ ten Siliciumoxydfilm zu entfernen. Bei dem achten Ausfüh­ rungsbeispiel wird nach dem Entfernen des Siliciumoxydfilms neben der Gateelektrode 7 wieder auf der Hauptfläche 2 ein Siliciumoxydfilm gebildet. Der auf diese Weise neu gebildete Siliciumoxydfilm wird in die nitrierten Oxydfilme 5a und 5b umgeformt. Auf diese Weise wird bei diesem Ausführungsbei­ spiel ein nitrierter Oxydfilm 5 auf der Oberfläche der Gate­ elektrode 7 gebildet.
Bei dem in Fig. 26 gezeigten vierten Ausführungsbeispiel besteht folgendes Problem: Durch das Ätzen für das Formen der Gateelektrode 7 wird der neben der Gateelektrode 7 gebildete Siliciumoxydfilm 9 beschädigt. Wenn bei diesem Zustand ein nitrierter Oxydfilm erzeugt wird, hat dieser Film einen höheren Grenzflächenzustand. Dieses Problem ist bei dem achten Ausführungsbeispiel gelöst.
9. Ausführungsbeispiel
Fig. 54 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem neunten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 gezeig­ ten Feldeffekttransistors sind mit den gleichen Bezugszei­ chen bezeichnet. Bei dem neunten Ausführungsbeispiel wird bei dem Zustand gemäß Fig. 26 der Siliciumoxydfilm 9 neben der Gateelektrode 7 zu einem dünnen Film geätzt. Danach wird der Siliciumoxydfilm 9 neben der Gateelektrode 7 zu nitrier­ ten Oxydfilmen 5a und 5b umgeformt. Das Umbilden des Sili­ ciumoxydfilms neben der Gateelektrode 7 zu einem Dünnfilm ermöglicht es, bei dem Bilden der nitrierten Oxydfilme die Nachoxydationsdauer oder dergleichen zu verkürzen. Hierdurch kann eine unnötige Diffusion in Sourcezonen und Drainzonen verhindert werden. Bei dem achten Ausführungsbeispiel kann die gleiche Wirkung dadurch erreicht werden, daß die ni­ trierten Oxydfilme 5a und 5b aus einem Siliciumoxydfilm geformt werden, der dünner als der Siliciumoxydfilm 9 ist.
Wenn die nitrierten Oxydfilme 5a und 5b dünner als der Siliciumoxydfilm 9 sind und als Material für die Seitenwand­ isolierfilme 13a und 13b ein Material mit höherer Dielektri­ zitätskonstante als ein Siliciumnitritfilm, z. B. Ta2O5, eine Blei-Zirkon-Titan-Legierung (PZT) oder dergleichen verwendet wird, werden durch die Gateelektrode 7 auch die Bereiche unter den Seitenwandisolierfilmen 13a und 13b beeinflußt. Hierdurch werden die Stromsteuerfähigkeit und die Wider­ standsfähigkeit gegenüber beweglichen Ladungsträgern weiter verbessert. Dies ist in einem Artikel "High Dielectric LDD Spacer Technology for High Performance MOSFET" von Mizuno und anderen, IEDM 89, Seite 613 beschrieben.
10. Ausführungsbeispiel
Fig. 55 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem zehnten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 gezeig­ ten Feldeffekttransistors sind mit den gleichen Bezugszei­ chen bezeichnet. Um eine Trennung einer Verbindungszwischen­ schicht zu vermeiden, ist es erforderlich, Stufen einer unteren Isolierschicht zu verkleinern. Zum Verkleinern der Stufen der unteren Isolierschicht müßte die Dicke der Gate­ elektrode 7 verringert werden. Wenn jedoch die Dicke der Gateelektrode 7 geringer ist, könnte bei dem Bilden der nitrierten Oxydfilme 5a und 5b der Stickstoff den Silicium­ oxydfilm 9 erreichen. Zum Vermeiden dieser Erscheinung wird bei dem zehnten Ausführungsbeispiel auf der Gateelektrode 7 eine Nitriersperrmaske 21 ausgebildet. Als Nitriersperrmaske 21 kann ein Siliciumnitritfilm, ein Siliciumoxydfilm oder dergleichen verwendet werden.
11. Ausführungsbeispiel
Fig. 56 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem elften Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 gezeig­ ten Feldeffekttransistors sind mit den gleichen Bezugszei­ chen bezeichnet. Wenn Seitenwandfilme 13a und 13b aus einem leitenden Material wie polykristallinem Silicium gebildet werden, wirken die Seitenwandfilme auch als Gateelektrode. Daher wird ein Kanal unter den nitrierten Oxydfilmen 5a und 5b gebildet. Dies ermöglicht es, eine Sourcezone niedriger Konzentration und eine Drainzone niedriger Konzentration wegzulassen. Auf der Gateelektrode 7 wird eine Ätzsperre 23 ausgebildet. Die Ätzsperre 23 wird ausgebildet, wenn die Gateelektrode 7 bei dem Formen der Seitenwandfilme 13a und 13b geätzt werden könnte. Wenn die Seitenwandfilme 13a und 13b aus polykristallinem Silicium gebildet werden, besteht die Ätzsperre 23 vorzugsweise aus einem Siliciumoxydfilm.
12. Ausführungsbeispiel
Fig. 57 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem zwölften Ausführungsbeispiel. Seitenwandfilme 13a und 13b sind aus leitenden Materialien hergestellt. Falls nach dem Formen der Gateelektrode 7 das Siliciumsubstrat 1 der Luft ausgesetzt wird, entsteht neben der Gateelektrode 7 ein natürlicher Oxydfilm 25. Wenn der natürliche Oxydfilm 25 so dünn ist, daß ein Tunneleffekt hervorgerufen wird, können die Seitenwandfilme 13a und 13b ohne Entfernen des natürlichen Oxydfilms 25 gebildet werden. Da der natürliche Oxydfilm 25 so dünn ist, daß der Tunnelef­ fekt hervorgerufen wird, wirken die Seitenwandfilme 13a und 13b auch als Gateelektrode.
13. Ausführungsbeispiel
Fig. 58 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem dreizehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. Bei diesem Ausführungsbeispiel sind Seitenteile 27a und 27b verdünnt und es wird unter Verwendung der Gatee­ lektrode 7 als Maske Stickstoff indiffundiert, so daß die nitrierten Oxydfilme 5a und 5b nur unterhalb der Seitenteile 27a und 27b gebildet werden.
Es wird nun ein Verfahren zum Herstellen des Feldeffekttran­ sistors gemäß dem dreizehnten Ausführungsbeispiels beschrie­ ben. Gemäß Fig. 59 wird über der ganzen Hauptfläche 2 des Siliciumsubstrats 1 der Siliciumoxydfilm 9 mit 7 nm Dicke gebildet. Dann wird auf den Siliciumoxydfilm 9 polykristal­ lines Silicium 29 mit 200 bis 400 nm Dicke aufgebracht. Durch Fotolithographie und Ätzen wird das polykristalline Silicium 29 gemäß der Darstellung in Fig. 59 bearbeitet. Die Dicke eines dünnen Teils 31 des polykristallinen Siliciums 29 beträgt 50 nm oder weniger, während die Dicke eines dicken Teils 33 desselben 200 bis 400 nm beträgt.
Gemäß Fig. 60 wird unter Verwendung des dicken Teils 33 des polykristallinen Siliciums 29 als Maske der Siliciumoxydfilm 9 nitriert und nachoxydiert, um die nitrierten Oxydfilme 5a und 5b zu bilden. Dann werden gemäß Fig. 61 unter Verwendung des dicken Teils 33 als Maske in das Siliciumsubstrat 1 Ionen implantiert, um eine Sourcezone 15a niedriger Konzentration und eine Drainzone 15b niedriger Konzentration zu bilden.
Gemäß Fig. 62 wird über der ganzen Hauptfläche 2 des Silici­ umsubstrats 1 ein Siliciumoxydfilm mit ungefähr 100 nm Dicke gebildet. Dieser Siliciumoxydfilm wird durch anisotropes Ätzen geätzt, wodurch Seitenwandisolierfilme 13a und 13b geformt werden. Dann werden mit den Seitenwandisolierfilmen 13a und 13b und dem dicken Teil 33 als Maske der dünne Teil 31 des polykristallinen Siliciums 29 und die nitrierten Oxydfilme 5a und 5b geätzt, um die Gateelektrode 7 zu for­ men. Die verbliebenen dünnen Teile 31 werden zu Seitenteilen 27a und 27b der Gateelektrode. Danach werden durch Ionenim­ plantation die Sourcezone 19a hoher Konzentration und die Drainzone 19b hoher Konzentration gebildet. Da sich die Gateelektrode 7 über die Sourcezone 19a und die Drainzone 19b mit der hohen Konzentration erstreckt, ist es nicht möglich, die Sourcezone 15a und die Drainzone 15b mit der niedrigen Konzentration wegzulassen.
14. Ausführungsbeispiel
Fig. 63 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem vierzehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. Da bei diesem Ausführungsbeispiel die Gateelek­ trode 7 dünn gestaltet ist, wird auf einem Siliciumoxydfilm 9 eine Nitriersperrmaske 21 geformt, damit nicht Stickstoff bis zu dem Siliciumoxydfilm 9 diffundiert. Als Nitriersperr­ maske 21 kann ein Siliciumoxydfilm, ein Siliciumnitritfilm oder dergleichen verwendet werden.
Das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem vierzehnten Ausführungsbeispiel ist dem Herstellungsver­ fahren bei dem dreizehnten Ausführungsbeispiel gleichartig. D.h., gemäß Fig. 59 wird auf dem Siliciumoxydfilm 9 polykri­ stallines Silicium als Gateelektrode 7 aufgebracht, wobei auf dem polykristallinen Silicium eine Nitriersperrmaske geformt wird. Nur die Nitriersperrmaske wird dann gemäß der Darstellung in Fig. 59 unter Anwendung von Fotolithographie und Ätzung geformt. Die nachfolgenden Bearbeitungsschritte sind die gleichen wie bei dem dreizehnten Ausführungsbei­ spiel.
15. Ausführungsbeispiel
Fig. 64 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem fünfzehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. Es wird nun ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünfzehnten Ausführungsbei­ spiel beschrieben. Gemäß Fig. 65 werden auf der Hauptfläche 2 des Siliciumsubstrats 1 aufeinanderfolgend der Silicium­ oxydfilm 9, die Gateelektrode 7, eine Nitriersperrmaske 21 und polykristallines Silicium aufgebracht. Durch Fotolitho­ graphie und Ätzung werden die Nitriersperrmaske 21 und das polykristalline Silicium in die Form eines in Fig. 65 ge­ zeigten Films gebracht. Die Nitriersperrmaske 21 kann aus einem leitenden oder aus einem isolierenden Material beste­ hen.
Gemäß Fig. 66 wird nur die Nitriersperrmaske 21 isotropisch geätzt. Bei dem isotropen Ätzen wird auch eine Seitenfläche der Nitriersperrmaske 21 geätzt. Daher wird ein Seitenteil der Gateelektrode 7 freigelegt. Das Nitrieren und Nachoxy­ dieren erfolgt unter Verwendung der Nitriersperrmaske 21 als Maske, wodurch die nitrierten Oxydfilme 5a und 5b gebildet werden. Da die Nitriersperrmaske 21 dick ist, wird der in diese eindringende Stickstoff verteilt. Infolgedessen ent­ steht in der Nitriersperrmaske 21 keine nitrierte Schicht. Unter Verwendung der Nitriersperrmaske 21 als Maske werden in das Siliciumsubstrat 1 Ionen implantiert, um die Source­ zone 15a und die Drainzone 15b mit der niedrigen Konzentra­ tion zu bilden.
Gemäß Fig. 67 wird über die ganze Hauptfläche 2 des Sili­ ciumsubstrats 1 ein Siliciumoxydfilm gebildet und dann dem anisotropen Ätzen unterzogen, wodurch Seitenwandisolierfilme 13a und 13b gebildet werden. Unter Verwendung der Nitrier­ sperrmaske 21 und der Seitenwandisolierfilme 13a und 13b als Maske werden in das Siliciumsubstrat 1 Ionen implantiert, um eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration gemäß Fig. 64 zu bilden.
16. Ausführungsbeispiel
Fig. 68 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem sechzehnten Ausführungsbeispiel.
Gleiche Bestandteile wie diejenigen des in Fig. 25 gezeigten Feldeffekttransistors sind mit den gleichen Bezugszeichen bezeichnet. Der in Fig. 56 gezeigte Feldeffekttransistor gemäß dem elften Ausführungsbeispiel hat Einzeldrainstruk­ tur, wogegen der Transistor gemäß dem sechzehnten Ausfüh­ rungsbeispiel die LDD-Struktur hat. Eine mit 23 bezeichnete Ätzsperre spielt die gleiche Rolle wie die in Fig. 56 ge­ zeigte Ätzsperre 23.
17. Ausführungsbeispiel
Fig. 69 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem siebzehnten Ausführungsbeispiel. Auf der Hauptfläche eines Siliciumsubstrats 1 wird als Isolierfilm beispielsweise ein Siliciumoxydfilm 32 ausgebil­ det. Auf dem Siliciumoxydfilm 32 wird ein Film 33 aus mono­ kristallinem oder polykristallinem Silicium gebildet. In dem Siliciumfilm 33 werden eine Sourcezone 19a hoher Konzentra­ tion, eine Sourcezone 15a niedriger Konz 08789 00070 552 001000280000000200012000285910867800040 0002004229574 00004 08670entration, eine Drainzone 15b niedriger Konzentration und eine Drainzone 19b hoher Konzentration gebildet. Ein Bereich der Injektion von beweglichen Drain-Lawinenladungsträgern ist mit 4 bezeich­ net. Ein Bereich der Injektion von beweglichen Kanallöchern bzw. Kanalelektronen ist mit 8 bezeichnet. Gemäß diesem Ausführungsbeispiel ist die Erfindung auch bei einem Feldef­ fekttransistor anwendbar, der auf dem als Isolierschicht dienenden Siliciumoxydfilm 32 ausgebildet ist.
18. Ausführungsbeispiel
Fig. 70 ist eine schematische Schnittansicht eines Feldef­ fekttransistors gemäß dem achtzehnten Ausführungsbeispiel.
Bei dem achtzehnten Ausführungsbeispiel wird die Erfindung bei einer CMOS-Schaltung angewandt. In einem Siliciumsub­ strat 1 sind ein NMOS-Feldeffekttransistor 39 und ein PMOS-Feldeffekttransistor 41 ausgebildet. Eine P-Quelle und eine N-Quelle sind jeweils mit 35a und 35b bezeichnet.
In der P-Quelle 35a sind in Abstand voneinander eine Source­ zone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration ausgebildet. Zwischen der Sourcezone 19a und der Drainzone 19b mit der hohen Konzentration sind in Ab­ stand voneinander eine Sourcezone 15a niedriger Konzentra­ tion und eine Drainzone 15b niedriger Konzentration ausge­ bildet. Auf einem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern ist ein nitrierter Oxydfilm 5b gebildet. Auf einem Bereich 8 der Injektion von beweglichen Kanalelektronen ist ein nitrierter Oxydfilm 5e gebildet. Mit 5a und 7a sind jeweils ein nitrierter Oxydfilm und eine Gateelektrode bezeichnet. Seitenwandisolierfilme sind mit 13a und 13b bezeichnet. Die Stickstoffkonzentration in den nitrierten Oxydfilmen 5a und 5b ist höher als diejenige in dem nitrierten Oxydfilm 5e.
In der N-Quelle 35b sind in Abstand voneinander eine Source­ zone 19a und eine Drainzone 19b hoher Konzentration ausge­ bildet. Auf dem Bereich 8 der Injektion beweglicher Kanallö­ cher ist ein nitrierter Oxydfilm 5f gebildet. Mit 5c und 5d sind nitrierte Oxydfilme bezeichnet. Da gemäß der Darstel­ lung in Fig. 76 bei dem PMOS-Transistor irgendwelche Filme die gleiche Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinenladungsträgern ergeben, muß nicht ein Film in Betracht gezogen werden, der auf dem Bereich der Injektion beweglicher Drain-Lawinenladungsträger gebildet ist. Die Stickstoffkonzentration in den nitrierten Oxydfilmen 5c und 5d ist höher als diejenige in dem nitrierten Oxydfilm 5f. Mit 7b ist eine Gateelektrode bezeichnet. Mit 13c und 13d sind Seitenwandisolierfilme bezeichnet. Mit 37a, 37b und 37c sind Feld- bzw. Raster-Oxydfilme bezeichnet.
Der Grund dafür, warum der PMOS-Feldeffekttransistor 41 nicht LDD-Struktur hat, besteht darin, daß der Transistor nicht leicht in LDD-Struktur gestaltet werden kann, da der PMOS-Feldeffekttransistor einen großen Thermodiffusionskoef­ fizienten für Ionen zum Bilden eines Verunreinigungsbereichs hat. Da ferner der PMOS-Feldeffekttransistor auch mit Ein­ zeldrainstruktur eine höhere Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern hat, besteht nicht die Erforder­ nis, daß der Transistor LDD-Struktur erhält.
Wenn als Gateisolierfilm der nitrierte Oxydfilm 5e verwendet wird, wird im Vergleich zu dem Fall, daß als Gateisolierfilm ein Siliciumoxydfilm verwendet wird, in dem NMOS-Feldeffekt­ transistor 39 die Stromsteuerfähigkeit bei niedriger Gate­ spannung geringer und bei hoher Gatespannung größer. Ferner wird die Widerstandsfähigkeit gegenüber Drain-Lawinenla­ dungsträgern verbessert, wogegen die Widerstandsfähigkeit gegenüber beweglichen Kanalelektronen verschlechtert wird. Die Verringerung der Stromsteuerfähigkeit bei niedriger Gatespannung und die Verschlechterung der Widerstandsfähig­ keit gegenüber beweglichen Kanalelektronen können dadurch vermieden werden, daß gemäß der Beschreibung des sechsten Ausführungsbeispiels die Nitrierung bei dem Formen des nitrierten Oxydfilms 5e verringert wird.
Bei dem PMOS-Transistor mit dem nitrierten Oxydfilm 5f als Gateisolierfilm ist die Stromsteuerfähigkeit bei irgendeiner Gatespannung im Vergleich zu dem Fall verringert, daß als Gateisolierfilm ein Siliciumoxydfilm verwendet wird. Die Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinen­ ladungsträgern ist gleich oder geringfügig vermindert. Ferner ist die Widerstandsfähigkeit gegenüber beweglichen Kanallöchern verschlechtert. Diese Mängel können jedoch dadurch überwunden werden, daß bei dem Formen des nitrierten Oxydfilms 5f die Nitrierung verringert wird.
Gemäß einem ersten Gesichtspunkt bei der Erfindung wird auf einem Bereich 8 der Injektion von beweglichen Kanalladungs­ trägern ein Oxydfilm 9 mit Widerstandsfähigkeit gegenüber beweglichen Kanalladungsträgern gebildet. Auf diese Weise kann ein Feldeffekttransistor mit einer höheren Widerstands­ fähigkeit gegenüber beweglichen Ladungsträgern bei hoher Gatespannung auch dann gestaltet werden, wenn er einen nitrierten Oxydfilm 5 enthält. Außerdem wird auf einem Bereich 4 der Injektion von beweglichen Drain-Lawinenla­ dungsträgern ein nitrierter Oxydfilm 5 gebildet. Infolgedes­ sen ergibt sich eine Widerstandsfähigkeit gegenüber bewegli­ chen Ladungsträgern bei niedriger Gatespannung, die ungefähr die gleiche Widerstandsfähigkeit wie in dem Fall ist, daß auf dem Bereich der Injektion von beweglichen Drain-Lawinen­ ladungsträgern ein Siliciumoxydfilm gebildet ist.
Gemäß einem zweiten Gesichtspunkt der Erfindung wird über dem Bereich 4 der Injektion von beweglichen Drain-Lawinen­ ladungsträgern und dem Bereich 8 der Injektion von bewegli­ chen Kanalladungsträgern ein nitrierter Oxydfilm 5 gebildet, in welchem die Stickstoffkonzentration von einer Sourcezone 3a weg zu einer Drainzone 3b hin höher wird. Dies ermöglicht es, die gleiche Wirkung wie gemäß dem ersten Gesichtspunkt der Erfindung zu erzielen.
Gemäß einem dritten Gesichtspunkt der Erfindung ist es möglich, eine Struktur in dem Fall herzustellen, daß in einem Oxydfilm 9 gemäß dem ersten Gesichtspunkt die Stick­ stoffkonzentration "0" ist.
Gemäß einem vierten Gesichtspunkt der Erfindung wird eine Struktur in dem Fall hergestellt, daß in einem Oxydfilm gemäß dem ersten Gesichtspunkt die Stickstoffkonzentration "0" ist. Ferner wird ein auf dem Bereich 4 der Injektion beweglicher Drain-Lawinenladungsträger gebildeter, durch Ätzen beschädigter Siliciumoxydfilm entfernt und auf dem Bereich 4 ein neuer nitrierter Oxydfilm 5 gebildet. Infolge­ dessen kann ein nitrierter Oxydfilm mit einem niedrigeren Grenzflächenzustand erhalten werden.
Gemäß einem fünften Gesichtspunkt der Erfindung wird ein Feldeffekttransistor mit zweierlei nitrierten Oxydfilmen 5 bzw. 5b hergestellt, die voneinander verschiedene Stick­ stoffkonzentrationen haben.
Es werden ein Feldeffekttransistor, der höhere Widerstands­ fähigkeit gegenüber beweglichen Ladungsträgern hat und selbst bei niedriger Gatespannung eine stärkere Stromsteuer­ fähigkeit zeigt, und ein Verfahren zum Herstellen eines solchen Transistors angegeben. Auf einem Bereich der Injek­ tion von beweglichen Drain-Lawinenladungsträgern wird ein nitrierter Oxydfilm ausgebildet. Der nitrierte Oxydfilm ist im Vergleich zu einem Siliciumoxydfilm sehr widerstandsfä­ hig gegenüber beweglichen Drain-Lawinenladungsträgern.
Auf einem Bereich der Injektion von beweglichen Kanalelek­ tronen wird der Siliciumoxydfilm ausgebildet. Der Silicium­ oxydfilm ist im Vergleich zu dem nitrierten Oxydfilm sehr widerstandsfähig gegenüber beweglichen Kanalelektronen. Ein großer Teil eines Gateisolierfilms ist ein Siliciumoxydfilm. Der Siliciumoxydfilm zeigt im Vergleich zu dem nitrierten Oxydfilm eine höhere Stromsteuerfähigkeit bei niedriger Gatespannung.

Claims (37)

1. Feldeffekttransistor zum Steuern eines Ladungsträgerstro­ mes durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch einen auf der Hauptfläche (2) gebildeten nitrierten Oxydfilm (5) und einen auf der Hauptfläche gebildeten Oxyd­ film (9), der eine Stickstoffkonzentration hat, die gleich 0 oder niedriger als die Stickstoffkonzentration in dem ni­ trierten Oxydfilm ist, wobei auf dem Oxydfilm die Gateelek­ trode (7) gebildet ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekenn­ zeichnet, daß der nitrierte Oxydfilm (5) auf einem Bereich (4) der Injektion von beweglichen Drain-Lawinenladungsträ­ gern in der Hauptfläche (2) gebildet ist und der Oxydfilm (9) auf einem Bereich (8) der Injektion von beweglichen Kanalladungsträgern in der Hauptfläche gebildet ist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Sourcezone (3a) aus einer Sourcezone (19a) hoher Konzentration und einer Sourcezone (15a) niedriger Konzentration besteht und die Drainzone (3b) aus einer Drainzone (19b) hoher Konzentration und einer Drainzone (15b) niedriger Konzentration besteht, wobei die Sourcezone (19a) und die Drainzone (19b) mit der hohen Konzentration in Abstand voneinander in dem Halbleitersubstrat (1) ausgebil­ det sind, die Sourcezone (15a) niedriger Konzentration in Kontakt mit der Sourcezone (19a) hoher Konzentration in dem Halbleitersubstrat (1) zwischen der Sourcezone (19a) hoher Konzentration und der Drainzone (19b) hoher Konzentration ausgebildet ist und die Drainzone (15b) niedriger Konzentra­ tion in Kontakt mit der Drainzone (19b) hoher Konzentration in dem Halbleitersubstrat (1) zwischen der Sourcezone (19a) und der Drainzone (19b) mit der hohen Konzentration ausge­ bildet ist.
4. Feldeffekttransistor nach Anspruch 3, dadurch gekenn­ zeichnet, daß in der Hauptfläche (2) der Bereich (4) der Injektion von beweglichen Drain-Lawinenladungsträgern an der nahe der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Drainzone (19b) hoher Konzentration gelegenen Drainzone (15b) niedriger Konzentration gebildet ist.
5. Feldeffekttransistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zwischen der Sourcezone (15a) niedriger Konzentration und der Drainzone (15b) niedriger Konzentra­ tion eine Kanalzone (11) gebildet ist und daß in der Haupt­ fläche (2) der Bereich (8) der Injektion von beweglichen Kanalladungsträgern an der nahe der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Kanalzone (11) liegenden Kanalzone (11) gebildet ist.
6. Feldeffekttransistor nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der nitrierte Oxydfilm (5b) derart ausgebildet ist, daß er sich von der Hauptfläche (2) auf der Grenze zwischen der Drainzone (19b) hoher Konzentra­ tion und der Drainzone (15b) niedriger Konzentration bis zu der Hauptfläche (2) auf der Grenze zwischen der Drainzone (15b) niedriger Konzentration und einer anschließenden Kanalzone (11) erstreckt.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Oxydfilm (9) und der ni­ trierte Oxydfilm (5) als Gateisolierfilm ausgebildet sind, wobei mindestens die Hälfte des Volumens des Gateisolier­ films der Oxydfilm ist.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Oxydfilm (9) und der ni­ trierte Oxydfilm (5a, 5b) als Gateisolierfilm ausgebildet sind, wobei mindestens die Hälfte des Volumens des Gateiso­ lierfilms der nitrierte Oxydfilm ist.
9. Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der nitrierte Oxydfilm (5) die Gateelektrode (7) überdeckt.
10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sich der nitrierte Oxydfilm (5b) unter einem Seitenteil der Gateelektrode (7) erstreckt und daß der neben der Gateelektrode (7) ausgebildete nitrierte Oxydfilm (5b) eine Dicke hat, die geringer als die Dicke des unterhalb der Gateelektrode (7) gebildeten nitrierten Oxyd­ films (5b) ist.
11. Feldeffekttransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß auf der Gateelektrode (7) ein Nitriersperrfilm (21) zum Verhindern des Nitrierens des Oxydfilms (9) gebildet ist.
12. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß seitlich der Gateelektrode (7) ein Seitenwandfilm (13a, 13b) gebildet ist und auf der Gate­ elektrode eine Ätzsperre (23) zum Verhindern des Ätzens der Gateelektrode bei dem Formen des Seitenwandfilms gebildet ist.
13. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß seitlich der Gateelektrode (7) ein Seitenwandfilm (13a, 13b) mit Leitfähigkeit gebildet ist und zwischen dem Seitenwandfilm und der Gateelektrode ein Isolierfilm (25) gebildet ist, der einen Tunneleffekt verur­ sacht.
14. Feldeffekttransistor nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Seitenteil (27a, 27b) der Gateelektrode (7) eine Dicke hat, die kleiner als die Dicke eines mittigen Teils (33) der Gateelektrode ist, und daß der nitrierte Oxydfilm (5a, 5b) unterhalb des Seitenteils der Gateelektrode ausgebildet ist.
15. Feldeffekttransistor nach Anspruch 14, dadurch gekenn­ zeichnet, daß auf dem mittleren Teil der Gateelektrode (7) ein Nitriersperrfilm (21) zum Verhindern des Nitrierens des Oxydfilms (9) gebildet ist.
16. Feldeffekttransistor nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß der Transistor auf einem auf der Hauptfläche gebildeten Isolierfilm (32) ausgebildet ist.
17. Feldeffekttransistor nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß der Oxydfilm (9) einen Silicium­ oxydfilm enthält.
18. Feldeffekttransistor nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß der Oxydfilm (9) einen nitrier­ ten Oxydfilm enthält.
19. Feldeffekttransistor nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß der Feldeffekttransistor ein N-Transistor ist.
20. Feldeffekttransistor mit LDD-Struktur, der ein Halblei­ tersubstrat mit einer Hauptfläche, eine Sourcezone hoher Konzentration und eine Drainzone hoher Konzentration, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, eine Sourcezone niedriger Konzentration, die in Kon­ takt mit der Sourcezone hoher Konzentration in dem Halblei­ tersubstrat zwischen der Sourcezone und der Drainzone mit der hohen Konzentration ausgebildet ist, eine Drainzone niedriger Konzentration, die in Kontakt mit der Drainzone hoher Konzentration in dem Halbleitersubstrat zwischen der Sourcezone und der Drainzone mit der hohen Konzentration ausgebildet ist, und eine Kanalzone aufweist, die zwischen der Sourcezone niedriger Konzentration und der Drainzone niedriger Konzentration gebildet ist, gekennzeichnet durch einen nitrierten Oxydfilm (5b), der auf der Hauptfläche (2) auf der nahe an der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Drainzone (19b) hoher Kon­ zentration liegenden Drainzone (15b) niedriger Konzentration gebildet ist, und einen Oxydfilm (9), der auf der Hauptflä­ che auf der Kanalzone (11) gebildet ist, eine Stickstoffkon­ zentration hat, die gleich Null oder niedriger als die Stickstoffkonzentration in dem nitrierten Oxydfilm ist, und auf dem eine Gateelektrode (7) gebildet ist.
21. Feldeffekttransistor nach Anspruch 20, dadurch gekenn­ zeichnet, daß sich der nitrierte Oxydfilm (5b) über die Hauptfläche (2) an der Grenze zwischen der Kanalzone (11) und der Drainzone (15b) niedriger Konzentration erstreckt.
22. Feldeffekttransistor zum Steuern eines Ladungsträger­ stroms durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch einen nitrierten Oxydfilm (5), der auf der Hauptfläche (2) gebildet ist und eine Stickstoffkonzentration hat, die von der Sourcezone (3a) weg zu der Drainzone (3b) hin zu­ nimmt, wobei die Gateelektrode (7) auf dem nitrierten Oxyd­ film gebildet ist.
23. Feldeffekttransistor zum Steuern eines Ladungsträger­ stroms durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch eine auf der zwischen der Sourcezone (15a, 19a) und der Drainzone (15b, 19b) liegenden Hauptfläche (2) gebilde­ ten nitrierten Oxydfilm (5), auf dem die Gateelektrode (7) gebildet ist, und auf dem nitrierten Oxydfilm gebildete Seitenwandfilme (13a, 13b), zwischen die die Gateelektrode eingefaßt ist.
24. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gate­ elektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein Sili­ ciumoxydfilm gebildet wird, auf dem Siliciumoxydfilm eine Gateelektrode gebildet wird, der nahe an einem Seitenteil der Gateelektrode liegende Siliciumoxydfilm zu einem ni­ trierten Oxydfilm umgeformt wird und in dem Halbleitersub­ strat unter Verwendung der Gateelektrode als Maske eine Sourcezone und eine Drainzone ausgebildet werden.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß bei dem Bilden des nitrierten Oxydfilms eine Nitriertempera­ tur von 1000°C oder höher angewandt wird.
26. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gate­ elektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein Sili­ ciumoxydfilm gebildet wird, auf dem Siliciumoxydfilm eine Gateelektrode gebildet wird, der nahe an einem Seitenteil der Gateelektrode liegende Siliciumoxydfilm entfernt wird, an der Stelle, an der der Siliciumoxydfilm entfernt ist, ein nitrierter Oxydfilm gebildet wird und unter Verwendung der Gateelektrode als Maske in dem Halbleitersubstrat eine Sourcezone und eine Drainzone ausgebildet werden.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß bei dem Bilden des nitrierten Oxydfilms eine Nitriertempera­ tur von 1000°C oder höher angewandt wird.
28. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gate­ elektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein erster nitrierter Oxydfilm gebildet wird, daß auf dem ersten ni­ trierten Oxydfilm eine Gateelektrode gebildet wird, daß der nahe an einem Seitenteil der Gateelektrode liegende erste nitrierte Oxydfilm entfernt wird, daß an der Stelle, an der der erste nitrierte Oxydfilm entfernt ist, ein zweiter nitrierter Oxydfilm mit einer Stickstoffkonzentration gebil­ det wird, die höher als die Stickstoffkonzentration in dem ersten nitrierten Oxydfilm ist, und daß unter Verwendung der Gateelektrode als Maske in dem Halbleitersubstrat eine Sourcezone und eine Drainzone ausgebildet werden.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß bei dem Bilden des ersten nitrierten Oxydfilms eine Nitrier­ temperatur von 1000°C oder höher angewandt wird.
30. Verfahren nach Anspruch 28 oder 29, dadurch gekennzeich­ net, daß bei dem Bilden des zweiten nitrierten Oxydfilms eine Nitriertemperatur von 900°C oder darunter angewandt wird.
31. Feldeffekttransistor, der ein Halbleitersubstrat mit einer Hauptfläche, eine Sourcezone und eine Drainzone, die in Abstand voneinander in der Hauptfläche des Substrats ausgebildet sind und zwischen denen eine Kanalzone gebildet ist, einen Gateisolierfilm, der zumindest über der Kanalzone auf der Hauptfläche des Substrats liegt, und eine Gateelek­ trode auf dem Gateisolierfilm aufweist, dadurch gekennzeich­ net, daß der Gateisolierfilm jeweils einen ersten Bereich (8) aus Siliciumoxyd (9) und einen zweiten Bereich (4) aus nitriertem Oxyd (5) enthält.
32. Feldeffekttransistor nach Anspruch 31, dadurch gekenn­ zeichnet, daß der erste und der zweite Bereich (8, 4) aneinander in Kanallängsrichtung zwischen der Sourcezone (3a) und der Drainzone (3b) in dem Substrat (1) angrenzen.
33. Feldeffekttransistor nach Anspruch 31 oder 32, dadurch gekennzeichnet, daß der zweite Bereich (4) aus dem nitrier­ ten Oxyd (5) näher an der Drainzone (3b) liegt als der erste Bereich (8) aus dem Siliciumoxyd (9).
34. Feldeffekttransistor nach einem der Ansprüche 31 bis 33, dadurch gekennzeichnet, daß die Drainzone aneinandergrenzen­ de Zonen (19b, 15b) hoher bzw. niedriger Konzentration umfaßt, wobei die Zone (15b) niedriger Konzentration näher an der Kanalzone (11) liegt als die Zone (19b) hoher Konzen­ tration, und daß der Nitrieroxydbereich des Gateisolierfilms über der Grenzfläche zwischen den Zonen hoher und niedriger Konzentration in dem Substrat liegt.
35. Feldeffekttransistor nach Anspruch 34, dadurch gekenn­ zeichnet, daß der Bereich aus Siliciumoxyd über der Kanalzo­ ne (11) in dem Substrat (1) liegt.
36. Feldeffekttransistor nach Anspruch 35, dadurch gekenn­ zeichnet, daß der Bereich aus Siliciumoxyd sich geringfügig über die Kanalzone (11) heraus erstreckt und einen Teil der Zone (15b) niedriger Konzentration in dem Substrat (1) überdeckt.
37. Feldeffekttransistor nach einem der Ansprüche 31 bis 36, dadurch gekennzeichnet, daß die Gateelektrode (7) von einem Seitenwandisolierfilm (13a, 13b) umgehen ist, unter dem sich der Gateisolierfilm erstreckt.
DE4229574A 1991-09-05 1992-09-04 Feldeffekttransistor und Verfahren zu dessen Herstellung Expired - Lifetime DE4229574C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22568691 1991-09-05
JP32323991 1991-12-06
JP4176873A JP2652108B2 (ja) 1991-09-05 1992-07-03 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
DE4229574A1 true DE4229574A1 (de) 1993-03-11
DE4229574C2 DE4229574C2 (de) 1997-06-05

Family

ID=27324330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4229574A Expired - Lifetime DE4229574C2 (de) 1991-09-05 1992-09-04 Feldeffekttransistor und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (3) US5369297A (de)
JP (1) JP2652108B2 (de)
KR (1) KR970000536B1 (de)
DE (1) DE4229574C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999031732A2 (en) * 1997-12-18 1999-06-24 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
JP3297173B2 (ja) 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH09312393A (ja) 1996-05-22 1997-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5864160A (en) * 1996-05-24 1999-01-26 Advanced Micro Devices, Inc. Transistor device with reduced hot carrier injection effects
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JPH1041506A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置及びその製造方法
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6020232A (en) * 1996-12-03 2000-02-01 Advanced Micro Devices, Inc. Process of fabricating transistors having source and drain regions laterally displaced from the transistors gate
US5900666A (en) * 1996-12-03 1999-05-04 Advanced Micro Devices, Inc. Ultra-short transistor fabrication scheme for enhanced reliability
US5898202A (en) * 1996-12-03 1999-04-27 Advanced Micro Devices, Inc. Selective spacer formation for optimized silicon area reduction
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
JP3090074B2 (ja) * 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
JP3949211B2 (ja) 1997-03-06 2007-07-25 富士通株式会社 半導体装置の製造方法
JPH10256539A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
US5920103A (en) * 1997-06-20 1999-07-06 Advanced Micro Devices, Inc. Asymmetrical transistor having a gate dielectric which is substantially resistant to hot carrier injection
TW356601B (en) * 1997-08-28 1999-04-21 Tsmc Acer Semiconductor Mfg Corp Method for making memory cell of self-aligning field plate and structure of the same
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
KR100268933B1 (ko) * 1997-12-27 2000-10-16 김영환 반도체 소자의 구조 및 제조 방법
US5994747A (en) * 1998-02-13 1999-11-30 Texas Instruments-Acer Incorporated MOSFETs with recessed self-aligned silicide gradual S/D junction
US6171917B1 (en) 1998-03-25 2001-01-09 Advanced Micro Devices, Inc. Transistor sidewall spacers composed of silicon nitride CVD deposited from a high density plasma source
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
KR100343135B1 (ko) 1998-07-24 2002-09-18 삼성전자 주식회사 단채널효과를개선한모스트랜지스터제조방법
US6271563B1 (en) * 1998-07-27 2001-08-07 Advanced Micro Devices, Inc. MOS transistor with high-K spacer designed for ultra-large-scale integration
US6144071A (en) * 1998-09-03 2000-11-07 Advanced Micro Devices, Inc. Ultrathin silicon nitride containing sidewall spacers for improved transistor performance
US6323519B1 (en) 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
US6242785B1 (en) 1999-01-26 2001-06-05 Advanced Micro Devices, Inc. Nitride based sidewall spaces for submicron MOSFETs
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001196576A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US7247919B1 (en) * 2000-08-25 2007-07-24 Micron Technology, Inc. Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6610571B1 (en) * 2002-02-07 2003-08-26 Taiwan Semiconductor Manufacturing Company Approach to prevent spacer undercut by low temperature nitridation
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
WO2004003970A2 (en) 2002-06-26 2004-01-08 Semequip Inc. A semiconductor device and method of fabricating a semiconductor device
KR20040026246A (ko) * 2002-09-23 2004-03-31 아남반도체 주식회사 반도체 소자 제조시 핫 캐리어 효과 방지 게이트 형성 방법
US20040256671A1 (en) * 2003-06-17 2004-12-23 Kuo-Tai Huang Metal-oxide-semiconductor transistor with selective epitaxial growth film
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
KR100552839B1 (ko) * 2003-11-05 2006-02-22 동부아남반도체 주식회사 반도체 소자 및 이의 제조 방법
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US7544561B2 (en) * 2006-11-06 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation
JP2009021305A (ja) * 2007-07-10 2009-01-29 Denso Corp 不揮発性メモリトランジスタ
US9034711B2 (en) * 2011-03-11 2015-05-19 Globalfoundries Singapore Pte. Ltd. LDMOS with two gate stacks having different work functions for improved breakdown voltage
CN102683216B (zh) * 2012-05-09 2016-12-14 上海华虹宏力半导体制造有限公司 提高击穿电压的方法
CN104078359A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
US10312348B1 (en) 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof
CN110571266B (zh) * 2018-06-05 2023-03-14 中芯国际集成电路制造(上海)有限公司 Finfet器件及其制备方法
CN110896033B (zh) * 2018-09-13 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623912A (en) * 1984-12-05 1986-11-18 At&T Bell Laboratories Nitrided silicon dioxide layers for semiconductor integrated circuits
JPS62173763A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Extended Abstract of the 21 st Conference on Solid State Devices and Materials, Tokyo, p. 197 *
Intern.El.Dev. Meeting 1989, p. 267 *
The Si-SiO2 System, Pieler Balle, Material Science Monographs, 32, 1988, ed. Elsevier *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
WO1999031732A2 (en) * 1997-12-18 1999-06-24 Micron Technology, Inc. Semiconductor processing method and field effect transistor
WO1999031732A3 (en) * 1997-12-18 1999-07-29 Micron Technology Inc Semiconductor processing method and field effect transistor
US6288433B1 (en) 1997-12-18 2001-09-11 Micron Technology, Inc. Field effect transistor having improved hot carrier immunity
US6593196B2 (en) 1997-12-18 2003-07-15 Micron Technology, Inc. Methods of forming a transistor gate
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor

Also Published As

Publication number Publication date
JP2652108B2 (ja) 1997-09-10
US5554876A (en) 1996-09-10
JPH05211330A (ja) 1993-08-20
KR970000536B1 (ko) 1997-01-13
DE4229574C2 (de) 1997-06-05
US5369297A (en) 1994-11-29
US5648284A (en) 1997-07-15
KR930006976A (ko) 1993-04-22

Similar Documents

Publication Publication Date Title
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4126747C2 (de)
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE10025217A1 (de) Halbleitereinrichtung
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
WO1997008747A1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE19853441A1 (de) MOS-Transistor für Hochgeschwindigkeits- und Hochleistungsbetrieb und Verfahren zu seiner Herstellung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19642746A1 (de) Halbleitereinrichtung und ihr Herstellungsverfahren
DE102004003618A1 (de) Halbleitereinrichtung mit einer Gateelektrode einer Polymetall-Gatestruktur, verarbeitet mittels Seitennitridieren in Ammoniakatmosphäre
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE4111519C2 (de) Halbleitereinrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right