DE4229574C2 - Feldeffekttransistor und Verfahren zu dessen Herstellung - Google Patents

Feldeffekttransistor und Verfahren zu dessen Herstellung

Info

Publication number
DE4229574C2
DE4229574C2 DE4229574A DE4229574A DE4229574C2 DE 4229574 C2 DE4229574 C2 DE 4229574C2 DE 4229574 A DE4229574 A DE 4229574A DE 4229574 A DE4229574 A DE 4229574A DE 4229574 C2 DE4229574 C2 DE 4229574C2
Authority
DE
Germany
Prior art keywords
oxide film
zone
effect transistor
field effect
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4229574A
Other languages
English (en)
Other versions
DE4229574A1 (de
Inventor
Shigeru Kusunoki
Masahide Inuishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4229574A1 publication Critical patent/DE4229574A1/de
Application granted granted Critical
Publication of DE4229574C2 publication Critical patent/DE4229574C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Description

Die Erfindung bezieht sich auf einen Feldeffekttransistor gemäß den entsprechenden Oberbegriffen der Patentansprüche 1, 20, 22 bis 24, 26, 28 und 31, und insbesondere auf einen Feldeffekttransistor zum Steuern eines Ladungsträgerstromes durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die voneinander beabstandet in dem Halbleitersubstrat ausgebildet sind.
Ein durch schnelle Lampen- bzw. Bestrahlungserhitzung geformter nitrierter Oxydfilm ist ein hinsichtlich eines Spannungsdurchbruchs außerordentlich sicherer Isolierfilm. Dies ist beispielsweise in "Extended Abstract of the 21st Conference on Solid State Devices and Materials", Tokio, Seite 197 beschrieben.
Der nitrierte Oxydfilm ist ein Film, in dem in einer Zwischenschicht zwischen dem nitrierten Oxydfilm und einem Material unterhalb desselben eine große Menge an Stickstoff enthalten ist. Bei einer Verringerung der Vorrichtungsdimension ist in Betracht zu ziehen, einen solchen nitrierten Oxydfilm als Gateisolierfilm eines Metalloxydhalbleiter- bzw. MOS-Feldeffekttransistors zu verwenden.
Fig. 71 zeigt schematisch einen MOS-Feldeffekttransistor mit herkömmlicher Einzeldrainstruktur. Ein solcher MOS- Feldeffekttransistor ist beispielsweise im Digest "International Electron Device Meeting 1989", Seite 267 beschrieben. In einem Siliziumsubstrat 1 mit einer Hauptfläche 2 sind beabstandet voneinander eine Sourcezone 3a und eine Drainzone 3b ausgebildet. Zwischen der Sourcezone 3a und der Drainzone 3b ist auf der Hauptfläche 2 ein nitrierter Oxydfilm 5 ausgebildet. Auf dem nitrierten Oxydfilm 5 ist eine Gateelektrode 7 ausgebildet.
Nachstehend wird ein Verfahren zum Herstellen eines solchen MOS- Feldeffekttransistors beschrieben. Zuerst wird das Siliziumsubstrat 1 mit einer Bor-Konzentration von ungefähr 1×10¹⁷/cm² hergestellt. Auf der Hauptfläche 2 des Siliziumsubstrats 1 wird ein Siliziumoxydfilm mit 7 nm Dicke gebildet. Dieser Siliziumoxydfilm wird dann durch Lampenerhitzung in einer Ammonium enthaltenden Atmosphäre nitriert. Das Nitrieren erfolgt bei einer Temperatur von 900° bis 1100°C für 10 bis 60 s. Nach beendeter Nitrierung wird der Siliziumoxydfilm wieder in einer Sauerstoffatmosphäre oxydiert. Das Nachoxydieren erfolgt bei einer Temperatur von 1000°C bis 1100°C für 10 bis 300 s. Auf diese Weise wird der nitrierte Oxydfilm 5 gebildet.
Dann wird auf dem nitrierten Oxydfilm 5 polykristallines Silizium mit einer Dicke von 200 bis 400 nm gebildet. Danach werden durch Fotolithografie und Ätzen der Film aus dem polykristallinen Silizium und der nitrierte Oxydfilm 5 zur Gateelektrode 7 geformt. Unter Verwendung der Gateelektrode 7 als Maske werden in das Siliziumsubstrat 1 Arsen-Ionen implantiert. Die Beschleunigungsenergie beträgt 30 bis 70 keV und die Dosis 1×10¹⁵/cm² oder mehr. Danach wird ein sich ergebender Film zum Bilden der Sourcezone 3a und der Drainzone 3b erhitzt. Durch die vorstehend beschriebenen Prozesse werden die Schritte zum Herstellen des MOS-Feldeffekttransistors ausgeführt.
Die Konzentration des Stickstoffs in dem nitrierten Oxydfilm 5 hängt von der Nitrieratmosphäre, der Nitriertemperatur, der Nitrierzeit, der Nachoxydierzeit, der anfänglichen Dicke des Siliziumoxydfilms und dergleichen ab. D. h., wenn die Nitrieratmosphäre N₂O ist, ist verglichen mit Ammoniumgas die Konzentration selbst bei anonsten gleichen Parametern geringer. Wenn die Nachoxydierzeit länger wird, wird die Stickstoffkonzentration geringer. Mit höherer Nitriertemperatur, längerer Nitrierzeit, geringerer Anfangsdicke des Siliziumoxydfilms und höherer Ammoniumkonzentration wird die Stickstoffkonzentration höher.
Es gibt zweierlei Arten von "heißen" bzw. beweglichen Ladungsträgern, die eine Verschlechterung der Eigenschaften der MOS-Feldeffekttransistoren verursachen: Bewegliche Drain-Lawinenladungsträger und bewegliche Kanal-Löcher (Elektronen). Als Kanallöcher-(Kanalelektronen-)Erscheinung wird der Fall bezeichnet, daß gemäß Fig. 72 die sich in einer Kanalzone 11 bewegenden Löcher (Elektronen) durch ein elektrisches Feld um die Drainzone 3b herum beschleunigt werden und dann nahe der Drainzone 3b in einen Gateisolierfilm 6 eindringen. Das Siliziumsubstrat, die Sourcezone und die Gateelektrode sind jeweils mit 1, 3a und 7 bezeichnet. Die beweglichen Kanallöcher (Kanalelektronen) werden auch als bewegliche Kanal-Ladungsträger bezeichnet. Bei einem NMOS-Transistor sind die Kanal-Ladungsträger die Kanalelektronen, während bei einem PMOS-Transistor die Kanal-Ladungsträger die Kanallöcher bzw. Kanaldefektelektronen sind.
Nachstehend werden unter Bezug auf Fig. 73 die beweglichen Drain-Lawinenladungsträger beschrieben. Wenn beschleunigte Ladungsträger mit dem Kristallgitter von Si kollidieren, werden Elektronen-Löcher-Paare erzeugt. Dabei werden die Löcher (oder Elektronen) durch eine Gatespannung angezogen und dringen in einen Gateisolierfilm 6 ein. Es hängt von der Art des MOS-Transistors ab, ob in den Gateisolierfilm 6 die Elektronen oder die Löcher eindringen. Bei dem NMOS- Transistor dringen die Elektronen ein, während bei dem PMOS-Transistor die Löcher bzw. Defektelektronen eindringen.
Sowohl die beweglichen Kanal-Ladungsträger als auch die beweglichen Drain-Lawinenladungsträger werden nahe an dem Drain 3b erzeugt. Es scheint jedoch, daß die beweglichen Kanal- Ladungsträger näher an der Source 3a erzeugt werden als die Drain-Lawinenladungsträger. Vergleicht man zwischen einer beim Erzeugen der beweglichen Kanal-Ladungsträger angelegten Gatespannung und einer beim Erzeugen der Drain- Lawinenladungsträger angelegten Gatespannung, so ist die beim Erzeugen der Kanallöcher (oder Kanalelektronen) angelegte Gatespannung höher. Sobald die Gatespannung höher wird, werden die in den Gateisolierfilm 6 eindringenden Löcher oder Elektronen stark von der Gateelektrode 7 beeinflußt. D. h., bei einer größeren Gateelektrode 7 werden die in den Gateisolierfilm 6 eindringenden Löcher oder Elektronen stärker zur Gateelektrode 7 angezogen.
In einem Bereich der Gateelektrode 7, in den bewegliche Ladungsträger eingedrungen sind, entstehen Grenzflächenzustände oder Störstellen, die eine Verschlechterung der Eigenschaften der MOS-Feldeffekttransistoren verursachen. Der Grenzflächenzustand ist ein Energieniveau, das in einem Si- SiO₂-Grenzflächenbereich das Durchlassen von Ladungen zum Si-Substrat oder das Aufnehmen von Ladungen aus dem Si- Substrat erlaubt. Die Störstelle ist ein Bereich, in dem zu der elektrischen Leitfähigkeit beitragende Leitungselektronen oder -löcher eingefangen werden, wodurch deren Beitrag zur elektrischen Leitfähigkeit verhindert wird.
Die beweglichen Drain-Lawinenladungsträger und die beweglichen Kanallöcher bzw. -elektronen haben folgende Beschaffenheit: Ein Feldeffekttransistor gemäß Fig. 74 hat LDD- Struktur. In einem Siliziumsubstrat werden beabstandet voneinander eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration gebildet. An der Innenseite der Sourcezone 19a wird eine Sourcezone 15a niedriger Konzentration gebildet, während an der Innenseite der Drainzone 19b hoher Konzentration eine Drainzone 15b niedriger Konzentration gebildet wird. An den einander gegenüberliegenden Seiten einer Gateelektrode 7 werden Seitenwand-Isolierfilme 13a und 13b gebildet.
In Fig. 74 sind jeweils Mengen an injizierten beweglichen Ladungsträgern in dem Fall dargestellt, daß die Konzentration in der Drainzone 15b niedrig, mittel und hoch ist. Die beweglichen Kanalelektronen sind mit CHE bezeichnet, während die beweglichen Drain-Lawinenladungsträger mit DAHC bezeichnet sind. Bezüglich der Kanalelektronen ändert sich der Spitzenwert der Menge an injizierten Ladungsträgern nicht bei der Änderung der Konzentration in der Drainzone 15b niedriger Konzentration. Bezüglich der Drain-Lawinenladungsträger wird der Spitzenwert P der Menge an injizierten Ladungsträgern größer, wenn die Konzentration in der Drainzone 15b höher wird. Außerdem verschiebt sich mit höherer Konzentration in der Drainzone 15b der Spitzenwert P der Drain-Lawinenladungsträger zu einer Kanalzone hin.
Sobald die Gatespannung höher wird, wird die Widerstandsfähigkeit des nitrierten Oxydfilms gegenüber beweglichen Ladungsträgern niedriger als diejenige des Siliziumoxydfilms. Dies wird nachstehend beschrieben. Vor Belastung wird ein Schwellwert Vth gemessen und dann werden Belastungen hervorgerufen. Als Belastungen werden die folgenden vier Zustände herbeigeführt: Gatespannung 1,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s, Gatespannung 2,5 V (2,0 für PMOS) als Absolutwert, Drainspannung 6,0 V und Dauer 1000 s; Gatespannung 4,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s; und Gatespannung 6,0 V absolut, Drainspannung 6,0 V und Dauer 1000 s. Nach dem Belasten werden die Schwellwerte gemessen. Auf diese Weise wird die Differenz zwischen den Schwellwerten vor und nach der Belastung, d. h. eine Verschiebung des Schwellwertes gemessen. In Fig. 75 ist dies für einen NMOS-Feldeffekttransistor dargestellt, während dies in Fig. 76 für einen PMOS-Feldeffekttransistor dargestellt ist. Auf der Abszisse ist die Gatespannung bei den Belastungen aufgetragen. Mit zunehmender Menge an erzeugten beweglichen Ladungsträgern wird die Verschiebung der Schwellwerte größer.
Gemäß Fig. 75 ist bei dem NMOS-Feldeffekttransistor bei niedriger Gatespannung die Verschiebung des Schwellwertes für den nitrierten Oxydfilm kleiner als für den Siliziumoxydfilm, d. h. die Widerstandsfähigkeit des nitrierten Oxydfilms gegenüber den beweglichen Ladungsträgern ist höher als diejenige des Siliziumoxydfilms. Wenn jedoch die Gatespannung höher ist, ist die Verschiebung der Schwellwerte bei dem nitrierten Oxydfilm größer als bei dem Siliziumoxydfilm.
Wenn bei dem PMOS-Feldeffekttransistor gemäß Fig. 76 der Absolutwert der Gatespannung kleiner wird, ist die Verschiebung der Schwellwerte bei dem nitrierten Oxydfilm ungefähr die gleiche wie bei dem Siliziumoxydfilm, d. h. die Widerstandsfähigkeit des nitrierten Oxydfilms gegenüber beweglichen Ladungsträgern ist die gleiche wie diejenige des Siliziumoxydfilms. Wenn jedoch der Absolutwert der Gatespannung höher ist, ist die Verschiebung der Schwellwerte bei dem nitrierten Oxydfilm größer als diejenige bei dem Siliziumoxydfilm.
In "1982 Symposium on VLSI Technology Digest", Seite 40 von Eÿi Takeda und anderen ist beschrieben, daß bei einer Gatespannung von 4 V oder weniger hauptsächlich Drain- Lawinenladungsträger und bei einer Gatespannung von 4 V oder mehr hauptsächlich Kanalelektronen erzeugt werden. Daher ist gemäß Fig. 75 beim NMOS-Feldeffekttransistor der nitrierte Oxydfilm verglichen mit dem Siliziumoxydfilm widerstandsfähiger gegenüber beweglichen Drain-Lawinenladungsträgern und der Siliziumoxydfilm verglichen mit dem nitrierten Oxydfilm widerstandsfähiger gegenüber beweglichen Kanalelektronen. Beim PMOS-Feldeffekttransistor zeigen der Siliziumoxydfilm und der nitrierte Oxydfilm ungefähr die gleiche Widerstandsfähigkeit gegenüber beweglichen Drain- Lawinenladungsträgern, während der Siliziumoxydfilm verglichen mit dem nitrierten Oxydfilm gegenüber beweglichen Kanallöchern widerstandsfähiger ist.
In einer komplementären MOS-Schaltung (CMOS-Schaltung) kann entweder an einen NMOS-Transistor oder an einen PMOS- Transistor eine hohe Gatespannung angelegt werden. Gemäß der vorstehenden Beschreibung anhand von Fig. 75 und 76 ist dann, wenn als Gateisolierfilm der nitrierte Oxydfilm verwendet wird und der Absolutwert der Gatespannung höher als derjenige bei der Verwendung des Siliziumoxydfilms als Gateisolierfilm ist, die Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern sowohl bei dem NMOS-Transistor als auch bei dem PMOS-Transistor verschlechtert. Infolgedessen entsteht dann, wenn in der CMOS-Schaltung der MOS-Transistor mit dem nitrierten Oxydfilm als Gateisolierfilm eingesetzt wird, verglichen mit dem Transistor mit dem Siliziumoxydfilm als Gateisolierfilm der Nachteil, daß die Widerstandsfähigkeit der Schaltung gegenüber beweglichen Ladungsträgern verringert ist.
Fig. 77 und 78 zeigen Spannungs-Strom-Kennlinien des MOS- Feldeffekttransistors, der in dem vorangehend genannten Digest "International Electron Device Meeting 1989", Seite 267 beschrieben ist. Fig. 77 zeigt die Kennlinien des NMOS- Transistors, während Fig. 78 die Kennlinien des PMOS- Transistors zeigt. In den Figuren ist mit NO ein nitrierter Oxydfilm dargestellt, während mit PO ein reiner Oxydfilm dargestellt ist.
Wenn gemäß Fig. 77 ein NMOS-Feldeffekttransistor mit einem nitrierten Oxydfilm als Gateisolierfilm bei einer niedrigeren Gatespannung verwendet wird, zeigt dieser NMOS-Feldeffekttransistor eine geringere Stromsteuerfähigkeit als ein NMOS- Feldeffekttransistor mit dem reinen Oxydfilm als Gateisolierfilm. Wenn gemäß Fig. 78 ein PMOS-Feldeffekttransistor mit dem nitrierten Oxydfilm als Gateisolierfilm verwendet wird, zeigt dieser PMOS-Feldeffekttransistor bei beliebigen Gatespannungen eine geringere Stromsteuerfähigkeit als ein PMOS- Feldeffekttransistor mit dem reinen Oxydfilm als Gateisolierfilm. Die Verschlechterung der Stromsteuerfähigkeit ist eine Verschlechterung der Leistungsfähigkeit der Schaltungen bei höheren Geschwindigkeiten.
Mit zunehmender Anzahl von Störstellen werden die Eigenschaften des Feldeffekttransistors schlechter. Aus durchgeführten Versuchen ist zu schließen, daß ein Nitridfilm mehr Störstellen als ein nitrierter Oxydfilm enthält.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art derart weiterzubilden, daß er, selbst wenn er einen nitrierten Oxydfilm mit hoher Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei hoher Gatespannung enthält, eine höhere Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei hoher und niedriger Gatespannung sowie eine höhere Stromsteuerfähigkeit bei niedriger Gatespannung aufweist.
Diese Aufgabe wird erfindungsgemäß gemäß den entsprechenden kennzeichnenden Teilen der Patentansprüche 1, 20, 22 bis 24, 26, 28 und 31 gelöst.
In den Unteransprüchen 2 bis 19, 21, 25, 27, 29, 30 und 32 bis 37 sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem ersten Ausführungsbeispiel,
Fig. 2 eine grafische Darstellung, die den Zusammenhang zwischen einer Belastungsdauer und einer gesamten Gatespannungsverschiebung bei unterschiedlichen Nitriertemperaturen veranschaulicht,
Fig. 3 eine schematische Darstellung eines Lampenerhitzungsgeräts,
Fig. 4 bis 7 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel darstellen,
Fig. 8 bis 12 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten und einen fünften Schritt bei einem anderen Beispiel für das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel darstellen,
Fig. 13 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zweiten Ausführungsbeispiel,
Fig. 14 bis 17 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem zweiten Ausführungsbeispiel darstellen,
Fig. 18 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem dritten Ausführungsbeispiel,
Fig. 19 bis 22 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem dritten Ausführungsbeispiel darstellen.
Fig. 23 eine schematische Schnittansicht eines Feldeffekttransistors mit herkömmlicher LDD-Struktur,
Fig. 24 eine vergrößerte Darstellung eines in Fig. 23 mit B bezeichneten Teils,
Fig. 25 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem vierten Ausführungsbeispiel,
Fig. 26 bis 29 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem vierten Ausführungsbeispiel darstellen,
Fig. 30 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem fünften Ausführungsbeispiel,
Fig. 31 bis 38 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten, einen fünften, einen sechsten, einen siebten und einen achten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünften Ausführungsbeispiel darstellen,
Fig. 39 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem sechsten Ausführungsbeispiel,
Fig. 40 bis 47 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten, einen vierten, einen fünften, einen sechsten, einen siebten und einen achten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem sechsten Ausführungsbeispiel darstellen.
Fig. 48 eine grafische Darstellung, die den Zusammenhang zwischen einer Nitriertemperatur und einer Schwellspannungsverschiebung unter der Bedingung veranschaulicht, daß bewegliche Drain-Lawinenladungsträger erzeugt werden,
Fig. 49 eine grafische Darstellung, die den Zusammenhang zwischen der Nitriertemperatur und der Schwellspannungsverschiebung unter der Bedingung veranschaulicht, daß bewegliche Kanalelektronen erzeugt werden,
Fig. 50 eine grafische Darstellung, die den Zusammenhang zwischen Eeff und µeff bei Gateisolierfilmen NO, OX und RNO veranschaulicht,
Fig. 51 eine grafische Darstellung, die den Zusammenhang zwischen einer Nitriertemperatur und µeff bei Gateisolierfilmen NO, OX und RNO veranschaulicht,
Fig. 52 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem siebten Ausführungsbeispiel,
Fig. 53 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem achten Ausführungsbeispiel,
Fig. 54 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem neunten Ausführungsbeispiel,
Fig. 55 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zehnten Ausführungsbeispiel,
Fig. 56 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem elften Ausführungsbeispiel,
Fig. 57 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem zwölften Ausführungsbeispiel,
Fig. 58 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem dreizehnten Ausführungsbeispiel,
Fig. 59 bis 62 Schnittansichten, die jeweils einen ersten, einen zweiten, einen dritten und einen vierten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem dreizehnten Ausführungsbeispiel darstellen,
Fig. 63 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem vierzehnten Ausführungsbeispiel,
Fig. 64 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem fünfzehnten Ausführungsbeispiel,
Fig. 65 bis 67 Schnittansichten, die jeweils einen ersten, einen zweiten und einen dritten Schritt beim Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünfzehnten Ausführungsbeispiel darstellen,
Fig. 68 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem sechzehnten Ausführungsbeispiel,
Fig. 69 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem siebzehnten Ausführungsbeispiel,
Fig. 70 eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem achtzehnten Ausführungsbeispiel,
Fig. 71 eine schematische Schnittansicht eines herkömmlichen Feldeffekttransistors,
Fig. 72 eine schematische Schnittansicht eines Feldeffekttransistors zum Beschreiben von beweglichen Kanalelektronen,
Fig. 73 eine Schnittansicht eines Feldeffekttransistors zum Beschreiben von beweglichen Drain- Lawinenladungsträgern,
Fig. 74 eine grafische Darstellung, die den Zusammenhang zwischen der Konzentration in einer Drainzone niedriger Konzentration und der Menge an injizierten beweglichen Ladungsträgern veranschaulicht,
Fig. 75 eine grafische Darstellung, die den Zusammenhang zwischen einer Gatespannung und einer Schwellspannungsverschiebung in den Fällen veranschaulicht, daß ein Gateisolierfilm eines NMOS-Feldeffekttransistors aus einem nitrierten Oxydfilm oder einem Siliziumoxydfilm besteht,
Fig. 76 eine grafische Darstellung, die den Zusammenhang zwischen der Gatespannung und der Schwellspannungsverschiebung in den Fällen veranschaulicht, daß ein Gateisolierfilm eines PMOS-Feldeffekttransistors aus einem nitrierten Oxydfilm oder einem Siliziumoxydfilm besteht,
Fig. 77 eine grafische Darstellung von Kennlinien für Stromsteuerfähigkeiten jeweils in dem Fall, daß ein Gateisolierfilm eines NMOS-Feldeffekttransistors aus einem nitrierten Oxydfilm oder einem Siliziumoxydfilm besteht, und
Fig. 78 eine grafische Darstellung von Kennlinien für Stromsteuerfähigkeiten jeweils in dem Fall, daß ein Gateisolierfilm eines PMOS-Feldeffekttransistors aus einem nitrierten Oxydfilm oder einem Siliziumoxydfilm besteht.
1. Ausführungsbeispiel
Fig. 1 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß einem ersten Ausführungsbeispiel. In einem Siliziumsubstrat 1 sind beabstandet voneinander eine Sourcezone 3a und eine Drainzone 3b ausgebildet. Das Siliziumsubstrat 1 hat eine Hauptfläche 2. Auf einem Bereich der Injektion von beweglichen Drain- Lawinenladungsträgern in die Hauptfläche 2 ist ein nitrierter Oxydfilm 5 ausgebildet. Auf einem Bereich der Injektion von beweglichen Kanallöchern (Kanalelektronen) in die Hauptfläche 2 ist ein Siliziumoxydfilm 9 (typischerweise aus SiO₂) ausgebildet. Der nitrierte Oxydfilm 5 und der Siliziumoxydfilm 9 bilden einen Gateisolierfilm.
Die beweglichen Kanal-Ladungsträger (Löcher oder Elektronen) und die beweglichen Drain-Lawinenladungsträger werden jeweils nahe der Drainzone 3b erzeugt. Verglichen mit den Drain-Lawinenladungsträgern werden jedoch die Kanal-Ladungsträger bei einer höheren Gatespannung erzeugt, weshalb verglichen mit der Injektion von Löchern oder Elektronen in den Gateisolierfilm durch die Lawinenladungsträger-Erscheinung die Injektion von Löchern oder Elektronen in den Gateisolierfilm bei der Kanal-Ladungsträger-Erscheinung stärker durch die Gatespannung beeinflußt wird. Infolgedessen liegt ein Bereich 8 der Injektion von beweglichen Kanallöchern oder -elektronen näher an der Sourcezone 3a als ein Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern. Eine Gateelektrode ist mit 7 bezeichnet. Als Material für die Gateelektrode kann polykristallines Silizium, Metall oder eine Schichtung aus polykristallinem Silizium und Silicid verwendet werden.
Nachstehend wird die Tatsache beschrieben, daß die Störstellendichte eines nitrierten Oxydfilms niedriger als diejenige eines Siliziumoxydfilms ist. Es ist bekannt, daß die Störstellendichte eines Siliziumnitridfilms 100- bis 1000mal höher als diejenige des Siliziumoxydfilms ist. Dies ist beispielsweise in "The Si-SiO₂ System" von Pieter Balk, Band 32, Materials Science Monographs, veröffentlicht von Elsevier auf den Seiten 10 und 11 beschrieben.
Fig. 2 ist eine grafische Darstellung, die von den Erfindern am 8. Dezember 1991 in einem Artikel mit dem Titel "IEDM91 Hot-Carrier-Resistant Structure By Re-Oxidized Nitrided Oxide Sidewall For Highly Reliable And High Performance LDD Mosfets" veröffentlicht wurde. Eine Belastungszeit in Fig. 2 ist eine Zeit, während der ein Strom FN durch eine Gateelektrode und ein Substrat fließt. Die gesamte Gatespannungsverschiebung ist die Differenz zwischen einer Gatespannung, die angelegt wird, wenn der Strom FN zu fließen beginnt, und einer Gatespannung, die angelegt wird, nachdem der Strom FN für eine vorbestimmte Zeitspanne geflossen ist. RNO ist ein nitrierter Oxydfilm und OX ist ein Siliziumoxydfilm. NO ist ein Film, der nach dem Nitrieren nicht nachoxydiert ist. Die in der grafischen Darstellung angegebenen Temperaturen sind Nitriertemperaturen.
Aus der grafischen Darstellung ist ersichtlich, daß die gesamte Gatespannungsverschiebung bei einem RNO-Film zehnmal geringer ist als bei einem OX-Film. Da die Störstellendichte zu der gesamten Gatespannungsverschiebung proportional ist, ist ersichtlich, daß die Störstellendichte von RNO zehnmal geringer als diejenige von OX ist. Infolgedessen ist festzustellen, daß die Störstellendichte von RNO niedriger als diejenige des Siliziumnitridfilms ist.
Der Feldeffekttransistor gemäß Fig. 1 ist verglichen mit dem Fall, daß der ganze Gateisolierfilm durch einen nitrierten Oxydfilm gebildet ist, gemäß der Darstellung in Fig. 75 und 76 bei hoher Gatespannung (bzw. beim PMOS- Feldeffekttransistor bei hohem Absolutwert der Gatespannung) widerstandsfähig gegenüber beweglichen Ladungsträgern. Wenn der Feldeffekttransistor gemäß Fig. 1 ein NMOS-Feldeffekttransistor ist, ist dieser gemäß Fig. 75 auch bei niedriger Gatespannung gegenüber beweglichen Ladungsträgern widerstandsfähig. Wenn der Feldeffekttransistor gemäß Fig. 1 der NMOS-Feldeffekttransistor ist, ist gemäß Fig. 77 die Stromsteuerfähigkeit bei niedriger Gatespannung verglichen mit dem Feldeffekttransistor mit dem Gateisolierfilm erhöht, der gänzlich aus einem nitrierten Oxydfilm besteht. Wenn der Feldeffekttransistor gemäß Fig. 1 ein PMOS-Feldeffekttransistor ist, ist gemäß Fig. 78 die Stromsteuerfähigkeit bei irgendeiner Gatespannung verglichen mit dem Transistor mit dem Gateisolierfilm erhöht, der gänzlich aus dem nitrierten Oxydfilm besteht.
Nachstehend wird ein Lampenerhitzungsgerät beschrieben, das zum Bilden eines nitrierten Oxydfilms verwendet wird. Fig. 3 ist eine schematische Darstellung des Lampenerhitzungsgeräts. Auf einem Hauptteil 51 des Lampenerhitzungsgeräts ist eine Kammer 52 angeordnet. Zwischen der Kammer 52 und dem Hauptteil 51 ist eine Dichtung 53 angebracht, die das Innere der Kammer 52 in einem Unterdruckzustand hält.
In der Kammer 52 ist ein Plättchenträger 54 angebracht, auf den ein Siliziumplättchen 55 aufgelegt wird. Oberhalb des Siliziumplättchens 55 ist eine Lampe 56 angebracht, die elektrisch über einen Anschluß 57 an eine Stromquelle und ein Steuersystem 58 außerhalb des Hauptteils 51 angeschlossen ist.
Ein nahe an dem Siliziumplättchen 55 angeordnetes Thermoelement 59 ist gleichfalls über den Anschluß 57 mit der Stromquelle und dem Steuersystem 58 verbunden. Die Ausgangsleistung der Stromquelle wird durch das Steuersystem 58 entsprechend der durch das Thermoelement 59 gemessenen Temperatur derart gesteuert, daß die Temperatur in der Kammer 52 auf eine Solltemperatur eingestellt wird. Außerdem kann zum Wechseln einer Atmosphäre bei dem Erhitzen die Kammer 52 mittels einer Vakuumpumpe evakuiert und in die Kammer 52 Ammoniumgas oder dergleichen eingeleitet werden.
Nachstehend wird ein Verfahren zum Herstellen eines Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel beschrieben. Gemäß Fig. 4 wird eine Hauptfläche des Siliziumsubstrats 11 oxidiert, um den Siliziumoxydfilm 9 mit einer Dicke von ungefähr 10 nm zu bilden. Dann wird auf dem Siliziumoxydfilm 9 aus polykristallinem Silizium ein Nitriersperrfilm 21 mit ungefähr 200 nm Dicke gebildet, der durch Fotolithografie und Ätzen in eine gewünschte Form gebracht wird. Die Ätzrate des Nitriersperrfilms 21 unterscheidet sich stark von derjenigen des Siliziumoxydfilms 9 und der Nitriersperrfilm 21 muß derart beschaffen sein, daß das Nitrieren eines unter dem Nitriersperrfilm 21 liegenden Films verhindert wird. Unter diesem Gesichtspunkt wird als Material für den Nitriersperrfilm 21 polykristallines Silizium verwendet.
Durch Lampenerhitzung wird der nitrierte Oxydfilm 5 gemäß Fig. 5 gebildet. Die Erhitzung mit den Lampen erfolgt durch das in Fig. 3 dargestellte Lampenerhitzungsgerät. Die Bedingungen hierbei sind: Temperatur in der Kammer 900°C, Atmosphäre mit 100% Ammoniumgas und Erhitzungsdauer von ungefähr 30 s. Der nitrierte Oxydfilm 5 kann nötigenfalls in einer Sauerstoffatmosphäre oxydiert oder in einem Inertgas ausgeglüht bzw. erhitzt werden.
Gemäß Fig. 6 wird der Nitriersperrfilm 21 entfernt. Dann wird auf dem Siliziumoxydfilm 9 und dem nitrierten Oxydfilm 5 ein Film aus polykristallinem Silizium und aus diesem durch Fotolithografie und Ätzen die Gateelektrode 7 gemäß Fig. 7 gebildet. Durch Implantieren von Ionen in das Siliziumsubstrat 1 unter Verwendung der Gateelektroden 7 als Maske wird der in Fig. 1 gezeigte Feldeffekttransistor gemäß dem ersten Ausführungsbeispiel fertiggestellt.
Nachstehend wird ein anderes Beispiel für das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem ersten Ausführungsbeispiel beschrieben. Gemäß Fig. 8 wird auf der Hauptfläche des Siliziumsubstrats 1 der Siliziumoxydfilm 9 mit einer Dicke von ungefähr 10 nm gebildet. Dann wird auf dem Siliziumoxydfilm 9 ein Film 7a aus polykristallinem N- Silizium gebildet, dessen Dicke auf ungefähr 300 nm eingestellt wird. Der Film 7a aus dem polykristallinen Silizium wird dann durch Fotolithografie und Ätzen in eine gewünschte Form gebracht.
Durch Lampenerhitzung wird der nitrierte Oxydfilm 5 gemäß Fig. 9 gebildet. Die Bedingungen hierbei sind gleich den vorangehend genannten Bedingungen. Gemäß Fig. 10 wird dann durch Fotolithographie und Ätzen der Film 7a aus dem polykristallinen Silizium zu einer gewünschten Form bearbeitet. Ein hierbei verwendeter Fotolack ist mit 60 bezeichnet.
Nach dem Abtragen des Fotolacks 60 wird in einem Mischgas aus Wasserstoffchlorid und Silan die Temperatur erhöht, wodurch gemäß Fig. 11 selektiv auf der Oberfläche des Films 7a aus dem polykristallinen Silizium ein Film 7b aus polykristallinem Silizium abgelagert wird, um die Gateelektrode 7 zu bilden. Der Film 7b aus dem polykristallinen Silizium liegt über dem nitrierten Oxydfilm 5.
Gemäß Fig. 12 werden der Siliziumoxydfilm 9 und der nitrierte Oxydfilm 5 beiderseits der Gateelektrode 7 entfernt. Durch Implantieren von Ionen in das Siliziumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Sourcezone und eine Drainzone gebildet, wodurch der in Fig. 1 dargestellte Feldeffekttransistor gemäß dem ersten Ausführungsbeispiel fertiggestellt wird.
2. Ausführungsbeispiel
Fig. 13 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem zweiten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 1 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Das zweite Ausführungsbeispiel ist mit dem ersten Ausführungsbeispiel dahingehend identisch, daß auf dem Bereich 4 der Injektion von Drain-Lawinenladungsträgern ein nitrierter Oxydfilm 5a und auf dem Bereich 8 der Injektion von Kanal-Ladungsträgern der Siliziumoxydfilm 9 ausgebildet ist. Das zweite Ausführungsbeispiel unterscheidet sich jedoch von dem ersten Ausführungsbeispiel darin, daß in einem bestimmten Bereich zwischen der Sourcezone 3a und dem Bereich 8 der Injektion der Kanal-Ladungsträger bzw. Löcher oder Elektronen in die Hauptfläche 2 ein nitrierter Oxydfilm 5b ausgebildet ist. Da beim zweiten Ausführungsbeispiel der Gateisolierfilm größtenteils aus einem nitrierten Oxydfilm besteht, ist verglichen mit dem ersten Ausführungsbeispiel beim NMOS-Feldeffekttransistor die Stromsteuerfähigkeit bei niedriger Gatespannung verringert (siehe Fig. 77). Der nitrierte Oxydfilm 5b zeigt jedoch verglichen mit dem Siliziumoxydfilm 9 eine stärkere Wirkung hinsichtlich des Verhinderns der Diffusion von Bor, weshalb beim Dotieren von Bor in die Gateelektrode 7 die Diffusion von Bor in eine Kanalzone bei diesem zweiten Ausführungsbeispiel verhindert werden kann, bei dem ein Großteil des Gateisolierfilms aus dem nitrierten Oxydfilm 5b besteht.
Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem zweiten Ausführungsbeispiel beschrieben. Gemäß Fig. 14 wird auf der Hauptfläche des Siliziumsubstrats 1 der Siliziumoxydfilm 9 gebildet, auf dem ein Nitriersperrfilm 21 gebildet wird. Als Material für den Nitriersperrfilm 21 wird das gleiche wie beim ersten Ausführungsbeispiel verwendet. Der Nitriersperrfilm 21 wird dann durch Fotolithografie und Ätzen in eine vorbestimmte Form gebracht.
Durch das in Fig. 3 dargestellte Lampenerhitzungsgerät wird ein nitrierter Oxydfilm 5 gemäß Fig. 15 gebildet. Der Film unterhalb dem Nitriersperrfilm 21 wird nicht nitriert und bleibt der Siliziumoxydfilm 9.
Gemäß Fig. 16 wird der Nitriersperrfilm 21 entfernt und dann auf dem Siliziumoxydfilm 9 und dem nitrierten Oxydfilm 5 ein Film aus polykristallinem Silizium gebildet. Gemäß Fig. 17 wird dieser Film aus polykristallinem Silizium einer vorbestimmten Formung unterzogen, um die Gateelektrode 7 zu bilden. Durch Implantieren von Ionen in das Siliziumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Sourcezone und eine Drainzone gebildet, wodurch der in Fig. 13 dargestellte Feldeffekttransistor gemäß dem zweiten Ausführungsbeispiel fertiggestellt wird.
3. Ausführungsbeispiel
Fig. 18 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem dritten Ausführungsbeispiel, in der gleiche Bestandteile wie diejenigen des Feldeffekttransistors gemäß Fig. 1 mit den gleichen Bezugszeichen versehen sind. Beim dritten Ausführungsbeispiel ist der nitrierte Oxydfilm 5 auch auf dem Bereich 8 der Injektion von beweglichen Kanal-Ladungsträgern bzw. Kanallöchern oder -elektronen ausgebildet. Die Stickstoffkonzentration im nitrierten Oxydfilm 5 wird von einem Punkt A weg zu einem Punkt B hin höher. Wenn die Stickstoffkonzentration in dem nitrierten Oxydfilm 5 geringer wird, wird die Widerstandsfähigkeit gegenüber beweglichen Kanal-Ladungsträgern besser. Wenn die Stickstoffkonzentration in dem nitrierten Oxydfilm 5 höher wird, wird die Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinenladungsträgern besser. Dies wird nachstehend beschrieben.
Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem dritten Ausführungsbeispiel beschrieben. Gemäß Fig. 19 wird auf der Hauptfläche des Siliziumsubstrats 1 der Siliziumoxydfilm 9 gebildet, auf dem ein Nitriersperrfilm 21 gebildet wird. Als Material für den Nitriersperrfilm 21 wird das gleiche Material wie beim ersten Ausführungsbeispiel verwendet. Auf den Nitriersperrfilm 21 wird ein Abdecklack 61 aufgebracht, der dann einer vorbestimmten Formung unterzogen wird. Durch stark isotropes Ätzen wird der Nitriersperrfilm 21 unter Verwendung des Abdecklacks 61 als Maske geätzt, was eine abgeschrägte Seitenfläche des Nitriersperrfilms 21 ergibt. Dann wird der Fotolack 61 entfernt.
Durch das in Fig. 3 dargestellte Lampenerhitzungsgerät wird ein nitrierter Oxydfilm 5 gemäß Fig. 20 gebildet. Da an dem abgeschrägten Bereich des Nitriersperrfilms 21 dessen Dicke geringer wird, wird der darunterliegende Siliziumoxydfilm 9 stärker nitriert. Dies ermöglicht das Bilden eines nitrierten Oxydfilms 5, dessen Stickstoffkonzentration in Pfeilrichtung höher wird.
Gemäß Fig. 21 wird der Nitriersperrfilm 21 entfernt, woraufhin auf dem Siliziumoxydfilm 9 und dem nitrierten Oxydfilm 5 ein Film aus polykristallinem Silizium gebildet wird. Der Film aus polykristallinem Silizium wird in eine vorbestimmte Form gebracht, um die Gateelektrode 7 gemäß Fig. 22 zu bilden. Durch Implantation von Ionen in das Siliziumsubstrat 1 unter Verwendung der Gateelektrode 7 als Maske werden eine Sourcezone und eine Drainzone gebildet, wodurch der in Fig. 18 gezeigte Feldeffekttransistor gemäß dem dritten Ausführungsbeispiel fertiggestellt wird.
4. Ausführungsbeispiel
Fig. 23 ist eine schematische Schnittansicht eines NMOS- Transistors mit herkömmlicher LDD-Struktur, d. h. mit leicht dotiertem Drain. Gleiche Bestandteile wie diejenigen des in Fig. 1 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. An der Innenseite einer Drainzone 19b hoher Konzentration ist eine Drainzone 15b niedriger Konzentration und an der Innenseite einer Sourcezone 19a hoher Konzentration eine Sourcezone 15a niedriger Konzentration ausgebildet. Beiderseits der Gateelektrode 7 sind Seitenwandisolierfilme 13a und 13b ausgebildet.
Wenn eine Kanallänge A 0,6 µm oder mehr beträgt, kann die Drainzone 15b niedriger Konzentration unter Verwendung von Phosphor gebildet werden. Falls jedoch die Kanallänge A kleiner wird, muß die Drainzone 15b niedriger Konzentration unter Verwendung von Arsen gebildet werden, das einen kleineren Thermodiffusionskoeffizienten als Phosphor hat. Da aber bei Verwendung von Arsen ein Fremdstoffprofil einen steileren Gradienten hat, wird ein elektrisches Feld an einer Grenzschicht zwischen der Drainzone 15b geringer Konzentration und der Drainzone 19b hoher Konzentration und an der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und einer Kanalzone 11 gebündelt. An den Stellen, an denen das elektrische Feld konzentriert ist, kann eine Stoßionisation auftreten, so daß daher leicht die Drain-Lawinenladungsträger entstehen können.
Bei der LDD-Struktur entsteht bei einer Gatespannung, bei der die beweglichen Drain-Lawinenladungsträger erzeugt werden, gemäß Fig. 24 in dem Seitenwandisolierfilm 13b eine Schadstelle 17. Dies ist in der vorstehend genannten Veröffentlichung der Erfinder beschrieben. Diese Schadstelle 17 ist ein Grenzflächen- bzw. Störstellenzustand. Durch die Schadstelle 17 wird die Leitfähigkeit bzw. Steilheit beträchtlich verschlechtert, die der Kehrwert des Widerstandes bei eingeschaltetem Transistor ist. Durch die Verschlechterung der Steilheit wird der über den Transistor fließende Strom verringert.
Die Erfindung ist auch bei einem derartigen Feldeffekttransistor mit LDD-Struktur anwendbar. Fig. 25 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem vierten Ausführungsbeispiel. In einem Siliziumsubstrat 1 sind beabstandet voneinander eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration ausgebildet. Die Konzentration der Zonen 19a und 19b hoher Konzentration beträgt 1×10²⁰/cm³ oder mehr. An den Innenseiten der Sourcezone 19a und der Drainzone 19b hoher Konzentration sind jeweils eine Sourcezone 15a und eine Drainzone 15b niedriger Konzentration ausgebildet. Die Konzentration der Zonen niedriger Konzentration beträgt 1×10¹⁷/cm³ oder mehr. Auf der Hauptfläche des Siliziumsubstrats 1 werden ein Siliziumoxydfilm 9 und nitrierte Oxydfilme 5a und 5b gebildet, auf denen wiederum jeweils eine Gateelektrode 7, ein Seitenwandisolierfilm 13a und ein Seitenwandisolierfilm 13b gebildet werden.
In einem Bereich, in dem der Gradient des Verunreinigungs- bzw. Fremdstoffprofils steil ist, werden bewegliche Drain- Lawinenladungsträger erzeugt. Beim vierten Ausführungsbeispiel ist der Gradient des Fremdstoffprofils an einer Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Drainzone 19b hoher Konzentration steiler als zwischen der Kanalzone 11 und der Drainzone 15b niedriger Konzentration, so daß deswegen der nitrierte Oxydfilm 5b in der in Fig. 25 dargestellten Lage ausgebildet wird. Wenn der Drain die LDD-Struktur hat, wird dadurch ein elektrisches Querfeld verringert und dadurch die Stoßionisation unterdrückt. Infolgedessen ist der Drain mit der LDD-Struktur gegenüber beweglichen Ladungsträgern widerstandsfähiger als ein einzelner Drain.
Nachstehend wird ein Verfahren zum Herstellen des in Fig. 25 dargestellten Feldeffekttransistors gemäß dem vierten Ausführungsbeispiel beschrieben. Auf der Hauptfläche 2 des Siliziumsubstrats 1 wird gemäß Fig. 26 der Siliziumoxydfilm 9 mit einer Dicke von ungefähr 7 nm gebildet. Dann wird auf dem Siliziumoxydfilm 9 ein Film aus polykristallinem Silizium mit einer Dicke von 200 bis 400 nm gebildet. Durch Fotolithographie und Ätzen wird die Gateelektrode 7 gebildet, deren Gatelänge auf 0,3 µm festgelegt wird.
Dann wird gemäß Fig. 27 der Siliziumoxydfilm 9 einer Lampenerhitzung in einer Ammoniumatmosphäre bei beispielsweise 900°C für 30 bis 60 s unterzogen. Damit wird der erhitzte Siliziumoxydfilm 9 nitriert. Danach wird der nitrierte Siliziumoxydfilm in einer Sauerstoffatmosphäre bei beispielsweise 1000°C für 20 bis 120 s nachoxydiert, wodurch die nitrierten Oxydfilme 5a und 5b gebildet werden. Obgleich auch in die Gateelektrode 7 Stickstoff eintritt, entsteht keine Nitritschicht. Die Stickstoffkonzentration in den nitrierten Oxydfilmen. 5a und 5b kann in Abhängigkeit von der Konzentration der Ammonium-Atmosphäre oder von der Nachoxydierzeit gesteuert werden. Wenn als Gas für das Nitrieren N₂O verwendet wird, ist ein Nachoxydieren unnötig, da in dem Gas kein Wasserstoff enthalten ist.
Dann wird unter Verwendung der Gateelektrode 7 als Maske beispielsweise Arsen mit 1×10¹³ bis 2×10¹⁴/cm³ bei 30 bis 70 keV implantiert, wodurch die Sourcezone 15a und die Drainzone 15b niedriger Konzentration gebildet werden. Die Sourcezone 15a und die Drainzone 15b niedriger Konzentration können vor dem Ausbilden der nitrierten Oxydfilme 5a und 5b gebildet werden.
Gemäß Fig. 28 wird auf der Hauptfläche 2 ein Siliziumoxydfilm mit 50 bis 300 nm Dicke gebildet. Der Siliziumoxydfilm wird dann durch anisotropes Ätzen zum Bilden der Seitenwandisolierfilme 13a und 13b abgeätzt.
Gemäß Fig. 29 wird unter Verwendung der Gateelektrode 7 und der Seitenwandisolierfilme 13a und 13b als Maske in das Siliziumsubstrat 1 Arsen mit 1×10¹⁵/cm³ oder mehr bei einer Beschleunigungsenergie von 40 bis 70 keV implantiert. Durch Erhitzen werden die Sourcezone 19a und die Drainzone 19b hoher Konzentration gebildet.
5. Ausführungsbeispiel
Fig. 30 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem fünften Ausführungsbeispiel. Bestandteile, die mit denjenigen des Feldeffekttransistors gemäß Fig. 25 identisch sind, sind mit den gleichen Bezugszeichen versehen. Wenn an der Grenzfläche zwischen der Kanalzone 11 und der Drainzone 15b niedriger Konzentration der Gradient der Fremdstoffkonzentration steiler ist als an der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Drainzone 19b hoher Konzentration, entstehen an der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Kanalzone 11 bewegliche Drain-Lawinenladungsträger. Daher muß in diesem Fall auf der Hauptfläche 2 über der Grenzfläche zwischen der Drainzone 15b niedriger Konzentration und der Kanalzone 11 ein nitrierter Oxydfilm gebildet werden. Das fünfte Ausführungsbeispiel ist ein Feldeffekttransistor mit einem solchen Aufbau.
Leitende Seitenwandfilme aus polykristallinem Silizium sind mit 24a und 24b bezeichnet. Die leitenden Seitenwandfilme 24a und 24b und die Gateelektrode 7 sind miteinander durch einen Film 26c aus polykristallinem Silizium verbunden. Auf diese Weise dienen die leitenden Seitenwandfilme 24a und 24b auch als Gateelektrode 7, weil ein Kanal für das Verbinden der Sourcezone 15b niedriger Konzentration und der Drainzone 15b niedriger Konzentration nicht allein durch die Gateelektrode 7 gebildet werden kann.
Zum Isolieren der leitenden Seitenwandfilme 24a und 24b von der Sourcezone 19a und der Drainzone 19b hoher Konzentration werden Siliziumoxydfilme 22a und 22b gebildet. Mit 26a und 26b sind Filme aus polykristallinem Silizium bezeichnet. Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünften Ausführungsbeispiel beschrieben.
Gemäß Fig. 31 werden auf der Hauptfläche 2 des Siliziumsubstrats 1 nacheinander der Siliziumoxydfilm 9 und die Gateelektrode 7 gebildet. Unter Anwendung von chemischer Niederdruck-Dampfablagerung wird auf der Hauptfläche 2 ein Siliziumoxydfilm 28 mit einer Dicke von 10 nm gemäß Fig. 32 gebildet.
Der Siliziumoxydfilm 28 wird gemäß Fig. 33 in einer reinen Ammoniumatmosphäre bei beispielsweise 950°C für 30 s nitriert. Ferner wird der nitrierte Siliziumoxydfilm für ungefähr 30 s bei beispielsweise 1000°C einer Nachoxydation in einer Sauerstoffatmosphäre unterzogen. Hierdurch wird der Siliziumoxydfilm 28 zu einem nitrierten Oxydfilm 5. Gemäß Fig. 34 wird auf der Hauptfläche 2 ein Film 24 aus beispielsweise polykristallinem n-Silizium gebildet, dessen Dicke auf 200 nm eingestellt wird.
Der Film 24 aus dem polykristallinen Silizium wird gemäß Fig. 35 derart geätzt, daß die leitenden Seitenwandfilme 24a und 24b entstehen. Dann werden in das Siliziumsubstrat 1 unter einem Winkel von beispielsweise 45° zur Hauptfläche 2 n-Fremdstoffe wie Arsen oder Phosphor implantiert, um dadurch die Sourcezone 15a und die Drainzone 15b niedriger Konzentration zu bilden. Die Fremdstoffdosis wird auf 1×10¹³/cm² eingestellt.
Gemäß Fig. 36 wird in das Siliziumsubstrat 1 Arsen mit 1×10¹⁵/cm³ Konzentration zum Bilden Der Sourcezone 19a und der Drainzone 19b hoher Konzentration implantiert. Da beim Bilden der Sourcezone 15a und der Drainzone 15b niedriger Konzentration die Fremdstoffe unter einem Winkel von 45° zur Hauptfläche 2 implantiert wurden, sind diese Zonen jeweils an der Innenseite der Sourcezone 19a bzw. der Drainzone 19b hoher Konzentration gebildet.
Gemäß Fig. 37 wird auf der Hauptfläche 2 ein Siliziumoxydfilm 22 gebildet.
Gemäß Fig. 38 wird der Siliziumoxydfilm 22 derart weggeätzt, daß nur die Siliziumoxydfilme 22a und 22b zurückbleiben. Auf der Hauptfläche 2 wird dann ein Film aus polykristallinem Silizium gebildet, der derart auf eine vorbestimmte Form gebracht wird, daß die Filme 26a, 26b und 26c entstehen.
6. Ausführungsbeispiel
Fig. 39 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem sechsten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des Feldeffekttransistors gemäß Fig. 25 sind mit den gleichen Bezugszeichen versehen. Auf dem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern ist der nitrierte Oxydfilm 5b und auf dem Bereich 8 der Injektion von beweglichen Kanallöchern bzw. -elektronen der nitrierte Oxydfilm 5 ausgebildet. Die Stickstoffkonzentration in dem nitrierten Oxydfilm 5 ist geringer als diejenige in dem nitrierten Oxydfilm 5b.
Nachstehend wird die Erscheinung beschrieben, daß durch eine höhere Stickstoffkonzentration in dem nitrierten Oxydfilm die Widerstandsfähigkeit gegenüber beweglichen Drain- Lawinenladungsträgern verbessert ist. Fig. 48 ist eine grafische Darstellung, die in der vorangehend genannten Veröffentlichung der Erfinder enthalten ist. Auf der Abszisse ist die beim Bilden von Filmen angewandte Nitriertemperatur und auf der Ordinate die Schwellspannungsverschiebung, d. h. die Versetzung der Spannung Vth nach Belastungen aufgetragen. Bei kleinerer Versetzung von Vth ist die Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinenladungsträgern höher. Die Belastungen wurden unter Bedingungen ausgeführt, bei denen bei einer Drainspannung von 6,0 V die beweglichen Drain-Lawinenladungsträger erzeugt wurden. Die Belastungsdauer betrug 1000 s. Mit RNO ist ein nitrierter Oxydfilm, mit OX ein Siliziumoxydfilm und mit NO ein Film angegeben, der nur nitriert, nicht nachoxydiert wurde.
Aus Fig. 48 ist ersichtlich, daß mit zunehmender Nitriertemperatur die Vth-Versetzung für RNO geringer wird. Setzt man die gleiche Nitrierdauer voraus, nimmt mit zunehmender Nitriertemperatur die Stickstoffkonzentration in dem Film zu. Infolgedessen wird die Schwellspannungsversetzung umso geringer, je höher die Stickstoffkonzentration in dem RNO-Film ist.
Nachstehend wird eine Erscheinung beschrieben, die darin besteht, daß bei geringerer Stickstoffkonzentration in dem nitrierten Oxydfilm die Widerstandsfähigkeit gegenüber beweglichen Kanallöchern bzw. -elektronen zunimmt. Fig. 49 ist eine grafische Darstellung, die in der vorangehend genannten Veröffentlichung der Erfinder enthalten ist. In diesem Fall sind die Belastungen derart gewählt, daß sowohl Drain- als auch Gatespannung auf 6,0 V eingestellt sind. Unter diesen Bedingungen werden bewegliche Kanalelektronen erzeugt. Die Belastungsdauer ist auf 1000 s eingestellt. Aus Fig. 49 ist ersichtlich, daß bezüglich RNO dann, wenn die Nitrierzeit kürzer ist, die Vth-Versetzung geringer ist. Da die Nitriertemperatur zu der Stickstoffkonzentration in dem nitrierten Oxydfilm proportional ist, ist bei geringerer Nitriertemperatur die Stickstoffkonzentration in dem nitrierten Oxydfilm geringer. Daher ist dann, wenn die Stickstoffkonzentration in dem nitrierten Oxydfilm geringer ist, die Vth-Verschiebung bzw. Schwellspannungsversetzung geringer.
Da beim sechsten Ausführungsbeispiel des Feldeffekttransistors als Gateisolierfilm der nitrierte Oxydfilm verwendet wird, sind verglichen mit einem Feldeffekttransistor mit einem Siliziumoxydfilm als Gateisolierfilm die Widerstandsfähigkeit gegenüber beweglichen Kanal-Ladungsträgern und die Stromsteuerfähigkeit bei niedriger Gatespannung verschlechtert. Aus Fig. 49 ist jedoch ersichtlich, daß dann, wenn beim Bilden des nitrierten Oxydfilms 5 die Nitriertemperatur auf 900°C oder weniger eingestellt wird, die Widerstandsfähigkeit gegenüber den beweglichen Kanallöchern oder -elektronen ungefähr die gleiche wie bei dem Fall ist, daß bei dem Feldeffekttransistor als Gateisolierfilm der Siliziumoxydfilm verwendet wird. Der Wert der Stromsteuerfähigkeit bei niedriger Gatespannung kommt bei einem Feldeffekttransistor mit einem Siliziumnitritfilm als Gateisolierfilm demjenigen bei dem Feldeffekttransistor mit dem Siliziumoxydfilm als Gateisolierfilm nahe. Die Ursachen dafür werden unter Bezug auf Fig. 50 und 51 beschrieben. Fig. 50 und 51 sind in der vorstehend genannten Veröffentlichung der Erfinder enthaltene grafische Darstellungen.
Zunächst wird Fig. 50 beschrieben. Eeff ist eine wirksame bzw. effektive Feldstärke und das elektrische Feld ein Feld in Längsrichtung eines Kanals. Mit abnehmendem Wert der Gatespannung nimmt die effektive Feldstärke ab. µeff ist die Inversionsschichtbeweglichkeit, die eine Geschwindigkeit ist, mit der sich Ladungsträger in einer Inversionsschicht bewegen. Wenn die Inversionsschichtbeweglichkeit größer ist, ist die Stromsteuerfähigkeit größer. Aus Fig. 50 ist ersichtlich, daß bei einer effektiven Feldstärke von 0,3, nämlich bei einer geringen Feldstärke, der Wert von µeff einen maximalen Wert annimmt.
Nachstehend wird Fig. 51 beschrieben. Die Abszisse stellt die Nitriertemperatur bei der Filmbildung und die Ordinate die Inversionsschichtbeweglichkeit dar. µeff, max ist ein Maximalwert von µeff. Wenn gemäß Fig. 50 Eeff 0,3 ist, ist µeff maximal. Sobald die Nitriertemperatur abnimmt, kommen µeff, max für OX und für RNO einander näher. Daher kommt dann, wenn ein nitrierter Oxydfilm bei einer Nitriertemperatur von 900°C oder weniger gebildet wird, die Stromsteuerfähigkeit des Feldeffekttransistors bei niedriger Gatespannung nahe an diejenige des Feldeffekttransistors mit einem Siliziumoxydfilm als Gateisolierfilm. Beim Nitrieren in Ammoniumatmosphäre bei 900°C oder weniger beträgt die Dauer vorzugsweise 5 bis 30 s, weil bei einem Anstieg der Nitrierdauer über 30 s die Nitriertemperatur ansteigt. Wenn die Nitrierdauer kürzer als 5 s ist, erfolgt keine ausreichende Nitrierung.
Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem sechsten Ausführungsbeispiel beschrieben. Das Siliziumsubstrat 1 gemäß Fig. 40 wird einer thermischen Oxydation in einer Sauerstoffatmosphäre bei 850°C unterzogen, wodurch auf der Hauptfläche 2 ein Siliziumoxydfilm 34 mit 10 nm Dicke gebildet wird. Der Siliziumoxydfilm 34 wird dann für 30 s oder weniger einer reinen Ammoniumatmosphäre bei 900°C oder weniger ausgesetzt. Danach erfolgt ein Ausglühen bzw. Erhitzen oder Nachoxydieren bei einer Temperatur von ungefähr 1000°C, wodurch der in Fig. 41 dargestellte nitrierte Oxydfilm 5 gebildet wird.
Auf den nitrierten Oxydfilm 5 wird polykristallines Silizium aufgebracht und dieses zusammen mit dem nitrierten Oxydfilm 5 in eine vorbestimmte Form gebracht, wodurch die in Fig. 42 dargestellte Gateelektrode 7 gebildet wird. Gemäß Fig. 43 werden in das Siliziumsubstrat 1 Phosphor- oder Arsenionen implantiert, wodurch die Sourcezone 15a niedriger Konzentration und die Drainzone 15b niedriger Konzentration gebildet werden. Die Dosis wird auf 1×10¹³/cm² eingestellt.
Gemäß Fig. 44 wird auf der Hauptfläche 2 nach einem chemischen Niederdruck-Dampfablagerungsverfahren (CVD-Verfahren) ein Siliziumoxydfilm 38 mit einer Dicke von 10 nm gebildet. Der Siliziumoxydfilm 38 wird dann für 30 s oder länger bei 950°C oder darüber einer reinen Ammoniumatmosphäre ausgesetzt. Danach wird der sich ergebende Film bei einer Temperatur von ungefähr 1000°C erhitzt bzw. nachoxydiert, wodurch ein nitrierter Oxydfilm 10 gemäß Fig. 45 gebildet wird.
Gemäß Fig. 46 wird auf der Hauptfläche 2 ein Siliziumoxydfilm 13 mit einer Dicke von 200 nm gebildet. Gemäß Fig. 47 werden der Siliziumoxydfilm 13 und der nitrierte Oxydfilm 10 einem anisotropen Ätzen unterzogen, wodurch die Seitenwandisolierfilme 13a und 13b und die nitrierten Oxydfilme 5a und 5b gebildet werden. Dann werden unter Verwendung der Gateelektrode 7 und der Seitenwandisolierfilme 13a und 13b als Maske in das Siliziumsubtrat 1 Arsenionen implantiert, wodurch die Sourcezone 19a hoher Konzentration und die Drainzone 19b hoher Konzentration gebildet werden. Die Dosis wird auf 1×10¹⁵/cm² eingestellt.
7. Ausführungsbeispiel
Fig. 52 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem siebten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des Transistors gemäß Fig. 25 sind mit den gleichen Bezugszeichen versehen. Auf dem nitrierten Oxydfilm 5 sind die Seitenwandisolierfilme 13a und 13b und die Gateelektrode 7 ausgebildet.
Da beim siebten Ausführungsbeispiel sowohl unter der Gateelektrode 7 als auch unter den Seitenwandisolierfilmen 13a und 13b ein nitrierter Oxydfilm liegt, ist die Widerstandsfähigkeit gegenüber Drain-Lawinenladungsträgern stark verbessert.
Während beim in Fig. 25 dargestellten vierten Ausführungsbeispiel ein nitrierter Oxydfilm in einem Bereich ausgebildet ist, in dem hauptsächlich bewegliche Drain- Lawinenladungsträger injiziert werden, erweitert sich der Injektionsbereich in einem gewissen Ausmaß. Infolgedessen tritt manchmal auch unter der Gateelektrode 7 eine Injektion von beweglichen Drain-Lawinenladungsträgern auf. Zum Verhindern dieser Injektion ist es erforderlich, auch unter der Gateelektrode 7 einen nitrierten Oxydfilm vorzusehen. Bei dem siebten Ausführungsbeispiel ist dieses Problem gelöst.
8. Ausführungsbeispiel
Fig. 53 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem achten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Beim vierten Ausführungsbeispiel werden gemäß der Darstellung in Fig. 27 die nitrierten Oxydfilme 5a und 5b gebildet, ohne den neben der Gateelektrode 7 gebildeten Siliziumoxydfilm zu entfernen. Beim achten Ausführungsbeispiel wird nach dem Entfernen des Siliziumoxydfilms neben der Gateelektrode 7 wieder auf der Hauptfläche 2 ein Siliziumoxydfilm gebildet, der dann in die nitrierten Oxydfilme 5a und 5b umgeformt wird. Auf diese Weise wird bei diesem Ausführungsbeispiel ein nitrierter Oxydfilm 5 auf der Oberfläche der Gateelektrode 7 gebildet.
Beim in Fig. 26 dargestellten vierten Ausführungsbeispiel besteht folgendes Problem: Durch das Ätzen für das Bilden der Gateelektrode 7 wird der neben der Gateelektrode 7 gebildete Siliziumoxydfilm 9 beschädigt. Wenn bei diesem Zustand ein nitrierter Oxydfilm gebildet wird, hat dieser nitrierte Oxydfilm einen höheren Grenzflächenzustand. Dieses Problem ist beim achten Ausführungsbeispiel gelöst.
9. Ausführungsbeispiel
Fig. 54 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem neunten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Beim neunten Ausführungsbeispiel wird beim Zustand gemäß Fig. 26 der Siliziumoxydfilm 9 neben der Gateelektrode 7 zu einem dünnen Film geätzt, wonach der Siliziumoxydfilm 9 neben der Gateelektrode 7 zu nitrierten Oxydfilmen 5a und 5b umgebildet wird. Das Umbilden des Siliziumoxydfilms 9 neben der Gateelektrode 7 zu einem Dünnfilm ermöglicht es, beim Bilden der nitrierten Oxydfilme 5a und 5b die Nachoxydationsdauer oder dergleichen zu verkürzen. Hierdurch kann eine unnötige Diffusion in Source- und Drainzonen verhindert werden. Beim achten Ausführungsbeispiel kann die gleiche Wirkung dadurch erreicht werden, daß die nitrierten Oxydfilme 5a und 5b aus einem Siliziumoxydfilm gebildet werden, der dünner als der Siliziumoxydfilm 9 ist.
Wenn die nitrierten Oxydfilme 5a und 5b dünner als der Siliziumoxydfilm 9 sind und als Material für die Seitenwandisolierfilme 13a und 13b ein Material mit höherer Dielektrizitätskonstante als ein Siliziumnitritfilm, z. B. Ta₂O₅, eine Blei-Zirkon-Titan-Legierung (PZT) oder dergleichen verwendet wird, werden durch die Gateelektrode 7 auch die Bereiche unter den Seitenwandisolierfilmen 13a und 13b beeinflußt. Hierdurch werden die Stromsteuerfähigkeit und die Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern weiter verbessert, was in einer Veröffentlichung "High Dielectric LDD Spacer Technology for High Performance MOSFET" von Mizuno und anderen, IEDM 89, Seite 613 beschrieben ist.
10. Ausführungsbeispiel
Fig. 55 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem zehnten Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Um eine Trennung einer Verbindungszwischenschicht zu vermeiden, ist es erforderlich, Stufen einer unteren Isolierschicht zu verkleinern, wozu die Dicke der Gateelektrode 7 verringert werden müßte. Wenn jedoch die Dicke der Gateelektrode 7 geringer ist, könnte beim Bilden der nitrierten Oxydfilme 5a und 5b der Stickstoff den Siliziumoxydfilm 9 erreichen. Zum Vermeiden dieser Erscheinung wird beim zehnten Ausführungsbeispiel auf der Gateelektrode 7 ein Nitriersperrfilm 21 ausgebildet, wofür ein Siliziumnitritfilm, ein Siliziumoxydfilm oder dergleichen verwendet werden kann.
11. Ausführungsbeispiel
Fig. 56 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem elften Ausführungsbeispiel. Die gleichen Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Wenn Seitenwandfilme 13a und 13b aus einem leitenden Material wie polykristallinem Silizium gebildet werden, wirken die Seitenwandfilme 13a und 13b auch als Gateelektrode 7. Daher wird ein Kanal unter den nitrierten Oxydfilmen 5a und 5b gebildet, was ermöglicht, eine Sourcezone niedriger Konzentration und eine Drainzone niedriger Konzentration wegzulassen. Auf der Gateelektrode 7 wird eine Ätzsperre 23 ausgebildet, wenn die Gateelektrode 7 beim Bilden der Seitenwandfilme 13a und 13b geätzt werden könnte. Wenn die Seitenwandfilme 13a und 13b aus polykristallinem Silizium gebildet werden, besteht die Ätzsperre 23 vorzugsweise aus einem Siliziumoxydfilm.
12. Ausführungsbeispiel
Fig. 57 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem zwölften Ausführungsbeispiel. Seitenwandfilme 13a und 13b sind aus leitenden Materialien hergestellt. Falls nach dem Bilden der Gateelektrode 7 das Siliziumsubstrat 1 der Luft ausgesetzt wird, entsteht neben der Gateelektrode 7 ein natürlicher Oxydfilm 25. Wenn der natürliche Oxydfilm 25 so dünn ist, daß ein Tunneleffekt verursacht wird, können die Seitenwandfilme 13a und 13b ohne Entfernen des natürlichen Oxydfilms 25 gebildet werden. Da der natürliche Oxydfilm 25 so dünn ist, daß der Tunneleffekt verursacht wird, wirken die Seitenwandfilme 13a und 13b auch als Gateelektrode 7.
13. Ausführungsbeispiel
Fig. 58 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem dreizehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Bei diesem Ausführungsbeispiel sind Seitenteile 27a und 27b verdünnt und es wird unter Verwendung der Gateelektrode 7 als Maske Stickstoff eindiffundiert, so daß die nitrierten Oxydfilme 5a und 5b nur unterhalb der Seitenteile 27a und 27b gebildet werden.
Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem dreizehnten Ausführungsbeispiel beschrieben. Gemäß Fig. 59 wird über der ganzen Hauptfläche 2 des Siliziumsubstrats 1 der Siliziumoxydfilm 9 mit 7 nm Dicke gebildet. Dann wird auf den Siliziumoxydfilm 9 polykristallines Silizium 29 mit 200 bis 400 nm Dicke aufgebracht. Durch Fotolithografie und Ätzen wird das polykristalline Silizium 29 gemäß Fig. 59 bearbeitet. Die Dicke eines dünnen Teils 31 des polykristallinen Siliziums 29 beträgt 50 nm oder weniger, während die Dicke eines dicken Teils 33 desselben 200 bis 400 nm beträgt.
Gemäß Fig. 60 wird unter Verwendung des dicken Teils 33 des polykristallinen Siliziums 29 als Maske der Siliziumoxydfilm 9 nitriert und nachoxydiert, um die nitrierten Oxydfilme 5a und 5b zu bilden. Dann werden gemäß Fig. 61 unter Verwendung des dicken Teils 33 des polykristallinen Siliziums 29 als Maske in das Siliziumsubstrat 1 Ionen implantiert, um eine Sourcezone 15a niedriger Konzentration und eine Drainzone 15b niedriger Konzentration zu bilden.
Gemäß Fig. 62 wird über der ganzen Hauptfläche 2 des Siliziumsubstrats 1 ein Siliziumoxydfilm mit ungefähr 100 nm Dicke gebildet, der durch anisotropes Ätzen geätzt wird, wodurch Seitenwandisolierfilme 13a und 13b gebildet werden. Dann werden mit den Seitenwandisolierfilmen 13a und 13b und dem dicken Teil 33 des polykristallinen Siliziums 29 als Maske der dünne Teil 31 des polykristallinen Siliziums 29 und die nitrierten Oxydfilme 5a und 5b geätzt, um die Gateelektrode 7 zu bilden Die verbliebenen dünnen Teile 31 des polykristallinen Siliziums 29 werden zu Seitenteilen 27a und 27b der Gateelektrode 7. Danach werden durch Ionenimplantation die Sourcezone 19a hoher Konzentration und die Drainzone 19b hoher Konzentration gebildet. Da sich die Gateelektrode 7 über die Sourcezone 19a und die Drainzone 19b hoher Konzentration erstreckt, ist es nicht möglich, die Sourcezone 15a und die Drainzone 15b niedriger Konzentration wegzulassen.
14. Ausführungsbeispiel
Fig. 63 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem vierzehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Da bei diesem Ausführungsbeispiel die Gateelektrode 7 dünn gestaltet ist, wird auf einem Siliziumoxydfilm 9 ein Nitriersperrfilm 21 gebildet, damit nicht Stickstoff bis zum Siliziumoxydfilm 9 diffundiert. Als Nitriersperrfilm 21 kann ein Siliziumoxydfilm, ein Siliziumnitritfilm oder dergleichen verwendet werden.
Das Verfahren zum Herstellen des Feldeffekttransistors gemäß dem vierzehnten Ausführungsbeispiel ist dem Herstellungsverfahren beim dreizehnten Ausführungsbeispiel gleichartig. D. h., gemäß Fig. 59 wird auf dem Siliziumoxydfilm 9 polykristallines Silizium 29 als Gateelektrode 7 aufgebracht, wobei auf dem polykristallinen Silizium 29 ein Nitriersperrfilm 21 gebildet wird. Nur der Nitriersperrfilm 21 wird dann gemäß Fig. 59 unter Anwendung von Fotolithografie und Ätzung gebildet. Die nachfolgenden Bearbeitungsschritte sind die gleichen wie beim dreizehnten Ausführungsbeispiel.
15. Ausführungsbeispiel
Fig. 64 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem fünfzehnten Ausführungsbeispiel. Gleiche Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Nachstehend wird ein Verfahren zum Herstellen des Feldeffekttransistors gemäß dem fünfzehnten Ausführungsbeispiel beschrieben. Gemäß Fig. 65 werden auf der Hauptfläche 2 des Siliziumsubstrats 1 aufeinanderfolgend der Siliziumoxydfilm 9, die Gateelektrode 7, ein Nitriersperrfilm 21 und polykristallines Silizium aufgebracht. Durch Fotolithografie und Ätzen werden der Nitriersperrfilm 21 und das polykristalline Silizium in die Form eines in Fig. 65 dargestellten Films gebracht. Der Nitriersperrfilm 21 kann aus einem leitenden oder aus einem isolierenden Material bestehen.
Gemäß Fig. 66 wird nur der Nitriersperrfilm 21 isotropisch geätzt, wobei auch eine Seitenfläche des Nitriersperrfilms 21 geätzt und daher ein Seitenteil der Gateelektrode 7 freigelegt wird. Das Nitrieren und Nachoxydieren erfolgt unter Verwendung des Nitriersperrfilms 21 als Maske, wodurch die nitrierten Oxydfilme 5a und 5b gebildet werden. Da der Nitriersperrfilm 21 dick ist, wird der in diesen eindringende Stickstoff verteilt. Infolgedessen entsteht in dem Nitriersperrfilm 21 keine nitrierte Schicht. Unter Verwendung des Nitriersperrfilms 21 als Maske werden in das Siliziumsubstrat 1 Ionen implantiert, um die Sourcezone 15a und die Drainzone 15b niedriger Konzentration zu bilden.
Gemäß Fig. 67 wird über die ganze Hauptfläche 2 des Siliziumsubstrats 1 ein Siliziumoxydfilm gebildet und dann dem anisotropen Ätzen unterzogen, wodurch Seitenwandisolierfilme 13a und 13b gebildet werden. Unter Verwendung des Nitriersperrfilms 21 und der Seitenwandisolierfilme 13a und 13b als Maske werden in das Siliziumsubstrat 1 Ionen implantiert, um eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration gemäß Fig. 64 zu bilden.
16. Ausführungsbeispiel
Fig. 68 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem sechzehnten Ausführungsbeispiel.
Gleiche Bestandteile wie diejenigen des in Fig. 25 dargestellten Feldeffekttransistors sind mit den gleichen Bezugszeichen versehen. Der in Fig. 56 dargestellte Feldeffekttransistor gemäß dem elften Ausführungsbeispiel hat Einzeldrainstruktur, wohingegen der Transistor gemäß dem sechzehnten Ausführungsbeispiel die LDD-Struktur hat. Eine mit 23 bezeichnete Ätzsperre spielt die gleiche Rolle wie die in Fig. 56 dargestellte Ätzsperre 23.
17. Ausführungsbeispiel
Fig. 69 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem siebzehnten Ausführungsbeispiel. Auf der Hauptfläche eines Siliziumsubstrats 1 wird als Isolierfilm beispielsweise ein Siliziumoxydfilm 32 gebildet, auf dem ein Film 33 aus monokristallinem oder polykristallinem Silizium gebildet wird. In dem Siliziumfilm 33 werden eine Sourcezone 19a hoher Konzentration, eine Sourcezone 15a niedriger Konzentration, eine Drainzone 15b niedriger Konzentration und eine Drainzone 19b hoher Konzentration gebildet. Ein Bereich der Injektion von beweglichen Drain-Lawinenladungsträgern ist mit 4 und ein Bereich der Injektion von beweglichen Kanallöchern bzw. -elektronen mit 8 bezeichnet. Gemäß diesem Ausführungsbeispiel ist die Erfindung auch bei einem Feldeffekttransistor anwendbar, der auf dem als Isolierschicht dienenden Siliziumoxydfilm 32 ausgebildet ist.
18. Ausführungsbeispiel
Fig. 70 ist eine schematische Schnittansicht eines Feldeffekttransistors gemäß dem achtzehnten Ausführungsbeispiel. Beim achtzehnten Ausführungsbeispiel wird die Erfindung bei einer CMOS-Schaltung angewandt. In einem Siliziumsubstrat 1 sind ein NMOS-Feldeffekttransistor 39 und ein PMOS- Feldeffekttransistor 41 ausgebildet. Eine P-Quelle und eine N-Quelle sind mit 35a bzw. 35b bezeichnet.
In der P-Quelle 35a sind beabstandet voneinander eine Sourcezone 19a hoher Konzentration und eine Drainzone 19b hoher Konzentration ausgebildet. Zwischen der Sourcezone 19a und der Drainzone 19b hoher Konzentration sind beabstandet voneinander eine Sourcezone 15a niedriger Konzentration und eine Drainzone 15b niedriger Konzentration ausgebildet. Auf einem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern ist ein nitrierter Oxydfilm 5b und auf einem Bereich 8 der Injektion von beweglichen Kanalelektronen ein nitrierter Oxydfilm 5e gebildet. Mit 5a und 7a sind ein nitrierter Oxydfilm bzw. eine Gateelektrode bezeichnet. Seitenwandisolierfilme sind mit 13a und 13b bezeichnet. Die Stickstoffkonzentration in den nitrierten Oxydfilmen 5a und 5b ist höher als diejenige in dem nitrierten Oxydfilm 5e.
In der N-Quelle 35b sind beabstandet voneinander eine Sourcezone 19a und eine Drainzone 19b hoher Konzentration ausgebildet. Auf dem Bereich 8 der Injektion beweglicher Kanallöcher ist ein nitrierter Oxydfilm 5f gebildet. Mit 5c und 5d sind nitrierte Oxydfilme bezeichnet. Da gemäß Fig. 76 beim PMOS-Transistor irgendwelche Filme die gleiche Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinenladungsträgern ergeben, muß nicht ein Film in Betracht gezogen werden, der auf dem Bereich der Injektion beweglicher Drain-Lawinenladungsträger gebildet ist. Die Stickstoffkonzentration in den nitrierten Oxydfilmen 5c und 5d ist höher als diejenige in dem nitrierten Oxydfilm 5f. Mit 7b sind eine Gateelektrode mit 13c und 13d Seitenwandisolierfilme und mit 37a, 37b und 37c Feld- bzw. Raster-Oxydfilme bezeichnet.
Der Grund dafür, warum der PMOS-Feldeffekttransistor 41 nicht LDD-Struktur hat, besteht darin, daß der Transistor nicht leicht in LDD-Struktur gestaltet werden kann, da der PMOS-Feldeffekttransistor einen großen Thermodiffusionskoeffizienten für Ionen zum Bilden eines Verunreinigungsbereichs hat. Da ferner der PMOS-Feldeffekttransistor auch mit Einzeldrainstruktur eine höhere Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern hat, ist es nicht erforderlich, daß der Transistor LDD-Struktur erhält.
Wenn als Gateisolierfilm der nitrierte Oxydfilm 5e verwendet wird, wird verglichen mit dem Fall, das als Gateisolierfilm ein Siliziumoxydfilm verwendet wird, beim NMOS-Feldeffekttransistor 39 die Stromsteuerfähigkeit bei niedriger Gatespannung geringer und bei hoher Gatespannung größer. Ferner wird die Widerstandsfähigkeit gegenüber Drain-Lawinenladungsträgern verbessert, wohingegen die Widerstandsfähigkeit gegenüber beweglichen Kanalelektronen verschlechtert wird. Die Verringerung der Stromsteuerfähigkeit bei niedriger Gatespannung und die Verschlechterung der Widerstandsfähigkeit gegenüber beweglichen Kanalelektronen können dadurch vermieden werden, daß gemäß der Beschreibung des sechsten Ausführungsbeispiels die Nitrierung beim Bilden des nitrierten Oxydfilms 5e verringert wird.
Beim PMOS-Transistor mit dem nitrierten Oxydfilm 5f als Gateisolierfilm ist die Stromsteuerfähigkeit bei irgendeiner Gatespannung verglichen mit dem Fall verringert, daß als Gateisolierfilm ein Siliziumoxydfilm verwendet wird. Die Widerstandsfähigkeit gegenüber beweglichen Drain-Lawinenladungsträgern ist gleich oder geringfügig vermindert. Ferner ist die Widerstandsfähigkeit gegenüber beweglichen Kanallöchern verschlechtert. Diese Mängel können jedoch dadurch überwunden werden, daß beim Bilden des nitrierten Oxydfilms 5f die Nitrierung verringert wird.
Gemäß einem ersten Gesichtspunkt der Erfindung wird auf einem Bereich 8 der Injektion von beweglichen Kanalladungsträgern ein Oxydfilm 9 mit Widerstandsfähigkeit gegenüber beweglichen Kanalladungsträgern gebildet. Auf diese Weise kann ein Feldeffekttransistor mit einer höheren Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei hoher Gatespannung auch dann gestaltet werden, wenn er einen nitrierten Oxydfilm 5 enthält. Außerdem wird auf einem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern ein nitrierter Oxydfilm 5 gebildet. Infolgedessen ergibt sich eine Widerstandsfähigkeit gegenüber beweglichen Ladungsträgern bei niedriger Gatespannung, die ungefähr die gleiche Widerstandsfähigkeit wie bei dem Fall ist, daß auf dem Bereich der Injektion von beweglichen Drain-Lawinenladungsträgern ein Siliziumoxydfilm gebildet ist.
Gemäß einem zweiten Gesichtspunkt der Erfindung wird über dem Bereich 4 der Injektion von beweglichen Drain-Lawinenladungsträgern und dem Bereich 8 der Injektion von beweglichen Kanalladungsträgern ein nitrierter Oxydfilm 5 gebildet, in welchem die Stickstoffkonzentration von einer Sourcezone 3a weg zu einer Drainzone 3b hin höher wird. Dies ermöglicht es, die gleiche Wirkung wie gemäß dem ersten Gesichtspunkt der Erfindung zu erzielen.
Gemäß einem dritten Gesichtspunkt der Erfindung kann eine Struktur in dem Fall hergestellt werden, daß in einem Oxydfilm 9 gemäß dem ersten Gesichtspunkt der Erfindung die Stickstoffkonzentration "0" ist.
Gemäß einem vierten Gesichtspunkt der Erfindung wird eine Struktur in dem Fall hergestellt, daß in einem Oxydfilm gemäß dem ersten Gesichtspunkt die Stickstoffkonzentration "0" ist. Ferner wird ein auf dem Bereich 4 der Injektion beweglicher Drain-Lawinenladungsträger gebildeter, durch Ätzen beschädigter Siliziumoxydfilm entfernt und auf dem Bereich 4 ein neuer nitrierter Oxydfilm 5 gebildet. Infolgedessen kann ein nitrierter Oxydfilm mit einem niedrigeren Grenzflächenzustand erhalten werden.
Gemäß einem fünften Gesichtspunkt der Erfindung wird ein 00291 00070 552 001000280000000200012000285910018000040 0002004229574 00004 00172Feldeffekttransistor mit zweierlei nitrierten Oxydfilmen 5 bzw. 5b hergestellt, die voneinander verschiedene Stickstoffkonzentrationen haben.

Claims (37)

1. Feldeffekttransistor zum Steuern eines Ladungsträgerstromes durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch einen auf der Hauptfläche (2) gebildeten nitrierten Oxydfilm (5) und einen auf der Hauptfläche gebildeten Oxydfilm (9), der eine Stickstoffkonzentration hat, die gleich 0 oder niedriger als die Stickstoffkonzentration in dem nitrierten Oxydfilm ist, wobei auf dem Oxydfilm die Gateelektrode (7) gebildet ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der nitrierte Oxydfilm (5) auf einem Bereich (4) der Injektion von beweglichen Drain-Lawinenladungsträgern in der Hauptfläche (2) gebildet ist und der Oxydfilm (9) auf einem Bereich (8) der Injektion von beweglichen Kanalladungsträgern in der Hauptfläche gebildet ist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Sourcezone (3a) aus einer Sourcezone (19a) hoher Konzentration und einer Sourcezone (15a) niedriger Konzentration besteht und die Drainzone (3b) aus einer Drainzone (19b) hoher Konzentration und einer Drainzone (15b) niedriger Konzentration besteht, wobei die Sourcezone (19a) und die Drainzone (19b) mit der hohen Konzentration in Abstand voneinander in dem Halbleitersubstrat (1) ausgebildet sind, die Sourcezone (15a) niedriger Konzentration in Kontakt mit der Sourcezone (19a) hoher Konzentration in dem Halbleitersubstrat (1) zwischen der Sourcezone (19a) hoher Konzentration und der Drainzone (19b) hoher Konzentration ausgebildet ist und die Drainzone (15b) niedriger Konzentration in Kontakt mit der Drainzone (19b) hoher Konzentration in dem Halbleitersubstrat (1) zwischen der Sourcezone (19a) und der Drainzone (19b) mit der hohen Konzentration ausgebildet ist.
4. Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß in der Haupfläche (2) der Bereich (4) der Injektion von beweglichen Drain-Lawinenladungsträgern an der nahe der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Drainzone (19b) hoher Konzentration gelegenen Drainzone (15b) niedriger Konzentration gebildet ist.
5. Feldeffekttransistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zwischen der Sourcezone (15a) niedriger Konzentration und der Drainzone (15b) niedriger Konzentration eine Kanalzone (11) gebildet ist und daß in der Hauptfläche (2) der Bereich (8) der Injektion von beweglichen Kanalladungsträgern an der nahe der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Kanalzone (11) liegenden Kanalzone (11) gebildet ist.
6. Feldeffekttransistor nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der nitrierte Oxydfilm (5b) derart ausgebildet ist, daß er sich von der Hauptfläche (2) auf der Grenze zwischen der Drainzone (19b) hoher Konzentration und der Drainzone (15b) niedriger Konzentration bis zu der Hauptfläche (2) auf der Grenze zwischen der Drainzone (15b) niedriger Konzentration und einer anschließenden Kanalzone (11) erstreckt.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Oxydfilm (9) und der nitrierte Oxydfilm (5) als Gateisolierfilm ausgebildet sind, wobei mindestens die Hälfte des Volumens des Gateisolierfilms der Oxydfilm ist.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Oxydfilm (9) und der nitrierte Oxydfilm (5a, 5b) als Gateisolierfilm ausgebildet sind, wobei mindestens die Hälfte des Volumens des Gateisolierfilms der nitrierte Oxydfilm ist.
9. Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der nitrierte Oxydfilm (5) die Gateelektrode (7) überdeckt.
10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sich der nitrierte Oxydfilm (5b) unter einem Seitenteil der Gateelektrode (7) erstreckt und daß der neben der Gateelektrode (7) ausgebildete nitrierte Oxydfilm (5b) eine Dicke hat, die geringer als die Dicke des unterhalb der Gateelektrode (7) gebildeten nitrierten Oxydfilms (5b) ist.
11. Feldeffekttransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß auf der Gateelektrode (7) ein Nitriersperrfilm (21) zum Verhindern des Nitrierens des Oxydfilms (9) gebildet ist.
12. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß seitlich der Gateelektrode (7) ein Seitenwandfilm (13a, 13b) gebildet ist und auf der Gateelektrode eine Ätzsperre (23) zum Verhindern des Ätzens der Gateelektrode bei dem Formen des Seitenwandfilms gebildet ist.
13. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß seitlich der Gateelektrode (7) ein Seitenwandfilm (13a, 13b) mit Leitfähigkeit gebildet ist und zwischen dem Seitenwandfilm und der Gateelektrode ein Isolierfilm (25) gebildet ist, der einen Tunneleffekt verursacht.
14. Feldeffekttransistor nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Seitenteil (27a, 27b) der Gateelektrode (7) eine Dicke hat, die kleiner als die Dicke eines mittigen Teils (33) der Gateelektrode ist, und daß der nitrierte Oxydfilm (5a, 5b) unterhalb des Seitenteils der Gateelektrode ausgebildet ist.
15. Feldeffekttransistor nach Anspruch 14, dadurch gekennzeichnet, daß auf dem mittleren Teil der Gateelektrode (7) ein Nitriersperrfilm (21) zum Verhindern des Nitrierens des Oxydfilms (9) gebildet ist.
16. Feldeffekttransistor nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß der Transistor auf einem auf der Hauptfläche gebildeten Isolierfilm (32) ausgebildet ist.
17. Feldeffekttransistor nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß der Oxydfilm (9) einen Siliciumoxydfilm enthält.
18. Feldeffekttransistor nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß der Oxydfilm (9) einen nitrierten Oxydfilm enthält.
19. Feldeffekttransistor nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß der Feldeffekttransistor ein N-Transistor ist.
20. Feldeffekttransistor mit LDD-Struktur, der ein Halbleitersubstrat mit einer Hauptfläche, eine Sourcezone hoher Konzentration und eine Drainzone hoher Konzentration, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, eine Sourcezone niedriger Konzentration, die in Kontakt mit der Sourcezone hoher Konzentration in dem Halbleitersubstrat zwischen der Sourcezone und der Drainzone mit der hohen Konzentration ausgebildet ist, eine Drainzone niedriger Konzentration, die in Kontakt mit der Drainzone hoher Konzentration in dem Halbleitersubstrat zwischen der Sourcezone und der Drainzone mit der hohen Konzentration ausgebildet ist, und eine Kanalzone aufweist, die zwischen der Sourcezone niedriger Konzentration und der Drainzone niedriger Konzentration gebildet ist, gekennzeichnet durch einen nitrierten Oxydfilm (5b), der auf der Hauptfläche (2) auf der nahe an der Grenze zwischen der Drainzone (15b) niedriger Konzentration und der Drainzone (19b) hoher Konzentration gebildet ist, und einen Oxydfilm (9), der auf der Hauptfläche auf der Kanalzone (11) gebildet ist, eine Stickstoffkonzentration hat, die gleich Null oder niedriger als die Stickstoffkonzentration in dem nitrierten Oxydfilm ist, und auf dem eine Gateelektrode (7) gebildet ist.
21. Feldeffekttransistor nach Anspruch 20, dadurch gekennzeichnet, daß sich der nitrierte Oxydfilm (5b) über die Hauptfläche (2) an der Grenze zwischen der Kanalzone (11) und der Drainzone (15b) niedriger Konzentration erstreckt.
22. Feldeffekttransistor zum Steuern eines Ladungsträgerstroms durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch einen nitrierten Oxydfilm (5), der auf der Hauptfläche (2) gebildet ist und eine Stickstoffkonzentration hat, die von der Sourcezone (3a) weg zu der Drainzone (3b) hin zunimmt, wobei die Gateelektrode (7) auf dem nitrierten Oxydfilm gebildet ist.
23. Feldeffekttransistor zum Steuern eines Ladungsträgerstroms durch eine an eine Gateelektrode angelegte Spannung, mit einem Halbleitersubstrat mit einer Hauptfläche und einer Sourcezone und einer Drainzone, die in Abstand voneinander in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch eine auf der zwischen der Sourcezone (15a, 19a) und der Drainzone (15b, 19b) liegenden Hauptfläche (2) gebildeten nitrierten Oxydfilm (5), auf dem die Gateelektrode (7) gebildet ist, und auf dem nitrierten Oxydfilm gebildete Seitenwandfilme (13a, 13b), zwischen die die Gateelektrode eingefaßt ist.
24. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gateelektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein Siliciumoxydfilm gebildet wird, auf dem Siliciumoxydfilm eine Gateelektrode gebildet wird, der nahe an einem Seitenteil der Gateelektrode liegende Siliciumoxydfilm zu einem nitrierten Oxydfilm umgeformt wird und in dem Halbleitersubstrat unter Verwendung der Gateelektrode als Maske eine Sourcezone und eine Drainzone ausgebildet werden.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß bei dem Bilden des nitrierten Oxydfilms eine Nitriertemperatur von 1000°C oder höher angewandt wird.
26. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gateelektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein Siliciumoxydfilm gebildet wird, auf dem Siliciumoxydfilm eine Gateelektrode gebildet wird, der nahe an einem Seitenteil der Gateelektrode liegende Siliciumoxydfilm entfernt wird, an der Stelle, an der der Siliciumoxydfilm entfernt ist, ein nitrierter Oxydfilm gebildet wird und unter Verwendung der Gateelektrode als Maske in dem Halbleitersubstrat eine Sourcezone und eine Drainzone ausgebildet werden.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß bei dem Bilden des nitrierten Oxydfilms eine Nitriertemperatur von 1000°C oder höher angewandt wird.
28. Verfahren zum Herstellen eines Feldeffekttransistors zum Steuern eines Ladungsträgerstroms durch eine an eine Gateelektrode angelegte Spannung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats ein erster nitrierter Oxydfilm gebildet wird, daß auf dem ersten nitrierten Oxydfilm eine Gateelektrode gebildet wird, daß der nahe an einem Seitenteil der Gateelektrode liegende erste nitrierte Oxydfilm entfernt wird, daß an der Stelle, an der der erste nitrierte Oxydfilm entfernt ist, ein zweiter nitrierter Oxydfilm mit einer Stickstoffkonzentration gebildet wird, die höher als die Stickstoffkonzentration in dem ersten nitrierten Oxydfilm ist, und daß unter Verwendung der Gateelektrode als Maske in dem Halbleitersubstrat eine Sourcezone und eine Drainzone ausgebildet werden.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß bei dem Bilden des ersten nitrierten Oxydfilms eine Nitriertemperatur von 1000°C oder höher angewandt wird.
30. Verfahren nach Anspruch 28 oder 29, dadurch gekennzeichnet, daß bei dem Bilden des zweiten nitrierten Oxydfilms eine Nitriertemperatur von 900°C oder darunter angewandt wird.
31. Feldeffekttransistor, der ein Halbleitersubstrat mit einer Hauptfläche, eine Sourcezone und eine Drainzone, die in Abstand voneinander in der Hauptfläche des Substrats ausgebildet sind und zwischen denen eine Kanalzone gebildet ist, einen Gateisolierfilm, der zumindest über der Kanalzone auf der Hauptflähce des Substrats liegt, und eine Gateelektrode auf dem Gateisolierfilm aufweist, dadurch gekennzeichnet, daß der Gateisolierfilm jeweils einen ersten Bereich (8) aus Siliciumoxyd (9) und einen zweiten Bereich (4) aus nitriertem Oxyd (5) enthält.
32. Feldeffekttransistor nach Anspruch 31, dadurch gekennzeichnet, daß der erste und der zweite Bereich (8, 4) aneinander in Kanallängsrichtung zwischen der Sourcezone (3a) und der Drainzone (3b) in dem Substrat (1) angrenzen.
33. Feldeffekttransistor nach Anspruch 31 oder 32, dadurch gekennzeichnet, daß der zweite Bereich (4) aus dem nitrierten Oxyd (5) näher an der Drainzone (3b) liegt als der erste Bereich (8) aus dem Siliciumoxyd (9).
34. Feldeffekttransistor nach einem der Ansprüche 31 bis 33, dadurch gekennzeichnet, daß die Drainzone aneinandergrenzenden Zonen (19b, 15b) hoher bzw. niedriger Konzentration umfaßt, wobei die Zone (15b) niedriger Konzentration näher an der Kanalzone (11) liegt als die Zone (19b) hoher Konzentration, und daß der Nitrieroxydbereich des Gateisolierfilms über der Grenzfläche zwischen den Zonen hoher und niedriger Konzentration in dem Substrat liegt.
35. Feldeffekttransistor nach Anspruch 34, dadurch gekennzeichnet, daß der Bereich aus Siliciumoxyd über der Kanalzone (11) in dem Substrat (1) liegt.
36. Feldeffekttransistor nach Anspruch 35, dadurch gekennzeichnet, daß der Bereich aus Siliciumoxyd sich geringfügig über die Kanalzone (11) heraus erstreckt und einen Teil der Zone (15b) niedriger Konzentration in dem Substrat (1) überdeckt.
37. Feldeffekttransistor nach einem der Ansprüche 31 bis 36, dadurch gekennzeichnet, daß die Gateelektrode (7) von einem Seitenwandisolierfilm (13a, 13b) umgeben ist, unter dem sich der Gateisolierfilm erstreckt.
DE4229574A 1991-09-05 1992-09-04 Feldeffekttransistor und Verfahren zu dessen Herstellung Expired - Lifetime DE4229574C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22568691 1991-09-05
JP32323991 1991-12-06
JP4176873A JP2652108B2 (ja) 1991-09-05 1992-07-03 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
DE4229574A1 DE4229574A1 (de) 1993-03-11
DE4229574C2 true DE4229574C2 (de) 1997-06-05

Family

ID=27324330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4229574A Expired - Lifetime DE4229574C2 (de) 1991-09-05 1992-09-04 Feldeffekttransistor und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (3) US5369297A (de)
JP (1) JP2652108B2 (de)
KR (1) KR970000536B1 (de)
DE (1) DE4229574C2 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
JP3297173B2 (ja) 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
JPH08139315A (ja) 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH09312393A (ja) 1996-05-22 1997-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5864160A (en) * 1996-05-24 1999-01-26 Advanced Micro Devices, Inc. Transistor device with reduced hot carrier injection effects
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JPH1041506A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置及びその製造方法
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6020232A (en) * 1996-12-03 2000-02-01 Advanced Micro Devices, Inc. Process of fabricating transistors having source and drain regions laterally displaced from the transistors gate
US5898202A (en) * 1996-12-03 1999-04-27 Advanced Micro Devices, Inc. Selective spacer formation for optimized silicon area reduction
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
US5900666A (en) * 1996-12-03 1999-05-04 Advanced Micro Devices, Inc. Ultra-short transistor fabrication scheme for enhanced reliability
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
JP3090074B2 (ja) * 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
JP3949211B2 (ja) * 1997-03-06 2007-07-25 富士通株式会社 半導体装置の製造方法
JPH10256539A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
US5920103A (en) * 1997-06-20 1999-07-06 Advanced Micro Devices, Inc. Asymmetrical transistor having a gate dielectric which is substantially resistant to hot carrier injection
TW356601B (en) * 1997-08-28 1999-04-21 Tsmc Acer Semiconductor Mfg Corp Method for making memory cell of self-aligning field plate and structure of the same
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
WO1999031732A2 (en) 1997-12-18 1999-06-24 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US7105411B1 (en) * 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
KR100268933B1 (ko) * 1997-12-27 2000-10-16 김영환 반도체 소자의 구조 및 제조 방법
US5994747A (en) * 1998-02-13 1999-11-30 Texas Instruments-Acer Incorporated MOSFETs with recessed self-aligned silicide gradual S/D junction
US6171917B1 (en) 1998-03-25 2001-01-09 Advanced Micro Devices, Inc. Transistor sidewall spacers composed of silicon nitride CVD deposited from a high density plasma source
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
KR100343135B1 (ko) 1998-07-24 2002-09-18 삼성전자 주식회사 단채널효과를개선한모스트랜지스터제조방법
US6271563B1 (en) * 1998-07-27 2001-08-07 Advanced Micro Devices, Inc. MOS transistor with high-K spacer designed for ultra-large-scale integration
US6144071A (en) * 1998-09-03 2000-11-07 Advanced Micro Devices, Inc. Ultrathin silicon nitride containing sidewall spacers for improved transistor performance
US6323519B1 (en) 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
US6242785B1 (en) 1999-01-26 2001-06-05 Advanced Micro Devices, Inc. Nitride based sidewall spaces for submicron MOSFETs
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001196576A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US7247919B1 (en) * 2000-08-25 2007-07-24 Micron Technology, Inc. Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6610571B1 (en) * 2002-02-07 2003-08-26 Taiwan Semiconductor Manufacturing Company Approach to prevent spacer undercut by low temperature nitridation
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
JP2005531158A (ja) * 2002-06-26 2005-10-13 セムエキップ インコーポレイテッド 半導体デバイス及び半導体デバイスの製造方法
KR20040026246A (ko) * 2002-09-23 2004-03-31 아남반도체 주식회사 반도체 소자 제조시 핫 캐리어 효과 방지 게이트 형성 방법
US20040256671A1 (en) * 2003-06-17 2004-12-23 Kuo-Tai Huang Metal-oxide-semiconductor transistor with selective epitaxial growth film
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
KR100552839B1 (ko) * 2003-11-05 2006-02-22 동부아남반도체 주식회사 반도체 소자 및 이의 제조 방법
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US7544561B2 (en) * 2006-11-06 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation
JP2009021305A (ja) * 2007-07-10 2009-01-29 Denso Corp 不揮発性メモリトランジスタ
US9034711B2 (en) * 2011-03-11 2015-05-19 Globalfoundries Singapore Pte. Ltd. LDMOS with two gate stacks having different work functions for improved breakdown voltage
CN102683216B (zh) * 2012-05-09 2016-12-14 上海华虹宏力半导体制造有限公司 提高击穿电压的方法
CN104078359A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10312348B1 (en) 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof
CN110571266B (zh) * 2018-06-05 2023-03-14 中芯国际集成电路制造(上海)有限公司 Finfet器件及其制备方法
CN110896033B (zh) * 2018-09-13 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623912A (en) * 1984-12-05 1986-11-18 At&T Bell Laboratories Nitrided silicon dioxide layers for semiconductor integrated circuits
JPS62173763A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR930006976A (ko) 1993-04-22
KR970000536B1 (ko) 1997-01-13
US5554876A (en) 1996-09-10
JP2652108B2 (ja) 1997-09-10
JPH05211330A (ja) 1993-08-20
US5648284A (en) 1997-07-15
DE4229574A1 (de) 1993-03-11
US5369297A (en) 1994-11-29

Similar Documents

Publication Publication Date Title
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE2652253A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE4126747A1 (de) Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE19544945A1 (de) PMOS-Feldeffekt-Transistoren mit Indium- oder Gallium-dotierten, eingebetteten Kanälen und N+-Polysilizium-Gates aus polykristallinem Silizium und daraus hergestellte CMOS-Einrichtungen
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
EP0268941A1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE19853441A1 (de) MOS-Transistor für Hochgeschwindigkeits- und Hochleistungsbetrieb und Verfahren zu seiner Herstellung
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE102009047313A1 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE4325348A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE69736971T2 (de) Herstellungsverfahren einer integrierten leistungsschaltungsanordnung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right