DE4238636A1 - - Google Patents

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung und insbesondere eine Halbleiterspeichereinrichtung mit den Funktionen des Eigenauffrischens und der Rückspannung.

Eine Eigenauffrischoperation wird zum Schutz der Daten der Speicherzellen in einer Halbleiterspeichereinrichtung wie einem DRAM (dynamischer RAM) durchgeführt. Die Auffrischoperation dient zu Regenerierung der Information der gesamten Speicherzellen in einer gegebenen Zeitperiode durch Verwendung eines Auffrischzeitgebers.

Während der Eigenauffrischoperation wird eine normale Schreib-/Leseoperation unterbrochen und ein für die Eigenauffrischoperation verbrauchter Strom setzt sich zusammen aus einem Eigenauffrischstrom, einem Rückspannungsstrom und dem von dem Rückspannungsgenerator verbrauchten Strom.

Der Rückspannungsgenerator erfaßt ein Signal einer gegenwärtigen Substratspannung (oder Rückspannung). Die Operationen eines Oszillators und einer Ladungspumpe werden in Abhängigkeit zur Substratspannung gesteuert. Alle Details zu dem Rückspannungsgenerator sind in der US-Patentschrift Nr. 47 71 290 offenbart.

Die Eigenauffrischoperation regeneriert die Information der Speicherzellen in einer gegebenen Zeitperiode gemäß den Operationen eines Auffrischzeitgebers und eines Adressenzählers der Halbleiterspeichereinrichtung. Während dieser Zeitperiode ist eine Schreibschaltung der peripheren Schaltungen für die Speicherzellen gesperrt und der Adressenzähler steuert einen Adressenpuffer zum Weiterführen der Schreiboperation, wenn die Auffrischoperation beendet ist, so daß die Auffrischoperation zwischenzeitlich durchgeführt werden kann. Eine solche Eigenauffrischoperation ist in den US-Patentschriften Nr. 48 09 233, 48 29 484 und 49 39 695 offenbart.

Wie vorstehend beschrieben, sind die Eigenauffrischoperation und die Rückspannungsoperation Mittel zur Konservierung der Daten der Speicherzellen. Die Rückspannungsoperation hat die Funktion, immer ein elektrisches Potential des Substrats auf einem gegebenen Pegel aufrechtzuerhalten, während die Eigenauffrischoperation nur für eine bestimmte Zeitperiode zum Schutz der Daten der Speicherzellen durchgeführt wird. Deshalb ist es notwendig, für den Rückspannungsgenerator während der Eigenauffrischoperation inaktiv zu sein. Anders ausgedrückt, elektrische Energie wird nicht notwendig zur Durchführung der Datenkonservierungsoperation in einer Halbleiterspeichereinrichtung verbraucht. Eine Halbleiterspeichereinrichtung mit solchen Funktionen ist in ISSCC aus IEEE, Seiten 230-231: "Ein 38ns 4Mb DRAM mit einem Batteriesicherungs- (-Back-up) -Modus (BBU)", veröffentlicht im Februar 1990 beschrieben.

Fig. 6 zeigt eine Konfiguration einer Halbleiterspeichereinrichtung gemäß der obengenannten Veröffentlichung. Ein Auffrischzeitgeber wird durch Empfang eines CBR-Signals betrieben (CAS vor dem RAS Zyklus) in einer bekannten Einrichtung nach Fig. 6. Führt der Auffrischzeitgeber ein Signal mit einer Periode von 16ms zu einem BBU-Steuerschaltkreis zu, erzeugt dieser ein BBU-Einschaltsignal. BBU steht für Batterie-Backup-Modus, während welchem die Datenkonservierungsoperation in einem VLSI-Halbleiterspeichereinrichtung durchgeführt wird, welche einen niedrigen Energieverbrauch aufweist und für tragbare Computer, wie Laptops und Notebooks verwendet wird, die durch eine Batterie betrieben werden.

Nach der Erzeugung des BBU-Einschaltsignals, erzeugt der Auffrischzeitgeber einen Taktimpuls von 64µs und der BBU-Steuerschaltkreis erzeugt ein Auffrischanforderungssignal gemäß dem Taktimpuls. Durch das Auffrischanforderungssignal wird die Auffrischoperation durch Betrieb eines Anordnungstreibers pro Zeitperiode von 64µs durchgeführt.

Gemäß Fig. 7 steuert das Auffrischanforderungssignal des BBU-Steuerschaltkreises den Betrieb eines Oszillators, der für den Rückspannungsgenerator verwendet wird. Während das Auffrischanforderungssignal in einem logisch niedrigen Zustand von einem Punkt des Heruntertriggerns eines ersten Impulses bis zu einem Punkt des Herauftriggerns eines nächsten Impulses, d. h., während die Auffrischoperation durchgeführt wird, sperrt das Auffrischanforderungssignal des logisch niedrigen Zustandes ein NAND-Gatter des Oszillators, um den Rückspannungsgenerator zu inaktivieren.

Wie beschrieben, wird der Rückspannungsgenerator betätigt, während das Auffrischanforderungssignal wirksam ist, und er wird nicht betrieben, während die Eigenauffrischoperation nicht durchgeführt wird. Gemäß der Fig. 6 und 7 wird das Auffrischanforderungssignal mit einer konstanten Periode (oder konstanten Frequenz) durch den in Fig. 6 dargestellten Auffrischzeitgeber erzeugt.

Beispielsweise wird die Auffrischzeitperiode, die in der obigen Ausführungsform 64µs beträgt, durch die Zahl eines Binärzählers bestimmt. Ist es für den Benutzer notwendig, die Auffrischzeitperiode für einen optimalen Energieverbrauch zu ändern, sollte die Zahl des Binärzählers geändert werden, was unbequem ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung bereitzustellen, die einen optimalen Energieverbrauch während einer Selbstauffrischoperation aufweist.

Weiterhin ist es Aufgabe der Erfindung, eine Halbleiterspeichereinrichtung bereitzustellen, die die Funktionen des Selbstauffrischens und der Rückwärtsspannung aufweist und ein Signal einer angemessenen Frequenz auswählt und einem Oszillator zuführt, welches zu einer Erzeugung einer Rückspannung während der Selbstauffrischoperation in Beziehung steht.

Gemäß einem Aspekt der vorliegenden Erfindung weist die Halbleiterspeichereinrichtung einen Auffrischzeitgeber zum Erzeugen eines Auffrischtaktimpulses, einen Binärzähler zur Erzeugung der gegebenen Anzahl von Signalen, bei denen die Frequenzen voneinander in Abhängigkeit zu dem Auffrischtaktimpuls verschieden ist, eine Schaltung zur Erzeugung eines Eigenauffrischeinschaltsignals in Abhängigkeit zu dem von dem binären Zähler übermittelten Signal, einen Rückspannungstaktimpulsgenerator mit einem ersten, einem zweiten und einem dritten Selektor, von denen der dritte Selektor ein der von dem binären Zähler übertragenen Signale in Abhängigkeit zu den Ausgaben des ersten und zweiten Selektors auswählt, einen Rückspannungsgenerator mit einem Oszillator und einem Rückspannungserfassungsschaltkreis, einen Selektionsschaltkreis zum Empfang des Ausgangssignals des Rückspannungserfassungsschaltkreis und zum Übertragen eines Signals zu dem Oszillator in Abhängigkeit von dem Selbstauffrischeinschaltsignal und einen Treibersteuerschaltkreis zum Empfang des Ausgabesignals des Oszillators und des Rückspannungssteuertaktimpulses auf.

Eine vorteilhafte Ausführungsform der Erfindung wird im folgenden anhand der in der Zeichnung beigefügten Figuren näher erläutert und beschrieben.

Es zeigen:

Fig. 1 ein Blockdiagramm einer Halbleiterspeicherein­ richtung gemäß der Erfindung;

Fig. 2 eine bevorzugte Ausführungsform eines VBB-Steuertaktgenerators aus Fig. 1;

Fig. 3 eine bevorzugte Ausführungsform eines Auffrischeinschaltschaltkreises nach Fig. 1;

Fig. 4 ein Schaltkreisdiagramm eines Rückspannungsgenerators gemäß der Erfindung;

Fig. 5 ein Zeitablaufdiagramm gemäß der Erfindung;

Fig. 6 ein Blockdiagramm einer Halbleiterspeicherein­ richtung mit einer bekannten Selbstauffrischfunktion; und

Fig. 7 einen Rückspannungsgenerator nach Fig. 6.

In Fig. 1 ist eine Konfiguration einer Halbleiterspeichereinrichtung gemäß der vorliegenden Erfindung dargestellt. Die Erfindung ist für eine Speichereinrichtung, wie ein DRAM und ein pseudostatisches RAM anwendbar, die eine Eigenauffrischfunktion aufweisen. Gemäß Fig. 1 sind die fundamentalsten Bauteile zur Konstruktion einer Halbleiterspeichereinrichtung eine Speicherzellenanordnung 100, ein Spalten- und Zeilendekoder 140, 160, ein Reihen- und Spaltenadreßpuffer 120, 180, ein Adreßmultiplexer 130, ein Leseverstärker 150, ein Dateneingabe-/Ausgabeschaltkreis 170 und ein Chip-Steuerschaltkreis 110.

Eine Eigenauffrischeinrichtung 200 weist einen Auffrischzeitgeber 230, einen binären Zähler 250, eine Auffrischaktivierschaltung 240, eine Auffrischerfassungs-/Steuerschaltung 210 und einen Adressenzahler 220 auf. Ein Rückwärtsspannungsgenerator 300 weist eine Auswahlschaltung 350, einen Oszillator 330 und eine Rückspannungsdetektionsschaltung 340 auf. Ein Schaltkreis 400 zur Erzeugung eines Rückspannungssteuertaktes empfängt Signale Q0, Q1, Q2, Q3 mit voneinander unterschiedlichen Frequenzen. Diese werden von dem binären Zähler 250 übertragen und der Rückspannungssteuertaktimpuls CLKBB wird an die Treibersteuerschaltung 360 des Rückspannungsgenerators 300 übermittelt. Die Auffrischerfassungs-/Steuerschaltung 210 überträgt ein Auffrischsteuersignal ΦRFH an einen Adressenzähler 220 in Abhängigkeit von einem Chip-Aktiviersignal CE, welches in der Chip-Steuerschaltung 110 empfangen wird. Der Adressenzähler 220 erzeugt eine interne Adresse in Abhängigkeit zu dem Signal ΦRFH und überträgt dieses an den Adreßpuffer 120, um eine Adreßoperation für die Eigenauffrischoperation durchzuführen. Der Auffrischzeitgeber 230 führt einen Auffrischtaktimpuls RFCLK einer gegebenen Zeitperiode dem binären Zähler 250 zu und dieser führt Signale Q0, Q1, Q2, Q3 dem Auffrischerfassungs-/Steuerschaltkreis 210 und dem Auffrischstartschaltkreis 240 zu. Es sei angemerkt, daß der binäre Zähler 240 in der gleichen Weise, wie der binäre Zähler aus Fig. 6 gebildet ist. Folglich kann eine Gruppe von Signalen Q0 bis Q3 durch aufeinanderfolgendes Dividieren durch zwei von einer Frequenz eines gegebenen, vorausgehenden der Signale, d. h. Q0 bis Q2, bereitgestellt werden. Beispielsweise wird das Signal Q3 durch Teilen einer Frequenz des ihm vorangehenden Signals Q2 durch den Wert 2 gebildet. Zwischenzeitlich wird das Signal Q2 durch Dividieren einer Frequenz des ihm vorangehenden Signals Q1 durch den Wert 2 und das Signal Q1 durch Dividieren einer Frequenz des ihm vorangehenden Signals Q0 durch den Wert 2 gebildet.

Der Auffrischstartschaltkreis 240 empfängt ein Signal Q3 des binären Zählers 250 und übermittelt ein Eigenauffrischstart­ signal SRFEB zu der Selektionsschaltung 350 in Abhängigkeit zu dem Signal RFH und dem Signal CE. Die Details des Aufbaus und des Betriebs des Auffrischstartschaltkreises 240 und des Schaltkreis 400 zur Erzeugung eines Rückwärtsspannungssteuertakts werden später beschrieben. Der Rückwärtsspannungsgenerator 300 weist einen Oszillator 310, einen Treiber 320 und eine Ladungspumpe 330 gemäß dem obengenannten US-Patent auf. Allerdings ist der Treibersteuerschaltkreis 360 das Bauteil, das für die Aufgabe der vorliegenden Erfindung erforderlich ist. Weiterhin ist ein Verfahren der Verbindung zwischen dem Oszillator 310 und dem Rückspannungsdetektionsschaltkreis 340 unterschiedlich zu dem bekannten Verfahren. Das heißt, ein Feedback-Pfad ist nicht zwischen dem Rückspannungsdetektionsschaltkreis 43 und dem Oszillator 310, sondern zwischen dem Rückspannungsdetektionsschaltkreis 340 und dem Selektionsschaltkreis 500 gebildet.

Fig. 2 zeigt eine Ausführungsform des Schaltkreises 400 zur Erzeugung des Rückspannungssteuertakts nach Fig. 1. Wird die Quellspannung Vcc auf mehr als den vorgegebenen Pegel erhöht, siehe Fig. 2, ist ein Spannungssignal VccH auf einem logisch hohen Wert. Der Schaltkreis 400 zur Erzeugung des Rückspannungssteuertakts hat einen ersten und einen zweiten Selektor 420, 430 zur Bestimmung eines logischen Pegels durch Verwendung einer Sicherung, und einen dritten Selektor 440 zur Auswahl eines der Signale Q0, Q1, Q2, Q3, die von dem binären Zähler 250 in Abhängigkeit zu den Signalausgängen des ersten und zweiten Selektors 420, 430 übermittelt werden.

Der erste Selektor 420 hat einen PMOS-Transistor 421, dessen Gateanschluß das Spannungssignal VccH empfängt und dessen Sourceanschluß die Quellspannung Vcc empfängt. Ein erster Knoten 401 ist zwischen einem Drainanschluß des PMOS-Transistors 421 und einer Erdspannung Vss angeschlossen. Weiterhin weist der erste Selektor einen zweiten Knoten 403, eine in Serie zwischen dem ersten Knoten 401 und der Erdklemme Vss angeschlossene erste Sicherung F1, einen NMOS-Transistor 422, der in Serie zwischen der ersten Sicherung F1 und der Erdklemme Vss angeschlossen ist, einen ersten elektrischen Schalter L1, der zwischen dem ersten Knoten 401 und dem zweiten Knoten 403 angeschlossen ist, und einen Invertierer 424 zum Invertieren einer Spannung des zweiten Knoten 403 auf. Der zweite Selektor 430 weist auf einen PMOS-Transistor 431, einen dritten Knoten 402, eine zweite Sicherung F2, einen NMOS-Transistor 432, einen zweiten elektrischen Schalter 433, einen vierten Knoten 404 und einen Invertierer 434, die in der gleichen Weise, wie beim ersten Selektor 420 verschaltet sind. Der dritte Selektor 440 empfängt die Signalausgaben des ersten und zweiten Selektors 420, 430 und die Signale Q0, Q1, Q2, Q3, welche von dem binären Zähler 250 nach Fig. 1 durch vier NAND-Gatter 441 bis 444 übertragen werden. Ein NAND-Gatter 445 empfängt die Ausgaben der NAND-Gatter 441, 442 und das NAND-Gatter 446 empfängt die Ausgaben der NAND-Gatter 443, 444. Ein NAND-Gatter 447 empfängt die Ausgänge der NAND-Gatter 445, 446 und erzeugt den Impuls CLKBB durch einen Puffer 448.

Gemäß Fig. 3 werden die Signale Q3 und RFH invertiert und an einen elektrischen Schalter 241 übermittelt. Eine Signalausgabe des elektrischen Schalters 241 wird invertiert und in einem NAND-Gatter 242 zusammen mit dem Signal CE empfangen und dann wird eine invertierte Signalausgabe des NAND-Gatters 242 als Signal SRFEB erzeugt, um den Sektionsschaltkreis 450 des Rückspannungsgenerators 300 zu steuern.

Gemäß Fig. 4 weist der Selektionsschaltkreis 350 ein NOR-Gatter 351 zum Empfang eines Rückspannungspegeldetektionssignal, welches in einem Rückspannungspegeldetektionsschaltkreis 340 erzeugt wird, und des Signals SRFEB des Auffrischstartschaltkreises 240 auf. Ein Ausgang des NOR-Gatters 351 wird zu dem Oszillator 310 übertragen.

Der Oszillator 310 wird durch eine komplimentäre Einschaltoperation eines PMOS-Transistors 315 und eines NMOS-Transistors 316 gesteuert. Wird der NMOS-Transistor 315 eingeschaltet, oszilliert ein elektrisches Potential eines Ausgangsknoten 318 zwischen einem logisch niedrigen und einem logisch hohen Zustand. Sonst ist der Oszillator 310 inaktiv. Ein Treibersteuerschaltkreis 360 hat ein NAND-Gatter 361 zum Empfang eines Ausgangs des Oszillators 310 und des Impuls CLKBB.

Im folgenden wird der Betrieb der Erfindung unter Bezugnahme auf die Fig. 1 bis 5 erläutert.

Ist das Signal CE in einem logisch hohen Zustand unwirksam, ist das Signal RFH aktiviert. Der Auffrischzeitgeber 230 erzeugt den Impuls RFCLK für eine gegebene Zeitperiode und der diesen Impuls empfangene Binärzähler 250 erzeugt die Signale Q0, Q1, Q2, Q3, die alle eine voneinander unterschiedliche Frequenz aufweisen. Hat beispielsweise der Impuls RFCLK eine Periode von 1µs, haben die Signale Q0, Q1, Q2, Q3 entsprechend eine Periode von 2µs, 4µs, 8µs und 16µs.

Wird das Signal Q3 aufwärtsgetriggert, empfängt ein elektrischer Schalter 241 des Auffrischstartschaltkreises 240 ein invertiertes Q3-Signal. Während der Auffrischoperation ist das Signal RFH in einem logisch niedrigen Zustand und das Signal CE ist in einem logisch hohen Zustand, so daß das Signal SRFEB in einem hohen logischen Zustand ist. Ist die Auffrischoperation desaktiviert, d. h., ist das Signal RFH in einem logisch hohen Zustand und das Signal SRFEB ist in einem logisch niedrigen Zustand unwirksam, ist die Eigenauffrischoperation desaktiviert. Deshalb repräsentiert eine Signalausgabe des NOR-Gatters 351 des Selektionsschaltkreises 350 eine gegenwärtige Rückspannung, die von dem Rückspannungserfassungsschaltkreis 340 erfaßt wird. Ist das Signal SRFEB in einem logisch hohen Zustand, so daß das NOR-Gatter 351 einen logisch niedrigen Zustand ausgibt, schaltet ein PMOS-Transistor 311 ein und der Oszillator 310 wird nicht betrieben.

In dem Schaltkreis 400 zur Erzeugung eines Rückwärtsspannungssteuertaktes nach Fig. 2 ist ein elektrisches Potential des zweiten Knoten 403 in einem logisch niedrigen Zustand, wenn die erste Sicherung F1 abgeschnitten ist, und ein elektrisches Potential des vierten Knoten 404 ist in einem logisch niedrigen Zustand, wenn die zweite Sicherung F2 abgeschnitten ist. Gemäß dieser Verbindungs/Unterbrechungszustände der Sicherung F1, F2 wird eines der Signale CLKBB mit vier verschiedenen Frequenzen ausgewählt. Sind F1 und F2 abgeschnitten, wird ein invertiertes Q3-Signal als CLKBB-Signal übermittelt, so daß das CLKBB-Signal und das Q3-Signal die gleiche Frequenz aufweisen. Sind F1 und F2 angeschlossen, wird ein invertiertes Q3-Signal als CLKBB-Signal übertragen. Andererseits, wenn nur F1 oder nur F2 abgeschnitten ist, wird ein invertiertes Signal Q1 oder ein invertiertes Signal Q2 als CLKBB-Signal übermittelt.

Gemäß Fig. 4 wird der PMOS-Transistor 311 des Oszillators 301 eingeschaltet, wenn das SRFEB-Signal im logisch hohen Zustand wirksam ist, so daß ein elektrisches Potential des Knotens 318 in einem logisch hohen Zustand ist. Deshalb wird ein Ausgang des NAND-Gatters 361 des Treibersteuerschaltkreises 360 durch das CLKBB-Signal bestimmt, dessen Frequenz durch die Verbindung/Unterbrechung der Sicherungen F1 und F2 entschieden wird.

Obwohl die Sicherung zum Justieren einer Frequenz des Signals CLKBB in der Ausführungsform dieser Erfindung verwendet wird, kann ein nicht flüchtiges, programmierbares Speicherbauteil auch verwendet werden. Der Selektionsschaltkreis 350 und der Treibersteuerschaltkreis 360 sind bei der vorliegenden Ausführungsform der Erfindung einfach konstruiert. Allerdings können diese Schaltkreise auch in jeder anderen Form konstruiert werden ohne vom Gedanken der Erfindung abzuweichen.

Da die Erfindung eine Halbleiterspeichereinrichtung mit einer Eigenauffrisch- und Rückspannungsoperation betrifft, kann sie für einen allgemeinen DRAM, einem pseudostatischen RAM und eine Speichereinrichtung eines tragbaren Computers verwendet werden, welche durch eine Batterie betrieben werden.

Die Erfindung vermindert den Energieverbrauch zum Konservieren von Daten und steuert einen Rückspannungsgenerator mit einer optimalen Frequenz in einer Halbleiterspeichereinrichtung durch Bereitstellen eines Rückspannungssteuertaktes von optimaler Frequenz an einem Rückspannungsgenerator gemäß einer Bedingung einer Eigenauffrischoperation.

Claims (2)

1. Eine Halbleiterspeichereinrichtung, gekennzeichnet durch eine Einrichtung (230) zur Erzeugung eines Auffrischtaktim­ pulses;
einen Zähler (250) zur Erzeugung einer gegebenen Anzahl von Signalen mit voneinander unterschiedlicher Frequenz in Abhängigkeit zu dem Auffrischtaktimpuls;
eine Einrichtung (240) zur Erzeugung eines Eigenauffrisch­ startsignals gemäß dem Ausgang des Zählers;
eine Einrichtung (400) zur Erzeugung eines Rückspannungs­ steuertaktimpulses, welche einen ersten, einen zweiten, einen dritten Selektor aufweist, von denen der dritte Selektor eines der von der Zählereinrichtung übermittelten Signale in Abhängigkeit zu dem Ausgang des ersten und des zweiten Selektors auswählt;
eine Einrichtung (300) zur Erzeugung einer Rückspannung mit einem Oszillator (310) und einem Rückspannungsdetektions­ schaltkreis (340);
eine Selektionseinrichtung (350) zum Empfangen des Ausgangs des Rückspannungsdetektionsschaltkreis (340) und zum Übertragen eines Signalausgangs an den Oszillator (310) in Abhängigkeit von dem Auffrischstartsignal; und
eine Treibersteuereinrichtung (360) zum Empfang des Ausgangs des Oszillators (310) und des Rückspannungssteuer­ taktimpulses (400).

2. Eine Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite Selektor eine Anzahl von Sicherungen aufweist.