DE4239587A1 - Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other - Google Patents

Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other

Info

Publication number
DE4239587A1
DE4239587A1 DE19924239587 DE4239587A DE4239587A1 DE 4239587 A1 DE4239587 A1 DE 4239587A1 DE 19924239587 DE19924239587 DE 19924239587 DE 4239587 A DE4239587 A DE 4239587A DE 4239587 A1 DE4239587 A1 DE 4239587A1
Authority
DE
Germany
Prior art keywords
main surface
semiconductor
electrodes
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19924239587
Other languages
German (de)
Inventor
Hiroshi Kawashimo
Kazunari Michii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4239587A1 publication Critical patent/DE4239587A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

The semiconductor device includes a semiconductor element (5) with a rectangular main surface and a number of electrodes (9) parallel to one side of the surface. An insulator (8) is placed between the main surface an a number of conductors (3A) corresponding to the electrodes. The conductors are arranged so as not to cross each other. Each conductor has one end (3) which provides the internal connection near to the corresponding electrode and electrically connected to it. The other end (4) is arranged on one of the short sides of the main surface and provides the external connection. The semiconductor element, the electrodes and the conductors, but not the external connections, are moulded in resin (1). ADVANTAGE - Can be mfd. with very high density for reduced external dimensions of package. Shortened line connections on substrate for high speed operation.

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterbaustei­ ne und auf einen Halbleitermodul, in welchem diese Halblei­ terbausteine an einem Modulsubstrat angebracht sind.The present invention relates to semiconductor devices ne and on a semiconductor module in which this semi-lead are mounted on a module substrate.

Fig. 8 ist eine teilweise im Schnitt dargestellte perspekti­ vische Ansicht eines herkömmlichen Halbleiterbausteins. Gemäß der Darstellung ist ein Halbleiterelement 5 mittels eines Haftmittels 6 an einer Formplatte 2 angebracht. An dem Halb­ leiterelement 5 ausgebildete (nicht gezeigte) Elektroden sind durch feine Metalldrähte 7 mit Innenanschlüssen 3 verbunden. Das Halbleiterelement 5, die Innenanschlüsse 3 usw. sind mit einem Gießharz 1 derart vergossen, daß nur Außenanschlüsse 4 aus dem Gießharz 1 herausragen. Fig. 8 is a perspective view, partly in section, of a conventional semiconductor device. As shown, a semiconductor element 5 is mounted by means of an adhesive 6 on a mold plate. 2 On the semiconductor element 5 formed (not shown) electrodes are connected by fine metal wires 7 with internal connections 3 . The semiconductor element 5 , the inner connections 3 , etc. are cast with a casting resin 1 in such a way that only outside connections 4 protrude from the casting resin 1 .

Bei der vorstehend beschriebenen Gestaltung des herkömmlichen Halbleiterbausteins ist dieser auch groß, wenn ein großes Halbleiterelement eingeschlossen ist. Wenn der Halbleiterbau­ stein an einem Substrat angebracht wird, ist die Einbaufläche groß. Im Falle eines Halbleitermoduls, in dem eine Vielzahl von großen Halbleiterbausteinen an einem Modulsubstrat ange­ bracht ist, ergibt sich an dem Modul eine auffallende Ver­ größerung der Einbaufläche. Ein anderes Problem bei dem Modul besteht darin, daß die Leitungsverbindungen an dem Modulsub­ strat lang sind, wodurch die Arbeitsgeschwindigkeit des Halbleitermoduls verringert ist.In the above-described configuration of the conventional one Semiconductor device, this is also big if a big one Semiconductor element is included. If the semiconductor construction stone is attached to a substrate, is the installation area large. In the case of a semiconductor module in which a variety of large semiconductor devices on a module substrate is brought about, there is a striking ver on the module increase of the installation area. Another problem with the module is that the line connections to the module sub strat are long, which makes the working speed of the Semiconductor module is reduced.

In Anbetracht dieser Probleme liegt der Erfindung die Aufgabe zugrunde, einen Halbleiterbaustein und einen Halbleitermodul zu schaffen, in welchem die Halbleiterbausteine in sehr hoher Dichte eingebaut werden können, wobei ein Gehäuse mit hoher oder sehr hoher Packungsdichte verwendet wird, die es ermög­ licht, die Außenabmessungen des Halbleiterbausteins zu ver­ ringern, wodurch eine Verkürzung der Leitungsverbindungen auf dem Substrat ermöglicht ist, an dem der Baustein angebracht ist, sowie auch eine Verringerung der Einbaufläche, so daß eine Funktion mit hoher Geschwindigkeit erreicht wird.In view of these problems, the object of the invention is to achieve this based, a semiconductor device and a semiconductor module to create in which the semiconductor devices in very high Density can be installed, with a housing with high  or very high packing density is used, which made it possible light to ver the outer dimensions of the semiconductor device wrestle, thereby shortening the line connections the substrate to which the module is attached is made possible is, as well as a reduction in the installation area, so that a function is achieved at high speed.

Die Aufgabe wird erfindungsgemäß mit einem Halbleiterbaustein gemäß Patentanspruch 1 bzw. einem Halbleitermodul gemäß Patentanspruch 6 gelöst.According to the invention, the object is achieved with a semiconductor module according to claim 1 or a semiconductor module according to Claim 6 solved.

Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher erläutert, in der zum Bezeichnen von gleichen oder einander entsprechenden Komponenten gleiche Bezugszeichen verwendet sind.The invention is described below with reference to exemplary embodiments len explained with reference to the drawing, in to designate the same or corresponding one Components the same reference numerals are used.

Fig. 1 ist eine Draufsicht auf einen Halbleiter­ baustein gemäß einem Ausführungsbeispiel, der in einem Zu­ stand ohne Eingießen in Gußharz dargestellt ist. Fig. 1 is a plan view of a semiconductor device according to an embodiment, which was shown in a To without pouring in cast resin.

Fig. 2 ist eine Draufsicht auf den Halbleiterbau­ stein. Fig. 2 is a plan view of the semiconductor device stone.

Fig. 3 ist eine Draufsicht auf einen Halbleiter­ baustein gemäß einem zweiten Ausführungsbeispiel, der in einem Zustand ohne Eingießen in Gußharz dargestellt ist. Fig. 3 is a plan view of a semiconductor device according to a second embodiment, which is shown in a state without casting in cast resin.

Fig. 4 ist eine Draufsicht auf einen Halbleiter­ baustein gemäß einem dritten Ausführungsbeispiel, der in einem Zustand ohne Eingießen in Gußharz dargestellt ist. Fig. 4 is a plan view of a semiconductor device according to a third embodiment, which is shown in a state without casting in cast resin.

Fig. 5 ist eine Draufsicht auf einen Halbleiter­ baustein gemäß einem vierten Ausführungsbeispiel, der in einem Zustand ohne Eingießen in Gußharz dargestellt ist. Fig. 5 is a plan view of a semiconductor device according to a fourth embodiment, which is shown in a state without casting in cast resin.

Fig. 6 ist eine perspektivische Ansicht eines Halbleiterbausteins gemäß einem der Ausführungsbeispiele. Fig. 6 is a perspective view of a semiconductor device according to any one of the embodiments.

Fig. 7 ist eine perspektivische Ansicht eines erfindungsgemäßen Halbleitermoduls. Fig. 7 is a perspective view of a semiconductor module according to the invention.

Fig. 8 ist eine teilweise im Schnitt dargestellte perspektivische Ansicht eines herkömmlichen Halbleiterbau­ steins. Fig. 8 is a partially sectional perspective view of a conventional semiconductor device.

Die Fig. 1 zeigt in Draufsicht einen Halbleiterbaustein 1A gemäß einem ersten Ausführungsbeispiel der Erfindung, der in einem Zustand dargestellt ist, bei dem Gußharz 1 zu dessen Eingießen weggelassen ist. Die Fig. 2 zeigt in einer anderen Draufsicht den Halbleiterbaustein 1A in einem Zustand, bei dem einige seiner Komponenten mit dem Gießharz 1 vergossen sind. Fig. 1 shows in plan view a semiconductor device 1 A according to a first embodiment of the invention, which is illustrated in a state that is omitted from the mold resin 1 to the pouring. Fig. 2 shows another plan view of the semiconductor device 1 A in a state in which some of its components are encapsulated with the casting resin 1.

Gemäß Fig. 1 und 2 sind Innenanschlüsse 3 auf der Hauptfläche eines Halbleiterelements 5 an einem Bereich angeordnet, der innerhalb eines Umfangsbereichs der Hauptfläche liegt, wobei zwischen das Halbleiterelement 5 und die Innenanschlüsse 3 ein Isolierband 8 eingefügt ist. In einem mittigen Bereich des Halbleiterelements 5 ist eine Vielzahl von Elektroden 9 angeordnet. Ein Ende eines jeden Innenanschlusses 3 erstreckt sich zu einer Stelle in der Nähe einer der Elektroden 9, wobei dieses Ende mittels eines feinen Metalldrahtes 7 mit der entsprechenden Elektrode 9 verbunden ist. Das Halbleiter­ element 5 und die vorstehend genannten zugehörigen Komponen­ ten sind mit dem Gießharz 1 vergossen, welches in Fig. 1 durch gestrichelte Linien dargestellt ist. Aus den kurzen Seiten des mit Harz vergossenen Gebildes ragen Außenanschlüs­ se 4 heraus. Die Innenanschlüsse 3 und die Außenanschlüsse 4 bilden zusammen eine Vielzahl von Anschlußleitern 3A.According to Fig. 1 and 2, inner leads 3 are arranged on the main surface of a semiconductor element 5 at a region which is within a peripheral region of the major surface, wherein between the semiconductor element 5 and the internal terminals 3 an insulating tape 8 is inserted. A plurality of electrodes 9 are arranged in a central region of the semiconductor element 5 . One end of each inner connection 3 extends to a location in the vicinity of one of the electrodes 9 , this end being connected to the corresponding electrode 9 by means of a fine metal wire 7 . The semiconductor element 5 and the above-mentioned associated components are cast with the casting resin 1 , which is shown in Fig. 1 by dashed lines. Outside connections 4 protrude from the short sides of the structure encapsulated with resin. The inner connections 3 and the outer connections 4 together form a multiplicity of connecting conductors 3 A.

Bei dem Halbleiterbaustein 1A mit dem vorstehend beschriebe­ nen Aufbau liegen die Außenanschlüsse 4 an einer der kurzen Seiten des Bausteins 1A. Infolgedessen ist es möglich, das Verhältnis der Abmessungen des Halbleiterelements 5 zu den Abmessungen des Halbleiterbausteins 1A zu erhöhen. Da ferner der Halbleiterbaustein 1A an dieser kurzen Seite an einem Substrat angebracht werden kann, kann der Halbleiterbaustein 1A auf einer kleineren Fläche des Substrats angebracht wer­ den, wodurch es ermöglicht ist, den Wirkungsgrad hinsichtlich der Einbaufläche zu erhöhen. Da weiterhin die Leitungsverbin­ dungen an dem Substrat verkürzt werden können, an dem der Halbleiterbaustein 1A angebracht ist, ist eine hohe Verarbei­ tungs- bzw. Arbeitsgeschwindigkeit erzielbar.In the semiconductor device 1 A with the structure described above, the external connections 4 lie on one of the short sides of the device 1 A. As a result, it is possible to increase the ratio of the dimensions of the semiconductor element 5 to the dimensions of the semiconductor device 1 A. Furthermore, since the semiconductor device 1 A can be attached to a substrate on this short side, the semiconductor device 1 A can be attached to a smaller area of the substrate, which makes it possible to increase the efficiency in terms of the installation area. Furthermore, since the line connections on the substrate to which the semiconductor component 1 A is attached can be shortened, a high processing or operating speed can be achieved.

Bei dem vorstehend beschriebenen Ausführungsbeispiel sind zwar an dem Halbleiterelement 5 die Elektroden 9 in zwei Reihen in einem mittigen Bereich angeordnet, der sich in Längsrichtung des Halbleiterbausteins 1A erstreckt, jedoch können gemäß einem in Fig. 3 gezeigten zweiten Ausführungs­ beispiel in einem Halbleiterbaustein 1B Elektroden 9A in zwei Reihen in Randbereichen angeordnet sein, die sich in der Längsrichtung erstrecken. Somit ermöglicht das zweite Ausfüh­ rungsbeispiel das Anordnen der Elektroden 9A in einer Viel­ zahl von parallelen Reihen in Längsrichtung, wodurch sich eine Wirkung ergibt, die der vorstehend beschriebenen gleich­ artig ist. Von dem vorangehend beschriebenen Ausführungsbei­ spiel, bei dem zwischen das Halbleiterelement 5 und die Innenanschlüsse 3 das Isolierband 8 eingefügt ist, unter­ scheidet sich das in Fig. 3 dargestellte Ausführungsbeispiel auch darin, daß bei diesem ein Bestückungsautomaten-Band 10 benutzt wird, in welchem in einem Isolierband 8 ein inneres Leitungsmuster 11 ausgebildet ist. Auf diese Weise ergibt das zweite Ausführungsbeispiel die vorangehend beschriebene Wirkung und außerdem die Wirkung, daß der Herstellungsprozeß vereinfacht ist. Ein solches Bestückungsautomatikband 10 kann auch in dem Fall benutzt werden, daß gemäß einem dritten, in Fig. 4 gezeigten Ausführungsbeispiel die Elektroden 9 in einem mittigen Bereich angeordnet sind, der sich in der Längsrichtung eines Halbleiterbausteins 1C erstreckt.In the above embodiment, the electrodes are indeed on the semiconductor element 5 9 arranged in two rows in a central region extending in the longitudinal direction of the semiconductor device 1 A, but, according to such a second execution shown in Fig. 3 in a semiconductor device 1 B Electrodes 9 A can be arranged in two rows in edge areas which extend in the longitudinal direction. Thus, the second embodiment allows the arrangement of the electrodes 9 A in a plurality of parallel rows in the longitudinal direction, resulting in an effect that is similar to that described above. From the game of execution described above, in which the insulating tape 8 is inserted between the semiconductor element 5 and the internal connections 3, the embodiment shown in FIG. 3 also differs in that a pick-and-place tape 10 is used in this, in which in an insulating tape 8 an inner wiring pattern 11 is formed. In this way, the second embodiment gives the effect described above and also the effect that the manufacturing process is simplified. Such mounting automatic belt 10 can also be used in the event that according to the third, the electrodes 9 are arranged in a central region in Fig. Embodiment shown 4 extending in the longitudinal direction of a semiconductor chip 1 C.

Gemäß Fig. 5 können Elektroden 9B in einer parallelen Reihe angeordnet werden, die sich in einer zur Längsrichtung eines Halbleiterbausteins 1D senkrechten Richtung erstreckt.According to Fig. 5 B electrodes 9 are arranged in a parallel row, which extends in a longitudinal direction to a semiconductor device 1 D vertical direction.

Ein Halbleitermodul mit sehr hoher Einbaudichte wird dadurch gestaltet, daß gemäß Fig. 6 die vorstehenden Enden der Außen­ anschlüsse 4 des Halbleiterbausteins 1A, 1B, 1C oder 1D nach außen gebogen werden und gemäß Fig. 7 eine Vielzahl solcher Halbleiterbausteine 1A, 1B, 1C oder 1D senkrecht auf ein Modulsubstrat 12 aufgesetzt wird. Obgleich bei dem in Fig. 7 dargestellten Ausführungsbeispiel der Modul mit der sehr hohen Einbaudichte eine Vielzahl von Halbleiterbausteinen gleicher Art enthält, ist die Erfindung gleichermaßen auch bei einem Mehrfachbaustein-Halbleitermodul anwendbar, in dem eine Vielzahl von Halbleitervorrichtungen mit hohem Integra­ tionsgrad und mit verschiedenerlei Funktionen eingebaut ist, wobei sich die vorstehend beschriebenen Wirkungen ergeben. A semiconductor module with a very high installation density is designed in that, according to FIG. 6, the projecting ends of the external connections 4 of the semiconductor module 1 A, 1 B, 1 C or 1 D are bent outwards and, according to FIG. 7, a large number of such semiconductor modules 1 A , 1 B, 1 C or 1 D is placed vertically on a module substrate 12 . Although in the exemplary embodiment shown in FIG. 7 the module with the very high installation density contains a multiplicity of semiconductor components of the same type, the invention is equally applicable to a multi-component semiconductor module in which a multiplicity of semiconductor devices with a high degree of integration and with different functions is installed, resulting in the effects described above.

Gemäß der vorstehenden Beschreibung ist es mit einem erfin­ dungsgemäßen Halbleiterbaustein möglich, das Verhältnis der Abmessungen des Halbleiterelements in bezug auf die Abmessun­ gen des Halbleiterbausteins zu vergrößern. Da ein erfindungs­ gemäßer Halbleitermodul eine Vielzahl von derartigen Halblei­ terbausteinen enthält, die vertikal auf ein Modulsubstrat aufgesetzt sind, kann der Wirkungsgrad hinsichtlich der Einbaufläche bei dem Aufsetzen der Halbleiterbausteine auf ein Substrat erhöht werden und auch die Länge der Leitungs­ verbindungen auf dem Substrat verringert werden, wodurch eine hohe Arbeitsgeschwindigkeit erzielbar ist.As described above, it is invented according to the semiconductor device possible, the ratio of Dimensions of the semiconductor element in relation to the dimensions to enlarge the semiconductor device. Since an invention according semiconductor module a variety of such semiconductors contains building blocks that are placed vertically on a module substrate are set up, the efficiency in terms of Installation area when placing the semiconductor modules on a substrate can be increased and also the length of the line Compounds on the substrate can be reduced, creating a high working speed can be achieved.

Ein Halbleiterbaustein hat eine Vielzahl von Elektroden, die parallel zu einer Seite der Hauptfläche eines Halbleiterele­ ments angeordnet sind, und eine Vielzahl von Anschlüssen, die unter Zwischenfügung eines Isolators an der Hauptfläche des Halbleiterelements angebracht sind und die entsprechend den Elektroden derart angeordnet sind, daß sie einander nicht überkreuzen, wobei jeweils eines der Enden der Anschlüsse elektrisch mit der Elektrode verbunden und in deren Nähe angeordnet ist, während das andere Ende des Anschlusses an einer der kurzen Seiten der Hauptfläche des Halbleiterele­ ments angeordnet ist und als Außenanschluß dient. Auf diese Weise ist es möglich, das Verhältnis der Abmessungen des Halbleiterelements in bezug auf die Abmessungen des Halblei­ terbausteins zu erhöhen. Ein Halbleitermodul enthält eine Vielzahl derartiger Halbleiterbausteine, die vertikal auf ein Modulsubstrat aufgesetzt sind.A semiconductor device has a large number of electrodes parallel to one side of the main surface of a semiconductor element elements are arranged, and a variety of connections that with the interposition of an insulator on the main surface of the Semiconductor element are attached and corresponding to the Electrodes are arranged so that they are not each other cross each with one of the ends of the connectors electrically connected to and near the electrode is arranged while the other end of the connector is on one of the short sides of the main surface of the semiconductor element is arranged and serves as an external connection. To this Way it is possible to determine the ratio of the dimensions of the Semiconductor element with respect to the dimensions of the semi-lead to increase the building block. A semiconductor module contains one A large number of such semiconductor devices that are vertically aligned Module substrate are placed.

Claims (6)

1. Halbleiterbaustein mit einem Halbleiterelement mit einer rechteckigen Hauptfläche, dadurch gekennzeichnet, daß eine Vielzahl von Elektroden (9; 9A; 9B) parallel zu einer Seite der Hauptfläche des Halbleiterelements (5) angeordnet ist, daß auf der Hauptfläche des Halbleiterelements unter Zwi­ schenfügung eines Isolators (8; 10) eine Vielzahl von Leitern (3A) angeordnet ist, die auf der Hauptfläche entsprechend den Elektroden derart angeordnet sind, daß sie einander nicht überkreuzen, wobei von den Leitern jeweils ein Ende (3) als Innenanschluß in der Nähe der entsprechenden Elektrode an­ geordnet und elektrisch mit dieser verbunden ist, während das andere Ende (4) an einer der kurzen Seiten der Hauptfläche des Halbleiterelements angeordnet ist und als Außenanschluß dient, und daß das Halbleiterelement, die Elektroden und die Leiter mit Ausnahme der Außenanschlüsse in Gießharz (1) eingegossen sind.1. A semiconductor device with a semiconductor element with a rectangular main surface, characterized in that a plurality of electrodes ( 9 ; 9 A; 9 B) is arranged parallel to one side of the main surface of the semiconductor element ( 5 ) that on the main surface of the semiconductor element under Zwi rule of an insulator ( 8 ; 10 ) a plurality of conductors ( 3 A) is arranged, which are arranged on the main surface corresponding to the electrodes in such a way that they do not cross each other, one end ( 3 ) of the conductors as the inner connection in the Proximity to the corresponding electrode is arranged and electrically connected to it, while the other end ( 4 ) is arranged on one of the short sides of the main surface of the semiconductor element and serves as an external connection, and that the semiconductor element, the electrodes and the conductors with the exception of the external connections are cast in resin ( 1 ). 2. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeich­ net, daß die Elektroden (9) in parallelen Reihen in einem sich in Längsrichtung der Hauptfläche des Halbleiterelements (5) erstreckenden, im wesentlichen mittigen Bereich der Hauptfläche angeordnet sind.2. Semiconductor module according to claim 1, characterized in that the electrodes ( 9 ) are arranged in parallel rows in a in the longitudinal direction of the main surface of the semiconductor element ( 5 ) extending, substantially central region of the main surface. 3. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeich­ net, daß die Elektroden (9A) in Bereichen entlang den Längs­ seiten der Hauptfläche des Halbleiterelements (5) angeordnet sind.3. Semiconductor module according to claim 1, characterized in that the electrodes ( 9 A) are arranged in areas along the longitudinal sides of the main surface of the semiconductor element ( 5 ). 4. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeich­ net, daß die Elektroden (9B) in einem sich in einer zur Längsrichtung der Hauptfläche des Halbleiterelements (5) senkrechten Richtung erstreckenden, im wesentlichen mittigen Bereich der Hauptfläche angeordnet sind.4. Semiconductor module according to claim 1, characterized in that the electrodes ( 9 B) are arranged in a direction extending in a direction perpendicular to the longitudinal direction of the main surface of the semiconductor element ( 5 ), substantially central region of the main surface. 5. Halbleiterbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Leiter (3A) in einem Bestückungs­ automatikband (10) ausgebildet sind.5. Semiconductor module according to one of claims 1 to 4, characterized in that the conductors ( 3 A) in an automatic assembly tape ( 10 ) are formed. 6. Halbleitermodul, dadurch gekennzeichnet, daß eine Vielzahl von Halbleiterbausteinen (1A; 1B; 1C; 1D) gemäß einem der Ansprüche 1 bis 5 senkrecht auf ein Modulsubstrat (12) aufge­ setzt ist.6. Semiconductor module, characterized in that a multiplicity of semiconductor modules ( 1 A; 1 B; 1 C; 1 D) according to one of claims 1 to 5 is placed vertically on a module substrate ( 12 ).
DE19924239587 1992-08-07 1992-11-25 Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other Ceased DE4239587A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21163392A JPH0661289A (en) 1992-08-07 1992-08-07 Semiconductor package and semiconductor module using same

Publications (1)

Publication Number Publication Date
DE4239587A1 true DE4239587A1 (en) 1994-02-10

Family

ID=16609014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924239587 Ceased DE4239587A1 (en) 1992-08-07 1992-11-25 Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other

Country Status (2)

Country Link
JP (1) JPH0661289A (en)
DE (1) DE4239587A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610302A1 (en) * 1995-03-30 1996-10-02 Mitsubishi Electric Corp Semiconductor encapsulation with numerous, external, intermediate connectors
DE102007036048A1 (en) * 2007-08-01 2009-02-05 Siemens Ag Arrangement with at least one semiconductor component, in particular a power semiconductor component for power control of high currents

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335580A (en) * 1997-06-02 1998-12-18 Mitsubishi Electric Corp Semiconductor package and semiconductor module using it
TW523658B (en) 2000-04-29 2003-03-11 Samsung Electronics Co Ltd Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
JP7082684B2 (en) 2018-11-22 2022-06-08 Ykk株式会社 Male snap button and female snap button

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
EP0461639A2 (en) * 1990-06-15 1991-12-18 Hitachi, Ltd. Plastic-molded-type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
EP0461639A2 (en) * 1990-06-15 1991-12-18 Hitachi, Ltd. Plastic-molded-type semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2-208959 A. In: Patents Abstracts of Japan, E-997, 2.11.1990, Vol. 14, No. 502 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610302A1 (en) * 1995-03-30 1996-10-02 Mitsubishi Electric Corp Semiconductor encapsulation with numerous, external, intermediate connectors
US6498396B1 (en) 1995-03-30 2002-12-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip scale package and ball grid array structures
DE102007036048A1 (en) * 2007-08-01 2009-02-05 Siemens Ag Arrangement with at least one semiconductor component, in particular a power semiconductor component for power control of high currents

Also Published As

Publication number Publication date
JPH0661289A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
DE19648728C2 (en) Semiconductor device, stack of semiconductor devices, and method for their manufacture
DE19802347B4 (en) A stackable semiconductor substrate and stackable semiconductor device, and manufacturing methods thereof, and a semiconductor stackable module module manufacturing method
DE19650148B4 (en) Semiconductor device and related manufacturing method
DE10157280A1 (en) Method of connecting circuit units
DE19514375A1 (en) Semiconductor device, method for its production and semiconductor module
DE112005002899B4 (en) Semiconductor device with a chip, which is arranged between a cup-shaped printed circuit board and a circuit board with mesas and valleys, and method for its preparation
DE3913221A1 (en) SEMICONDUCTOR ARRANGEMENT
DE2536270A1 (en) SEMI-CONDUCTOR DISC WITH MII OPENINGS
DE4301915A1 (en) Multi-chip package semiconductor device - has conductive frame for semiconductor chips with several conductors and cross-conductors
DE10129388A1 (en) Electronic component and method for its production
DE4128603A1 (en) SEMICONDUCTOR ARRANGEMENT
EP0847597A1 (en) Process for forming a spatial chip arrangement, and said spatial arrangement
DE19747105A1 (en) Component with stacked semiconductor chips
DE102004001829A1 (en) Semiconductor device
DE102004013056A1 (en) Manufacture of semiconductor device involves simultaneously filling mold cavities with fill material via mold inlet that is partially defined through aperture in printed circuit board from first side to second side
DE3805130A1 (en) HOUSING FOR A SEMICONDUCTOR ARRANGEMENT
DE10122931A1 (en) Semiconductor module
DE69723801T2 (en) Manufacturing process of a contact grid semiconductor package
DE19709259B4 (en) Multi-layer ground connection housing
DE69532050T2 (en) A printed circuit board with integrated circuits on both sides
DE2232928A1 (en) ELECTRIC MULTI-COMPONENT DEVICE
DE10259881A1 (en) Chip package and process for its manufacture
DE19526511A1 (en) PCB mounting applications of an encapsulated semiconductor package
DE4239587A1 (en) Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other
DE4321592A1 (en) Semiconductor device for Chip On Board substrate and TAB substrate and lead frame - has rectangular chip-retaining support, with internal conductors on support surface round retaining surface formed in regular, rectangular arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection