DE4301451A1 - - Google Patents

Info

Publication number
DE4301451A1
DE4301451A1 DE4301451A DE4301451A DE4301451A1 DE 4301451 A1 DE4301451 A1 DE 4301451A1 DE 4301451 A DE4301451 A DE 4301451A DE 4301451 A DE4301451 A DE 4301451A DE 4301451 A1 DE4301451 A1 DE 4301451A1
Authority
DE
Germany
Prior art keywords
tungsten
insulating layer
oxide
layer
contact opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4301451A
Other languages
English (en)
Other versions
DE4301451C2 (de
Inventor
Chris C Yu
Trung T Doan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4301451A1 publication Critical patent/DE4301451A1/de
Application granted granted Critical
Publication of DE4301451C2 publication Critical patent/DE4301451C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Halbleiterherstellung und betrifft im spezielleren ein chemisch-mechanisches Waferpolier­ verfahren.
Integrierte Schaltungen werden chemisch und phy­ sisch in ein Substrat, wie z. B. einen Silizium- oder Galliumarsenid-Wafer, integriert, indem man Bereiche in dem Substrat sowie Schichten auf dem Substrat in ein Muster bringt. Diese Bereiche und Schichten können für die Herstellung von Leitern und Widerständen leitfähig sein. Sie können auch unterschiedliche Leitfähigkeitstypen aufweisen, was für die Herstellung von Transistoren und Dioden wesentlich ist. Bis zu eintausend oder mehr Vor­ richtungen werden gleichzeitig auf der Oberfläche eines einzigen Wafers aus Halbleitermaterial gebil­ det.
Für eine hohe Vorrichtungsausbeute ist es von wesentlicher Bedeutung, die Herstellung mit einem ebenen Halbleiterwafer zu beginnen. Wenn die Ver­ fahrensschritte zur Herstellung der Vorrichtungen auf einer Waferoberfläche durchgeführt werden, die nicht gleichmäßig ist, können verschiedene Probleme auftreten, die zu einer großen Anzahl nicht be­ triebsfähiger Vorrichtungen führen können.
Frühere Verfahren, die zur Gewährleistung der planaren Ausbildung der Waferoberfläche verwendet wurden, beinhalteten die Bildung eines Oxids, wie z. B. einer Borophosphosilikatglas-(BPSG-)Schicht auf der Waferoberfläche, sowie das anschließende Erwärmen des Wafers zur Wiederverflüssigung und planaren Ausbildung der Oxidschicht. Dieses "Wie­ derverflüssigungsverfahren" zur planaren Ausbildung der Waferoberfläche war bei ziemlich großen Vor­ richtungsgeometrien zufriedenstellend, doch als die Technik kleinere Vorrichtungsmerkmalgrößen ermög­ lichte, erzielte man mit diesen Verfahren keine zufriedenstellenden Resultate.
Ein weiteres Verfahren, das zur Erzeugung einer planaren Waferoberfläche verwendet wurde, besteht in der Verwendung des vorstehend beschriebenen Oxid-Wiederverflüssigungsverfahrens, wonach der Wafer durch Aufschleuderbeschichtung mit Photore­ sist beschichtet wurde. Die Aufschleuderbeschich­ tung des Materials auf der Waferoberfläche füllt die Tiefstellen auf und erzeugt eine planare Ober­ fläche, von der der Herstellungsvorgang gestartet werden kann. Danach erfolgt eine Trockenätzung, die Photoresist und Oxid mit einer ausreichend nahe bei dem Verhältnis von 1:1 liegenden Rate entfernt, wodurch das Photoresist und die Erhebungsstellen des Wafers entfernt werden und dadurch auf der Waferoberfläche eine planare Oxidschicht gebildet wird.
In letzter Zeit hat man chemisch-mechanische Plana­ risierverfahren zum planaren Ausbilden der Ober­ fläche von Wafern in Vorbereitung für die Herstel­ lung von Vorrichtungen verwendet. Bei dem chemisch- mechanischen Planarisierverfahren wird ein dünner ebener Wafer aus Halbleitermaterial unter einem vorbestimmten, nach unten gehenden Druck gegen eine rotierende, benetzte Polierkissenfläche gehalten. Dabei kann ein Polierbrei verwendet werden, bei dem es sich z. B. um eine Mischung entweder aus einer basischen oder einer sauren Lösung als chemische Ätzkomponente in Kombination mit Alumi­ niumoxid- oder Siliziumdioxidpartikeln als Abrieb- Ätzkomponente handelt. Typischerweise wird ein rotierender Polierkopf oder Waferträger zum Halten des Wafers unter einem gesteuerten Druck gegen eine rotierende Polierplatte verwendet. Die Polierplatte ist typischerweise mit einem relativ weichen be­ netzten Puffermaterial, wie aufgeblähtem Polyure­ than, bedeckt.
Derartige Vorrichtungen zum Polieren dünner ebener Halbleiterwafer sind in der einschlägigen Technik allgemein bekannt, wobei solche Vorrichtungen z. B. in den US-PS 41 93 226, 48 11 522 und 38 41 031 offenbart sind.
Aufgebrachte Leiter sind ein integraler Bestandteil jeder integrierten Schaltung und übernehmen die Rolle der Oberflächenverschaltung zum Leiten von Strom. Genauer gesagt werden die aufgebrachten Leiter zum Zusammenschalten der verschiedenen Komponenten verwendet, die in der Oberfläche des Wafers ausgebildet sind. Innerhalb des Wafers ausgebildete elektronische Vorrichtungen besitzen aktive Bereiche, die mit leitfähigen Bahnen, wie z. B. Metallbahnen, kontaktiert werden müssen. Typischerweise wird eine Schicht aus isolierendem Material oben auf den Wafer aufgebracht und selek­ tiv maskiert, um Kontaktöffnungsmuster zu schaffen. Die Schicht wird anschließend geätzt, z. B. durch einen Reaktivionenätzvorgang, um Kontaktöffnungen von der oberen Oberfläche der Isolierschicht her nach unten in den Wafer hinein zu schaffen, um einen elektrischen Kontakt mit ausgewählten aktiven Bereichen herzustellen.
Bestimmte Metalle und Legierungen, die durch Va­ kuumaufdampf- und Aufstäubungstechniken aufgebracht werden, schaffen nicht die wünschenswerteste Ab­ deckung innerhalb der Kontaktöffnungen, wenn sie auf die Oberfläche eines Wafers aufgebracht werden. Ein Beispiel für ein Metall, das typischerweise eine solche schlechte Abdeckung schafft, ist aufge­ stäubtes Aluminium oder Legierungen aus Aluminium mit Silizium und/oder Kupfer. Bei einem Metallisie­ rungsverfahren, bei dem eine gute Abdeckung inner­ halb von Kontaktdurchgängen entsteht, wird Wolfram durch chemische Abscheidung aus der Dampfphase bzw. Dampfphasenabscheidung aufgebracht. Wolfram ist jedoch nicht so leitfähig wie Aluminium. Somit wird eine Wolframschicht typischerweise zurückgeätzt oder zurückpoliert, um einen Stopfen innerhalb der Isolierschicht zu schaffen, der eine ebene obere Oberfläche besitzt, die mit der Oberfläche des Isolators bündig ist. Normalerweise wird dann eine Schicht aus Aluminium oben auf die Waferoberfläche aufgebracht und dadurch mit dem Stopfen in Berüh­ rung gebracht. Die Aluminiumschicht wird dann se­ lektiv geätzt, um die gewünschten Zwischenverbin­ dungsbahnen zu schaffen, die das Wolfram mit ande­ ren Schaltungseinrichtungen koppeln.
Fig. 1 zeigt ein wünschenswertes Resultat eines Verfahrens zur Erzeugung eines Wolframstopfens. Nach Maßgabe von Waferherstellungstechniken bedeckt ein Material, wie z. B. eine Oxidisolierschicht 10, das Material des Wafersubstrats 12. Das Wolfram 14, das die Kontaktöffnung 16 in dem Oxidmaterial 10 füllt, ist mit der Oberfläche der Oxidschicht bündig ausgebildet. Fig. 2 veranschaulicht ein Problem bei derzeitigen Verfahren von Wolfram-Rück­ ätzvorgängen, nämlich eine Überätzung innerhalb der Kontakte, wodurch das Wolfram 14 innerhalb der Kontaktöffnung 16 in der Waferoberfläche 10 ver­ senkt ausgebildet wird. Dies kann zu einem schlechten Kontakt zwischen dem Wolframstopfen 14 und der Aluminium- oder Aluminiumlegierungsschicht (nicht gezeigt) führen, die anschließend durch Aufstäuben aufgebracht wird. Es ist schwierig, zuverlässige Kontakte zwischen dem Aluminium und den vertieften Wolframstopfen zu schaffen, wie sie sich aus den herkömmlichen Wolfram-Rückätz­ techniken, wie z. B. Reaktionsionenätzen, ergeben.
Zusätzlich zu dem Reaktionsionenätzvorgang beinhal­ tet ein weiteres herkömmliches Wolfram-Rückätzver­ fahren ein einstufiges chemisch-mechanisches Pla­ narisier-Rückätzverfahren unter Verwendung eines Polierbreis und eines Polierkissens. Eine Schicht aus Wolfram wird durch chemische Gasphasenabschei­ dung oder andere Mittel auf der Waferoberfläche gebildet, wodurch die Kontaktöffnungen in der Isolierschicht mit Wolfram gefüllt werden. Die Oberfläche des Wafers wird poliert, um das über der Oberfläche des Wafers liegende Wolfram zu entfer­ nen, wodurch die mit Wolfram gefüllten Kontaktöff­ nungen übrigbleiben. Aufgrund der chemischen Aus­ bildung des Polierbreis und der zusammendrückbaren Ausbildung des Polierkissens wird eine gewisse Menge des Wolframmaterials aus den Kontaktöffnungen entfernt, wodurch die in Fig. 2 gezeigte vertieft ausgebildete Wolframstruktur 14 übrigbleibt.
Die US-PS 49 92 135 beschreibt ein Verfahren zum Rückätzen von Wolframschichten und wird durch Bezugnahme zu einem Bestandteil der vorliegenden Anmeldung gemacht.
Es besteht daher ein Bedarf für ein verbessertes Verfahren zum Rückätzen von Wolframschichten auf Halbleiterwafern zur Ermöglichung der Herstellung eines guten Kontakts mit anschließend aufgebrachten Schichten aus Metall oder einem anderen leitfähigen Material.
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Bilden von Kontakten bzw. Stopfen aus Wolfram oder anderen leitfähigen Materialien, das zu einem gleichmäßige­ ren, nicht-vertieften Stopfen und dadurch zu einer besseren Kontaktherstellung führt.
Zur Lösung dieser Aufgabe ist das Verfahren erfin­ dungsgemäß so geführt, wie es im Kennzeichen der Ansprüche 1 und 6 angegeben ist.
Die vorliegende Erfindung schafft ein Verfahren zur Bildung eines Stopfens aus Wolfram oder einem anderen leitfähigen Material, das aufgrund der gleichmäßigeren, nicht-vertieften Eigenschaften des Stopfens zu einer besseren Oberfläche zur Verbin­ dung mit einem anderen Material, wie z. B. einer Schicht aus Aluminium, führt.
Weiterhin schafft die Erfindung ein Verfahren zur Bildung eines Stopfens aus Wolfram oder einem anderen leitfähigen Material, mit dem sich gleich­ mäßige, vorstehende Stopfen bilden lassen, die eine einfachere Kopplung mit nachfolgenden Schichten aus leitfähigem Material als die in herkömmlichen Ver­ fahren gebildeten vertieften Stopfen ermöglichen.
Die Erfindung schafft also verbesserte bündige oder vorstehende Wolframstopfen anstatt der in herkömm­ lichen Wolframstopfen-Rückätztechniken erzeugten vertieften Stopfen. Eine Kopplung mit nachfolgenden Schichten aus leitfähigem Material, wie aufgestäub­ tem Aluminium, ist daher in einfacherer Weise mög­ lich.
Die Erfindung erzielt dies mit einem zweistufigen Verfahren zur Stopfenbildung, das die chemisch- mechanische Planarisiertechnologie verwendet. Ein Substrat aus einem Material, wie z. B. Silizium, mit einer Schicht aus Oxid (Borophosphosilikatglas oder BPSG), wird mit Kontaktöffnungen versehen, und eine Schicht aus Metall, z. B. Wolfram, wird auf dem Substrat zum Füllen der Kontaktöffnungen ausgebil­ det. Ein erster chemisch-mechanischer Planarisier­ schritt, der Selektivität gegenüber dem Stopfenma­ terial besitzt, entfernt die obere Schicht aus Wolfram von der Oxidoberfläche, während dabei nur sehr wenig oder gar kein Oxid von der Waferober­ fläche entfernt wird. Während der letzten Phase des Schrittes, der Metallrückstände einschließlich Barrieren, wie Titannitrid und Titanschichten, über der Oberfläche des Wafers vollständig entfernt, wird auch ein Teil des Wolframs unterhalb der Ebene der Oxidoberfläche entfernt, wodurch die Wolfram­ stopfen vertieft ausgebildet werden. Dieser ver­ tiefte Stopfen, der für die herkömmliche Stopfen­ bildung typisch ist, läßt sich nur schwer mit einer nachfolgenden Schicht aus Metall oder einem anderen Material koppeln.
Aus diesem Grund wird ein zweiter chemisch-mechani­ scher Planarisierschritt durchgeführt, der gegen­ über dem Oxidmaterial der Waferoberfläche Selekti­ vität besitzt und einen Teil des Isoliermaterials bis auf ein Niveau entfernt, das auf gleicher Höhe oder geringfügig unter dem Niveau der Wolfram­ stopfen liegt. Zur Formgebung des sich oberhalb der Oberfläche erstreckenden Wolframs in einer derarti­ gen Weise, daß die sich aus der Stopfenvertiefung ergebende konkave Gestalt entfernt wird, läßt sich der Polierbrei aus dem chemisch-mechanischen Planarisier-Oxidmaterial in einer derartigen Weise zusammensetzen, daß eine gewünschte Menge Wolfram entfernt wird. Dies kann man erreichen durch Erhö­ hen der Mengen des Ätzmittels, das Selektivität gegenüber dem Material des Stopfens besitzt.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigt
Fig. 1 eine Querschnittsansicht eines wünschens­ werten Stopfens;
Fig. 2 eine Querschnittsansicht eines vertieften Stopfens, wie er typischerweise in einem herkömmlichen chemisch-mechanischen Planarisierverfahren gebildet wird;
Fig. 3 eine Querschnittsansicht eines ersten Schritts in dem erfindungsgemäßen Verfah­ ren unter Darstellung einer Schicht aus leitfähigem Material (wie z. B. Wolfram), die über dem Substrat ausgebildet ist; und
Fig. 4 eine Querschnittsansicht einer Ausfüh­ rungsform mit vorstehendem Stopfen, wie sie durch das erfindungsgemäße zweistufi­ ge Verfahren hergestellt werden kann.
Bei dem erfindungsgemäßen Verfahren werden Stopfen aus einem leitfähigen Material (im vorliegenden Fall Wolfram) gebildet, die mit einer Isolier­ schicht, z. B. Oxid (im vorliegenden Fall BPSG oder auch andere Materialien, wie SiO2) bündig sind und in einem zweiten Ausführungsbeispiel von dieser Isolierschicht geringfügig hervorstehen. Die Form der vorstehenden Stopfen ist gesteuert konvex und gestattet die Bildung einer verbesserten Oberflä­ che, mit der sich eine nachfolgende Schicht aus leitfähigem Material, wie Aluminium, koppeln läßt.
Das erfindungsgemäße Verfahren beginnt mit einem Wafer, wie er in Fig. 3 gezeigt ist, der auf be­ kannte Weise hergestellt wird und eine Schicht aus Isoliermaterial 10, wie einem Oxid (BPSG), mit einer Dicke von ca. 2-3 µm aufweist. Kontaktöffnun­ gen 16 werden in einem beliebigen herkömmlichen Verfahren in dem Material 10 ausgebildet. Eine Metallschicht 30, im vorliegenden Fall Wolfram, füllt die Kontaktöffnungen 16 und erstreckt sich über die Oberfläche der Isolierschicht 10. Die Wolframschicht 30 wird durch chemische Dampfphasen­ abscheidung gebildet, um die Kontaktöffnungen 16 in der wirksamsten Weise zu füllen, doch es sind auch andere im Stand der Technik bekannte, verwendbare Verfahren möglich. Die Wolframschicht 30 über der Oxidfläche 10 war im vorliegenden Fall ca. 1000 nm dick, doch es sind auch andere Dicken möglich, da die Schicht in anschließenden Waferbearbeitungs­ schritten entfernt wird.
Der Wafer wird dann einem chemisch-mechanischen Polierverfahren unterzogen, das Selektivität gegen­ über Wolfram besitzt. Bei diesem Verfahren wird ein Polierkissen verwendet, das an einer rotierenden Platte angebracht ist. Ein Polierbrei, der Schleifpartikel, wie Al2O3, sowie Ätzmittel, wie H2O2, sowie entweder KOH oder NH4OH oder andere Säuren oder Basen enthält, entfernt das Wolfram mit einer vorhersehbaren Rate, während dabei nur sehr wenig von der Isolierung entfernt wird. Dieses Verfahren ist in der US-PS 49 92 135 beschrieben. Dabei wird das Polierkissen für eine Zeitdauer von ca. 5-10 Minuten unter einem Druck von 7-9 psi (ca. 4,8-6,2 N/cm2) mit der Waferoberfläche in Berührung gehalten. Durch dieses Verfahren ergibt sich die Struktur der Fig. 2, wodurch ein Wolframstopfen 14 innerhalb der Kontaktöffnungen 16 in dem Oxid 10 gebildet wird. Bei dem geschilderten Verfahren ist das Wolfram 14 in diesem Stadium geringfügig ver­ tieft ausgebildet, und zwar aufgrund der mechani­ schen Erosion des Wolframs durch die Fasern des Polierkissens. Die Größenordnung der Vertiefung variiert typischerweise von ca. 50 nm bis 300 nm unter der Oberfläche des Oxids 10. Zum selektiven Entfernen des Wolframs oxidiert die chemische Komponente des Polierbreis das Wolfram, während das Wolframoxid durch das in dem Polierbrei enthaltene Schleifmaterial mechanisch entfernt wird. Außerdem wird auch ein geringer Teil des Wolframs durch das Schleifmaterial entfernt. Das verwendete chemisch- mechanische Polierverfahren besitzt jedenfalls Selektivität gegenüber dem Wolfram und läßt die Isolierschicht relativ unbeeinträchtigt.
Bei dem zweiten Schritt handelt es sich um ein chemisch-mechanisches Polierverfahren, das Selekti­ vität gegenüber dem Material der Isolierschicht aufweist, obwohl es wünschenswert sein kann, auch eine geringe Menge des Wolframs zu entfernen, um das Wolfram entweder zu polieren oder einen konve­ xen wegstehenden Stopfen zu schaffen. Wenn Wolfram in diesem Stadium entfernt wird, erfolgt dies mit einer viel langsameren Rate als das Entfernen des Isoliermaterials. Ein Polierbrei mit Ätzmitteln mit Selektivität gegenüber dem Oxid wird zwischen einem rotierenden Polierkissen und der Waferoberfläche zugegeben. Der in dem vorliegenden Fall verwendete kolloidale Siliziumdioxidbrei enthält Schleif­ mittel, wie sie vorstehend beschrieben wurden, sowie Ätzmittel, die gegenüber dem Oxid Selektivi­ tät besitzen, wie eine basische Mischung aus H2O und KOH. Wenn andere, nicht aus Oxid bestehende Isolierstoffe verwendet werden, sind in den meisten Fällen andere chemische Ätzmittel erforderlich. Wie in Fig. 1 gezeigt ist, ist das Isoliermaterial 10 um den Wolframstopfen 14 herum entfernt worden, wodurch sich ein Stopfen 14 ergibt, der mit der Oberfläche des Isoliermaterials 10 bündig ist. Die Wirkung des Polierkissens hat zu einer Abriebwir­ kung auf der Oberfläche des Wolframs und des Oxid­ materials geführt, die zum Auspolieren von Ober­ flächenunregelmäßigkeiten ausreichend ist. Das Wolfram wird dabei in einer langsamen Rate poliert, und zwar weniger als 5 nm/min, während die Oxid- Unterschicht in einer hohen Rate von mehr als 250 nm/min poliert wird. Typischerweise wird eine 50 nm bis 300 nm dicke Schicht des Isoliermaterials in dem zweiten chemisch-mechanischen Polierschritt entfernt, da es sich dabei um das normale Ausmaß handelt, in dem das Wolfram innerhalb der Kontakt­ öffnung versenkt angeordnet ist.
Zur erfolgreichen Ausbildung der Wolframstopfen ist auch eine zweite Ausführungsform des ersten Schrit­ tes möglich. Dieses Verfahren verwendet einen neuartigen Polierbrei mit Schleifpartikeln aus Aluminiumoxid (Al2O3) sowie einer basischen Mi­ schung aus H2O und H2O2. Man hat festgestellt, daß die zweite Base der vorstehend beschriebenen Mischung, KOH oder NH4OH, nur geringfügige Auswir­ kungen auf die Geschwindigkeit oder die Qualität des Ätzvorgangs hat. Bei diesem neuartigen Polier­ brei wird H2O2 zum Oxidieren der Wolframoberfläche verwendet, wodurch Wolframoxid gebildet wird. Das gebildete Wolframoxid wird anschließend durch den Poliervorgang entfernt, wodurch eine neue Wolfram­ oberfläche für eine andauernde Oberflächenreaktion zwischen dem H2O2 und der Wolframoberfläche gebil­ det wird. Im Gegensatz dazu beschreibt die erste Ausführungsform des ersten Schrittes die Verwendung von H2O2 sowie einer zweiten chemischen Komponente, wie KOH oder NH4OH, die zum Entfernen von Wolfram­ oxid auf chemischen Wege dient. Man hat festge­ stellt, daß das Wolframoxid durch den mechanischen Poliereffekt der Schleifpartikel innerhalb des Breis in ausreichender Weise entfernt wird. Bei diesem neuartigen Brei hat man eine Polierrate von 100 nm/min bis 300 nm/min als geeignet festge­ stellt, wobei dies von dem Verhältnis von H2O2 zu H2O abhängt. Eine zu 100 Prozent aus H2O2 be­ stehende Lösung hat das Wolframoxid in einer Rate von ca. 300 nm/min entfernt, während bei einem Volumenverhältnis von H2O2 zu H2O von 1:1 das Wolframoxid in einer Rate von ca. 50 nm/min ent­ fernt wird. Unter Verwendung des erfindungsgemäßen Breis erhielt man eine gute Polierselektivität von Wolfram gegenüber der Isolierung (d. h. BPSG) wobei man festgestellt hat, daß das Verhältnis dieser guten Selektivität ca. 20:1 betrug.
Bei einem weiteren Ausführungsbeispiel der Erfin­ dung wird der zweite Waferpolierschritt, in dem Oxidmaterial 10 entfernt worden ist, zum weiteren Entfernen von Isoliermaterial 10 fortgesetzt, um dadurch einen konvex gerundeten, vorstehenden Wolf­ ramstopfen 40 zu bilden, wie er in Fig. 4 gezeigt ist, obwohl dies kein zwingendes Erfordernis des erfindungsgemäßen Verfahrens ist. Die abgerundeten Oberflächen der Wolframstopfen 40 schaffen Ober­ flächen, die sich in einfacher Weise mit Aluminium­ schichten (nicht gezeigt) koppeln lassen, welche durch Aufstäuben oder andere Mittel während nach­ folgender Waferbearbeitungsschritte gebildet wer­ den. Dabei werden Wolframstopfen mit einem Durch­ messer von weniger als 1 µm gebildet.
Zusätzlich zur Erzeugung gleichmäßiger Stopfen, die nicht innerhalb der Isolierschicht vertieft ausge­ bildet sind, führt das erfindungsgemäße zweistufige Verfahren aufgrund des Oxid-Poliervorgangs in dem zweiten Schritt zu einer planareren Waferober­ fläche.
Abweichend von den beschriebenen ursprünglichen Verfahrensschritten und Materialien können auch andere Isoliermaterialien als Oxid verwendet wer­ den, wie z. B. Si3N4. Für diese Nicht-Oxid-Isolier­ materialien ist jedoch höchstwahrscheinlich ein anderes chemisches Ätzmittel als KOH und Wasserlö­ sung erforderlich. Außerdem können auch verschiede­ ne Säuren, Basen und Schleifmaterialien in dem chemisch-mechanischen Polierbrei verwendet werden.

Claims (10)

1. Verfahren zum Bilden eines leitfähigen Stopfens in einer Isolierschicht gekennzeichnet durch fol­ gende Schritte:
  • a) Entfernen eines Teils der Isolierschicht (10) zur Bildung einer Kontaktöffnung (16) inner­ halb der Isolierschicht (10);
  • b) Aufbringen einer Schicht aus leitfähigem Material (14, 30) auf einer Oberfläche der Isolierschicht (10) zum Füllen der Kontaktöff­ nung (16) mit dem leitfähigen Material (14) unter Bildung einer Schicht aus dem leitfähi­ gen Material (30) auf der Oberfläche der Iso­ lierschicht (10);
  • c) Entfernen wenigstens eines Teils des leitfähi­ gen Materials (30) von der Oberfläche der Isolierschicht (10), wobei die Kontaktöffnung (16) mit dem leitfähigem Material (14) im wesentlichen gefüllt bleibt; und
  • d) Entfernen eines Teils der Isolierschicht (10) zum Absenken der Oberfläche der Isolierschicht gegenüber einer oberen Oberfläche des leitfä­ higen Materials (14).
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die Kontaktöffnung (16) durch Ätzen gebil­ det wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die leitfähige Isolierschicht (14, 30) durch chemische Dampfphasenabscheidung gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Schritt c) durch chemisch-me­ chanische Planarisierung unter Verwendung eines Breis mit einem Schleifmaterial und einer Oxidationskomponente durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Schritt d) solange anhält, bis die Oberfläche der Isolierschicht (10) auf einem niedrigeren Niveau als die obere Ober­ fläche des leitfähigen Materials (14) liegt, so daß das leitfähige Material (40) von der Oberfläche der Isolierschicht (10) hervorsteht.
6. Verfahren zum chemisch-mechanischen Planarisie­ ren eines Oxidmaterials, gekennzeichnet durch folg­ ende Schritte:
  • a) Ätzen eines Teils des Oxidmaterials (10) zur Bildung einer Kontaktöffnung (16) innerhalb des Oxidmaterials (10);
  • b) Aufbringen einer Schicht aus Wolfram (30, 14) auf eine Oberfläche des Oxidmaterials (10), wodurch die Kontaktöffnung (16) mit Wolfram (14) gefüllt wird und auf dem Oxidmaterial (10) eine Schicht aus Wolframmaterial (30) gebildet wird;
  • c) Chemisches und mechanisches Entfernen wenig­ stens eines Teils des Wolframs (30) von der Oberfläche des Oxidmaterials (10) mit einer ersten Lösung, die H2O2 und ein Schleifmate­ rial enthält, wobei die Kontaktöffnung im wesentlichen mit Wolfram (14) gefüllt bleibt;
  • d) Chemisches und mechanisches Entfernen eines Teils des Oxidmaterials (10) mit einer KOH und ein Schleifmaterial enthaltenden zweiten Lösung zum Absenken der Oberfläche des Oxidma­ terials (10) gegenüber einer oberen Oberfläche des Wolframs (14), so daß ein Stopfen aus Wolfram in der Kontaktöffnung gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeich­ net, daß die erste Lösung außerdem Wasser enthält und das Volumenverhältnis von Wasserstoffperoxid zu Wasser im Bereich von 1:0 bis 1:1 liegt.
8. Verfahren nach Anspruch 6 oder 7, dadurch ge­ kennzeichnet, daß in Schritt d) Oxidmaterial (10) in einer Stärke von 50 nm bis 300 nm entfernt wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß Schritt d) anhält, bis die Oberfläche des Oxidmaterials (10) im wesentli­ chen bündig mit der oberen Oberfläche des Wolframs (14) ist.
10. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß Schritt d) anhält, bis die Oberfläche des Oxidmaterials (10) auf einem niedrigeren Niveau als die obere Oberfläche des leitfähigen Materials (40) liegt, so daß das Wolf­ ram (40) von der Isolierschicht (10) hervorsteht.
DE4301451A 1992-01-24 1993-01-20 Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht Expired - Lifetime DE4301451C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/824,980 US5244534A (en) 1992-01-24 1992-01-24 Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs

Publications (2)

Publication Number Publication Date
DE4301451A1 true DE4301451A1 (de) 1993-08-05
DE4301451C2 DE4301451C2 (de) 1999-12-02

Family

ID=25242798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4301451A Expired - Lifetime DE4301451C2 (de) 1992-01-24 1993-01-20 Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht

Country Status (3)

Country Link
US (2) US5244534A (de)
JP (2) JPH0821557B2 (de)
DE (1) DE4301451C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670591A3 (de) * 1994-03-04 1995-12-27 Motorola Inc Verfahren zum mechanisch-chemischen Polieren von Halbleiteranordnungen mit einem Suspension.
WO1997048132A1 (en) * 1996-06-11 1997-12-18 Advanced Micro Devices, Inc. Method for forming co-planar conductor and insulator features using chemical mechanical planarization

Families Citing this family (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US5937327A (en) * 1993-04-23 1999-08-10 Ricoh Company, Ltd. Method for improving wiring contact in semiconductor devices
US5391258A (en) * 1993-05-26 1995-02-21 Rodel, Inc. Compositions and methods for polishing
US5938504A (en) 1993-11-16 1999-08-17 Applied Materials, Inc. Substrate polishing apparatus
US5643053A (en) * 1993-12-27 1997-07-01 Applied Materials, Inc. Chemical mechanical polishing apparatus with improved polishing control
US5582534A (en) * 1993-12-27 1996-12-10 Applied Materials, Inc. Orbital chemical mechanical polishing apparatus and method
US5501755A (en) * 1994-02-18 1996-03-26 Minnesota Mining And Manufacturing Company Large area multi-electrode radiation detector substrate
US5650039A (en) * 1994-03-02 1997-07-22 Applied Materials, Inc. Chemical mechanical polishing apparatus with improved slurry distribution
US5527423A (en) * 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
JP3318813B2 (ja) * 1995-02-13 2002-08-26 ソニー株式会社 多層配線形成方法
US5658829A (en) 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5580821A (en) * 1995-02-21 1996-12-03 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
WO1996027206A2 (en) * 1995-02-24 1996-09-06 Intel Corporation Polysilicon polish for patterning improvement
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
US5668063A (en) * 1995-05-23 1997-09-16 Watkins Johnson Company Method of planarizing a layer of material
US5578529A (en) * 1995-06-02 1996-11-26 Motorola Inc. Method for using rinse spray bar in chemical mechanical polishing
US5614444A (en) * 1995-06-06 1997-03-25 Sematech, Inc. Method of using additives with silica-based slurries to enhance selectivity in metal CMP
US6110820A (en) * 1995-06-07 2000-08-29 Micron Technology, Inc. Low scratch density chemical mechanical planarization process
US6046110A (en) * 1995-06-08 2000-04-04 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing a semiconductor device
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
US5763325A (en) * 1995-07-04 1998-06-09 Fujitsu Limited Fabrication process of a semiconductor device using a slurry containing manganese oxide
US5976971A (en) * 1995-07-19 1999-11-02 Ricoh Company, Ltd. Fabrication process of a semiconductor device having an interconnection structure
US5693239A (en) * 1995-10-10 1997-12-02 Rodel, Inc. Polishing slurries comprising two abrasive components and methods for their use
US5726099A (en) * 1995-11-07 1998-03-10 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry
US5885899A (en) * 1995-11-14 1999-03-23 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium hydroxide slurry
US5573633A (en) * 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
JPH09139368A (ja) * 1995-11-14 1997-05-27 Sony Corp 化学的機械研磨方法
JPH09148431A (ja) * 1995-11-21 1997-06-06 Nec Corp 半導体装置の製造方法
US5994220A (en) 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US6420786B1 (en) 1996-02-02 2002-07-16 Micron Technology, Inc. Conductive spacer in a via
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
US6075606A (en) 1996-02-16 2000-06-13 Doan; Trung T. Endpoint detector and method for measuring a change in wafer thickness in chemical-mechanical polishing of semiconductor wafers and other microelectronic substrates
US5769689A (en) * 1996-02-28 1998-06-23 Rodel, Inc. Compositions and methods for polishing silica, silicates, and silicon nitride
US5827780A (en) * 1996-04-01 1998-10-27 Hsia; Liang Choo Additive metalization using photosensitive polymer as RIE mask and part of composite insulator
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
US5693561A (en) * 1996-05-14 1997-12-02 Lucent Technologies Inc. Method of integrated circuit fabrication including a step of depositing tungsten
US5948700A (en) * 1996-05-20 1999-09-07 Chartered Semiconductor Manufacturing Ltd. Method of planarization of an intermetal dielectric layer using chemical mechanical polishing
US5904563A (en) * 1996-05-20 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal alignment mark generation
JP3076244B2 (ja) * 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
DE69709870T2 (de) * 1996-07-18 2002-08-22 Advanced Micro Devices Inc Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
KR19980019046A (ko) * 1996-08-29 1998-06-05 고사이 아키오 연마용 조성물 및 이의 용도(Abrasive composition and use of the same)
US5916453A (en) * 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
US6033596A (en) * 1996-09-24 2000-03-07 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US6039891A (en) * 1996-09-24 2000-03-21 Cabot Corporation Multi-oxidizer precursor for chemical mechanical polishing
US5783489A (en) * 1996-09-24 1998-07-21 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US6413870B1 (en) * 1996-09-30 2002-07-02 International Business Machines Corporation Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby
US6020263A (en) * 1996-10-31 2000-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of recovering alignment marks after chemical mechanical polishing of tungsten
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US6068787A (en) * 1996-11-26 2000-05-30 Cabot Corporation Composition and slurry useful for metal CMP
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
SG54606A1 (en) * 1996-12-05 1998-11-16 Fujimi Inc Polishing composition
JPH10172969A (ja) 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法
US5759917A (en) 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP
US5981385A (en) * 1997-01-27 1999-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Dimple elimination in a tungsten etch back process by reverse image patterning
US6048789A (en) * 1997-02-27 2000-04-11 Vlsi Technology, Inc. IC interconnect formation with chemical-mechanical polishing and silica etching with solution of nitric and hydrofluoric acids
US6593657B1 (en) 1997-03-03 2003-07-15 Micron Technology, Inc. Contact integration article
US5756398A (en) * 1997-03-17 1998-05-26 Rodel, Inc. Composition and method for polishing a composite comprising titanium
JP3111928B2 (ja) 1997-05-14 2000-11-27 日本電気株式会社 金属膜の研磨方法
US5899738A (en) * 1997-05-23 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps
AU2792797A (en) * 1997-05-26 1998-12-30 Hitachi Limited Polishing method and semiconductor device manufacturing method using the same
KR100266749B1 (ko) * 1997-06-11 2000-09-15 윤종용 반도체 장치의 콘택 플러그 형성 방법
US5770103A (en) * 1997-07-08 1998-06-23 Rodel, Inc. Composition and method for polishing a composite comprising titanium
US6051495A (en) * 1997-10-31 2000-04-18 Advanced Micro Devices, Inc. Seasoning of a semiconductor wafer polishing pad to polish tungsten
US6008123A (en) * 1997-11-04 1999-12-28 Lucent Technologies Inc. Method for using a hardmask to form an opening in a semiconductor substrate
US6190237B1 (en) * 1997-11-06 2001-02-20 International Business Machines Corporation pH-buffered slurry and use thereof for polishing
US6362101B2 (en) * 1997-11-24 2002-03-26 United Microelectronics Corp. Chemical mechanical polishing methods using low pH slurry mixtures
US6093658A (en) * 1997-12-22 2000-07-25 Philips Electronics North America Corporation Method for making reliable interconnect structures
US6143642A (en) * 1997-12-22 2000-11-07 Vlsi Technology, Inc. Programmable semiconductor structures and methods for making the same
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
US5928968A (en) * 1997-12-22 1999-07-27 Vlsi Technology, Inc. Semiconductor pressure transducer structures and methods for making the same
US6153531A (en) * 1997-12-22 2000-11-28 Philips Electronics North America Corporation Method for preventing electrochemical erosion of interconnect structures
US6028004A (en) * 1998-01-06 2000-02-22 International Business Machines Corporation Process for controlling the height of a stud intersecting an interconnect
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6051500A (en) * 1998-05-19 2000-04-18 Lucent Technologies Inc. Device and method for polishing a semiconductor substrate
US6300241B1 (en) 1998-08-19 2001-10-09 National Semiconductor Corporation Silicon interconnect passivation and metallization process optimized to maximize reflectance
US6066552A (en) * 1998-08-25 2000-05-23 Micron Technology, Inc. Method and structure for improved alignment tolerance in multiple, singularized plugs
US6203407B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Method and apparatus for increasing-chemical-polishing selectivity
US6093652A (en) * 1998-09-03 2000-07-25 Micron Technology, Inc. Methods of forming insulative plugs, and oxide plug forming methods
KR100292154B1 (ko) * 1998-09-09 2001-06-01 황인길 반도체소자의금속플러그형성방법
JP2000091278A (ja) 1998-09-10 2000-03-31 Nec Corp 半導体装置の製造方法
US6221775B1 (en) 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
US5982472A (en) * 1998-12-14 1999-11-09 National Semiconductor Corporation Self-aligned pixel with support pillars for a liquid crystal light valve
US6261158B1 (en) 1998-12-16 2001-07-17 Speedfam-Ipec Multi-step chemical mechanical polishing
KR20000041399A (ko) * 1998-12-22 2000-07-15 김영환 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법
US6740590B1 (en) 1999-03-18 2004-05-25 Kabushiki Kaisha Toshiba Aqueous dispersion, aqueous dispersion for chemical mechanical polishing used for manufacture of semiconductor devices, method for manufacture of semiconductor devices, and method for formation of embedded writing
US6555466B1 (en) * 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
US6235633B1 (en) 1999-04-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
US6589872B1 (en) 1999-05-03 2003-07-08 Taiwan Semiconductor Manufacturing Company Use of low-high slurry flow to eliminate copper line damages
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6153526A (en) * 1999-05-27 2000-11-28 Taiwan Semiconductor Manufacturing Company Method to remove residue in wolfram CMP
US6488730B2 (en) 1999-07-01 2002-12-03 Cheil Industries, Inc. Polishing composition
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6383934B1 (en) 1999-09-02 2002-05-07 Micron Technology, Inc. Method and apparatus for chemical-mechanical planarization of microelectronic substrates with selected planarizing liquids
US6306768B1 (en) 1999-11-17 2001-10-23 Micron Technology, Inc. Method for planarizing microelectronic substrates having apertures
US6372632B1 (en) 2000-01-24 2002-04-16 Taiwan Semiconductor Manufacturing Company Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
TWI296006B (de) 2000-02-09 2008-04-21 Jsr Corp
US6498101B1 (en) 2000-02-28 2002-12-24 Micron Technology, Inc. Planarizing pads, planarizing machines and methods for making and using planarizing pads in mechanical and chemical-mechanical planarization of microelectronic device substrate assemblies
US6313038B1 (en) 2000-04-26 2001-11-06 Micron Technology, Inc. Method and apparatus for controlling chemical interactions during planarization of microelectronic substrates
US6387289B1 (en) 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
KR100517911B1 (ko) * 2000-05-19 2005-10-04 주식회사 하이닉스반도체 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
US6612901B1 (en) 2000-06-07 2003-09-02 Micron Technology, Inc. Apparatus for in-situ optical endpointing of web-format planarizing machines in mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6520834B1 (en) * 2000-08-09 2003-02-18 Micron Technology, Inc. Methods and apparatuses for analyzing and controlling performance parameters in mechanical and chemical-mechanical planarization of microelectronic substrates
US6838382B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Method and apparatus for forming a planarizing pad having a film and texture elements for planarization of microelectronic substrates
US6736869B1 (en) 2000-08-28 2004-05-18 Micron Technology, Inc. Method for forming a planarizing pad for planarization of microelectronic substrates
US7074113B1 (en) * 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7129160B2 (en) * 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7192335B2 (en) 2002-08-29 2007-03-20 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US6551935B1 (en) * 2000-08-31 2003-04-22 Micron Technology, Inc. Slurry for use in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US7094131B2 (en) 2000-08-30 2006-08-22 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US6592443B1 (en) * 2000-08-30 2003-07-15 Micron Technology, Inc. Method and apparatus for forming and using planarizing pads for mechanical and chemical-mechanical planarization of microelectronic substrates
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7153195B2 (en) 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7112121B2 (en) 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7220166B2 (en) 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7160176B2 (en) 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US7134934B2 (en) 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
US6609947B1 (en) 2000-08-30 2003-08-26 Micron Technology, Inc. Planarizing machines and control systems for mechanical and/or chemical-mechanical planarization of micro electronic substrates
US7153410B2 (en) 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces
US6623329B1 (en) 2000-08-31 2003-09-23 Micron Technology, Inc. Method and apparatus for supporting a microelectronic substrate relative to a planarization pad
US6652764B1 (en) 2000-08-31 2003-11-25 Micron Technology, Inc. Methods and apparatuses for making and using planarizing pads for mechanical and chemical-mechanical planarization of microelectronic substrates
US6867448B1 (en) 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
US6383065B1 (en) 2001-01-22 2002-05-07 Cabot Microelectronics Corporation Catalytic reactive pad for metal CMP
JP3639223B2 (ja) 2001-05-14 2005-04-20 松下電器産業株式会社 埋め込み配線の形成方法
KR100389927B1 (ko) * 2001-06-07 2003-07-04 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US6589099B2 (en) 2001-07-09 2003-07-08 Motorola, Inc. Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry
US6811470B2 (en) 2001-07-16 2004-11-02 Applied Materials Inc. Methods and compositions for chemical mechanical polishing shallow trench isolation substrates
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
US6953389B2 (en) * 2001-08-09 2005-10-11 Cheil Industries, Inc. Metal CMP slurry compositions that favor mechanical removal of oxides with reduced susceptibility to micro-scratching
US6866566B2 (en) * 2001-08-24 2005-03-15 Micron Technology, Inc. Apparatus and method for conditioning a contact surface of a processing pad used in processing microelectronic workpieces
US6677239B2 (en) 2001-08-24 2004-01-13 Applied Materials Inc. Methods and compositions for chemical mechanical polishing
US6722943B2 (en) 2001-08-24 2004-04-20 Micron Technology, Inc. Planarizing machines and methods for dispensing planarizing solutions in the processing of microelectronic workpieces
US6666749B2 (en) 2001-08-30 2003-12-23 Micron Technology, Inc. Apparatus and method for enhanced processing of microelectronic workpieces
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
JP2003100869A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
JP2003188254A (ja) 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR100442962B1 (ko) * 2001-12-26 2004-08-04 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
US7004819B2 (en) 2002-01-18 2006-02-28 Cabot Microelectronics Corporation CMP systems and methods utilizing amine-containing polymers
US7199056B2 (en) * 2002-02-08 2007-04-03 Applied Materials, Inc. Low cost and low dishing slurry for polysilicon CMP
US7131889B1 (en) 2002-03-04 2006-11-07 Micron Technology, Inc. Method for planarizing microelectronic workpieces
KR100487917B1 (ko) * 2002-05-20 2005-05-06 주식회사 하이닉스반도체 반도체소자의 화학적 기계적 연마방법
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
US6869335B2 (en) * 2002-07-08 2005-03-22 Micron Technology, Inc. Retaining rings, planarizing apparatuses including retaining rings, and methods for planarizing micro-device workpieces
US7341502B2 (en) 2002-07-18 2008-03-11 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
US6860798B2 (en) 2002-08-08 2005-03-01 Micron Technology, Inc. Carrier assemblies, planarizing apparatuses including carrier assemblies, and methods for planarizing micro-device workpieces
US7094695B2 (en) 2002-08-21 2006-08-22 Micron Technology, Inc. Apparatus and method for conditioning a polishing pad used for mechanical and/or chemical-mechanical planarization
US7004817B2 (en) 2002-08-23 2006-02-28 Micron Technology, Inc. Carrier assemblies, planarizing apparatuses including carrier assemblies, and methods for planarizing micro-device workpieces
US7011566B2 (en) 2002-08-26 2006-03-14 Micron Technology, Inc. Methods and systems for conditioning planarizing pads used in planarizing substrates
US6924653B2 (en) * 2002-08-26 2005-08-02 Micron Technology, Inc. Selectively configurable microelectronic probes
US7008299B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Apparatus and method for mechanical and/or chemical-mechanical planarization of micro-device workpieces
US6841991B2 (en) * 2002-08-29 2005-01-11 Micron Technology, Inc. Planarity diagnostic system, E.G., for microelectronic component test systems
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US7074114B2 (en) 2003-01-16 2006-07-11 Micron Technology, Inc. Carrier assemblies, polishing machines including carrier assemblies, and methods for polishing micro-device workpieces
US6884152B2 (en) * 2003-02-11 2005-04-26 Micron Technology, Inc. Apparatuses and methods for conditioning polishing pads used in polishing micro-device workpieces
US6872132B2 (en) 2003-03-03 2005-03-29 Micron Technology, Inc. Systems and methods for monitoring characteristics of a polishing pad used in polishing micro-device workpieces
US7131891B2 (en) 2003-04-28 2006-11-07 Micron Technology, Inc. Systems and methods for mechanical and/or chemical-mechanical polishing of microfeature workpieces
US6935929B2 (en) 2003-04-28 2005-08-30 Micron Technology, Inc. Polishing machines including under-pads and methods for mechanical and/or chemical-mechanical polishing of microfeature workpieces
US20050022456A1 (en) * 2003-07-30 2005-02-03 Babu S. V. Polishing slurry and method for chemical-mechanical polishing of copper
US7186653B2 (en) * 2003-07-30 2007-03-06 Climax Engineered Materials, Llc Polishing slurries and methods for chemical mechanical polishing
US7030603B2 (en) 2003-08-21 2006-04-18 Micron Technology, Inc. Apparatuses and methods for monitoring rotation of a conductive microfeature workpiece
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US20070284743A1 (en) * 2003-12-12 2007-12-13 Samsung Electronics Co., Ltd. Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7255810B2 (en) * 2004-01-09 2007-08-14 Cabot Microelectronics Corporation Polishing system comprising a highly branched polymer
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
US6971945B2 (en) * 2004-02-23 2005-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step polishing solution for chemical mechanical planarization
US7086927B2 (en) 2004-03-09 2006-08-08 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
US20050233563A1 (en) * 2004-04-15 2005-10-20 Texas Instruments Incorporated Recess reduction for leakage improvement in high density capacitors
US7066792B2 (en) 2004-08-06 2006-06-27 Micron Technology, Inc. Shaped polishing pads for beveling microfeature workpiece edges, and associate system and methods
US7033253B2 (en) 2004-08-12 2006-04-25 Micron Technology, Inc. Polishing pad conditioners having abrasives and brush elements, and associated systems and methods
US7566391B2 (en) 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
CN100442108C (zh) * 2004-09-15 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于硅上液晶器件的铝化学机械抛光回蚀
US20060088976A1 (en) * 2004-10-22 2006-04-27 Applied Materials, Inc. Methods and compositions for chemical mechanical polishing substrates
US8038752B2 (en) 2004-10-27 2011-10-18 Cabot Microelectronics Corporation Metal ion-containing CMP composition and method for using the same
US7778812B2 (en) * 2005-01-07 2010-08-17 Micron Technology, Inc. Selecting data to verify in hardware device model simulation test generation
US7264539B2 (en) 2005-07-13 2007-09-04 Micron Technology, Inc. Systems and methods for removing microfeature workpiece surface defects
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
US7438626B2 (en) * 2005-08-31 2008-10-21 Micron Technology, Inc. Apparatus and method for removing material from microfeature workpieces
US7326105B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Retaining rings, and associated planarizing apparatuses, and related methods for planarizing micro-device workpieces
US7294049B2 (en) 2005-09-01 2007-11-13 Micron Technology, Inc. Method and apparatus for removing material from microfeature workpieces
US7799689B2 (en) * 2006-11-17 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd Method and apparatus for chemical mechanical polishing including first and second polishing
JP2008135452A (ja) * 2006-11-27 2008-06-12 Fujimi Inc 研磨用組成物及び研磨方法
US7754612B2 (en) 2007-03-14 2010-07-13 Micron Technology, Inc. Methods and apparatuses for removing polysilicon from semiconductor workpieces
US7812104B2 (en) * 2008-01-18 2010-10-12 Exxonmobil Chemical Patents Inc. Production of propylene-based polymers
US8974655B2 (en) * 2008-03-24 2015-03-10 Micron Technology, Inc. Methods of planarization and electro-chemical mechanical polishing processes
KR101477661B1 (ko) * 2008-07-17 2014-12-31 삼성전자주식회사 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
US8211325B2 (en) * 2009-05-07 2012-07-03 Applied Materials, Inc. Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications
JP2011029552A (ja) * 2009-07-29 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
US9048410B2 (en) * 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
US10163700B2 (en) * 2016-01-06 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming conductive structure using polishing process
US10658287B2 (en) * 2018-05-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a tapered protruding pillar portion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841031A (en) * 1970-10-21 1974-10-15 Monsanto Co Process for polishing thin elements
EP0343698A1 (de) * 1988-04-22 1989-11-29 Koninklijke Philips Electronics N.V. Herstellungsverfahren für Verbindungsstrukturen auf einem Halbleiterbauelement, besonders auf einem hochintegrierten Schaltkreis
US4992135A (en) * 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore
US5055426A (en) * 1990-09-10 1991-10-08 Micron Technology, Inc. Method for forming a multilevel interconnect structure on a semiconductor wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193226A (en) * 1977-09-21 1980-03-18 Kayex Corporation Polishing apparatus
DD239927A3 (de) * 1981-08-12 1986-10-15 Werk Fernsehelektronik Veb Zweischritt-aetzverfahren zur behandlung von a tief iii-b tief v-halbleiterbauelemeten
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
DE3788485T2 (de) * 1986-09-30 1994-06-09 Philips Nv Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.
US5063175A (en) 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US4811522A (en) * 1987-03-23 1989-03-14 Gill Jr Gerald L Counterbalanced polishing apparatus
JPS6417879A (en) * 1987-07-14 1989-01-20 Sumitomo Metal Mining Co Method for etching gallium phosphide crystal and liquid etchant used therefor
JPH0242728A (ja) * 1988-08-02 1990-02-13 Sony Corp 半導体装置の製造方法
JPH03244130A (ja) 1990-02-22 1991-10-30 Sony Corp 半導体装置の製造方法
FR2659495B1 (fr) * 1990-03-06 1997-01-24 Andre Schiltz Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication.
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841031A (en) * 1970-10-21 1974-10-15 Monsanto Co Process for polishing thin elements
EP0343698A1 (de) * 1988-04-22 1989-11-29 Koninklijke Philips Electronics N.V. Herstellungsverfahren für Verbindungsstrukturen auf einem Halbleiterbauelement, besonders auf einem hochintegrierten Schaltkreis
US4992135A (en) * 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore
US5055426A (en) * 1990-09-10 1991-10-08 Micron Technology, Inc. Method for forming a multilevel interconnect structure on a semiconductor wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Buch: WOLF, S.: "Silicon Processing for the VLSI ERA, Vol. 2: Process Integration" Lattice Press, Sunset Beach (Ca) 1990, S. 238 u. 239 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670591A3 (de) * 1994-03-04 1995-12-27 Motorola Inc Verfahren zum mechanisch-chemischen Polieren von Halbleiteranordnungen mit einem Suspension.
WO1997048132A1 (en) * 1996-06-11 1997-12-18 Advanced Micro Devices, Inc. Method for forming co-planar conductor and insulator features using chemical mechanical planarization

Also Published As

Publication number Publication date
US5244534A (en) 1993-09-14
JPH0821557B2 (ja) 1996-03-04
DE4301451C2 (de) 1999-12-02
JPH05275366A (ja) 1993-10-22
JP3494275B2 (ja) 2004-02-09
JPH10189602A (ja) 1998-07-21
USRE39126E1 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE10101037A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE19928570B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE4319070A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE60029599T2 (de) Vefahren zur herstellung einer verbindung aus kupfer
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right