DE4305851A1 - Data transfer system between memory and central processing unit - uses direct memory access transfer control having bus information control stage to provide time priority access control of operations - Google Patents
Data transfer system between memory and central processing unit - uses direct memory access transfer control having bus information control stage to provide time priority access control of operationsInfo
- Publication number
- DE4305851A1 DE4305851A1 DE4305851A DE4305851A DE4305851A1 DE 4305851 A1 DE4305851 A1 DE 4305851A1 DE 4305851 A DE4305851 A DE 4305851A DE 4305851 A DE4305851 A DE 4305851A DE 4305851 A1 DE4305851 A1 DE 4305851A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- transfer
- circuit
- bus
- direct transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Description
Die Erfindung bezieht sich auf ein Datentransfer-
Steuersystem zur Datenverarbeitung, welches eine direkte
Datenübertragung zwischen einem Speicher und peripheren
Funktionsschaltungen ohne Benutzung einer Zentraleinheit
steuert.
Fig. 4 ist ein Blockschaltbild eines Datenverarbeitungssys
tems, in dem ein herkömmliches Datentransfer-Steuersystem
verwendet ist. Die Figur zeigt eine Zentraleinheit (CPU) 2
für arithmetische und Steuerfunktionen zur Datenverarbei
tung, einen Speicher 3 zum Speichern von für die Datenverar
beitung benötigten Daten (Programmen und anderen Daten),
periphere Funktionsschaltungen 4 mit besonderen Funktionen
für die Datenverarbeitung, eine Direktspeicherzugriff- bzw.
DMA-Transferschaltung als Direkttransferschaltung zum direk
ten Übertragen von Daten aus einer peripheren Funktions
schaltung 4 oder dem Speicher 3 als Quelle über einen Daten
bus 8 zu dem Speicher 3 oder einer peripheren Funktions
schaltung 4 als Ziel unter Erlangung des Rechts zur Nutzung
des Datenbus 8 und unter Umgehung der Zentraleinheit 2 und
einen Adressenbus 9 zum Bestimmen einer Adresse einer Ein
richtung wie des Speichers 3. Die DMA- bzw. Direkttransfer
schaltung 1 enthält eine Direkttransferabruf-Aufnahmeschal
tung 5, einen Direkttransfer-Datenpuffer 6 und eine Direkt
transfer-Steuerschaltung 7. In Fig. 4 bezeichnen A eine
Dateneingabe/Ausgabeleitung der Zentraleinheit 2, B eine
Adressenausgabeleitung der Zentraleinheit 2, C eine Daten
eingabe/Ausgabeleitung der Direkttransferschaltung 1, D eine
Adressenausgabeleitung der Direkttransferschaltung 1, E eine
Dateneingabe/Ausgabeleitung des Speichers 3 und F eine
Adresseneingabeleitung des Speichers 3. Mit G ist eine Sig
nalleitung für ein Anforderungssignal zum direkten Speicher
zugriff aus den peripheren Funktionsschaltungen 4 bezeich
net, mit H ist eine Signalleitung für ein Direkttransfer-
Auslösesignal aus der Direkttransferabruf-Aufnahmeschaltung
5 zu der Direkttransfer-Steuerschaltung 7 bezeichnet, mit I
ist eine Zentraleinheitunterbrechungs-Anforderung-Signallei
tung aus der Direkttransfer-Steuerschaltung 7 zu der Zentra
leinheit 2 bezeichnet, mit J ist eine Zentraleinheitsunter
brechungsabschluß-Signalleitung aus der Zentraleinheit 2 zu
der Direkttransfer-Steuerschaltung 7 bezeichnet, mit K ist
eine Direkttransferabschluß-Signalleitung aus der Direkt
transfer-Steuerschaltung 7 zu der Zentraleinheit 2 bezeich
net und mit L ist eine Datentransfersteuerleitung von der
Direkttransfer-Steuerschaltung 7 zu dem Datenpuffer 6 be
zeichnet.
Fig. 5 ist ein Blockschaltbild einer herkömmlichen DMA-
Transferschaltung. In der Figur sind den in Fig. 4 gezeigten
Komponenten entsprechende Komponenten mit den gleichen
Bezugszeichen bezeichnet und ihre Beschreibung ist weggelas
sen. Die Fig. 5 zeigt eine Busnutzungsrecht-
Entscheidungsschaltung 10, eine Buszugriffsteuerschaltung
11, einen Transferzeiger 12, einen Transferzähler 13, einen
Quellenadressenzeiger 14 und einen Zieladressenzeiger 15.
Mit D′ ist eine Adressenausgabeleitung des Quellenadressen
zeiger 14 bezeichnet, mit D" ist eine Adressenausgabeleitung
des Zieladressenzeigers 15 bezeichnet, mit M ist eine Di
rekttransfer-Startsignalleitung bezeichnet, mit N ist eine
Direkttransfer-Abschlußsignalleitung zu der Entscheidungs
schaltung 10 bezeichnet, mit O ist eine Leseauslösesignal
leitung zu dem Datenpuffer 6 bezeichnet, mit O′ ist eine
Schreibauslöse-Signalleitung zu dem Datenpuffer 6 bezeich
net, mit P ist eine Zählsignalleitung zu dem Transferzähler
13 bezeichnet, mit Q ist eine Transferdatenabschluß-Signal
leitung aus dem Transferzähler 13 bezeichnet, mit R ist ein
Zählwert des Transferzeigers 12 bezeichnet, mit S ist eine
Signalleitung für ein Quellenadressen-Ausgabeabrufsignal
bezeichnet und mit T ist eine Signalleitung für ein Ziel
adressen-Ausgabeabrufsignal bezeichnet.
Nachstehend wird die Funktion des Datenverarbeitungssystems
unter Bezugnahme auf die Fig. 4 beschrieben. Wenn aus den
peripheren Funktionsschaltungen 4 über die Signalleitung G
ein DMA-Transferanforderungssignal in die Direkttransfera
ruf-Aufnahmeschaltung 5 eingegeben wird, gibt die Aufnahme
schaltung 5 über die Signalleitung H an die Direkttransfer
steuerschaltung 7 ein DMA-Auslösesignal ab. Die Steuerschal
tung 7, die das DMA-Auslösesignal aufgenommen hat, gibt über
die Signalleitung I an die Zentraleinheit 2 ein Unterbre
chungsanforderungssignal zum Unterbrechen des Betriebsvor
gangs der Zentraleinheit 2 ab. Wenn die Zentraleinheit 2 das
Unterbrechungsanforderungssignal akzeptiert hat, unterbricht
die Zentraleinheit 2 ihren Funktionsablauf und gibt über die
Signalleitung J ein Unterbrechungsabschlußsignal an die
Steuerschaltung 7 ab. Durch diese Betriebsvorgänge wird das
Datenbusnutzungsrecht von der Zentraleinheit 2 auf die DMA-
Transferschaltung 1 übertragen.
Die DMA-Transferschaltung 1, die das Datenbusnutzungsrecht
erlangt hat, gibt für die Eingabe in den Speicher 3 über die
Signalleitung F auf der Signalleitung D an den Adressenbus 9
eine Quellenadresse aus. Der Speicher 3 nimmt die Quellen
adresse auf und gibt über die Signalleitung E Übertragungs
daten aus seiner Quellenadresse an den Datenbus 8 ab. Die
Übertragungsdaten an dem Datenbus 8 werden über die Signal
leitung C in den Datenpuffer 6 eingegeben. Nachdem die
Übertragungsdaten in den Datenpuffer 6 eingegeben sind, wird
über die Signalleitung D an den Adressenbus eine Zieladresse
ausgegeben und die Übertragungsdaten werden über die Signal
leitung C, den Datenbus 8 und die Signalleitung E in die
Zieladresse des Speichers 3 eingeschrieben, der über die
Signalleitung F die Zieladresse erhalten hat. Diese Vorgänge
werden wiederholt, bis der Datentransfer abgeschlossen ist.
Wenn der DMA-Transfer abgeschlossen ist, wird das Datenbus
nutzungsrecht von der DMA-Transferschaltung 1 auf die Zen
traleinheit 2 übertragen und die Direkttransfer
steuerschaltung 7 gibt über die Signalleitung K ein Direkt
transfer-Abschlußsignal an die Zentraleinheit 2 ab, wodurch
die Zentraleinheit den Betrieb wieder aufnimmt.
Als nächstes wird in Verbindung mit Fig. 4 und 5 die Funkti
on der Direkttransfer-Steuerschaltung 7 beschrieben. Wenn
über die Signalleitung J das Zentraleinheitsunter
brechungssignal in die Busnutzungsrecht-Entscheidungsschal
tung 10 eingegeben wird, wird von dieser das Busnutzungs
recht von der Zentraleinheit 2 auf die DMA-Transferschaltung
1 übertragen und über die Signalleitung M ein Direkttrans
fer-Startsignal an die Buszugriffsteuerschaltung 11 ausge
geben. Daraufhin gibt die Buszugriffsteuerschaltung 11 über
die Signalleitung S ein Quellenadressenausgabe-Anforderungs
signal an den Quellenadressenzeiger 14 aus. Dadurch gibt der
Quellenadressenzeiger 14 über die Signalleitung D′ an den
Adressenbus 9 eine Quellenadresse aus. Zugleich gibt die
Buszugriffsteuerschaltung 11 an den Datenpuffer 6 über die
Signalleitung O ein Leseauslösesignal ab, um über die Sig
nalleitung C die aus der Quellenadresse ausgegebenen Über
tragungsdaten von dem Datenbus 8 in den Datenpuffer 6 einzu
lesen.
Wenn das Lesen der Übertragungsdaten aus der Quellenadresse
beendet ist, gibt die Buszugriffsteuerschaltung 11 über die
Signalleitung T ein Zieladressenausgabe-Anforderungssignal
an den Zieladressenzeiger 15 aus. Dadurch gibt der Ziel
adressenzeiger 15 über die Signalleitung D′′ eine Zieladresse
an den Adressenbus 9 aus. Zugleich gibt die Buszugriffsteu
erschaltung 11 über die Ausgangsleitung O′ an den Datenpuf
fer 6 ein Schreibauslösesignal ab, um die Übertragungsdaten
an der Zieladresse einzuschreiben.
Wenn durch den vorstehend beschriebenen Betriebsvorgang die
Übertragung von Daten mit einem Byte abgeschlossen ist, gibt
die Buszugriffsteuerschaltung 11 über die Signalleitung P an
den Transferzähler 13 ein Zählsignal aus. Der Transferzähler
13 zählt über die Signalleitung R den Wert des Transferzei
gers 12 herunter. Wenn nach dem Herunterzählen der Zählwert
des Transferzeigers 12 nicht "0" ist, führt die Buszugriff
steuerschaltung 11 die nächste DMA-Übertragung bzw. Direkt
übertragung aus.
Wenn der Wert des Transferzeiger 12 zu "0" wird, gibt der
Transferzähler 13 über die Signalleitung Q an die Buszu
griffsteuerschaltung 11 ein Transferdatenabschlußsignal aus.
Daraufhin beendet die Buszugriffsteuerschaltung 11 den
Direkttransfer und gibt über die Signalleitung N an die
Busnutzungsrecht-Entscheidungsschaltung 10 ein Direkttrans
ferabschlußsignal aus. Die Busnutzungsrecht-Entscheidungs
schaltung 10 überträgt das Busnutzungsrecht von der DMA-
Transferschaltung 1 auf die Zentraleinheit 2 und gibt danach
über die Signalleitung K an die Zentraleinheit 2 ein Direkt
transfer-Abschlußsignal aus, wodurch die Zentraleinheit 2
ihren Betrieb wieder aufnimmt.
Gemäß der vorstehenden Beschreibung wird bei dem herkömmli
chen Datentransfer-Steuersystem das Busnutzungsrecht für
einen Direkttransfer nach dem Abschalten der Zentraleinheit
von der Zentraleinheit auf die DMA-Transferschaltung über
tragen und nach beendetem Direkttransfer zur Wiederaufnahme
der Funktion der Zentraleinheit von der DMA-
Transferschaltung auf die Zentraleinheit übertragen.
Da das herkömmliche Datentransfer-Steuersystem auf die
vorstehend beschriebene Weise gestaltet ist, ist der Vorrang
auf das Busnutzungsrecht, nämlich der Vorrang der DMA-
Transferschaltung gegenüber der Zentraleinheit unabhängig
von dem Betriebszustand der Zentraleinheit oder der zu
übertragenden Datenmenge festgelegt. Daher kann während des
Direkttransfers die Zentraleinheit nicht für die Verarbei
tung benutzt werden, was das Problem verursacht, daß der
Gesamtwirkungsgrad der Verarbeitung des Datenverarbeitungs
systems verringert ist.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Daten
transfer-Steuersystem zu schaffen, welches den Vorrang auf
das Busnutzungsrecht zwischen der Zentraleinheit und der
Direkttransferschaltung bzw. DMA-Transferschaltung entspre
chend dem Betriebszustand der Zentraleinheit oder der zu
übertragenden Datenmenge versetzt, um den Wirkungsgrad der
gesamten Verarbeitung im Datenverarbeitungssystem zu verbes
sern.
Zur Lösung der Aufgabe wird in dem erfindungsgemäßen Daten
transfer-Steuersystem gemäß Patentanspruch 1 zwischen dem
Busnutzungsrecht für den Datenübertragungszyklus der Direkt
transferschaltung (DMA-Transferschaltung) und dem Busnut
zungsrecht für den Befehlausführungszyklus der Zentralein
heit in vorbestimmten Zeitabständen entsprechend dem Ergeb
nis eines Vergleichs zwischen einem Zählwert eines System
taktsignals und einem Wert umgeschaltet, der für die Steue
rung der Datenübertragung über einen externen Anschluß oder
durch Programmieren eingestellt wird.
Die Aufgabe wird ferner mit dem erfindungsgemäßen Daten
transfer-Steuersystem gemäß Patentanspruch 2 gelöst, bei dem
die Anzahl von mittels der Direkttransferschaltung (DMA-
Transferschaltung) zu übertragenden Datensätzen mit einem
Wert verglichen wird, der über einen externen Anschluß oder
durch Programmieren eingestellt ist, und dann, wenn die
Anzahl der zu übertragenden Datensätze größer oder kleiner
als der Wert ist, zwangsweise das Busnutzungsrecht für den
Datenübertragungszyklus der Direkttransferschaltung erlangt
wird, so daß die Datenübertragung durch die Direkttransfer
schaltung vor dem Betriebsvorgang der Zentraleinheit ausge
führt wird.
D.h., erfindungsgemäß werden gemäß Patentanspruch 1 ein
Zählwert und ein eingestellter Wert miteinander verglichen
und es wird jedesmal dann, wenn die Werte übereinstimmen,
zwischen dem Busnutzungsrecht für den Datenübertragungszy
klus der Direkttransferschaltung und dem Busnutzungsrecht
für den Befehlausführungszyklus der Zentraleinheit umge
schaltet.
Gemäß Patentanspruch 2 werden erfindungsgemäß die Anzahl von
mittels der Direkttransferschaltung zu übertragenden Daten
sätzen und ein eingestellter Wert miteinander verglichen,
und es wird dann, wenn die Anzahl von Datensätzen größer
oder kleiner als der Wert ist, zwangsweise das Busnutzungs
recht für den Datenübertragungszyklus der Direkttransfer
schaltung eingestellt, so daß die Datenübertragung durch die
Direkttransferschaltung unter Vorrang gegenüber der Zentral
einheit ausgeführt wird.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist ein Blockschaltbild einer Direkt
transferschaltung gemäß einem Ausführungsbeispiel der Erfin
dung nach Patentanspruch 1.
Fig. 2 ist ein Blockschaltbild eines Direkt
transfer-Zeitgebers gemäß dem Ausführungsbeispiel nach
Patentanspruch 1.
Fig. 3 ist ein Blockschaltbild einer Direkt
transferschaltung gemäß einem anderen Ausführungsbeispiel
der Erfindung nach Patentanspruch 2.
Fig. 4 ist ein Blockschaltbild eines Datenverar
beitungssystems.
Fig. 5 ist ein Blockschaltbild einer Direkt
transferschaltung nach dem Stand der Technik.
Die Fig. 1 ist ein Blockschaltbild einer Direkttransfer
schaltung bzw. DMA-Transferschaltung des erfindungsgemäßen
Datentransfer-Steuersystems gemäß einem Ausführungsbeispiel.
In Fig. 1 sind die gleichen Komponenten wie die in Fig. 5
gezeigten mit den gleichen Bezugszeichen bezeichnet und ihre
Beschreibung ist weggelassen. Die Gestaltung eines Datenver
arbeitungssystems mit einer DMA- bzw. Direkttransfersteuer
schaltung ist in Fig. 4 gezeigt. In Fig. 1 ist mit 16 ein
Direkttransfer-Zeitgeber bezeichnet, der als neues Merkmal
in der Direkttransfersteuerschaltung 7 enthalten ist. Die
Fig. 1 zeigt eine Signalleitung U für ein Direkttransfer-
Unterbrechungsanforderungssignal, eine Signalleitung V für
ein Direkttransfer-Unterbrechungssignal, eine Signalleitung
W für ein Startsignal bzw. Einschaltsignal für den Zeitgeber
16, eine Signalleitung X für ein Stopsignal bzw. Abschalt
signal für den Zeitgeber 16, eine Signalleitung Y für ein
Anforderungssignal zum Verlegen des Busnutzungsrechtes von
der Direkttransferschaltung 1 auf die Zentraleinheit 2 nach
Fig. 4 und eine Signalleitung Z für ein Anforderungssignal
zum Verlegen des Busnutzungsrechtes von der Zentraleinheit 2
auf die Direkttransferschaltung 1.
Die Fig. 2 ist ein Blockschaltbild des Direkttransfer-
Zeitgebers 16. Die Fig. 2 zeigt einen Zähler 17 zum Zählen
eines Systemtaktsignals, eine Koinzidenzschaltung 18, ein
Zeitgeberregister 19 zum Speichern eines über einen externen
Anschluß oder durch Programmieren eingestellten Wertes und
eine Busnutzungsrechtverlegung-Steuerschaltung 20. Mit a ist
eine Signalleitung für das Systemtaktsignal bezeichnet, mit
b ist ein Zählwert des Zählers 17 bezeichnet, mit c ist ein
Wert des Zeitgeberregisters bezeichnet und mit d ist eine
Signalleitung für ein Auslösesignal zur Busnutzungsrecht-
Umstellung bezeichnet. Die Einzelheiten dieser Komponenten
werden nachfolgend beschrieben.
Im folgenden wird als Ausführungsbeispiel unter Bezugnahme
auf Fig. 1 und 4 die Funktion der Direkttransferschaltung
des Datentransfer-Steuersystems gemäß Patentanspruch 1
beschrieben. Wenn über die Signalleitung J ein Zentralein
heitsunterbrechungssignal in die Busnutzungsrecht-
Entscheidungsschaltung 10 eingegeben wird, wird von dieser
das Busnutzungsrecht von der Zentraleinheit 2 zu der Direkt
transferschaltung 1 verlegt und über die Signalleitung M an
die Buszugriffsteuerschaltung 11 ein Direkttransfer-
Startsignal sowie zugleich über die Signalleitung W an den
Zeitgeber 16 ein Startsignal bzw. Einschaltsignal abgegeben.
Die Funktion des Direkttransfer-Zeitgebers wird im Zusammen
hang mit Fig. 2 und Fig. 4 beschrieben. Wenn in den Zähler
17 ein Start- bzw. Einschaltsignal eingegeben wird, wird von
dem Zähler 17 das über die Signalleitung a eingegebene
Systemtaktsignal hochgezählt. In die Koinzidenzschaltung 18
werden der Zählwert b für das Systemtaktsignal und der
Registerwert c aus dem Zeitgeberregister 19 eingegeben. Wenn
der Zählwert und der Registerwert miteinander übereinstim
men, wird an die Busnutzungsrechtverlegung-Steuerschaltung
20 über die Signalleitung d als Koinzidenzsignal ein Auslö
sesignal für das Verlegen des Busnutzungsrechtes ausgegeben,
während zugleich eine Anfangseinstellung des Wertes des
Zählers 17 zur Wiederaufnahme des Hochzählens vorgenommen
wird. Da zu diesem Zeitpunkt das Busnutzungsrecht der Di
rekttransferschaltung 1 erteilt ist, gibt die Steuerschal
tung 20 über die Signalleitung Y an die Entscheidungsschal
tung 10 ein Anforderungssignal für das Verlegen des Busnut
zungsrechtes von der Direkttransferschaltung 1 auf die
Zentraleinheit 2 ab.
Auf den Empfang des Anforderungssignals für das Verlegen des
Busnutzungsrechtes von der Direkttransferschaltung 1 auf die
Zentraleinheit 2 hin gibt die Busnutzungsrecht-Entschei
dungsschaltung 10 über die Signalleitung U an die Buszu
griffsteuerschaltung 11 ein Direkttransfer-Unterbrechungs
anforderungssignal aus. Die Buszugriffsteuerschaltung 11
führt die Direktübertragung auf die gleiche Weise wie bei
dem Stand der Technik aus, prüft aber jedesmal bei dem
Übertragen von Daten mit einem Byte, ob ein Direkttransfer-
Unterbrechungsanforderungssignal eingegeben ist oder nicht,
außer dann, wenn sie im Ansprechen auf ein über die Signal
leitung Q eingegebenes Datenübertragungsabschlußsignal den
Direkttransfer beendet. Wenn das Signal nicht eingegeben
ist, überträgt die Buszugriffsteuerschaltung 11 die nächsten
Daten. Wenn das Signal eingegeben ist, wird von der Buszu
griffsteuerschaltung 11 der Direkttransfer vorübergehend
unterbrochen und über die Signalleitung V an die Busnut
zungsrecht-Entscheidungsschaltung 10 ein Direkttransferun
terbrechungssignal abgegeben. Wenn in die Entscheidungs
schaltung 10 sowohl das Anforderungssignal für das Verlegen
des Busnutzungsrechts von der Direkttransferschaltung 1 auf
die Zentraleinheit 2 als auch das Direkttransferunterbre
chungssignal eingegeben ist, verlegt die Entscheidungsschal
tung 10 das Busnutzungsrecht von der Direkttransferschaltung
1 auf die Zentraleinheit 2 und gibt danach über die Signal
leitung K an die Zentraleinheit 2 ein Direkttransferab
schlußsignal aus, wodurch die Zentraleinheit wieder den
Betrieb aufnimmt.
Da der Direkttransfer unterbrochen ist, jedoch die Funktion
des Direkttransfer-Zeitgebers 16 nicht unterbrochen ist,
wird über die Signalleitung d ein Busnutzungsrechtverlegung-
Auslösesignal ausgegeben, wenn der Zählwert und der Regi
sterwert das nächste mal miteinander übereinstimmen. Da zu
diesem Zeitpunkt das Busnutzungsrecht der Zentraleinheit 2
erteilt ist, gibt die Busnutzungsrechtverlegung-Steuer
schaltung 20 über die Signalleitung Z an die Busnutzungs
recht-Entscheidungsschaltung 10 ein Anforderungssignal zum
Verlegen des Busnutzungsrechtes von der Zentraleinheit 2 auf
die Direkttransferschaltung 1 ab. Auf den Empfang dieses
Anforderungssignals hin wird von der Entscheidungsschaltung
10 auf gleiche Weise wie zu Beginn des Direkttransfers das
Busnutzungsrecht von der Zentraleinheit 2 auf die Direkt
transferschaltung 1 verlegt und über die Signalleitung M an
die Buszugriffsteuerschaltung 11 ein Direkttransfer-
Startsignal ausgegeben. Wenn die Buszugriffsteuerschaltung
11 das Direkttransfer-Startsignal erhält, nimmt sie die
Übertragung von dem Zustand an wieder auf, bei dem der
Direkttransfer durch das Direkttransfer-Unterbrechungs
anforderungssignal beendet wurde.
Zum Wechseln des Busnutzungsrechtes zwischen der Zentralein
heit 2 und der Direkttransferschaltung 1 wird der vorange
hend beschriebene Vorgang bis zum Abschluß der Datenübertra
gung wiederholt. Zum Beenden des Direkttransfers bei dem
Abschluß der Datenübertragung wird zusätzlich zu der Funk
tion einer gewöhnlichen Direkttransferschaltung von der
Busnutzungrecht-Entscheidungsschaltung 10 über die Signal
leitung X an den Direkttransfer-Zeitgeber 16 ein Abschalt
signal abgegeben, wodurch der Zeitgeber 16 außer Betrieb
gesetzt wird.
Gemäß der vorstehenden Beschreibung kann bei diesem Ausfüh
rungsbeispiel der Erfindung durch einen über einen externen
Anschluß oder durch Programmieren eingestellten Registerwert
in vorbestimmten Zeitabständen zwischen einem Befehlausfüh
rungszyklus der Zentraleinheit und einem Direkttransferzy
klus gewechselt werden.
Bei diesem Ausführungsbeispiel wird das Register zum Ein
stellen einer Zentraleinheitszykluszeit auch als Register
für das Einstellen einer Direkttransferzykluszeit benutzt,
jedoch können gesondert ein Register für das Einstellen der
Zentraleinheitszykluszeit und ein Register für das Einstel
len der Direkttransferzykluszeit eingesetzt werden, um die
beiden Zykluszeiten frei wählen zu können.
Die Fig. 3 ist ein Blockschaltbild einer Direkttransfer
schaltung des erfindungsgemäßen Datentransfer-Steuersystems
gemäß einem anderen Ausführungsbeispiel nach Patentanspruch
2. In Fig. 3 sind die gleichen Komponenten wie die in Fig. 1
gezeigten mit den gleichen Bezugszeichen bezeichnet und ihre
Beschreibung ist weggelassen. In Fig. 3 ist mit 21 eine
Vergleichsschaltung bezeichnet, während mit 22 ein Ver
gleichsdatenregister bezeichnet ist. Mit e ist ein Zählwert
des Transferzählers 13, nämlich die Anzahl von übertragenen
Datensätzen bezeichnet, mit f ist ein Wert aus dem Ver
gleichsdatenregister bezeichnet und mit g ist eine Signalleitung
für ein Direkttransfer-Vorrangsignal bezeichnet.
Als nächstes wird unter Bezugnahme auf die Fig. 3 die Funk
tion der Direkttransferschaltung gemäß dem Ausführungsbei
spiel nach Patentanspruch 2 beschrieben. Die gleichen Kompo
nenten wie die in Fig. 1 gezeigten führen mit Ausnahme der
gemäß Fig. 3 hinzugefügten neuen Schaltungen und Signallei
tungen die gleichen Betriebsvorgänge wie bei dem vorangehend
beschriebenen Ausführungsbeispiel aus. Die Vergleichsschal
tung 21 vergleicht den Zählwert e des Transferzählers 13 mit
dem Wert f aus dem Vergleichsdatenregister 22 als Ver
gleichsdatenwert, der über einen externen Anschluß oder
durch Programmieren eingestellt ist. Wenn der Zählwert,
nämlich die Anzahl der noch zu übertragenden Datensätze aus
dem Transferzähler 13 kleiner als der Wert aus dem Ver
gleichsdatenregister 22 ist, gibt die Vergleichsschaltung 21
über die Signalleitung g an die Busnutzungsrecht-
Entscheidungsschaltung 10 ein Direkttransfer-Vorrangsignal
ab. Daraufhin erteilt die Entscheidungsschaltung 10 das
Busnutzungsrecht der Direkttransferschaltung 1, trotz eines
über die Signalleitung Z aus dem Direkttransfer-Zeitgeber 16
eingegebenen Anforderungssignals für das Verlegen des Bus
nutzungsrechtes von der Direkttransferschaltung 1 auf die
Zentraleinheit 2.
Wenn bei dem vorstehend beschriebenen Betriebsvorgang die
Anzahl der Direkttransfer-Datensätze kleiner als die Anzahl
von Datensätzen ist, die durch das Vergleichsdatenregister
22 angezeigt ist und über den externen Anschluß oder durch
Programmieren eingestellt ist, wird zum Beenden der Übertra
gung zuerst der Direkttransfer vorgenommen.
Bei diesem Ausführungsbeispiel ist der Fall beschrieben, daß
der Direkttransfer zuerst ausgeführt wird, wenn die Anzahl
der Direkttransfer-Datensätze kleiner als eine vorbestimmte
Anzahl ist. Es ist jedoch auch möglich, mit der gleichen
Gestaltung wie bei dem Ausführungsbeispiel, bei dem der
Direkttransfer Vorrang erhält, durch geringfügiges Ändern
der Funktion der Vergleichsschaltung 21 eine Schaltung zu
erhalten, bei der die Vergleichsschaltung ein Direkttrans
fer-Vorrangsignal abgibt, wenn die Anzahl der Direkttrans
fer-Datensätze, nämlich der Zählwert des Transferzählers 13
größer als die durch das Vergleichsdatenregister 22 angege
bene und über den externen Anschluß oder Programmieren
eingestellte Anzahl von Datensätzen, nämlich der in dem
Vergleichsdatenregister 22 eingestellte Wert ist.
Gemäß der vorstehenden Beschreibung erhält bei diesem Aus
führungsbeispiel der Erfindung ein Direkttransferzyklus
entsprechend der Anzahl von Direkttransfer-Datensätzen bzw.
Datenposten Vorrang gegenüber einem Befehlsausführungszyklus
der Zentraleinheit.
Bei dem erfindungsgemäßen Steuersystem nach Patentanspruch 1
wird gemäß der vorangehenden Beschreibung zwischen dem
Busnutzungsrecht für den Datenübertragungszyklus der Direkt
transferschaltung und dem Busnutzungsrecht für den Befehl
ausführungszyklus der Zentraleinheit in vorbestimmten
Zeitabständen entsprechend dem Ergebnis des Vergleichs
zwischen einem Systemtaktsignal-Zählwert und dem über den
externen Anschluß oder durch Programmieren eingestellten
Wert für das Steuern der Datenübertragung umgeschaltet.
Daher kann die Rangordnung der Direkttransferschaltung und
der Zentraleinheit für das Busnutzungsrecht gewechselt
werden, was es ermöglicht, den Gesamtwirkungsgrad des Daten
verarbeitungssystems zu verbessern.
Bei dem erfindungsgemäßen Steuersystem nach Patentanspruch 2
werden die Anzahl der mittels der Direkttransferschaltung zu
übertragenden Datensätze und der über den externen Anschluß
oder durch Programmieren eingestellten Wert miteinander
verglichen und es wird dann, wenn die Anzahl der zu übertra
genden Datensätze größer oder kleiner als der eingestellte
Wert ist, das Busnutzungsrecht zwangsweise der Direkttrans
ferschaltung für den Datenübertragungszyklus zugeteilt, so
daß die Datenübertragung durch die Direkttransferschaltung
vor dem Befehlausführungszyklus der Zentraleinheit ausge
führt wird; dadurch ist es auf einfache Weise möglich, der
direkten Datenübertragung Vorrang zu geben, wenn die Anzahl
von noch direkt zu übertragenden Datensätzen gering ist,
oder zuerst die Direktübertragung auszuführen, bis die
Anzahl der direkt zu übertragenden Datensätze unter eine
vorbestimmte Anzahl abfällt. Infolgedessen kann der Gesamt
wirkungsgrad des Datenverarbeitungssystems verbessert wer
den.
Es wird ein Datentransfer-Steuersystem angegeben, bei dem
zum Ändern des Vorrangs einer Direkttransferschaltung und
einer Zentraleinheit bezüglich des Busnutzungsrechtes in
einem Datenverarbeitungssystems, das die Direkttransfer
schaltung enthält, bei dem Auftreten eines Überlaufs in
einem Zeitgeber während einer Direktübertragung an eine
Busnutzungsrecht-Entscheidungsschaltung ein Anforderungssig
nal zum Verlegen des Busnutzungsrechtes von der Direkttrans
ferschaltung auf die Zentraleinheit ausgegeben wird, um die
Direktübertragung zeitweilig auszusetzen. Nachdem das Bus
nutzungsrecht von der Direkttransferschaltung auf die Zen
traleinheit übergegangen ist, nimmt die Zentraleinheit
wieder ihren Betrieb auf. Wenn dann in dem Zeitgeber wieder
ein Überlauf auftritt, wird an die Busnutzungsrecht-
Entscheidungsschaltung ein Anforderungssignal zum Verlegen
des Busnutzungsrechtes von der Zentraleinheit auf die Di
rekttransferschaltung ausgegeben, um auf gleiche Weise wie
zu Beginn der Direktübertragung das Busnutzungsrecht der
Direkttransferschaltung zu erteilen und die Direktübertra
gung wieder aufzunehmen.
Claims (6)
1. Datentransfer-Steuersystem für ein Datenverarbeitungssy
stem, das eine Zentraleinheit zum Ausführen von Rechen- und
Steuerfunktionen zur Datenverarbeitung, einen Speicher zum
Speichern von für die Datenverarbeitung benötigten Daten,
periphere Funktionsschaltungen mit besonderen Funktionen für
die Datenverarbeitung, einen Datenbus zum Verbinden der
Zentraleinheit, des Speichers und der peripheren Funktions
schaltungen und eine Direkttransferschaltung zum direkten
Übertragen von Daten ohne Benutzung der Zentraleinheit von
den peripheren Funktionsschaltungen oder dem Speicher zu dem
Speicher oder den peripheren Funktionsschaltungen über den
Datenbus unter jeweiligem Erwerben des Rechtes zur Nutzung
des Datenbusses aufweist, dadurch gekennzeichnet, daß zum
Steuern der Datenübertragung zwischen dem Busnutzungsrecht
für den Datenübertragungszyklus der Direkttransferschaltung
(1) und dem Busnutzungsrecht für den Befehlausführungszyklus
der Zentraleinheit (2) in vorbestimmten Zeitabständen ent
sprechend dem Ergebnis eines Vergleichs zwischen einem über
einen externen Anschluß oder durch Programmieren eingestell
ten Wert und einem Zählwert eines Systemtaktsignals umge
schaltet wird.
2. Datentransfer-Steuersystem für ein Datenverarbeitungssy
stem, das eine Zentraleinheit zum Ausführen von Rechen- und
Steuerfunktionen zur Datenverarbeitung, einen Speicher zum
Speichern von für die Datenverarbeitung benötigten Daten,
periphere Funktionsschaltungen mit besonderen Funktionen für
die Datenverarbeitung, einen Datenbus zum Verbinden der
Zentraleinheit, des Speichers und der peripheren Funktions
schaltungen und eine Direkttransferschaltung zum direkten
Übertragen von Daten ohne Benutzung der Zentraleinheit von
den peripheren Funktionsschaltungen oder dem Speicher zu dem
Speicher oder den peripheren Funktionsschaltungen über den
Datenbus unter jeweiligem Erwerben des Rechtes zur Nutzung
des Datenbusses aufweist, dadurch gekennzeichnet, daß die
Anzahl von mittels der Direkttransferschaltung (1) zu über
tragenden Datensätzen mit einem über einen externen Anschluß
oder durch Programmieren eingestellten Wert verglichen wird
und dann, wenn die Anzahl der zu übertragenden Datensätze
größer oder kleiner als der Wert ist, das Busnutzungsrecht
zwangsweise der Direkttransferschaltung für den Datenüber
tragungszyklus erteilt wird, so daß die Datenübertragung
mittels der Direkttransferschaltung unter Vorrang gegenüber
der Zentraleinheit (2) ausgeführt wird.
3. Datentransfer-Steuersystem nach Anspruch 1, gekennzeich
net durch einen Direkttransfer-Zeitgeber (16) zum Umschalten
zwischen dem Busnutzungsrecht für den Datenübertragungszy
klus der Direkttransferschaltung (1) und dem Busnutzungs
recht für den Befehlausführungszyklus der Zentraleinheit (2)
in den vorbestimmten Zeitabständen.
4. Datentransfer-Steuersystem nach Anspruch 3, dadurch
gekennzeichnet, daß der Direkttransfer-Zeitgeber (16) einen
Zähler (17) zum Zählen des Systemtaktsignals, ein Zeitgeber
register (19) zum Speichern des über den externen Anschluß
oder durch Programmieren eingestellten Wertes (c), eine
Koinzidenzschaltung (18) zum Ermitteln, ob der Zählwert (b)
des Zählers mit dem Wert (c) aus dem Zeitgeberregister
übereinstimmt oder nicht, und eine Busnutzungsrechtverle
gung-Steuerschaltung (20) aufweist, die auf ein Koinzidenz
signal (d) aus der Koinzidenzschaltung durch Verlegen des
Busnutzungsrechts anspricht.
5. Datentransfer-Steuersystem nach Anspruch 2, dadurch
gekennzeichnet, daß die Direkttransferschaltung (1) eine
Direkttransfersteuerschaltung (7) aufweist, die die Anzahl
der mittels der Direkttransferschaltung zu übertragenden
Datensätze mit dem über den externen Anschluß oder durch
Programmieren eingestellten Wert vergleicht und die zwangs
weise das Busnutzungsrecht der Direkttransferschaltung für
den Datenübertragungszyklus erteilt, wenn die Anzahl der zu
übertragenden Datensätze größer oder kleiner als der Wert
ist.
6. Datentransfer-Steuersystem nach Anspruch 5, dadurch
gekennzeichnet, daß die Direkttransfersteuerschaltung (7)
einen Transferzähler (13) zum Zählen der Anzahl zu übertra
gender Datensätze, ein Vergleichsdatenregister (22) zum
Speichern eines über einen externen Anschluß oder durch
Programmieren eingestellten Vergleichsdatenwertes und eine
Vergleichsschaltung (21) zum Vergleichen des Zählwertes (e)
des Transferzählers mit dem Wert (f) aus dem Vergleichsda
tenregister aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4084517A JPH05250305A (ja) | 1992-03-06 | 1992-03-06 | データ転送制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4305851A1 true DE4305851A1 (en) | 1993-09-09 |
DE4305851C2 DE4305851C2 (de) | 1997-03-20 |
Family
ID=13832830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4305851A Expired - Fee Related DE4305851C2 (de) | 1992-03-06 | 1993-02-25 | Datentransfer-Steuersystem |
Country Status (3)
Country | Link |
---|---|
US (2) | US5535362A (de) |
JP (1) | JPH05250305A (de) |
DE (1) | DE4305851C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107301139A (zh) * | 2016-04-15 | 2017-10-27 | 罗伯特·博世有限公司 | 存储器直接访问控制装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
US5644787A (en) * | 1993-08-03 | 1997-07-01 | Seiko Epson Corporation | Apparatus for controlling data transfer between external interfaces through buffer memory using table data having transfer start address transfer count and unit selection parameter |
JPH07168741A (ja) * | 1993-12-15 | 1995-07-04 | Toshiba Corp | ウォッチドッグタイマ装置 |
US5729762A (en) * | 1995-04-21 | 1998-03-17 | Intel Corporation | Input output controller having interface logic coupled to DMA controller and plurality of address lines for carrying control information to DMA agent |
US5826106A (en) * | 1995-05-26 | 1998-10-20 | National Semiconductor Corporation | High performance multifunction direct memory access (DMA) controller |
US6115767A (en) * | 1996-03-04 | 2000-09-05 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of partially transferring data through bus and bus master control device |
TW315559B (en) * | 1996-03-19 | 1997-09-11 | Hitachi Ltd | Communication control device and communication system thereof |
JP3712842B2 (ja) * | 1997-08-05 | 2005-11-02 | 株式会社リコー | データ転送制御方法、データ転送制御装置及び情報記録媒体 |
KR100810288B1 (ko) * | 1999-12-17 | 2008-03-06 | 소니 가부시끼 가이샤 | 정보 처리 장치 및 방법과 기록매체 |
JP2002024156A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | Dmaコントローラおよびその転送方法 |
JP2002342262A (ja) * | 2001-05-11 | 2002-11-29 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置およびダイレクトメモリアクセス制御方法 |
US20030212735A1 (en) * | 2002-05-13 | 2003-11-13 | Nvidia Corporation | Method and apparatus for providing an integrated network of processors |
US7397797B2 (en) | 2002-12-13 | 2008-07-08 | Nvidia Corporation | Method and apparatus for performing network processing functions |
US6922740B2 (en) * | 2003-05-21 | 2005-07-26 | Intel Corporation | Apparatus and method of memory access control for bus masters |
US7913294B1 (en) | 2003-06-24 | 2011-03-22 | Nvidia Corporation | Network protocol processing for filtering packets |
JP2005056067A (ja) * | 2003-08-01 | 2005-03-03 | Matsushita Electric Ind Co Ltd | Dma転送制御装置 |
JP4582032B2 (ja) * | 2006-03-16 | 2010-11-17 | ソニー株式会社 | データ転送装置およびデータ転送システム |
CN101558366B (zh) * | 2006-12-15 | 2012-11-21 | 密克罗奇普技术公司 | 直接存储器存取控制器 |
US8117475B2 (en) * | 2006-12-15 | 2012-02-14 | Microchip Technology Incorporated | Direct memory access controller |
US9141572B2 (en) * | 2006-12-15 | 2015-09-22 | Microchip Technology Incorporated | Direct memory access controller |
US8589600B2 (en) * | 2009-12-14 | 2013-11-19 | Maxeler Technologies, Ltd. | Method of transferring data with offsets |
US10019397B2 (en) * | 2014-03-28 | 2018-07-10 | Texas Instruments Incorporated | Real-time data acquisition using chained direct memory access (DMA) channels |
CN109240954A (zh) * | 2017-07-10 | 2019-01-18 | 恩智浦美国有限公司 | 具有触发序列发生器的dma控制器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4031662A1 (de) * | 1989-10-05 | 1991-04-18 | Mitsubishi Electric Corp | Vorrichtung zum ueberwachen direkten speicherzugriffs fuer einen datenprozessor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5089955A (en) * | 1984-11-02 | 1992-02-18 | Hitachi, Ltd. | Programmable counter/timer device with programmable registers having programmable functions |
US4831523A (en) * | 1986-10-31 | 1989-05-16 | Bull Hn Information Systems Inc. | Multiple DMA controller chip sequencer |
US4975832A (en) * | 1987-06-25 | 1990-12-04 | Teac Corporation | Microcomputer system with dual DMA mode transmissions |
US5077664A (en) * | 1988-03-08 | 1991-12-31 | Fujitsu Limited | Direct memory access controller |
US5287471A (en) * | 1989-07-24 | 1994-02-15 | Nec Corporation | Data transfer controller using direct memory access method |
JP2986176B2 (ja) * | 1990-05-11 | 1999-12-06 | 株式会社日立製作所 | バス権制御方式およびバスシステム |
EP0458304B1 (de) * | 1990-05-22 | 1997-10-08 | Nec Corporation | Direktspeicherzugriffübertragungssystem und Benutzung |
-
1992
- 1992-03-06 JP JP4084517A patent/JPH05250305A/ja active Pending
-
1993
- 1993-02-04 US US08/013,450 patent/US5535362A/en not_active Expired - Fee Related
- 1993-02-25 DE DE4305851A patent/DE4305851C2/de not_active Expired - Fee Related
-
1995
- 1995-11-13 US US08/557,987 patent/US5630172A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4031662A1 (de) * | 1989-10-05 | 1991-04-18 | Mitsubishi Electric Corp | Vorrichtung zum ueberwachen direkten speicherzugriffs fuer einen datenprozessor |
Non-Patent Citations (1)
Title |
---|
Patent Abstracts of Japan, P-1093, 16. August 1990, Vol. 14, No. 381 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107301139A (zh) * | 2016-04-15 | 2017-10-27 | 罗伯特·博世有限公司 | 存储器直接访问控制装置 |
Also Published As
Publication number | Publication date |
---|---|
US5630172A (en) | 1997-05-13 |
US5535362A (en) | 1996-07-09 |
DE4305851C2 (de) | 1997-03-20 |
JPH05250305A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4305851A1 (en) | Data transfer system between memory and central processing unit - uses direct memory access transfer control having bus information control stage to provide time priority access control of operations | |
DE2828544C2 (de) | ||
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE60036465T2 (de) | Rechneradapterkarte für die kombinierung von eingang-/ausgangfertigstellungsberichten und verwendung derselben | |
DE2251876C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2411963C3 (de) | Elektronische Datenverarbeitungsanlage mit einer Prioritätssteuerschaltung mit änderbaren Steuerblöcken | |
CH616013A5 (de) | ||
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE2533403A1 (de) | Datenverarbeitungssystem | |
DE2756762A1 (de) | Verfahren und anordnung zum zugriff zu beliebigen bitfeldern im hauptspeicher einer datenverarbeitungsanlage | |
DE2744531A1 (de) | Elektronische datenverarbeitungsanlage | |
DE2725522A1 (de) | Datenverarbeitungsvorrichtung | |
DE4018481A1 (de) | Mikroprozessor hold- und lock-schaltung | |
DE69726400T2 (de) | Festkörper-datenprozessor mit vielseitiger mehrquellen-unterbrechungsorganisation | |
DE4022365C2 (de) | Datenübertragungssystem | |
DE3936339A1 (de) | Controller fuer direkten speicherzugriff | |
DE2609698A1 (de) | Elektronischer rechner | |
EP0110199A2 (de) | Verfahren zum Steuern des Datentransfers zwischen einem Datensender und einem Datenempfänger über einen Bus mit Hilfe einer am Bus angeschlossenen Steuereinrichtung | |
EP0010135B1 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchführen von Ein-/Ausgabeoperationen | |
DE69938017T2 (de) | Datenprozessor mit robuster Unterbrechungsverzweigung und Betriebsverfahren dazu | |
DE3835125A1 (de) | 8-bit-steuereinrichtung fuer direkten zugriff | |
EP0108418B1 (de) | Vorrichtung zur Mikroprogramm-Steuerung eines Informationstransfers und Verfahren zu ihrem Betrieb | |
DE2413569A1 (de) | Steuereinrichtung fuer einen elektronischen rechner | |
EP0360921B1 (de) | Verfahren zur Steuerung der Datenübertragung einer Zentraleinheiten-Anschlusssteuerungsschaltung und Schaltungsanordnung zur Durchführung desVerfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |