DE4312050A1

DE4312050A1 - Ausgangsschaltung mit offener Drain

Info

Publication number: DE4312050A1
Application number: DE4312050A
Authority: DE
Inventors: Katsuhsi Asahina
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-04-14
Filing date: 1993-04-13
Publication date: 1993-10-21
Anticipated expiration: 2013-04-14
Also published as: DE4312050C2; US5406215A; JP2959269B2; JPH05291931A

Description

Die Erfindung bezieht sich auf eine Ausgangsschaltung mit offener Drain, welche beispielsweise in einer integrierten Halbleiterschaltung angeordnet sein kann.

Ein Beispiel für eine Schaltung mit offener Drain ist in Fig. 1 gezeigt. Die Schaltung mit offenem Drain in Fig. 1 weist ein Gehäuse 10 mit einem Ausgangsanschluß 12 und einem gemeinsamen (Masse-)Anschluß 14 auf. Der Ausgangsanschluß 12 ist durch einen Lastwiderstand 16 mit einer externen Span nungsversorgung 18 gekoppelt, welche eine Spannung von +V_TT liefert, und der gemeinsame Anschluß 14 ist geerdet. Der Lastwiderstand 16 bildet eine Lastkapazität 20 zwischen dem Ausgangsanschluß 12 und dem gemeinsamen Anschluß 14.

Der Drainbereich eines Ausgangstransistors 22, in diesem Fall ein N-Kanal-MOSFET, ist über eine Übertragungsleitung mit dem Ausgangsanschluß 12 verbunden, und der Sourcebereich des Ausgangstransistors 22 ist über eine Übertragungsleitung mit dem gemeinsamen Anschluß 14 verbunden. Die Verbindung des Transistors 22 durch die Übertragungsleitungen erzeugt parasitäre Induktivitäten 24 und 26 zwischen dem Drainbe reich und dem Ausgangsanschluß bzw. zwischen dem Sourcebe reich und dem gemeinsamen Anschluß 14. Obwohl dies hier nicht näher gezeigt ist, ist zumindest ein Abschnitt des Ge häuses 10 ein metallischer Abschnitt, welcher einen Bezugspotentialpunkt zur Verfügung stellt, und die parasitä ren Kapazitäten 28 und 30 sind zwischen dem metallischen Ab schnitt und dem Drainbereich bzw. zwischen dem metallischen Abschnitt und dem Sourcebereich vorhanden.

Eine Steuerspannung ist über zwei Stufen der Inverter 32 und 34 zwischen dem Gatebereich und dem Sourcebereich des Aus gangstransistors 22 angelegt. Der Inverter 32 weist einen P- Kanal-MOSFET 32P und einen N-Kanal-MOSFET 32N auf. Die Drain des MOSFET 32P ist mit der Drain des MOSFET 32N verbunden, die Sourcedes MOSFET 32P ist mit einer Spannungsquelle 36 mit +V_DD im Gehäuse 10 verbunden, und die Source des MOSFET 32N ist mit dem Sourcebereich des Ausgangstransistors 22 verbunden.

In ähnlicher Weise weist der Inverter 34 einen P-Kanal-MOS- FHT 34P und einen N-Kanal-MOSFET 34N auf, wobei die Drains der MOSFETs 34P und 34N miteinander verbunden sind, die Source des MOSFET 34P mit der +V_DD Spannungsquelle 36 ver bunden ist, und die Source des MOSFET 34N ist mit dem Sour cebereich des Ausgangstransistors 22 verbunden ist.

Der Ausgangsknoten des Inverters 34, d. h. die Verbindung der Drains der P-Kanal- und N-Kanal- MOSFETs 34P und 34N ist mit dem Gatebereich des Ausgangstransistors 22 gekoppelt. Der Ausgangsknoten des Inverters 32, d. h. die Verbindung der Drains der MOSFETs 32P und 32N, ist mit den Gatebereichen der MOSFETs 34P und 34N gekoppelt. Eine Eingangsspannung ist über einen Eingangsanschluß 38 mit den Gatebereichen der MOSFETs 32P und 32N verbunden. Die Eingangsspannung nimmt zwei Werte H und L an, welche +V_DD bzw. dem Erdungspotential entsprechen.

Wenn in der oben aufgezeigten Anordnung, in welcher die pa rasitären Induktivitäten 24 und 26 nicht in Erwägung gezogen sind, ein H-Pegel-Eingangssignal angelegt ist, befindet sich der P-Kanal-MOSFET 32P im nicht-leitenden Zustand, und der N-Kanal-MOSFET 32N befindet sich im leitenden Zustand, so daß ein L-Pegel-Signal als Ausgang des Inverters 32 an die Gatebereiche des P-Kanal-MOSFET 34P und des N-Kanal-MOSFET 34N angelegt ist. In der Folge geht der MOSFET 34P in den leitenden Zustand über, während sich der MOSFET 34N im nicht-leitenden Zustand befindet. Dadurch geht der Ausgangstransistor 22 in den leitenden Zustand über, so daß ein Strom I_D von der externen Leistungsversorgung 18 in den Ausgangstransistor 22 fließt. Wenn der Widerstandswert des Lastwiderstands 16 gleich R_L ist, ist die Spannung am Ausgangsanschluß 12 gleich +V_TT-I_D·R_L, d. h. der L-Pegel.

Wenn umgekehrt die Eingangsspannung am Eingangsanschluß 38 auf dem L-Pegel ist, dann ist das Ausgangssignal des Inver ters 32 auf dem H-Pegel, und das Ausgangssignal des Inver ters 34 ist auf dem L-Pegel, was einem nicht-leitenden Zu stand des Ausgangstransistors 22 resultiert, so daß die Spannung am Ausgangsanschluß 12 gleich +V_TT, d. h. auf dem H- Pegel ist.

Bei der obigen Diskussion wurden die parasitären Induktivi täten 24 und 26 und die parasitären Kapazitäten 28 und 30 nicht in Betracht gezogen. Tatsächlich beeinflussen diese Faktoren jedoch den Betrieb der Schaltung derart, daß im Ausgangssignal am Ausgangsanschluß 12 und im Signal am Sourcebereich des Ausgangstransistors 22 in nachteiliger Weise Überschwingen (overshoot), Unterschwingen (undershoot) und Schwingungsdämpfungen (ringings) erzeugt werden können, wenn die Eingangsspannung am Eingangsanschluß 38 vom H-Pegel zum L-Pegel wechselt.

Konkret gesprochen ist der Ausgangstransistor 22 im leiten den Zustand, wenn die Eingangsspannung am Eingangsanschluß 38 auf dem H-Pegel ist, so daß ein Strom von der Leistungs versorgung 18 zum Lastwiderstand 16 fließt und in Stromab schnitte geteilt wird, welche in die Lastkapazität 20 und die Induktivität 24 fließen. Der durch die Induktivität 24 fließende Strom wird weiter aufgeteilt in Stromabschnitte, welche in den Kondensator 28 und den Ausgangstransistor 22 fließen. Der in den Ausgangstransistor 22 fließende Strom wird weiter aufgeteilt in Stromabschnitte, welche in den Kondensator 30 und die Induktivität 26 fließen. Somit wird, während diese Ströme fließen, in den Induktivitäten 24 und 26 und in den Kondensatoren 20, 28 und 30 Energie gespei chert.

Wenn sich, wie es in Fig. 2(a) gezeigt ist, die Eingangs spannung am Eingangsanschluß 38 an einem Zeitpunkt t₆ vom H- Pegel ZUIL L-Pegel zu ändern beginnt, ändert sich die Gate spannung des Ausgangstransistors 22 vom H-Pegel zum L-Pegel, und zwar zu einem Zeitpunkt, welcher nach t₆ um diejenige Zeitspanne verzögert ist, welche die Eingangsspannung benö tigt, um durch die Inverter 32 und 34 zu passieren, wie es in Fig. 2(b) dargestellt ist. Diese Änderung in der Gate spannung des Transistors 22 führt zu einer Änderung des zwi schen der Drain und der Source des Transistors 22 fließenden Stroms, und resultiert in der Entladung der in den Indukti vitäten 24 und 26 und den Kondensatoren 20, 28 und 30 ge speicherten Energie. Während einer Zeit, in der sich die Gatespannung des Ausgangstransistors 22 vom H-Pegel zum L- Pegel ändert, wird eine relativ lange Zeit benötigt, damit sich die Energie verringern kann, da der zwischen der Source und der Drain des Ausgangstransistors 22 auftretende Wider standswert relativ klein ist. In der Folge werden, wie es in Fig. 2(c) gezeigt ist, in der Spannung am Ausgangsanschluß 12 Überschwingen und Unterschwingen erzeugt, und Schwin gungsdämpfungen werden wie in Fig. 2(d) gezeigt in der Span nung am Sourcebereich des Ausgangstransistors 22 erzeugt.

Während einer Zeitspanne, in der die Eingangsspannung am Eingangsanschluß 38 auf dem L-Pegel ist, wird der von der Leistungsversorgung 18 in den Lastwiderstand 16 fließende Strom in zwei Abschnitte aufgeteilt, von denen einer in einen die Induktivitäten 24 und 26 sowie die Kondensatoren 28 und 30 umfassenden Schaltungszweig fließt und der andere in einen den Lastwiderstand 20 umfassenden Zweig fließt.

Energie ist in den Induktivitäten 24 und 26 und in den Kon densatoren 28, 30 und 20 gespeichert worden. Wenn sich die Eingangsspannung am Eingangsanschluß 38 wie in Fig. 2(a) ge zeigt zu einem Zeitpunkt t₇ vom L-Pegel zum H-Pegel ändert, wird der Ausgangstransistor 22 in dem leitenden Zustand ver setzt, und Strom beginnt zwischen der Drain und Source des Transistors 22 zu fließen. Zu Beginn dieses Übergangs der Eingangsspannung vom L-Pegel zum H-Pegel ist der Drain- Source-Widerstand des Ausgangstransistors 22 hoch, und aus diesem Grund wird die in den Induktivitäten 24 und 26 und in den Kondensatoren 20, 28 und 30 gespeicherte Energie durch diesen hohen Drain-Source-Widerstand abgegeben. Somit wird die Energie in einer relativ kurzen Zeitspanne abgeschwächt. Entsprechend tritt nach dem Zeitpunkt t₇, wie in Fig. 2(c) und 2(d) gezeigt, in der Spannung am Ausgangsanschluß 12 und in der Spannung am Sourcebereich des Transistors 22 kein nennenswertes Überschwingen, Unterschwingen oder Schwin gungsdämpfungen auf.

Wie oben dargelegt wurde, besitzen Ausgangsschaltungen mit offener Drain das Problem, daß starkes Überschwingen, Unter schwingen und Schwingungsdämpfungen auftritt, wenn sich die Eingangsspannung und somit die Steuerspannung vom H-Pegel zum L-Pegel ändert.

Die Lösung dieses Problems erfolgt durch die in den Ansprü chen 1 und 6 angegebenen Ausgangsschaltungen mit offener Drain.

Gemäß einem Aspekt der vorliegenden Erfindung umfaßt eine Schaltung mit offener Drain -ein Gehäuse, welches in zumin dest einem seiner Abschnitte einen Bezugspotentialbereich, einen auf dem Gehäuse angeordneten und durch einen Lastwi derstand mit einer externen Leistungsversorgung elektrisch verbundenen Ausgangsanschluß, und einen auf dem Gehäuse an geordneten und mit einem externen Bezugspotentialpunkt ver bundenen gemeinsamen Anschluß aufweist, wobei ein Lastwider stand zwischen dem gemeinsamen Anschluß und dem Lastwider stand vorhanden ist. Ein Feldeffekttransistor mit einem Drainbereich, einem Sourcebereich und einem Gatebereich ist in dem Gehäuse angeordnet, wobei der Drainbereich mit dem Ausgangsanschluß und der Sourcebereich mit dem gemeinsamen Anschluß verbunden ist. Die zwischen dem Drainbereich und dem Sourcebereich des Feldeffekttransistors vorhandene elek trische Leitfähigkeit verändert sich in Abhängigkeit von der Größe eines zwischen dem Gatebereich und dem Sourcebereich des Transistors angelegten Steuerstromes. Die Verbindung des Drainbereichs mit dem Ausgangsanschluß und - die Verbindung des Sourcebereichs mit dem gemeinsamen Anschluß verursachen die Erzeugung von parasitären Induktivitäten. Desweiteren sind parasitäre Kapazitäten jeweils zwischen dem Drainbe reich und dem Bezugspotentialbereich des Gehäuses sowie zwi schen der Source und dem Bezugspotentialbereich vorhanden. Ein Mittel zur Irzeugung einer Steuerspannung erzeugt die Steuerspannung in Abhängigkeit von einer an die Schaltung angelegten Eingangsspannung so, daß die Änderungsrate der Steuerspannung verringert wird, wenn die Steuerspannung sich vom hohen Pegel (H-Pegel) zum niedrigen Pegel (L-Pegel) än dert.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung umfaßt eine Ausgangsschaltung mit offener Drain zusätzlich zu einer der ersten Ausführungsform ähnlichen Schaltkreisanordnung einen aufgeladenen Kondensator und ein Entladungsmittel, wo durch eine sich auf diesem aufgeladenen Kondensator befind liche Ladung dazu veranlaßt wird, in den Drainbereich und in den Sourcebereich des Feldeffekttransistors zu fließen, wenn sich die Steuerspannung vom hohen Pegel zum niedrigen Pegel verändert.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.

Es zeigt

Fig. 1 einen Schaltplan einer Ausgangsschaltung mit offenem Drain;

Fig. 2 Wellenformen an verschiedenen Abschnitten der Schal tung von Fig. 1;

Fig. 3 einen Schaltplan einer Ausgangsschaltung mit offener Drain nach einer Ausführungsform der vorliegenden Erfindung;

Fig. 4 Signalwellenformen an verschiedenen Abschnitten der Schaltung von Fig. 3;

Fig. 5 einen Schaltplan einer Ausgangsschaltung mit offener Drain nach einer weiteren Ausführungsform der vorliegenden Erfindung; und

Fig. 6 Signalwellenformen an verschiedenen Abschnitten der Schaltung von Fig. 5.

Eine Ausführungsform der vorliegenden Erfindung ist in Fig. 3 gezeigt, und an verschiedenen Abschnitten der Schaltung auftretende Signalwellenformen sind in Fig. 4 gezeigt. Die in Fig. 3 gezeigte Schaltung mit offener Drain umfaßt ein Gehäuse 110, in welchem ein Schaltkreis beinhaltet ist. Ein Ausgangsanschluß 112 und ein gemeinsamer Anschluß 114 sind auf dem Gehäuse 110 angeordnet. Das Gehäuse 110 umfaßt zu mindest an einem seiner Abschnitte eine metallische Partie, welche einen Bezugspotentialpunkt vorsieht. Ein Aus gangstransistor 122, bei welchem es sich in diesem Beispiel um einen N-Kanal-NOSFET handelt, dessen Drainbereich mit dem Ausgangsanschluß 112 und dessen Sourcebereich mit dem ge meinsamen Anschluß 114 verbunden ist, ist im Gehäuse 110 an geordnet. Wie im Falle der in Fig. 1 gezeigten Schaltung werden aufgrund der jeweiligen Anschlüsse des Drain- und Sourcebereichs des Ausgangstransistors 122 mit dem Ausgangs anschluß bzw. mit dem gemeinsamen Anschluß parasitäre Induk tivitäten 124 und 126 erzeugt. Zusätzlich ist eine parasi täre Kapazität 128 zwischen dem Drainbereich und der Be zugspotential-Oberfläche des Gehäuses 110 vorhanden, und eine parasitäre Kapazität 130 ist zwischen dem Sourcebereich und der Bezugspotential-Oberfläche des Gehäuses 110 vorhan den.

Der Ausgangsanschluß 112 ist durch einen Lastwiderstand 116 mit einer außerhalb des Gehäuses 110 angeordneten Spannungs versorgung 118 verbunden. Die Spannungsversorgung 118 lie fert eine Spannung +V_TT. Die Verbindung des Lastwiderstands 116 mit dem Ausgangsanschluß verursacht die Bildung einer Lastkapazität 120 zwischen dem Ausgangsanschluß 112 und dem gemeinsamen Anschluß 114.

Eine an den Eingangsanschluß 138 angelegte Eingangsspannung ist durch die Inverter 132 und 134 mit dem Gatebereich des Ausgangstransistors 122 gekoppelt. Die Eingangsspannung ver ändert sich zwischen +V_DD (d. h. H-Pegel) und Nassepotential (d. h. L-Pegel). Der Inverter 132, wie auch der Inverter 32 in Fig. 1, umfaßt einen P-Kanal-MOSFET 132P und einen N-Ka nal-MOSFET 132N, wobei die Gates beider MOSFETs zusammen mit dem Eingangsanschluß 138 verbunden sind, die Source des MOS- FET 132P mit einer +V_DD-Spannungsversorgung 136 im Gehäuse 110 verbunden ist, und die Source des MOSFET 132N mit dem Sourcebereich des Ausgangstransistors 122 verbunden ist. Auf ähnliche Weise umfaßt der Inverter 134 einen P-Kanal-MOSFET 134P und einen N-Kanal-MOSFET 134N. Die Gates der MOSFETs 134P und 134N sind mit den untereinander verbundenen Drains der MOSFETs 132P und 132N verbunden. Die Drains der MOSFETs 134P und 134N sind zusammen mit dem Gate des Ausgangs-MOSFET 122 verbunden. Während die Source des MOSFET 134P direkt mit der +V_DD-Spannungsversorgung verbunden ist, ist die Source des MOSFET 134N nicht direkt, sondern durch einen parallelen Schaltkreis 140 mit dem Sourcebereich des Ausgangstransi stors 122 verbunden.

Der parallele Schaltkreis 140 umfaßt einen Kondensator 142 mit einem Kapazitätswert C2, und zwei N-Kanal-MOSFETs 144 und 146, deren Drain- und Sourcebereiche jeweils mit einem Ende des Kondensators 142 verbunden sind. Das Gate des MOS- FET 144 erhält eine Spannung +V_DD von der Spannungsversor gung 136, so daß sich der MOSFET 144 immer im leitenden Zu stand befindet. Der zwischen den dem Drain- und dem Source bereich des MOSFET 144 in dessen EIN-Zustand (leitenden Zu stand) vorhandene Widerstandswert ist höher als derjenige des MOSFET 134N im EIN-Zustand. Das Gate des MOSFET 146 ist mit dem Eingangsanschluß 138 verbunden. Folglich ist der MOSFET 146 EIN-gschaltet, wenn die Eingangsspannung am Ein gangsanschluß 138 auf dem E-Pegel ist.

Die MOSFETs 122, 132P, 132N, 134P, 134N, 144 und 146 und der Kondensator 142 werden durch den gleichen Herstellungsvor gang auf dem gleichen Halbleiterchip (nicht näher darge stellt) angeordnet und im Gehäuse 110 verkapselt. Der Herstellungsvorgang stellt eine Gate-Kapazität 148 mit einem Wert C1 zwischen dem Gatebereich des Ausgangstransistors 122 und einem Punkt des Massepotentials her.

Wenn sich die Spannung am Eingangsanschluß 138 während des Betriebs auf dem H-Pegel befindet, ist der Ausgang des In verters 132 auf dem L-Pegel, so daß der P-Kanal-MOSFET 134P des Inverters 134 eingeschaltet wird, während der N-Kanal- MOSFET 134N abgeschaltet wird. Da in diesem Moment +V_DD von der Spannungsversorgung 136 durch den MOSFET 134P an den Ga tebereich des MOSFET 122 geliefert wird, wird die Gate-Kapa zität 148 aufgeladen, und ein Drainstrom I_D fließt im Aus gangstransistor 122. Dann wird Energie in den parasitären Induktivitäten 124 und 126, in den parasitären Kapazitäten 128 und 130, und in der Lastkapazität 120 gespeichert. Da sich der Eingangsanschluß 138 auf dem H-Pegel befindet, be findet sich der MOSFET 146 im leitenden Zustand, um die Endanschlüsse des Kondensators 142 kurzzuschließen und da durch den Kondensator 142 zu entladen. Die Spannung V_OL am Ausgangsanschluß 112 ist unter diesen Umständen V_OL = V_TT I_D·R_L, wobei R_L der Widerstandswert des Lastwiderstands 116 ist.

Wenn unter diesen Umständen wie in Fig. 4(a) gezeigt die Änderung der Eingangsspannung am Eingangsanschluß 138 vom H- Pegel zum L-Pegel zu einem Zeitpunkt t₁ initiiert wird, ver ändert sich der Ausgang des Inverters 132 wie in Fig. 4(b) gezeigt zum H-Pegel, so daß der P-Kanal-MOSFET 134P des In verters 134 in den nicht-leitenden Zustand versetzt wird. In diesem Moment befindet sich der N-Kanal-MOSFET 144 im lei tenden Zustand, und folglich wird der N-Kanal-MOSFET 134N ebenfalls in den leitenden Zustand versetzt. Der MOSFET 146 wird nun in den nicht-leitenden Zustand versetzt, so daß der Kondensator 142 aus dem kurzgeschlossenen Zustand freigege ben wird.

Dies veranlaßt die Ladung (V_DD×C1) auf der parasitären Kapa zität 148, durch den N-Kanal-MOSFET 134N zum Kondensator 142 zu wandern. In diesem Moment ist der Widerstand des N-Kanal- MOSFETs 134N jedoch, wenn er sich im leitenden Zustand be findet (im nachfolgenden wird ein solcher Widerstand als EIN-Widerstand bezeichnet), kleiner als der EIN-Widerstand des N-Kanal-MOSFET 144, weshalb sich die Ladung schnell be wegt und die Spannung über die Kapazität 148 schnell ab nimmt. Wenn die Spannung über die Kapazität 148 gleich der Spannung über den Kondensator 142 wird, endet die Bewegung der Ladung. Wenn man annimmt, daß der EIN-Widerstand des MOSFET 134N vernachlässigt werden kann, sind die Spannungen über die Kapazität 148 und über den Kondensator 142 gleich V_DD·C1/(C1+C2), wie es in Fig. 4(c) an einem Zeitpunkt t₂ gezeigt ist.

Nach diesem Zeitpunkt t₂ wird die Ladung auf dem Kondensator 142 durch den über den Kondensator 142 angeschlossenen MOS- FET 144 entladen; da jedoch der EIN-Widerstand des MOSFET 144 relativ höher ist als derjenige des MOSFET 134N, geht die Entladung des Kondensators 142 allmählich vor sich. So bald sich der Kondensator 142 entlädt, entlädt sich die Ka pazität 148 in den Kondensator 142. Da die Entladung des Kondensators 142 allmählich ist, ist die Entladung der Kapa zität 148 ebenfalls allmählich. Dies heißt, daß die Abnahme der Spannung über die Kapazität 148 nach dem Zeitpunkt t₂ wie in Fig. 4(c) gezeigt allmählich ist.

Damit verringert sich die Spannung am Gatebereich des Aus gangstransistors 122 schnell während einer Zeitspanne von t₁ bis t₂. Dies heißt, daß die Änderungsrate der Gatespannung hoch ist. Nach dem Zeitpunkt t₂ verringert sich die Gate spannung langsam. Das heißt, daß die Änderungsrate der Gate spannung nach dem Zeitpunkt t₂ geringer ist. Folglich erhöht sich der Widerstand zwischen dem Drainbereich und dem Sourcebereich des Ausgangstransistors 122 schnell auf den Wert, welcher der Gatespannung V_DD·C1/(C1+C2) entspricht, aber danach verringert sie sich langsam. Somit ist der Wi derstand zwischen dem Drainbereich und dem Sourcebereich des Ausgangstransistors 122 eine relativ lange Zeitspanne nach dem Zeitpunkt t₂ auf einem mittleren Wert zwischen dem Wert im voll leitenden Zustand und dem Wert im voll nicht-leiten den Zustand. Da die in den parasitären Kapazitäten 128, 130, in den parasitären Induktivitäten 124, 126, und in der Last kapazität 120 gespeicherte Energie in dem Ausgangstransistor 122 mit diesem mittleren Widerstandwerts dissipiert wird, erhöht sich die am Ausgangsanschluß 112 auftretende Aus gangsspannung wie in Fig. 4(d) gezeigt auf V_OH (=V_TT), ohne daß Überschwingen, Unterschwingen oder Schwingungsdämpfungen auftreten würde. Auf ähnliche Weise weist die Spannung an der Verbindung des MOSFET 134N und des Kondensators 142 wie in Fig. 4(e) gezeigt kein Überschwingen, Unterschwingen oder Schwingungsdämpfung auf.

Wie im vorhergehenden festgestellt wurde, werden der Ausgangstransistor 122 und der Kondensator 142 im gleichen Vorgang hergestellt. Die Gatekapazität 148 des Ausgangstran sistors 122 ist gleich W1·L1·α, wobei W1 die Gateweite, L1 die Gatelänge, und α ein in Abhängigkeit vom Herstellungs vorgang bestimmter Faktor ist. Ebenso ist die Kapazität des Kondensators 142 gleich W2·L2·α, wobei W2 die Weite der Elektrodenplatte und L2 die Länge der Elektrodenplatte ist. Solange das gleiche Herstellungsverfahren zur Herstellung von Ausgangsschaltungen mit offener Drain angewendet wird, ist der Wert C1/(C1+C2) folglich von Schaltung zu Schaltung gleich, und folglich ist der Wert der an das Gate des Ausgangstransistors 122 gelegten Spannung V_DD·C1/(C1+C2) in allen mit dem gleichen Verfahren hergestellten Ausgangs schaltungen mit offener Drain stets gleich.

Eine Ausgangsschaltung mit offener Drain gemäß einer weite ren Ausführungsform der vorliegenden Erfindung ist in Fig. 5 gezeigt, und Signalwellenformen in verschiedenen Abschnitten der Schaltung von Fig. 5 sind in Fig. 6 gezeigt. Die Schal tung von Fig. 5 weist ebenfalls ein Gehäuse 210 auf, wobei ein Ausgangsanschluß ?12 und ein gemeinsamer Anschluß 214 auf ihm angeordnet sind. Ein Ausgangstransistor 222, bei welchem es sich in diesem Fall um einen N-Kanal-MOS-Transi stor handelt, ist in dem Gehäuse 210 untergebracht. Der Drainbereich des Ausgangstransistors 222 ist mit dem Ausgangsanschluß 212, und sein Sourcebereich mit dem gemein samen Anschluß 214 verbunden. Aufgrund dieser Verbindungen werden parasitäre Induktivitäten 224 und 226 gebildet. Das Gehäuse 210 weist einen Bezugspotentialbereich auf, und die parasitären Kapazitäten 228 und 230 werden zwischen dem Bezugspotentialbereich des Gehäuses 210 und dem Sourcebe reich des Transistors 222 bzw. zwischen dem Bezugspotential bereich und dem Drainbereich des Transistors 222 gebildet.

Eine mit einem Eingangsanschluß 238 gekoppelte Eingangsspan nung auf einem H-Pegel (+V_DD) oder auf einem L-Pegel (Masse) ist über die Inverter 232 und 234 an den Gate- und Source bereich des Ausgangstransistors 222 gelegt. Ähnlich zu den in Fig. 1 gezeigten Invertern 32 und 34 weist der Inverter 232 einen P-Kanal-MOSFET 232 P und einen N-Kanal-MOSFET 232N auf, und der Inverter 234 weist einen P-Kanal-MOSFET 234P und einen N-Kanal-MOSFET 234N auf.

Zwischen einer +V_DD-Spannungsversorgung 236 und dem Source bereich des Ausgangstransistors 222 ist eine Reihenschaltung des Drain-Source-Leitungspfads eines P-Kanal-MOSFET 250 und eines Kondensators 252 verbunden. Der Gatebereich des FET 250 erhält ein Ausgangssignal vom Inverter 232.

Die Verbindung des Sourcebereichs des FET 250 und des Kondensators 252 ist durch zwei N-Kanal-MOSFETs 254 und 256, deren Drain-Source-Leitungspfade in Reihe verbunden sind, mit dem Drainbereich des Ausgangstransistors 222 verbunden. Mit anderen Worten sind eine Reihenkombination der FETs 254 und 256 und der Kondensator 252 parallel mit dem Drain- Source-Leitungspfad des Transistors 222 verbunden. Der Gate bereich des FET 254 erhält ein Ausgangssignal vom Inverter 232, und eine Eingangsspannung am Eingangsanschluß 238 wird durch ein Verzögerungsmittel 258 an das Gate des FET 256 ge liefert. Beispielsweise kann eine Mehrzahl von in Reihe ge schalteten Übertragungsgates als das Verzögerungsmittel 258 verwendet werden.

Wenn die Eingangsspannung am Eingangsanschluß 238 auf dem H- Pegel ist, ist das Ausgangssignal des Inverters 232 auf dem L-Pegel, was den P-Kanal-MOSFET 250 in den leitenden Zustand versetzt und den Kondensator 252 veranlaßt, aufgeladen zu werden. In diesem Moment ist der Ausgang des Inverters 234 auf dem H-Pegel, was den Ausgangstransistor 222 in den lei tenden Zustand versetzt, und in den parasitären Induktivitä ten 224 und 226, den parasitären Kapazitäten 228 und 230, und einer wie gezeigt verbundenen Lastkapazität 220 wird Energie gespeichert.

Wenn sich die Eingangsspannung unter diesen Umständen zu ei nem Zeitpunkt t₄ wie in Fig. 6(a) gezeigt am Eingangsan schluß 138 vom L-Pegel zum H-Pegel verändert, verändert sich das Ausgangssignal des Inverters 232 wie in Fig. 6(b) vom L- Pegel zum H-Pegel und das Ausgangssignal des Inverters 234 wie in Fig. 6(c) gezeigt vom H-Pegel zum L-Pegel. Dies ver setzt den Ausgangstransistor 222 in den nicht-leitenden Zu stand, so daß sein Drainstrom unterbrochen wird. Daraufhin tendiert die in den parasitären Induktivitäten 224 und 226, den parasitären Kapazitäten 228 und 230, und der Lastkapazi tät 220 gespeicherte Energie dazu, in Form eines Stroms ent laden zu werden. Sobald ein Signal auf dem H-Pegel vom In verter 232 an das Gate des FET 250 gelegt wird, wird der FET 250 außerdem in den nicht-leitenden Zustand versetzt, und die Aufladung des Kondensators 252 ist beendet.

In diesem Moment wird auch ein Signal auf dem H-Pegel vom Inverter 232 an das Gate des FET 254 gelegt. Während die Eingangsspannung am Eingangsanschluß 238 beginnt, sich vom H-Pegel zum L-Pegel zu verändern, erhält das Gate des FET 256 wie in Fig. 6(e) gezeigt aufgrund des Verzögerungsmit tels 238 ein Signal auf dem H-Pegel. Somit werden die beiden FETs 254 und 256 in den leitenden Zustand versetzt, um La dung auf dem Kondensator 252 durch die FETs 254 und 256 in den Drainbereich des Ausgangstransistors 222 fließen zu las sen. Dies dient dazu, zu verhindern, daß in den parasitären Induktivitäten 224, 226, den parasitären Kapazitäten 228, 230, und der Lastkapazität 220 gespeicherte Energie freige geben wird. Folglich wird, wie es in Fig. 6(d) gezeigt ist, in der Ausgangsspannung am Ausgangsanschluß 212 kein Über schwingen, Unterschwingen oder Schwingungsdämpfung erzeugt. Die gespeicherte Energie wird, wenn sie durch die FETs 256 und 256 freigegeben wird, von diesen FETs dissipiert. Dies dient ebenfalls dazu, das Auftreten von Überschwingen, Unterschwingen und Schwingungsdämpfung zu unterdrücken.

Man könnte in Erwägung ziehen, anstatt von Ladung auf dem Kondensator 252 Strom von der Spannungsversorgung 236 durch die FETs 254 und 256, wenn sie sich im leitenden Zustand be finden, an den Drainbereich des Transistors 222 zu liefern, um das Auftreten von Überschwingen, Unterschwingen und Schwingungsdämpfung zu verhindern. In einem solchen Fall sollte Strom jedoch schnell von der Spannungsquelle 236 ab gezogen werden, wodurch große Änderungen in der Spannung der Spannungsquelle 236 und damit Rauschen verursacht werden. Im Gegensatz hierzu werden in der Schaltung mit offener Drain in Fig. 5 keine signifikante Spannungsänderung und somit auch kein Rauschen erzeugt, da die Spannungsquelle 236 nur den Kondensator 252 auflädt.

In den oben beschriebenen Ausführungsformen ist die Spannung am Ausgangsanschluß 112, 212 auf einem dem Pegel des an den Eingangsanschluß 138, 238 gelegten Eingangssignals entgegen gesetzten Pegel, doch die Schaltungen können so modifiziert werden, daß am Ausgangsanschluß 112, 212 eine Ausgangsspan nung entwickelt wird, welche auf dem gleichen Pegel wie die Eingangsspannung am Eingangsanschluß 138, 238 ist, indem man zum Beispiel eine zusätzliche Inverterstufe verwendet.

Claims

1. Ausgangsschaltung mit offener Drain mit
einem Gehäuse mit einem Bezugspotentialbereich in zu mindest einem seiner Abschnitte;
einem auf dem Gehäuse angeordneten Ausgangsanschluß, welcher durch einen Lastwiderstand mit einer externen Leistungsversorgung verbunden ist;
einem auf dem Gehäuse angeordneten gemeinsamen An schluß, welcher mit einem externen Bezugspotentialpunkt gekoppelt ist, wobei eine Lastkapazität zwischen dem gemeinsamen Anschluß und dem Lastwiderstand gebildet wird;
einem in dem Gehäuse angeordneten Feldeffekttransistor mit einem Drainbereich, einem Sourcebereich und einem Gatebereich, wobei der Drainbereich an den Aus gangsanschluß angeschlossen ist, der Sourcebereich an den gemeinsamen Anschluß angeschlossen ist, und sich die Leitfähigkeit des Drain-Source-Leitungspfads des Feldeffekttransistors in Abhängigkeit von einer zwi schen dem Gatebereich und dem Sourcebereich angelegten Steuerspannung verändert;
parasitären Induktivitäten, welche aufgrund der Verbin dung des Drainbereichs mit dem Ausgangsanschluß und der Verbindung des Sourcebereichs mit dem gemeinsamen An schluß gebildet werden;
parasitären Kapazitäten, welche zwischen dem Drain bereich und dem Bezugspotentialbereich bzw. zwischen dem Sourcebereich und dem Bezugspotentialbereich gebil det werden; und
einem Mittel zur Erzeugung einer Steuerspannung, um die Steuerspannung in Abhängigkeit von einer Eingangsspan nung an die Schaltung mit offener Drain so zu erzeugen, daß sich die Änderungsrate der Steuerspannung verrin gert, während sich die Steuerspannung von einem hohen Pegel zu einem niedrigen Pegel verändert.

2. Ausgangsschaltung mit offener Drain nach Anspruch 1, dadurch gekennzeichnet, daß das Mittel zur Erzeugung einer Steuerspannung aufweist:
eine Kapazität des Gatebereichs des Feldeffekttransi stors, ein Lademittel zum Aufladen der parasitären Ka pazitäten, wenn die Steuerspannung auf dem hohen Pegel ist, und ein Entladungsmittel, welches zwischen dem Gatebereich und dem Sourcebereich des Feld effekttransistors angeschlossen ist, wobei das Entla dungsmittel eine Reihenkombination von Leitungsmitteln und eine Parallelkombination aus einem Widerstand und einem Kondensator umfaßt, wobei das Leitungsmittel mit einem vorbestimmten EIN-Widerstand leitet, wenn die Steuerspannung vom hohen Pegel auf den niedrigen Pegel wechselt, und der Widerstand in der Parallelkombination einen Widerstandswert aufweist, welcher höher ist als der EIN-Widerstand des Leitungsmittels.

3. Ausgangsschaltung mit offener Drain nach Anspruch 2, dadurch gekennzeichnet, daß das Ladungsmittel und das Leitungsmittel einen Inverter bilden.

4. Ausgangsschaltung mit offener Drain nach Anspruch 2, dadurch gekennzeichnet, daß die Parallelkombination ein Kurzschlußmittel aufweist, um den Kondensator kurzzu schließen, wenn die Steuerspannung auf dem hohen Pegel ist.

5. Ausgangsschaltung mit offener Drain nach Anspruch 2, dadurch gekennzeichnet, daß der Feldeffekttransistor und der Kondensator im gleichen Herstellungsvorgang ge fertigt werden.

6. Ausgangsschaltung mit offener Drain mit:
einem Gehäuse mit einem Bezugspotentialbereich in zu mindest einem seiner Abschnitte;
einem auf dem Gehäuse angeordneten Ausgangsanschluß, welcher durch einen Lastwiderstand mit einer externen Leistungsversorgung verbunden ist;
einem auf dem Gehäuse angeordneten gemeinsamen An schluß, welcher mit einem externen Bezugspotentialpunkt gekoppelt ist, wobei zwischen dem gemeinsamen Anschluß und dem Lastwiderstand eine Lastkapazität gebildet wird;
einem in diesem Gehäuse angeordneten Feldeffekttransi stor mit einem Drainbereich, einem Sourcebereich und einem Gatebereich, wobei der Drainbereich an den Aus gangsanschluß angeschlossen ist, der Sourcebereich an den gemeinsamen Anschluß angeschlossen ist, und sich die Leitfähigkeit des Drain-Source-Leitungspfads des Feldeffekttransistors in Abhängigkeit von einer zwi schen dem Gatebereich und dem Sourcebereich angelegten Steuerspannung verändert;
parasitären Induktivitäten, welche aufgrund der Verbin dung des Drainbereichs mit dem Ausgangsanschluß und der Verbindung des Sourcebereichs mit dem gemeinsamen An schluß gebildet werden;
parasitären Kapazitäten, welche zwischen dem Drain bereich und dem Bezugspotentialbereich bzw. zwischen dem Sourcebereich und dem Bezugspotentialbereich gebil det werden; und
einem Mittel zur Erzeugung einer Steuerspannung, um die Steuerspannung in Abhängigkeit von einer Eingangsspan nung an die Schaltung mit offenem Drain zu erzeugen;
einem aufgeladenen Kondensator; und
einem Entladungsmittel, um zu veranlassen, daß Ladung auf dem Kondensator in den Drainbereich und den Source bereich des Feldeffekttransistors fließt, wenn sich die Steuerspannung von einem hohen Pegel zu einem niedrigen Pegel ändert.

7. Ausgangsschaltung mit offener Drain nach Anspruch 6, dadurch gekennzeichnet, daß das Entladungsmittel ein Widerstandsmittel aufweist, welches mit dem Kondensator in Reihe geschaltet ist, wobei die Reihenkombination von Widerstandsmittel und Kondensator zwischen dem Drainbereich und dem Sourcebereich des Feldeffekttran sistors angeschlossen ist 8. Ausgangsschaltung mit offener Drain nach Anspruch 6, dadurch gekennzeichnet, daß der Kondensator von einer Spannungsversorgung im Gehäuse aufgeladen wird, während die Steuerspannung auf dem hohen Pegel ist.