DE4321638A1 - Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung - Google Patents

Description

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit einem Kondensator und auf ein Verfahren zu seiner Herstel­ lung. Die Erfindung ist eine Weiterentwicklung einer früheren Erfindung, die Gegenstand der am 01.09.1992 eingereichten US-Patentanmeldung Nr. 07/937.749 ist, deren Offenbarung hiermit in diese Anmeldung durch Verweisung aufgenommen wird.

Mit der fortschreitenden Weiterentwicklung der Herstellungs­ technologie für Halbleiterbauelemente und mit der Ausweitung der Anwendungsmöglichkeiten für Speicherbauelemente schreitet die Entwicklung von Speicherbauelementen hoher Kapazität in ho­ hem Tempo voran. Insbesondere dynamische Speicherbauelemente mit wahlfreiem Zugriff (DRAM) die aus einer Speicherzelle mit einem Kondensator bestehen und daher für eine hohe Integration besonders geeignet sind, wurden im Hinblick auf die Packungs­ dichte in beachtlichem Maße weiterentwickelt.

Die Integrationsdichte solcher DRAMs wurde innerhalb einer Zeitspanne von 3 Jahren weiter um einen Faktor 4 gesteigert.

Gegenwärtig befinden sich auf dem DRAM-Gebiet die 4Mb-DRAMs in der Massenproduktion, und 16Mb-DRAMs werden in Kürze in größe­ ren Stückzahlen hergestellt werden. Darüber hinaus sind 64Mb- DRAMs und 256Mb-DRAMs Gegenstand intensiver Untersuchungen in Richtung Massenproduktion.

Diese Halbleiterspeicherbauelemente sollten eine hohe Kapazität zum Auslesen und Einspeichern von Information besitzen. Da je­ doch der vierfache Integrationsfortschritt nur in einem 40%-Zu­ wachs an effektiver Chipfläche resultiert, verringert sich die Speicherzellenfläche effektiv auf ein Drittel ihres Ausgangs­ maßes. Dies bedingt, daß eine übliche Kondensatorstruktur in­ nerhalb dieser begrenzten Fläche keine genügend hohe Zellenka­ pazität mehr bereitstellen kann. Um größere Kapazitäten inner­ halb einer kleineren Fläche zu erzielen, wurden daher Verfahren vorgeschlagen, die üblicherweise eine Verringerung der Dicke der dielektrischen Schicht, die Verwendung eines Materials mit hoher Dielektrizitätskonstante als dielektrisches Material und die Erhöhung der effektiven Fläche für die Speicherelektroden der Kondensatoren beinhalten.

Wenn die Dicke der dielektrischen Schicht jedoch unter 10 nm vermindert wird, setzt dies die Zuverlässigkeit des Halbleiter­ speicherbauelements aufgrund von Leckströmen herab, die durch Fowler-Nordheim-Tunneln verursacht werden. Die Reduzierung der Dicke der dielektrischen Schicht ist daher nicht für die Her­ stellung von Speicherbauelementen hoher Kapazität geeignet.

Was die Verwendung eines hoch dielektrischen Materials für die dielektrische Schicht des Kondensators betrifft, so ist das di­ elektrische Material Ta₂O₅, das im Hinblick auf dreidimensiona­ le Speicherzellenstrukturen mit hohem Aspektverhältnis eine gu­ te Stufenbedeckung besitzt, Gegenstand ausführlicher Untersu­ chungen. Bislang resultierte jedoch die Verwendung einer Ta₂O₅- Dünnschicht in Bauelementen in einem hohen Leckstrom und einer geringen Durchbruchspannung. Um dem abzuhelfen, sind verschie­ dene Bemühungen zur Entwicklung anderer derartiger hoch dielek­ trischer Materialien unternommen worden, bislang konnten jedoch keine praktikablen Verfahren für deren Einsatz in Halbleiter­ speicherbauelementen erreicht werden.

Um größere Kapazitäten bei der oben erwähnten kleineren Zellen­ fläche zu erzielen, wurde daher das Verfahren zur Vergrößerung der effektiven Speicherelektrodenfläche am intensivsten un­ tersucht. Ausgehend von der üblichen planaren Kondensatorzelle wurden dreidimensionale Strukturen einer gestapelten Kondensa­ torzelle und einer vergrabenen Kondensatorzelle eingeführt, die nunmehr für 4Mb-DRAMs angewendet werden. Dieses Verfahren ge­ langt jedoch jenseits der 16Mb-DRAMs an seine Grenzen. In der gestapelten Kondensatorzelle werden aufgrund der gestapelten Kondensatorstruktur die Stufenunterschiede zu einem ernsthaften Problem, während bei der vergrabenen Kondensatorzelle durch das Herunterskalieren Leckströme zwischen Gräben auftreten. Es ist demgemäß schwierig, dieses Verfahren für 64Mb-DRAMs anzuwenden.

Zur Überwindung dieser Schwierigkeiten von DRAM-Zellen hoher Kapazität wurden daher Kondensatoren mit neuartiger Struktur, z. B. der gestapelte Grabenkondensator, der rippenförmig struk­ turierte Kondensator, der Kondensator mit Boxstruktur und der Kondensator mit ausgedehnter Stapelstruktur, vorgeschlagen. Die Möglichkeiten zur Erhöhung der Kapazität durch Verbesserung der Speicherelektrodenstruktur sind jedoch bei der Entwicklung von Bauelementen der nächsten Generation mit höherem Integrations­ grad aufgrund von Limitierungen durch Entwurfsregeln und der Komplizierung des Herstellungsvorgangs eingeschränkt. Dies er­ fordert die Entwicklung einer neuen Kondensatorstruktur zur Überwindung derartiger Schwierigkeiten.

Um dieser Forderung nachzukommen, ist vor kurzem ein Verfahren vorgeschlagen worden, bei dem die Vergrößerung der Kondensator­ kapazität nicht von der strukturellen Verbesserung der Spei­ cherelektrode abhängt, sondern auf der Ausbildung einer unebenen Oberfläche der Speicherelektrode beruht, so daß dadurch die für die Kapazität maßgebliche effektive Fläche der Speicherelektrode erhöht wird.

Zum Beispiel offenbart ein Artikel mit dem Titel "Capacitance- Enhanced Stacked-Capacitor with Engraved Storage Electrode for Deep Submicron DRAMs" (von T. Mine et al., Extended Abstract of the 21st Conference on Solid State Devices and Materials, Tokyo, 1989, S. 137-140) ein Verfahren, bei dem eine Mischung aus ei­ nem SOG(spin-on-glass)-Material und Fotolack auf eine Schicht aus polykristallinem Silizium (nachfolgend als Polysilizium be­ zeichnet) aufgebracht wird. Bei diesem Verfahren wird das SOG selektiv durch Verwendung einer gepufferten HF-Lösung entfernt, so daß Fotolackpartikel auf der Polysiliziumschicht verbleiben, und die Polysiliziumschicht wird anschließend unter Verwendung der Fotolackpartikel geätzt, um die Oberfläche der Polysilizi­ umschicht uneben zu machen.

Die US-Patentschrift 5.068.199 von Sandu offenbart ein Verfah­ ren, bei dem die Speicherelektrode eines Kondensators durch Verwendung einer porösen, leitfähigen Polysiliziumschicht ge­ bildet ist, wobei die Oberfläche der Speicherelektrode mittels Anodenoxidation uneben gemacht wird.

In der US-Patentschrift 5.112.773 von Tuttle ist ein Verfahren gezeigt, bei dem ein Material zur Erzeugung einer heterogenen Nukleation implantiert wird oder bei dem die Temperatur oder der Druck der Abscheidung erhöht werden, um eine homogene Nukleation der Siliziumquelle selbst hervorzurufen, wobei also das Polysilizium mittels Gasphasennukleation abgeschieden wird, um die Polysiliziumschicht uneben zu machen.

Ein weiteres Verfahren zur Bildung einer unebenen Polysilizium­ schicht durch geeignete Einstellung der Abscheidungsbedingungen für die Polysiliziumschicht sind in den Artikeln mit den Titeln "A New Stacked Capacitor Structure Using hemispherical-Grain (HSG) Polysilicon Electrodes" (von H. Watanabe et al., SSDM, 1990, S. 873-876) und "Fabrication of Storage Capacitance-En­ hanced Capacitor with a Rough Electrode" (von Yoshio Hayashide et al., SSDM, 1990, S. 869-872) vorgeschlagen worden. Bei den dort offenbarten Techniken wird eine Polysiliziumschicht mit unebener Oberfläche bei einer bestimmten Temperatur und unter einem bestimmten Druck aufgebracht und unter Verwendung der Po­ lysiliziumschicht eine Speicherelektrode gebildet, so daß die Oberfläche der Speicherelektrode aufgrund der unebenen Oberflä­ che der Polysiliziumschicht zwecks Vergrößerung der Zellenkapa­ zität erhöht ist. Speziell weist, wenn die für die Speicher­ elektrode verwendete Polysiliziumschicht bei 550°C (was der Phasenübergangstemperatur entspricht, bei der amorphes Silizium in Polysilizium übergeht) unter Verwendung einer chemischen Niederdruck-Gasphasenabscheidung (LPCVD) aufgetragen wird, die Oberfläche der erhaltenen Polysiliziumschicht halbkugelförmige Körner (nachfolgend als HSG- Polysiliziumschicht bezeichnet) auf, wodurch sich deren Oberfläche etwa verdoppelt. Hayashide et al. vermitteln die Lehre, daß sich die Kapazität auf etwa den eineinhalbfachen Wert derjenigen üblicher Polysiliziumelek­ troden erhöht, wenn die Speicherelektrode durch Abscheidung von Polysilizium bei 575°C gebildet wird. Darüber hinaus offenbart die japanische Offenlegungsschrift 1-42161 ein Verfahren, bei dem die gemäß obiger Methode hergestellte Polysiliziumschicht zur Bildung einer Speicherelektrode verwendet wird.

Wenn jedoch diese Verfahren zur unebenen Gestaltung der Spei­ cherelektrode unter Verwendung einer HSG-Polysiliziumschicht oder anderer Methoden angewendet werden, wird zwar die Ober­ fläche der Polysiliziumschicht ungefähr verdoppelt, die Erhö­ hung der Zellenkapazität ist jedoch derart beschränkt, daß die effektive Speicherelektrodenfläche zur Erreichung der in höchstintegrierten (VLSI-) Halbleiterspeicherbauelementen (ober­ halb 256Mb) erforderlichen Zellenkapazität nicht sichergestellt werden kann.

Um diese Schwierigkeit zu überwinden, haben Chin et al. (was einen der Erfinder der vorliegenden Anmeldung beinhaltet) ein Herstellungsverfahren für ein Halbleiterspeicherbauelement mit einer neuartig strukturierten Speicherelektrode, wie sie für VLSI-Halbleiterspeicherbauelemente erforderlich ist, erfunden und die Erfindung als US-Patentanmeldung Nr. 07/937.749 einge­ reicht.

Die Fig. 1, 2 und 3 sind schematische Darstellungen zur Erläu­ terung des in der obigen Patentanmeldung offenbarten Verfahrens und zeigen nur die Speicherelektrode, die dielektrische Schicht und die Plattenelektrode, welche die Komponenten eines Konden­ sators eines Halbleiterspeicherbauelements darstellen. Es ist für den Fachmann klar, daß bei Anwendung dieses Kondensators in einer wirklichen Speicherzelle die Speicherelektrode mit dem Source-Gebiet eines als Schaltelement fungierenden Transistors zu verbinden ist. Auf die Beschreibung und Darstellung des vor­ angehenden Schrittes, in dem die Speicherelektrode und das Source-Gebiet miteinander verbunden werden, braucht daher hier nicht weiter eingegangen werden.

Fig. 1 veranschaulicht einen Schritt zur Bildung einer Masken­ schicht (11). Hierzu wird zwecks Bildung einer Speicherelektro­ de ein Oxid auf einer leitfähigen Schicht (10) mit einer un­ ebenen Oberfläche bestehend aus Polysilizium mit halbkugelför­ migen Vorsprüngen zur Bildung der Maskenschicht (11) abgeschie­ den, die dicker ist als die Tiefe (d) von Senken (15) zwischen den halbkugelförmigen Vorsprüngen, so daß die Senken überdeckt sind. Dabei ist ein Transistor als ein Schaltbauelement in einer in der Figur nicht gezeigten Weise unter der leitfähigen Schicht (10) gebildet, die mit dem Source-Gebiet des Transistors verbunden ist.

Fig. 2 veranschaulicht einen Schritt zur Bildung einer Ätzmaske (11′) durch Zurückätzen der Maskenschicht (11). Nach Bildung der Maskenschicht (11) wird hierzu die die Maskenschicht (11) bildende Oxidschicht zurückgeätzt, bis der obere Teil der Ober­ fläche der halbkugelförmigen Vorsprünge aus Polysilizium frei­ liegt, so daß das die Maskenschicht (11) bildende Oxid in den Senken (15) zurückbleibt und dadurch die Ätzmaske (11′) bildet.

Fig. 3 veranschaulicht einen Schritt zur Erzeugung eines Kon­ densators durch Ätzen der leitfähigen Schicht (10) unter Ver­ wendung der Ätzmaske (11′). Genauer gesagt wird durch Ätzen der leitfähigen Schicht (10) bis zu einer vorbestimmten Tiefe unter Verwendung der in den Senken (15) zwischen den Vorsprüngen des Polysiliziums der leitfähigen Schicht (10) die in der Figur gezeigte Speicherelektrode (10′) erzeugt, die Mikrogräben und/ oder Mikrosäulen aufweist. Zur Vervollständigung des Kondensa­ tors werden eine dielektrische Schicht (12) und eine Platten­ elektrode (13) auf der Speicherelektrode (10′) gebildet.

Die Fig. 4 bis 9 veranschaulichen detaillierter ein Verfahrens­ beispiel zur Herstellung des in der obigen US-Patentanmeldung beschriebenen Halbleiterspeicherbauelements in aufeinanderfol­ genden Herstellungsstufen.

Fig. 4 veranschaulicht einen Schritt zur Erzeugung von Transi­ storen, einer Planarisierungsschicht (20) sowie einer ersten (21) und einer zweiten Isolationsschicht (22). Im einzelnen wird zunächst eine Feldoxidschicht (42) zur Festlegung der ak­ tiven Bereiche und der Isolationsbereiche auf einem Halbleiter­ substrat (40) eines ersten Leitfähigkeitstyps erzeugt. Mittels eines üblichen Prozesses werden Source-Gebiete (44) und Drain- Gebiete (46) innerhalb des aktiven Gebietes des Halbleitersub­ strats (40) gebildet. Zur Vervollständigung der Transistoren werden Gate-Elektroden (48) auf den aktiven Gebieten und Wort­ leitungen (48′) auf der Feldoxidschicht (42) erzeugt. Daraufhin wird die Planarisierungsschicht (20) durch Abscheidung eines isolierenden Materials, z. B. von Borphosphorglas (BPSG) oder eines Oxids, auf die gesamte Oberseite der resultierenden Struktur aufgebracht und dann planarisiert. Dann werden nach­ einander die erste Isolationsschicht (21), z. B. eine Nitrid­ schicht mit einer Dicke von ungefähr 50 nm bis 100 nm, und die zweite Isolationsschicht (22), z. B. eine Oxidschicht mit einer Dicke von ungefähr 100 nm bis 200 nm, auf die Planarisierungs­ schicht (20) aufgebracht. Das Bezugszeichen (49) bezeichnet hierbei eine Isolationsschicht zur Isolierung der Gate-Elektro­ den (48) und der Wortleitungen (48′). Die Nitridschicht der ersten Isolationsschicht (21) wird in einem späteren Schritt als Ätzstoppschicht verwendet.

Fig. 5 veranschaulicht einen Schritt zur Bildung von Kontaktlö­ chern (CH1) und einer ersten leitfähigen Schicht (24). Hierzu wird zunächst ein Fotolack auf die zweite Isolationsschicht (22) aufgetragen, um eine Fotolackschicht zu bilden, die dann unter Verwendung einer Maske belichtet wird. Die belichtete Fotolackschicht wird entwickelt und bildet dergestalt ein Foto­ lackmuster. Unter Verwendung des Fotolackmusters werden die zweite Isolationsschicht, die erste Isolationsschicht und die Planarisierungsschicht zur Bildung der Kontaktlöcher (CH1) zwecks Verbindung der als erste Kondensatorelektroden dienenden Speicherelektroden mit dem jeweiligen Source-Gebiet (44) eines Transistors geätzt. Anschließend wird das zur Erzeugung der Kontaktlöcher verwendete Fotolackmuster entfernt, wonach fremd­ atomdotiertes Polysilizium mit halbkugelförmigen Körnern in einer Dicke von 200 nm bis 600 nm auf der gesamten Oberseite der resultierenden Struktur abgeschieden wird, um die erste leitfähige Schicht (24) zu bilden. Die Oberfläche der leitfähi­ gen Schicht ist hierbei texturiert, wobei die Körner in engem Kontakt zueinander gehalten sind. Es ist jedoch auch unschäd­ lich, wenn die Körner etwas voneinander beabstandet sind.

Fig. 6 veranschaulicht einen Schritt zur Erzeugung eines Mu­ sters (24′) aus der ersten leitfähigen Schicht und einer drit­ ten Isolationsschicht (26). Hierfür wird zunächst ein Fotolack zur Bildung einer Fotolackschicht auf die erste leitfähige Schicht (24) aufgetragen. Die Fotolackschicht wird dann unter Verwendung einer Fotomaske belichtet und ihr belichteter Be­ reich zwecks Bildung eines vorbestimmten Fotolackmusters ent­ wickelt. Unter Verwendung dieses Fotolackmusters als Ätzmaske wird die erste leitfähige Schicht (24) geätzt, so daß das dar­ gestellte Muster (24′) der ersten leitfähigen Schicht entsteht. Anschließend wird das Fotolackmuster entfernt und ein Hochtemperaturoxid (HTO) in einer Dicke von z. B. 30 nm bis 100 nm auf der resultierenden Struktur zwecks Bildung der dritten Isolationsschicht (26) ganzflächig abgeschieden.

Fig. 7 veranschaulicht einen Schritt zum Ätzen der dritten Iso­ lationsschicht geätzt wird. Anschließend an die in Fig. 6 ge­ zeigte Herstellungsstufe wird zu diesem Zweck die resultierende Struktur ganzflächig zurückgeätzt, bis die oberen Bereiche der Körner des das Muster (24′) der ersten leitfähigen Schicht bildenden Polysiliziums freiliegen, wodurch eine Ätzmaske (26′) aus HTO in den Senken zwischen den Körnern des das Muster (24′) der ersten leitfähigen Schicht bildenden Polysiliziums entsteht. Dabei wird außerdem eine aus HTO bestehende Seitenwandabstands­ schicht (26a) an den Seitenwänden des Musters (24′) der ersten leitfähigen Schicht gebildet.

Fig. 8 veranschaulicht einen Schritt zur Erzeugung von Spei­ cherelektroden (SE). Zur Bildung der Speicherelektroden (SE) wird hierbei das Muster (24′) aus der ersten leitfähigen Schicht geätzt, wobei die Ätzmaske (26′), die in den Senken zwischen den halbkugelförmigen Körnern aus Polysilizium, aus dem das Muster (24′) der ersten leitfähigen Schicht besteht, gebildet ist, sowie die an den Seitenwänden des Musters (24′) der ersten leitfähigen Schicht erzeugte Seitenwandabstands­ schicht (26a) verwendet werden. Insbesondere wird das Muster (24′) der ersten leitfähigen Schicht im Bereich unterhalb der Ätzmaske nicht geätzt, so daß in den Bereichen, in denen die Ätzmaske nicht ausgebildet ist und daher die Polysiliziumkörner freiliegen, Mikrogräben erzeugt werden, um, wie in der Figur gezeigt, aus dem Muster der ersten leitfähigen Schicht Spei­ cherelektroden (SE) herzustellen, die Mikrogräben (MT) bzw. Mikrosäulen (MP) beinhalten. Das Ätzen des Polysiliziums, aus dem das Muster (24′) der ersten leitfähigen Schicht aufgebaut ist, wird hierbei mit einem Gasgemisch von HBr und Cl₂ durchge­ führt, das eine hohe Ätzselektivität bezüglich des als Ätzmaske verwendeten HTOs besitzt.

Fig. 9 veranschaulicht einen Schritt zur Bildung von Kondensa­ toren. Nach dem in Fig. 8 gezeigten Schritt werden die Ätzmaske (26′) und die Seitenwandabstandsschicht (26a), die beide aus HTO bestehen, mittels eines gepufferten Oxidätzmittels (BOE) oder einer verdünnten HF-Lösung entfernt, wonach eine dielek­ trische Schicht (30), z. B. eine ONO-Schicht mit einer Oxid/Nit­ rid/Oxid-Struktur oder eine NO-Schicht mit einer Nitrid/Oxid- Struktur, auf die gesamte Oberfläche der freiliegenden Spei­ cherelektrode aufgebracht wird. Daraufhin wird störstellendo­ tiertes Polysilizium auf der dielektrischen Schicht (30) abge­ schieden und zur Bildung einer Plattenelektrode (PE) struktu­ riert. Damit sind die Kondensatoren bestehend aus Speicher­ elektrode (SE), dielektrischer Schicht (30) und Plattenelektro­ de (PE) vervollständigt. Anschließend werden in nicht gezeigter Weise die Drain-Gebiete zur Erzeugung von Bitleitungen freige­ legt. Alternativ können die Bitleitungen auch vor der Bildung der ersten leitfähigen Schicht zur Erzeugung der Speicherelek­ trode angebracht werden.

In dem in obiger US-Patentanmeldung beschriebenen Verfahren zur Speicherelektrodenbildung wird ein zeitgenaues Ätzen (bei dem der Ätzschritt für eine vorbestimmte Zeitdauer durchgeführt wird) im Schritt zur Erzeugung der Ätzmaske für die Bildung der Mikrogräben angewendet. Aufgrund der Dickenvariation der als Ätzmaske verwendeten Maskenschicht (Bezugszeichen (11) und (26) in Fig. 1) und der Variation der Ätzrate je nach Ätzeinrichtung ist es jedoch schwierig, die Ätzmaske (Bezugszeichen (11′) in Fig. 2 und (26′) in Fig. 7) zur Erzeugung der Mikrogräben in einer vorbestimmten, einheitlichen Dicke auszubilden. Zudem bleibt die Zellenkapazität dadurch beschränkt, daß die Oberflä­ che der Speicherelektroden nur aufgrund der Bildung von Mikro­ gräben und/oder Mikrosäulen erhöht wird.

Der Erfindung liegt als technisches Problem die Schaffung eines Halbleiterspeicherbauelements mit einem Kondensator, das sehr zuverlässig ist und eine möglichst hohe Speicherelektrodenkapa­ zität aufweist, sowie eines effizienten Herstellungsverfahrens hierfür zugrunde.

Dieses Problem wird durch ein Halbleiterspeicherbauelement mit den Merkmalen des Patentanspruches 1 oder des Patentanspruchs 2 sowie durch ein Verfahren zur Herstellung eines derartigen Halbleiterspeicherbauelements mit den Merkmalen des Patentan­ spruchs 5 gelöst. Bei einem Halbleiterspeicherbauelement nach Anspruch 1 ist die effektive Speicherelektrodenfläche des Kon­ densators durch die Anordnung eines Elektrodenzusatzteils in einer horizontalen Rippenstruktur zusätzlich zur Ausbildung von Mikrogräben und/oder Mikrosäulen im Elektrodenhauptteil vergrö­ ßert. Eine alternative Vergrößerung der effektiven Speicher­ elektrodenfläche ergibt sich bei einem Halbleiterspeicherbau­ element nach Anspruch 2 durch die Bildung eines HSG-Polysili­ ziummusters an der äußeren Seitenfläche der Außenwand des Spei­ cherelektrodenhauptteils. Durch das Verfahren nach Anspruch 5 lassen sich solche Halbleiterspeicherbauelemente mit einem Kon­ densator herstellen, der eine einheitliche Kapazität unter Bil­ dung von Mikrogräben und/oder Mikrosäulen innerhalb einer er­ sten Elektrode aufweist, indem eine Ätzmaske mit einheitlicher Dicke angeordnet wird, wozu eine Ätzendpunkterkennungsschicht vorgesehen wird.

Eine Ausgestaltung der Erfindung nach Anspruch 6 macht es mög­ lich, die Ätzendpunkterkennungsschicht mittels der Abstands­ schichten von den darunterliegenden und den darüberliegenden Strukturen zu isolieren.

Durch eine Weiterbildung der Erfindung nach Anspruch 8 ist es möglich, aus der Ätzendpunkterkennungsschicht den rippenförmig strukturierten Elektrodenzusatzteil während des Ätzens der leitfähigen Struktur zu gewinnen.

Alternativ ist es auch möglich, gemäß Anspruch 9 ein isolieren­ des Material für die Ätzendpunkterkennungsschicht vorzusehen, wobei lediglich erforderlich ist, daß die Ätzrate dieses Mate­ rials von denjenigen Materialien verschieden ist, die für die zweite Abstandschicht sowie für die Maskenschicht verwendet werden.

In einer für die Bildung einer Stufe an einem oberen Rand des Elektrodenhauptteils bevorzugten Ausgestaltung der Erfindung wird nach Anspruch 13 ein Verfahren vorgesehen, bei dem die die Speicherelektroden bildende erste leitfähige Schicht zunächst unter Bildung von Vertiefungen nur teilweise geätzt und dann eine Seitenwandabstandsschicht an den Seitenwänden der Vertie­ fung angeordnet sowie anschließend das erste Muster der ersten leitfähigen Schicht zur Bildung individueller Speicherelektro­ denteile weiter geätzt wird. Mit dieser Methode läßt sich bei Vorsehen einer HSG-Polysiliziumschicht an den Seitenwänden des Speicherelektrodenhauptteils die Gefahr der Bildung von HSG-Po­ lysiliziumausläufern am unteren Rand des Elektrodenhauptteils verhindern, die besteht, wenn vor der Anbringung der HSG-Poly­ siliziumschicht die erste leitfähige Schicht in einem einstufi­ gen Ätzprozeß in die individuellen Speicherelektrodenteile strukturiert wird.

Bevorzugte Ausführungsformen der Erfindung sowie zu deren bes­ serem Verständnis frühere Ausführungsformen sind in den Zeich­ nungen dargestellt und werden nachfolgend beschrieben. Es zei­ gen:

Fig. 1 bis 3 schematische Querschnitte durch ein Halbleiter­ speicherbauelement zur Erläuterung eines Bei­ spiels für die in der US-Patentanmeldung Nr. 07/937.749 offenbarte Speicherelektrodenbildung,

Fig. 4 bis 9 Querschnitte durch ein Halbleiterspeicherbeuele­ ment gemäß der US-Patentanmeldung Nr. 07/937.749 in aufeinanderfolgenden Stufen seiner Herstel­ lung,

Fig. 10 bis 16 Querschnitte durch ein erstes erfindungsgemäßes Halbleiterspeicherbauelement in aufeinanderfol­ genden Stufen seiner Herstellung,

Fig. 17 bis 22 Querschnitte durch ein zweites erfindungsgemäßes Halbleiterspeicherbauelement in aufeinanderfol­ genden Stufen seiner Herstellung,

Fig. 23 eine Querschnittsansicht analog zu Fig. 19, die von einer Polysiliziumschicht des zweiten erfin­ dungsgemäßen Halbleiterspeicherbauelements mit halbkugelförmigen Körnern gebildete halbkugel­ förmige Polysiliziumausläufer zeigt, und

Fig. 24 bis 30 Querschnitte durch ein drittes erfindungsgemäßes Halbleiterspeicherbauelement in aufeinanderfol­ genden Stufen seiner Herstellung.

Ausführungsbeispiel 1

In den Fig. 10 bis 16 sind Querschnitte zur Erläuterung des er­ sten Ausführungsbeispiels eines erfindungsgemäßen Herstellungs­ verfahrens für ein Halbleiterspeicherbauelement dargestellt. Um das Problem nicht einheitlicher Zellenkapazität aufgrund der in der US-Patentanmeldung von Chin et al. offenbarten Verwendung zeitgenauen Ätzens zu lösen, zeigt dieses Beispiel ein Herstel­ lungsverfahren für einen Kondensator, das eine Ätzendpunkter­ kennungsschicht verwendet.

Fig. 10 veranschaulicht einen Schritt zur Bildung einer Ätz­ stoppschicht (56), einer ersten Abstandsschicht (58), einer Ätzendpunkterkennungsschicht (60), einer zweiten Abstands­ schicht (62), einer ersten leitfähigen Schicht (64) und einer Abdeckschicht (66). Im einzelnen wird zunächst eine Feldoxid­ schicht (42) auf einem Halbleitersubstrat (40) zur Unterteilung des Halbleitersubstrats (40) in aktive und isolierende Gebiete erzeugt. Dann werden in den aktiven Gebieten Transistoren ge­ bildet, die Source-Gebiete (44), Drain-Gebiete (46) und Gate- Elektroden (48) beinhalten. Weiterhin werden Bitleitungen (50) in jeweiligem Kontakt mit einem Drain-Gebiet eines Transistors angeordnet und eine Isolationsschicht (52) zur Isolierung der Transistoren von anderen (in nachfolgenden Prozessen gebilde­ ten) leitfähigen Schichten ganz flächig über die resultierende Struktur angebracht. Eine Schicht aus isolierendem Material mit Aufschmelzcharakteristik, wie z. B. Borphosphorglas (BPSG), wird aufgebracht, durch Wärmeeinwirkung aufgeschmolzen und planari­ siert, um eine Planarisierungsschicht (54) mit planarer Ober­ fläche zu bilden. Als nächstes wird ein Material, das eine hin­ sichtlich eines vorbestimmten Ätzvorgangs gegenüber dem Materi­ al der Planarisierungsschicht (54) verschiedene Ätzrate auf­ weist (wenn die Ätzrate des Materials A auf 1 gesetzt wird, sollte die Ätzrate des Materials B oberhalb von 4 liegen), z. B. Siliziumnitrid, in einer Dicke von ungefähr 30 nm bis 50 nm zwecks Bildung der Ätzstoppschicht (56) aufgebracht. Ein Mate­ rial mit einer hinsichtlich eines vorbestimmten Ätzprozesses gegenüber dem die Ätzstoppschicht (56) bildenden Material unterschiedlichen Ätzrate, z. B. ein Isolationsmaterial wie HTO, wird darauf in einer Dicke von ungefähr 50 nm bis 100 nm zwecks Bildung der ersten Abstandsschicht (58) aufgebracht. Darauf wiederum wird ein Material mit einer hinsichtlich eines vorbe­ stimmten Ätzvorgangs gegenüber dem Material der ersten Ab­ standsschicht (58) unterschiedlichen Ätzrate, z. B. ein isolie­ rendes Siliziumnitrid-Material oder ein leitfähiges Material wie störstellendotiertes Polysilizium (bevorzugt letzteres), in einer Dicke von ungefähr 50 nm bis 100 nm zwecks Bildung der Ätzendpunkterkennungsschicht (60) aufgebracht. Schließlich wird ein Material mit einer hinsichtlich eines vorbestimmten Ätzpro­ zesses gegenüber dem Material der Ätzendpunkterkennungsschicht (60) unterschiedlichen Ätzrate, z. B. ein Isolationsmaterial wie HTO, in einer Dicke von ungefähr 50 nm bis 100 nm zwecks Bil­ dung der zweiten Abstandsschicht (62) aufgebracht. Die erste (58) und die zweite Abstandsschicht (62) werden zur Isolierung der Ätzendpunkterkennungsschicht (60) gegenüber der darunter­ liegenden Struktur (d. h. der Ätzstoppschicht 56) und der darü­ berliegenden Struktur (beispielsweise die in einem nach folgen­ den Schritt zu bildende erste leitfähige Schicht 64) angeord­ net. Das übereinanderliegende Material wird dann teilweise im Bereich der Source-Gebiete (44) entfernt, um Kontaktlöcher zur Verbindung der Speicherelektroden mit dem jeweiligen Source-Ge­ biet zu erzeugen.

Daraufhin wird ein leitfähiges Material, z. B. störstellendo­ tiertes Polysilizium, in einer Dicke von ungefähr 200 nm bis 500 nm auf der resultierenden Struktur unter Anwendung eines Drucks von 1 bar bei 550°C unter Verwendung von mit Helium ver­ dünntem Silangas (20%-SiH₄) gemäß dem LPCVD-Verfahren abge­ schieden, woraufhin eine Polysiliziumschicht mit halbkugelför­ migen Körnern in einer Dicke von ungefähr 10 nm bis 250 nm aufgebracht wird. Anschließend wird As mit 3×10¹⁵ Ionen/cm² bei 40 keV bis 100 keV Ionenimplantationsenergie eindotiert, um die erste leitfähige Schicht (64) mit einer unebenen Oberfläche zu bilden, die eine Mehrzahl von Senken aufweist. Alternativ hier­ zu kann zuerst eine 100 nm dicke Polysiliziumschicht gebildet und eine 150 nm dicke Polysiliziumschicht mit halbkugelförmigen Körnern auf dieser Polysiliziumschicht abgeschieden und dann die Störstellendotierung in diese hinein vorgenommen werden, um dadurch die erste leitfähige Schicht (64) zu bilden. In einem weiteren alternativen Vorgehen kann eine die Störstellenatome beinhaltende Polysiliziumquelle verwendet werden, wodurch störstellendotiertes Polysilizium selbst zur Bildung der ersten leitfähigen Schicht (64) abgeschieden wird. Außerdem kann die erste leitfähige Schicht (64) durch die oben beschriebene übliche Methode gebildet werden.

Bei der Erzeugung des Polysiliziums mit halbkugelförmigen Kör­ nern ist es bevorzugt, daß die Ausdehnung (der Durchmesser) der Körner ungefähr 70 nm bis 150 nm beträgt. Anschließend wird ein Material mit einer hinsichtlich eines vorbestimmten Ätzprozes­ ses gegenüber dem Material der ersten leitfähigen Schicht (64) unterschiedlichen Ätzrate, z. B. ein Isolationsmaterial wie HTO, in einer Dicke von ungefähr 50 nm zwecks Bildung der Abdeck­ schicht (66) aufgebracht.

Fig. 11 veranschaulicht einen Schritt zur Bildung eines Musters (66a) der Abdeckschicht zwecks Erzeugung eines ersten Musters (64a) der ersten leitfähigen Schicht und von Stufen. Nach einer üblichen Methode wird zunächst ein Fotolackmuster (70) unter­ teilt in individuelle Zelleneinheiten auf der Abdeckschicht (66) gebildet. Unter Verwendung des Fotolackmusters (70) als Ätzmaske wird eine anisotrope Ätzung durchgeführt, bis die Oberfläche der zweiten Abstandsschicht (62) freiliegt, wobei nacheinander die Abdeckschicht (66) und die erste leitfähige Schicht (64) geätzt werden, um ein erstes Muster der Ab­ deckschicht und das erste Muster (64a) der ersten leitfähigen Schicht zu bilden. Dabei entsteht aus der ersten leitfähigen Schicht (64) das erste Muster (64a) dieser ersten leitfähigen Schicht, das in individuelle Zelleneinheiten unterteilt ist. Als nächstes wird das (nicht gezeigte) erste Muster der Abdeck­ schicht, das dieselbe Ausdehnung wie das im obigen Schritt ge­ bildete Fotolackmuster hat, unter Verwendung eines Oxidätzmit­ tels, wie z. B. eines BOE oder einer im Verhältnis 100 : 1 ver­ dünnten HF-Lösung, weiter teilweise geätzt, um ein zweites Mu­ ster (66a) der Abdeckschicht mit einer geringeren Größe als das erste Muster (64a) der ersten leitfähigen Schicht zur Herstel­ lung der Stufen zu bilden.

Fig. 12 veranschaulicht einen Schritt zur Bildung eines zweiten Musters (64b) der ersten leitfähigen Schicht als eine leitfähi­ ge Struktur. Nach dem in Fig. 11 gezeigten Schritt wird hierzu zunächst das Fotolackmuster (70) entfernt und das erste Muster (64a) der ersten leitfähigen Schicht unter Verwendung des zwei­ ten Musters (66a) der Abdeckschicht als Ätzmaske in eine Tiefe von ungefähr 50 nm geätzt, um das zweite Muster (64b) der er­ sten leitfähigen Schicht mit Stufen (H) an deren oberer Kante zu bilden, das eine leitfähige Struktur mit unebener Oberfläche mit einer Mehrzahl von Senken darstellt und in individuelle Zelleneinheiten unterteilt ist. Anschließend wird das zweite Muster (66a) der Abdeckschicht entfernt. Hierbei wird zudem der freiliegende Teil der zweiten Abstandsschicht (62) beseitigt, so daß ein Bereich der Ätzendpunkterkennungsschicht (60) um das zweite Muster (64b) der ersten leitfähigen Schicht herum freigelegt wird. Das Bezugszeichen (62a) markiert das Material der zweiten Abstandsschicht, das nach teilweiser Entfernung des freiliegenden Teils der zweiten Abstandsschicht (62) unterhalb des zweiten Musters (64b) der ersten leitfähigen Schicht übrig bleibt. Mit dieser Verfahrensweise werden die Stufen (H) erzeugt, wobei während der Erzeugung einer Ätzmaske zur Bildung von Mikrogräben eine Seitenwandabstandsschicht auf den Stufen als Ätzmaske zur Bildung einer Außenwandung erzeugt wird.

Fig. 13 veranschaulicht einen Schritt zur Bildung einer Masken­ schicht (72). Hierzu wird ein Material mit einer hinsichtlich eines vorbestimmten Ätzprozesses gegenüber dem Material der er­ sten leitfähigen Schicht (64) unterschiedlichen Ätzrate, z. B. ein Isolationsmaterial wie HTO, in einer Dicke von ungefähr 50 nm bis 100 nm auf die resultierende Struktur, in der das zweite Muster (64b) der ersten leitfähigen Schicht gebildet ist, auf­ gebracht, um die Maskenschicht (72) zu erzeugen. Die Dicke des auf dem zweiten Muster (64b) der ersten leitfähigen Schicht ge­ bildeten Teils der Maskenschicht (72) ist hierbei gleich groß wie diejenige des auf der Ätzendpunkterkennungsschicht (60) ge­ bildeten Teils der Maskenschicht (72).

Fig. 14 veranschaulicht einen Schritt zur Bildung einer Ätzmas­ ke (72a). Hierzu wird ein Zurückätzschritt durchgeführt, bei dem die Maskenschicht (72) das Ätzobjekt ist und die Oberfläche der Ätzendpunkterkennungsschicht (60) beobachtet wird, um die Ätzmaske (72a) zur Herstellung der Mikrogräben zu bilden. Gleichzeitig entstehen eine erste Seitenwandabstandsschicht (72b) auf den Stufen (H) als Ätzmaske zur Erzeugung der Außen­ wände sowie eine aus dem Material der Maskenschicht (72) beste­ hende zweite Seitenwandabstandsschicht (72c) an den Seitenwän­ den des zweiten Musters der ersten leitfähigen Schicht.

Hierbei kann der nach Bildung der Ätzmaske freigelegte Oberflä­ chenteil des zweiten Musters (64b) der ersten leitfähigen Schicht dahingehend kontrolliert werden, daß er gleichmäßig verläuft, wozu der auf der Ätzendpunkterkennungsschicht (60) gebildete Teil der Maskenschicht (72) verwendet wird. Mit ande­ ren Worten kann durch Einstellen einer gleichförmigen Dicke des zweiten Musters (64b) der ersten leitfähigen Schicht und der Maskenschicht (72) auf der Ätzendpunkterkennungsschicht (60) die Dicke der Ätzmaske (72a) zur Erzeugung der Mikrogräben, die sich in den Vertiefungen des zweiten Musters (64b) der ersten leitfähigen Schicht befindet, so kontrolliert werden, daß sie nach dem Ätzen der Maskenschicht (72) einheitlich ist.

Fig. 15 veranschaulicht einen Schritt zur Bildung eines Elek­ trodenhauptteils (64c). Hierzu wird unter Verwendung der Ätz­ maske (72a), der ersten (72b) und der zweiten Seitenwandab­ standsschicht (72c), die aus der Maskenschicht (72) resultie­ ren, ein anisotroper Ätzprozeß mit dem zweiten Muster (64b) der ersten leitfähigen Schicht als Ätzobjekt durchgeführt, um den Elektrodenhauptteil (64c) mit darin ausgebildeten Mikrogräben (MT) und/oder Mikrosäulen (MP) sowie die die Mikrogräben und/ oder Mikrosäulen umgebende Außenwand zu bilden.

Wenn hierbei die Ätzendpunkterkennungsschicht (60) wie die er­ ste leitfähige Schicht aus Polysilizium besteht, wird während des anisotropen Ätzens zur Bildung des Elektrodenhauptteils (64c) auch ein freigelegter Teil der Ätzendpunkterkennungs­ schicht (60) zwischen benachbarten Teilen der zweiten Seiten­ wandabstandsschicht (72c) abgeätzt, so daß die Ätzendpunkter­ kennungsschicht (60) einen Elektrodenzusatzteil (60a) in Rip­ penstruktur bildet, der unterhalb des Elektrodenhauptteils (64c) liegt, in individuelle Zelleneinheiten unterteilt und elektrisch mit einem Säulenelektrodenteil (64′) verbunden ist. Dies vergrößert die Gesamtoberfläche der Speicherelektrode und damit die Kapazität. Es ist daher bevorzugt, daß die Ätzend­ punkterkennungsschicht (60) aus einem leitfähigen Material besteht.

Dieser Schritt vervollständigt eine Speicherelektrode (90), die einen Elektrodenhauptteil (64c) mit einer Mehrzahl darin gebil­ deter Mikrogräben (MT) und/oder Mikrosäulen (MP) und mit einer die Mikrogräben und/oder Mikrosäulen umgebenden Außenwand, ei­ nen Elektrodensäulenteil (64′), der den Elektrodenhauptteil (64c) trägt und selbigen elektrisch mit dem Source-Gebiet (44) eines zugehörigen Transistors verbindet, sowie einen Elektro­ denzusatzteil (60a) in Rippenstruktur aufweist, der unterhalb des Elektrodenhauptteils (64c) liegt und elektrisch mit dem Elektrodensäulenteil (64′) verbunden ist. Der Elektrodensäulen­ teil (64′) ist hierbei durch den mittleren Bereich des Elektro­ denzusatzteils (60a) hindurchgeführt. Da der Elektrodenzusatz­ teil (60a) durch Ätzen der Ätzendpunkterkennungsschicht (60) unter Verwendung der zweiten Seitenwandabstandsschicht (72c) als Ätzmaske gebildet ist, ist er breiter als der Elektroden­ hauptteil (64c). Die die Mikrogräben und/oder Mikrosäulen umge­ bende Außenwand ist unterhalb der auf den Stufen (H) erzeugten ersten Seitenwandabstandsschicht (72b) gebildet. Die Oberseite der Außenwand liegt daher tiefer als die Oberseite der Mikro­ säulen.

Fig. 16 veranschaulicht einen Schritt zur Bildung einer dielek­ trischen Schicht (92) und einer Plattenelektrode (94). Nach Durchführen des Schrittes von Fig. 15 werden hierfür zunächst die Ätzmaske (72a) und die erste (72b) und zweite Seitenwandab­ standsschicht (72c) entfernt. Gleichzeitig wird hierdurch auch die auf der Ätzstoppschicht (56) gebildete erste Abstands­ schicht (58) entfernt. Als nächstes wird ein dielektrisches Ma­ terial auf die gesamte Oberfläche der Speicherelektroden (90) zur Bildung der dielektrischen Schicht (92) aufgebracht. Dann wird ein leitfähiges Material, z. B. störstellendotiertes Poly­ silizium, auf der gesamten Oberfläche der erhaltenen Struktur zur Bildung einer zweiten leitfähigen Schicht abgeschieden, die nachfolgend zur Bildung der Plattenelektrode (94) strukturiert wird. Dies vervollständigt die Herstellung des erfindungsgemä­ ßen Kondensators.

Obgleich in diesem Beispiel der Herstellungsprozeß unter sepa­ rater Bildung der Ätzendpunkterkennungsschicht (60) auf der er­ sten Abstandsschicht (58) durchgeführt wird, ist es auch mög­ lich, ohne Bildung einer separaten Schicht zur Ätzendpunkter­ kennung die auf der Planarisierungsschicht gebildete Ätzstopp­ schicht (56) als Ätzendpunkterkennungsschicht zu verwenden.

Ausführungsbeispiel 2

Anhand der Fig. 17 bis 22 wird nun das zweite Ausführungsbei­ spiel zur Herstellung eines Halbleiterspeicherbauelements gemäß der Erfindung beschrieben.

Dieses Beispiel zeigt eine Technik zur Erhöhung der Zellenkapa­ zität durch Erzeugung eines HSG-Polysiliziummusters mit feinen halbkugelförmigen Körnern an den seitlichen Außenflächen der Außenwand eines Elektrodenhauptteils nach Art des ersten Aus­ führungsbeispiels.

Fig. 17 veranschaulicht einen Schritt zur Bildung eines ersten Abdeckschichtmusters (66a) zur Bildung eines ersten Musters (64a) der ersten leitfähigen Schicht und von Stufen. Insbe­ sondere wird, wie zum Ausführungsbeispiel 1 beschrieben, zu­ nächst eine Feldoxidschicht (42) auf einem Halbleitersubstrat (40) zur Unterteilung desselben in aktive Gebiete und Isola­ tionsgebiete gebildet. Dann wird in jedem aktiven Gebiet ein Transistor mit einem Source-Gebiet (44), einem Drain-Gebiet (46) und einer Gate-Elektrode (48) erzeugt. Eine Isolations­ schicht (53) zur Isolierung der Gate-Elektroden wird auf die resultierende Struktur aufgebracht. Eine Schicht aus isolieren­ dem Material mit Aufschmelzcharakteristik, z. B. BPSG, wird ab­ geschieden, durch Wärmeeinwirkung aufgeschmolzen und planari­ siert, um eine Planarisierungsschicht (54) mit planarer Ober­ seite zu bilden. Als Nächstes wird mit demselben Vorgehen wie im Beispiel I Siliziumnitrid in einer Dicke von ungefähr 30 nm bis 50 nm zur Bildung einer Ätzstoppschicht (56) und HTO in ei­ ner Dicke von ungefähr 50 nm bis 100 nm zur Bildung einer er­ sten Abstandsschicht (58) aufgebracht. Anschließend wird stör­ stellendotiertes Polysilizium in einer Dicke von ungefähr 50 nm bis 100 nm zur Bildung einer Ätzendpunkterkennungsschicht (60) aufgetragen. Dann wird zur Bildung einer zweiten Abstands­ schicht (62) ein isolierendes Material, z. B. HTO, in einer Dicke von ungefähr 50 nm bis 100 nm aufgebracht. Die übereinan­ derliegenden Materialien werden teilweise im Bereich der Sour­ ce-Gebiete (44) zur Bildung von Kontaktlöchern für die Kontak­ tierung der Speicherelektroden mit dem jeweiligen Source-Gebiet entfernt. Als nächstes wird Polysilizium in einer Dicke von un­ gefähr 200 nm bis 500 nm auf der resultierenden Struktur abge­ schieden und störstellendotiert, um eine (nicht gezeigte) erste leitfähige Schicht mit einer unebenen Oberfläche zu bilden, die eine Mehrzahl von Senken aufweist.

Anschließend wird ein isolierendes Material, z. B. HTO, in einer Dicke von ungefähr 50 nm zur Bildung einer (nicht gezeigten) Abdeckschicht auf die erste leitfähige Schicht aufgebracht. Da­ nach wird nach einer konventionellen Methode ein in individuel­ le Zelleneinheiten unterteiltes Fotolackmuster (70) auf der Ab­ deckschicht erzeugt. Unter Verwendung des Fotolackmusters (70) als Ätzmaske und der Oberseite der zweiten Abstandsschicht (62) zur Ätzendpunkterkennung wird ein anisotroper Ätzvorgang durch­ geführt, wodurch nacheinander die Abdeckschicht und die erste leitfähige Schicht zur Bildung eines (nicht gezeigten) ersten Abdeckschichtmusters und eines ersten Musters (64a) der ersten leitfähigen Schicht erzeugt werden, die in individuelle Zellen­ einheiten unterteilt sind. Als nächstes wird unter Verwendung einer Oxidätzlösung, z. B. einem BOE oder einer im Verhältnis 100 : 1 verdünnten HF-Lösung das erste Abdeckschichtmuster, das aufgrund des Ätzens im obigen Schritt dieselbe Ausdehnung be­ sitzt wie das Fotolackmuster (70), weiter teilweise geätzt, wo­ durch ein zweites Abdeckschichtmuster (66a) zur Herstellung von Stufen entsteht. Hierbei wird, obwohl dies im ersten Beispiel nicht beschrieben wurde, während des Ätzens zur Bildung des zweiten Abdeckschichtmusters (66a) die zwischen dem ersten Muster (64a) der ersten leitfähigen Schicht freiliegende Ober­ fläche der zweiten Abstandsschicht (62) ebenfalls teilweise ge­ ätzt, da die Abdeckschicht aus dem gleichen Material besteht wie die zweite Abstandsschicht (62).

Fig. 18 veranschaulicht einen Schritt zur Bildung eines zweiten Musters (64b) der ersten leitfähigen Schicht als eine leitfähi­ ge Struktur und einer aus feinen halbkugelförmigen Körnern auf­ gebauten HSG-Polysiliziumschicht (76). Nach dem in Fig. 17 ge­ zeigten Schritt wird hierzu zunächst das Fotolackmuster (70) entfernt und das erste Muster (64a) der ersten leitfähigen Schicht unter Verwendung des ersten Abdeckschichtmusters (66a) als Ätzmaske in eine Tiefe von ungefährt 50 nm geätzt, um das zweite Muster (64b) der ersten leitfähigen Schicht mit Stufen (H) an dessen oberem Rand zu bilden, wobei das Muster eine leitfähige Struktur darstellt, die in individuelle Zellenein­ heiten unterteilt ist und eine unebene Oberfläche mit einer Mehrzahl von Senken aufweist. Mit derselben Vorgehensweise wie für die Bildung der ersten leitfähigen Schicht werden eine Polysiliziumschicht (76) mit feinen halbkugelförmigen Körnern (kleiner als diejenige der ersten leitfähigen Schicht) mit einer Ausdehnung von ungefähr 10 nm bis 50 nm (nachfolgend als feine HSG-Polysiliziumschicht bezeichnet) auf der gesamten Oberseite der resultierenden Struktur erzeugt und Störstellen in diese implantiert.

Fig. 19 veranschaulicht einen Schritt des Zurückätzens der fei­ nen HSG-Polysiliziumschicht (76). Die feine HSG-Polysilizium­ schicht (76) wird hierbei dergestalt zurückgeätzt, daß die fei­ nen halbkugelförmigen Körner nur an den Seitenwänden des zwei­ ten Musters (64b) der ersten leitfähigen Schicht verbleiben. Das zweite Abdeckschichtmuster (66a) wird daraufhin entfernt. Dabei wird die freiliegende Oberfläche der zweiten Abstands­ schicht (62) weiter teilweise entfernt, so daß Bereiche der Ätzendpunkterkennungsschicht (60) zwischen benachbarten Teilen des zweiten Musters (64b) der ersten leitfähigen Schicht, die jeweils die feinen halbkugelförmigen Körner an ihren Seiten­ wänden aufweisen, freigelegt wird und ein Rest (62a) der ersten Abstandsschicht (62) unterhalb des zweiten Musters (64b) der ersten leitfähigen Schicht gebildet wird. Das Bezugszeichen (76a) bezeichnet das feine HSG-Polysiliziummuster, das an den Seitenwänden des zweiten Musters (64b) der ersten leitfähigen Schicht entsteht.

Fig. 20 veranschaulicht einen Schritt zur Erzeugung einer Ätz­ maske (72a). Wie im ersten Ausführungsbeispiel gezeigt, wird hierfür ein Maskenmaterial, wie z. B. HTO, in einer Dicke von ungefähr 50 nm bis 100 nm auf die resultierende Struktur, die das zweite Muster (64b) der ersten leitfähigen Schicht beinhal­ tet, ganzflächig aufgebracht, um eine Maskenschicht zu bilden. Dann wird ein Zurückätzschritt, bei dem die Maskenschicht als Ätzobjekt und die Oberseite der Ätzendpunkterkennungsschicht (60) als Ätzendpunkt fungiert, durchgeführt, um die Ätzmaske (72a) in den Senken zur Herstellung der Mikrogräben zu erzeugen. Hierbei wird, wie im ersten Beispiel gezeigt, eine erste Seitenwandabstandsschicht (72b) zur Bildung der zylindrischen Außenwand auf den Stufen (H) und eine zweite Seitenwandabstandsschicht (72c) aus dem Material der Maskenschicht auf den Seitenwänden des zweiten Musters der er­ sten leitfähigen Schicht erzeugt.

Fig. 21 veranschaulicht einen Schritt zur Bildung von Speicher­ elektroden (90). Unter Verwendung der aus der Maskenschicht (72) gewonnenen Ätzmaske (72a), ersten (72b) und zweiten Sei­ tenwandabstandsschicht (72c) wird ein anisotroper Ätzvorgang durchgeführt, bei dem das zweite Muster (64b) der ersten leit­ fähigen Schicht das Ätzobjekt ist, um einen Elektrodenhauptteil (64c) zu erzeugen, der darin gebildete Mikrogräben (MT) und/ oder Mikrosäulen (MP) und eine die darin gebildeten Mikrogräben und/oder Mikrosäulen umgebende Außenwand besitzt. Wie im ersten Ausführungsbeispiel gezeigt, wird, da die Ätzendpunkterken­ nungsschicht (60) aus Polysilizium besteht, während des aniso­ tropen Ätzvorgangs zur Bildung des Elektrodenhauptteils (64c) auch die zwischen benachbarten Seitenwandabstandsschichtteilen (72c) freiliegende Ätzendpunkterkennungsschicht (60) teilweise geätzt, so daß die Ätzendpunkterkennungsschicht (60) einen jeweiligen Elektrodenzusatzteil (60a) in Rippenstruktur bildet, der unterhalb des jeweiligen Elektrodenhauptteils (64c) liegt, in individuelle Zelleneinheiten unterteilt und elektrisch mit dem jeweiligen Elektrodensäulenteil verbunden ist. Daraufhin werden die Ätzmaske (72a) sowie die Seitenwandabstandsschichten (72b und 72c) entfernt. Dabei wird auch die auf der Ätzstopp­ schicht (56) gebildete erste Abstandsschicht (58) beseitigt.

Dieser Schritt vervollständigt Speicherelektroden (90), die je­ weils einen Elektrodenhauptteil (64c) mit einer Mehrzahl darin gebildeter Mikrogräben und/oder Mikrosäulen und einer die Mik­ rogräben und/oder Mikrosäulen umgebenden Außenwand, ein an der seitlichen Außenfläche der Außenwand gebildetes HSG-Polysili­ ziummuster (76a), einen den Elektrodenhauptteil (64c) tragenden und denselben elektrisch mit einem Source-Gebiet (44) eines Transistors verbindenden Elektrodensäulenteil (64′) sowie einen unterhalb des Elektrodenhauptteils (64c) gebildeten und elek­ trisch mit dem Elektrodensäulenteil (64′) verbundenen Elektro­ denzusatzteil (60a) in Rippenstruktur aufweisen. Dabei durch­ dringt der Elektrodensäulenteil (64′) den mittleren Bereich des Elektrodenzusatzteils (60a). Des weiteren ist der Elektroden­ zusatzteil, da er durch Ätzen der Ätzendpunkterkennungsschicht unter Verwendung der zweiten Seitenwandabstandsschicht (72c) als Ätzmaske gebildet ist, breiter als der Elektrodenhauptteil (64c).

Fig. 22 veranschaulicht einen Schritt zur Bildung einer dielek­ trischen Schicht (92) und einer Plattenelektrode (94). Nach dem in Fig. 21 gezeigten Schritt wird hierzu ein dielektrisches Ma­ terial auf die gesamte Oberfläche der Speicherelektroden (90) zur Bildung der dielektrischen Schicht (92) aufgebracht. An­ schließend wird ein leitfähiges Material, z. B. störstellendo­ riertes Polysilizium, auf der gesamten Oberfläche der resultie­ renden Struktur abgeschieden, um eine zweite leitfähige Schicht zu bilden, die dann zur Bildung der Plattenelektrode (94) strukturiert wird. Dies vervollständigt den erfindungsgemäßen Kondensator.

Ausführungsbeispiel 3

In dem in Fig. 17 des zweiten Ausführungsbeispiels gezeigten Schritt wird ein Teil der freigelegten Oberfläche der zweiten Abstandsschicht entfernt, wodurch randseitig an der Unterseite des jeweiligen breiteren oberen Teils des ersten Musters der ersten leitfähigen Schicht ein Hohlraum entsteht. Wenn in die­ sem Fall gemäß Fig. 18 die feine HSG-Polysiliziumschicht mit den feinen halbkugelförmigen Körnern gebildet wird, füllt die Polysiliziumschicht diese Hohlräume. Nachfolgend wird obige Polysiliziumschicht zurückgeätzt und das Abdeckschichtmuster (Bezugszeichen (66a) in Fig. 18) zur Bildung der Stufen be­ seitigt, so daß die zweite Abstandsschicht bis auf deren Rest­ teile (62a) entfernt wird. Dabei bleibt das die Hohlräume fül­ lende HSG-Polysiliziummaterial am unteren Rand des breiteren oberen Teils des zweiten Musters der ersten leitfähigen Schicht zurück, so daß ein aus HSG-Polysilizium bestehender Saum ent­ steht, der nachfolgend als HSG-Polysiliziumausläufer bezeichnet wird.

Der Querschnitt in Fig. 23 veranschaulicht die Bildung eines HSG-Polysiliziumausläufers (T), der aus der im Beispiel 2 ge­ zeigten feinen HSG-Polysiliziumschicht entsteht. In dem Fall, in dem der HSG-Polysiliziumausläufer gebildet wird, werden, wenn in einem nachfolgenden Schritt Polysilizium zur Bildung der zweiten leitfähigen Schicht abgeschieden wird, Hohlräume in der zweiten Polysiliziumschicht erzeugt, die die Zuverlässig­ keit des Kondensators verschlechtern. Um daher die Bildung des HSG-Ausläufers zu verhindern, werden in diesem dritten Ausfüh­ rungsbeispiel die Stufen des Musters der ersten leitfähigen Schicht durch Ätzen unter Verwendung einer Seitenwandabstands­ schicht und nicht wie im Fall des Beispiels 2 unter Verwendung des gegenüber dem Musters des ersten leitfähigen Schicht schmä­ leren zweiten Abdeckschichtmusters gebildet.

Die Querschnitte aus aufeinanderfolgenden Herstellungsstufen in den Fig. 24 bis 30 veranschaulichen das dritte Ausführungsbei­ spiel eines Verfahrens zur Herstellung eines Halbleiterspei­ cherbauelements gemäß der Erfindung.

Die Fig. 24 veranschaulicht einen Schritt zur Bildung einer er­ sten leitfähigen Schicht (64), die eine unebene Oberfläche mit einer Mehrzahl von Senken aufweist, sowie einer Abdeckschicht (66). In dieser Figur repräsentieren dieselben Bezugszeichen gleiche Elemente wie in den Ausführungsbeispielen 1 und 2. In diesem Beispiel werden die aus störstellendotiertem Poly­ silizium bestehende erste leitfähige Schicht (64) und die aus HTO bestehende Abdeckschicht (66) in derselben Weise gebildet wie in den Ausführungsbeispielen 1 und 2 mit der Ausnahme, daß zusätzlich ein Schritt zur Bildung von Bitleitungen (50) nach Bildung der Gate-Elektroden (48) und der Gate-Isolationsschicht (52) und vor Bildung der Planarisierungsschicht (54) durchge­ führt wird.

Fig. 25 veranschaulicht einen Schritt zur Bildung eines Abdeck­ schichtmusters (66b) und zur erstmaligen Ätzung der ersten leitfähigen Schicht (64). Speziell wird hierbei ein Fotolack auf die Abdeckschicht (66) zur Bildung einer (nicht gezeigten) Fotolackschicht aufgebracht, die dann nach einer üblichen Tech­ nik belichtet und entwickelt wird, um ein in individuelle Zel­ leneinheiten unterteiltes (nicht gezeigtes) Fotolackmuster zu erzeugen. Unter Verwendung des Fotolackmusters als Ätzmaske wird die Abdeckschicht (66) zur Bildung des Abdeckschichtmu­ sters (66b) geätzt. Dabei wird auch die erste leitfähige Schicht (64) teilweise bis in eine Tiefe von ungefähr 50 nm geätzt, um ein erstes Muster (64b) der ersten leitfähigen Schicht zu erhalten, in dem, wie in der Figur dargestellt, Ver­ tiefungen (G) im Bereich der Zellengrenzen ausgebildet werden. Daraufhin wird das Fotolackmuster abgelöst.

Fig. 26 veranschaulicht einen Schritt zur Bildung einer zweiten Abdeckschicht (74). Ein Material mit einer hinsichtlich eines vorbestimmten Ätzprozesses gegenüber dem Material der ersten leitfähigen Schicht unterschiedlichen Ätzrate, z. B. ein Oxid wie HTO, wird in der gewünschten Dicke (normalerweise 50 nm bis 150 nm) auf der gesamten Oberseite der resultierenden Struktur mit dem die Vertiefungen (G) aufweisenden ersten Muster (64d) der ersten leitfähigen Schicht und dem darauf gebildeten ersten Abdeckschichtmuster (66b) aufgebracht, um dadurch die zweite Abdeckschicht (74) zu erzeugen.

Fig. 27 veranschaulicht einen Schritt zur Bildung einer Seiten­ wandabstandsschicht (74a) an den Seitenwänden der Vertiefungen (G) des ersten Musters (64d) der ersten leitfähigen Schicht und zur weiteren Strukturierung des ersten Musters (64d) der ersten leitfähigen Schicht zwecks Bildung eines in individuelle Zel­ leneinheiten unterteilten zweiten Musters (64e) der ersten leitfähigen Schicht. Im einzelnen wird hierfür zunächst mit der zweiten Abdeckschicht (74) als Ätzobjekt ein anisotroper Ätz­ vorgang durchgeführt, um die Seitenwandabstandsschicht (74a) an den Seitenwänden der Vertiefungen (G) des ersten Musters (64d) der ersten leitfähigen Schicht zu bilden. Mit dem ersten Muster (64d) der ersten leitfähigen Schicht als Ätzobjekt wird unter Verwendung des Abdeckschichtmusters (66b) und der Seitenwand­ abstandsschicht (74a) als Ätzmaske ein anisotroper Ätzvorgang durchgeführt, um das zweite Muster (64e) der ersten leitfähigen Schicht als eine leitfähige Struktur zu erzeugen, die in indi­ viduelle Zelleneinheiten unterteilt ist und Stufen in ihrem oberen Bereich sowie eine unebene Oberfläche mit einer Mehrzahl von Senken aufweist. Da das erste Muster (64d) der ersten leitfähigen Schicht unter Verwendung der Seitenwandabstands­ schicht (74a) nur so lange geätzt wird, bis die Oberseite der zweiten Abstandsschicht (62) frei liegt, werden nach dem Ätzen keine Hohlräume wie im Beispiel 2 unterhalb des zweiten Musters (64e) der ersten leitfähigen Schicht gebildet.

Fig. 28 veranschaulicht einen Schritt zur Bildung einer HSG-Po­ lysiliziumschicht (76) mit feinen halbkugelförmigen Körnern. Auf dieselbe Art und Weise wie im zweiten Beispiel wird hierzu die feine HSG-Polysiliziumschicht (76) störstellendotiert und mit einer Korngröße von ungefähr 10 nm bis 50 nm auf die gesam­ ten Oberfläche der gemäß Fig. 27 erhaltenen Struktur aufge­ bracht.

Fig. 29 veranschaulicht einen Schritt zum Zurückätzen der HSG- Polysiliziumschicht (76) mit den feinen halbkugelförmigen Kör­ nern und zur Bildung einer Ätzmaske (78a) zur Erzeugung von Mikrogräben und/oder Mikrosäulen. Im einzelnen werden hierfür die in Fig. 28 erhaltene feine HSG-Polysiliziumschicht (76) unter Belassung eines feinen HSG-Polysiliziummusters (76a) an den Seitenwänden des zweiten Musters (64e) der ersten leitfähi­ gen Schicht zurückgeätzt und daraufhin das Abdeckschichtmuster (66b) und die Seitenwandabstandsschicht (74a) beseitigt. Dies realisiert ein zweites Muster (64e) der ersten leitfähigen Schicht, das Stufen (H) aufweist und an dessen Seitenwänden das feine HSG-Polysiliziummuster (76a) gebildet ist. Hierbei wird die zweite Abstandsschicht in den frei liegenden Bereichen zwischen benachbarten Teilen des zweiten Musters (64e) der ersten leitfähigen Schicht entfernt, wodurch ein Rest (62a) der zweiten Abstandsschicht unterhalb des zweiten Musters (64e) der ersten leitfähigen Schicht verbleibt.

Als nächstes wird ein Material mit einer hinsichtlich eines vorbestimmten Ätzprozesses gegenüber dem Material der ersten leitfähigen Schicht (64) unterschiedlichen Ätzrate, z. B. ein Oxid wie HTO, in einer Dicke von ungefähr 50 nm bis 100 nm auf die gesamte Oberseite der resultierenden Struktur zur Bildung einer (nicht gezeigten) Maskenschicht aufgebracht, die darauf­ hin zurückgeätzt wird, bis die oberen Teile der Körner des zweiten Musters (64e) der ersten leitfähigen Schicht teilweise freiliegen, wodurch eine aus dem Material der Maskenschicht be­ stehende Ätzmaske (78a) in den Senken des zweiten Musters (64e) der ersten leitfähigen Schicht gebildet wird. Hierbei wird außerdem eine Seitenwandabstandsschicht (78b) aus dem Material der Maskenschicht auf den Stufen und an den Seitenwänden des zweiten Musters (64e) der ersten leitfähigen Schicht gebildet. Das Zurückätzen wird unter Verwendung einer Ätzendpunkterken­ nung mittels der Schicht (60) durchgeführt.

Fig. 30 veranschaulicht einen Schritt der aufeinanderfolgenden Bildung jeweiliger Speicherelektroden (90), einer dielektri­ schen Schicht (92) und einer Plattenelektrode (94) zur Vervoll­ ständigung der jeweiligen Kondensatoren. Im einzelnen wird hierfür das zweite Muster (64e) der ersten leitfähigen Schicht, dessen oberste Bereiche frei liegen, unter Verwendung der Ätz­ maske (78a) und der Seitenwandabstandsschicht (78b) in eine vorbestimmte Tiefe zur Bildung jeweiliger Speicherelektroden (90) geätzt, die jeweils einen Elektrodenhauptteil (64f) mit darin gebildeten Mikrogräben (MT) und/oder Mikrosäulen (MP) und einer die Mikrogräben und/oder die Mikrosäulen umgebenden, zy­ lindrischen Außenwand sowie mit einem an der äußeren Seitenflä­ che der Außenwand gebildeten feinen HSG-Polysiliziummuster (76a) aufweisen. Wenn hierbei die Ätzendpunkterkennungsschicht (60) aus Polysilizium aufgebaut ist, wird auch sie während des Ätzens des zweiten Musters (64e) der ersten leitfähigen Schicht geätzt und dadurch in individuelle Zelleneinheiten unterteilt, wodurch sie jeweilige, elektrisch mit dem zugehörigen Elektro­ denhauptteil (64f) verbundene Elektrodenzusatzteile (69a) in Rippenstruktur ausbildet.

Dieser Schritt vervollständigt die Herstellung von Speicher­ elektroden (90), die jeweils einen Elektrodenhauptteil (64f) mit einer Mehrzahl darin gebildeter Mikrogräben und/oder Mikro­ säulen und einer die Mikrogräben und/oder Mikrosäulen umgeben­ den Außenwand, ein an den äußeren Seitenflächen der Außenwand gebildetes, feines HSG-Polysiliziummuster (76a), einen den Elektrodenhauptteil (64f) tragenden und denselben elektrisch mit dem zugehörigen Source-Gebiet (44) eines Transistors ver­ bindenden Elektrodensäulenteil (64′) sowie einen unterhalb des Elektrodenhauptteils (64f) gelegenen und elektrisch mit dem Elektrodensäulenteil (64′) verbundenen Elektrodenzusatzteil (60a) in Rippenstruktur aufweisen. Dabei durchdringt der Elek­ trodensäulenteil (64′) den mittleren Bereich des Elektrodenzu­ satzteils (60a). Außerdem ist der Elektrodenzusatzteil (60a), da er durch Ätzen der Ätzendpunkterkennungsschicht unter Verwendung der Seitenwandabstandsschicht (78b) als Ätzmaske gebildet wird, breiter als der Elektrodenhauptteil (64f).

Anschließend werden die Ätzmaske (78a) und die Seitenwandab­ standsschicht (78b) entfernt. Hierbei werden auch die erste Ab­ standsschicht und der verbliebene Rest (62a) der zweiten Ab­ standsschicht beseitigt. Ein dielektrisches Material wird auf die gesamte Oberfläche jeder Speicherelektrode (90) zur Bildung der dielektrischen Schicht (92) aufgebracht, und ein leitfä­ higes Material, z. B. störstellendotiertes Polysilizium, wird zur Bildung einer zweiten leitfähigen Schicht abgeschieden, die anschließend zur Bildung der Plattenelektrode (94) strukturiert wird, was die Kondensatorherstellung vervollständigt.

In dem oben erwähnten Verfahren nach Chin et al. wird nach Bil­ dung einer Maskenschicht ein Ätzvorgang zur Bildung einer Ätz­ maske für Mikrogräben und/oder Mikrosäulen mittels zeitgenauem Ätzen durchgeführt, bei dem das Ätzen für eine vorbestimmte Zeitdauer durchgeführt wird, wobei jedoch nur sehr schwer eine einheitlich dicke Ätzmaske herstellbar ist. Demgemäß ist die Gestalt der so erhaltenen Speicherelektroden unregelmäßig, was in uneinheitlicher Zellenkapazität resultiert. Demgegenüber ist es mittels des erfindungsgemäßen Verfahrens durch Verwendung einer Ätzendpunkterkennungsschicht möglich, eine Ätzmaske mit einheitlicher Dicke zur Bildung von Mikrogräben und/oder Mikro­ säulen in den Senken eines unebenen Musters einer leitfähigen Schicht auszubilden. Dies führt zu einer regelmäßigen Gestalt der Speicherelektroden und damit zu einer einheitlichen Zellenkapazität.

Wenn zudem ein leitfähiges Material für die Ätzendpunkterken­ nungsschicht verwendet wird, kann ein Elektrodenzusatzteil in Rippenstruktur unterhalb des zylindrischen Elektrodenhauptteils mit den darin gebildeten Mikrogräben und/oder Mikrosäulen er­ zeugt werden. Die Bildung eines solchen Elektrodenzusatzteils erhöht erfindungsgemäß die Zellenkapazität ganz beträchtlich gegenüber derjenigen, die durch Verwendung der von Chin et al. offenbarten Speicherelektrode erhalten wird.

Gemäß der Ausführungsbeispiele 2 und 3 wird die Zellenkapazität zusätzlich durch Ausbildung einer unebenen Oberfläche erhöht, indem ein Polysiliziummuster mit feinen halbkugelförmigen Körnern an den äußeren Seitenwänden der zylindrischen Außenwand des Elektrodenhauptteils, in dem die Mikrogräben und/oder Mikrosäulen gebildet sind, erzeugt wird.

Es versteht sich, daß der Fachmann im Rahmen der Erfindung ver­ schiedenartige Änderungen in Form und Details der oben be­ schriebenen speziellen Ausführungsformen vornehmen kann.

Claims (15)

1. Halbleiterspeicherbauelement mit einem Kondensator bestehend aus einer ersten Elektrode (90), einer die erste Elektrode bedeckenden dielektrischen Schicht (92) und einer auf der dielektrischen Schicht gebildeten zweiten Elektrode (94), wobei

• - die erste Elektrode (90) einen Elektrodenhauptteil (64f) mit einer Mehrzahl darin gebildeter Mikrogräben und/oder Mikrosäulen und mit einer die Mikrogräben und/oder Mikro­ säulen umgebenden Außenwand und einen den Elektrodenhaupt­ teil tragenden und denselben elektrisch mit einem zugehö­ rigen Source-Gebiet (44) eines Transistors verbindenden Elektrodensäulenteil (64′) aufweist,
  dadurch gekennzeichnet, daß
• - die erste Elektrode (90) einen Elektrodenzusatzteil (60a) in horizontaler Rippenstruktur aufweist, der unterhalb des Elektrodenhauptteils (64f) angeordnet und elektrisch mit dem Elektrodensäulenteil (64′) verbunden ist, wobei der Elektrodensäulenteil durch einen mittigen Bereich des Elektrodenzusatzteils hindurchgeführt ist.

2. Halbleiterspeicherbauelement mit einem Kondensator bestehend aus einer ersten Elektrode (90), einer die erste Elektrode bedeckenden dielektrischen Schicht (92) und einer auf der dielektrischen Schicht gebildeten zweiten Elektrode (94), wobei

• - die erste Elektrode (90) einen Elektrodenhauptteil (64f) mit einer Mehrzahl darin gebildeter Mikrogräben und/oder Mikrosäulen und mit einer die Mikrogräben und/oder Mikro­ säulen umgebenden Außenwand und einen den Elektrodenhaupt­ teil tragenden und denselben elektrisch mit einem zugehö­ rigen Source-Gebiet (44) eines Transistors verbindenden Elektrodensäulenteil (64′) aufweist,
  dadurch gekennzeichnet, daß
• - ein HSG-Polysiliziummuster (76a) an einer äußeren Seiten­ fläche der die Mikrogräben und/oder Mikrosäulen umgebenden Außenwand des Elektrodenhauptteils (64f) der ersten Elek­ trode (90) ausgebildet ist.

3. Halbleiterspeicherbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, daß

• - die erste Elektrode (90) einen Elektrodenzusatzteil (60a) in horizontaler Rippenstruktur aufweist, der unterhalb des Elektrodenhauptteils (64f) angeordnet und elektrisch mit dem Elektrodensäulenteil (64′) verbunden ist, wobei der Elektrodensäulenteil durch einen mittigen Bereich des Elektrodenzusatzteils hindurchgeführt ist.

4. Halbleiterspeicherbauelement nach Anspruch 1 oder 3, weiter dadurch gekennzeichnet, daß der Elektrodenzusatzteil (60a) breiter als der Elektrodenhauptteil (64f) ist.

5. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Schrittfolge:

• - Bildung einer Ätzendpunkterkennungsschicht (60) auf einem Halbleitersubstrat (40 bis 58),
• - Bildung einer leitfähigen Struktur (64b, 64e), die eine unebene Oberfläche mit einer Mehrzahl von Senken aufweist und in individuelle Zelleneinheiten unterteilt ist, auf der Ätzendpunkterkennungsschicht, wobei Bereiche der Ätz­ endpunkterkennungsschicht um Teile der leitfähigen Struk­ tur herum frei bleiben,
• - Abscheidung eines Maskenmaterials zur Bildung einer Mas­ kenschicht (72) in einer gleichmäßigen Dicke auf der leit­ fähigen Struktur (64e) und den freiliegenden Bereichen der Ätzendpunkterkennungsschicht (60),
• - Zurückätzen der Maskenschicht (72) mittels Endpunkterken­ nung des Ätzvorgangs unter Verwendung der Ätzendpunkter­ kennungsschicht (60), um eine aus dem Maskenmaterial be­ stehende Ätzmaske (72a, 78a) zu bilden, die in allen Sen­ ken von gleichmäßiger Dicke ist, und
• - teilweises Ätzen der leitfähigen Struktur (64b, 64e) unter Verwendung der Ätzmaske (72a, 78a) zur Erzeugung des Elek­ trodenhauptteils des Kondensators mit darin gebildeten Mikrogräben und/oder Mikrosäulen.

6. Verfahren nach Anspruch 5, weiter gekennzeichnet durch folgende Schritte:

• - Bildung einer ersten Abstandsschicht (58) auf dem Halb­ leitersubstrat (40 bis 56) vor dem Schritt zur Bildung der Ätzendpunkterkennungsschicht (60) und
• - Bildung einer zweiten Abstandsschicht (62) auf der Ätzend­ punkterkennungsschicht (60) vor dem Schritt zur Bildung der leitfähigen Struktur (64b, 64e).

7. Verfahren nach Anspruch 6, weiter dadurch gekenn­ zeichnet, daß für die Ätzendpunkterkennungsschicht (60) ein leitfähiges Material gewählt wird.

8. Verfahren nach Anspruch 7, weiter dadurch gekennzeich­ net, daß für die Ätzendpunkterkennungsschicht (60) und die leitfähige Struktur (64b, 64e) dasselbe leitfähige Material gewählt wird, wobei während des Schrittes zum Ätzen der leitfä­ higen Struktur die Ätzendpunkterkennungsschicht in individuelle Zelleneinheiten zur Bildung jeweiliger Elektrodenzusatzteile (60a) in Rippenstruktur unterhalb des jeweiligen Elektroden­ hauptteils (64c, 64f) strukturiert wird.

9. Verfahren nach Anspruch 6, weiter dadurch gekennzeich­ net, daß für die Ätzendpunkterkennungsschicht (60) ein isolie­ rendes Material gewählt wird, das eine von derjenigen des Mate­ rials für die zweite Abstandsschicht (62) und die Maskenschicht (72) verschiedene Ätzrate aufweist.

10. Verfahren nach Anspruch 9, weiter dadurch gekennzeich­ net, daß für die Ätzendpunkterkennungsschicht (60) Siliziumnit­ rid gewählt wird.

11. Verfahren nach einem der Ansprüche 5 bis 10, weiter ge­ kennzeichnet durch folgende Schritte:

• - Bildung einer HSG-Polysiliziumschicht (76) auf der gesam­ ten Oberseite der nach dem Schritt zur Bildung der leit­ fähigen Struktur (64b, 64e) erhaltenen Struktur und
• - Zurückätzen der HSG-Polysiliziumschicht (76) zur Bildung eines HSG-Polysiliziummusters (76a) an wenigstens einer Seitenwand der leitfähigen Struktur.

12. Verfahren nach einem der Ansprüche 6 bis 11, weiter da­ durch gekennzeichnet, daß

• a) zur Bildung der leitfähigen Struktur (64b) folgende Schritte aufeinanderfolgend ausgeführt werden:
  • - Bildung einer ersten leitfähigen Schicht (64) mit ei­ ner eine Mehrzahl von Senken aufweisenden, unebenen Oberfläche auf der zweiten Abstandsschicht (62),
  • - Bildung einer Abdeckschicht (66) auf der ersten leit­ fähigen Schicht (64),
  • - Bildung eines in individuelle Zelleneinheiten unter­ teilten Fotolackmusters (70) auf der Abdeckschicht (66)
  • - anisotropes Ätzen der Abdeckschicht (66) und der er­ sten leitfähigen Schicht (64) unter Verwendung des Fotolackmusters (70) zur Bildung eines ersten Abdeck­ schichtmusters und eines ersten Musters (64a) der er­ sten leitfähigen Schicht,
  • - isotropes Ätzen des ersten Abdeckschichtmusters zur Bildung eines gegenüber dem ersten Abdeckschichtmuster schmäleren zweiten Abdeckschichtmusters (66a),
  • - Entfernen des Fotolackmusters (70) und
  • - teilweises Ätzen des ersten Musters (64a) der ersten leitfähigen Schicht in einem oberen Randbereich unter Verwendung des zweiten Abdeckschichtmusters (66a) als Ätzmaske zur Bildung eines zweiten Musters der ersten leitfähigen Schicht, das die leitfähige Struktur (64b) darstellt, mit einer Stufe (H) an einem oberen Rand desselben,
• b) nach obiger Bildung der leitfähigen Struktur (64b) das zweite Abdeckschichtmuster (66a) sowie ein Teil der zwei­ ten Abstandsschicht (62) entfernt werden,
• c) beim Zurückätzen der Maskenschicht (72) zur Bildung der Ätzmaske (72a) eine Seitenwandabstandsschicht (72b) auf der Stufe (H) gebildet wird und
• d) der Schritt zum teilweisen Ätzen der leitfähigen Struktur (64b) mittels anisotropem Ätzen durchgeführt wird, wobei außer der Ätzmaske (72a) die Seitenwandabstandsschicht (72b) als Ätzmaskenschicht dient.

13. Verfahren nach einem der Ansprüche 5 bis 11, weiter dadurch gekennzeichnet, daß zur Bildung der leitfähigen Struk­ tur (64e) folgende Schritte aufeinanderfolgend durchgeführt werden:

• - Aufbringen einer ersten leitfähigen Schicht (64) und einer Abdeckschicht (66) auf dem Halbleitersubstrat (40 bis 62),
• - Strukturierung der Abdeckschicht (66) zur Bildung eines in individuelle Zelleneinheiten unterteilten Abdeckschichtmu­ sters (66b),
• - teilweises Ätzen der ersten leitfähigen Schicht (64) unter Verwendung des Abdeckschichtmusters (66b) als Ätzmaske zur Bildung eines ersten Musters (64d) der ersten leitfähigen Schicht, das wenigstens eine Vertiefung (G) aufweist,
• - Bildung einem Seitenwandabstandsschicht (74a) an den Sei­ tenwänden der wenigstens einen Vertiefung und
• - Ätzen des ersten Musters (64d) der ersten leitfähigen Schicht unter Verwendung der Seitenwandabstandsschicht (74a) und des Abdeckschichtmusters (66b) als Ätzmaske zur Bildung eines zweiten Musters der ersten leitfähigen Schicht, das die leitfähige Struktur (64e) darstellt, die in individuelle Zelleneinheiten unterteilt ist und an ei­ nem oberen Rand eine Stufe (H) aufweist.

14. Verfahren nach Anspruch 13, weiter gekennzeichnet durch folgenden Schritt:

• - Entfernung der Seitenwandabstandsschicht (74a) und des Ab­ deckschichtmusters (66b) nach dem Schritt des Ätzens des ersten Musters (64d) der ersten leitfähigen Schicht und vor der Abscheidung des Maskenmaterials zur Bildung der Ätzmaske (78a) für die Erzeugung der Mikrogräben und/oder Mikrosäulen.

15. Verfahren nach Anspruch 14 in Verbindung mit Anspruch 11, weiter dadurch gekennzeichnet, daß die HSG-Polysilizium­ schicht (76) nach dem Ätzen des ersten Musters (64d) der ersten leitfähigen Schicht und vor dem Entfernen der Seitenwandab­ standsschicht (74a) und des Abdeckschichtmusters (66b) gebildet und zur Erzeugung des HSG-Polysiliziummusters (76a) zurückge­ ätzt wird.