DE4339919A1 - Prodn. of connection surface for silicon@ region - Google Patents

Prodn. of connection surface for silicon@ region

Info

Publication number
DE4339919A1
DE4339919A1 DE19934339919 DE4339919A DE4339919A1 DE 4339919 A1 DE4339919 A1 DE 4339919A1 DE 19934339919 DE19934339919 DE 19934339919 DE 4339919 A DE4339919 A DE 4339919A DE 4339919 A1 DE4339919 A1 DE 4339919A1
Authority
DE
Germany
Prior art keywords
silicon
layer
region
etch stop
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19934339919
Other languages
German (de)
Other versions
DE4339919C2 (en
Inventor
Erwin Dipl Phys Ruderer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19934339919 priority Critical patent/DE4339919C2/en
Publication of DE4339919A1 publication Critical patent/DE4339919A1/en
Application granted granted Critical
Publication of DE4339919C2 publication Critical patent/DE4339919C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material

Abstract

Prodn. of a connection surface for a Si region comprises: (a) covering the Si region (3) with an etch stop layer; (b) applying a Si layer (10) on the etch stop layer; (c) applying a photomask (11) corresponding to the connection surface produced; (d) removing the Si layer (10) with the aid of the mask (11) selectively to the etch stop layer (9); (e) applying a metal (12) forming a silicide; and (f) producing the connection surface (13) in a siliconising step.

Description

Die Erfindung betrifft ein Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet.The invention relates to a manufacturing method for a Silicide existing pad for a silicon area.

Bei der Herstellung von integrierten Schaltungen stellt sich oft die Aufgabe, einen elektrischen Kontakt zu einem Siliziumgebiet zu erzeugen. Dabei kann es vorteilhaft oder aus Platzgründen notwendig sein, den Anschluß über eine als "Strap" bezeichnete Anschlußfläche herzustellen. Unter Strap versteht man eine gezielte Verlängerung der elek­ trisch aktiven Bereiche über isolierende Gebiete hinaus.In the manufacture of integrated circuits often the task of making electrical contact with one To produce silicon area. It can be advantageous or may be necessary for reasons of space, the connection via a to produce a "strap" called pad. Under Strap means a targeted extension of the elek active areas beyond isolating areas.

Eine Anwendung sind lokale Verbindungen, sogenannte "local interconnects" zwischen elektrisch aktiven Gebieten, d. h. die Anschlußfläche verbindet direkt beispielsweise ein Dif­ fusionsgebiet im Halbleitersubstrat und eine Leitbahn aus Polysilizium.One application is local connections, so-called "local interconnects "between electrically active areas, i.e. the pad connects directly, for example, a dif fusion area in the semiconductor substrate and an interconnect Polysilicon.

Eine weitere Anwendung besteht darin, das Siliziumgebiet über ein Kontaktloch, das auf der Anschlußfläche endet, an eine andere, weiter oben liegende leitende Struktur anzu­ schließen. So kann beispielsweise in einem DRAM-Speicher der Anschluß eines S/D-Gebietes des MOS-Transistors an die überliegende Bitleitung über eine solche Anschlußfläche er­ folgen, indem die Anschlußfläche auf ein benachbartes Iso­ lationsgebiet herausgeführt wird und das Bitleitungskon­ taktloch auf dieser Anschlußfläche endet. Der Platzbedarf einer Speicherzelle kann dadurch verringert werden. Another application is the silicon area via a contact hole that ends on the pad another conductive structure higher up shut down. For example, in a DRAM memory the connection of an S / D region of the MOS transistor to the overlying bit line over such a pad he follow by connecting the pad to an adjacent iso lationsgebiet is brought out and the Bitleitkonkon clock hole ends on this pad. The space requirement a memory cell can thereby be reduced.  

In vielen Fällen besteht die Anschlußfläche aus einem Si­ lizid. Ein Herstellverfahren für eine derartige Anschluß­ fläche ist in dem Artikel von A. Bos et al. in Thin Solid Films, 197(1991) 169 bis 178 beschrieben. Dabei wird nach Herstellung des Transistors auf die freigeätzte Substrat- bzw. Polysilizium-Oberfläche eine Doppelschicht aus Titan und amorphem Silizium (aSi) in situ gesputtert. Die aSi- Schicht ist dabei notwendig, um auch auf Siliziumoxidge­ bieten ein Silizid erzeugen zu können. Nach Aufbringen einer Fotomaske entsprechend der herzustellenden Anschluß­ fläche wird das aSi anisotrop und selektiv zum Titan ge­ ätzt. Die so erzeugten aSi-Inseln ermöglichen bei der nach­ folgenden Silizierung eine von oben nach unten fortschrei­ tende Silizidbildung auf Siliziumoxidgebieten.In many cases, the pad consists of an Si licid. A manufacturing process for such a connection area is described in the article by A. Bos et al. in thin solid Films, 197 (1991) 169-178. Thereby will Fabrication of the transistor on the etched substrate or polysilicon surface, a double layer made of titanium and amorphous silicon (aSi) sputtered in situ. The aSi- Layer is necessary to also on silicon oxide offer to be able to produce a silicide. After application a photo mask corresponding to the connection to be made surface, the aSi becomes anisotropic and selective to titanium etches. The aSi islands created in this way enable the after following silicification one screams from top to bottom Silicide formation in silicon oxide fields.

Dieser Prozeß ist mit folgenden Nachteilen verbunden:This process has the following disadvantages:

  • - Es muß eine spezielle Anlage zum Insitu-Sputtern vorhan­ den sein.- There must be a special system for in-situ sputtering be that.
  • - Eine restefreie aSi-Strukturierung erfordert eine lange Überätzzeit, so daß das Titan stark gedünnt und kontami­ niert wird.- Residue-free aSi structuring takes a long time Overetching time, so that the titanium is very thinned and contaminated is renated.
  • - Das Ablösen der Fotomaske ist wegen der freiliegenden Titan-Oberfläche sehr schwierig. Wird ein schonendes Lackstripverfahren eingesetzt, besteht die Gefahr von Lack- und Polymerresten.- The detachment of the photo mask is due to the exposed Titanium surface very difficult. Will be a gentle one Paint stripping is used, there is a risk of Paint and polymer residues.
  • - Die Flanke der Anschlußfläche weist, bedingt durch den Prozeßablauf, eine merkliche Rauhigkeit auf, wodurch nachfolgende Verfahrensschritte ungünstig beeinflußt werden.- Due to the Process flow, a noticeable roughness on what subsequent process steps adversely affected become.
  • - Bei ungünstiger Ti/aSi-Dickenkonstellation und Si/SiO₂- Flächenverhältnissen ist die Gefahr eines sogenannten "Si-Suckouts" gegeben: Steht bei der Silizierung der Strap-Bereiche auf Oxidflächen nicht genügend Silizium aus der strukturierten Siliziumschicht zur Verfügung, kann bei ungünstiger Flächenkonstellation das zum Silizie­ ren benötigte Si aus dem kontaktierten Substratgebiet "ausgesaugt" werden. Es besteht die Gefahr von Diodenleck­ strömen.- With an unfavorable Ti / aSi thickness constellation and Si / SiO₂- Area ratios is the danger of a so-called "Si suckouts" given: Is the siliconization of the Strap areas on oxide surfaces do not have enough silicon available from the structured silicon layer,  can in the case of unfavorable surface constellation to silicon Ren needed Si from the contacted substrate area be "sucked out". There is a risk of diode leakage stream.

Zusammenfassend ist festzustellen, daß das bekannte Verfah­ ren einige Prozeßrisiken beinhaltet, deren Beherrschung unter Fertigungsbedingungen nicht gewährleistet ist.In summary, it can be said that the known procedure involves some process risks, their control is not guaranteed under manufacturing conditions.

Der Erfindung liegt daher die Aufgabe zugrunde, ein verbes­ sertes Verfahren zur Herstellung einer aus Silizid beste­ henden Anschlußfläche anzugeben.The invention is therefore based on the object, a verbes sertes method of producing a best from silicide to specify the connecting surface.

Diese Aufgabe wird durch Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.This task is accomplished through procedures with the characteristics of Claim 1 solved.

Bei der Erfindung wird bzw. ist das zu kontaktierende Si­ liziumgebiet zunächst mit einer Schicht bedeckt, die als Ätzstopschicht wirkt. Es wird eine Siliziumschicht aufge­ bracht und entsprechend der zu bildenden Anschlußfläche selektiv zur Ätzstopschicht strukturiert, wobei im Fall einer nichtleitenden Ätzstopschicht die Siliziumschicht über einem Teil des Siliziumgebietes entfernt wird. Danach wird die freigelegte Ätzstopschicht entfernt und ein Sili­ zid-bildendes Metall aufgebracht. In einem Silizierschritt wird auf allen freiliegenden Siliziumoberflächen ein Sili­ zid gebildet, wobei das auf der strukturierten Silizium­ schicht gebildete Silizid die Anschlußfläche darstellt.In the invention, the Si to be contacted is silicon region initially covered with a layer which is called Etch stop layer works. A silicon layer is applied brings and according to the pad to be formed structured selectively to the etch stop layer, whereby in the case a non-conductive etch stop layer, the silicon layer is removed over part of the silicon area. After that the exposed etch stop layer is removed and a sili zid-forming metal applied. In one siliciding step becomes a sili on all exposed silicon surfaces zid formed, which is on the structured silicon Layer formed silicide represents the pad.

Als Siliziumschicht wird vorzugsweise eine amorphe Sili­ ziumschicht (aSi) eingesetzt. Die Silizid bildende Metall­ schicht kann beispielsweise eine Titan-, Kobalt-, Wolfram- oder Molybdänschicht sein. An amorphous silicon is preferably used as the silicon layer ziumschicht (aSi) used. The silicide forming metal layer can for example be a titanium, cobalt, tungsten or be a molybdenum layer.  

Besonders vorteilhaft ist das Verfahren bei der Herstel­ lung von Anschlußflächen der S/D-Gebiete eines MOS-Tran­ sistors einsetzbar. Als Ätzstopschicht dient hier das (bereits vorhandene) Streuoxid, das vor der Implantation der S/D-Gebiete erzeugt wurde. Darauf wird vorzugsweise aSi als Siliziumschicht aufgebracht, das mit guter Selek­ tivität zum Streuoxid geätzt werden kann. Die oben erläu­ terten Probleme des konventionellen Prozesses treten nicht auf. Die Integration in einen MOS-Prozeß ist sehr einfach.The method is particularly advantageous in the manufacture development of pads of the S / D areas of a MOS train sistors can be used. This serves as an etch stop layer (Already existing) litter oxide, which before implantation the S / D areas were created. This is preferred aSi applied as a silicon layer, which with good Selek can be etched to scatter oxide. The above There are no problems with the conventional process on. The integration into a MOS process is very simple.

Die Erfindung wird im folgenden anhand eines Ausführungs­ beispiels näher erläutert. Die Fig. 1 bis 3 zeigen einen Querschnitt durch ein Halbleitersubstrat im Bereich eines MOS-Transistors, an dem die Verfahrensschritte des Ausführungsbeispiels verdeutlicht werden.The invention is explained in more detail below using an exemplary embodiment. Figs. 1 to 3 show a cross section through a semiconductor substrate in the region of a MOS transistor to which the method steps of the embodiment are illustrated.

Fig. 1: In bzw. auf einem Silizium-Halbleitersubstrat 1 befindet sich ein MOS-Transistor mit 5/D-Gebieten 3, 4 und einem Gate 5. Das erste S/D-Gebiet 3 stellt das zu kontak­ tierende Siliziumgebiet dar. Ein Isolationsgebiet 2, bei­ spielsweise ein Feldoxid, ist benachbart zum Siliziumge­ biet 3 angeordnet. Auf dem Feldoxid 2 befindet sich eine Polysiliziumbahn 6, mit der das Siliziumgebiet 3 verbunden werden soll. Die Polysiliziumbahn 6 und das Gate 5 sind mit seitlichen Isolationen (Spacer) 7, 8 versehen und wer­ den vorzugsweise gleichzeitig hergestellt. Die S/D-Gebiete 3, 4, das Gate 5 und die Polysiliziumbahn 6 sind mit einer etwa 15 nm dicken Siliziumoxidschicht 9, dem sogenannten Streuoxid, bedeckt, das die Gleichmäßigkeit der vorangegan­ genen S/D-Implantation erhöht. Dieses Streuoxid wird nicht entfernt, sondern dient als Ätzstopschicht 9. Es wird eine Siliziumschicht 10 aufgebracht, vorzugsweise wird das Sili­ zium amorph in einem Ofenreaktor in einer Dicke von etwa 50 bis 100 nm abgeschieden. Dann wird eine Fotomaske 11 erzeugt, die die spätere Anschlußfläche bedeckt und einen Teil des S/D-Gebietes 3 freiläßt. Die genaue Justierung ist unkri­ tisch, es muß lediglich sichergestellt sein, daß eine Kante der Lackstruktur, also der Rand der späteren Anschlußfläche, innerhalb des S/D-Gebietes 3 liegt und die andere Kante oberhalb der Polysiliziumbahn 6. Fig. 1: in or on a silicon semiconductor substrate 1 is a MOS transistor having 5 / D regions 3, 4 and 5 a gate. The first S / D region 3 represents the silicon region to be contacted. An insulation region 2 , for example a field oxide, is arranged adjacent to the silicon region 3 . A polysilicon path 6 , to which the silicon region 3 is to be connected, is located on the field oxide 2 . The polysilicon track 6 and the gate 5 are provided with lateral insulation (spacers) 7, 8 and who is preferably produced at the same time. The S / D regions 3 , 4 , the gate 5 and the polysilicon path 6 are covered with an approximately 15 nm thick silicon oxide layer 9 , the so-called scattering oxide, which increases the uniformity of the preceding S / D implantation. This scatter oxide is not removed, but serves as an etch stop layer 9 . A silicon layer 10 is applied, preferably the silicon is deposited amorphously in a furnace reactor in a thickness of approximately 50 to 100 nm. A photomask 11 is then produced, which covers the subsequent connection area and leaves part of the S / D region 3 free. The exact adjustment is uncritical, it only has to be ensured that one edge of the lacquer structure, i.e. the edge of the subsequent connection surface, lies within the S / D region 3 and the other edge above the polysilicon web 6 .

Fig. 2: Die amorphe Siliziumschicht 10 wird unter Verwen­ dung der Fotomaske 11 selektiv zum unterliegenden Sili­ ziumoxid 9 geätzt, beispielsweise mit einem anisotropen Plasma-Ätzprozeß. Das Streuoxid 9 wirkt als Ätzstopschicht und als Schutzschicht für das Substrat und wird anschlie­ ßend beispielsweise mit HF entfernt. Die Fotomaske 11 wird vor oder nach der Streuoxidentfernung abgelöst. Im ersten Fall werden bei der Lackentfernung die Silizium-Gebiete durch das Streuoxid besonders gut geschützt. Dann wird Titan 12 als Silizid-bildendes Metall beispielsweise in einem Sputterprozeß mit einer Schichtdicke von etwa 50 nm ganzflächig aufgebracht. Fig. 2: The amorphous silicon layer 10 is selectively etched using the photo mask 11 to the underlying silicon oxide 9 , for example with an anisotropic plasma etching process. The scatter oxide 9 acts as an etch stop layer and as a protective layer for the substrate and is subsequently removed, for example with HF. The photo mask 11 is removed before or after the stray oxide removal. In the first case, the silicon areas are particularly well protected by the scatter oxide when the paint is removed. Then titanium 12 is applied over the entire surface as a silicide-forming metal, for example in a sputtering process with a layer thickness of approximately 50 nm.

Fig. 3: Es wird ein Silizierschritt in bekannter Weise durchgeführt, beispielsweise ein Rapid-Thermal-Anneal- Prozeß von 20 sec bei 700°C. Dabei wird das Ti in den S/D- und Polysiliziumbereichen sowie in den Anschlußflächen von unten aufsiliziert. Im Übergangsbereich Anschlußfläche/Sub­ strat bzw. Anschlußfläche/Polysilizium bildet sich eine TiSi-Brücke, die beide Gebiete leitend verbindet. Auf diese Weise ist der Kontakt zwischen dem Siliziumgebiet und der Polysiliziumbahn 6 über die Anschlußfläche 13 sicherge­ stellt. Das nicht-silizierte Titan wird anschließend mit bekanntem Verfahren entfernt, z. B. mit H₂O₂ + NH₄OH. Fig. 3: It is carried out in known manner, a Silizierschritt, such as a rapid thermal process Anneal- of 20 sec at 700 ° C. The Ti is siliconized in the S / D and polysilicon areas as well as in the connection areas from below. In the transition area connecting surface / substrate or connecting surface / polysilicon, a TiSi bridge is formed, which connects the two areas in a conductive manner. In this way, the contact between the silicon region and the polysilicon path 6 is made via the connection surface 13 . The non-siliconized titanium is then removed using a known method, e.g. B. with H₂O₂ + NH₄OH.

Claims (4)

1. Verfahren zum Herstellen einer aus Silizid bestehenden Anschlußfläche für ein Siliziumgebiet, bei dem
  • - das Siliziumgebiet (3) mit einer Ätzstopschicht (9) be­ deckt ist,
  • - auf die Ätzstopschicht (9) eine Siliziumschicht (10) aufgebracht wird,
  • - eine Fotomaske (11) entsprechend der herzustellenden An­ schlußfläche aufgebracht wird,
  • - die Siliziumschicht (10) mit Hilfe der Fotomaske (11) selektiv zur Ätzstopschicht (9) entfernt wird,
  • - ein Silizid bildendes Metall (12) aufgebracht wird, und
  • - in einem Silizierschritt die Anschlußfläche (13) erzeugt wird.
1. A method for producing a pad made of silicide for a silicon region in which
  • - The silicon region ( 3 ) with an etch stop layer ( 9 ) be covered,
  • a silicon layer ( 10 ) is applied to the etch stop layer ( 9 ),
  • - A photomask ( 11 ) is applied to the end surface to be produced,
  • - The silicon layer ( 10 ) is selectively removed from the etching stop layer ( 9 ) with the aid of the photomask ( 11 ),
  • - A silicide-forming metal ( 12 ) is applied, and
  • - The pad ( 13 ) is generated in a siliconizing step.
2. Verfahren nach Anspruch 1, bei dem als Ätzstoppschicht (9) eine Siliziumoxidschicht verwendet wird und die Foto­ maske (11) einen Teil des Siliziumgebietes (3) freiläßt.2. The method according to claim 1, in which a silicon oxide layer is used as the etch stop layer ( 9 ) and the photo mask ( 11 ) leaves part of the silicon region ( 3 ) free. 3. Verfahren nach einem der Ansprüche 1 bis 2, bei dem als Siliziumschicht (10) eine amorphe Siliziumschicht verwen­ det wird.3. The method according to any one of claims 1 to 2, in which an amorphous silicon layer is used as the silicon layer ( 10 ). 4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Fotomaske (11) vor Entfernen der Ätzstopschicht (9) abge­ löst wird.4. The method according to any one of claims 1 to 3, in which the photomask ( 11 ) is removed before removal of the etch stop layer ( 9 ).
DE19934339919 1993-11-23 1993-11-23 Manufacturing process for a pad made of silicide for a silicon area Expired - Fee Related DE4339919C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934339919 DE4339919C2 (en) 1993-11-23 1993-11-23 Manufacturing process for a pad made of silicide for a silicon area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934339919 DE4339919C2 (en) 1993-11-23 1993-11-23 Manufacturing process for a pad made of silicide for a silicon area

Publications (2)

Publication Number Publication Date
DE4339919A1 true DE4339919A1 (en) 1995-05-24
DE4339919C2 DE4339919C2 (en) 1999-03-04

Family

ID=6503245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934339919 Expired - Fee Related DE4339919C2 (en) 1993-11-23 1993-11-23 Manufacturing process for a pad made of silicide for a silicon area

Country Status (1)

Country Link
DE (1) DE4339919C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656825B2 (en) 2002-04-30 2003-12-02 Advanced Micro Devices, Inc. Semiconductor device having an improved local interconnect structure and a method for forming such a device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
EP0463458A1 (en) * 1990-06-28 1992-01-02 International Business Machines Corporation Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
EP0463458A1 (en) * 1990-06-28 1992-01-02 International Business Machines Corporation Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BOS, A.A.: Formation of TiSi¶2¶ from Titanium and Amorphous Silicon Layers for Local Inter- connect Technology. In: Thin Solid Films, 197 (1991), pp. 169-78 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656825B2 (en) 2002-04-30 2003-12-02 Advanced Micro Devices, Inc. Semiconductor device having an improved local interconnect structure and a method for forming such a device

Also Published As

Publication number Publication date
DE4339919C2 (en) 1999-03-04

Similar Documents

Publication Publication Date Title
DE4219529C2 (en) Process for the production of semiconductor components in CMOS technology with "local interconnects"
DE4128421C2 (en) Electrical connection of an integrated semiconductor device and manufacturing method for the same
DE2832388A1 (en) METHOD FOR PRODUCING AN INTEGRATED MULTI-LAYER INSULATOR STORAGE CELL IN SILICON GATE TECHNOLOGY WITH SELF-ADJUSTING, OVERLAPPING POLYSILICON CONTACT
DE10021871A1 (en) Method for producing a barrier layer in an electronic component and method for producing an electronic component with a barrier layer
EP0841561B1 (en) Method for the production of a sensor with a metal electrode in a MOS device
DE3211761A1 (en) METHOD FOR MANUFACTURING INTEGRATED MOS FIELD EFFECT TRANSISTOR CIRCUITS IN SILICON GATE TECHNOLOGY WITH SILICIDE-COVERED DIFFUSION AREAS AS LOW-RESISTANT CONDUCTORS
EP0609496A1 (en) Process of making a metallization stage comprising contacts and runners which canneet these contacts
DE3132809A1 (en) METHOD FOR PRODUCING INTEGRATED MOS FIELD EFFECT TRANSISTORS, ESPECIALLY COMPLEMENTARY MOS FIELD EFFECT TRANSISTOR CIRCUITS WITH AN ADDITIONAL CIRCUIT LEVEL CONSTRUCTED FROM METAL SILICIDES
DE4423558B4 (en) Semiconductor component with a conductive layer, MOS field effect transistor with a conductive layer and method for their production
DE19704149A1 (en) Metal wiring with self-aligned via corners
DE102006035644A1 (en) A method of reducing contamination by providing a polymeric protective layer to be removed during processing of microstructures
DE4210821C2 (en) Connection establishment of a semiconductor device and method for producing the same
DE19531602C2 (en) Connection structure of a semiconductor device and its manufacturing method
DE19943175A1 (en) Etching process, especially for forming a tungsten wiring structure or barrier metal for a thin film resistor, comprises oxidizing and then removing a tungsten thin film region with an alkaline solution
DE4437761B4 (en) A method of forming a contact in a semiconductor device
DE4339919C2 (en) Manufacturing process for a pad made of silicide for a silicon area
DE19608883C2 (en) Manufacturing method for a semiconductor device and semiconductor device manufactured thereby
DE2516393A1 (en) PROCESS FOR MANUFACTURING METAL OXYDE SEMICONDUCTOR CIRCUITS
EP0567815A2 (en) Method of making a contact hole to a doped region
DE2703618A1 (en) METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT
DE4316266C2 (en) Semiconductor device having a multilayer interconnect structure and method of manufacturing the same
DE19904571C1 (en) Three-dimensional IC, e.g. a DRAM cell array, is produced by electron beam passage through a substrate to locate an alignment structure in a bonded second substrate for mask alignment
DE112019007079B4 (en) Method of manufacturing a semiconductor device and semiconductor device
EP0361572A1 (en) Method for producing conducting layers on semiconductor substrates
EP1333472A2 (en) Method for forming a cavity in a monocrystalline silicon substrate and semiconductor device with a cavity in a monocrystalline silicon substrate with an epitaxial cover layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee