DE4418163A1 - Verfahren zur Herstellung von mikromechanischen Strukturen - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstel­ lung von mikromechanischen Strukturen nach dem Oberbegriff des Anspruchs 1.

Stand der Technik

Es ist bekannt, auf der Oberfläche von Halbleiter­ bauelementen, beispielsweise von integrierte Schal­ tungen (IC) aufweisenden Silizium-Wafern, mikrome­ chanische Strukturen aufzubringen. Dies können bei­ spielsweise als kapazitive Beschleunigungssensoren, der aus einer federnd aufgehängten seismischen Mas­ se sowie einer Kammstrukturanordnung zur kapazi­ tiven Auswertung der beschleunigungsbedingten Aus­ lenkung der seismischen Masse besteht, ausgebildete freibewegliche Sensorelemente sein.

Die traditionellen Verfahren der Oberflächen-Mikro­ mechanik benutzen zur Realisierung solcher Bau­ elemente beispielsweise in den Waferaufbau inte­ grierte Opferschichten und darüber aktive Silizium-Schichten, zum Beispiel aus Polysilizium über Siliziumoxid-Inseln, so daß ein massiver Eingriff in den IC-Prozeß vorgenommen werden muß.

Nach einem weiteren bekannten Herstellungsverfahren werden diese Sensorelemente mit Hilfe der LIGA-Technik in galvanisch abgeschiedenen Metall­ schichten realisiert. Beim LIGA-Verfahren werden durch mit Synchrotronbelichtung hergestellte hohe Röntgenresiststrukturen galvanisch abgeformt und hieraus zunächst eine erste Prägeform gewonnen. Diese Prägeform wird anschließend zum Prägen unter hohem Druck von auf Wafern aufgebrachten Polymer­ schichten benutzt, die somit eine Negativform er­ geben, die anschließend galvanisch aufgefüllt wird. Die Polymerform wird im Anschluß zerstört, so daß das Sensorelement freiliegt. Hierbei ist nach­ teilig, daß eine Synchrotronbelichtung nur unter großem und damit kostspieligem Aufwand mittels zusätzlicher, für eine Hableiterbauelement-Herstel­ lung nicht fertigungsüblichen Synchrotronanlagen durchgeführt werden kann. Weiterhin besteht durch die hohen Prägedrücke während des Abprägens der Negativstrukturen die Gefahr der Zerstörung des Wafers, der Prägeform bzw. der in dem Wafer inte­ grierten elektronischen Schaltungen. Weiterhin ist eine genaue Justage beim Prägen der Sensorelemente zu den auf den Wafern enthaltenen Schaltungen problematisch. Durch eine Abnutzung der Prägeform ist es erforderlich, durch Umprägen mehrere Toch­ terformen zu erstellen, bevor die eigentliche Herstellung der Sensorelemente stattfinden kann.

Die Funktion des Prozesses als Ganzes konnte bisher noch nicht praktisch nachgewiesen werden. In jedem Fall stellt das Prägen auf einem IC-Wafer einen gefährlichen Eingriff in den IC-Prozeß dar.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den im Anspruch 1 genannten Merkmalen bietet den Vorteil, daß die Herstellung der mikromechanischen Strukturen nicht von dem Prozeß der Herstellung der Halbleiter­ bauelemente mit den integrierten Schaltungen ab­ hängig ist und an diesen keine zusätzlichen Randbe­ dingungen stellt. Der Elektronikteil und der durch die mikromechanischen Strukturen gebildete Sensor­ teil sind prozeßtechnisch voneinander entkoppelt, so daß Weiterentwicklungen eines jeden Teiles unab­ hängig voneinander betrieben werden können. Ein wechselseitiger zusätzlicher Entwicklungsaufwand zur Anpassung eines neuen Elektronikteiles an ein neues Sensorteil und umgekehrt ist nicht erforder­ lich. Der Sensorteil kann somit ohne Zeitverzug mit dem jeweils neuesten, fortgeschrittensten Prozeß zur Herstellung von integrierten Schaltungen kombi­ niert werden. Im Gegensatz zum LIGA-Verfahren, das an sich ebenfalls eine additive Technik darstellt, werden nur Standardanlagen und -prozesse der IC-Technik eingesetzt und riskante Prozeßschritte mit hohem Ausfallrisiko, wie das Prägen, vermieden. Der Einsatz zusätzlicher, für die Herstellung der Halbleiterbauelemente vollkommen artfremder Verfahrensschritte wird somit vermieden. Es ist weiter möglich, Sensorstrukturen über aktive IC-Flächen anzuordnen und damit eine Mehrfachnutzung der Chipflächen zu erreichen. Der Sensor benötigt somit im Prinzip keine zusätzliche Fläche, da er über einen Teil der Fläche der elektronischen Schaltung plaziert wird.

Ein weiterer Vorteil besteht darin, daß alle Pro­ zeßschritte zur Herstellung der mikromechanischen Strukturen zu den bereits vorhandenen Halbleiter­ bauelementen verträglich sind, also insbesondere bei niedrigen Temperaturen bis ca. 200°C ablaufen. Damit ist das nachträgliche Aufsetzen der mikro­ mechanischen Strukturen auf fertigprozessierten Halbleiterbauelementen mit integrierten Schaltungen möglich. Eine Beeinflussung der integrierten Schal­ tungen ist, wie bei den bekannten Herstellungs­ verfahren, nicht gegeben. Darüber hinaus kann mit den Verfahrensschritten eine genaue Justage der mikromechanischen Strukturen zu den Kontaktflächen der integrierten Schaltungen einfach durchgeführt werden, so daß eine Ankopplung der Strukturen mit sehr hoher Genauigkeit erfolgen kann.

Das erfindungsgemäße Verfahren bietet eine wesent­ lich breitere Designfreiheit als die LIGA-Technik, da schmalere/kleinere Strukturen realisiert werden können.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den übrigen in den Unteransprüchen genannten Merkmalen.

Zeichnung

Die Erfindung wird nachfolgend in Ausführungs­ beispielen anhand der zugehörigen Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 eine schematische Schnittdarstellung eines mit einer mikromechanischen Struktur ver­ sehenen Halbleiterbauelements und

Fig. 2 ein Flußdiagramm eines Herstellungs­ verfahrens des in Fig. 1 gezeigten Halbleiterbauelements.

Beschreibung der Ausführungsbeispiele

Fig. 1 zeigt ein allgemein mit 10 bezeichnetes Halbleiterbauelement, das einen Silizium-Wafer 12 aufweist, der auch, hier nicht dargestellte, inte­ grierte elektronische Schaltungen enthalten kann. Der Wafer 12 ist mit einer üblichen IC-Passivierung 14 versehen, die im Bereich eines hier angedeuteten Kontakt-Pads 16 wie üblich unterbrochen ist. Der oder die Kontakt-Pads 16 stellen eine elektrisch leitende Verbindung zwischen der in dem Wafer 12 integrierten elektronischen Schaltung und den spä­ ter aufzubringenden Sensorelementen her. In einem Verfahrensschritt 50 (Fig. 2) wird auf das Halb­ leiterbauelement 10 eine Schicht 18 eines Resist, beispielsweise eines durchsichtigen Fotolacks auf­ gebracht, zum Beispiel aufgeschleudert, und foto­ litographisch strukturiert, so daß lediglich Be­ reiche 20 der Schicht 18 verbleiben. Die Bereiche 20 verbleiben dabei an den Stellen, an denen kein Kontakt einer nachfolgend aufzubringenden Metall­ schicht, die als plating base dient, mit der Oberfläche des Wafers 12 gewünscht wird. Die Bereiche 20 werden durch eine Maske markiert und die Schicht 18 entsprechend lithographiert. Bei der Maskierung ist zu beachten, daß die Kontakt-Pads 16 freibleiben, das heißt, über diesen keine Schicht 18 verbleiben darf. Die verbliebenen Bereiche 20 werden danach wärmebehandelt, beispielsweise bei ca. 200°C ausgehärtet.

In einem zweiten Verfahrensschritt 52 wird über dem Wafer 12 eine Metallschicht 22 abgeschieden, die die gesamte Oberfläche des Wafers 12 abdeckt. Die Metallschicht 22 wird beispielsweise aufgesputtert. Die Metallschicht 22 paßt sich dabei der durch die Bereiche 20 und die Sensor-Kontakt-Pads 16 vorge­ gebenen Topographie an und überdeckt entsprechend diese Bereiche vollständig. Die Metallschicht 22 bildet mit den Sensor-Kontakt-Pads 16 eine elek­ trisch leitende Verbindung und stellt somit gleich­ zeitig den elektrischen Anschluß der aufzubringen­ den Sensorelemente dar.

In einem nächsten Verfahrensschritt 54 wird auf die Metallschicht 22 eine im Verhältnis dicke Schicht 24 aus Resist, beispielsweise durchsichtigem Foto­ lack, aufgebracht. Die Schicht 24 kann ebenfalls durch Aufschleudern, gegebenenfalls durch mehr­ maliges nacheinanderfolgendes Aufschleudern aufge­ bracht werden, bis eine gewünschte Schichtdicke er­ reicht ist. Die Schichtdicke richtet sich nach der Höhe der später aufzubringenden Sensorelemente und beträgt beispielsweise ca. 10 bis 20 µm. Die Schicht 24 wird anschließend wärmebehandelt und beispielsweise bei einer Temperatur von ca. 200°C ausgehärtet.

In einem vierten Verfahrensschritt 56 wird auf die Schicht 24 eine Niedertemperaturplasmaschicht 26, beispielsweise eine dünne Plasmaoxid- oder Plasma­ nitridschicht, abgeschieden. Diese Schicht 26 wird beispielsweise bei einer Abscheide-Temperatur von ca. 200°C in einer Dicke von 200 nm bis 500 nm ab­ geschieden. Über die Niedertemperaturplasmaschicht 26 wird in einem nächsten Verfahrensschritt 58 eine dünne Schicht 28 aus einem Resist, beispielsweise einem durchsichtigen Fotolack, aufgebracht.

Die Schicht 28 wird mit Hilfe einer Maske belich­ tet, um so die späteren Bereiche des Sensorelements zu definieren. Diese Belichtung der Schicht 28 er­ folgt in einem justierten Prozeß und wird in einfa­ cher Weise durch die Durchsichtigkeit der aufge­ brachten Schichten 24, 26 und 28 unterstützt und ermöglicht so eine genaue Ausrichtung auf den Wafern 12. Die Justage auf den Wafern 12 wird einerseits durch die sichtbaren Bereiche der Kontakt-Pads 16 als auch durch die markanten Topo­ graphieunterschiede der Bereiche 20 ermöglicht. Darüber hinaus können weitere auf dem Halbleiter­ bauelement vorhandene Justagestrukturen, beispiels­ weise Justierkreuze usw. verwendet werden.

Nach dem Belichten der Schicht 28 werden die be­ lichteten Bereiche in einem nächsten Verfahrens­ schritt 60 durch Entwickeln freigelegt und durch Ätzen der Schicht 26 bis auf die Schicht 24 in diese eine entsprechende Maske 30 für das spätere Sensorelement erzeugt. In dem in Fig. 1 gezeigten Ausführungsbeispiel besteht das spätere Sensor­ element aus einer kammartigen Struktur mit einer Vielzahl von ineinandergreifenden Fingern mit senkrechten Seitenwänden.

In einem nächsten Verfahrensschritt 62 wird mit Hilfe eines Plasmaätzprozesses die Schicht 24 bis zur Metallschicht 22 durchgeätzt, wobei die zuvor in den Schichten 26 und 28 erzeugte Maske 30 verwendet wird. Der Plasmaätzprozeß wird bei­ spielsweise als Hochratenplasmaätzprozeß mit einer hochdichten Plasmaquelle, beispielsweise vom ECR-, PIE-, ICP-, oder Helicontyp durchgeführt. Hierbei können bei einem ionenunterstützten Ätzen bei hoher Ionendichte sehr hohe Ätzraten und eine hohe Anisotropie erreicht werden, so daß die Struk­ turierung der später das Sensorelement ergebenden Bereiche mit hoher Genauigkeit durchgeführt werden kann. Als Ätzgase werden beispielsweise ein Gemisch aus Argon Ar und Sauerstoff O₂, insbesondere ein Gemisch von 150 sccm Argon mit 50 sccm Sauerstoff bei einem Druck von beispielsweise 10 µbar, einge­ setzt. Zusätzlich kann ein geringer Anteil von Fluor enthaltenden Gasen, beispielsweise SF₄, CF₄, C₂F₆, CHF₃ usw. zugesetzt werden, um als "Scavenger" abgesputtertes Maskenmaterial flüchtig in der Gasphase zu halten und an der Deposition in den Strukturgräben zu hindern. Durch Einstellung bzw. Erhöhung der Ionendichte und der Ionenenergie während des Plasmaätzens und/oder durch Absenken der Temperatur des Wafers 12 während des Ätzens kann ein isotroper Prozeßanteil, das heißt ein seitliches Hinterätzen der Maske 30, reduziert werden. Hierdurch ist eine weitere Erhöhung der Strukturgenauigkeit möglich. Gleichzeitig kann die laterale Auflösung erhöht werden, das heißt der ge­ ringstmögliche Abstand zwischen zwei nebeneinander liegenden Strukturbereichen des späteren Sensorele­ ments verkleinert werden. Während dieses Ätzprozes­ ses werden in der Schicht 24 die in Fig. 1 ange­ deuteten senkrecht verlaufenden Gräben, Schluchten, Löcher oder ähnliches (Strukturen 32) strukturiert. Die Strukturen 32 werden dabei bis auf die Metall­ schicht 22 heruntergeätzt, so daß diese in den her­ ausgeätzten Bereichen freiliegt. Gleichzeitig wird während des Ätzprozesses die obere Lack-Schicht 28 komplett abgeätzt.

Die erzeugten Strukturen 32 bilden eine Negativform des späteren Sensorelements und werden in einem nächsten Verfahrensschritt 62 galvanisch bis zu ei­ ner gewünschten Höhe aufgefüllt. Hierbei werden in den Strukturen 32 Galvanik-Elemente 34 aufgebaut, die mit der Metallschicht 22 verbunden sind.

In einem weiteren Verfahrensschritt 64 wird die verbliebene Masken-Schicht 26 entfernt, sowie die Schicht 24 aufgelöst, beispielsweise trocken in einem O₂-Plasma verascht. Die Metallschicht 22 wird in den Bereichen, in denen keine Galvanik-Elemente 34 vorliegen, abgeätzt. Schließlich werden die Be­ reiche 20 unterhalb der mit den Galvanik-Elementen 34 verbundenen Metallschicht 22 entfernt, bei­ spielsweise verascht, die somit als sogenannte Opferschichtbereichedienen. Nach Abschluß des Ent­ fernens sämtlicher ursprünglich zur Strukturierung der Strukturen 32 bzw. zum Aufbau der Galvanik- Elemente 34 benötigten Schichten, liegt das von den Galvanik-Elementen bzw. der mit diesen verbundenen übriggebliebenen Metallschicht 22 gebildete Sensor­ element frei. Dieses Sensorelement bildet in dem in Fig. 1 gezeigten Beispiel eine kammartige Struktur aus, kann jedoch jede andere beliebige Form auf­ weisen. Über die mit den Sensor-Kontakt-Pads 16 kontaktierten Bereiche der Metallschicht 22 ist das geschaffene Sensorelement mit der integrierten elektronischen Schaltung in dem Wafer 12 verbunden. Insgesamt kann somit mit einfachen modifizierten Verfahrensschritten, die prinzipiell bei der Her­ stellung der integrierten Schaltungen in den Wafern 12 bereits Anwendung finden, an jeder beliebigen Stelle auf dem Wafer 12 in jeder beliebigen Geo­ metrie ein Sensorelement aufgebracht werden, ohne daß der Prozeß des Aufbringens des Sensorelements unmittelbar mit dem Prozeß der Herstellung der integrierten Schaltung gekoppelt ist. Somit ist eine gegenseitige Beeinflussung weitgehend ausge­ schlossen.

Werden die geschaffenen Sensorelemente beispiels­ weise durch großflächigere Strukturbereiche der Strukturen 32 gebildet, beispielsweise bei seismi­ schen Massen, ist es von Vorteil, wenn in diesen durch die beschriebenen Verfahrensschritte des Ätzens und Strukturierens eine Perforation ge­ schaffen wird und diese auf die Metallschicht 22 übertragen wird, so daß die unter der Metallschicht 22 verbliebenen Bereiche 20 durch die Öffnungen der Perforation wesentlich schneller verascht werden können. Diese Perforationen sind ohne zusätzlichen Aufwand einfach in der Maske 30 entsprechend vorzu­ sehen. Somit ist eine Beschleunigung dieses Ver­ fahrensschrittes möglich, wobei gleichzeitig mög­ liche negative Auswirkungen eines extrem langen Veraschens auf die Wafer 12 und den enthaltenen integrierten elektronischen Schaltungen weiter re­ duziert werden können.

Nach einem weiteren, nicht dargestellten Aus­ führungsbeispiel, ist es möglich, den Aufbau der Bereiche 20 gemäß dem Verfahrensschritt 50 einzu­ sparen, indem die Metallschicht 22 während des Verfahrensschrittes 52 so aufgebracht wird, daß sie eine entsprechende Dicke aufweist, so daß aus der Metallschicht 22 die in dem dargestellten Beispiel von den Bereichen 20 gebildeten Abschnitte zeitge­ steuert herausgeätzt werden können. Es erfolgt quasi eine selektive Unterätzung der Metallschicht 22 auf Zeit unter den geschaffenen Galvanik-Elementen 34, so daß diese entsprechend freiliegen. Dieses tunnelartige Unterätzen muß so erfolgen, daß zwar ein Freilegen der Sensorelemente erreicht wird, jedoch deren Befestigung mit der verbleiben­ den Metallschicht 22 nicht gefährdet ist. Hierbei wird ebenfalls mit Vorteil eine Perforation der aufgalvanisierten Galvanik-Elemente 34, die das spätere Sensorelement ergeben, erfolgen. Hinsicht­ lich einer Materialauswahl ist hier die Metall­ schicht 22 auf das Material der Kontakt-Pads 16 und der Galvanik-Elemente 34 abzustimmen, damit ein selektives Unterätzen erfolgen kann, ohne die Sensor-Kontakt-Pads 16 bzw. die Galvanik-Elemente 34 anzugreifen. Von Nachteil ist bei dieser Varian­ te der direkte großflächige Kontakt der metal­ lischen Schicht 22 (plating base) mit der IC-Oberfläche.

Nach einem weiteren Ausführungsbeispiel ist vorge­ sehen, über die Metallschicht 22 eine dünne Nieder­ temperaturplasmaschicht 36, beispielsweise eine Plasmaoxid- oder Plasmanitridschicht (in Fig. 1 gestrichelt dargestellt) aufzubringen, auf der dann entsprechend die Schicht 24 aufgebracht wird. Hier­ durch wird verhindert, daß beim Durchätzen der Schicht 24 auf der Metallschicht 22 überätzt werden muß. Durch ein Überätzen der Metallschicht 22 be­ steht die Gefahr einer Verunreinigung der Plasma­ ätzanlage durch abgesputtertes Metall. Die Zwi­ schenschicht 36 sorgt dafür, daß statt dessen auf der neutralen Plasmaoxid- oder -nitridschicht 36 überätzt wird, die danach zum Beispiel naßchemisch wieder entfernt werden kann.

Die Erfindung beschränkt sich nicht auf das darge­ stellte Ausführungsbeispiel, sondern ist selbstver­ ständlich bei jedem beliebigen Halbleiterbauelement 10 anwendbar, die sowohl passive als auch aktive Strukturen enthalten können. Durch Aufbauen von Sensorstrukturen über elektronischen Schaltungsbe­ reichen kann die Waferoberfläche mehrfach benutzt werden, so daß auf die angeordneten Schaltungen entsprechende Sensorelemente direkt aufgesetzt wer­ den können. Hierdurch wird der Flächenbedarf pro aus den Wafern 12 hergestellten Chip erheblich re­ duziert, der Nutzen also erhöht.

Claims (14)

1. Verfahren zur Herstellung von mikromechanischen Strukturen auf Halbleiterbauelementen, insbesondere auf der Oberfläche eines integrierte Schaltungen (IC) aufweisenden Wafers, dadurch gekennzeichnet, daß die mikromechanischen Strukturen nachträglich auf ein fertig prozessiertes Halbleiterbauelement unter Ver­ wendung von bei der Halbleiterbauelemente-Herstellung angewandter Prozeßschritte, jedoch unabhängig vom eigentlichen Halbleiterbauelement-Herstellungsprozeß aufgebracht werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf das Halbleiterbauelement strukturierbare Schichten aufgebracht werden, in den Schichten eine Negativform strukturiert wird und in diese die mikro­ mechanische Struktur galvanisch aufgewachsen wird und die Negativform anschließend entfernt wird.

3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf das Halbleiterbau­ element eine erste Schicht (18) eines Resist auf­ gebracht wird und in dieser Opferbereiche (20) und Schutzbereiche/Abdeckungen strukturiert werden.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf das Halbleiterbau­ element und die Bereiche (20) eine Metallschicht (22) aufgebracht wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Metallschicht (22) eine Niedertemperaturplasmaschicht (36) aufge­ bracht wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Metallschicht (22) eine zweite Schicht (24) eines Resist aufge­ bracht wird, deren Schichtdicke wenigstens der Höhe der mikromechanischen Strukturen entspricht.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Schicht (24) eine Niedertemperaturplasmaschicht (26) aufgebracht wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Niedertemperatur­ plasmaschicht (26) eine dritte Schicht (28) eines Resist aufgebracht wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in den Schichten (26, 28) eine den mikromechanischen Strukturen entsprechende Maske (30) erzeugt wird.

10. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß entsprechend der Maske (30) die zweite Schicht (24) und die Niedertem­ peraturplasmaschicht (36) strukturiert werden und die geschaffenen Strukturen (32) galvanisch aufgefüllt werden, wobei galvanisch abgeformte mikromechanische Strukturen (34) erzeugt werden.

11. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Schichten bzw. Bereiche (28, 26, 24, 36, 22, 20) zumindest teilweise entfernt, insbesondere weggeätzt, verascht und/oder aufgelöst werden.

12. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß auf die Bereiche (20) verzichtet und die Opferbereiche durch die Metallschicht (22) selbst gebildet werden, wobei die Opferbereiche selektiv zu den Strukturen (34) zeit­ gesteuert herausgeätzt werden.

13. Verfahren nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß in den galvanisch abgeformten Strukturen (34) Perforationen vorgesehen werden, die in die Metallschicht (22) übertragen wer­ den, so daß unter der Metallschicht (22) vorgesehene Bereiche (Opferbereiche, 20) schneller verascht wer­ den können.

14. Halbleiterbauelement mit wenigstens einer mikro­ mechanischen Struktur, dadurch gekennzeichnet, daß die mikromechanische Struktur nach den in den Ansprü­ chen 1 bis 12 genannten Verfahren aufgebracht wurde.