DE4421077A1 - Halbleitergehäuse und Verfahren zu dessen Herstellung - Google Patents

Halbleitergehäuse und Verfahren zu dessen Herstellung

Info

Publication number
DE4421077A1
DE4421077A1 DE19944421077 DE4421077A DE4421077A1 DE 4421077 A1 DE4421077 A1 DE 4421077A1 DE 19944421077 DE19944421077 DE 19944421077 DE 4421077 A DE4421077 A DE 4421077A DE 4421077 A1 DE4421077 A1 DE 4421077A1
Authority
DE
Germany
Prior art keywords
connections
tapes
semiconductor chip
plastic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19944421077
Other languages
English (en)
Other versions
DE4421077B4 (de
Inventor
Chi Jung Song
Gi Bon Cha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4421077A1 publication Critical patent/DE4421077A1/de
Application granted granted Critical
Publication of DE4421077B4 publication Critical patent/DE4421077B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Hintergrund der Erfindung Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Halbleitergehäuse und ein Verfahren zu dessen Herstellung und insbesondere ein Halbleitergehäuse aus Kunststoff und ein Verfahren zu dessen Herstellung, bei dem Kontakthügel so gestaltet sind, daß das Halbleitergehäuse leichtgewichtiger, dünner und kleiner ge­ staltet werden kann, so daß es auf einer gedruckten Leiter­ platte mit einer größeren Packungsdichte montiert werden kann.
Beschreibung des Standes der Technik
In Fig. 1 ist ein herkömmliches Halbleitergehäuse aus Kunst­ stoff gezeigt. Wie in der Zeichnung zu sehen ist, umfaßt das Halbleitergehäuse aus Kunststoff einen Halbleiterchip 1, ei­ nen Anschlußrahmen 2 mit einem Anschlußrahmenauflager 2a, auf dem der Halbleiterchip 1 angeordnet ist, eine Vielzahl von inneren Anschlüssen 2b, die mit dem Halbleiterchip 1 durch Draht-Bonden verbunden sind, und äußere Anschlüsse 2c, die seitlich abstehen, eine Vielzahl von Metalldrähten 3, um die inneren Anschlüsse 2b des Anschlußrahmens 2 mit dem Halbleiterchip 1 elektrisch zu verbinden, sowie ein Gießharz 4, um einen bestimmten Bereich einzuhüllen, der durch den Draht-gebondeten Halbleiterchip 1 und die inneren Anschlüsse 2b des Anschlußrahmens 2 besetzt ist, um einen Gehäusekörper zu bilden.
Der Halbleiterchip 1 ist auf dem Auflager 2a des Anschluß­ rahmens 2 durch einen Epoxidklebstoff befestigt. Der Gehäu­ sekörper ist aus dem Gießharz 4 durch Transfer-Gießen herge­ stellt.
Ein Verfahren zur Herstellung des vorstehend beschriebenen herkömmlichen Gehäuses aus Kunststoff umfaßt einen Schritt des Anbringens des Halbleiterchips 1, der von einem Wafer abgetrennt worden ist, auf dem Auflager 2a des Anschlußrah­ mens 2 unter Verwendung des Epoxidklebstoffs 5, einen Schritt des Drahtbondens, um den aufgeklebten Halbleiterchip 1 mit den inneren Anschlüssen 2b des Anschlußrahmens 2 mit Hilfe von metallischen Drähten elektrisch zu verbinden, ei­ nen Schritt des Gießens, um den Gehäusekörper durch Gießen von Gießharz zu formen, wodurch ein durch den Draht-gebonde­ ten Halbleiterchip 1 und die inneren Anschlüsse 2b besetzter Bereich umhüllt wird, und einen Schritt des Trimmens und Formens, bei dem Haltestäbe, die mit äußeren Enden des An­ schlußrahmens 2 verbunden sind, zerschnitten werden, um ein getrenntes Halbleitergehäuse bereitzustellen und die äußeren Anschlüsse 2c des Halbleitergehäuses in die erforderlichen Formen gebogen werden.
Allerdings hat das gemäß dem vorstehend erwähnten Verfahren hergestellte Halbleitergehäuse aus Kunststoff insofern Nach­ teile, als die durch ein einzelnes Gehäuse wegen des Vorhan­ denseins der von beiden Seiten des Gießharzes 4 seitlich ab­ stehenden äußeren Anschlüsse 2c und wegen der Metalldrähte 3 zum elektrischen Verbinden des Halbleiterchips 1 mit den in­ neren Anschlüssen 2b benötigte Fläche erhöht ist, so daß die Packungsdichte derartiger Gehäuse auf einer (nicht gezeig­ ten) gedruckten Leiterplatte gering ist.
Da des weiteren bei den herkömmlichen äußeren Anschlüssen 2c des Anschlußrahmens 2 das Biegen und die Kontaktgabe oftmals von niedriger Qualität sind, ist die Genauigkeit bei Tests hinsichtlich der elektrischen Eigenschaften verringert. Dar­ über hinaus unterliegt das Gehäuse der Gefahr, daß es gebro­ chen wird und sich zwischen Oberflächen aufgrund unter­ schiedlicher thermischer Ausdehnungskoeffizienten zwischen dem Halbleiterchip 1 und dem Auflager 2a ablöst (delaminiert).
Weiterhin ist das herkömmliche Verfahren zur Herstellung ei­ nes Halbleitergehäuses insofern nachteilig, als Spalten zwi­ schen den Anschlüssen aufgrund mechanischer Belastungen wäh­ rend des Schritts des Trimmens und Formens auftreten können, so daß Feuchtigkeit dazwischen eindringen kann, wodurch das Gehäuse verschlechtert wird. Da außerdem bei dem Verfahren mehrere komplizierte Schritte auszuführen sind, ist die Pro­ duktivität relativ gering und die Herstellungskosten relativ hoch.
Zusammenfassung der Erfindung
Die vorliegende Erfindung hat daher das Ziel, die Nachteile des vorstehend beschriebenen Standes der Technik zu überwin­ den und ein spezielles Ziel der Erfindung besteht darin, ein Halbleitergehäuse aus Kunststoff bereitzustellen, das leichtgewichtiger, dünner und kleiner ist, um mit einer ho­ hen Packungsdichte auf einer gedruckten Leiterplatte Ober­ flächen-montiert zu werden, und dessen elektrische Eigen­ schaften verbessert sind.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Halbleitergehäuses aus Kunststoff bereitzustellen, das in seinem Ablauf vereinfacht ist und das die Produktivität erhöhen und die Herstellungs­ kosten verringern kann.
Gemäß der vorliegenden Erfindung kann das erste Ziel der Er­ findung dadurch erreicht werden, daß ein Halbleitergehäuse bereitgestellt wird, mit: einer Vielzahl von signalübertra­ genden Chipanschlüssen, die von einem Halbleiterchip abste­ hen und als elektrische Leitungen wirken; eine Vielzahl von Bändern aus Kunststoff, vorzugsweise aus Polyimid, die an dem jeweiligen Anschluß befestigt sind und die gleiche Brei­ te wie der Anschluß haben; eine Vielzahl von isolierenden doppelseitigen Bändern, die jeweils an einer Seite mit einer oberen Oberfläche des zugehörigen Anschlusses verbunden sind, um den Anschluß mit dem Halbleiterchip zu verbinden; eine Vielzahl von leitfähigen Kontakthügeln, die jeweils auf der anderen Seite der oberen Oberfläche des zugehörigen An­ schlusses angeordnet sind, um den Anschluß mit dem Halblei­ terchip elektrisch zu verbinden; und Gießharz, das einen vorbestimmten Bereich einhüllt, der den Halbleiterchip und die Anschlüsse umfaßt.
Des weiteren kann das zweite Ziel der Erfindung durch Be­ reitstellen eines Verfahrens zur Herstellung eines Halblei­ terchips mit folgenden Schritten erzielt werden: Anordnen von leitfähigen Kontakthügeln auf den jeweils einen Seiten der oberen Oberflächen von signalübertragenden Chipanschlüs­ sen und Anbringen von isolierenden Kunststoffbändern an un­ teren Oberflächen der Anschlüsse; Befestigen der Anschlüsse an dem Halbleiterchip mit Hilfe eines doppelseitigen zwi­ schen diesen angebrachten Bandes; elektrisches Verbinden des Halbleiterchips mit den Anschlüssen durch Heißpressen der leitfähigen Kontakthügel mit den zugehörigen Anschlüssen; Vergießen von Gießharz in einen vorbestimmten Bereich, der den Halbleiterchip umgibt, um die unteren Oberflächen der Anschlüsse an der unteren Oberfläche des gegossenen Harzkör­ pers freiliegend zu haben; und Entfernen der Polyimidbänder von den unteren Oberflächen der Anschlüsse, Ausführen eines beispielsweise chemischen Reinigungsvorgangs, um Verunreini­ gungen, Grate etc. zu entfernen, und Anlöten der freilie­ genden Oberflächen der Anschlüsse.
Kurzbeschreibung der Zeichnungen
Diese und andere Ziele und Gesichtspunkte der Erfindung wer­ den aus der nachfolgenden Beschreibung einer Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen deutlich, in denen
Fig. 1 eine Schnittansicht eines herkömmlichen Halbleiter­ gehäuses aus Kunststoff ist;
Fig. 2A und 2B Schnittansichten einer Ausführungsform eines Halbleitergehäuses aus Kunststoff gemäß der vorlie­ genden Erfindung zeigen;
Fig. 3 eine Ansicht des in den Fig. 2A und 2B gezeigten Halbleitergehäuses aus Kunststoff von unten ist; und
Fig. 4 eine Draufsicht auf das in den Fig. 2A und 2B ge­ zeigte Halbleitergehäuse aus Kunststoff ist.
Detaillierte Beschreibung der bevorzugten Ausführungsform
Die vorliegende Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen im Detail erläutert.
Die Fig. 2A und 2B sind Schnittansichten von Ausführungsfor­ men eines Halbleitergehäuses aus Kunststoff gemäß der vor­ liegenden Erfindung und Fig. 3 ist eine Ansicht eines Halb­ leitergehäuses gemäß der Erfindung von unten.
Wie in Fig. 2A gezeigt, ist das Halbleitergehäuse gemäß der vorliegenden Erfindung wie folgt aufgebaut: Eine Vielzahl von signalübertragenden Chipanschlüssen 13, an denen ein Halbleiterchip 11 mit einer vorbestimmten Gestalt angebracht ist, sind von einer unteren Oberfläche eines Gießharzkörpers abstehend angeordnet, und der Halbleiterchip 11 und die sig­ nalübertragenden Chipanschlüsse 13 sind elektrisch miteinan­ der durch leitfähige Kontakthügel 18 und 28 verbunden, die zwischen ihnen jeweils angeordnet sind.
Genauer gesagt ist die Vielzahl von signalübertragenden Chipanschlüssen 13 mit einem vorbestimmten Abstand zwischen ihnen angeordnet und mit Bändern aus Polyimid 15 und 25 mit vorbestimmten Abmessungen verbunden, wie dies in Fig. 4 ge­ zeigt ist. Wie in Fig. 2A gezeigt, sind die Anschlüsse 13 und der Halbleiterchip 11 miteinander mit Hilfe von doppel­ seitigen Klebebändern 16 und 26 verbunden, die zwischen ih­ nen angeordnet sind, und auch elektrisch miteinander mit Hilfe der leitfähigen Kontakthügel oder Kontaktkugeln 18 und 28 verbunden, die zwischen ihnen angeordnet sind. Der darü­ ber befestigte Halbleiterchip 11, die Bänder 16 und 26, die leitfähigen Kontakthügel 18 und 28, sowie innere Teile der Anschlüsse 13 sind durch Vergießen des Gießharzes 14 um­ hüllt.
Die signalübertragenden Chipanschlüsse 13 sind so bemessen und angeordnet, daß sie nicht über den Umriß des Halbleiter­ chips 11, gesehen aus der Ebene, vorstehen und sich bei die­ ser Ausführungsform der Erfindung um etwa 50 bis 100 µm nach unten erstrecken.
Die isolierenden doppelseitigen Klebebänder 16 und 26 sind aus wärmehärtbarem oder thermoplastischem Band und haben ei­ ne Dicke von 70 bis 150 µm.
Die leitfähigen Kontakthügel sind aus Lot oder Gold als Hauptbestandteil hergestellt und haben eine Höhe von 20 bis 50 µm.
In dem Halbleitergehäuse aus Kunststoff gemäß der vorliegen­ den Erfindung ist die Relativposition der doppelseitigen Bänder 16 und 26 zu den leitfähigen Kontakthügeln 18 und 28 alternativ in einer der beiden in den Fig. 2A und 2B gezeig­ ten Strukturen gestaltet.
Andererseits umfaßt das Verfahren zur Herstellung des vor­ stehend erläuterten Halbleitergehäuses gemäß der vorliegen­ den Erfindung einen Schritt des Anbringens der leitfähigen Hügel 18 und 28 auf der jeweils einen Seite der oberen Ober­ flächen der signalübertragenden Chipanschlüsse 13 und das Anbringen der isolierenden Polyimidbänder 15 und 25 an den unteren Oberflächen der Anschlüsse 13, ein Schritt des Befe­ stigens der Anschlüsse an dem Halbleiterchip 11 mit Hilfe der doppelseitigen Bänder 16 und 26, die dazwischen angeord­ net sind, einen Schritt des elektrischen Verbindens des Halbleiterchips 11 mit den Anschlüssen 13 durch Wärmepressen der leitfähigen Kontakthügel 18 und 28 auf die entsprechen­ den Anschlüsse 13, einen Schritt des Vergießens des Gießhar­ zes in einem vorbestimmten Bereich, der den Halbleiterchip umgibt, wobei die unteren Oberflächen der Anschlüsse 13 an der unteren Oberfläche des gegossenen Harzkörpers freilie­ gen, und einen Schritt des Entfernens der Polyimidbänder 15 und 25 von den unteren Oberflächen der Anschlüsse 13, Aus­ führen eines chemischen Reinigungsprozesses zum Entfernen von Verunreinigungen, Graten usw., sowie Anlöten der frei­ liegenden Oberflächen der Anschlüsse 13.
In diesem Verfahren wird als Technik zum Bonden der leitfä­ higen Kontakthügel 18 und 28 zwischen dem Halbleiterchip 11 und den Anschlüssen 13 die an sich bekannte Band-Automaten- Bond-Technik verwendet. Des weiteren wird als Befestigungs­ technik zum Anbringen des Halbleiterchips 11 an den An­ schlüssen 13 eine LOC (Lead ON Chip) (Anschluß-auf-Chip)-Ge­ häusetechnik verwendet.
Die vorstehend erwähnte Band-Automaten-Bond-Technik ist eine Technik, bei der metallische Kontakthügel auf Bänder aufge­ bracht werden, auf denen metallische Muster (im wesentlichen bestehend aus Kupfer und als Anschlußrahmen und -drähte wir­ kend) vorgesehen sind.
Bei dem vorstehend beschriebenen Herstellungsverfahren wird ein Schritt des Aushärtens der isolierenden doppelseitigen Bänder 16 und 26 vor dem Gießschritt ausgeführt. Bei diesem Schritt wird der Aushärtungs-Schritt je nach Art der verwen­ deten doppelseitigen Bänder verändert. Das heißt, die Aus­ härtung erfolgt in einem Ofen, falls die Befestigung des Halbleiterchips 11 durch ein wärmehärtbares Band erfolgt, und das Band wird bei einer Temperatur von 150°C bis 450°C behandelt, falls es ein thermoplastisches Band ist.
Obwohl bei dem vergossenen Halbleitergehäuse gemäß der Er­ findung die freiliegenden Oberflächen der Anschlüsse 13 mit einer Oberfläche des vergossenen Gehäuses bündig abschließen (z. B. eine untere Oberfläche des Gießharzes 14), stehen die freiliegenden Oberflächen der Anschlüsse 13 von der unteren Oberfläche des Gießharzes 14 um die Dicke des Lotes vor, wenn der Lötschritt ausgeführt wird.
Die erhaltenen vorstehenden Anschlüsse 13 des Halbleiterge­ häuses sind mit einem Muster ausgerichtet, das auf einer (nicht gezeigten) gedruckten Leiterplatte ausgebildet ist, und anschließend wird das Gehäuse einem Lötvorgang unterwor­ fen, wodurch das benötigte fertige Halbleitergehäuse mit der Leiterplatte verbunden, hergestellt wird.
Wie aus der vorstehenden Beschreibung deutlich wird, kann das Gehäuse gemäß der Erfindung für die unterschiedlichsten Karten (z. B. SRAM-CARD, DRAM-CARD, MODULE und dgl.) verwen­ det werden, da das Halbleitergehäuse gemäß der Erfindung leichtgewichtiger, dünner und kleiner ist, um so mit einer größeren Packungsdichte auf der Leiterplatte Oberflächen­ montiert zu werden.
Zusätzlich zu den strukturellen Vorteilen kann die Erfindung die elektrischen Eigenschaften verbessern und einen Bruch sowie eine Schichtablösung (Delamination) des Gehäuses ver­ mindern.
Des weiteren ist die erfindungsgemäße Vorgehensweise bei der Herstellung des Halbleitergehäuses geeignet, den Herstel­ lungsprozeß insgesamt zu vereinfachen und somit eine Verbes­ serung der Produktivität und eine Verringerung der Herstel­ lungskosten zu erreichen.
Abwandlungen im Aufbau sind für Fachleute dieses Gebietes erkennbar und unterschiedliche Abwandlungen und Ausführungs­ formen können erreicht werden, ohne von dem Schutzbereich der Ansprüche abzuweichen. Die in der vorstehenden Beschrei­ bung und den beigefügten Zeichnungen erläuterte Ausführung der Erfindung dient nur erläuternden Zwecken. Sie ist nicht dazu gedacht, die Erfindung in irgendeiner Weise zu be­ schränken.

Claims (10)

1. Ein Halbleitergehäuse aus Kunststoff ohne metallische Drähte zum elektrischen Verbinden eines Halbleiterchips mit inneren Anschlüssen, mit:
einer Vielzahl von signalübertragenden Chipanschlüssen (13), die von einem Halbleiterchip (11) abstehen und als elektrische Verbindung dienen;
einer Vielzahl von Kunststoffbändern (15, 25), die an den jeweiligen Anschlüssen (13) angebracht sind und die gleiche Breite wie die jeweiligen Anschlüsse (13) ha­ ben;
einer Vielzahl von isolierenden doppelseitigen Bändern (16, 26), von denen jedes an einer Seite einer oberen Oberfläche des jeweiligen Anschlusses (13) angebracht ist, um jeden Anschluß (13) mit dem Halbleiterchip (11) zu verbinden;
einer Vielzahl von leitfähigen Kontakthügeln (18, 28), um den jeweiligen Anschluß (13) mit dem Halbleiterchip (11) elektrisch zu verbinden; und
Gießharz (14), das einen vorbestimmten Bereich umhüllt, der den Halbleiterchip (11) und die Anschlüsse (13) um­ faßt.
2. Halbleitergehäuse aus Kunststoff gemäß Anspruch 1, da­ durch gekennzeichnet, daß die signalübertragenden Chip­ anschlüsse (13) so bemessen und angeordnet sind, daß die Anschlüsse (13) nicht von dem Umriß des (auf einer gedruckten Leiterplatte oberflächenmontierten) Halblei­ terchips (11) aus der Ebene gesehen vorstehen, und um 50 µm bis 100 µm nach unten abstehen.
3. Halbleitergehäuse aus Kunststoff gemäß Anspruch 1, bei dem die isolierenden doppelseitigen Bänder (16, 26) thermisch abbindende oder thermoplastische Bänder sind.
4. Halbleitergehäuse aus Kunststoff gemäß Anspruch 3, bei dem die isolierenden doppelseitigen Bänder eine Dicke von 70 µm bis 150 µm aufweisen.
5. Halbleitergehäuse aus Kunststoff gemäß Anspruch 1, bei dem die leitfähigen Kontakthügel (18, 28) aus Lot oder aus Gold hergestellt sind.
6. Halbleitergehäuse aus Kunststoff gemäß Anspruch 5, bei dem die leitfähigen Hügel (18, 28) eine Höhe von 20 µm bis 50 µm aufweisen.
7. Halbleitergehäuse aus Kunststoff gemäß Anspruch 10, bei dem die leitfähigen Kontakthügel (18, 28) und die dop­ pelseitigen Bänder (16, 26) in ihrer Stellung ver­ tauscht werden.
8. Verfahren zur Herstellung eines Halbleitergehäuses mit den Schritten:
Anbringen von leitfähigen Kontakthügeln auf einer Seite von oberen Oberflächen von signalübertragenden Chipan­ schlüssen und Anbringen von isolierenden Kunststoffbän­ dern an unteren Oberflächen der Anschlüsse;
Befestigen der Anschlüsse an einem Halbleiterchip mit Hilfe von doppelseitigen Bändern, die dazwischen ange­ ordnet sind;
Elektrisches Verbinden des Halbleiterchips mit den An­ schlüssen durch Wärmepressen der leitfähigen Kontakthü­ gel an die zugehörigen Anschlüsse;
Vergießen von Gießharz in einen vorbestimmten Bereich, der den Halbleiterchip umgibt, so daß die unteren Ober­ flächen der Anschlüsse, die an der unteren Oberfläche des vorgegossenen Harzkörpers vorgesehen sind, freilie­ gen; und
Entfernen der Kunststoffbänder von den unteren Oberflä­ chen der Anschlüsse, Ausführen eines chemischen Reini­ gungsvorgangs, um Verunreinigungen und Grate zu entfer­ nen, und Anlöten der freiliegenden Oberflächen der An­ schlüsse.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die doppelseitigen Bänder in einem Ofen nach dem An­ bringen der doppelseitigen Bänder abbinden, falls die Bänder wärmeaushärtende Bänder sind.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die doppelseitigen Bänder bei einer Temperatur von 150°C bis 450°C nach dem Anbringen der doppelseitigen Bänder aushärten, wenn die Bänder thermoplastische Bän­ der sind.
DE19944421077 1993-06-23 1994-06-16 Halbleitergehäuse und Verfahren zu dessen Herstellung Expired - Fee Related DE4421077B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11506/93 1993-06-23
KR1019930011506A KR0152901B1 (ko) 1993-06-23 1993-06-23 플라스틱 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4421077A1 true DE4421077A1 (de) 1995-01-05
DE4421077B4 DE4421077B4 (de) 2007-01-04

Family

ID=19357883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944421077 Expired - Fee Related DE4421077B4 (de) 1993-06-23 1994-06-16 Halbleitergehäuse und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US5444301A (de)
JP (1) JP3454920B2 (de)
KR (1) KR0152901B1 (de)
DE (1) DE4421077B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651549A1 (de) * 1996-06-14 1997-12-18 Lg Semicon Co Ltd Anschlußrahmen und Halbleitergehäuse
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468566A (ja) * 1990-07-09 1992-03-04 Fujitsu Ltd 半導体装置及びその製造方法
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP3565454B2 (ja) * 1995-08-02 2004-09-15 大日本印刷株式会社 樹脂封止型半導体装置
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3189703B2 (ja) * 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
JP3427874B2 (ja) * 1996-05-16 2003-07-22 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
CN1110846C (zh) * 1996-07-12 2003-06-04 富士通株式会社 半导体装置的制造方法
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
EP0844665A3 (de) * 1996-11-21 1999-10-27 Texas Instruments Incorporated Halbleiterscheibengrosse Verpackung
KR100239708B1 (ko) * 1996-11-27 2000-01-15 김영환 비엘피 패키지의 제조방법
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
US5777705A (en) * 1997-05-30 1998-07-07 International Business Machines Corporation Wire bond attachment of a liquid crystal display tile to a tile carrier
JP3881751B2 (ja) 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US6872661B1 (en) 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7226811B1 (en) 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6989294B1 (en) 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7271032B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6300674B1 (en) * 2000-06-19 2001-10-09 Harvatek Corp. Flat package for semiconductor diodes
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6657132B2 (en) * 2001-03-15 2003-12-02 Micron Technology, Inc. Single sided adhesive tape for compound diversion on BOC substrates
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof
KR100506035B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7009286B1 (en) 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
US7358119B2 (en) * 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
US7038321B1 (en) * 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7772047B2 (en) * 2007-06-28 2010-08-10 Sandisk Corporation Method of fabricating a semiconductor die having a redistribution layer
US7763980B2 (en) * 2007-06-28 2010-07-27 Sandisk Corporation Semiconductor die having a distribution layer
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7868362B2 (en) * 2007-10-16 2011-01-11 Honeywell International Inc. SOI on package hypersensitive sensor
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
US7791031B2 (en) * 2008-06-09 2010-09-07 Honeywell International Inc. Neutron detection structure
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US7838324B2 (en) * 2008-12-19 2010-11-23 Honeywell International Inc. Neutron detection structure and method of fabricating
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8153985B2 (en) 2009-01-30 2012-04-10 Honeywell International Inc. Neutron detector cell efficiency
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
TW201311069A (zh) * 2011-08-25 2013-03-01 Hon Hai Prec Ind Co Ltd 晶片封裝件及晶片封裝方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
TWI556361B (zh) * 2012-12-11 2016-11-01 鴻海精密工業股份有限公司 鐳射晶片封裝結構
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9041226B2 (en) * 2013-03-13 2015-05-26 Infineon Technologies Ag Chip arrangement and a method of manufacturing a chip arrangement
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
TWI628723B (zh) * 2015-03-10 2018-07-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP1647727S (de) 2018-02-01 2019-12-09
USD930000S1 (en) 2018-10-12 2021-09-07 Huawei Technologies Co., Ltd. Memory card

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094744A (ja) * 1983-10-27 1985-05-27 Nippon Denso Co Ltd 混成集積回路装置
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JPS63254758A (ja) * 1987-04-13 1988-10-21 Tomoegawa Paper Co Ltd 半導体装置
JPH01161724A (ja) * 1987-12-18 1989-06-26 Citizen Watch Co Ltd 表面実装用半導体装置の製造方法
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
JP2762792B2 (ja) * 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651549A1 (de) * 1996-06-14 1997-12-18 Lg Semicon Co Ltd Anschlußrahmen und Halbleitergehäuse
DE19651549B4 (de) * 1996-06-14 2004-03-18 LG Semicon Co., Ltd., Cheongju Anschlußrahmen und Chipgehäuse
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein

Also Published As

Publication number Publication date
DE4421077B4 (de) 2007-01-04
US5444301A (en) 1995-08-22
KR950002000A (ko) 1995-01-04
JPH0722474A (ja) 1995-01-24
JP3454920B2 (ja) 2003-10-06
KR0152901B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
DE4421077A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE19725464A1 (de) Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4328916A1 (de) Ladungsgekoppelte Speichergehäuseanordnung mit Glasabdeckung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112004000258T5 (de) Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung
DE19507573A1 (de) Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur
DE19756185A1 (de) Verfahren zum Herstellen einer Anordnung aus Verbindungskontakten für IC-Chips
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
EP0646971B1 (de) Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE60316664T2 (de) Verfahren zur Herstellung einer Festkörper-Bildaufnahmevorrichtung
DE3243689C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101