DE4427309C2 - Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten - Google Patents

Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten

Info

Publication number
DE4427309C2
DE4427309C2 DE4427309A DE4427309A DE4427309C2 DE 4427309 C2 DE4427309 C2 DE 4427309C2 DE 4427309 A DE4427309 A DE 4427309A DE 4427309 A DE4427309 A DE 4427309A DE 4427309 C2 DE4427309 C2 DE 4427309C2
Authority
DE
Germany
Prior art keywords
carrier elements
chip
carrier
carrier element
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE4427309A
Other languages
English (en)
Other versions
DE4427309A1 (de
Inventor
Frank Druschke
Roland Diemer
Gerhard Elsner
Wolfgang Schmid
Reinhold Braun
Harald Gruber
Wolfgang Beck
Rainer Kratzert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to DE4427309A priority Critical patent/DE4427309C2/de
Priority to US08/793,181 priority patent/US5980683A/en
Priority to PCT/EP1995/002150 priority patent/WO1996004611A1/de
Publication of DE4427309A1 publication Critical patent/DE4427309A1/de
Application granted granted Critical
Publication of DE4427309C2 publication Critical patent/DE4427309C2/de
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Modulen, bestehend aus mehreren Trägerelementen mit mindestens jeweils einem IC-Baustein (Chip), insbesondere mit großen Abmessungen (Makro-Chips), das vorzugsweise für den Einbau in Chipkarten oder andere Datenträgerkarten vorgesehen ist.
Die in jüngster Zeit für die Informationsverarbeitung eingesetzten Chipkarten (z. B.: Multifunktionelle Chipkarten oder Telefonkarten) bestehen üblicherweise aus einem ein- oder mehrlagigen isolierten Trägerelementmodul, das z. B. in einer Aussparung eines Trägerelements oder drauf aufliegend den integrierten Halbleiter-Schaltkreis (Chip) trägt.
Die Verdrahtung des Chips mit den Außenkontakten kann gemäß der DE 30 29 667 C2 über eine Kontaktierungstechnik, dem sogenannten "wire bonding", durchgeführt werden. Dazu werden die Anschlußpunkte des Chips z. B. über feine Golddrähte mit den Kontaktflächen des Trägerelements verbunden.
Aus US 4,474,292 ist als Kontaktierungsmöglichkeit zwischen dem Chip und den Kontaktflächen des Trägerelements das "Tape Automated Bonding" (TAB) bekannt. Für die Kontaktierung des Chips mit der jeweiligen Verdrahtung, enthalten die Verdrahtungsmuster Kontaktfinger, die in Form einer sogenannten Kontaktspinne von außen in Richtung des Chipinneren geführt werden. Der Chip wird dann, z. B. durch Ultraschallverschweißung, an den Enden dieser Kontaktfinger des Schaltkreises aufgebracht.
Eine weitere Möglichkeit der Kontaktierung ist mittels "plated through holes" (PTH) möglich, wie in GB 2 081 974 A beschrieben.
Die Verwendung der als solche bekannten C4-Technik (controlled collapse chip conection, d. i. ein Lötverfahren) zur Herstellung einer elektrischen Verbindung zwischen einem IC- Baustein und einem Trägerelement, das für den Einbau in Chipkarten oder andere Datenträgerkarten vorgesehen ist, vorgestellt. Dies ermöglicht eine hohe Integrationen des IC- Bausteins mit einer entsprechend hohen Anzahl von Kontaktierungen zur Kommunikation des IC-Bausteins mit seiner äußeren Umgebung.
Nach der Kontaktierung von Chip und Träger wird der Chip im Träger vergossen oder auf dem Träger mit einem Gießharztropfen ummantelt um Umgebungseinflüsse auszuschalten. Problematisch, insbesondere bei der Herstellung von Chips mit großer Fläche, hat sich dabei jedoch die im wesentlichen konvexe Formgestaltung der Gießharzummantelung erwiesen. Insbesondere bei der Ummantelung großflächiger und damit im Verhältnis Höhe zu Fläche relativ flacher Chips zwingt die nachdem Aushärten verbleibende konvexe und relativ undefinierte Tropfenform zu einer Nachbehandlung z. B. durch Abschleifen um kleinere Bauhöhen erreichen zu können.
Allen bekannten Methoden zur Herstellung von Trägerelementen für IC-Bausteine ist gemeinsam, daß sie Chips großer Abmessungen (Makro-Chips) nicht oder nur mit großem Aufwand verwenden können. Dadurch ist die Herstellung von Massenartikeln mit höchster Speicherdichte wie Chipkarten und flexiblen Schaltkarten nicht möglich.
JP 1-13749 A - in: Patents Abstracts of Japan, Sect. E Vol. 13 (1989), Nr. 192 (E-753) beschreibt ein Verfahren zur Herstellung eines Moduls bestehend aus einem Trägerelement und mindestens einem IC-Baustein. Bei diesem Verfahren wird nicht nur der IC-Baustein ummantelt, sondern das gesamte Modul, so dass eine Anwendung für Chipkarten, etc. nicht möglich ist. Außerdem offenbart diese Schrift kein seitliches Einspritzen der Ummantelungsmasse mittels mehrerer Anspritzkanäle.
US 5,122,860 beschreibt die Ummantelung des ICs auf einer metallisch (nicht-isolierenden) Trägerelementoberfläche. Es wird beschrieben, wie die Haftung des Ummantelungsmaterials mit dem metallischen Trägerelement erhöht werden kann. Ein Einspritzen der Ummantelungsmasse mittels mehrerer Anspritzkanäle ist hier ebenfalls nicht offenbart.
Schließlich kann der CH 663 115 A5 ein Trägerelement mit einem einen integrierten Schaltkreis aufweisenden Halbleiterplättchen zum Einbau in einen Datenträger, insbesondere in eine Ausweiskarte, entnommen werden, das auf einem Film angeordnet ist. Auch bei diesem Verfahren ist eine Verwendung von mehreren Anspritzkanälen nicht offenbart.
Dem Anmeldungsgegenstand liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Moduls anzugeben, mit dem gleichzeitig mehrere IC-Bausteine auf einem Mehrfachnutzen von der Seite her umspritzbar bzw. ummantelbar sind und trotz langer Anspritzkanäle bei der Weiterverarbeitung keine die Kontaktierung beeinträchtigende Kleberrückstände vorhanden sind.
Diese Aufgabe wird gelöst durch ein Verfahren entsprechend des Patentanspruchs 1.
Das erfindungsgemäße Herstellungsverfahrens erlaubt auch die Herstellung von Trägerelementmodulen mit großflächigen Chips (z. B. mit hoher Speicherdichte), wie sie durch den steigenden Informationsbedarf mit wachsenden Anwendungsmöglichkeiten, insbesondere der Chipkarten, gefordert werden, durch die Möglichkeit Module mit kleiner und definierter Bauhöhe herstellen zu können.
Die Verwendung des Spritzpreßverfahrens mit einer Spritzpreßmasse mit vorgegebenen Eigenschaften ermöglicht durch die definierbare Formgestaltung der Chipummantelung bei dem Spritzpreßvorgang, daß kleine und definierte Bauhöhen und ein geringes Bauvolumen realisiert werden können. Dabei gewährleistet die Spritzpreßmasse einen Schutz des Chips vor Rissen ("Cracks") und Umwelteinflüssen.
Auch lassen sich bei dem erfindungsgemäßen Verfahren Trägerelemente bestehend aus einem Isolator, vorzugsweise faserverstärkte Polymere, und einer metallischen Kontaktebene verwenden, wobei der Chip dann im wesentlichen auf dem Isolator aufsitzt und mit der Kontaktebene verbunden wird.
Die Verwendung eines Trennmittels mit vorgegebenen Eigenschaften ermöglicht ein leichtes und schonendes Ablösen der bei dem Spritzpreßverfahren entstehenden Anspritzstränge von dem Trägerelement, insbesondere wenn dünne faserverstärkte Polymere als Isolator verwendet werden. Das Trennmittel als solches macht damit die Verwendung von einfachen und kostengünstigen Spritzpreßwerkzeugen mit einer seitlichen, auf dem Trägerelement geführten, Anspritzung erst möglich, da ansonsten die Anspritzstücke auf der Trägerelementoberfläche haften bleiben und bei dem erforderlichen Abtrennprozeß der Anspritzstücke die Trägerelementoberfläche beschädigt werden kann.
Eine Kontrollmöglichkeit zur Erkennung der erfolgreich mit dem Trennmittel beschichteten Oberflächenbereiche des Trägerelement kann durch die Verwendung von einfärbbaren Trennmitteln erreicht werden, was zu einer Kontrastierung und damit entsprechend einfachen Erkennbarkeit der mit dem Trennmittel benetzten Bereiche führt.
Durch die Verwendung eines Klebers mit vorgegebenem Eigenschaftsprofil kann eine zuverlässigen Verbindung zwischen dem Chip und dem Trägerelement erzielt werden.
Die Verwendung und Kombination der geforderten Materialien erlaubt dabei zudem einen möglichst kurzen Prozeßzyklus und einen einfachen, schnellen und ökonomischen Modulherstellungsprozeß, der komplett in einer Linie und ohne Zwischenschritte ausgeführt werden kann.
Zur näheren Erläuterung der Erfindung sind im folgenden Ausführungsbeispiele mit Bezugnahme auf die Zeichnungen beschrieben.
Fig. 1A-1D zeigen beispielhaft ein erfindungsgemäßes Verfahren zur Herstellung eines Trägerelementmoduls bestehend aus einem Chip und einem Trägerelement,
Fig. 2 zeigt den Spritzpressvorgang in Draufsicht zu der Darstellung aus den Fig. 1,
Fig. 3 zeigt die Problematik der fehlerhaften Ablösung der Anspritzkanäle an einem Beispiel.
Fig. 1A-1D zeigen ein erfindungsgemäßes Verfahren zur Herstellung eines Trägerelementmoduls bestehend aus einem Chip 2 und einem Trägerelement 4 durch das Aufbringen des Chips 2 auf das Trägerelement 4 in Schnittbilddarstellung. Das Trägerelement 4 besteht aus einer auf einen Isolator 6 plan aufgebrachten Kontaktebene 8, wobei der Isolator 6 vorzugsweise aus glasfaserverstärktem Epoxidharz oder aus faserverstärktem Polyimid besteht. Das Trägerelement 4 wird in einem weiteren Schritt in eine sogenannte Chipkarte (Smartcard) eingefügt, auf der Daten gespeichert und bearbeitet werden können. Die Kontaktebene 8 des Trägerelements 4 dient dann zur Kontaktierung des Chips 2 mit der Außenwelt, z. B. einem Chipkartenlesegerät, entsprechend den Anwendungen der Chipkarte.
In Fig. 1A werden kreisrunde Durchbrüche 10 in den Isolator 6 für die spätere Verdrahtung des Chips 2 gestanzt. Anschließend wird auf die Unterseite des Isolators 6 eine elektrisch leitende Folie (z. B.: 35 µm Kupferfolie) als Kontaktebene 8 aufgeklebt, aus der dann naßchemisch die Leiterbahnen, die leitende Mittelzone und die nicht leitenden Streifen herausgeätzt werden. Danach erfolgt die elektrochemische Beschichtung der leitenden Kupferstrukturen der Kontaktebene 8 mit Nickel und Gold, die dann Ni/Au-Kontakte 12 bilden.
Nun wird, wie in Fig. 1B gezeigt, auf der Oberseite des Isolators 6 in dem Bereich ein Klebetropfen 14 aufgebracht durch den der Chip 2 mit dem Trägerelement 4 mechanisch verbunden werden soll.
Bei der Anwendung des Klebers 14 ist zu unterscheiden zwischen den verschiedenen elektrischen Kontaktierungsmöglichkeiten von Chip 2 zu dem Trägerelement 4, wie sie in einem sich anschließenden Verfahrensschritt ausgeführt werden. Liegen die Anschlußpunkte von Chip 2 und Trägerelement 4 einander gegenüber, wie z. B. bei der TAB- oder der C4-Technik, kommt einer mechanischen Stabilisierung durch die Verwendung des Klebers 14 eine geringere Bedeutung zu oder sie kann sogar auch entfallen, da durch die Kontaktierung bereits eine vielfach ausreichend feste mechanische Verbindung zwischen Chip 2 und Trägerelement 4 erreicht werden kann. Es sollte jedoch sichergestellt werden, daß in den Raum zwischen dem Chip 2 und der Oberfläche des Trägerelement 4 bei eventuell sich anschließenden weiteren Prozeßschritten nicht oder nur geringfügig andere Materialien, wie etwa eine Vergußmasse, ungewollt eindringen kann. Dies könnte ansonsten zu einem Herabsetzen der mechanischen Stabilität des Verbunds aus Chip 2 und Trägerelement 4 zur Folge haben.
Kann durch die Kontaktierung allein keine ausreichend feste mechanische Verbindung zwischen Chip 2 und Trägerelement 4 erreicht werden, oder soll ein mögliches Eindringen eines unerwünschtes Materials in den Raum zwischen dem Chip 2 und der Oberfläche des Trägerelement 4 verhindert werden, ist bei der Auswahl des Materials für den Kleber 14 darauf zu achten, daß dieser eine ausreichende Verarbeitungsdauer aufweist, die eventuell die elektrische Kontaktierung miteinschließt. Insbesondere muß ein vorzeitiges Aushärten verhindert und eine gute Verträglichkeit mit sich anschließenden Temperaturschritten gewährleistet sein. Zu unterscheiden ist hier generell, ob die Anwendung des Klebers 14 vor oder nach der elektrischen Kontaktierung zu erfolgen hat. So läßt sich bei einer Verwendung des Klebers 14 nach der elektrischen Kontaktierung die mechanische Stabilität des Materialverbund des Trägerelementmoduls günstig beeinflussen ohne dabei eine eventuell auftretende negative Beeinflussung durch den Kleber 14 während der Kontaktierung in Kauf nehmen zu müssen.
Bei der Verwendung der "wire bond" Technik wird der Chip 2 mit seiner Rückseite auf dem Trägerelement 4 platziert und die auf der gegenüberliegenden Seite des Chips 2 sich befindenden Anschlußpunkte über feine Drähte mit den Kontaktflächen 12 des Trägerelements 4 verbunden. Bei dem Aufbringen des Klebers 14 auf das Trägerelement 4 ist es wichtig darauf zu achten, daß der Kleber 14 nicht aus dem Raum zwischen der Rückseite des Chips 2 und dem Trägerelement 4 hinaustritt. Ansonsten besteht die Gefahr, daß bei einer in Fig. 1D gezeigten und später zu beschreibenden Spritzpreßverkapselung des Chips 2 die Spritzpreßmasse durch den Kontakt mit dem Kleber 14 nicht ausreichend an dem Modul haftet und es so zu Abrissen kommen kann. Gleichzeitig ist es wichtig sicherzustellen, daß die Kontaktflächen 12 nicht von dem Kleber 14 benetzt werden und damit die elektrische Kontaktierung beieinträchtigen.
Nach dem Aufbringen des Klebers 14 in Fig. 1B erfolgt dann eine Vorhärtung ("precure"), z. B mit einer Infrarotheizung, Heizplatte, Heizschuh, Heiztisch, Ofen, Umlauf- oder Heißluftofen, zur Vorfixierung, damit der Chip 2 während der nachfolgenden (vollständigen) Aushärtung in Position bleibt. Dem Schritt der Vorhärtung des Klebers 14 folgt die Aushärtung ("final cure") in einem Ofen.
In dem Ausführungsbeispiel nach Fig. 1C wird als Kontaktierungsverfahren das "wire bonding" gewählt. Dazu werden die Anschlußpunkte des Chips 2, z. B. einem Makro-Chip mit einer Fläche von beispielsweise 27.2 mm2, über feine Metalldrähte 16 (z. B. Gold- oder Aluminiumdrähte) mit den Kontaktflächen des Trägerelements 4 verbunden. Entsprechend kann jedoch jedes andere insbesondere eines der eingangs erläuterten Kontaktierungsverfahren angewandt werden.
Von der unter dem Chip 2 befindlichen dünnen Klebeschicht 14 muß verlangt werden, daß bei den nachfolgenden Prozeßschritten, die unter anderem eine Verkapselung des Chips 2 durch Spritzpressen beinhalten, der Kleber 14 keine Erweichung mehr zeigt. Ansonsten kann während des bei 180°C ablaufenden Spritzpressens der Chip 2 verschoben werden und dabei die Kontaktierungen des Chips 2 mit dem Trägerelement 4, z. B. vorher gebondete Al-Drähte, abreißen. Außerdem muß die Klebeschicht 14 blasenfrei der Raum zwischen Chip 2 und Trägerelement 4 homogen gefüllt sein, dabei der Spritzpreßtemperatur von 180°C die Luft in den in der Klebeschicht 14 möglicherweise eingeschlossenen Blasen zu einer Druckerhöhung führt und somit der Chip 2 entweder abgesprengt oder brechen kann.
Desweiteren darf der Kleber 14 während der Aushärtung keine flüchtigen Bestandteile (z. B. niedermolekulare Substanzen) freisetzen, da diese ebenfalls auf die Zuverlässigkeit der Verbindung zwischen Chip 2 und Trägerelement 4 rückwirken können. Letztendlich muß aber die Klebeschicht 14 nach der Aushärtung einen gewissen Grad an Elastizität haben, da das Trägerelement 4 mit den verklebten Chips 2 im Modulherstellungsprozeß mehrfach Biegebeanspruchungen ausgesetzt werden kann (z. B. bei der Verarbeitung als Endlosfilm in aufgerollter Form, wie in Fig. 2 zu sehen).
Bei Verwendung von Klebern mit Füllstoffen (z. B. Keramikpartikeln) kann der thermische Ausdehnungskoeffizient des Klebers auf den Materialverbund aus Trägerelement 4 und Chip 2 eingestellt und damit auf Streßausgleich hin angepaßt werden. Allerdings darf dann die Korngrößenverteilung der Füllstoffpartikel den Wert der maximal erlaubten Schichtdicke des Klebers, z. B. etwa kleiner als 150 µm, nicht überschreiten, damit sich diese erforderliche Schichtdicke des Klebers 14 auch erreichen läßt.
Zum Schutz des Chips 2 gegen Bruch und Umwelteinflüsse wird dieser mittels eines Spritzpreßprozesses ("transfer moulding"), wie in Fig. 1D gezeigt, verkapselt, vorzugsweise bei einer Temperatur von etwa 180°C. Das Spritzpreßmaterial 18 muß über die nachfolgend beschriebenen Eigenschaften verfügen: Das Spritzpreßmaterial 18 muß eine hohe Biegefestigkeit (in etwa größer als 7 kp/mm2 und vorzugsweise größer als 13 kp/mm2) und einen niedrigen thermischen Ausdehnungskoeffizienten (in etwa kleiner als 50 × 10-6 °C-1 und vorzugsweise kleiner als 17 × 10-6 °C-1) aufweisen, da dann der Materialverbund aus Trägerelement 4, Chip 2, Spritzpreßmasse 18 und eventuell Kleber 14 geringe mechanische Spannungen aufbaut. Mechanische Spannungen können sich ansonsten ungünstig auf die Kontaktierungen, z. B. die Wire Bond-Anschlüsse 16 auf der Oberseite des Chips 2, auswirken und die Zuverlässigkeit und Integrität des Moduls in Herstellung und Gebrauch negativ beeinflussen.
Außerdem darf das Spritzpreßmaterial 18 während des Erkaltens nur geringfügig schrumpfen, was durch den Zusatz von Füllstoffen erreicht werden kann, da ein zu hoher Schrumpfprozess ebenfalls auf die Wire Bond-Anschlüsse rückwirkt. Darüber hinaus ist eine möglichst kurze Aushärtezeit (vorzugsweise kleiner als eine Minute) der Spritzpreßmasse 18 erforderlich, um sehr kurze Prozeßzeiten bei der Modulherstellung zu erreichen. Weiterhin muß das Spritzpreßmaterial 18 flammbeständig sein und ein gute Haftung zum Chip 2 und dem Trägerelement 4 aufweisen.
Um den Chip 2 vor Korrosion zu schützen, darf das Spritzpreßmaterial 18 nur wenig Feuchte (vorzugsweise kleiner als 1% nach 48 h Kochwasserbehandlung) aufnehmen. Das kann sichergestellt werden, wenn eine geeignete, vernetzbare Spritzpreßmasse 18 eingesetzt wird.
Fig. 2 zeigt den Spritzpressvorgang in Draufsicht zu der Darstellung aus Fig. 1. Bei der hier dargestellten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens werden die Trägerelemente 20-34 als Endlosfilm 36 prozessiert, der anschließend in einzelne Chip-Trägerelement-Module getrennt wird. Der Endlosfilm 36 besteht, entsprechend obigen Erläuterungen aus dem Isolator 6, einem dünnen Epoxid- Glasgewebefilm, und der metallischen Kontaktebene 8. Dabei sind in dieser Darstellung durch den nahezu transparenten Isolator 6 die Kontaktebenen der Trägerelemente 20-34 zu sehen. Der Endlosfilm 36 kann zwischen der Prozessierung der einzelnen Schritte vorzugsweise auf eine Rolle aufgewickelt werden und durchläuft in abgewickelter Form die vorzugsweise als Fertigungslinie aufgereihten Prozeßschritte.
Bei dem Spritzpreßprozeß wie in Fig. 2 gezeigt, werden mit einem Spritzpreßvorgang jeweils acht Trägerelemente 20-34 gleichzeitig verkapselt. Die Spritzpreßmasse 18 stammt von einem Preßling und wird nach kurzem Aufheizen über einen Verteiler 38 und dem angeschlossene Anspritzkanäle 40 an das jeweilige Trägerelement 20-34 herangeführt. Die Führung der Spritzpreßmasse 18 wird dabei durch ein hier nicht dargestelltes Werkzeug sichergestellt, das nach Beendigung des Spritzpreßvorgangs wieder entfernt wird. Dabei härtet das Spritzpreßmaterial 18 ebenfalls in den Anspritzkanälen 40 aus und bleibt nach Entfernen des Werkzeugs wie in Fig. 2 dargestellt zurück.
Wie in Fig. 2 ebenfalls zu sehen ist, und wie für die Erfindung wesentlich ist, wird die Spritzpreßmasse 18 in etwa seitlich von den Kanälen 40 an das jeweilige Trägerelement 20-34 herangeführt. Dies erlaubt eine einfache und kostengünstige Gestaltung des Spritzpreßwerkzeuges im Vergleich zu einer Heranführung der Spritzpreßmasse beispielweise von oben.
Die gewollt gute Haftung des Spritzpreßmaterials 18 auf dem Trägerelement 4 wirkt sich aber dort sehr nachteilig aus, wo die Anspritzkanäle 40 für die Verkapselung des Chips 2 auf dem Trägerelement 4 verlaufen und mit diesem Kontakt haben, da sie nach dem Spritzpressen wieder entfernt werden müßen. Die Ablösung der Anspritzkanäle 40 führt zu enormen Prozeßproblemen und erschwert eine Verkapselung mittels der Spritzpreßtechnik.
Fig. 3 zeigt die Problematik der fehlerhaften Ablösung der Anspritzkanäle 40 an einem Beispiel. Während des fehlerhaften Ablösens sind hier nicht nur die Anspritzkanäle 40 entfernt worden, sondern es haben sich auch gleichzeitig der untere linke und die beiden äußeren rechten Chipumhüllungen mitabgelöst. An den abgelösten Stellen wird nun ersichtlich, daß mit dem entfernten Spritzpreßmaterial 18 auch ein Teil des Isolators 6 unerwünschterweise mitentfernt wurde. Dies erkennt man deutlich an dem durch die Gewebeverstärkung entstande Musterung der Trägerelementoberflächen. Die so beschädigten Oberflächen ermöglichen nun ein unerwünschtes Eindringen von Feuchtigkeit und anderen Partikeln, die zu einer Korrosion und damit zum Ausfall der Chipfunktionen führen können. Dabei ist zu bemerken, daß für die Beeinträchtigung der Funktionsfähigkeit des Chips 2 in erster Linie nur die Beschädigungen beim Abriß der Anspritzkanäle 40 eine Rolle spielen, da durch eine entsprechende Kraftwirkung entgegen der beim Abrißvorgang wirkenden Kräfte ein unerwünschtes Ablösen der ummantelten Chips 2 leicht verhindert werden kann.
Um eine Beschädigung der Oberflächen zu vermeiden, wird in einer besonders vorteilhaften Ausführungsform der Erfindung vorgeschlagen, die Oberfläche des Endlosfilms 36 bzw. der Trägerelemente 20-34 zumindest dort, wo die Anspritzkanäle 40 auf der Oberfläche der Trägerelemente 20-­ 34 verlaufen, mit einem Trennmittel zu passivieren. Solche Trennmittel müssen unter den Bedingungen des Spritzpreßprozesses ihre Trennmitteleigenschaften beibehalten, d. h. insbesondere thermisch stabil sein. Desweiteren dürfen geeignete Trennmittel auch unter Prozeßbedingungen nicht flüchtig sein, um eine unkontrollierte Verteilung auf der Trägeroberfläche auszuschließen.
Für eine ökonomische Verwendung des Trennmittels und insbesondere für eine 'online' Anwendung, d. h. eine Anwendung während des Herstellungsprozesses oder im Prozeßverlauf, ist es ebenso erforderlich, daß das Trennmittel schnell auf der Trägeroberfläche fixiert bzw. vernetzt werden kann, da ansonsten unerwünschte Wartezeiten oder Diskontinuitäten während des Prozeßablaufes auftreten können.
Als Trennmittel eignen sich generell Organosilane mit niedriger Oberflächenspannung, wie z. B. Organofluorosilane oder Alkyl- und Arylalkoxysilane. Unter diesen Organosilanen haben sich als vorteilhaft für eine erfindungsgemäße Verwendung erwiesen:
Phenyltrimethoxysilan, Phenyltriethoxysilan,
Phenyltrichlorsilan, Methyltriethoxysilan,
Methyltrimethoxysilan, Propyltrimethoxysilan,
Ethyltrichlorsilan, Ethyltrimethoxysilan, Diphenyldiethoxysilan,
Dimethyldichlorsilan, Dimethyldiethoxysilan,
Perfluorooctyltriethoxysilan, Dimethyldimethoxysilan,
Triphenylethoxysilan, Triphenylethoxysilan, oder
Dodecyltriethoxysilan.
Die genannten Trennmittel können als solche, insbesondere bei einer Applikation separat vom Modulherstellungsprozeß, oder vorzugsweise auch in Form von Lösungen oder Emulsionen in Konzentrationen ab etwa 0,005 Gewichtsprozent appliziert werden. Es sollten möglichst leichtflüchtige Lösungsmittel wie Ethanol, Methanol, iso-Propanol, Wasser, Aceton, Methylethylketon, Methylenchlorid, Dioxan etc. oder Mischungen derselben, insbesondere mit Wasser, verwendet werden. Zur besseren Steuerung der Reaktivität der angewandten Trennmittel und zur Verbesserung der Stabilität der Lösungen können der Trennmittelflüssigkeit auch Katalysatoren, z. B. Essigsäure oder Salzsäure, zugesetzt werden.
Die Beschichtung des Trägerelements 4 mit dem Trennmittel bzw. deren Lösungen kann durch geeignete Methoden wie z. B. Drucken, Pinseln, Aufstreichen oder Beschreiben mit einem Filzstift erfolgen und auf einfache Art und Weise auch automatisch angewandt werden. Die Trocknung bzw. Aushärtung der Trennmittelschicht muß für das jeweils verwendete Trennmittel bzw. die gewählte Verfahrensweise optimiert werden. Die Applikation und Trocknung/Härtung des Trennmittels kann sowohl "off line", das heißt separat vom Modulherstellungsprozeß, als auch "in line" erfolgen, das heißt während des Modulherstellungsprozesses. Wird das Trennmittel "in line" appliziert, ergibt sich die Möglichkeit, die Trocknung/Härtung simultan mit der Aushärtung des Klebers 14 durchzuführen.
Zur besseren Erkennung der mit dem Trennmittel beschichteten Oberflächenbereiche kann vorteilhaft der Trennmittellösung oder -emulsion ein thermisch ausreichend stabiler Farbstoff in geeigneter Konzentration zugesetzt werden. Dafür eignet sich beispielsweise Methylenblau, das z. B. in einer Konzentration von 0,1 bis 3,0 Gewichtsprozent oder vorzugsweise 0,5 bis 1,5 Gewichtsprozent verwandt werden kann.
Im folgenden ist ein erfindungsgemäßes Ausführungsbeispiel für die Herstellung eines Moduls bestehend aus dem Trägerelement 4 mit dem Chip 2 gegeben. Das Verfahren kann sowohl für ein einzelnes Trägerelement 4 oder für eine Vielzahl von Trägerelementen 20-34 auf dem Endlosträger 36 angewandt werden und beinhaltet die Schritte:
  • 1. 1.) Herstellung des dünnen Trägerelements als einzelnes Trägerelement 4 oder als Trägerelemente 20-34 auf Endlosfilm 36, bestehend aus faserverstärktem Polymermaterial (z. B.: Epoxidharz, Polyimid, Polycyanatester, BT Harz) versehen mit einer Cu/Ni/Au Kontaktebene 8 auf der Unterseite und metallischen Kontaktflächen 12 an der Oberfläche.
  • 2. 2.) Auftragen des Trennmittels auf die Oberfläche des Trägerelements 4, 20-34. Der Auftrag des Trennmittels erfolgt mit einem handelsüblichen und mit dem Trennmittel getränkten Schreiber, wie z. B. einem Filzstift, auf die Oberflächenbereiche oder Teile davon, auf denen später die Anspritzstränge für die Verkapselung des Chips 2 verlaufen. Als Trennmittel wird eine 5%-ige Lösung von Phenyltrimethoxysilan in einer Ethanol/Wasser Mischung (95/5) verwendet.
    Zur besseren Erkennung der behandelten Oberflächenbereiche wird der Lösung als Farbstoff Methylenblau zu 1% zugesetzt. Die Trocknung/Härtung des Trennmittels erfolgt bei den unter 3.) beschriebenen Parametern.
  • 3. 3.) Verkleben des Chips 2 mit einem Epoxidkleber, kurzes Infrarot-Vorhärten zur Fixierung und etwa 1 Minute Aushärten im Ofen bei einer Temperatur von 180°C.
  • 4. 4.) Kontaktierung des Chips 2 mit der Außenverdrahtung unter Verwendung von 32 µm dicken Aluminium-Drähten 16 anhand der "wire bond"-Technik.
  • 5. 5.) Verkapseln des Chips 2 mit einem Spritzpreßverfahren unter Verwendung der Spritzpreßmasse 18.
  • 6. 6.) Entfernen der Anspritzkanäle 40.
  • 7. 7.) Ausstanzen der Trägerelemente 20-34 aus dem Endlosträger 36.
  • 8. 8.) Einbau in die Chipkarte.

Claims (13)

1. Verfahren zur Herstellung von Modulen bestehend aus mehreren Trägerelementen (4) mit mindestens jeweils einem IC-Baustein (2) zum Einbau in Chipkarten oder andere Datenträgerkarten, mit den folgenden Verfahrensschritten:
Aufbringen der IC-Bausteine (2) auf die Trägerelemente (4);
Kontaktieren der IC-Bausteine (2) mit den Trägerelementen (4);
gleichzeitiges Passivieren der Trägerelemente (4) mittels eines Trennmittels an den Stellen, an denen eine Haftung einer Ummantelungsmasse (18) mit den Trägerelementen (4) nicht gewünscht ist, und
Ummanteln der IC-Bausteine (2) von der Seite durch Einspritzen der Ummantelungsmasse (18) mittels mehrerer Anspritzkanäle.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dem Trennmittel ein Farbstoff, insbesondere Methylenblau zugesetzt ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerelemente (4) einen Isolator (6), vorzugsweise faserverstärktes Polymer, und eine Kontaktebene (8) aufweisen, wobei die IC-Bausteine (2) im wesentlichen auf dem Isolator (6) aufsitzen und mit der Kontaktebene (8) verbunden werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Passivieren der Trägerelemente (4) mit einem Trennmittel ausgeführt wird, das Organosilane mit niedriger Oberflächenspannung, insbesondere Organofluorosilane oder Alkyl- und
Arylalkoxysilane, Phenyltrimethoxysilan,
Phenyltriethoxysilan, Phenyltrichlorsilan,
Methyltriethoxysilan, Methyltrimethoxysilan,
Propyltrimethoxysilan, Ethyltrichlorsilan,
Ethyltrimethoxysilan, Diphenyldiethoxysilan,
Dimethyldichlorsilan, Dimethyldiethoxysilan,
Perfluorooctyltriethoxysilan, Dimethyldimethoxysilan,
Triphenylethoxysilan, Triphenylethoxysilan, oder
Dodecyltriethoxysilan aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Trennmittel als solches oder in Form von Lösungen oder Emulsionen in Konzentrationen ab etwa 0,005 Gewichtsprozent appliziert wird, wobei leichtflüchtige Lösungsmittel wie vorzugsweise Ethanol, Methanol, iso- Propanol, Wasser, Aceton, Methylethylketon, Methylenchlorid, Dioxan oder Mischungen derselben, insbesondere mit Wasser, verwendet werden.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Ummanteln der IC-Bausteine (2) ein Spritzpressen mit einer Spritzpressmasse (18) ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Spritzpressmasse (18) eine hohe Biegefestigkeit (in etwa größer als 7 kp/mm2 und vorzugsweise größer als 13 kp/mm2), einen niedrigen thermischen Ausdehnungskoeffizienten (in etwa kleiner als 50 × 10-6 °C-1 und vorzugsweise kleiner als 17 × 10-6 °C-1), eine möglichst kurze Aushärtezeit (vorzugsweise kleiner als eine Minute), Flammbeständigkeit und eine gute Haftung zu den IC-Bausteinen (2) und den Trägerelementen (4) aufweist, während des Erkaltens nur geringfügig schrumpft und nur wenig Feuchte (vorzugsweise kleiner als 1% nach 48 h Kochwasserbehandlung) aufnimmt.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem dritten Schritt ein Schritt zur Erhöhung der Haftung der IC-Bausteine (2) auf den Trägerelementen (4) und/oder der mechanischen Stabilisierung des Materialverbunds, mindestens bestehend aus dem IC-Baustein (2) und dem Trägerelement (4), vorgesehen ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Erhöhung der Haftung der IC-Bausteine (2) auf den Trägerelementen (4) und/oder der mechanischen Stabilisierung des Materialverbunds durch ein Haftmittel (14) bewerkstelligt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Haftmittel (14) bei den nachfolgenden Prozeßschritten keine Erweichung mehr zeigt, blasenfrei ist, während der Aushärtung keine flüchtigen Bestandteile (z. B. niedermolekulare Substanzen) freisetzt und nach der Aushärtung einen gewissen Grad an Elastizität hat.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass dem Haftmittel (14) Füllstoffe, vorzugsweise Keramikpartikel, zugesetzt werden zur Einstellung des thermischen Ausdehnungskoeffizienten des Haftmittels (14) auf den Materialverbund aus Trägerelementen (4) und IC-Bausteinen (2).
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerelemente (20-34) auf einem Endlosfilm (36) aufgebracht sind und nach Beendigung des Verfahrens in einzelne Trägerelemente (4) zerlegt werden.
13. Verwendung des Verfahrens nach einem der vorstehenden Ansprüche zur Herstellung einer Datenträgerkarte oder Chipkarte.
DE4427309A 1994-08-02 1994-08-02 Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten Revoked DE4427309C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4427309A DE4427309C2 (de) 1994-08-02 1994-08-02 Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
US08/793,181 US5980683A (en) 1994-08-02 1995-06-06 Production of a support element module for embedding into smart cards or other data carrier cards
PCT/EP1995/002150 WO1996004611A1 (de) 1994-08-02 1995-06-06 Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4427309A DE4427309C2 (de) 1994-08-02 1994-08-02 Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten

Publications (2)

Publication Number Publication Date
DE4427309A1 DE4427309A1 (de) 1996-02-15
DE4427309C2 true DE4427309C2 (de) 1999-12-02

Family

ID=6524715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4427309A Revoked DE4427309C2 (de) 1994-08-02 1994-08-02 Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten

Country Status (3)

Country Link
US (1) US5980683A (de)
DE (1) DE4427309C2 (de)
WO (1) WO1996004611A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10114231A1 (de) * 2001-03-22 2002-10-10 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE10240460A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102006042032A1 (de) * 2006-09-07 2008-03-27 Infineon Technologies Ag Halbleiterbauelement
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7868766B2 (en) 2003-03-24 2011-01-11 Alien Technology Corporation RFID tags and processes for producing RFID tags
US8516683B2 (en) 2001-05-31 2013-08-27 Alien Technology Corporation Methods of making a radio frequency identification (RFID) tags

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072698A (en) * 1995-09-27 2000-06-06 Siemens Aktiengesellschaft Chip module with heat insulation for incorporation into a chip card
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
JP3816194B2 (ja) 1996-11-22 2006-08-30 ファナック株式会社 冷却装置、光源装置、面発光装置、およびその製造方法
US6277436B1 (en) * 1997-11-26 2001-08-21 Advanced Technology Materials, Inc. Liquid delivery MOCVD process for deposition of high frequency dielectric materials
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
FR2799857A1 (fr) * 1999-10-14 2001-04-20 Gemplus Card Int Procede pour le renforcement d'un module de circuit integre de carte a puce
EP1122780A3 (de) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminatkühler, Leistungshalbleiter und seine Herstellung
US6257857B1 (en) 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
DE102005023949B4 (de) * 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102006009789B3 (de) * 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
JP2007266078A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 半導体装置、チップ・オン・チップ構造の半導体装置及び半導体装置の製造方法
NL2007614C2 (nl) 2011-10-18 2013-04-22 Fico Bv Werkwijze en inrichting voor het met behulp van een reductie-materiaal dat een faseovergang ondergaat omhullen van elektronische componenten.
JP6654853B2 (ja) * 2015-10-22 2020-02-26 エムテックスマツムラ株式会社 電子部品基板の表面処理方法、大気圧プラズマ発生装置及び樹脂封止システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4681714A (en) * 1985-12-27 1987-07-21 Dow Corning Corporation Multiple release mold coating
CH663115A5 (de) * 1980-08-05 1987-11-13 Gao Ges Automation Org Traegerelement mit einem einen integrierten schaltkreis aufweisenden halbleiterplaettchen zum einbau in einen datentraeger, insbesondere in eine ausweiskarte.
FR2628263A1 (fr) * 1988-03-04 1989-09-08 Citizen Watch Co Ltd Procede d'encapsulation d'un circuit electronique par une resine
US4882107A (en) * 1988-11-23 1989-11-21 Union Carbide Chemicals And Plastics Company Inc. Mold release coating process and apparatus using a supercritical fluid
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
DE4209184C1 (de) * 1992-03-21 1993-05-19 Orga Kartensysteme Gmbh, 6072 Dreieich, De
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514752A (en) * 1984-04-10 1985-04-30 International Business Machines Corporation Displacement compensating module
JPH01157610A (ja) * 1987-12-15 1989-06-20 Matsushita Electric Ind Co Ltd 振動発生素子を有する封止部品の製造方法
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
US5155860A (en) * 1988-12-27 1992-10-13 Cellular Communications Corporation Cellular portable telephone battery pack and programmer interface
FR2673017A1 (fr) * 1991-02-18 1992-08-21 Schlumberger Ind Sa Procede de fabrication d'un module electronique pour carte a memoire et module electronique ainsi obtenu.
DE4217604A1 (de) * 1991-05-29 1992-12-03 Shinetsu Chemical Co Haertbare verbindungen, verfahren zu ihrer herstellung, sie enthaltende massen zur ausbildung von isolierenden schutzueberzuegen und deren verwendung
JP2701629B2 (ja) * 1991-11-01 1998-01-21 カシオ計算機株式会社 液晶表示装置およびその製造方法
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
EP0590780B1 (de) * 1992-08-28 1997-06-25 Dow Corning Corporation Verfahren zur Herstellung einer integrierten Schaltung mit einem auf einer Keramikschicht basierenden hermetischen Schutz
DE59307807D1 (de) * 1992-09-04 1998-01-22 Tomas Meinen Verfahren und Vorrichtung zum Verarbeiten und Auftragen von Cyanacrylat-Klebstoffen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH663115A5 (de) * 1980-08-05 1987-11-13 Gao Ges Automation Org Traegerelement mit einem einen integrierten schaltkreis aufweisenden halbleiterplaettchen zum einbau in einen datentraeger, insbesondere in eine ausweiskarte.
US4681714A (en) * 1985-12-27 1987-07-21 Dow Corning Corporation Multiple release mold coating
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
FR2628263A1 (fr) * 1988-03-04 1989-09-08 Citizen Watch Co Ltd Procede d'encapsulation d'un circuit electronique par une resine
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US4882107A (en) * 1988-11-23 1989-11-21 Union Carbide Chemicals And Plastics Company Inc. Mold release coating process and apparatus using a supercritical fluid
DE4209184C1 (de) * 1992-03-21 1993-05-19 Orga Kartensysteme Gmbh, 6072 Dreieich, De
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 1-13749 A - in: Patents Abstracts of Japan, Sect. E, Vol. 13 (1989), Nr. 192 (E-753) *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10114231A1 (de) * 2001-03-22 2002-10-10 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
US8516683B2 (en) 2001-05-31 2013-08-27 Alien Technology Corporation Methods of making a radio frequency identification (RFID) tags
DE10240460A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US7868766B2 (en) 2003-03-24 2011-01-11 Alien Technology Corporation RFID tags and processes for producing RFID tags
US8350703B2 (en) 2003-03-24 2013-01-08 Alien Technology Corporation RFID tags and processes for producing RFID tags
US8912907B2 (en) 2003-03-24 2014-12-16 Alien Technology, Llc RFID tags and processes for producing RFID tags
US9418328B2 (en) 2003-03-24 2016-08-16 Ruizhang Technology Limited Company RFID tags and processes for producing RFID tags
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US8471709B2 (en) 2004-11-22 2013-06-25 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US9070063B2 (en) 2004-11-22 2015-06-30 Ruizhang Technology Limited Company Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
DE102006042032A1 (de) * 2006-09-07 2008-03-27 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
DE4427309A1 (de) 1996-02-15
US5980683A (en) 1999-11-09
WO1996004611A1 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
DE4427309C2 (de) Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69725926T2 (de) Fügemethode für Substrate und Struktur
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE10103186B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
DE19723202B4 (de) Herstellungsverfahren eines rißfesten Halbleiterbauteils und Herstellungsgerät hierfür
EP1097478B9 (de) Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
WO2003052875A1 (de) Aufbau- und verbindungstechnik in textilen strukturen
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
WO2002007209A1 (de) Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE19535989C3 (de) Chipmodul
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
WO2003003444A2 (de) Verfahren zur herstellung einer substratanordnung
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE19921113C2 (de) Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine
DE102006043215A1 (de) Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
EP2127856B1 (de) Verfahren zum Herstellen eines gehäusten elektronischen Bauteils und gehäustes elektronisches Bauteil
WO1997029514A1 (de) Halbleiter-bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation