DE4430120B4 - Verfahren zur Erzeugung eines Dielektrikums - Google Patents

Verfahren zur Erzeugung eines Dielektrikums Download PDF

Info

Publication number
DE4430120B4
DE4430120B4 DE4430120A DE4430120A DE4430120B4 DE 4430120 B4 DE4430120 B4 DE 4430120B4 DE 4430120 A DE4430120 A DE 4430120A DE 4430120 A DE4430120 A DE 4430120A DE 4430120 B4 DE4430120 B4 DE 4430120B4
Authority
DE
Germany
Prior art keywords
dielectric
conductive layer
underlying
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4430120A
Other languages
English (en)
Other versions
DE4430120A1 (de
Inventor
In-Seon Park
Myoung-Bum Lee
Chang-Gee Hong
Chang-Gyu Kim
U-In Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4430120A1 publication Critical patent/DE4430120A1/de
Application granted granted Critical
Publication of DE4430120B4 publication Critical patent/DE4430120B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Abstract

Verfahren zur Erzeugung eines Dielektrikums, mit folgenden Schritten:
– Aufbringen und Strukturieren eines leitfähigen Materials auf einem untenliegenden Dielektrikum (52, 67) zur Bildung einer leitfähigen Schicht (53, 68) unter Freilegung eines Teils des untenliegenden Dielektrikums,
– Behandeln der leitfähigen Schicht und/oder des untenliegenden Dielektrikums derart, dass die elektrischen Polaritäten der Oberfläche der leitfähigen Schicht und der Oberfläche des freiliegenden Bereichs des untenliegenden Dielektrikums voneinander verschieden sind, und
– Aufbringen eines dielektrischen Materials (54, 69), dessen Depositionsrate mit der elektrischen Polarität auf der Oberfläche der behandelten leitfähigen Schicht und/oder der Oberfläche des behandelten untenliegenden Dielektrikums variiert.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung eines Dielektrikums, insbesondere als Schicht innerhalb eines Halbleiterbauelementes.
  • Auf Grund höherer Packungsdichte von Halbleiterbauelementen und der Tatsache, daß in den Bauelementen jeweils eine Mehrzahl von leitfähigen Schichten vorgesehen ist, gewinnt die Planarisierung eines Zwischenschichtdielektrikums, das zwischen Metallverdrahtungsschichten angeordnet oder vor einem Metallisierungsprozeß aufgebracht wird, immer größere Bedeutung.
  • In den 1A, 1B und 1C ist ein Prozeß zum Aufbringen und Planarisieren eines Zwischenschichtdielektrikums gemäß eines herkömmlichen Verfahrens in aufeinanderfolgenden Schritten veranschaulicht.
  • Bezugnehmend auf 1A wird auf ein Halbleitersubstrat (11) ein erstes Dielektrikum (12) aufgebracht, wonach ein leitfähiges Material mit relativ hohem Schmelzpunkt, z.B. Polisilicium, Wolfram oder eine Polysilicium-WSi-Zusammensetzung, darauf abgeschieden und zur Bildung einer leitfähigen Schicht (13) strukturiert wird. Bezugnehmend auf die 1B und 1C wird auf die resultierende Struktur ein aufschmelzbares, isolierendes Material, wie z.B. Borphosphorsilicatglas (BPSG), aufgetragen, um ein zweites Dielektrikum (14) zu bilden. Das zweite Dielektrikum (14) wird bei einer Temperatur oberhalb 800°C zum Aufschmelzen wärmebehandelt, so daß das zweite Dielektrikum (14) planarisiert wird.
  • Die 2A, 2B, 2C und 2D veranschaulichen einen Prozeß zum Aufbringen und Planarisieren eines Dielektrikums gemäß eines anderen herkömmlichen Verfahrens in aufeinanderfolgenden Schritten.
  • Bezugnehmend auf 2A wird zunächst auf einem Halbleitersubstrat (21) ein erstes Dielektrikum (22) gebildet, wonach ein leitfähiges Material mit relativ niedrigem Schmelzpunkt, wie z.B. Aluminium abgeschieden und zur Bildung einer leitfähigen Schicht (23) strukturiert wird. Bezugnehmend auf 2B wird dann auf die resultierende Struktur ein isolierendes Material aufgetragen, um ein zweites Dielektrikum (24) zur Isolation der leitfähigen Schicht (23), die eine Metallverdrahtungsschicht bildet, zu erzeugen. Bezugnehmend auf die 2C und 2D wird anschließend eine Spin-on-Glasschicht (SOG) (25) auf das zweite Dielektrikum (24) aufgebracht und zurückgeätzt, bis die Oberseite des zweiten Dielektrikums freigelegt wird, so daß die SOG-Schicht (25) lediglich in vertieften Bereichen des zweiten Dielektrikums zurückbleibt. Auf diese Weise wird das Zwischenschichtdielektrikum mit dem zweiten Dielektrikum (24) und der SOG-Schicht (25) in den Bereichen zwischen Teilen der Metallverdrahtungsschicht planarisiert.
  • Eine solche herkömmliche Planarisierung des Zwischenschichtdielektrikums kann jedoch Schädigungen des Sperrschichtübergangs einer auf dem Halbleitersubstrat gebildeten, störstellendotierten Schicht aufgrund der Wärmebehandlung bei hoher Temperatur für den Aufschmelzvorgang hervorrufen. Außerdem erfordert diese übliche Planarisierung eine aufwendige Prozeßabfolge.
  • Unterdessen fanden in jüngerer Zeit dielektrische Materialien wie O3-Tetraethylorthosilikat(TEOS)- und O3-Hexamethyldisilazan(HMDS)-Oxidschichten ziemlich breite Verwendung, da diese Oxidschichten eine weit bessere Konformität zeigen als eine herkömmliche Oxidschicht aus Silan (SiH4). Jedoch besitzen die obigen dielektrischen Materialien einen Oberflächenabhängigkeitseffekt, der darin besteht, daß die Depositionsrate in Abhängigkeit von den Eigenschaften des Materials einer darunterliegenden Schicht variiert. Der Oberflächenabhängigkeitseffekt verhindert je nach den Eigenschaften des darunterliegenden Materials eine einheitliche Steuerung der Dielektrikumdicke beim Aufbringen eines Dielektrikums, setzt die Depositionsrate herab und führt zu einem Dielektrikum mit poröser Filmstruktur. Diese Schwierigkeiten beeinträchtigen die Qualität der Schicht.
  • Von Nishimoto et al. (siehe „A Preview for the Fiftieth Scientific Lectures", Applied Physics Society, 1989, 30a-D-3, Seite 673) wird angegeben, daß die O3-TEOS-Oxidschicht den Oberflächenabhängigkeitseffekt während des Aufwachsens zeigt, wenn das Material der darunterliegenden Schicht aus Silicium, BPSG oder Aluminium besteht.
  • In der Offenlegungsschrift JP 1-206631 wird ein Verfahren zum Abscheiden einer Plasma-TEOS-Oxidschicht oder einer Plasma-SiH4-Oxidschicht auf der gesamten Oberfläche des darunterliegenden Materials vor dem Aufbringen der O3-TEOS-Oxidschicht vorgeschlagen, um für letztere den Oberflächenabhängigskeitseffekt abzuschwächen.
  • Es wird dem Effekt einer in Abhängigkeit von der Eigenschaft des darunterliegenden Materials veränderlichen Depositionsrate zugeschrieben, daß er abhängig davon variiert, ob das da runterliegende Material hydrophil oder hydrophob ist. Diese Vermutung kann jedoch nicht das Phänomen erklären, daß sich die Depositionsrate der O3-TEOS-Oxidschicht in Abhängigkeit von der Verdrahtungsdichte einer darunterliegenden Schicht verändert. Die 3A, 3B, 3C und 3D sind Drauf- und Querschnittsansichten zur Erläuterung dieses Phänomens.
  • 3A zeigt eine Kontaktfläche (42), die mit einer dünnen Metalleiterbahn (41) verbunden ist, sowie eine Kontaktfläche (43), die nicht mit selbiger verbunden ist. Die 3B und 3C zeigen in jeweiligen Querschnittsansichten, daß eine aufgebrachte Schicht verschiedene Depositionseigenschaften auf den beiden Kontaktflächen hat.
  • 3B veranschaulicht den Deposititionszustand einer O3-TEOS-Oxidschicht auf der mit der feinen Metalleiterbahn (41) verbundenen Kontaktfläche (42). Wie aus 3B ersichtlich, bildet die O3-TEOS-Oxidschicht (45) entlang von Kanten Vorsprünge, wenn die O3-TEOS-Oxidschicht (45) auf eine Plasma-Oxidschicht (44) aufgebracht wird, die zuvor auf der Oberfläche der auf einem Dielektrikum (40) aufgebrachten Kontaktfläche (42) abgeschieden wurde.
  • 3C veranschaulicht den Depositionszustand der O3-TEOS-Oxidschicht (45) auf der nicht mit der schmalen Metalleiterbahn (41) verbundenen Kontaktfläche (43). In dieser Figur ist zu erkennen, daß die O3-TEOS-Oxidschicht verglichen mit derjenigen von 3B ingesamt vergleichsweise gleichmäßig ist. Es wird allgemein angenommen, daß dies darauf beruht, daß die in 3A angedeuteten elektrischen Ladungsverteilungen auf der Kontaktfläche (42) und der Kontaktfläche (43) sich durch die Wechselwirkung (Abstoßung) zwischen elektrischen Ladungen benachbarter Metalleiterbahnen (41) in Abhängigkeit davon voneinander unterscheiden, ob die Kontaktflächen mit der Metalleiterbahn verbunden sind oder nicht. Dies wird als Grund dafür angesehen, daß die Gestalt der abgeschiedenen O3-TEOS- Oxidschicht im Bereich der jeweiligen Kontaktflächen variiert.
  • 3D veranschaulicht das elektrische Feld, das von einer elektrischen Ladungsverteilung der mit der schmalen Metalleiterbahn (41) verbundenen Kontaktflächen (42) hervorgerufen wird. Hierbei erhöht sich die Menge an Ladungen, die auf der Kontaktfläche akkumuliert werden, mit schmäler werdendem Linienabstand zwischen den schmalen Metalleiterbahnen (41) und folglich stärker werdender Wechselwirkung zwischen den elektrischen Ladungen der schmalen Metalleiterbahnen. Dementsprechend erhöht sich die Stärke des elektrischen Feldes auf der Kontaktfläche (42).
  • Das Phänomen einer in Abhängigkeit von der Dichte einer darunterliegenden Metallverdrahtung variierenden Deposititionsrate könnte daher mit der elektrischen Ladungsverteilung in der Verdrahtung erklärt werden. Um die Ursache für dieses Phänomen genauer zu untersuchen, haben die Erfinder den Unterschied in der Deposition der O3-TEOS-Oxidschicht bei Veränderung von Art und Menge der an der Oberfläche des darunterliegenden Materials vorliegenden, dessen Leitfähigkeit begründenden Ladungen beobachtet. Für dieses Experiment wurden B-Ionen (dreiwertig) und P-Ionen (fünfwertig) in einen Siliciumwafer in unterschiedlichen Mengen und bei unterschiedlichen Energien implantiert und dann die O3-TEOS-Oxidschicht abgeschieden.
  • 4 zeigt ein Kurvendiagramm, aus dem sich ergibt, daß sich die Depositionsrate der O3-TEOS-Oxidschicht mit der elektrischen Polarität der Oberläche der darunterliegenden Schicht verändert. So läßt sich aus 4 ablesen, daß, wenn B-Ionen implantiert werden, die Depositionsrate der O3-TEOS-Oxidschicht verglichen mit dem Fall, daß keine Ionen implantiert werden, in jedem Fall hoch ist. Wenn andererseits P-Ionen implantiert werden, verringert sich die Depositionsrate der O3-TEOS-Oxidschicht mit steigender Ionenimplantationsmen ge, und die Depositionsrate erhöht sich mit größer werdenden Ionenenergiewerten.
  • Eine Analyse dieser Resultate zeigt, daß, wenn auf dem Siliciumwafer positive Ladungen (wie B-Ionen) vorliegen, die Depositionsrate der Oxidschicht ansteigt, daß sie sich hingegen verringert, wenn negative Ladungen (wie P-Ionen) vorliegen. Es ist daher festzustellen, daß sich die Depositionsrate der O3-TEOS-Oxidschicht mit der Stärke und der Polarität des elektrischen Feldes auf der Oberfläche der darunterliegenden Schicht verändert. Diese Faktoren erklären auch die früher bemerkte Tatsache, daß die Gestalt der abgeschiedenen Oxidschicht mit der Dichte der darunterliegenden Metallverdrahtung variiert. Die höheren Energiewerte resultieren deshalb in einer höheren Depositionsrate, weil die P-Ionen tiefer und weiter von der Waferoberfläche weg implantiert werden, so daß der Ionenimplantationseffekt abgeschwächt ist.
  • Unterdessen haben Kurt Kwok et al. ein Verfahren zur Erzeugung eines Dielektrikums zwischen Metallverdrahtungen vorgeschlagen, welches eine Verbesserung desjenigen der oben erwähnten japanischen Offenlegungsschrift darstellt. Dabei wird, um den Oberflächenabhängigkeitseffekt zu überwinden, auf einer leitfähigen Aluminiumschicht eine durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD) erzeugte Oxidschicht gebildet, die Oberfläche der PECVD-Oxidschicht einer Plasmabehandlung mit Stickstoff(N2)-, Argon- oder wasserstoff(H2)-Gas unterzogen und anschließend darauf die O3-TEOS-Oxidschicht abgeschieden. Dies kann dadurch erklärt werden, daß die Plasmabehandlung eine Fülle positiver Ionen auf der Oberfläche der darunterliegenden PECVD-Oxidschicht erzeugt und die O3-TEOS-Gasphasenmischung eine große Anzahl von Sauerstoffatomen aufweist, die sich negativ verhalten, so daß die positiven Ionen und die negativen Ionen die elektrische Anziehung zwischen denselben zeigen (s. VMIC, 08. und 09. Juni 1993, Seite 142).
  • Die 5A bis 5D veranschaulichen aufeinanderfolgende Stufen des Verfahrens zur Erzeugung des Dielektrikums zwischen Metalleiterbahnen nach Kurt Kwok et al.. Bezugnehmend auf 5A wird zunächst ein erstes Dielektrikum (28) auf ein Halbleitersubstrat (27) aufgebracht, wonach ein leitfähiges Material mit relativ geringem Schmelzpunkt, wie z.B. Aluminium, darauf aufgetragen und zur Bildung einer leitfähigen Schicht (29) strukturiert wird. Bezugnehmend auf 5B wird dann auf die resultierende Struktur das PECVD-Oxidmaterial zur Bildung eines zweiten Dielektrikums (30) aufgebracht. Bezugnehmend auf die 5C und 5D wird anschließend die Oberfläche des zweiten Dielektrikums (30) einer Plasmabehandlung mit dem N2-, Argon- oder H2- Gas unterzogen, wonach die O3-TEOS-Oxidschicht auf die resultierende Struktur aufgebracht wird, um ein drittes Dielektrikum (31) zu erzeugen.
  • Das Verfahren von Kurt Kwok et al. geht mit dem experimentellen Ergebnis des vorliegenden Erfinders konform, indem es zeigt, daß der Oberflächenabhängigkeitseffekt der O3-TEOS-Oxidschicht eine Beziehung zur elektrischen Polarität der darunterliegenden Schicht hat. Da die PECVD-Oxidschicht jedoch auf der leitfähigen Schicht gebildet werden muß, beinhaltet das Verfahren von Kurt Kwok et al. einen komplizierten Prozeß ohne eine Garantie der Planarisierung der Oberfläche des gebildeten Dielektrikums. Mit anderen Worten, da dieses Verfahren den Oberflächenabhängigkeitseffekt der O3-TEOS-Oxidschicht nicht in einer organischen Beziehung mit der leitfähigen Schicht und dem darunterliegenden Dielektrikum behandelt, kann dieses Verfahren die herkömmlichen Schwierigkeiten bezüglich Prozeßvereinfachung und Planarisierung nicht überwinden.
  • In der Offenlegungsschrift JP 04-094539 A ist ein Verfahren zur Halbleiterbauelementherstellung offenbart, bei dem eine auf einem Siliziumsubstrat vorgesehene SiO2-Schicht einer Plasmabehandlung zwecks Oberflächenmodifikation durch Aufbrechen von Si-OH-Bindungen in einer Hochfrequenzplasmaapparatur mit einem Parallelplattenanoden-Kopplungssystem unterzogen wird. Anschließend wird mittels einer TEOS-(alkoxylan)-O3-Reaktion eine CVD-SiO2-Schicht aufgebracht, wobei die Plasmabehandlung durch die hochkonzentrierte O3-Reaktion eine rauhigkeitsfreie Schicht hoher Qualität mit gleichförmiger Dicke ohne Störeinflüsse der darunterliegenden Schicht ermöglichen soll. Als Aktivierungsgas für das Plasma wird z.B Ar, He, N2 oder O2 benutzt.
  • Die Patentschrift US 3.698.948 und der Zeitschriftenaufsatz N. Sato et al., Improvement of Gap-Filling Property of O3-TEOS Film by Ethanol Surface Treatment, Jpn. J. Appl. Phys., Band 32 (1993), Teil 2, Nr. 1A/B, Seite L110 offenbaren nasschemische Behandlungsverfahren zur Beeinflussung der elektrischen Oberflächenpolarität einer Unterlagenschicht zwecks verbessertem Aufbringen einer dielektrischen Schicht, wobei für die nasschemische Behandlung eine alkoholische Lösung bzw. Chrom- oder Salpetersäure benutzt werden.
  • Die Offenlegungsschrift EP 0 478 308 A2 offenbart ein Verfahren zur Herstellung einer Zwischenisolationsschicht zwischen einem Halbleitersubstrat und einer Metallschicht oder zwischen Metallschichten eines Halbleiterbauelements unter Verwendung einer chemischen Gasphasenabscheidung bei einem gegenüber Atmosphärendruck höheren Druck unter Verwendung eines Gasgemischs aus einem organischen Silangas, wie TEOS oder HDMS, und einem Ozongas.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines mit vergleichsweise geringem Aufwand durchführbaren Verfahrens zur Erzeugung eines Dielektriums mit hoher Depositionsrate und guten Depositions- und Planarisierungseigenschaften zugrunde.
  • Dieses Problem wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Die so charakterisierte Erfindung zieht Nutzen aus dem Effekt, daß sich die Depositionsrate einer O3-TEOS-Oxidschicht mit den elektrischen Polaritäten an der Oberfläche einer darunterliegenden Verdrahtung und an der Oberflä che eines darunterliegenden Dielektrikums während des Aufwachsens der O3-TEOS-Oxidschicht verändert. Wenn ein Dielektrikum aus einem dielektrischen Material aufgebracht wird, dessen Zwischenprodukt während des Aufbringens desselben eine elektrische Polarität zeigt, wie z.B. die O3-TEOS-Oxidschicht oder eine O3-HMDS-Oxidschicht, wird die elektrische Polarität der Oberfläche einer darunterliegenden Schicht entgegengesetzt zu derjenigen des dielektrischen Materials gewählt, so daß die Depositionsrate aufgrund der elektrischen Anziehung zwischen den Materialien ansteigt, wodurch sich die Depositionscharakteristik verbessert.
  • Wenn z.B. eine O3-TEOS-Oxidschicht, dessen Zwischenprodukt elektrisch negativ ist, als das dielektrische Material verwendet wird, wird die Oberfläche einer darunterliegenden Schicht so behandelt, daß sie elektrisch positiv ist. Für diese Behandlung der Oberfläche der darunterliegenden Schicht lassen sich als Methoden das Anschließen einer Gleichspannungsquelle derart, daß die darunterliegende Schicht eine elektrische Polarität erhält, eine Plasmabehandlung der darunterliegenden Schicht oder eine Implantation von Ionen in die darunterliegende Schicht verwenden.
  • Bei dem erfindungsgemäßen Verfahren werden, wenn ein Zwischenschichtdielektrikum auf einer leitfähigen Schicht, die auf einem darunterliegenden Dielektrikum gebildet ist, sowie auf zwischen der leitfähigen Schicht freiliegenden Bereichen des darunterliegenden Dielektrikums erzeugt wird, die elektrischen Polaritäten der Oberfläche der leitfähigen Schicht und der Oberfläche des darunterliegenden Dielektrikums so beeinflußt, daß sie voneinander verschieden sind, so daß die Depositionsraten des Zwischenschichtdielektrikums auf der leitfähigen Schicht einerseits und auf dem darunterliegenden Dielektrikum andererseits verschieden voneinander einstellbar sind, um ein planares Zwischenschichtdielektrikum zu erhalten. Wenn beispielsweise die O3-TEOS-Oxidschicht, deren Zwischenprodukt elektrisch negativ ist, als ein dielektrisches Material verwendet wird, wird die Oberfläche der leitfähigen Schicht so behandelt, daß sie negativ ist, und die Oberfläche des darunterliegenden Dielektrikums wird so behandelt, daß sie positiv ist, so daß sich beim Aufbringen des Zwischenschichtdielektrikums die Depositionsrate auf dem darunterliegenden Dielektrikum aufgrund der elektrischen Anziehung zwischen dem darunterliegenden Dielektrikum und dem Zwischenprodukt erhöht, während die Depositionsrate auf der leitfähigen Schicht durch die zwischen den betreffenden Schichten vorliegende elektrische Abstoßung verringert wird. Dies ermöglicht eine im Ganzen planare Bildung des Zwischenschichtdielektrikums.
  • Der Unterschied in der elektrischen Polarität zwischen der Oberfläche der leitfähigen Schicht und der Oberfläche des darunterliegenden Dielektrikums kann in verschiedenen Kombinationen hergestellt werden. Wenn beispielsweise die O3-TEOS-Oxidschicht, dessen Zwischenprodukt elektrisch negativ ist, als das dielektrische Material verwendet wird, kann die Oberfläche der leitfähigen Schicht so gewählt sein, daß sie keine elektrische Polarität zeigt, und lediglich die Oberfläche des darunterliegenden Dielektrikums wird positiv eingestellt, so daß die Oxidschicht auf der leitfähigen Schicht eine typische Depositionsrate besitzt, während sie auf dem darunterliegenden Dielektrikum eine relativ hohe Depositionsrate aufweist. Wenn die Oberfläche der leitfähigen Schicht negativ ist, kann die Oberfläche des darunterliegenden Dielektrikums so einge stellt werden, dass sie keine elektrische Polarität zeigt. Wenn das abgeschiedene dielektrische Material die der Polarität der O3-TEOS-Oxidschicht entgegengesetzte Polarität hat und daher elektrisch positiv ist, sollte es so behandelt werden, dass die elektrischen Polaritäten der Oberfläche der leitfähigen Schicht und der Oberfläche des darunterliegenden Dielektrikums denen im oben beschriebenen Fall entgegengesetzt sind. Eine solche Behandlung, bei der die Oberfläche der leitfähigen Schicht und die Oberfläche des darunterliegenden Dielektrikums verschiedene elektrische Polaritäten besitzen, kann in einer eine Gleichspannungsquelle verwendeten Technik, einer Plasmabehandlung oder einer Ionenimplantation bestehen.
  • Weitere vorteilhafte Merkmale der Erfindung ergeben sich aus den Unteransprüchen.
  • Bevorzugte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben beschriebenen herkömmlichen Verfahrensbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1A, 1B und 1C Querschnitte durch ein Halbleiterbauelement zur Veranschaulichung aufeinanderfolgender Prozessschritte zur Erzeugung und Planarisierung eines Zwischenschichtdielektrikums nach einem herkömmlichen Verfahren,
  • 2A, 2B, 2C und 2D Querschnitte durch ein Halbleiterbauelement zur Veranschaulichung aufeinanderfolgender Prozessschritte zur Er zeugung und Planarisierung eines Zwischenschichtdielektrikums gemäß eines anderen herkömmlichen Verfahrens,
  • 3A, 3B, 3C und 3D Drauf- und Querschnittsansichten eines Halbleiterbauelements zur Erläuterung von Unterschieden der Depositionscharakteristik einer O3-TEOS-Oxidschicht in Abhängigkeit von der Dichte einer darunterliegenden Metallverdrahtung,
  • 4 ein Kurvendiagramm zur Veranschaulichung der Änderung der Depositionsrate der O3-TEOS-Oxidschicht nach einer Ioneninjektion,
  • 5A, 5B, 5C und 5D Querschnitte durch ein Halbleiterbauelement zur Veranschaulichung eines herkömmlichen Verfahrens zur Erzeugung eines Dielektrikums unter Verwendung der O3-TEOS-Oxidschicht,
  • 6A, 6B und 6C Querschnitte durch ein Halbleiterbauelement zur Veranschaulichung aufeinanderfolgender Schritte eines erfindungsgemäßen Verfahrens zur Erzeugung eines Dielektrikums,
  • 7A und 7B schematische Blockdarstellungen einer herkömmlichen Anlage zur Herstellung von Halbleiterbauelementen sowie einer entsprechenden Anlage, die zur Durchführung des erfindungsgemäßen Verfahrens zur Erzeugung eines Dielektrikums verwendet werden kann, und
  • 8A und 8B Querschnitte durch ein Halbleiterbauelement zur Erläuterung eines erfindungsgemäßen Verfahrens zur Erzeugung eines Zwischenschichtdielektrikums unter Verwendung der Anlage von 7B.
  • In 6A ist die Bildung eines aus BPSG bestehenden, untenliegenden Dielektrikums (52) auf einem Halbleitersubstrat (51) veranschaulicht. Auf dem untenliegenden Dielektrikum (52) werden Wolframsilicid und dotiertes Polysilicium in Dicken von ungefähr 150nm bzw. ungefähr 50nm abgeschieden und dann zur Bildung einer leitfähigen Schicht (53) strukturiert.
  • Wie in 6B gezeigt, wird diese resultierende Struktur einem Plasma aus N2 und NH3 ausgesetzt. Die Bedingungen für die Plasmabehandlung sind eine Prozessdauer von 100 Sekunden, ein Druck von 2,5Torr (2,5·133,32Pa), eine Energie von 400W, eine Temperatur von 400°C, ein Abstand von 350mils (=350·10–3inch, entsprechend 8,89mm), eine N2-Flussrate von 2200ccm und eine NH3-Flussrate von 80ccm. Dabei kann das Plasma aus N2 und NH3 durch ein N2-, N2O-, O2-, O3- oder Argon-Plasma ersetzt werden. Die Plasmabehandlung dient dem Zweck, die Oberfläche des untenliegenden Dielektrikums (52), soweit sie zwischen den Teilen des Musters der leitfähigen Schicht (53) freiliegt, positiv geladen zu halten. Da das Zwischenprodukt der O3-TEOS-Oxidschicht, die in einem späteren Prozess zur Erzeugung eines Zwischenschichtdielektrikums (54) als Material für das Dielektrikum verwendet wird, negativ ist, macht die Plasmabehandlung, welche die Oberfläche des untenliegenden Dielektrikums positiv hält, die Depositionsrate auf dem freiliegenden, unteren Dielektrikum (52) größer als auf der leitfähigen Schicht (53).
  • Anstelle einer solchen Plasmabehandlung kann eine Ioneninjektionsmethode verwendet werden, welche denselben Effekt wie die Plasmabehandlung ergibt. Wenn nach der Bildung der leitfähigen Schicht (53) speziell positive Ionen in die resultierende Struktur implantiert werden, werden die implantierten Ionen in der leitfähigen Schicht (53) durch die innerhalb der leitfähigen Schicht reichlich vorhandenen Elektronen neutralisiert.
  • Die in das untenliegende Dielektrikum (52) implantierten Ionen halten dessen Oberfläche positiv.
  • Bezugnehmend auf 6C wird anschließend auf die zuvor plasmabehandelte, resultierende Struktur undotiertes O3-TEOS-Silikatglas in einer Dicke von 300nm aufgebracht, um ein Zwischenschichtdielektrikum (54) zu erzeugen. Dieses Zwischenschichtdielektrikum (54) besitzt aufgrund der Unterschiede in der Depositionsrate der O3-TEOS-Oxidschicht auf dem untenliegenden Dielektrikum (52) bzw. auf der leitfähigen Schicht (53) eine ausgezeichnete Planarität. Alternativ zu der O3-TEOS-Oxidschicht können andere Materialien, wie z.B. eine O3-HMDS-Oxidschicht, verwendet werden, sofern ihr Zwischenprodukt eine elektrische Polarität besitzt.
  • Wenngleich das Konzept der vorliegenden Erfindung oben nur für einen Prozeß zur Erzeugung des Zwischenschichtdielektrikums auf einem Dielektrikum, auf dem eine leitfähige Schicht aufgebracht wurde, erläutert wurde, kann dieses grundlegende, erfindungsgemäße Konzept auch in jedem anderen Prozeß zur Erzeugung eines Dielektrikums verwendet werden.
  • In den 7A und 7B ist eine Anlage zur Herstellung von Halbleiterbauelementen schematisch gezeigt, wobei genauer 7A eine herkömmliche CVD-Anlage und 7B eine CVD-Anlage zur Durchführung des erfindungsgemäßen Verfahrens der Erzeugung eines Dielektrikums darstellen. In der herkömmlichen CVD-Anlage von 7A wird ein Wafer (65) direkt auf einem Halter (61) befestigt, wobei zwischen dem Halter und einem Gaseinleitungsteil keine Mittel zur elektrischen Verbindung dieser Einheiten vorgesehen sind. Im Gegensatz dazu beinhaltet die CVD-Anlage zur Durchführung des erfindungsgemäßen Verfahrens eine Gleichspannungsquelle (63), die zwischen Halter (61) und Gaseinleitungsteil (62) angeordnet und zwischen diese Einheiten geschaltet ist, wobei der jeweilige Wafer (65) auf einer leitenden Platte (64) befestigt wird, die ihrerseits an dem Halter angebracht ist.
  • Wenn unter Verwendung dieser CVD-Anlage ein Isolationsmaterial, dessen Zwischenprodukt elektrisch negativ wird, wie z.B. im Fall der O3-TEOS-Oxidschicht, auf einem blanken Wafer abgeschieden wird, werden auf der Oberfläche des Wafers (65) positive Ionen erzeugt, wenn die positive Elektrode mit dem Halter (61) gekoppelt ist, so daß sich die Depositionsrate der O3-TEOS-Oxidschicht aufgrund der elektrischen Anziehung erhöht. Wenn mit dem Halter (61) die negative Elektrode verbunden wird, werden auf der Oberfläche des Wafers (65) negative Ionen erzeugt, so daß sich die Depositionsrate der O3-TEOS-Oxidschicht aufgrund der elektrischen Abstoßung verringert. Dies macht es folglich möglich, die Depositionsrate in der erforderlichen Weise zu steuern und ein Dielektrikum mit ausgezeichneter Depositionscharakteristik zu erhalten.
  • Ein Anwendungsbeispiel ist in den 8A und 8B wiedergegeben. Wie in 8A gezeigt, wird die Oberfläche einer leitfähigen Schicht (68) negativ, wenn die obige, erfindungsgemäße CVD-Anlage zur Erzeugung eines Zwischenschichtdielektrikums verwendet wird, das aus einem Material wie beispielsweise einer O3-TEOS-Oxidschicht besteht, und die negative Elektrode mit dem Halter verbunden ist, so daß dann die Depositionsrate der O3-TEOS-Oxidschicht auf dieser Oberfläche verringert wird, während sie auf dem untenliegenden Dielektrikum (67) einen normal großen Wert besitzt. Mit anderen Worten ist die Depositionsrate der O3-TEOS-Oxidschicht (69) auf der leitfähigen Schicht (68) von derjenigen auf dem untenliegenden Dielektrikum (67) verschieden, wie dies aus 8B ersichtlich ist, wodurch ein sehr planares Zwischenschichtdielektrikum erhalten wird. Das Bezugszeichen (66) markiert hierbei ein Halbleitersubstrat.
  • Die oben beschrieben Anwendungsfälle der Erfindung können, obgleich sie oben für einen Fall exemplarisch erläutert wurden, in welchem das Dielektrikum aus einem Material erzeugt wird, dessen Zwischenprodukt elektrisch negativ ist, wie z.B. die O3-TEOS-Oxidschicht, auf jeglichen Proezß zum Aufbringen eines Materials, das eine elektrischen Polarität aufweist (einschließlich einer positiven Polarität), ebensogut wie für einen Prozeß zur Erzeugung eines Dielektrikums angewendet werden. Wie oben beschrieben, ermöglicht es das erfindungsgemäße Verfahren, ein Dielektrikum mit einer hohen Depositionsrate und ausgezeichneter Depositionscharakteristik bereitzustellen. Mit der Erfindung lassen sich außerdem in einem vereinfachten Prozeß ein Dielektrikum zwischen einer Metallverdrahtung oder ein Zwischenschichtdielektrikum vor der Metallisierung erhalten, das jeweils ein ausgezeichnetes Maß an Planarität und keine Sperrschichtschädigung durch Wärmebehandlung bei hoher Temperatur aufweist.

Claims (7)

  1. Verfahren zur Erzeugung eines Dielektrikums, mit folgenden Schritten: – Aufbringen und Strukturieren eines leitfähigen Materials auf einem untenliegenden Dielektrikum (52, 67) zur Bildung einer leitfähigen Schicht (53, 68) unter Freilegung eines Teils des untenliegenden Dielektrikums, – Behandeln der leitfähigen Schicht und/oder des untenliegenden Dielektrikums derart, dass die elektrischen Polaritäten der Oberfläche der leitfähigen Schicht und der Oberfläche des freiliegenden Bereichs des untenliegenden Dielektrikums voneinander verschieden sind, und – Aufbringen eines dielektrischen Materials (54, 69), dessen Depositionsrate mit der elektrischen Polarität auf der Oberfläche der behandelten leitfähigen Schicht und/oder der Oberfläche des behandelten untenliegenden Dielektrikums variiert.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Behandlung aus einer Plasmabehandlung besteht.
  3. Verfahren nach Anspruch 2, weiter dadurch gekennzeichnet, dass das Plasma ein Plasma aus N2 + NH3, N2, N2O, O2, O3 oder Argon ist.
  4. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Behandlung der leitfähigen Schicht und/oder des untenliegenden Dielektrikums aus einer Ionenimplantation besteht.
  5. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Behandlung der leitfähigen Schicht und/oder des untenliegenden Dielektrikums in einer Anlage zur Fertigung von Halbleiterbauelementen durchgeführt wird, in welcher zwischen einen Bauelementhalter und einen Gaseinleitungsteil derselben eine Gleichspannungsquelle geschaltet ist.
  6. Verfahren nach Anspruch 5, weiter dadurch gekennzeichnet, dass zur Behandlung der leitfähigen Schicht und/oder des untenliegenden Dielektrikums die negative Elektrode der Gleichspannungsquelle mit dem Bauelementhalter der Anlage verbunden wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass das dielektrische Material O3-TEOS oder O3-HMDS ist.
DE4430120A 1993-08-31 1994-08-25 Verfahren zur Erzeugung eines Dielektrikums Expired - Fee Related DE4430120B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-17552 1993-08-31
KR1019930017552A KR970007116B1 (ko) 1993-08-31 1993-08-31 반도체장치의 절연층 형성방법 및 그 형성장치

Publications (2)

Publication Number Publication Date
DE4430120A1 DE4430120A1 (de) 1995-03-02
DE4430120B4 true DE4430120B4 (de) 2007-04-05

Family

ID=19362761

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4430120A Expired - Fee Related DE4430120B4 (de) 1993-08-31 1994-08-25 Verfahren zur Erzeugung eines Dielektrikums

Country Status (5)

Country Link
US (2) US5656337A (de)
JP (1) JPH0786190A (de)
KR (1) KR970007116B1 (de)
CN (1) CN1051400C (de)
DE (1) DE4430120B4 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711035B1 (fr) * 1993-10-04 1995-12-29 Plasmion Dispositif et procédé pour former un plasma par application de micro-ondes.
WO1995027570A1 (en) * 1994-04-08 1995-10-19 Ray Mark A Selective plasma deposition
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
KR100199348B1 (ko) * 1995-12-23 1999-06-15 김영환 반도체 소자의 제조방법
KR100463328B1 (ko) * 1997-08-25 2005-04-06 삼성테크윈 주식회사 인터벌촬영시촬영조건조정이가능한장치및그방법
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP3229294B2 (ja) * 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
GB2354107B (en) * 1999-09-01 2004-04-28 Mitel Corp Surface stabilization of silicon rich silica glass using increased post deposition delay
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
JP2001077104A (ja) 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法
JP3348084B2 (ja) 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
DE10010286A1 (de) * 2000-02-25 2001-09-13 Infineon Technologies Ag Verfahren zum Auffüllen von Vertiefungen in einer Oberfläche einer Halbleiterstruktur und eine auf diese Weise aufgefüllte Halbleiterstruktur
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
JP3549193B2 (ja) 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
JP2001291713A (ja) 2000-04-07 2001-10-19 Canon Sales Co Inc 成膜方法及び半導体装置
JP3944487B2 (ja) * 2000-04-11 2007-07-11 松下電器産業株式会社 半導体装置の製造装置
JP3934343B2 (ja) 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6753270B1 (en) 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
KR100455430B1 (ko) * 2002-03-29 2004-11-06 주식회사 엘지이아이 열교환기 표면처리장비의 냉각장치 및 그 제조방법
CN101421433B (zh) * 2006-02-10 2013-11-06 分子间公司 用于联合改变材料、单元工艺和工艺顺序的方法和装置
JP2009054683A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体装置およびその製造方法
WO2012031277A1 (en) 2010-09-02 2012-03-08 Optimedica Corporation Patient interface for ophthalmologic diagnostic and interventional procedures
US8039920B1 (en) * 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
US20190067477A1 (en) * 2017-08-28 2019-02-28 United Microelectronics Corp. Semiconductor structure with doped fin-shaped structures and method of fabricating the same
CN113675106B (zh) * 2021-08-20 2024-04-02 长江存储科技有限责任公司 晶圆表面电荷量的检测方法和检测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698948A (en) * 1968-07-26 1972-10-17 Motorola Inc Fabrication of a silicon-silicon dioxide interface of predetermined space charge polarity
US4812712A (en) * 1985-05-09 1989-03-14 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus
JPH0494539A (ja) * 1990-08-10 1992-03-26 Handotai Process Kenkyusho:Kk 半導体装置の製造方法
EP0478308A2 (de) * 1990-09-25 1992-04-01 Kawasaki Steel Corporation Verfahren zum Herstellen eines isolierenden Zwischenfilms

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0663099B2 (ja) * 1989-03-06 1994-08-17 善八 小久見 薄膜の製造方法
US5221416A (en) * 1990-05-31 1993-06-22 Matsushita Electric Industrial Co., Ltd. Plasma surface treating method
US5071670A (en) * 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
JPH0711446A (ja) * 1993-05-27 1995-01-13 Applied Materials Inc 気相成長用サセプタ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698948A (en) * 1968-07-26 1972-10-17 Motorola Inc Fabrication of a silicon-silicon dioxide interface of predetermined space charge polarity
US4812712A (en) * 1985-05-09 1989-03-14 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus
JPH0494539A (ja) * 1990-08-10 1992-03-26 Handotai Process Kenkyusho:Kk 半導体装置の製造方法
US5484749A (en) * 1990-08-10 1996-01-16 Alcan-Tech Co., Inc. Manufacturing method of semiconductor device
EP0478308A2 (de) * 1990-09-25 1992-04-01 Kawasaki Steel Corporation Verfahren zum Herstellen eines isolierenden Zwischenfilms

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
FUJINO,K., u.a.: Surface modification of base ma- terials for TEOS/O¶3¶ atmospheric pressure chemi- cal vapor deposition. In: J. Electrochem. Soc., June 1992, Vol.139, No.6, S.1690-1692 *
FUJINO,K., u.a.: Surface modification of base ma- terials for TEOS/O3 atmospheric pressure chemi- cal vapor deposition. In: J. Electrochem. Soc., June 1992, Vol.139, No.6, S.1690-1692
JP 02119125 A (Patent Abstracts of Japan) *
JP 04094539 A (Patent Abstracts of Japan) *
SATO,N., u.a.: Improvement of gap-filling property of O¶3¶-tetraethylorthosilicate (TEOS) film by ethanol surface treatment. In: Jap. J. Appl. Phys., Part 2 (Letters), 1993, Vol.32, No.1A/B, S.L110-L112 *
SATO,N., u.a.: Improvement of gap-filling property of O3-tetraethylorthosilicate (TEOS) film by ethanol surface treatment. In: Jap. J. Appl. Phys., Part 2 (Letters), 1993, Vol.32, No.1A/B, S.L110-L112

Also Published As

Publication number Publication date
US5560778A (en) 1996-10-01
DE4430120A1 (de) 1995-03-02
JPH0786190A (ja) 1995-03-31
CN1108805A (zh) 1995-09-20
US5656337A (en) 1997-08-12
KR970007116B1 (ko) 1997-05-02
CN1051400C (zh) 2000-04-12
KR950007032A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE3219441C2 (de)
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE60114304T2 (de) Hexagonal- Bornitrid-Film mit niedriger dielektrischer Konstante ,Film mit dielektrischer Beschichtung und Verfahren zu seiner Herstellung und Plasma-CVD-Apparat
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10031626A1 (de) Mit hochleitendem Material gefüllte Graben-Struktur
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10101766A1 (de) Verfahren und Vorrichtung zum Herstellen einer dünnen Schicht auf einem Substrat
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE3314879A1 (de) Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE102005056262A1 (de) Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE102007022621A1 (de) Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
DE102004057762A1 (de) Verfahren zum Ausbilden eines Feldeffekttransistors mit einem verspannten Kanalgebiet

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301