DE60005816T2 - Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung - Google Patents

Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung Download PDF

Info

Publication number
DE60005816T2
DE60005816T2 DE60005816T DE60005816T DE60005816T2 DE 60005816 T2 DE60005816 T2 DE 60005816T2 DE 60005816 T DE60005816 T DE 60005816T DE 60005816 T DE60005816 T DE 60005816T DE 60005816 T2 DE60005816 T2 DE 60005816T2
Authority
DE
Germany
Prior art keywords
polishing pad
groove
polishing
groove pattern
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60005816T
Other languages
English (en)
Other versions
DE60005816D1 (de
Inventor
J. Alan JENSEN
S. Brian THORNTON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Application granted granted Critical
Publication of DE60005816D1 publication Critical patent/DE60005816D1/de
Publication of DE60005816T2 publication Critical patent/DE60005816T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/04—Machines or devices using grinding or polishing belts; Accessories therefor for grinding plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D11/00—Constructional features of flexible abrasive materials; Special features in the manufacture of such materials
    • B24D11/001—Manufacture of flexible abrasive materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D11/00—Constructional features of flexible abrasive materials; Special features in the manufacture of such materials
    • B24D11/04—Zonally-graded surfaces

Description

  • Die vorliegende Erfindung bezieht sich auf ein Polierglied und -kissen gemäß dem Oberbegriff der Ansprüche 1 und 8. Ein Beispiel für ein solches Glied und Kissen wurde in JP 06 047 678 A offenbart.
  • HINTERGRUND DER ERFINDUNG
  • Halbleiter-Wafer werden normalerweise mit einer Vielzahl von Kopien eines gewünschten Schaltkreislayouts hergestellt, die später voneinander getrennt und in einzelne Chips geteilt werden. Ein übliche Technik zur Bildung der Schaltkreise auf einem Halbleiter ist die Fotolithografie. Bei einem Teil des Fotolithografie-Prozesses ist es erforderlich, eine Spezialkamera auf den Wafer zu fokussieren, um ein Bild des Schaltkreises auf den Wafer zu projizieren. Die Fähigkeit der Kamera, sich auf der Oberfläche des Wafers zu fokussieren, wird oft nachteilig durch Inkonsistenzen oder Unebenheiten in der Wafer-Oberfläche beeinflusst. Diese Empfindlichkeit wird durch die aktuelle Tendenz zu kleineren, noch höher integrierten Schaltkreislayouts noch verstärkt. Halbleiter-Wafer sind auch im Allgemeinen in Schichten aufgebaut, wobei ein Abschnitt eines Schaltkreises auf einer ersten Ebene erstellt wird und leitende Durchgänge für die Verbindung nach oben zur nächsten Ebene des Schaltkreises geschaffen werden. Nachdem eine Schicht des Schaltkreises in den Wafer geätzt wurde, wird eine Oxidschicht aufgebracht, die ein Hindurchführen der Durchgänge gestattet, aber den Rest der vorherigen Schaltkreisebene bedeckt. Jede Schicht des Schaltkreises kann eine Unebenheit auf dem Wafer erzeugen oder hinzufügen, die vor dem Generieren der nächsten Schaltkreisschicht vorzugsweise geglättet wird.
  • Chemisch-mechanische Planarisierungs- (CMP) Techniken werden zum Polieren des Roh-Wafers und jeder später hinzugefügten Schicht verwendet. Verfügbare CMP-Systeme, die im Allgemeinen als Wafer-Polierer bezeichnet werden, verwenden häufig einen rotierenden Wafer-Halter, der den Wafer mit einem Polierkissen in Kontakt bringt, das sich in der Ebene der zu polierenden Wafer-Oberfläche bewegt. Eine Polierflüssig keit, wie beispielsweise ein chemisches Poliermittel oder eine Emulsion mit mikrofeinen Schleifmitteln wird zum Polieren des Wafers auf das Polierkissen aufgebracht. Der Wafer-Halter presst den Wafer dann gegen das rotierende Polierkissen und wird zum Polieren und Planarisieren des Wafers in Rotation versetzt.
  • Die Art des im Wafer-Polierer verwendeten Polierkissens kann das Materialabtragratenprofil über einen Halbleiter-Wafer in hohem Maß beeinflussen. Idealerweise erfährt ein Halbleiter-Wafer, der in einem Wafer-Polierer bearbeitet wird, eine konstante Materialabtragrate über die gesamte Wafer-Oberfläche. Viele Polierkissen wurden mit einem bestimmten Kanal- oder Leerraummuster ausgelegt in dem Versuch, eine gewünschte Materialabtragrate zu erzielen. Aus JP06047678A ist ein Polierglied zur Verwendung bei der chemisch-mechanischen Planarisierung eines Halbleiter-Wafers bekannt, das ein lineares Band umfasst, wobei das Band in einem linearen Pfad bewegbar ist.
  • Diese vorhandenen Polierkissen weisen oft ein Signatur-Materialabtragratenmuster auf, das beispielsweise Material von der Kante des Halbleiter-Wafers schneller abträgt als vom inneren Abschnitt. Entsprechend besteht ein Bedarf an einem Polierkissen, das die Einheitlichkeit über die gesamte Oberfläche eines Halbleiter-Wafers erhöht.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß einer ersten Ausführung der vorliegenden Erfindung wird ein Polierglied bereitgestellt, das die in Merkmale nach Anspruch 1 aufweist.
  • Gemäß einer zweiten Ausführung der vorliegenden Erfindung wird ein Polierkissen für die chemisch-mechanische Planarisierung von Halbleiter-Wafern bereitgestellt, das die Merkmale nach Anspruch 8 aufweist.
  • Gemäß einer weiteren Ausführung der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Polierkissens für die lineare chemisch-mechanischen Planarisierung mit einer Vielzahl von Polierkissenabschnitten bereitgestellt, das die Merkmale nach Anspruch 20 aufweist. Dieses Verfahren bezieht sich auf den Herstellungsprozess des Polierkissens nach Anspruch 8.
  • KURZE BESCHREIBUNG DER ZEIGHNUNGEN
  • 1 ist eine Perspektivansicht eines Polierglieds mit einem Polierkissen gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine teilweise Draufsicht einer alternativen Ausführungsform des Polierkissens aus 1.
  • 3 ist eine Querschnittsansicht eines Polierkissenabschnitts mit Rillen, das für die Verwendung im Polierkissen aus den 1 oder 2 geeignet ist.
  • 4 ist eine teilweise Draufsicht einer zweiten alternativen Ausführungsform des Polierkissens aus 1.
  • 5 ist eine Draufsicht auf ein rotierendes Polierkissen gemäß einer bevorzugten Ausführungsform.
  • 6 ist eine grafische Darstellung von Messungen der Materialabtragrate, die gemäß einer bevorzugten Ausführungsform des Verfahrens der vorliegenden Erfindung vorgenommen wurden.
  • 7 ist eine grafische Darstellung der Materialabtragraten, die durch die Kombination ausgewählter Polierkissenabschnitte erzielt wurden, die in 4 gemäß einer bevorzugten Ausführungsform beschrieben wurden.
  • AUSFÜHRLICHE BESCHREIBUNG DER DERZEIT BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ein wichtiger Faktor in einem chemisch-mechanischen Planarisierungs- (CMP) Prozess ist die Einheitlichkeit der daraus resultierenden Glätte auf der Oberfläche eines Halbleiter-Wafers. Wenn nach Beendigung des Polierprozesses an allen Punkten des Wafers eine einheitliche Materialdicke vorliegt, ist die Wahrscheinlichkeit höher, dass der Aufdruck eines integrierten Schaltkreises auf dem Wafer die gleichen Leistungsmerkmale beibehält, unabhängig davon, von welcher Stelle auf dem Wafer er stammt. Wie im Folgenden ausgeführt, bietet ein CMP-Polierkissen gemäß einer Ausführungsform der vorliegenden Erfindung eine verbesserte Einheitlichkeit der Materialabtragraten und kann zu einer verbesserten Kontrolle des Herstellungsprozesses und einer Steigerung der Wafer-Ausbeute führen.
  • 1 stellt eine derzeit bevorzugte erfindungsgemäße Ausführungsform eines CMP-Polierkissens 10 dar. Das Polierkissen 10 umfasst eine Vielzahl von Polierkissenabschnitten 12. Jeder Polierkissenabschnitt 12 ist an den nächsten angrenzend positioniert, so dass die Abschnitte eine ungebrochene, hintereinander verbundene Kette auf dem unterstützenden linearen Band 14 bilden. Jeder Polierkissenabschnitt wird mit einem eigenen jeweiligen Rillenmuster 16a-c gebildet. Jedes Rillenmuster 16a-c ist ebenfalls parallel zur Bewegungsrichtung des linearen Bands 15 angeordnet. Alle Kissenabschnitte 12 können aus einem getrennten Stück Kissenmaterial ausgeführt und miteinander verbunden werden, um das vollständige Polierkissen 10 zu bilden. Alternativ können die Polierkissenabschnitte 12 in einem Stück des Materials gefertigt sein. Die Polierkissenabschnitte können entweder auf einem getrennten Band montiert werden, wie in 1 dargestellt, oder ein Polierkissen bilden, das ein selbstständiges Band ist.
  • Unter Bezugnahme auf 2 wird eine alternative Ausführungsform gezeigt, in der das Polierkissen 110 Abschnitte 112 umfasst, die Rillenmustern 116a, 116c aufweisen, und einen Abschnitt, dem Rillen gänzlich fehlen (d.h. eine ungebrochene Polierkissenoberfläche) 116b. Die Rillen sind wiederum parallel zur Bewegungsrichtung des linearen Bands 114 angeordnet. Jedes Rillenmuster in einer bevorzugten Ausführungsform ist durch eine Breite, Tiefe und einen Zwischenraum definiert.
  • Wie in 3 dargestellt, ist die Breite 18 einer Rille 19 der Abstand zwischen den einander gegenüberliegenden parallelen Wänden der Rille, die Tiefe 20 ist der Abstand von der äußeren Oberfläche des Polierkissens zum Boden der Rille, und der Zwischenraum 22 ist der Abstand von einer ersten Wand einer ersten Rille zur einer entsprechenden ersten Wand der unmittelbar angrenzenden Rille. In den Ausführungsformen der 1 – 3 unterscheidet sich das Rillenmuster zwischen den Kissenabschnitten, ist aber bevorzugt einheitlich innerhalb eines bestimmten Kissenabschnitts 12, 112, so dass die Breite, Tiefe und der Zwischenraum für die Rillen innerhalb eines bestimmten Kissenab schnitts die gleichen sind. In anderen Ausführungsformen kann das Rillenmuster innerhalb eines bestimmten Kissenabschnitts eine Breite, Tiefe und einen Zwischenraum umfassen, deren Werte zwischen den Rillen in diesem Kissenabschnitt variieren. Außerdem können die Rillen, die bevorzugt mit einem geradlinigen Querschnitt gebildet sind, mit schrägen oder gekrümmten Wänden gebildet sein. Für die Zwecke dieser Spezifikation wird eine Rille als ein Kanal definiert, der in das Kissenmaterial geschnitten oder in diesem gebildet ist, wobei die Länge des Kanals größer als seine Breite ist. Eine Rille kann sich, muss sich aber nicht über die gesamte Länge eines Kissenabschnitts erstrecken.
  • In anderen Ausführungsformen von linearen Halbleiter-Polier- oder Planarisierungskissen können die Rillen in einem bestimmten Kissenabschnitt auch nicht parallel sein. Unter Bezugnahme auf die Ausführungsform in 4 wird ein linearen Polierkissen 210 gezeigt, das einen Polierkissenabschnitt 212 mit einem nicht parallelen Rillenmuster 216a umfasst. Das nicht parallele Rillenmuster 216a kann Rillen aufweisen, die sich kreuzen. Der Polierkissenabschnitt 212 mit dem nicht parallelen Rillenmuster 216a kann mit anderen Polierkissenabschnitten 212 kombiniert werden, die parallele Rillenmuster 216b – 216d aufweisen. Andere Kombinationen, wie beispielsweise ein Polierkissen, bei dem alle Kissenabschnitte ein unterschiedliches, nicht paralleles Rillenmuster aufweisen, oder ein Polierkissen, bei dem einige Kissenabschnitte nicht parallele Rillen und andere Kissenabschnitte nicht gerillte Oberflächen aufweisen, werden in Erwägung gezogen. Wie in der Ausführungsform in 4 dargestellt, kann das parallele Rillenmuster eine Muster von schlangenlinienförmigen Rillen 216d oder anderen Kurven aufweisen, die entweder in einer parallelen oder nicht parallelen Beziehung zueinander angeordnet sind. In einer weiteren Ausführungsform können ein oder eine Vielzahl von Polierkissenabschnitten anstatt der Rillen ein Prägemuster von kreisförmigen Hohlräumen oder Vertiefungen aufweisen, die im Kissenmaterial gebildet sind.
  • Gemäß einer anderen Ausführungsform kann das Halbleiter-Polierkissen ein rotierendes Polierkissen sein. 5 zeigt ein rotierendes Polierkissen 310 mit einer Vielzahl von keilförmigen Abschnitten 312, die so hintereinander verbunden sind, dass ein Halbleiter-Wafer bei der Drehung des rotierenden Polierkissens nacheinander verschiedenen Abschnitten ausgesetzt wird. Jeder Abschnitt 312 weist bevorzugt ein verschiedenes Rillenmuster 316a – 316c auf. in einer Ausführungsform kann ein oder eine Vielzahl von Abschnitten 312 ein Rillenmuster aufweisen, das eine Vielzahl von konzentrischen Bogensegmenten umfasst (siehe Rillenmuster 316a und 316c), die um die Mitte des rotierenden Kissen zentriert sind. In anderen Ausführungsformen können ein oder eine Vielzahl von Abschnitten 312 ein Rillenmuster aufweisen, das eine Vielzahl nicht konzentrischer Rillenmuster aufweist.
  • Ein geeignetes Kissenmaterial zur Verwendung bei der Ausführung der Polierkissenabschnitte, aus denen sich das lineare oder rotierende Halbleiter-Polierkissen zusammensetzt, ist ein geschlossenzelliges Polyurethan, wie beispielsweise IC 1000, das von der Rodel Corporation in Phoenix, Arizona bezogen werden kann. Obwohl jeder Kissenabschnitt bevorzugt aus dem gleichen Kissenmaterial ausgeführt ist, können in anderen Ausführungsformen ein oder eine Vielzahl verschiedener Kissenmaterialien für jeden Polierkissenabschnitt im Polierkissen verwendet werden. Die Kissenmaterialien können auch so ausgewählt werden, dass sie unterschiedliche Härten oder Dichten besitzen. In einer bevorzugten Ausführungsform können die Kissenmaterialien eine Durometer-Härte im Bereich von 50 – 70 aufweisen, eine Kompressibilität im Bereich von 4% – 16% und eine volumenbezogene Masse im Bereich von 0,74 – 0,85. Die Rillen können im Kissenmaterial mit Standardtechniken hergestellt werden, die von einer Reihe gewerblicher Hersteller von Polierkissen für Halbleiter-Wafer verwendet werden, wie beispielsweise Rodel Corp.
  • Unter Bezugnahme auf die 1, 2 und 4 kann das Polierkissen 10, 110, 210 auf einem linearen Band 14, 114 in einer Ausführungsform montiert und in einer linearen Halbleiter-Wafer-Poliervorrichtung eingesetzt werden, wie beispielsweise dem TE-RESTM-Polierer der Lam Research Corporation in Fremont, Kalifornien. Während des Betriebs wird das Kissen 10, 110, 210 kontinuierlich entlang einer linearen Richtung bewegt, während ein (nicht dargestellter) Halter für Halbleiter-Wafer einen Halbleiter-Wafer gegen die Oberfläche des Kissens presst. Der Halbleiter-Wafer-Halter kann den Wafer ebenfalls drehen, während der Wafer gegen das Kissen gehalten wird.
  • Das Kissen 10, 110, 210, sowie eine Emulsion, die auf die Wafer-Oberfläche chemisch aktiv und abschleifend wirkt, werden zum Polieren der Schichten auf dem Wafer verwendet. Dazu kann eine Reihe bekannter Polieremulsionen verwendet werden. Eine geeignete Emulsion ist SS25, erhältlich bei Cabot Corp. Das Rillenmuster 16, 116, 216, einschließlich der nicht vorhandenen Rillen auf einem Kissenabschnitt, ändert die Fähigkeit des Kissens, Emulsion unter den Wafer zu transportieren, und daher kann das Rillenmuster das Materialabtragratenprofil beeinflussen, das auf einem Querschnitt eines Wafers gemessen wird.
  • Ein bevorzugtes Verfahren zum Ausführen eines linearen CMP-Polierkissens mit einem im wesentlichen einheitlichen Materialabtragratenprofil für einen Halbleiter-Wafer wird im folgenden beschrieben. Zunächst wird eine Vielzahl von Polierkissen, von denen jedes ein einziges Rillenmuster aufweist und von denen jedes den Umfang eines verschiedenen Bands vollständig bedeckt, zum Polieren eines Halbleiter-Wafers während einer vorher festgesetzten Dauer verwendet. Die gleiche Wafer-Poliervorrichtung, vorzugsweise der von der Lam Research Corporation erhältliche TERESTM-Polierer, wird zum Testen jedes der Polierkissen eingesetzt. Nachdem ein Halbleiter-Wafer mit einem bestimmten Polierkissen poliert worden ist, wird der Betrag des abgetragenen Material an verschiedenen Stellen des Durchmessers des Wafers gemessen und in einer Computerdatenbank erfasst. Die Materialabtragraten werden dann an den jeweiligen Messpunkten verglichen, die für jeden Halbleiter-Wafer verwendet werden. Mit den Vergleichsdaten wird eine Bestimmung vorgenommen, mit welcher Kombination von Rillenmustern und welcher Länge jedes bestimmten Rillenmusters voraussichtlich eine einheitliche Materialabtragrate über einen gesamten Halbleiter-Wafer erzeugt werden kann. In einer bevorzugten Ausführungsform kann der Vergleich der Materialabtragraten und die Bestimmung der geeigneten Kombination der Rillenmuster mit Hilfe eines Personal Computer vorgenommen werden, auf dem ein in Excel von Microsoft Corporation geschriebenes Programm läuft.
  • Nach der Berechnung der voraussichtlichen Polierkissenabschnitte, die ein Polierkissen mit einer im wesentlichen einheitlichen Materialabtragrate über einen gesamten Wafer ergeben, wird ein Polierkissen hergestellt, wobei allgemein bekannte Herstellungstechniken verwendet werden, so dass die geeigneten Abschnittslängen für jedes gewählte Rillenmuster auf einem einzigen Band kombiniert werden. In einer Ausführung, in der nur ein Kissenmaterial verwendet wird, kann das Kissen ein einzelner, kontinuierlicher Streifen mit den darin gebildeten geeigneten Rillenmustern und Längen sein. In einer anderen Ausführungsform kann eine Vielzahl getrennter Stücke von Kissenmaterial mit jeweils einem eigenen Rillenmuster auf einem einzigen Band miteinander verbunden werden.
  • Eine grafische Darstellung der Materialabtragraten für verschiedene Rillenmuster ist in 6 gezeigt. Die X-Achse des Diagramms in 6 stellt den Messpunkt entlang des Durchmessers des Halbleiter-Wafers in Millimetern von der Wafer-Mitte dar. Die Y-Achse stellt die gemessene Materialabtragrate in Angström pro Minute dar. Jede Linie im Diagramm stellt die gemessene Materialabtragrate für ein Kissen mit einem bestimmten Rillenmuster dar. Die nach unten gerichtete Kraft (der auf den Halbleiter angewendete Druck gegen das Kissen) betrug bei allen Messungen 5 psi, wobei die lineare Geschwindigkeit des Kissens und die Rotationsgeschwindigkeit des Wafer-Halters jeweils 400 Fuß pro Minute bzw. 20 Umdrehungen pro Minute betrugen. Beginnend mit der obersten Linie in 6 sind die den angegebenen Materialabtragraten entsprechenden Rillenmuster wie folgt:
    Figure 00080001
    Wie aus dem Beispiel in 6 hervorgeht, weichen die Materialabtragrate und das Materialabtragratenprofil zwischen den verschiedenen Rillenmustern beträchtlich voneinander ab. Durch die Auswahl einer Vielzahl von Rillenmustern und die Berechnung eines gewichteten Durchschnitts von Materialabtragraten an jedem Punkt entlang des Durchmessers des Wafers, wobei die Wichtung auf dem Prozentsatz der Länge des gesamten Kissens basiert, das aus einem Kissenabschnitt mit dem bestimmten Rillenmuster ausgeführt wird, kann ein voraussichtliches Materialabtragratenprofil berechnet werden. In einer bevorzugten Ausführung sind die Rillen parallel zur Bewegungsrichtung des Kissens auf einem linearen Band ausgerichtet. Obwohl verschiedene andere Rillenabmessungen in Erwägung gezogen werden, liegen die Rillenabmessungen bevorzugt innerhalb des Bereichs von 0 – 30 Tausendstel Zoll (mils) Breite, 5 – 30 mils Tiefe und weisen einen Zwischenraum im Bereich von 25 – 200 mils auf. Die Linie für K-GrooveTM bezieht sich auf ein im Handel erhältliches Rillenmuster von Rodel Corp.
  • 7 zeigt ein voraussichtliches Materialabtragratenprofil 218 und das tatsächliche Materialabtragratenprofil 220, das von einem Polierkissen gemessen wurde, das gemäß des oben beschriebenen Verfahrens hergestellt wurde. Das Polierkissen, das zum Erzeugen der Materialabtragratenprofile 218, 220 verwendet wurde, umfasste drei Polierkissenabschnitte, die gleiche Längen aufwiesen und aus dem gleichen Polierkissenmaterial herstellt waren. Der erste Polierkissenabschnitt umfasste ein Rillenmuster von 0,010" × 0,020" × 0,100" (Breite × Tiefe × Zwischenraum), der zweite Polierabschnitt umfasste ein Rillenmuster von 0,020" × 0,020" × 0,050" und der dritte Polierabschnitt hatte keine Rillen. Ein weiteres Polierkissen, das gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung hergestellt wurde und eine verbesserte Einheitlichkeit der Materialabtragrate entlang der gesamten Breite des Wafer aufweist, setzt sich aus fünf Polierkissenabschnitten zusammen: keine Rille, 12 × 20 × 50, 20 × 20 × 50, 10 × 20 × 100 und 20 × 20 × 100 (wobei die Abmessungen in Tausendstel Zoll angegeben sind und sich auf Breite × Tiefe × Zwischenraum) beziehen.
  • Im vorher Erwähnten wurde ein Polierkissen und ein Verfahren zu dessen Herstellung beschrieben. Das Verfahren nutzt die Vorteile der unterschiedlichen Materialabtragratenprofile verschiedener Rillenmuster und optimiert eine Kombination der verfügbaren Rillenmuster, um ein zusammengesetztes Kissen zu bilden, das mindestens zwei Polierkissenabschnitte mit unterschiedlichen Rillenmustern aufweist. Das Verfahren sieht Vergleiche der Materialabtragratenprofile für verschiedene Rillenmuster und eine mathematische Optimierung einer daraus resultierenden Kombination von Polierkissenabschnitten auf einer einzigen Plattform zur Verbesserung des Materialabtragratenprofils vor. Das daraus resultierende Kissen weist bevorzugt eine einheitlichere Materialabtragrate über einen Halbleiter-Wafer auf.
  • Ein CMP-Polierkissen ist ebenfalls offenbart, das eine Vielzahl hintereinander verbundener Polierkissenabschnitte besitzt. Die Vielzahl der Kissenabschnitte können ein lineares Band bilden oder auf einem getrennten linearen Band montiert sein. Die Kissenabschnitte können auch ein rotierendes Polierkissen bilden. Jeder Polierkissenabschnitt umfasst ein verschiedenes Rillenmuster, das sich in einer ersten Ausführungsform aus Rillen zusammensetzt, die parallel zur Bewegungsrichtung des Kissens ausgerichtet sind, und das in einer anderen Ausführungsform Rillen umfassen kann, die nicht parallel zur Bewegungsrichtung sind.
  • Es ist beabsichtigt, dass die vorhergehende detaillierte Beschreibung als beispielhaft und nicht einschränkend zu betrachten ist, und dass es sich versteht, dass die folgenden Ansprüche zum Definieren des Bereichs dieser Erfindung dienen sollen.

Claims (23)

  1. Polierglied (110) zur Verwendung bei der chemisch-mechanischen Planarisierung von Halbleiter-Wafern, wobei das Polierglied umfasst: – ein lineares Band (114), wobei das lineare Band in einem linearen Pfad bewegbar ist; und dadurch kennzeichnet, dass das Polierglied des Weiteren mindestens zwei hintereinander verbundene Polierkissenabschnitte (112) umfasst, die am Band befestigt sind, wobei die Polierkissenabschnitte (112) umfassen: – einen ersten Polierkissenabschnitt (112), der ein erstes Rillenmuster (116a) besitzt, das in einer Seite des ersten Polierkissenabschnitts (112) gegenüber dem linearen Band (114) gebildet ist, wobei das erste Rillenmuster (16a) eine Vielzahl von Rillen aufweist; und – einen zweiten Polierkissenabschnitt (112), der eine nicht gerillte Seite (116b) gegenüber dem linearen Band (114) aufweist.
  2. Polierglied (110) nach Anspruch 1, wobei die Vielzahl der Rillen parallel zum linearen Pfad des linearen Bands (114) ausgerichtet ist.
  3. Polierglied (110) nach Anspruch 1, wobei die mindestens zwei Polierkissenabschnitte (112) des Weiteren einen dritten Polierkissenabschnitt (112) umfassen, der ein drittes Rillenmuster besitzt, wobei das dritte Rillenmuster (116c) eine Vielzahl von Rillen aufweist, die parallel zum linearen Pfad des linearen Bands (114) ausgerichtet sind, und wobei das dritte Rillenmuster (116c) sich vom ersten Rillenmuster unterscheidet.
  4. Polierglied (110) nach Anspruch 3, wobei die mindestens zwei Polierkissenabschnitte (112) mindestens zwei verschiedene Härtegrade aufweisen.
  5. Polierglied (110) nach Anspruch 3, wobei jeder der mindestens zwei Polierkissenabschnitte (112) mindestens zwei verschiedene Dichten aufweist.
  6. Polierglied (110) nach Anspruch 1, wobei die mindestens zwei Polierkissenabschnitte (112) mindestens zwei verschiedene Materialabtragprofile aufweisen, und wobei die hintereinander verbundenen Polierkissenabschnitte (112) so konfiguriert, sind, dass sie ein Polierglied (110) erzeugen, das ein im wesentlichen einheitliches Materialabtragprofil aufweist.
  7. Polierglied (110) nach Anspruch 6, wobei jede der ersten Vielzahl von Rillen aufweist: – einen rechtwinkligen Querschnitt mit einer Tiefe (20), die durch einen Abstand von der Oberfläche des ersten Polierkissenabschnitts definiert ist, eine Breite (18), die durch einen Abstand senkrecht zur Tiefe definiert ist, die von einer ersten Rillenwand zu einer zweiten Rillenwand gemessen wird, und eine Zwischenraumbeabstandung (22), die durch einen Abstand zwischen der ersten Rillenwand einer ersten Rille in der ersten Vielzahl von Rillen und einer entsprechenden ersten Wand einer Rille definiert wird, die direkt an die erste Rille angrenzt.
  8. Polierkissen zur Verwendung bei der chemisch-mechanischen Planarisierung von Halbleiter-Wafern, wobei das Polierkissen gekennzeichnet ist durch: – eine Vielzahl hintereinander verbundener Polierkissenabschnitte (12), die ein lineares Band (14) bilden, der in einem linearen Pfad bewegbar ist, wobei die Vielzahl hintereinander verbundener Polierkissenabschnitte (12) aufweist: – einen ersten Polierkissenabschnitt (12), der ein erstes Rillenmuster (16a) besitzt, das in einer Oberfläche des ersten Polierkissenabschnitts gebildet ist; und – einen zweiten Polierkissenabschnitt (12), der ein zweites Rillenmuster (16b) besitzt, das in einer Oberfläche des zweiten Polierkissenabschnitts gebildet ist, wobei das zweite Rillenmuster (16b) sich vom ersten Rillenmuster (16a) unterscheidet.
  9. Polierkissen nach Anspruch 8, wobei das erste Rillenmuster (16a) eine erste Vielzahl von Rillen umfasst, die parallel zum linearen Pfad des linearen Bands (14) ausgerichtet sind.
  10. Polierkissen nach Anspruch 9, wobei das zweite Rillenmuster (16b) eine zweite Vielzahl von Rillen umfasst, und die zweite Vielzahl von Rillen parallel zum linearen Pfad des linearen Bands (14) ausgerichtet ist.
  11. Polierkissen (10) nach Anspruch 8, wobei eine Vielzahl von Polierkissenabschnitten (12) des Weiteren einen dritten Polierkissenabschnitt (12) umfasst, der ein drittes Rillenmuster (16c) besitzt, das eine Vielzahl parallel zum linearen Pfad des linearen Bands (14) ausgerichteter Rillen aufweist, und wobei das dritte Rillenmuster (16c) sich vom ersten (16a) und zweiten Rillenmuster (16b) unterscheidet.
  12. Polierkissen (10) nach Anspruch 8, wobei der erste und zweite Kissenabschnitt (12) durch unterschiedliche Materialabtragratenprofile gekennzeichnet sind, und wobei die Vielzahl hintereinander verbundener Polierkissenabschnitte (12) so konfiguriert ist, dass sie ein Polierglied (10) erzeugen, das ein im wesentlichen einheitliches Materialabtragratenprofil aufweist.
  13. Polierkissen (10) nach Anspruch 8, wobei jeder der ersten und zweiten Polierkissenabschnitte (12) eine unterschiedliche Härte aufweist.
  14. Polierkissen (10) nach Anspruch 8, wobei jeder der ersten und zweiten Polierkissenabschnitte (12) eine unterschiedliche Dichte aufweist.
  15. Polierkissen (10) nach Anspruch 8, wobei der erste Polierkissenabschnitt (12) eine Länge aufweist, die gleich einer Länge des zweiten Polierkissenabschnitts ist.
  16. Polierkissen nach Anspruch 8, wobei der erste Polierkissenabschnitt (12) eine Länge aufweist, die sich von einer Länge des zweiten Polierkissenabschnitts unterscheidet.
  17. Polierkissen nach Anspruch 8, wobei sich mindestens eine Tiefe, eine Breite oder ein Rillenzwischenraum des ersten Polierkissenabschnitts (12) von einer entsprechenden Tiefe, einer Breite oder einem Rillenzwischenraum des zweiten Polierkissenabschnitts (12) unterscheidet.
  18. Polierkissen nach Anspruch 8, wobei ein Rillenzwischenraum im ersten Rillenmuster (16a) über den ersten Polierkissenabschnitt (12) hinweg einheitlich ist.
  19. Polierkissen nach Anspruch 8, wobei ein Rillenzwischenraum im ersten Rillenmuster (16a) über den ersten Polierkissenabschnitt (12) hinweg variiert.
  20. Verfahren zur Herstellung eines Polierkissens für lineare chemisch-mechanische Planarisierung mit einer Vielzahl von Polierkissenabschnitten (12), wobei das Verfahren gekennzeichnet ist durch: – die Messung des Materialabtragratenprofils für jedes einer Vielzahl von Rillenmustern, die bei Polierkissen für die chemisch-mechanische Planarisierung verwendet werden; – die Festlegung einer Kombination von mindestens zwei der Vielzahl von Rillenmustern auf der Grundlage des gemessenen Materialabtragratenprofils aus (a), die eine im wesentlichen einheitliche Materialabtragrate bereitstellt; und – die Herstellung eines Polierkissens, das eine Vielzahl verbundener Polierkissenabschnitte (12) umfasst, wobei die Polierkissenabschnitte (12) eine Kombination von Rillenmustern umfassen, die in (b) festgelegt wurden, um ein im wesentlichen einheitliches Materialabtragratenprofil auf dem Halbleiter-Wafer bereitzustellen.
  21. Verfahren nach Anspruch 20, wobei das Polierkissen ein lineares Polierkissen ist, und jedes der Vielzahl von Rillenmustern ein Rillenmuster umfasst, das parallel zu einem linearen Pfad des Polierkissens ausgerichtet ist.
  22. Verfahren nach Anspruch 20, wobei der Schritt zum Messen des Materialabtragratenprofils auf dem Halbleiter-Wafer für jedes Rillenmuster die Messung der Differenz zwischen einer Anfangsdicke und einer Enddicke des Halbleiter-Wafers an einer Vielzahl von Punkten entlang eines Durchmessers des Wafers umfasst, nachdem der Wafer mit einem Polierkissen poliert wurde, das ein ausgewähltes der Vielzahl von Rillenmustern aufweist.
  23. Polierkissen (10) nach Anspruch 8, wobei die Vielzahl von Polierkissenabschnitten (12) des Weiteren einen dritten Polierkissenabschnitt (12) umfasst, der ein drittes Rillenmuster mit einer Vielzahl von Rillen aufweist, die bezüglich des linearen Pfads des linearen Bands (14) in einer nichtparallelen Weise ausgerichtet sind.
DE60005816T 1999-05-21 2000-05-15 Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung Expired - Fee Related DE60005816T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US316166 1994-09-30
US09/316,166 US6261168B1 (en) 1999-05-21 1999-05-21 Chemical mechanical planarization or polishing pad with sections having varied groove patterns
PCT/US2000/013328 WO2000071297A1 (en) 1999-05-21 2000-05-15 Chemical mechanical planarization or polishing pad with sections having varied groove patterns

Publications (2)

Publication Number Publication Date
DE60005816D1 DE60005816D1 (de) 2003-11-13
DE60005816T2 true DE60005816T2 (de) 2004-05-19

Family

ID=23227799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60005816T Expired - Fee Related DE60005816T2 (de) 1999-05-21 2000-05-15 Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung

Country Status (9)

Country Link
US (3) US6261168B1 (de)
EP (2) EP1329290A3 (de)
JP (1) JP2003500843A (de)
KR (1) KR100706148B1 (de)
AT (1) ATE251524T1 (de)
DE (1) DE60005816T2 (de)
SG (1) SG152899A1 (de)
TW (1) TW462906B (de)
WO (1) WO2000071297A1 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6296557B1 (en) * 1999-04-02 2001-10-02 Micron Technology, Inc. Method and apparatus for releasably attaching polishing pads to planarizing machines in mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6261168B1 (en) * 1999-05-21 2001-07-17 Lam Research Corporation Chemical mechanical planarization or polishing pad with sections having varied groove patterns
US6585679B1 (en) * 1999-10-21 2003-07-01 Retinalabs.Com System and method for enhancing oxygen content of infusion/irrigation fluid for ophthalmic surgery
US20020068516A1 (en) * 1999-12-13 2002-06-06 Applied Materials, Inc Apparatus and method for controlled delivery of slurry to a region of a polishing device
US20030213703A1 (en) * 2002-05-16 2003-11-20 Applied Materials, Inc. Method and apparatus for substrate polishing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing
US6884153B2 (en) * 2000-02-17 2005-04-26 Applied Materials, Inc. Apparatus for electrochemical processing
US6962524B2 (en) * 2000-02-17 2005-11-08 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US7077721B2 (en) * 2000-02-17 2006-07-18 Applied Materials, Inc. Pad assembly for electrochemical mechanical processing
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6422929B1 (en) * 2000-03-31 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Polishing pad for a linear polisher and method for forming
US6733373B1 (en) * 2000-03-31 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Polishing assembly for a linear chemical mechanical polishing apparatus and method for forming
US6500054B1 (en) * 2000-06-08 2002-12-31 International Business Machines Corporation Chemical-mechanical polishing pad conditioner
US6475332B1 (en) * 2000-10-05 2002-11-05 Lam Research Corporation Interlocking chemical mechanical polishing system
US6896776B2 (en) 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
JP2002200555A (ja) * 2000-12-28 2002-07-16 Ebara Corp 研磨工具および該研磨工具を具備したポリッシング装置
US6620031B2 (en) 2001-04-04 2003-09-16 Lam Research Corporation Method for optimizing the planarizing length of a polishing pad
US6857941B2 (en) * 2001-06-01 2005-02-22 Applied Materials, Inc. Multi-phase polishing pad
KR20030015567A (ko) * 2001-08-16 2003-02-25 에스케이에버텍 주식회사 웨이브 형태의 그루브가 형성된 화학적 기계적 연마패드
KR100646702B1 (ko) * 2001-08-16 2006-11-17 에스케이씨 주식회사 홀 및/또는 그루브로 형성된 화학적 기계적 연마패드
US6648743B1 (en) * 2001-09-05 2003-11-18 Lsi Logic Corporation Chemical mechanical polishing pad
US7070480B2 (en) 2001-10-11 2006-07-04 Applied Materials, Inc. Method and apparatus for polishing substrates
US20030072639A1 (en) * 2001-10-17 2003-04-17 Applied Materials, Inc. Substrate support
JP3843933B2 (ja) * 2002-02-07 2006-11-08 ソニー株式会社 研磨パッド、研磨装置および研磨方法
US7544114B2 (en) * 2002-04-11 2009-06-09 Saint-Gobain Technology Company Abrasive articles with novel structures and methods for grinding
US20030194959A1 (en) * 2002-04-15 2003-10-16 Cabot Microelectronics Corporation Sintered polishing pad with regions of contrasting density
DE10222956B4 (de) * 2002-05-24 2009-01-29 FIP Forschungsinstitut für Produktionstechnik GmbH Braunschweig Feinschleifmaschine
US8602851B2 (en) * 2003-06-09 2013-12-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Controlled penetration subpad
US6602123B1 (en) 2002-09-13 2003-08-05 Infineon Technologies Ag Finishing pad design for multidirectional use
CN100417493C (zh) * 2002-09-25 2008-09-10 Ppg工业俄亥俄公司 平面化用的具有窗口的抛光垫片及制备方法
US20070010169A1 (en) * 2002-09-25 2007-01-11 Ppg Industries Ohio, Inc. Polishing pad with window for planarization
JP2004172296A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd 半導体ウェーハの研磨方法及びその研磨パッド
US7141155B2 (en) * 2003-02-18 2006-11-28 Parker-Hannifin Corporation Polishing article for electro-chemical mechanical polishing
US7121937B2 (en) 2003-03-17 2006-10-17 3M Innovative Properties Company Abrasive brush elements and segments
TWI238100B (en) * 2003-09-29 2005-08-21 Iv Technologies Co Ltd Polishing pad and fabricating method thereof
US8066552B2 (en) * 2003-10-03 2011-11-29 Applied Materials, Inc. Multi-layer polishing pad for low-pressure polishing
US20050173259A1 (en) * 2004-02-06 2005-08-11 Applied Materials, Inc. Endpoint system for electro-chemical mechanical polishing
JP4641781B2 (ja) * 2003-11-04 2011-03-02 三星電子株式会社 不均一強度を有する研磨面を使用した化学的機械的研磨装置および方法
KR100578133B1 (ko) * 2003-11-04 2006-05-10 삼성전자주식회사 화학적 기계적 연마 장치 및 이에 사용되는 연마 패드
US7186164B2 (en) * 2003-12-03 2007-03-06 Applied Materials, Inc. Processing pad assembly with zone control
US7086936B1 (en) * 2003-12-22 2006-08-08 Lam Research Corporation Linear chemical mechanical planarization (CMP) system and method for planarizing a wafer in a single CMP module
US6951510B1 (en) * 2004-03-12 2005-10-04 Agere Systems, Inc. Chemical mechanical polishing pad with grooves alternating between a larger groove size and a smaller groove size
US6935938B1 (en) 2004-03-31 2005-08-30 Lam Research Corporation Multiple-conditioning member device for chemical mechanical planarization conditioning
TWI293266B (en) * 2004-05-05 2008-02-11 Iv Technologies Co Ltd A single-layer polishing pad and a method of producing the same
TWI254354B (en) * 2004-06-29 2006-05-01 Iv Technologies Co Ltd An inlaid polishing pad and a method of producing the same
US20060079159A1 (en) * 2004-10-08 2006-04-13 Markus Naujok Chemical mechanical polish with multi-zone abrasive-containing matrix
CN101244535B (zh) * 2006-02-15 2012-06-13 应用材料公司 抛光仓
TWI321503B (en) 2007-06-15 2010-03-11 Univ Nat Taiwan Science Tech The analytical method of the effective polishing frequency and number of times towards the polishing pads having different grooves and profiles
TWI409868B (zh) * 2008-01-30 2013-09-21 Iv Technologies Co Ltd 研磨方法、研磨墊及研磨系統
US9180570B2 (en) 2008-03-14 2015-11-10 Nexplanar Corporation Grooved CMP pad
US8360823B2 (en) * 2010-06-15 2013-01-29 3M Innovative Properties Company Splicing technique for fixed abrasives used in chemical mechanical planarization
CN103109355B (zh) * 2010-09-15 2016-07-06 株式会社Lg化学 用于cmp的研磨垫
CN102615571A (zh) * 2011-01-28 2012-08-01 中芯国际集成电路制造(上海)有限公司 抛光装置及方法
TWI492818B (zh) * 2011-07-12 2015-07-21 Iv Technologies Co Ltd 研磨墊、研磨方法以及研磨系統
TWI599447B (zh) 2013-10-18 2017-09-21 卡博特微電子公司 具有偏移同心溝槽圖樣之邊緣排除區的ｃｍｐ拋光墊
TWI769988B (zh) * 2015-10-07 2022-07-11 美商3M新設資產公司 拋光墊與系統及其製造與使用方法
US20210046613A1 (en) * 2018-03-14 2021-02-18 Mirka Ltd A method and an apparatus for abrading, and products and uses for such
CN113579990B (zh) * 2021-07-30 2022-07-26 上海积塔半导体有限公司 固定研磨粒抛光装置及抛光方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020283A (en) 1990-01-22 1991-06-04 Micron Technology, Inc. Polishing pad with uniform abrasion
US5177908A (en) 1990-01-22 1993-01-12 Micron Technology, Inc. Polishing pad
JPH0647678A (ja) 1992-06-25 1994-02-22 Kawasaki Steel Corp 湿式研磨用エンドレスベルト
US5441598A (en) 1993-12-16 1995-08-15 Motorola, Inc. Polishing pad for chemical-mechanical polishing of a semiconductor substrate
US5650039A (en) * 1994-03-02 1997-07-22 Applied Materials, Inc. Chemical mechanical polishing apparatus with improved slurry distribution
US5489233A (en) 1994-04-08 1996-02-06 Rodel, Inc. Polishing pads and methods for their use
US5534106A (en) 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5672095A (en) * 1995-09-29 1997-09-30 Intel Corporation Elimination of pad conditioning in a chemical mechanical polishing process
US5690540A (en) 1996-02-23 1997-11-25 Micron Technology, Inc. Spiral grooved polishing pad for chemical-mechanical planarization of semiconductor wafers
JPH09270399A (ja) * 1996-03-29 1997-10-14 Nippon Steel Corp 基板研磨方法及びその装置
US5645469A (en) 1996-09-06 1997-07-08 Advanced Micro Devices, Inc. Polishing pad with radially extending tapered channels
US5722877A (en) * 1996-10-11 1998-03-03 Lam Research Corporation Technique for improving within-wafer non-uniformity of material removal for performing CMP
JPH10156705A (ja) 1996-11-29 1998-06-16 Sumitomo Metal Ind Ltd 研磨装置および研磨方法
US5842910A (en) 1997-03-10 1998-12-01 International Business Machines Corporation Off-center grooved polish pad for CMP
US5921855A (en) * 1997-05-15 1999-07-13 Applied Materials, Inc. Polishing pad having a grooved pattern for use in a chemical mechanical polishing system
US6736714B2 (en) 1997-07-30 2004-05-18 Praxair S.T. Technology, Inc. Polishing silicon wafers
US6093651A (en) 1997-12-23 2000-07-25 Intel Corporation Polish pad with non-uniform groove depth to improve wafer polish rate uniformity
JP2000000755A (ja) * 1998-06-16 2000-01-07 Sony Corp 研磨パッド及び研磨方法
GB2345255B (en) * 1998-12-29 2000-12-27 United Microelectronics Corp Chemical-Mechanical Polishing Pad
US6261168B1 (en) * 1999-05-21 2001-07-17 Lam Research Corporation Chemical mechanical planarization or polishing pad with sections having varied groove patterns

Also Published As

Publication number Publication date
JP2003500843A (ja) 2003-01-07
US20010031615A1 (en) 2001-10-18
EP1329290A2 (de) 2003-07-23
US6585579B2 (en) 2003-07-01
DE60005816D1 (de) 2003-11-13
EP1329290A3 (de) 2003-07-30
US6634936B2 (en) 2003-10-21
EP1178872B1 (de) 2003-10-08
US6261168B1 (en) 2001-07-17
EP1178872A1 (de) 2002-02-13
US20020028646A1 (en) 2002-03-07
KR20020011417A (ko) 2002-02-08
WO2000071297A1 (en) 2000-11-30
KR100706148B1 (ko) 2007-04-11
SG152899A1 (en) 2009-06-29
TW462906B (en) 2001-11-11
ATE251524T1 (de) 2003-10-15

Similar Documents

Publication Publication Date Title
DE60005816T2 (de) Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung
DE69830944T2 (de) Polierkissen mit Rillenmuster zur Verwendung in einer chemisch-mechanischen Poliervorrichtung
DE60127884T2 (de) Poliermaschine mit Dickemessvorrichtung
DE19648066C2 (de) Chemisch-mechanische Poliervorrichtung für Halbleiterwafer
DE102007040540A1 (de) CMP-Kissen mit überlagerten Spiralrillen mit konstanter Fläche
DE102005059547A1 (de) CMP Polierkissen, das Rillen angeordnet aufweist, um eine Verwendung eines Poliermediums zu verbessern
DE10223945A1 (de) Verfahren und System zum Verbessern der Herstellung von Damaszener-Metallstrukturen
DE102007015502A1 (de) CMP-System mit einem Wirbelstromsensor mit geringerer Höhe
DE102004064328B3 (de) Verfahren zur Herstellung von Substraten für Fotomaskenrohlinge
DE3438643A1 (de) Verfahren zum glaetten einer beschichtung und vorrichtung zum durchfuehren dieses verfahrens
DE10147365A1 (de) Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf
WO2020083607A1 (de) Verfahren und vorrichtung zum gleichzeitigen trennen einer vielzahl von scheiben von einem werkstück
DE102007015503B4 (de) Verfahren und System zum Steuern des chemisch-mechanischen Polierens durch Berücksichtigung zonenspezifischer Substratdaten
DE69935291T2 (de) Verfahren zur Optimierung von Metall-CMP-Prozessen
DE10065380B4 (de) Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses
EP3804907A1 (de) Verfahren zur herstellung einer abrasiveinheit
DE4302067C2 (de) Verfahren zur chemisch-mechanischen Planierung (CMP) eines Halbleiter-Wafers
DE2751164C2 (de) Wiedergabenadel zur Umwandlung eines Informationssignals in elektrische Kapazitätsschwankungen
DE19726307B4 (de) Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes
DE102010029528A1 (de) Halbleiterbauelement mit einer Chipumrandung mit gradueller Strukturdichte
DE60308452T2 (de) Schuhpressenband
DE60110922T2 (de) Abrichtvorrichtung für polierkissen und verfahren zu dessen anwendung
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE10136742A1 (de) Verfahren zum Charakterisieren der Planarisierungseigenschaften einer Verbrauchsmittelkombination in einem chemisch-mechanischen Polierprozeß, Simulationsverfahren und Polierverfahren
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee