DE60012824T2 - Leiterplattenanordnung mit integriertem Verbundkern mit organischer Matrix - Google Patents
Leiterplattenanordnung mit integriertem Verbundkern mit organischer Matrix Download PDFInfo
- Publication number
- DE60012824T2 DE60012824T2 DE60012824T DE60012824T DE60012824T2 DE 60012824 T2 DE60012824 T2 DE 60012824T2 DE 60012824 T DE60012824 T DE 60012824T DE 60012824 T DE60012824 T DE 60012824T DE 60012824 T2 DE60012824 T2 DE 60012824T2
- Authority
- DE
- Germany
- Prior art keywords
- core
- circuit board
- board assembly
- printed circuit
- organic matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0281—Conductive fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24058—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
- Y10T428/24124—Fibers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24132—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in different layers or components parallel
Description
- GEBIET DER ERFINDUNG
- Dieser Erfindung betrifft allgemein Leiterplatten (Platinen) mit einer Oberflächenanbringungs(surface mount) und Plattierungsdurchloch-Technologie, und insbesondere den Aufbau einer Leiterplatte, die mit einem integralen Kern gekoppelt ist, wobei der Plattenaufbau und der Kern integral (einstückig) miteinander an einer Vielzahl von Verbindungsstellen entlang des Übergangs davon verbunden sind.
- HINTERGRUND DER ERFINDUNG
- Aufbauten mit einer Leiterplatte sind allgemein aus einem Kern konstruiert, auf dem ein oder mehrere Schichten, die keramische Chips oder mit Zuleitungen versehene Komponenten tragen, auflaminiert sind. Diese Schaltung und die Chip-tragenden Schichten sind gewöhnlicherweise aus einer metallisierten (Kupferüberzug) polymerischen Konstruktion wie Polyamid gebildet und können oberhalb und unterhalb des Kernmaterials aufgestapelt werden. Ein Beispiel des Laminataufbaus einer Leiterplatte wird in der US-A-4,609,586 beschrieben, die eine Kernkonstruktion mit einer organischen Matrix aufweist, in der Graphitfasern angeordnet sind. Um einen effizienten Betrieb innerhalb des Aufbaus der Schaltungsplatte bereitzustellen, sollte sich der Kern in Bezug auf den Zugmodulus, die thermische Leitfähigkeit und die thermische Ausdehnung günstig verhalten.
- Eine herkömmlichen Kernkonstruktion, die nun verwendet wird, ist ein Metallkern, der aus einer Schicht aus Molybdän hergestellt ist, wobei auf jeder Oberfläche davon eine jeweilige Schicht aus Kupfer gebildet ist. Während dieser Kupfer-Molybdän-Kupfer-Kern in Bezug auf Betrachtungen des Zugmodulus, der thermischen Leitfähigkeit und der thermischen Ausdehnung zufriedenstellend ist, kann das Gewicht dieses herkömmlichen Kerns ein wesentlicher Nachteil bei Anwendungen, die gegenüber den Gewicht empfindlich sind, sein. Im Gegensatz dazu muss natürlich irgendein Ersatzkernmaterial, dessen Attribute ein leichtes Gewicht einschließen, noch eine ausreichende Stärke, einen niedrigen thermischen Ausdehnungskoeffizienten und Wärmeansprechcharakteristiken aufweisen, um als Schaltungsplattenkonstruktion verwendbar zu sein.
- Im Hinblick auf die oben beschriebenen Anforderungen ist ersichtlich, dass ein Bedarf für den Aufbau einer Leiterplatte besteht, die einen Kern aufweist, der hergestellt ist, um Gewichtsbeschränkungen zu erfüllen, während ein effizientes Schaltungsplattenbetriebsverhalten bereitgestellt wird. Demzufolge besteht eine Hauptaufgabe der vorliegenden Erfindung darin einen Aufbau mit einer integrierten Leiterplatte mit einem Kern bereitzustellen, der einen hohen Zugmodulus, eine hohe thermische Leitfähigkeit, einen geringen thermischen Ausdehnungskoeffizienten, und ein leichtes Gewicht aufweist, während sie kompatibel mit den Oberflächenanbringungs- und Plattierungsdurchloch-Technologie-Komponenten und entsprechenden Schaltungsanordnungen ist.
- Eine andere Aufgabe der vorliegenden Erfindung besteht darin einen Aufbau einer Leiterplatte bereitzustellen, dessen Kernkonstruktion eine organische Matrix einschließt, in der Graphitfasern auf Basis von Pech angeordnet sind.
- Diese und andere Aufgaben der vorliegenden Erfindung ergeben sich näher durch die Beschreibung davon, die nun folgt.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Die Erfindung ist ein Aufbau (eine Struktur) einer Leiterplatte, wie im Anspruch I beansprucht, mit wenigstens einer Chip-tragenden Schicht angrenzend zu einem Kern, der aus einer organischen Matrix hergestellt ist, in der Graphitfasern auf Basis von Pech angeordnet sind. Die Chip-tragende Schicht und der Kern weisen einen Übergang dazwischen auf und sind integral (bzw. einstückig) miteinander über Kontaktierungslöcher verbunden, die mit einem thermisch und elektrisch leitenden Material plattiert sind, um eine Vielzahl von Verbindungsstellen entlang dieses Übergangs bereitzustellen. Eine organische Matrix ist vorzugsweise auf einem Polymermaterial, wie Epoxydharz oder einem anderen geeigneten thermoaushärtendem Material, hergestellt. Ein Aufbau einer typischerweise bevorzugten gegenwärtigen Leiterplatte weist zwei Chip-tragende Schichten jeweils auf gegenüberliegenden Seiten des Kerns auf, wobei jede der Schichten und der Kern jeweilige Übergänge dazwischen aufweisen, wobei jede Schicht integral mit dem Kern an einer Vielzahl von Verbindungsstellen entlang der jeweiligen Übergänge (Schnittflächen) verbunden ist. Zusätzliche Schaltungsschichten können an diesen Schichten befestigt werden, was eine Schichtzwischenverbindung erlaubt, und/oder mit dem Kern gekoppelt werden, wodurch eine Schaltungsdichte eines Schaltungsplattenaufbaus erhöht wird. Der gegenwärtige Leiterplattenaufbau besitzt einen hohen Zugmodulus, geringe thermische Ausdehnungskoeffizienten und ein leichtes Gewicht, um dadurch eine Vielseitigkeit bei der strukturellen Verwendung und Platzierung der Leiterplatte bereitzustellen. Wegen der Vielzahl von Verbindungsstellen entlang jeweiliger Übergänge des Kerns und der angrenzenden Schaltung und den Chip-tragenden Schichten tritt eine hervorragende thermische Leitfähigkeit von den Schichten zu dem Kern auf, da Wärme sich durch diese Verbindungsstellen bewegt, um einen extrem effizienten Wärmetransfer und eine abschließende Wärmeableitung von dem gesamten Leiterplattenaufbau zu bewirken. In dieser Weise werden reduzierte Betriebstemperaturen erreicht, um dadurch eine höhere Zuverlässigkeit, eine verbesserte dynamische Last, eine verbesserte thermische Ermüdungslebensdauer von Lötverbindungen, und eine Aufnahme von mehr Schaltungsanordnungen pro Einheitsfläche zu ergeben. Zusätzlich können. Gewichtseinsparungen von 40 % bis 60 % gegenüber gegenwärtigen Leiterplattenaufbauten realisiert werden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Eine illustrative gegenwärtige bevorzugte Ausführungsform der Erfindung ist in den beiliegenden Zeichnungen gezeigt. In den Zeichnungen zeigen:
-
1 eine schematische Darstellung einer Seitenaufrissansicht eines herkömmlichen Leiterplattenaufbaus mit einem Kern, der aus Kupfer und Molybdän hergestellt ist. -
2 eine schematische Darstellung einer Seitenaufrissansicht eines Leiterplattenaufbaus mit einem Kern, der aus einer Polymermatrix hergestellt ist, in der Graphitfasern auf Basis von Pech angeordnet sind, in Übereinstimmung mit der vorliegenden Erfindung; -
3 eine Tabelle, die Kernmaterial-Konstruktionskomponenten und Charakteristiken zeigen. - AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- Bezugnehmend zunächst auf
1 ist ein typischer herkömmlicher Leiterplattenaufbau10 gezeigt. Dieser Leiterplattenaufbau10 ist mit einer herkömmilichen Kartenschiene12 konfiguriert und auf jeder Seite eines Kerns14 sind eine Vielzahl von Polyamid-Schaltungsschichten16 positioniert, die Chipkomponenten18 einschließen, wie in dem technischen Gebiet bekannt. Dieser herkömmliche Kern14 weist eine Molybdän-Mittenschicht20 mit jeweiligen Kupferschichten22 ,24 , die oberhalb und unterhalb der Molybdän-Mittenschicht20 angeordnet sind, auf. Wie voranstehend angegeben ist der Kupfer-Molybdän-Kupfer-Kern14 allgemein zufriedenstellend in Bezug auf Betrachtungen des Zugmodulus, der thermischen Leitfähigkeit und der thermischen Ausdehnung, weist aber ein Gewicht auf, welches in Abhängigkeit von bestimmten Anwendungen höchst nachteilig sein kann. Plattierte Durchlöcher15 sind mit einer Lochfüllung17 , die dort durch den Kern14 angeordnet ist, gezeigt. Herkömmliche Blind-Kontaktierungslöcher (Vias)19 sind gezeigt. -
2 zeigt die bevorzugte Ausführungsform der vorliegen Erfindung. Insbesondere und ähnlich wie die Konstruktion der1 , zeigt2 einen Leiterplattenaufbau30 , der mit einer herkömmlichen Kartenschiene 12, einem neuartigen Kern32 und Polyamid-Schaltungsschichten16 mit Chip-Komponenten18 konfiguriert ist. Der Kern32 ist aus einer Epoxydharzmatrix34 hergestellt, in der kontinuierliche Graphitfasern36 auf Basis von Pech angeordnet sind, die im Wesentlichen unidirektional orientiert sind und allgemein gleichförmig überall in der Matrix34 angeordnet sind. Ein Kern32 dieser Konstruktion weist einen thermischen Ausdehnungskoeffizienten (coefficient of thermal expansion, CTE) zwischen ungefähr 0 und 5 ppm/° C auf und unterstützt den niedrigen CTE, der für die Zuverlässigkeit von Lötverbindungen der Oberflächenanbringungstechnologie (Surface Mount Technology) benötigt wird. Die jeweiligen Chip-tragenden Schichten16 und der Kern32 der Ausführungsform der2 weisen Übergänge52 zwischen jenen auf und sind elektrisch miteinander (wie erforderlich) durch Kontaktierungslöcher48 (Vias) verbunden, die sich zwischen den Schichten16 und dem Kern32 erstrecken und die mit einem thermisch leitenden Material50 plattiert sind, um dadurch eine Vielzahl von Verbindungsstellen entlang dieses Übergangs bereitzustellen, um einen Wärmetransfer des Kerns32 für eine Ableitung davon, wie voranstehend beschrieben, und zusätzlich an thermische Kontaktierungslöcher50 aufzunehmen. - Betriebsmäßig weist die bevorzugte Ausführungsform
30 günstige Charakteristiken in Bezug auf einen hohen Zugmodulus, eine hohe thermische Leitfähigkeit, niedrige thermische Ausdehnungskoeffzienten und leichte Gewichte auf. Die auf Pech basierenden Graphitfasersegmente36 des Kerns32 stellen insbesondere einen extrem hohen Zugmodulus, eine hohe thermische Leitfähigkeit, eine geringe Dichte, und einen wählbaren thermischen Ausdehnungskoeffizienten des Kerns32 bereit, erhältlich durch Verändern des Faservolumens, der Fasergradation und der Faserorientierung während einer Kernherstellung. Die in3 gezeigte Tabelle stellt nicht-beschränkt und beispielhaft eine Konstruktionsveränderbarkeit und Wählbarkeit dar, wobei die Fasergradations-Bezeichnungen Faserprodukte von Amoco Corporation, Chicago, Illinois, identifizieren. Wegen der Vielzahl und der Leitfähigkeit von Verbindungen entlang der jeweiligen Übergänge52 stellt die vorliegende Erfindung eine neuartige Temperatursteuerung und Schaltungsdichte bereit, da jede Verbindung zu einem Wärmetransfer zu dem Kern32 führt. - Während eine illustrative und gegenwärtig bevorzugte Ausführungsform der Erfindung hier ausführlich beschrieben worden ist, sei darauf hingewiesen, dass die erfinderischen Konzepte anders in verschiedener Weise verkörpert und verwendet werden können, und zwar innerhalb des Umfangs der Erfindung, die in den beigefügten Ansprüchen definiert wird.
Claims (7)
- Leiterplattenanordnung (
30 ), umfassend wenigstens eine Chip-tragende Schicht (16 ) angrenzend zu einem Kern (32 ), wobei die Schicht und der Kern einen Übergang (52 ) dazwischen aufweisen, und wobei die Schicht (16 ) mit dem Kern (32 ) an einer Vielzahl von Kontaktierungslöchern (48 ), die jeweils mit einem thermisch und elektrisch leitenden Material plattiert sind und sich zwischen der Schicht und dem Kern erstrecken, verbunden ist; dadurch gekennzeichnet, dass die Schicht (16 ) in einer direkten Wärmetransferverbindung mit dem Kern an der Vielzahl von Kontaktierungslöchern (48 ) ist, so dass ein direkter Pfad zum Ableiten von Wärme von der Chip-tragenden Schicht (16 ) an den Kern (32 ) hergestellt wird, und dass der Kern (32 ) aus einer organischen Matrix hergestellt ist, in der Graphitfasern auf Basis von Pech angeordnet sind. - Leiterplattenaufbau nach Anspruch 1, wobei die organische Matrix des Kerns (
32 ) ein Polymermaterial ist. - Leiterplatteaufbau nach Anspruch 2, wobei die organische Matrix des Kerns (
32 ) ein thermoaushärtendes Material ist. - Leiterplattenaufbau nach Anspruch 3, wobei die organische Matrix des Kerns (
32 ) ein Epoxidharz ist. - Leiterplattenaufbau nach irgendeinem vorangehenden Anspruch, bei dem zwei besagte Chip-tragende Schichten (
16 ) und Übergänge (52 ) auf gegenüberliegenden Seiten des Kerns (32 ) vorhanden sind, wobei die Kontaktierungslöcher (48 ) sich zwischen den besagten Schichten (16 ) und ihren jeweiligen Übergängen durch den Kern (32 ) erstrecken. - Leiterplattenaufbau nach irgendeinem vorangehenden Anspruch, wobei wenigstens eine zusätzliche Chip-tragende Schicht (
16 ) geschichtet an der wenigstens einen Chip-tragenden Schicht (16 ), die mit dem Kern verbunden ist, angebracht ist. - Leiterplattenaufbau nach irgendeinem vorangehenden Anspruch, bei dem die organische Matrix kontinuierliche, im Wesentlichen unidirektional orientierte und gleichförmig angeordnete Graphitfasern auf Basis von Pech darin umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/324,255 US6207904B1 (en) | 1999-06-02 | 1999-06-02 | Printed wiring board structure having continuous graphite fibers |
US324255 | 1999-06-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60012824D1 DE60012824D1 (de) | 2004-09-16 |
DE60012824T2 true DE60012824T2 (de) | 2005-08-18 |
Family
ID=23262784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60012824T Expired - Lifetime DE60012824T2 (de) | 1999-06-02 | 2000-05-31 | Leiterplattenanordnung mit integriertem Verbundkern mit organischer Matrix |
Country Status (3)
Country | Link |
---|---|
US (1) | US6207904B1 (de) |
EP (1) | EP1058490B1 (de) |
DE (1) | DE60012824T2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004515610A (ja) * | 2000-12-12 | 2004-05-27 | シュリ ディクシャ コーポレイション | 伝導性制約コアを含む軽量回路板 |
US20040227688A1 (en) * | 2001-02-15 | 2004-11-18 | Integral Technologies, Inc. | Metal plating of conductive loaded resin-based materials for low cost manufacturing of conductive articles |
USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
US8143108B2 (en) * | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
US7038142B2 (en) * | 2002-01-24 | 2006-05-02 | Fujitsu Limited | Circuit board and method for fabricating the same, and electronic device |
US20050078457A1 (en) * | 2003-10-09 | 2005-04-14 | Jackson Hsieh | Small memory card |
EP1754398A4 (de) * | 2004-05-15 | 2010-03-24 | Stablcor Inc | Leiterplatte mit leitendem stützkern mit harzgefüllten kanälen |
US20060104035A1 (en) * | 2004-08-24 | 2006-05-18 | Vasoya Kalu K | Edge plated printed wiring boards |
US7301105B2 (en) * | 2004-08-27 | 2007-11-27 | Stablcor, Inc. | Printed wiring boards possessing regions with different coefficients of thermal expansion |
JP4556174B2 (ja) * | 2004-12-15 | 2010-10-06 | 日本電気株式会社 | 携帯端末機器及び放熱方法 |
JP5491026B2 (ja) * | 2005-03-15 | 2014-05-14 | スタブルコー テクノロジー,インコーポレイティド | プリント配線基板中に補強コア材料を構成する製造方法 |
JP4689375B2 (ja) * | 2005-07-07 | 2011-05-25 | 富士通株式会社 | 積層基板および該積層基板を有する電子機器 |
USRE45637E1 (en) | 2005-08-29 | 2015-07-28 | Stablcor Technology, Inc. | Processes for manufacturing printed wiring boards |
US7730613B2 (en) * | 2005-08-29 | 2010-06-08 | Stablcor, Inc. | Processes for manufacturing printed wiring boards |
US8203080B2 (en) * | 2006-07-14 | 2012-06-19 | Stablcor Technology, Inc. | Build-up printed wiring board substrate having a core layer that is part of a circuit |
JP2015211204A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | 回路基板及びその製造方法 |
JP2016004810A (ja) * | 2014-06-13 | 2016-01-12 | イビデン株式会社 | 電子回路装置及び電子回路装置の製造方法 |
US9332632B2 (en) | 2014-08-20 | 2016-05-03 | Stablcor Technology, Inc. | Graphene-based thermal management cores and systems and methods for constructing printed wiring boards |
KR101841836B1 (ko) * | 2016-07-05 | 2018-03-26 | 김구용 | 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스 |
US10790241B2 (en) | 2019-02-28 | 2020-09-29 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2206700B2 (de) | 1972-02-12 | 1976-07-01 | Sigri Elektrographit Gmbh, 8901 Meitingen | Verfahren zur herstellung von faserverstaerkten verbundkoerpern |
US4318954A (en) * | 1981-02-09 | 1982-03-09 | Boeing Aerospace Company | Printed wiring board substrates for ceramic chip carriers |
US4609586A (en) | 1984-08-02 | 1986-09-02 | The Boeing Company | Thermally conductive printed wiring board laminate |
US4963425A (en) * | 1985-03-05 | 1990-10-16 | Unisys Corporation | Printed wiring board substrate for surface mounted components |
US4654248A (en) | 1985-12-16 | 1987-03-31 | Gte Communication Systems Corporation | Printed wiring board with zones of controlled thermal coefficient of expansion |
US4849858A (en) * | 1986-10-20 | 1989-07-18 | Westinghouse Electric Corp. | Composite heat transfer means |
US4867235A (en) | 1986-10-20 | 1989-09-19 | Westinghouse Electric Corp. | Composite heat transfer means |
US4791248A (en) | 1987-01-22 | 1988-12-13 | The Boeing Company | Printed wire circuit board and its method of manufacture |
US5002823A (en) | 1987-06-12 | 1991-03-26 | E. I. Du Pont De Nemours And Company | Reinforced composites having improved flex fatigue life |
US4963697A (en) | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
US4882454A (en) | 1988-02-12 | 1989-11-21 | Texas Instruments Incorporated | Thermal interface for a printed wiring board |
US5195021A (en) * | 1989-08-21 | 1993-03-16 | Texas Instruments Incorporated | Constraining core for surface mount technology |
US4970553A (en) * | 1989-12-04 | 1990-11-13 | Xerox Corporation | Electrical component with conductive path |
US5716663A (en) | 1990-02-09 | 1998-02-10 | Toranaga Technologies | Multilayer printed circuit |
US5103293A (en) * | 1990-12-07 | 1992-04-07 | International Business Machines Corporation | Electronic circuit packages with tear resistant organic cores |
TW210422B (de) | 1991-06-04 | 1993-08-01 | Akzo Nv | |
US5296310A (en) | 1992-02-14 | 1994-03-22 | Materials Science Corporation | High conductivity hydrid material for thermal management |
FR2694139B1 (fr) * | 1992-07-21 | 1994-10-14 | Aerospatiale | Substrat d'interconnexion pour composants électroniques et son procédé de fabrication. |
US5544017A (en) | 1992-08-05 | 1996-08-06 | Fujitsu Limited | Multichip module substrate |
US5309629A (en) | 1992-09-01 | 1994-05-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
GB9225260D0 (en) | 1992-12-03 | 1993-01-27 | Int Computers Ltd | Cooling electronic circuit assemblies |
US5840402A (en) | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
US5571608A (en) | 1994-07-15 | 1996-11-05 | Dell Usa, L.P. | Apparatus and method of making laminate an embedded conductive layer |
US5837356A (en) * | 1995-09-22 | 1998-11-17 | Kyocera Corporation | Wiring board and method for manufacturing the same |
US5699613A (en) | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
JPH11145334A (ja) * | 1997-09-02 | 1999-05-28 | Eastern Co Ltd | 配線基板 |
-
1999
- 1999-06-02 US US09/324,255 patent/US6207904B1/en not_active Expired - Lifetime
-
2000
- 2000-05-31 DE DE60012824T patent/DE60012824T2/de not_active Expired - Lifetime
- 2000-05-31 EP EP00304645A patent/EP1058490B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1058490A2 (de) | 2000-12-06 |
US6207904B1 (en) | 2001-03-27 |
EP1058490B1 (de) | 2004-08-11 |
EP1058490A3 (de) | 2002-03-13 |
DE60012824D1 (de) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60012824T2 (de) | Leiterplattenanordnung mit integriertem Verbundkern mit organischer Matrix | |
DE60023597T2 (de) | Leiterplattenanordnung mit integriertem Verbundkern mit metallischer Matrix | |
DE102007019523B4 (de) | Halbleiterleistungsmodul | |
DE69433736T2 (de) | Mehrchipmodul | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE19756818A1 (de) | Mehrlagen-Leiterplatte | |
DE102004021075B4 (de) | Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung | |
DE3221199A1 (de) | Halbleiteranordnung des isolierten typs | |
DE102014101238A1 (de) | In Leiterplatten eingebettetes Leistungsmodul | |
DE112006002635B4 (de) | Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst | |
EP1450404A2 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE10339770A1 (de) | FBGA-Anordnung | |
DE102005061016B4 (de) | Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil | |
DE4132947C2 (de) | Elektronische Schaltungsanordnung | |
EP1371273B1 (de) | Verbund aus flächigen leiterelementen | |
DE112006001732T5 (de) | Bleifreies Halbleitergehäuse | |
DE102014010373A1 (de) | Elektronisches Modul für ein Kraftfahrzeug | |
DE102010047609B4 (de) | Multichipmodul | |
DE102020207954A1 (de) | Leistungsmodul | |
DE102014222601B4 (de) | Vorrichtung mit montierten elektronischen Komponenten und Halbleitervorrichtung mit derselben | |
EP0006444B1 (de) | Vielschichtiges, dielektrisches Substrat | |
EP2768293A1 (de) | Leiterplatte für elektrische Schaltungen | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE102009058914A1 (de) | Leiterplatte mit mehreren übereinander angeordneten Leiterplattenlagen | |
DE19648492A1 (de) | Multi-Chip-Modul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |