DE60013424T2

DE60013424T2 - Datenverarbeitungsvorrichtung und integrierter Schaltkreis

Info

Publication number: DE60013424T2
Application number: DE2000613424
Authority: DE
Inventors: Yusuke Kawasaki-shi Kawasaki; Hiroshi Kawasaki-shi Sakurai; Shigeru Kawasaki-shi Hashimoto; Koken Kawasaki-shi Yamamoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-07-13
Filing date: 2000-12-20
Publication date: 2005-01-13
Anticipated expiration: 2020-12-21
Also published as: EP1172731A3; DE60013424D1; JP4683442B2; US7657758B2; EP1172731A2; JP2002032268A; US20020029345A1; EP1172731B1

Description

Die vorliegende Erfindung betrifft sowohl eine Verarbeitungsvorrichtung, welche umfasst: eine interne Schaltung, die eine CPU und interne Geräte aufweist, und eine externe Schaltung, welche externe, außerhalb der internen Schaltung befindliche Geräte enthält, als auch einen integrierten Schaltkreis, in welchen eine derartige Verarbeitungsvorrichtung eingebaut ist.
Mit der jüngsten Entwicklung der Hochintegration ist es möglich geworden, eine CPU, welche Programme ausführt, einen Speicher, welcher die von der CPU ausgeführten Programme speichert, und verschiedene weitere Geräte auf einem einzigen Chip zu integrieren, was stark dazu beiträgt, eine Vorrichtung in ihren Abmessungen klein zu gestalten und eine Kostenherabsetzung u. dergl. zu erzielen. Um ein derartiges hochintegriertes Bauteil (LSI-Bauteil) herzustellen, genügt es, einen Speicher, der Programme speichert, auf einem LSI-Chip unterzubringen, falls ein System ungeachtet der Nutzer dieselben Programme ausführt und es nicht erforderlich ist, die Programme nach ihrer Ausführung zu wechseln. Falls es jedoch erforderlich ist, dass entsprechend den Nutzern unterschiedliche Programme auszuführen sind oder ein Programm gewechselt werden muss, während es abläuft, dann ist es wünschenswert, die Hochintegration dergestalt vorzunehmen, dass ein externer Speicher zusätzlich außerhalb des die obige Struktur (engl.: constitution) aufweisenden LSI-Bauteils vorgesehen wird und in dem externen Speicher Programme gespeichert werden, die während ihrer Benutzung gewechselt werden können, oder Programme, die sich entsprechend den Nutzern unterscheiden.
Im Falle eines Systems, welches dazu imstande ist, einen derartigen externen Speicher außerhalb des LSI-Bauteils zuzufügen, besteht mittlerweile jedoch eine Wahrscheinlichkeit dafür, dass der Inhalt des externen Speichers unzulässigerweise überschrieben wird oder der externe Speicher durch einen Speicher ersetzt wird, welcher ein unzulässiges Programm speichert und dieselbe Spezifikation wie diejenige des externen Speichers aufweist, was zur Folge hat, dass auf wichtige Programme oder auf im internen Speicher gespeicherte Daten unberechtigt zugegriffen wird und der Inhalt der Programme oder die Daten unberechtigt interpretiert werden. Das Folgende stellt ein Beispiel für diesen Fall dar.
Zunehmend Verbreitung finden in jüngster Zeit IC-Karten und Magnetkarten, von denen jede einen Bargeldwert oder einen einem Bargeldwert entsprechenden Punktwert hat. Infolgedessen ist es von dringender Notwendigkeit, die Datensicherheit dergestalt zu gewährleisten, dass die Herstellung oder die Fälschung von Karten verhindert wird. Zu diesem Zweck wurden in der Vergangenheit Verfahren zur Verhinderung des Reverse Engineering einer Vorrichtung in Angriff genommen. Trotz dieser Versuche ist gegenwärtig die Situation so, dass unerlaubte ROMs und dergleichen hergestellt werden und dass in zunehmendem Maße Vorrichtungen gegen den Willen der Entwickler missbräuchlich benutzt werden.
Dementsprechend ist es wünschenswert, eine Verarbeitungsvorrichtung und einen integrierten Schaltkreis vorzusehen, die so ausgelegt sind, dass ein unerlaubter Zugriff und ein Reverse Engineering verhindert werden.
In dieser Hinsicht offenbaren EP-A-0720098 und US-A-5081675 eine Verarbeitungsvorrichtung, welche umfasst: eine interne Schaltung, die eine CPU, welche Programme ausführt, mindestens ein internes Gerät, welches eine vorbestimmte Funktion hat, und Bus-Leitungsmittel, welche die CPU mit dem internen Gerät verbinden, sich nach außen erstrecken und eine Adresse und Daten übertragen, enthält, und eine externe Schaltung, welche sich außerhalb eines sich nach außen erstreckenden Teils der Bus-Leitungsmittel befindet und mindestens ein externes Gerät enthält, welches eine vorbestimmte Funktion hat, wobei die interne Schaltung einen Verschlüsselungsabschnitt enthält, welcher an einem Eingang zu einer externen Seite zwischengeschaltet ist und die Adresse und die Daten auf den Bus-Leitungsmitteln durch Verschlüsselungsmuster verschlüsselt entsprechend einer Anzahl von Bereichen, die von einem Adressenraum abgeteilt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist.
US-A-5515540 und EP-A-1093056 sind für die von der vorliegenden Erfindung aufgezeigte Problematik ebenfalls relevant.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine Verarbeitungsvorrichtung vorgesehen, welche umfasst: eine interne Schaltung, die eine CPU, welche Programme ausführt, mindestens ein internes Gerät, welches eine vorbestimmte Funktion hat, und Busleitungsmittel, welche die CPU mit dem internen Gerät verbinden, sich nach außen erstrecken und eine Adresse und Daten übertragen, enthält, und eine externe Schaltung, die außerhalb eines sich nach außen erstreckenden Teils der besagten Busleitungsmittel vorgesehen ist und mindestens ein externes Gerät enthält, welches eine vorbestimmte Funktion hat, wobei die interne Schaltung einen Verschlüsselungsabschnitt aufweist, der an einem Eingang zu einer externen Seite zwischengeschaltet ist und die Adresse und die Daten auf den Busleitungsmitteln durch Verschlüsselungsmuster verschlüsselt entsprechend einer Anzahl von Bereichen, die von einem Adressenraum abgeteilt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist; dadurch gekennzeichnet, dass der Verschlüsselungsabschnitt an den sich nach außen erstreckenden Teil der Busleitungsmittel eine Scheinadresse und Scheindaten ausgibt zu einer Zeit, zu der nicht auf die externe Schaltung zugegriffen wird.
Da der Verschlüsselungsabschnitt an den sich nach außen erstreckenden Teil der Busleitungsmittel zu einer Zeit, zu der nicht auf die externe Schaltung zugegriffen wird, eine Scheinadresse und Scheindaten ausgibt, wird eine unerlaubte Interpretation schwieriger gemacht.
Hier enthalten die vom Verschlüsselungsabschnitt übernommenen Verschlüsselungsmuster ein Verschlüsselungsmuster, in welchem weder die Adresse noch die Daten verschlüsselt sind.
Wie weiter oben festgestellt worden ist, wird die Interpretierung der Verschlüsselungen dadurch erschwert, dass der Adressenraum in eine Anzahl von Bereichen aufgeteilt wird und die Adresse und die Daten durch die Muster, welche sich entsprechend den aufgeteilten Bereichen unterscheiden, verschlüsselt werden.
In der weiter oben angeführten ersten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung ist vorzuziehen, dass die externe Schaltung eine Anzahl von externen Geräten enthält und der Verschlüsselungsabschnitt die Verschlüsselung unter Benutzung von Verschlüsselungsmustern entsprechend der Anzahl der externen Geräte ausführt.
Indem man so verfährt, ist es möglich, die Verschlüsselung entsprechend der Eigenschaft des externes Gerätes wie folgt auszuführen. Falls beispielsweise ein Flash-ROM als eines der externen Geräte vorhanden ist, werden sowohl die Adresse als auch die Daten für den Flash-ROM verschlüsselt. Wie für einen RAM als einem der externen Geräte, welches kontinuierliche Adressen mit hoher Geschwindigkeit lesen kann, werden nur die Daten verschlüsselt oder die Adressen verschlüsselt, aber die Niedrigbitseite der kontinuierlich gelesenen Adressen werden nicht verschlüsselt. Falls ein I/O-Gerät als eines der externen Geräte vorhanden ist, werden weder die Adresse noch die Daten verschlüsselt.
Weiterhin ist in der weiter vorn angeführten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass die CPU einen Takt zugeführt bekommt und die Programme synchron mit diesem zugeführten Takt ausführt und der Verschlüsselungsabschnitt einen Takt zugeführt bekommt und die Verschlüsselung synchron mit diesem zugeführten Takt ausführt und eine Taktgebereinheit vorhanden ist, damit dem Verschlüsselungsabschnitt ein Takt mit einer höheren Geschwindigkeit zugeführt wird als die Geschwindigkeit des Taktes, welcher der CPU zugeführt wird.
Dies ermöglicht eine komplizierte Verschlüsselung.
Darüber hinaus ist bei einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass die Verarbeitungsvorrichtung Verschlüsselungsmuster-Bestimmungsmittel umfasst zum Erkennen einer Struktur der externen Schaltung und zum Bestimmen eines Verschlüsselungsmusters des Verschlüsselungsabschnittes entsprechend der Struktur der externen Schaltung.
Durch das Vorhandensein dieses Verschlüsselungsmuster-Bestimmungsmittels wird es unnötig, dass der Bediener solche Operationen ausführt wie beispielsweise die Bestimmung der Verschlüsselungsmuster entsprechend den unterschiedlichen Strukturen der externen Schaltung.
Weiterhin ist in der weiter vorn angeführten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass der Verschlüsselungsabschnitt die Adresse und die Daten auf der Busleitung durch Verschlüsselungsmuster verschlüsselt sowohl entsprechend der Anzahl der Bereiche, die von dem Adressenraum abgeteilt sind, welcher der Gesamtheit aus nicht weniger als einem externen Gerät zugeordnet ist, als auch entsprechend den von der CPU ausgeführten Anwendungsprogrammen.
Dies macht die Verschlüsselungsmuster komplizierter und die unerlaubte Interpretation schwieriger.
Weiterhin ist in der weiter vorn angeführten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass ein Entschlüsselungsabschnitt an den sich nach außen erstreckenden Teil der Busleitung angeschlossen ist und die verschlüsselte Adresse und die Daten auf der Busleitung in eine Adresse und Daten, die unverschlüsselt sind, rückführt.
Falls ein Austesten vorgenommen werden soll, ohne dass dieser Entschlüsselungsabschnitt vorhanden ist, wird dieses Austesten äußerst schwierig, da die Adresse und die Daten verschlüsselt sind. In Anbetracht dessen wird dieser Entschlüsselungsabschnitt vorgesehen, wodurch ermöglicht wird, das Austesten zum Zeitpunkt der Entwicklung der Verarbeitungsvorrichtung bequem durchzuführen.
Dieser Entschlüsselungsabschnitt wird nach der Ausführung des Austestens unnötig. Daher ist es vorzuziehen, dass der Entschlüsselungsabschnitt von der Verarbeitungsvorrichtung abgetrennt wird, an einen außer Betrieb gesetzten Zustand angekoppelt wird oder zerstört wird.
Zusätzlich ist in der weiter vorn angeführten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass diese Verarbeitungsvorrichtung Verschlüsselungsmuster-Änderungsmittel umfasst zum Ändern eines Verschlüsselungsmusters immer dann, wenn eine vorbestimmte Initialisierungsoperation ausgeführt wird für einen Bereich aus der Anzahl von Bereichen, die von dem Adressenraum abgeteilt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist.
Durch Zurücksetzen des Verschlüsselungsmusters bei einer vorbestimmten Initialisierungsoperation, beispielsweise wenn die Verarbeitungsvorrichtung in Betrieb genommen wird oder ihr Rücksetzen und dergl. erfolgt, wird eine unerlaubte Interpretation schwieriger gestaltet, und die Sicherheit erhöht sich dadurch.
Auch ist in der weiter vorn angeführten Ausführungsform einer Verarbeitungsvorrichtung der vorliegenden Erfindung vorzuziehen, dass der Verschlüsselungsbereich ein Verschlüsselungsmuster übernimmt, in welchem verschlüsselte Daten entsprechend der Adresse geändert werden für einen Bereich aus der Anzahl von Bereichen, die von dem Adressenraum abgeteilt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist, um dadurch die Daten zu verschlüsseln.
Dadurch dass man die Funktion von Adressen als eine Verschlüsselungsfunktion zur Verschlüsselung der Daten übernimmt, wird eine komplizierte Verschlüsselung ermöglicht, eine unerlaubte Interpretation wird schwieriger gestaltet, und die Datensicherheit erhöht sich dadurch.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein integrierter Schaltkreis vorgestellt, welcher eine Verarbeitungsvorrichtung gemäß dem ersten Aspekt der vorliegenden Erfindung enthält.
Ein integrierter Schaltkreis, welcher eine Ausführungsform der vorliegenden Erfindung darstellt, hat die obige Struktur und zeigt dieselbe Funktion und Vorteile wie diejenigen der Verarbeitungsvorrichtung, welche eine Ausführungsform der vorliegenden Erfindung darstellt. Zusätzlich erschwert der integrierte Schaltkreis die Interpretation der Schaltungsanordnung und dergl. Auch in dieser Hinsicht trägt der integrierte Schaltkreis dazu bei, die Sicherheit zu erhöhen.
Nun soll beispielhaft Bezug auf die beigefügten Zeichnungen genommen werden, in denen:
1 ein Blockschaltbild der ersten Ausführungsform einer Verarbeitungsvorrichtung gemäß der vorliegenden Erfindung ist;
2 ein Speicherabbild der in 1 dargestellten Verarbeitungsvorrichtung zeigt;
3 ein Flussdiagramm eines Initialisierungsprogramms ist, welches ausgeführt wird, wenn die in 1 dargestellte Verarbeitungsvorrichtung in Betrieb genommen wird.
Nachfolgend werden die Ausführungsformen der vorliegenden Erfindung beschrieben.
1 ist ein Blockschaltbild, welches eine Ausführungsform einer Verarbeitungsvorrichtung gemäß der vorliegenden Erfindung zeigt.
Eine Verarbeitungsvorrichtung 1, wie sie in 1 dargestellt ist, besteht aus einer internen Schaltung 100, welche in das Innere eines LSI-Bauteils 10 eingebaut ist, einer externen Schaltung 200, die sich außerhalb des LSI-Bauteils 10 befindet, und weiteren Schaltungen, zu denen Oszillatoren 301 und 302 u. dergl. gehören. Dieses LSI-Bauteil 10 entspricht einer Ausführungsform eines integrierten Schaltkreises der vorliegenden Erfindung.
Die im LSI-Bauteil 10 vorhandene interne Schaltung 100 enthält eine zentrale Verarbeitungseinheit (CPU) 101 sowie einen internen Speicher 102, ein Verschlüsselungsinformationsregister 103, einen Adressendekodierer 104 und eine Peripherieschaltung 105, die interne Geräte gemäß der vorliegenden Erfindung sind. Die CPU 101. und die verschiedenen internen Geräte sind über eine Busleitung 110 untereinander verbunden. Diese Busleitung besteht aus einem Adressenbus 111 und einem Datenbus 112 und erstreckt sich aus dem LSI-Bauteil hinaus. Verschiedene externe Geräte sind an einen Teil 110a der Busleitung 110, der sich nach außen erstreckt, angeschlossen. Die externen Geräte werden später beschrieben.
Die innerhalb des LSI-Bauteils 10 gebildete interne Schaltung 100 weist einen Verschlüsselungsabschnitt 120 auf, welcher an einem Eingang zu einer Außenseite zwischengeschaltet ist. Dieser Verschlüsselungsabschnitt 120 besteht aus einer Verschlüsselungsschaltung 121, einer Bus-Schnittstelle 122 und einem Zufallsgenerator 123.
Ein Taktsignal vom Oszillator 301 wird auf die CPU 101 gegeben. Die CPU 101 führt verschiedene Programme synchron mit dem vom Oszillator 301 aufgenommenen Taktsignal aus.
Ein Taktsignal von einem weiteren Oszillator 302, welcher ein Taktsignal mit einer höheren Wiederholungsfrequenz als diejenige des auf die CPU 101 gegebenen Taktsignals erzeugt, wird auf die Verschlüsselungsschaltung 121 gegeben. Die Verschlüsselungsschaltung 121 führt einen Verschlüsselungsvorgang synchron mit dem Taktsignal mit einer höheren Wiederholungsfrequenz vom Oszillator 302 durch. Die Einzelheiten dieses Verschlüsselungsvorgangs werden später beschrieben.
Die obigen zwei Oszillatoren 301 und 302 erzeugen Taktsignale, die zueinander synchron sind. Daher können die Oszillatoren 301 und 302 Taktsignale erzeugen durch Unterteilung eines von einer gemeinsamen Schwingungsquelle erhaltenen Taktes hoher Geschwindigkeit.
An den sich nach außen erstreckenden Teil 110a der Busleitung 110 ist ferner eine Anzahl von externen Geräten angeschlossen, d. h im Fall von 1 eine Flüssigkristallanzeige (LCD) 201, eine Tastatur (KB) 202, ein Festwertspeicher (ROM) 203, ein Flash-ROM 211 und ein Direktzugriffsspeicher (RAM) 212. In 1 sind an den sich nach außen erstreckenden Teil 110a auch angeschlossen: ein Gerät 213 wie beispielsweise ein weiteres LSI-Bauteil, welches dieselbe Struktur wie das in 1 dargestellte LSI-Bauteil 10 aufweist und welches denselben Verschlüsselungsmechanismus hat wie dasjenige der internen Schaltung 100, und eine Entschlüsselungsschaltung 214 zum Austesten von Programmen, die von der CPU 101 ausgeführt werden. Das Gerät 213 und die Entschlüsselungsschaltung 214 sind in 1 zum Zweck der Beschreibung dargestellt. Das Gerät 213 wird mit dem LSI-Bauteil 10 verbunden, falls Verschlüsselungskommunikation zwischen dem LSI-Bauteil 10 und dem Gerät 213 hergestellt wird, welches eine Struktur aufweist, die derjenigen des LSI-Bauteils 10 ähnlich ist. Die Entschlüsselungsschaltung 214 wird für das Austesten von Programmen angeschlossen und wird nach Abschluss des Austestens abgetrennt.
Die LCD 201 und die KB 202 sowie im Fall der in 1 dargestellten Ausführungsform der ROM 303 gehören zu externen Geräten, welche weder Adressen noch Daten verschlüsseln. Der Flash-ROM 211 und der RAM dagegen gehören zu externen Geräten, welche Adressen oder Daten verschlüsseln und Zugriff auf diese haben. Hier verschlüsselt der Flash-ROM 211 nur Daten, und der RAM verschlüsselt sowohl Adressen als auch Daten. Ferner verschlüsselt das Gerät 213 sowohl Adressen als auch Daten und stellt die Verschlüsselungskommunikation mit dem LSI-Bauteil 10 her. Wenn die Entschlüsselungsschaltung 214 mit dem LSI-Bauteil 10 verbunden ist, gehört sie zu den Geräten, welche bei dieser Ausführungsform weder Adressen noch Daten verschlüsseln.
Hier wird die Busleitung 110 aufgeteilt in einen Teil, welcher mit der CPU 101 (die Adresse und die Daten von diesem Teil sind mit A1 bzw. D1 bezeichnet) verbunden ist, einen Teil, welcher sich zwischen der Verschlüsselungsschaltung 121 und der Bus-Schnittstelle 122 befindet (deren Adresse und Daten mit A2 bzw. D2 bezeichnet sind), und den sich aus dem LSI-Bauteil 10 hinaus erstreckenden Teil 110a (die Adresse und die Daten von diesem Teil sind mit A3 bzw. D3 bezeichnet).
2 zeigt das Speicherabbild der in 1 dargestellten Verarbeitungsvorrichtung.
Eine Anzahl von Anwendungsprogrammen sind im Flash-ROM gespeichert, welcher eines der externen Geräte ist. Betriebssystemprogramme werden im internen Speicher, der eines der internen Geräte ist, gespeichert. Auch werden Gerätestrukturinformationen über diese Verarbeitungsvorrichtung wie z. B. die Typen von angeschlossenen externen Geräten und Speicherkapazitäten auf dem ROM gespeichert, der eines der externen Geräte ist.
3 ist ein Flussdiagramm eines Initialisierungsprogramms, welches dann ausgeführt wird, wenn die in 1 dargestellte Verarbeitungsvorrichtung in Betrieb genommen wird. Dieses Initialisierungsprogramm wird im internen Speicher 102 als eines der Betriebssystemprogramme gespeichert und von der CPU 101 ausgeführt, sobald die Versorgungsspannung eingeschaltet wird.
Gemäß dem in 3 dargestellten Initialisierungsprogramm wird die Gerätestrukturinformation, die im ROM 203, einem der externen Geräte, gespeichert ist, (im Schritt a1) gelesen, ein Speicherabbild, wie dies in 2 dargestellt ist, wird auf der Grundlage der Information erzeugt, und ein Verschlüsselungsmuster wird für jeden Bereich des Speicherabbildes (im Schritt a2) bestimmt. Es soll angemerkt werden, dass die Verschlüsselungsmuster ein Muster enthalten, in welchem weder Adressen noch Daten verschlüsselt werden.
Bei diesem Initialisierungsprogramm folgen (im Schritt a3) verschiedene weitere Initialisierungsvorgänge.
Die Beschreibung soll nun fortgesetzt werden, wobei wieder auf die 1 Bezug genommen wird.
Die CPU 101 liest und schreibt Informationen unter Verwendung der Adresse A1 und der Daten D1. Auf die externen Geräte erfolgt Zugriff unter Verwendung der Adresse A3 und der Daten D3 ungeachtet dessen, ob es notwendig ist, die Geräte zu verschlüsseln oder nicht (oder es verboten ist, die Geräte zu verschlüsseln).
Die CPU 101 schreibt Bereichsinformationen in zu verschlüsselnde Bereiche (verschlüsselte Bereiche) und ein Verschlüsselungsmuster für jeden verschlüsselten Bereich auf dem in 2 dargestellten Speicherabbild in ein Verschlüsselungsinformationsregister 103.
Der Adressendekodierer 104 gibt die Adresse A1 ein und erhält die Bereichsinformation, welche die zu verschlüsselnden Bereiche aus dem Verschlüsselungsinformationsregister 103 angibt. Dann gibt der Adressendekodierer 104 Chip-Auswahlsignale CS0 bis CS6 an ein Zugriffszielgerät aus und gibt an die Verschlüsselungsschaltung 121 ein Verschlüsselungssteuersignal Crp aus, das angibt, welches Gerät ein Zugriffsziel ist und ob es erforderlich ist oder nicht, die Verschlüsselung auszuführen.
Die Verschlüsselungsschaltung 121 erhält das Verschlüsselungssteuersignal Crp vom Adressendekodierer, führt die Verschlüsselung entsprechend der verschlüsselten Bereiche aus, falls es erforderlich ist, die Adresse A1 und die Daten D1 auf der Grundlage der im Verschlüsselungsmuster-Informationsregister 103 gespeicherten Verschlusselungsmusterinformationen zu verschlüsseln, und gibt die Adresse A2 und die Daten D2 aus. Die Adresse A2 und die Daten D2 werden außerhalb des LSI-Bauteils 10 als Adresse A3 und Daten D3 über die Bus-Schnittstelle 123 ausgegeben.
Ein externes Bus-Zugriffssignal, welches angibt, ob auf ein externes Gerät zugegriffen werden soll oder nicht, wird von der CPU 101 an die Bus-Schnittstelle 122 übertragen. Die Bus-Schnittstelle 122 gibt die Adresse A2 und die Daten D2 aus, die außerhalb der Verschlüsselungsschaltung 121 als externe Adresse A3 und Daten D3 ausgegeben werden, wenn Zugriff auf das externe Gerät angefordert wird, erzeugt eine Scheinadresse und Scheindater auf der Grundlage der Zufallszahl vom Zufallsgenerator 123 und gibt die Scheinadresse und die Scheindaten. als externe Adresse A3 und Daten D3 aus, wenn kein Zugriff auf das externe Gerät verlangt wird. Dies gestaltet eine unerlaubte Interpretation schwieriger.
Die Umwandlung von Adressen und Daten von innen nach außen ist beschrieben worden. Was die Daten D3 betrifft, die vom externen -Flash-Speicher 211, RAM 212, ROM 203 und dergl. gelesen werden, so werden diese in die interne Seite als Daten D2 geholt. Wenn diese Daten verschlüsselte Daten sind, dann entziffert die Verschlüsselungsschaltung 121 die verschlüsselten Daten und überträgt diese Daten an die CPU 101 und dergl. als Daten D1, die nicht verschlüsselt sind.
Bei dieser Ausführungsform wird als Verschlüsselungsmuster ein solches Verschlüsselungsmuster übernommen, in welchem weder Adressen noch Daten verschlüsselt sind. Zusätzlich werden die folgenden Verschlüsselungsmuster übernommen:

(1) Typ 1 A3 = A1 XOR p1 D3 = D1 XOR p1
(2) Typ 2 A3 = A1 D3 =A1 + D1 + p1
(3) Typ 3

Der höhere Wert und der niedrigere Wert der Daten werden im Ergebnis der Operation vom Typ 2 ersetzt.
Bei obigen Typen bezeichnet der Bezugswert p1 eine geeignete Konstante, welche beispielsweise durch Zufallszahlen erhalten wird.
A XOR B bedeutet die Ausführung einer Exklusiv-OR-Operation für Bits, welche A und B entsprechen, und A + B bedeutet eine Additionsoperation, wenn A und B als numerische Werte vorausgesetzt werden.
Wie bereits weiter oben mit Bezug auf 3 beschrieben worden ist, liest in der Initialisierungsoperation, wenn die Versorgungsspannung zugeschaltet wird, die CPU 101 die Gerätestrukturinformationen, die im ROM 203 gespeichert sind, der eines der externen Geräte ist, erstellt ein Speicherabbild, wie es in 2 dargestellt ist, und bestimmt ein Verschlüsselungsmuster für jeden verschlüsselten Bereich. Der Flash-ROM 211 übernimmt das Verschlüsselungsmuster von beispielsweise der obigen Position (2), in welchem die Adresse nicht verschlüsselt ist und nur die Daten verschlüsselt sind, und der RAM 212 übernimmt das Verschlüsselungsmuster von beispielsweise der obigen Position (1), in welcher sowohl die Adresse als auch die Daten verschlüsselt sind.
Der RAM 212 übernimmt das Verschlüsselungsmuster vom Typ 1 in obiger Position (1). Falls vorausgesetzt wird, dass p1 = 0 × 5555 (0 × bedeutet, dass die folgende Ziffernangabe '5555' eine hexadezimale Angabe ist), werden daher sowohl die Adresse als auch die Daten zu Werten, die von der ursprünglichen Adresse und Daten völlig verschieden sind, wie nachfolgend dargestellt ist: A3 (0 × 5455) = A1 (0 × 0100) XOR p1 (0 × 5555) D3 (0 × 5476) = D1 (0 × 0123) XOR p1 (0 × 5555).
Weiterhin übernimmt der Flash-ROM 211 das Verschlüsselungsmuster vom Typ 2 in obiger Position (2). Falls vorausgesetzt wird, dass p1 = 0 × 5555, erfährt daher die Adresse keine Änderung, und die Daten werden zu einem Wert, der von den ursprünglichen Daten völlig verschieden ist, wie nachfolgend dargestellt ist: A3 (0 × 0100} = A1 (0 × 0100) D3 (0 × 5778) = A1 (0 × 0100) + D1 (0 × 0123) + p1 (0 × 5555).
Hier sind bei der Verschlüsselung der Daten die Daten eine Funktion der Adresse A1. Auf Grund dieser Tatsache unterscheiden sich selbst dann, wenn die Daten dieselben sind, d. h. D1, die verschlüsselten Daten D3 von den ursprünglichen Daten entsprechend der Adresse A1, wodurch ferner eine unerlaubte Interpretation schwierig gemacht wird und die Sicherheit erhöht wird.
Es muss angemerkt werden, dass die obige Beschreibung ein Rechenbeispiel für ein Verschlüsselungsmuster ist. Wenn eine Adresse verschlüsselt werden soll, wird ein Verschlüsselungsalgorithmus dergestalt in Betracht gezogen, dass eine verschlüsselte Adresse das Adressengebiet des Verschlüsselungszielgerätes nicht überdeckt und sich nicht zum Adressengebiet eines anderen Gerätes als dem des Verschlüsselungszielgerätes bewegt.
Zusätzlich ist es selbst mit demselben RAM 212 möglich, die Verschlüsselungsmuster zu ändern zum Zweck des Zugriffs auf den RAM 212 entsprechend den Anwendungsprogrammen, die von der CPU 101 ausgeführt werden. Indem man nicht nur ein Verschlüsselungsmuster entsprechend einem Speichergebiet (ein externes Gerät, auf welches zugegriffen werden soll) auswählt, sondern auch die Verschlüsselungsmuster entsprechend den Anwendungsprogrammen selbst in demselben Speichergebiet (demselben externen Gerät) ändert, werden die Adresse und die Daten, die an den sich nach außen erstreckenden Teil 110a der Busleitung 110 ausgegeben werden, auf eine kompliziertere Weise verschlüsselt, wodurch eine unerlaubte Interpretation weiter erschwert wird und die Sicherheit noch erhöht wird.
Falls vorausgesetzt wird, dass die CPU 101 und die Verschlüsselungsschaltung 121 mit denselben Takten arbeiten, kann die Verschlüsselungsschaltung 121 hier eine komplexe Verschlüsselungsoperation nicht ausführen. Wenn beispielsweise die CPU 101 auf ein externes Gerät in Einer-Takt-Intervallen zugreift, dann muss die Verschlüsselungsschaltung ihren Verschlüsselungsvorgang innerhalb eines Taktes abschließen. Im Fall des in obiger Position (3) angeführten Verschlüsselungsvorgangs vom Typ 3 erfordert dies zum Beispiel die Zeit eines Einertaktes, um die in Position (2) angeführte Verschlüsselung vom Typ 2 auszuführen, und verlangt ferner die Zeit eines Einer-Taktes, um die Hochpegel- und Niedrigpegelbits auszutauschen. Es wird tatsächlich insgesamt die Zeit zweier Takte benötigt, und die Verschlüsselungsschaltung 121 muss den Verschlüsselungsvorgang innerhalb eines Taktes zum Abschluss bringen, sonst kann das Verschlüsselungsmuster vom Typ 3 in Position (3) nicht übernommen werden.
Im Fall der in 1 dargestellten Ausführungsform ist der Oszillator 302 vorgesehen, welcher einen Takt höherer Geschwindigkeit erzeugt als derjenige des Oszillators 301, der an die CPU 101 einen Takt liefert, und die Verschlüsselungsschaltung 121 arbeitet synchron mit dem vom Oszillator 302 gelieferten Takt mit höherer Geschwindigkeit. Daher kann beispielsweise das Verschlüsselungsmuster vom Typ 3 in obiger Position (3) oder ein noch komplizierteres Verschlüsselungsmuster, welches eine Anzahl von Takten erfordert, übernommen werden.
Wenn beispielsweise ein Takt mit 10 MHz auf die CPU 101 gegeben wird und ein Takt mit 100 MHz auf die Verschlüsselungsschaltung 121 gegeben wird, dann kann die Verschlüsselungsschaltung einen Verschlüsselungsvorgang unter Verwendung von 10 Takten ausführen.
Darüber hinaus wird die interne Schaltung 100 der in 1 dargestellten Verarbeitungsvorrichtung in das LSI-Bauteil 10 integriert, und aus dem LSI-Bauteil 10 werden die verschlüsselte Adresse und verschlüsselten Daten über die Verschlüsselungsschaltung 121 und die Bus-Schnittstelle 122 ausgegeben. Mit der Adresse und den Daten, so wie sie sind, ist es recht schwierig für die CPU 101, ein Austesten des Programms durchzuführen, wenn ein Produkt entwickelt wird, welches dieses LSI-Bauteil 10 benutzt. Angesichts dieser Tatsache wird eine Entschlüsselungsschaltung 214 an die in 1 dargestellte Verarbeitungsschaltung angeschlossen.
Vordem Austesten werden in diese Entschlüsselungsschaltung 214 Informationen über ein Verschlüsselungsmuster und einen verschlüsselten Bereich geschrieben, welcher denselben Inhalt hat wie derjenige, der in das Register 103 der verschlüsselten Informationen aus der CPU 101 geschrieben worden ist. Beim folgenden Austesten entschlüsselt die Entschlüsselungsschaltung 214 die an den sich nach außen erstreckenden Teil 110a der Busleitung 110 ausgegebene verschlüsselte Adresse und Daten auf der Grundlage der zuvor über das Verschlüsselungsmuster und den verschlüsselten Bereich eingeschriebenen Informationen und entschlüsselt die Adresse in eine Adresse und in Daten, die beide nicht verschlüsselt sind. Indem man so verfährt, ist es möglich, sowohl die Adresse und die Daten, die durch die Entschlüsselungsschaltung 214 entziffert werden, beispielsweise durch Benutzung eines Messinstrument zu überwachen als auch leicht Programme auszutesten, die von der CPU 101 ausgeführt werden.
Falls diese Entschlüsselungsschaltung 214 ungetrennt belassen wird, geht die Signifikanz der Verschlüsselung der Adresse und der Daten mit Blick auf die schwierige Gestaltung einer unerlaubten Interpretation verloren. Aus diesem Grund wird die Entschlüsselungsschaltung 214 als ein Gerät ausgeführt, welches von der Verarbeitungsvorrichtung getrennt ist und daher nach Ausführung des Austestens abgetrennt wird. Alternativ kann die Entschlüsselungsschaltung 214 dergestalt angeschlossen bleiben, dass sie vollständig außer Betrieb gesetzt wird.
Wie in 1 dargestellt, ist ferner das Gerät 213, welches denselben Verschlüsselungsmechanismus aufweist wie dasjenige des LSI-Bauteils 10, angeschlossen. Wenn eine Anzahl von LSI-Geräten 10 kombiniert wird, wie das in 1 dargestellt ist, dann ist es möglich, eine Verschlüsselungskommunikation zwischen den LSI-Bauteilen auf dem Substrat einzurichten.
Bei der oben angeführten Ausführungsform wird die Schaltung, welche in ein LSI-Bauteil eingebaut ist, als eine interne Schaltung bezeichnet, und eine Gruppe von Geräten, die sich außerhalb des LSI-Bauteils befindet, wird als eine externe Schaltung bezeichnet. Die interne Schaltung muss nicht unbedingt auf ein LSI-Bauteil aufgebracht sein. Es ist auch möglich, dass, wenn beispielsweise eine Schaltung aufgeteilt und auf einer Anzahl von LSI-Bauteilen untergebracht wird und die Anzahl von LSI-Bauteilen in ein IC-Package gepackt oder gemeinsam vergossen werden, dann die gesamte, auf diese mehrere LSF-Bauteile aufgeteilte und aufgebrachte Schaltung als eine interne Schaltung bezeichnet werden kann.

Claims

Verarbeitungsvorrichtung, welche umfasst: eine interne Schaltung (100), welche eine CPU (101), die Programme ausführt, mindestens ein internes Gerät (102–105), welches eine vorbestimmte Funktion hat, und Busleitungsmittel (110, 111, 112) enthält, welche die CPU (101) mit dem internen Gerät (102–105) verbinden, sich nach außen erstrecken und eine Adresse und Daten übertragen, und eine externe Schaltung (200), welche sich außerhalb eines sich nach außen erstreckenden Teils (110a) der Busleitungsmittel (110, 111, 112) befindet und mindestens ein externes Gerät (301, 302) enthält, das eine vorbestimmte Funktion hat, wobei die interne Schaltung (100) einen Verschlüsselungsabschnitt (120) aufweist, der an einem Eingang zu einer externen Seite zwischengeschaltet ist und die Adresse und die Daten auf den Husleitungsmitteln (110, 111, 112) durch Verschlüsselungsmuster verschlüsselt entsprechend einer Anzahl von Bereichen, die abgetrennt sind von einem Adressenraum, welcher der Gesamtheit aus mindestens einem externen Gerät (200) zugeordnet ist dadurch gekennzeichnet, dass der Verschlüsselungsabschnitt (120) an den sich nach außen erstreckenden Teil (110a) der Busleitungsmittel (110, 111, 112) eine Scheinadresse und Scheindaten ausgibt zu Zeiten, zu denen auf die externe Schaltung (200) nicht zugegriffen wird.
Verarbeitungsvorrichtung gemäß Anspruch 1, bei welcher die vom Verschlüsselungsabschnitt übernommenen Verschlüsselungsmuster ein Verschlüsselungsmuster enthalten, in welchem weder die Adresse noch die Daten verschlüsselt sind.
Verarbeitungsvorrichtung gemäß Anspruch 1, bei welcher die externe Schaltung (200) eine Anzahl von externen Geräten (201, 202, 203, 211, 212) enthält, und der Verschlüsselungsabschnitt (120) die Verschlüsselung ausführt unter Verwendung von Verschlüsselungsmustern entsprechend der Anzahl der jeweiligen externen Geräte (201, 202, 203, 211, 212).
Verarbeitungsvorrichtung gemäß Anspruch 1, bei welcher die CPU (101) einen Takt zugeführt bekommt und die Programme synchron mit diesem zugeführten Takt ausführt und der Verschlüsselungsabschnitt (120) einen Takt zugeführt bekommt und die Verschlüsselung synchron mit diesem zugeführten Takt ausführt, und welche ferner einen Taktgeberabschnitt (302) umfasst, damit dem Verschlüsselungsabschnitt ein Takt mit einer höheren Geschwindigkeit als der Geschwindigkeit des der CPU (101) zugeführten Taktes zugeführt wird.
Verarbeitungsvorrichtung gemäß Anspruch 1, welche umfasst: Verschlüsselungsmuster-Änderungsmittel, um die Struktur der externen Schaltung zu erkennen und ein Verschlüsselungsmuster des Verschlüsselungsabschnitts entsprechend der Struktur der externen Schaltung zu bestimmen.
Verarbeitungsvorrichtung gemäß Anspruch 1, bei welcher der Verschlüsselungsabschnitt die Adresse und die Daten auf den Busleitungsmitteln durch Verschlüsselungsmuster verschlüsselt entsprechend der Anzahl der Bereiche, die von dem Adressenraum abgetrennt sind, welcher der Gesamtheit aus nicht weniger als einem externen Gerät zugeordnet ist, und entsprechend den von der CPU ausgeführten Anwendungsprogrammen.
Verarbeitungsvorrichtung gemäß Anspruch 1, welche umfasst: einen Entschlüsselungsabschnitt, welcher an den sich nach außen erstreckenden Teil der Busleitungsmittel angeschlossen ist und die verschlüsselte Adresse und die Daten auf den Busleitungsmitteln in eine Adresse und in Daten, die unverschlüsselt sind, rückführt.
Verarbeitungsvorrichtung gemäß Anspruch 1, welche umfasst: Verschlüsselungsmuster-Änderungsmittel zum Ändern eines Verschlüsselungsmusters immer dann, wenn eine vorbestimmte Initialisierungsoperation für einen Bereich aus der Anzahl von Bereichen ausgeführt wird, die von dem Adressenraum abgetrennt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist.
Verarbeitungsvorrichtung gemäß Anspruch 1, bei welcher der Verschlüsselungsabschnitt ein Verschlüsselungsmuster übernimmt, in welchem verschlüsselte Daten entsprechend der Adresse geändert werden für einen Bereich aus der Anzahl von Bereichen, die von dem Adressenraum abgetrennt sind, welcher der Gesamtheit aus mindestens einem externen Gerät zugeordnet ist, um dadurch die Daten zu verschlüsseln.
Integrierter Schaltkreis, welcher eine Verarbeitungsvorrichtung enthält, wie sie in irgend einem der vorangehenden Ansprüche beansprucht ist.