DE60033800T2 - Gan-halbleiterverbundkristall-wachsmethode und halbleitersubstrat - Google Patents

Gan-halbleiterverbundkristall-wachsmethode und halbleitersubstrat Download PDF

Info

Publication number
DE60033800T2
DE60033800T2 DE60033800T DE60033800T DE60033800T2 DE 60033800 T2 DE60033800 T2 DE 60033800T2 DE 60033800 T DE60033800 T DE 60033800T DE 60033800 T DE60033800 T DE 60033800T DE 60033800 T2 DE60033800 T2 DE 60033800T2
Authority
DE
Germany
Prior art keywords
compound
semiconductor
gan group
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60033800T
Other languages
English (en)
Other versions
DE60033800D1 (de
Inventor
Hiroaki 4-3 Ikejiri Itami-shi OKAGAWA
Masahiro 4-3 Ikejiri Itami-shi KOTO
Kazuyuki Ube-shi TADATOMO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Application granted granted Critical
Publication of DE60033800D1 publication Critical patent/DE60033800D1/de
Publication of DE60033800T2 publication Critical patent/DE60033800T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Description

  • Fachgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Züchten eines aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls und einen Halbleiterträger, bei dem dieser Kristall verwendet wird.
  • Technischer Hintergrund
  • Ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiterkristall wird gewöhnlich durch epitaktisches Aufwachsen über eine Pufferschicht auf einem Saphirsubstrat und dergleichen gebildet, da ein Substrat, dessen Gitter dazu passt, schwierig zu erhalten ist. In diesem Fall wird ein Gitterfehler, wie eine Versetzung, aufgrund eines Gitterunterschieds zwischen einer epitaktischen Schicht und einem Substrat ausgehend von einer Wachstumsgrenzfläche eingeführt, und die Oberfläche der epitaktischen Schicht enthält stets Versetzungen in einer Größenordnung von etwa 1010 cm–2. Die Versetzung in der oben genannten epitaktischen Schicht verursacht ein Stromleck in einem Bauteil, strahlungslose Zentren und Diffusion des Elektrodenmaterials. Daher wurde ein Verfahren zum Reduzieren der Versetzungsdichte versucht.
  • Eines dieser Verfahren ist ein Verfahren unter Verwendung von selektivem Wachstum, wie es in JP-A-10-312971 beschrieben ist. Gemäß diesem Verfahren wird ein Maskierungsmaterial, wie SiO2, verwendet, um eine Struktur auf einem Substrat zu bilden und dadurch selektives Wachstum zu ermöglichen, und das Wachstum wird fortgesetzt, bis dieses Maskierungsmaterial vergraben ist, wodurch Versetzungen bei dem Maskierungsmaterial effektiv blockiert werden, oder die Fortpflanzungsrichtung der Versetzung wird während des Kristallwachs tums auf der Maske verändert. Infolgedessen wird die Versetzungsdichte reduziert.
  • Das oben genannte Verfahren ist jedoch mit einem Phänomen verbunden, bei dem die Kristallachse eines auf der Maske gewachsenen Kristalls in seitlicher Richtung relativ zur Wachstumsebene zum Vergraben eines Maskierungsmaterials geneigt wird, während das Wachstum fortschreitet, ein Phänomen, das Tilting (Verkippung) genannt wird. Da sich verkippte Kristalle auf einer Maske vereinigen, entsteht dort ein neuer Fehler. Was die Verkippung der Kristallachse verursacht, ist ungewiss, aber man geht von einem Einfluss eines Maskierungsmaterials aus. Eine Maske muss hergestellt werden, nachdem sie einmal aus einer Apparatur für epitaktisches Kristallwachstum herausgenommen wurde. Dies könnte zu Problemen wie komplizierten Schritten, Kontaminierung des Substrats, Beschädigung der Substratoberfläche und dergleichen führen.
  • Ein qualitativ hochwertiges GaN-Substrat wurde in den letzten Jahren durch Halogeniddampfphasenepitaxie (HVPE) und dergleichen erhalten. Das dadurch erhaltene Substrat hat noch eine Versetzungsdichte von 105 bis 107 cm–2, und um einen qualitativ hochwertigen Bauteil herzustellen, ist eine noch geringere Versetzungsdichte erforderlich sowie unerlässlich.
  • Es ist daher ein Ziel der vorliegenden Erfindung, einen Halbleiterträger mit einer qualitativ hochwertigen epitaktischen Schicht und einer reduzierten Versetzungsdichte, ohne ein Maskierungsmaterial, das für das herkömmliche selektive Wachstum verwendet wird, wie SiO2, zu verwenden, beim epitaktischen Züchten eines aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls bereitzustellen und ein Verfahren zum Züchten des Trägers anzugeben. Insbesondere zielt die vorliegende Erfindung darauf ab, ein Verfahren anzugeben, um eine epitaktische Schicht mit einer höheren Qualität zu züchten, indem man die Versetzungsdichte eines GaN-Substrats, das eine relativ hohe Qualität hat, reduziert.
  • Offenbarung der Erfindung
  • Der Halbleiterträger der vorliegenden Erfindung umfasst charakteristischerweise einen Halbleiterträger, wie er in Anspruch 1 dargelegt ist, welcher ein Substrat und einen darauf gezüchteten Halbleiterkristall aus einer Verbindung der GaN-Gruppe umfasst, wobei der oben genannte Halbleiterkristall eine Schicht mit einer größeren Versetzungsdichte und eine daran angrenzende Schicht mit einer relativ kleinen Versetzungsdichte umfasst und wobei es zwischen diesen Schichten eine Grenzfläche oder einen Bereich gibt, wo ein Anti-Surfactant-Material fixiert ist.
  • Ein anderer Halbleiterträger der vorliegenden Erfindung, wie er in Anspruch 2 dargelegt ist, umfasst charakteristischerweise eine Grenzfläche oder einen Bereich, wo ein Anti-Surfactant-Material fixiert ist, direkt auf einem Substrat und einen darauf gezüchteten Halbleiterkristall aus einer Verbindung der GaN-Gruppe.
  • In diesen Fällen ist das Anti-Surfactant-Material vorzugsweise Si.
  • In den oben genannten Fällen können außerdem eine Schicht, die die Grenzfläche oder den Bereich, wo ein Anti-Surfactant-Material fixiert ist, umfasst und der darauf gezüchtete Halbleiterkristall aus einer Verbindung der GaN-Gruppe in zwei oder mehr Multischichten gebildet werden.
  • Bei dem Verfahren gemäß Anspruch 6 zum Züchten eines aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls der vorliegenden Erfindung wird der Zustand der Oberfläche eines Substrats mit einem Anti-Surfactant-Material modifiziert, und ein aus einer Verbindung der GaN-Gruppe bestehendes Halbleitermaterial wird durch ein Dampfphasenzuchtverfahren zugeführt, wodurch aus dem Halbleiter aus der Verbindung der GaN-Gruppe bestehende Punktstrukturen auf der Oberfläche des Substrats entstehen, und das Wachstum wird fortgesetzt, bis sich die Punktstrukturen vereinigen und die Oberfläche flach machen.
  • Gemäß dem Verfahren, wie es in Anspruch 5 dargelegt ist, zum Züchten eines aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls der vorliegenden Erfindung wird eine aus einer Verbindung der GaN-Gruppe bestehende Halbleiterschicht auf der Oberfläche des oben genannten Substrats gebildet, der Zustand der Oberfläche des Substrats wird mit einem Anti-Surfactant-Material modifiziert, ein aus einer Verbindung der GaN-Gruppe bestehendes Halbleitermaterial wird durch ein Dampfphasenzuchtverfahren zugeführt, wobei aus dem Halbleiter aus der Verbindung der GaN-Gruppe bestehende Punktstrukturen auf der Oberfläche des oben genannten, aus einer Verbindung der GaN-Gruppe bestehenden Halbleiters entstehen, und das Wachstum wird fortgesetzt, bis sich die Punktstrukturen vereinigen und die Oberfläche flach machen.
  • Kurzbeschreibung der Zeichnung
  • 1 ist eine schematische Ansicht, die die Wachstumsschritte des aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls der vorliegenden Erfindung zeigt.
  • 2 ist eine schematische Ansicht, die einen Querschnitt durch einen aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterträger zeigt, der durch das Zuchtverfahren der vorliegenden Erfindung hergestellt wurde.
  • 3 ist eine vergrößerte Schnittansicht, die die wesentlichen Teile von 2 enthält.
  • In jeder der Figuren ist 11 ein Substrat, 12 ist ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiterkristall, 14 ist eine Punktstruktur, 21 ist ein Hohlraum, 22 ist eine Versetzungslinie, 3 ist ein Anti-Surfactant-Material, S ist eine Grenzfläche, auf der ein Anti-Surfactant-Material fixiert ist.
  • Ausführliche Beschreibung der Erfindung
  • Der Zustand einer Oberfläche eines aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristalls wird modifiziert, indem man dem Kristall ein Anti-Surfactant-Material zuführt. Die Erfinder haben herausgefunden, dass das Anti-Surfactant-Material, das auf der modifizierten Oberfläche fixiert ist, eine Ausdehnung der Versetzungslinie verhindert. Das heißt, das Anti-Surfactant-Material wirkt wie eine Maskierung in der herkömmlichen Technik, wodurch das Kristallwachstum nur ausgehend von dem Bereich ermöglicht wird, wo das Anti-Surfactant-Material nicht fixiert ist. Wenn das Wachstum fortgesetzt wird, wird das Anti-Surfactant-Material durch das Kristallwachstum in seitlicher Richtung vergraben. Daher wird eine Schicht, die sich oberhalb der Grenzfläche, wo das Anti-Surfactant-Material fixiert ist, befindet, zu einer qualitativ hochwertigen Halbleiterschicht mit reduzierten Versetzungsfehlern. Wenn ein Anti-Surfactant-Material direkt auf einem Substrat fixiert wird, wird schon das Auftreten eines Versetzungsfehlers unterdrückt, und daher kann eine Halbleiterschicht mit einer hohen Qualität gebildet werden.
  • Die Ausführungsform der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf 1 und 2 erläutert.
  • Ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiter 12 wird zuvor auf einem Substrat 11 gezüchtet, und eine Substanz (Anti-Surfactant-Material) 3 zur Änderung des Zustands der Oberfläche wird auf die Oberfläche einwirken gelassen (1(a)). Saphir, SiC, GaN, Si, ZnO, Spinell und dergleichen können als Substrat verwendet werden. Um ein Anti-Surfactant-Material auf die Oberfläche einwirken zu lassen, brauchen die Oberfläche und das Anti-Surfactant-Material nur miteinander in Kontakt gebracht werden. Das Kontaktverfahren unterliegt keiner Einschränkung. Wenn metallorganische Gasphasenepitaxie (MOCVD) verwendet wird, wird zum Beispiel ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiter auf einem Substrat in einer MOCVD-Apparatur gezüchtet, und ein Anti-Surfactant-Material wird der Apparatur zugeführt. Das Zufuhrverfahren kann ein Verfahren zum Zuführen einer Si-haltigen Verbindung, wie Tetraethylsilan (TESi), Silan (SiH4) und dergleichen als Gas sein.
  • Indem man ein Anti-Surfactant-Material auf eine Oberfläche einwirken lässt, entstehen auf der Oberfläche viele Mikrobereiche mit hoher Oberflächenenergie. Das heißt, das Anti-Surfactant-Material wird auf der Oberfläche des Substrats fixiert. Wenn ein aus einer Verbindung der GaN-Gruppe bestehendes Halbleitermaterial kontinuierlich zugeführt wird, wächst ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiter nicht leicht aus dem Bereich mit einer hohen Oberflächenenergie, und eine Punktstruktur 14 entsteht (1(b)).
  • Dieses Phänomen wird auch interpretiert als Bedecken der Kristalloberfläche durch Fixieren des Anti-Surfactant-Materials auf einem Substrat durch Adsorption oder chemische Bindung, wodurch das zweidimensionale Wachstum eines Kristalls der GaN-Gruppe gehemmt wird. Das heißt, es wirkt als SiO2-Maske, die für selektives Wachstum verwendet wird, und eine solche Wirkung kann erhalten werden, indem man ein Anti-Surfactant-Material wie Ge, Mg, Zn und dergleichen verwendet. Die Verwendung von Si ist jedoch wünschenswert, da es das Problem einer Kontaminierung des Kristalls vermeidet.
  • Die Punktstruktur in der vorliegenden Erfindung bedeutet eine Mikrostruktur, die aus einem Bereich, wo ein Anti-Surfactant-Material nicht wirkt, oder einem Bereich, der das GaN-Wachstum nicht hemmt, abgeleitet ist, wobei die Struktur verschiedene Formen einer polyedrischen Struktur, eine Kuppel, einen Stab und dergleichen aufweist, welche in Abhängigkeit von Kristallwachstumsbedingungen, der Kristallinität der Unterschicht, der Verteilungsdichte des Anti-Surfactant-Material und dergleichen Änderungen unterliegen.
  • Die Dichte des Bereichs, wo ein Anti-Surfactant-Material wirkt, kann durch das Ausmaß der Zufuhr des Anti-Surfactant-Materials, die Zufuhrzeit, die Temperatur des Substrats und dergleichen gesteuert werden.
  • Wenn ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiter kontinuierlich gezüchtet wird, nachdem die Punktstrukturen gebildet wurden, beginnen sich die Punktstrukturen zu vereinigen (1(c)). Die Punktstrukturen vereinigen sich, während sie einen Hohlraum 21 auf dem Anti-Surfactant-Bereich bilden (2). Da die Punktstrukturen durch epitaktisches Wachstum ausgehend von den Mikroöffnungsbereichen gebildet werden, wird die Wahrscheinlichkeit einer Versetzungslinie, die sich durch diese Öffnung hindurch erstreckt, äußerst gering, und die aus der Unterschicht herausragende Versetzungslinie 22 wird durch diesen Hohlraumteil blockiert. Infolgedessen ist die Versetzungsdichte der Oberfläche der epitaktischen Schicht reduziert.
  • 3 ist eine vergrößerte Schnittansicht der wesentlichen Teile von 2 und zeigt die oben genannten Punkte ausführlicher. Wie dort gezeigt ist, ist Anti-Surfactant-Material 3 auf atomarer Ebene auf der Oberfläche des aus einer Verbindung der GaN-Gruppe bestehenden Halbleiters 12 fixiert, in die das Anti-Surfactant-Material eingeführt wurde. Das Kristallwachstum in diesem Zustand geht nicht mit einem Kristallwachstum in dem Teil einher, wo das oben genannte Anti-Surfactant-Material 3 fixiert ist, und die Punktstruktur 14 entsteht in dem nicht fixierten Teil, wie oben erwähnt wurde. Während sich das Wachstum fortsetzt, tritt ein Wachstum in der sogenannten seitlichen Richtung ausgehend von jedem Punkt 14 auf, und die benachbarten Punkte vereinigen sich, während sie wachsen, und erreichen so ein Kristallwachstum in Richtung der Dicke.
  • Als Ergebnis entsteht ein Hohlraum 21 auf dem Teil, wo Anti-Surfactant-Material 3 fixiert ist, und die Versetzungslinie 22a, die an den Teil stößt, wo das Anti-Surfactant-Material 3 fixiert ist, hört auf sich auszudehnen. Die Versetzungslinie 22b, die sich zu dem Teil hin ausdehnt, wo das Anti-Surfactant-Material 3 nicht fixiert ist, dehnt sich weiter aus. Im Vergleich zu der Versetzungsdichte des aus der Verbindung der GaN-Gruppe bestehenden Halbleiters 12 ist eine darauf laminierte Wachstumsschicht E eine qualitativ hochwertige Schicht mit einer reduzierten Versetzungsdichte. Das heißt, eine Halbleiterschicht mit einer geringen Versetzungsdichte kann über eine Grenzfläche S gebildet werden, wo das Anti-Surfactant-Material 3 fixiert ist.
  • Wenn die Grenzfläche S, wo das Anti-Surfactant-Material 3 fixiert ist, hier mit einem Transmissionselektronenmikroskop (TEM) und dergleichen beobachtet wird, wird der Hohlraum 21 meistens als Hohlraum in der Größenordnung von mehreren Atomschichten oder eine Diskontinuitätslinie einer atomaren Anordnung beobachtet. Die Reduktionsrate der Versetzungen an der Grenzfläche variiert je nach dem Grad der Oberflächenmodifikation mit dem Anti-Surfactant-Material, aber in den meisten Fällen ist eine Reduktion von nicht weniger als 90% möglich. Durch wiederholtes Anwenden der oben genannten Schritte auf die Oberfläche des durch die vorliegende Erfindung erhaltenen Halbleiterkristallträgers oder durch Herstellen einer mehrschichtigen Struktur, die zwei oder mehr Schichten einer Grenzfläche oder eines Bereichs, wo ein Anti-Surfactant-Material fixiert ist, und eine darauf gewachsene Schicht, die aus einem aus einer Verbindung der GaN-Gruppe bestehenden Halbleiterkristall besteht, umfasst, wird außerdem die geringe Versetzung der Schicht gefördert, so dass man möglicherweise eine epitaktische Schicht erhält, die fast frei von Versetzung ist.
  • Da in der vorliegenden Erfindung ein Maskierungsmaterial, wie SiO2, nicht verwendet wird und die Länge des Wachstums in der seitlichen Richtung, die notwendig ist, damit sich Mikropunktstrukturen vereinigen und zu einer dünnen Schicht wachsen, ist äußerst kurz, und weil die Zeit dafür äußerst kurz ist, tritt das Phänomen des Verkippens der Kristallachse (C-Achse) eines in seitlicher Richtung gewachsenen Kristalls auf dem Hohlraum 21 nicht auf, und es wird kein neuer Fehler produziert.
  • Eines der Merkmale eines Halbleiters der GaN-Gruppe ist eine Säulenstruktur, wo einzelne Säulenstrukturen nicht nur die oben genannte Fluktuation der C-Achse aufweisen, sondern die Fluktuation in der Richtung der C-Achse wird auch gedreht. Gemäß dem Verfahren der vorliegenden Erfindung kann die Fluktuation der C-Achse unterdrückt werden, und dies gilt auch für die Fluktuation in der Drehrichtung. Daher ist die Reduktionswirkung auf die Versetzung durch das Wachstum in der seitlichen Richtung viel größer als bei der Verwendung eines Maskierungsmaterials und in anderen Fällen.
  • In der Ausführungsform der vorliegenden Erfindung wurde zwar ein aus einer Verbindung der GaN-Gruppe bestehender Halbleiter im Voraus auf einem Substrat gezüchtet und ein Anti-Surfactant-Material wurde auf die Oberfläche einwirken gelassen, doch kann das Anti-Surfactant-Material auch direkt auf die Oberfläche des Substrats einwirken. In diesem Fall kann ein Halbleiterträger nach einem Verfahren erhalten werden, das dem oben genannten Verfahren ähnlich ist, außer dass ein Anti-Surfactant-Material 13 direkt auf das Substrat 11 einwirken gelassen wird, ohne dass man im Voraus den aus einer Verbindung der GaN-Gruppe bestehenden Halbleiter 12 auf dem Substrat 11 züchtet, wie in der oben genannten Ausführungsform. Der nach diesem Verfahren auf dem Substrat gezüchtete, aus einer Verbindung der GaN-Gruppe bestehende Halbleiterkristall wird zu einer qualitativ hochwertigen Kristallschicht mit einer geringen Versetzungsdichte.
  • Beispiele
  • Die vorliegende Erfindung wird im Folgenden ausführlich unter Bezugnahme auf spezifische Beispiele erläutert.
  • Beispiel 1
  • Ein Saphir-C-Ebenen-Substrat wurde in eine MOCVD-Apparatur eingesetzt, und die Temperatur wurde unter einer Wasserstoffatmosphäre auf 1200 °C erhöht, um thermisches Ätzen zu ermöglichen. Danach wurde die Temperatur auf 500 °C gesenkt, und Trimethylaluminium (im Folgenden TMA) als Al-Bestandteil-Material sowie Ammoniak als N-Bestandteil-Material wurden einströmen gelassen, um 30 nm einer AlN-Niedertemperatur-Pufferschicht zu züchten.
  • Die Wachstumstemperatur wurde auf 1000 °C erhöht, und Trimethylgallium (im Folgenden TMG) als Ga-Bestandteil-Material sowie Ammoniak als N-Bestandteil-Material wurden einströmen gelassen, um 1,5 μm GaN zu züchten. Die Zufuhr von TMG und Ammoniak wurde abgebrochen, und bei unveränderter Wachstumstemperatur wurden H2 als Trägergas und Tetraethylsilan, das Si enthielt, als Anti-Surfactant-Material zugeführt und 10 Sekunden lang mit der GaN-Oberfläche in Kontakt treten gelassen.
  • Die Zufuhr von Tetraethylsilan wurde abgebrochen, und TMG sowie Ammoniak wurden erneut zugeführt, um eine GaN-Punktstruktur zu bilden. Die Bestandteil-Materialien wurden danach kontinuierlich zugeführt, und das Wachstum wurde fortgesetzt, bis sich die Punkte vereinigten und die Oberfläche nach dem Einbetten flach wurde.
  • Die Versetzungsdichte der so gewachsenen GaN-Oberfläche wurde gemessen, und es wurden 107 cm–2 gefunden. Im Querschnitt wurde durch TEM kein Auftreten neuer Fehler oberhalb des Hohlraums beobachtet.
  • Beispiel 2
  • In derselben Weise wie oben und unter Verwendung eines GaN-Halbleiterkristalls, der in dem oben genannten Beispiel 1 als Substrat erhalten wurde, wurden die Schritte des Zuführens von Tetraethylsilan als Quelle für ein Anti-Surfactant-Material und des Kristallwachstums wiederholt, was einen GaN-Halbleiterkristall ergab, der fünf Multischichten einer Grenzfläche und das darauf fixierte Anti-Surfactant-Material umfasste.
  • Die Versetzungsdichte der auf der fünften Grenzfläche gezüchteten GaN-Halbleiterkristallschicht wurde gemessen, und es zeigte sich, dass sie auf 102 cm–2 gesenkt war.
  • Beispiel 3
  • Ein GaN-Substrat mit einer Versetzungsdichte von 105 cm–2 wurde als Substrat verwendet. Dieses Substrat wurde in eine MOCVD-Apparatur eingesetzt, und die Temperatur wurde unter einer Wasserstoffatmosphäre auf 1100 °C erhöht (wenn die Temperatur nicht kleiner als 700 °C war, wurde gleichzeitig Ammoniak zugeführt), um thermisches Ätzen zu ermöglichen. Danach wurde die Tempera tur auf 1050 °C gesenkt, und TMG als Ga-Bestandteil-Material sowie Ammoniak als N-Bestandteil-Material wurden einströmen gelassen, um 2 μm GaN zu züchten. Die Zufuhr der Bestandteilgase wurde abgebrochen, und bei unveränderter Wachstumstemperatur wurden H2 als Trägergas und Silan (SiH4) als Anti-Surfactant-Material zugeführt und 15 Sekunden lang mit der GaN-Oberfläche in Kontakt treten gelassen.
  • Die Zufuhr an Silan wurde abgebrochen, und TMG sowie Ammoniak wurden erneut zugeführt, um 2 μm GaN zu züchten. Darauf wurden 100 nm InGaN mit einem InN-Mischkristallanteil von 20% gezüchtet. Die Zahl der Grübchen, die auf der Oberfläche der oben erhaltenen InGaN-Schicht erschienen, wurde bestimmt, um die Versetzungsdichte zu bewerten, für die 102 cm–2 gefunden wurden.
  • Beispiel 4
  • Gemäß dem Verfahren des oben genannten Beispiels 1 bis Beispiel 3 wurde eine Photodiode des PIN-Typs hergestellt. Die Bauteilstruktur wurde hergestellt, indem man nacheinander die folgenden Strukturen auf den in den jeweiligen Beispielen hergestellten GaN-Trägern von der Seite der fünften Schicht her wachsen ließ.
    • erste Schicht; p-AlyGa1-yN (p = 1 × 1018 cm–3, y = 0,05, t = 50 nm)
    • zweite Schicht; p-AlyGa1-yN (p = 5 × 1017 cm–3, y = 0,1, t = 0,2 μm)
    • dritte Schicht; undotiertes GaN (t = 2 μm)
    • vierte Schicht; p-AlyGa1-yN (n = 1 × 1018 cm–3, y = 0,1, t = 0,2 μm)
    • fünfte Schicht; n-GaN (n = 2 × 1018 cm–3, t = 3 μm)
  • Die drei Arten von PIN-Photodioden, die oben erhalten wurden, wurden in Bezug auf den Leckstrom bei –10 V Vorspannung in Sperrrichtung miteinander verglichen. Die Ergebnisse sind in Tabelle 1 gezeigt. Tabelle 1
    Figure 00120001
  • Die Größe des Elements betrug 5 mm × 5 mm. Die herkömmliche Struktur wurde auf einem Saphirsubstrat gebildet. Für die Versetzungsdichte werden in diesem Fall 109 cm–2 angenommen.
  • Beispiel 5
  • In derselben Weise wie in Beispiel 4 wurden lichtemittierende Bauteile nacheinander auf den nach den Verfahren von Beispiel 1 bis Beispiel 3 hergestellten GaN-Trägern gezüchtet, was ultraviolette LEDs mit einer Lichtemissionswellenlänge von 375 nm ergab. Das lichtemittierende Bauteil hatte für alle drei Arten dieselbe SQW-Struktur.
  • Ein Strom von 20 mA wurde durch diese lichtemittierenden Elemente fließen gelassen, und dann wurden die Lichtemissions-Ausgangsleistungen miteinander verglichen. Die Ergebnisse sind in Tabelle 2 gezeigt. Tabelle 2
    Figure 00120002
  • Gewerbliche Anwendbarkeit
  • Wie oben erwähnt, kann das Züchtungsverfahren der vorliegenden Erfindung die Versetzungsdichte reduzieren, ohne ein Maskierungsmaterial zu verwenden. Als Ergebnis kann ein qualitativ hochwertiger Halbleiterkristall aus einer Verbindung der GaN-Gruppe hergestellt werden. Wenn ein lichtemittierendes Halbleiterelement, ein lichtaufnehmendes Element und ein elektronisches Bauteil, wie eine LED und LD, darauf gebildet werden, wird erwartet, dass deren Eigenschaften in verblüffender Weise verbessert werden.
  • Durch die Einwirkung eines Anti-Surfactant-Materials kann außerdem eine Wirkung, die dem selektiven Wachstum praktisch äquivalent ist, erhalten werden, ohne ein Muster zu bilden und dergleichen. Als Ergebnis können die Schritte von einer Anti-Surfactant-Behandlung bis zum Wachstum einer Halbleiterschicht in einer Wachstumsapparatur nacheinander durchgeführt werden, und der Produktionsvorgang kann vereinfacht werden.

Claims (7)

  1. Halbleiterträger, der ein Substrat (11) und einen darauf gezüchteten Halbleiterkristall aus einer Verbindung der GaN-Gruppe umfasst, wobei der Halbleiterkristall eine erste Schicht (12) mit einer größeren Versetzungsdichte und eine daran angrenzende zweite Schicht (E) mit einer relativ kleinen Versetzungsdichte umfasst und wobei es zwischen diesen Schichten eine Grenzfläche oder einen Bereich (S) gibt, wo ein Anti-Surfactant-Material fixiert ist, wobei die zweite Schicht (E) durch die folgenden Schritte gebildet wird: a) Modifizieren des Zustands einer Oberfläche der ersten Schicht (12) mit einem Anti-Surfactant-Material; b) Zuführen eines Halbleitermaterials aus einer Verbindung der GaN-Gruppe durch ein Dampfphasen-Wachstumsverfahren unter Bildung von Punktstrukturen (14), die den Halbleiter aus der Verbindung der GaN-Gruppe umfassen, auf der Oberfläche der ersten Schicht (12); und c) Fortsetzen des Wachstums, bis sich die Punktstrukturen (14) miteinander verbinden und eine flache Oberfläche bilden.
  2. Halbleiterträger, der ein Substrat (11) und direkt darauf eine Grenzfläche oder einen Bereich (S), wo ein Anti-Surfactant-Material fixiert ist, umfasst, wobei auf der Grenzfläche oder dem Bereich (S) ein Halbleiterkristall aus einer Verbindung der GaN-Gruppe durch die folgenden Schritte gezüchtet ist: a) Modifizieren des Zustands einer Oberfläche des Substrats (11) mit einem Anti-Surfactant-Material; b) Zuführen eines Halbleitermaterials aus einer Verbindung der GaN-Gruppe durch ein Dampfphasen-Wachstumsverfahren unter Bildung von Punktstrukturen (14), die den Halbleiter aus der Verbindung der GaN-Gruppe umfassen, auf der Oberfläche des Substrats (11); und c) Fortsetzen des Wachstums, bis sich die Punktstrukturen (14) miteinander verbinden und eine flache Oberfläche bilden.
  3. Halbleiterträger gemäß Anspruch 1 oder 2, wobei es sich bei dem Anti-Surfactant-Material um Si handelt.
  4. Halbleiterträger gemäß Anspruch 1 oder 2, der eine Schicht, die aus der Grenzfläche oder dem Bereich (S), wo ein Anti-Surfactant-Material fixiert ist, besteht, und den auf der Grenzfläche oder dem Bereich gezüchteten Halbleiterkristall (E) aus einer Verbindung der GaN-Gruppe umfasst, wobei die Schicht in zwei oder mehr Multischichten gebildet wird.
  5. Verfahren zum Züchten eines Halbleiterkristalls aus einer Verbindung der GaN-Gruppe, wobei das Verfahren Folgendes umfasst: a) Modifizieren des Zustands einer Oberfläche einer ersten Schicht, bei der es sich um eine Oberfläche einer Halbleiterkristallschicht aus einer Verbindung der GaN-Gruppe handelt, die auf dem Substrat mit einem Anti-Surfactant-Material gebildet ist; b) Zuführen eines Halbleitermaterials aus einer Verbindung der GaN-Gruppe durch ein Dampfphasen-Wachstumsverfahren unter Bildung von Punktstrukturen, die den Halbleiter aus der Verbindung der GaN-Gruppe umfassen, auf der Oberfläche der ersten Schicht; und c) Fortsetzen des Wachstums, bis sich die Punktstrukturen miteinander verbinden und eine flache Oberfläche bilden.
  6. Verfahren zum Züchten eines Halbleiterkristalls aus einer Verbindung der GaN-Gruppe, wobei das Verfahren Folgendes umfasst: a) Modifizieren des Zustands einer Oberfläche des Substrats (11) mit einem Anti-Surfactant-Material; b) Zuführen eines Halbleitermaterials aus einer Verbindung der GaN-Gruppe durch ein Dampfphasen-Wachstumsverfahren unter Bildung von Punktstrukturen (14), die den Halbleiter aus der Verbindung der GaN-Gruppe umfassen, auf der Oberfläche des Substrats (11); und c) Fortsetzen des Wachstums, bis sich die Punktstrukturen (14) miteinander verbinden und eine flache Oberfläche bilden.
  7. Verfahren zum Züchten eines Halbleiterkristalls aus einer Verbindung der GaN-Gruppe gemäß Anspruch 5 oder 6, wobei das Verfahren das Wiederholen der folgenden Schritte umfasst: Züchten eines Halbleiterkristalls aus einer Verbindung der GaN-Gruppe, Modifizieren der Oberfläche des Halbleiterkristalls aus der Verbindung der GaN-Gruppe mit einem Anti-Surfactant-Material und Züchten von weiterem Halbleiterkristall aus der Verbindung der GaN-Gruppe.
DE60033800T 1999-03-23 2000-03-21 Gan-halbleiterverbundkristall-wachsmethode und halbleitersubstrat Expired - Lifetime DE60033800T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7723999 1999-03-23
JP7723999 1999-03-23
JP2000037577A JP3550070B2 (ja) 1999-03-23 2000-02-16 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP2000037577 2000-02-16
PCT/JP2000/001718 WO2000057460A1 (fr) 1999-03-23 2000-03-21 PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR

Publications (2)

Publication Number Publication Date
DE60033800D1 DE60033800D1 (de) 2007-04-19
DE60033800T2 true DE60033800T2 (de) 2007-11-15

Family

ID=26418343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60033800T Expired - Lifetime DE60033800T2 (de) 1999-03-23 2000-03-21 Gan-halbleiterverbundkristall-wachsmethode und halbleitersubstrat

Country Status (6)

Country Link
US (2) US6700179B1 (de)
EP (1) EP1178523B1 (de)
JP (1) JP3550070B2 (de)
KR (1) KR100635313B1 (de)
DE (1) DE60033800T2 (de)
WO (1) WO2000057460A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3112163B2 (ja) * 1999-03-19 2000-11-27 日本電気株式会社 結晶成長方法およびその結晶体
JP3809464B2 (ja) 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
US7615780B2 (en) * 2000-10-23 2009-11-10 General Electric Company DNA biosensor and methods for making and using the same
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP4644942B2 (ja) * 2001-01-18 2011-03-09 ソニー株式会社 結晶膜、結晶基板および半導体装置の製造方法
JP4631214B2 (ja) * 2001-06-05 2011-02-16 ソニー株式会社 窒化物半導体膜の製造方法
JP3544958B2 (ja) * 2001-06-27 2004-07-21 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP2003068655A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
EP1291904A3 (de) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN-Substrat, das auf einer feinen diskreten Löcher aufweisenden GaN-Schicht gebildet wurde, die durch selektives Wachstum hergestellt worden ist
TW561526B (en) * 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP2004311986A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP4581478B2 (ja) * 2004-05-12 2010-11-17 日亜化学工業株式会社 窒化物半導体の製造方法
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US8425858B2 (en) * 2005-10-14 2013-04-23 Morpho Detection, Inc. Detection apparatus and associated method
US20070086916A1 (en) * 2005-10-14 2007-04-19 General Electric Company Faceted structure, article, sensor device, and method
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US8574968B2 (en) * 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
KR101023173B1 (ko) * 2009-01-22 2011-03-18 한양대학교 산학협력단 에피택셜 성장 방법
KR101021775B1 (ko) * 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
KR101636032B1 (ko) * 2009-08-28 2016-07-05 서울바이오시스 주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5591349B2 (ja) * 2010-11-19 2014-09-17 京セラ株式会社 半導体基板の製造方法
US8728938B2 (en) 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650198A (en) * 1995-08-18 1997-07-22 The Regents Of The University Of California Defect reduction in the growth of group III nitrides
JP3987898B2 (ja) * 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
JP3721674B2 (ja) * 1996-12-05 2005-11-30 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
EP0874405A3 (de) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
JP2000077336A (ja) * 1998-08-28 2000-03-14 Sony Corp 半導体成長用基板およびその製造方法ならびに半導体装置
JP2000150388A (ja) 1998-11-05 2000-05-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体薄膜およびその製造方法
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer

Also Published As

Publication number Publication date
US6700179B1 (en) 2004-03-02
EP1178523A1 (de) 2002-02-06
JP3550070B2 (ja) 2004-08-04
KR100635313B1 (ko) 2006-10-18
KR20010108374A (ko) 2001-12-07
WO2000057460A1 (fr) 2000-09-28
JP2000340511A (ja) 2000-12-08
DE60033800D1 (de) 2007-04-19
EP1178523B1 (de) 2007-03-07
EP1178523A4 (de) 2004-09-29
US6794210B2 (en) 2004-09-21
US20040094084A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
DE60033800T2 (de) Gan-halbleiterverbundkristall-wachsmethode und halbleitersubstrat
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE102007021944B4 (de) Freistehendes Nitrid-Halbleitersubstrat und lichtemittierende Vorrichtung
DE60133303T2 (de) Halbleitergrundmaterial und verfahren zu seiner herstellung
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE69627226T2 (de) Herstellungsverfahren für eine Licht emittierende Halbleitervorrichtung
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102007027446B4 (de) Halbleitersubstrat auf Gruppe-III-V-Nitrid-Basis und lichtemittierende Vorrichtung auf Gruppe-III-V-Nitrid-Basis
DE102005042587A1 (de) Verfahren und Vorrichtung zur Herstellung eines auf Galliumnitrid basierenden Einzelkristallsubstrats
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE112006001279T5 (de) Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE10051632A1 (de) Basissubstrat für die Kristallzüchtung und Verfahren zur Herstellung eines Substrats unter Verwendung des Basissubstrats
DE10320160A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
DE112004002804B4 (de) Züchtungsverfahren für eine dünne In-reiche Nitridhalbleiterschicht sowie UV-Lichtemissionsbauteil mit In-reicher Nitridhalbleiterschicht
DE102005047152A1 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE112006001847T5 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE10228781A1 (de) Auf Galliumnitrid basierende lichtemittierende Vorrichtung und Verfahren zum Herstellen einer solchen Vorrichtung
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE102004014940A1 (de) Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MITSUBISHI CHEMICAL CORP., TOKIO/TOKYO, JP