DE60036286T2 - Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens - Google Patents

Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens Download PDF

Info

Publication number
DE60036286T2
DE60036286T2 DE60036286T DE60036286T DE60036286T2 DE 60036286 T2 DE60036286 T2 DE 60036286T2 DE 60036286 T DE60036286 T DE 60036286T DE 60036286 T DE60036286 T DE 60036286T DE 60036286 T2 DE60036286 T2 DE 60036286T2
Authority
DE
Germany
Prior art keywords
substrate
silicon
wafer
hydrogen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60036286T
Other languages
English (en)
Other versions
DE60036286D1 (de
Inventor
Sien G. Pleasanton KANG
Igor J. Palo Alto Malik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Genesis Corp
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Application granted granted Critical
Publication of DE60036286D1 publication Critical patent/DE60036286D1/de
Publication of DE60036286T2 publication Critical patent/DE60036286T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Dingen. Insbesondere bietet die vorliegende Erfindung ein Verfahren zur Verbesserung von Oberflächenbeschaffenheit oder Oberflächencharakteristiken eines Films aus Material, etwa aus Silizium, Silizium-Germanium oder anderen. Die vorliegende Erfindung kann beispielsweise angewandt werden zur Behandlung oder Glättung eines gespaltenen Films aus einem Schichttransferprozess für die Herstellung integrierter Schaltungen. Jedoch besitzt die Erfindung selbstverständlich einen umfassenderen Anwendungsbereich; sie ist auch einsetzbar zur Glättung eines Films für andere Substrate, z.B. von mehrschichtigen integrierten Schaltungsvorrichtungen, dreidimensionalen Verpackungen integrierter Halbleitervorrichtungen, photonischen Vorrichtungen, piezoelektronischen Vorrichtungen, mikroelektromechanischen Systemen (MEMS), Sensoren, Aktoren, Solarzellen, flachen Anzeigetafeln (z.B. LCD, AMLCD), dotierten Halbleitervorrichtungen, biologischen und biomedizinischen Vorrichtungen und dergleichen.
  • Integrierte Schaltungen werden auf Chips aus Halbleitermaterial gefertigt. Häufig enthalten diese integrierten Schaltungen Tausende, ja sogar Millionen von Transistoren und anderen Vorrichtungen. Insbesondere ist es wünschenswert, so viele Transistoren wie möglich innerhalb eines gegebenen Halbleiterbereichs unterzubringen, weil eine größere Anzahl von Transistoren typischerweise eine größere Funktionalität verschafft, und es gilt, je kleiner ein Chip, desto mehr Chips pro Wafer und desto niedrigere Kosten. Einige integrierte Schaltungen werden auf einem Slice oder einem Wafer aus Einkristall (monokristallinem)-Silizium gefertigt, das gemeinhin als „Bulk"-Siliziumwafer bezeichnet wird. Vorrichtungen auf einem solchen Bulk-Siliziumwafer sind typischerweise voneinander isoliert. Eine Vielfalt von Verfahren ist bereits vorgeschlagen oder verwendet worden, um diese Vorrichtungen auf dem Bulk-Siliziumwafer voneinander zu isolieren, wie z.B. ein Verfahren zur lokalen Oxidation von Silizium (LOCOS), Grabenisolation, u.a. Allerdings sind diese Verfahren nicht frei von Einschränkungen. Beispielsweise verbrauchen herkömmliche Isolationstechniken eine erhebliche Menge wertvollen Waferoberflächenbereichs auf dem Chip und erzeugen als Produkt des Isolationsprozesses häufig eine nicht ebene Oberfläche. Eine oder beide dieser Überlegungen schränken allgemein den Grad der Integration ein, die in einem gegebenen Chip erreichbar ist. Zusätzlich erfordert eine Grabenisolation häufig einen Prozess des reaktiven Ionenätzens, der äußerst zeitaufwendig ist und sich gegebenenfalls nur unter Schwierigkeiten präzise ausführen lässt.
  • Eine Herangehensweise zur Erzielung von VLSI (Very Large Scale Integration) oder ULSI (Ultra Large Scale Integration) besteht in der Verwendung eines SoI (Semiconductoron-Insulator)-Wafers. Bei einem SoI-Wafer befindet sich typischerweise eine Schicht aus Silizium auf einer Schicht aus einem Isolatormaterial. Zur Herstellung des SoI-Wafers wurde bereits eine Vielzahl von Verfahren vorgeschlagen oder eingesetzt. Zu diesen Verfahren zählt unter anderem das Wachsenlassen einer dünnen Schicht aus Silizium auf einem Saphirsubstrat, das feste Zusammenfügen einer Siliziumschicht mit einem Isoliersubstrat und das Bilden einer isolierenden Schicht unter einer Siliziumschicht in einem Bulk-Siliziumwafer. In einer integrierten SoI-Schaltung wird eine im Wesentlichen vollständige Vorrichtungsisolation häufig mithilfe herkömmlicher Vorrichtungsverarbeitungsmethoden erreicht, indem jede Vorrichtung, einschließlich der Unterseite der Vorrichtung, mit einem Isolator umgeben wird. Ein Vorteil, den SoI-Wafer gegenüber Bulk-Siliziumwafern aufweisen, besteht darin, dass der für die Isolierung zwischen den Vorrichtungen auf einem SoI-Wafer erforderliche Bereich kleiner ist als jener, der typischerweise für die Isolierung auf einem Bulk-Siliziumwafer benötigt wird.
  • SoI besitzt gegenüber Bulk-Siliziumtechnologien auch noch andere Vorteile. Beispielsweise bietet SoI im Vergleich zu Bulk-Siliziumwafern eine einfachere Fertigungssequenz. Zudem können auf einem SoI-Wafer hergestellte Vorrichtungen eine bessere Resistenz gegenüber Strahlung, weniger photoinduzierten Strom und weniger Übersprechen aufweisen als auf Bulk-Siliziumwafern gefertigte Vorrichtungen. Allerdings sind viele Probleme, die bezüglich der Herstellung von Vorrichtungen auf Bulk-Siliziumwafern bereits gelöst wurden, hinsichtlich der Fertigung von Vorrichtungen auf SoI-Wafern noch zu bewältigen.
  • Beispielsweise müssen SoI-Wafer im Allgemeinen auch poliert werden, um jegliche Oberflächenunregelmäßigkeiten vom Siliziumfilm zu entfernen, der über der isolierenden Schicht liegt. Unter anderem umfasst das Polieren gewöhnlich das chemisch-mechanische Polieren, kurz CMP genannt. Im Allgemeinen ist CMP zeitaufwendig, teuer und zwecks Entfernung von Oberflächenunregelmäßigkeiten unter Umständen nur schwer kosteneffizient durchführbar. Das heißt, dass eine CMP-Maschine teuer ist und zudem große Mengen Slurry- Gemisch benötigt, die ebenfalls nicht billig sind. Darüber hinaus kann das Slurry-Gemisch in hohem Maße sauer oder ätzend sein. Demzufolge besteht die Möglichkeit, dass das Slurry-Gemisch die Funktionalität und die Zuverlässigkeit der Vorrichtungen beeinflusst, die auf dem SoI-Wafer gefertigt werden.
  • EP-A1-0971395 offenbart ein Verfahren zur Entfernung einer beschädigten Schicht von einer delaminierten Oberfläche einer SoI-Schicht, bevor das Wachsenlassen einer epitaktischen Schicht möglich ist.
  • Aus dem oben Dargelegten ist ersichtlich, dass ein verbessertes Verfahren zur Herstellung eines Substrats, wie z.B. eines SoI-Wafers, in hohem Maße erwünscht ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Behandlung eines Films aus Material geboten. Insbesondere stellt die vorliegende Erfindung ein Verfahren zur Behandlung einer gespaltenen Oberfläche zur Verfügung, bei dem eine Kombination aus Wärmebehandlung und chemischer Reaktion zum Einsatz kommt, die eine im Wesentlichen glatte Filmschicht aus der gespaltenen Oberfläche formen kann.
  • Die vorliegende Erfindung bietet nach Anspruch 1 ein Verfahren zur Behandlung eines Films aus Material, das sich z.B. auf Silizium festlegen lasst. Dieses Verfahren beinhaltet das Bereitstellen eines Substrats, das eine gespaltene Oberfläche umfasst, die einen vorbestimmten Oberflächenrauheitswert aufweist. Des Weiteren sind in dem Substrat wasserstoffhaltige Partikel verteilt, die von der gespaltenen Oberfläche bis zu einem Bereich vorgesehen sind, der unter der gespaltenen Oberfläche liegt. Vorzugsweise kann der Rauheitswert der Oberfläche in Abhängigkeit von der Ausführungsform um etwa achtzig oder neunzig Prozent oder auch um mehr gesenkt werden.
  • Mittels der vorliegenden Erfindung werden zahlreiche Vorteile gegenüber vorher vorhandenen Verfahren erzielt. Beispielsweise verschafft die vorliegende Erfindung ein effizientes Verfahren zur Formung einer im Wesentlichen gleichmäßigen Oberfläche auf einem SoI-Wafer. Zusätzlich wird die im Wesentlichen gleichmäßige Oberfläche mithilfe einer gängigen Wasserstoffbehandlung und üblicher Ätztechniken geschaffen, die mit herkömmlichen epitaktischen Werkzeugen zu erledigen sind. Das Verfahren der vorliegenden Erfindung bietet überdies eine gleichmäßige Schicht, die sich für die Herstellung integrierter Schaltungen eignen kann. Darüber hinaus beruht die vorliegende Erfindung auf Gasen aus standardmäßiger Herstellung, wie z.B. HCl und Wasserstoffgas. In bevorzugten Ausführungsformen kann die vorliegende Erfindung während des Verfahrens sowohl die Integrität der Verbindungsschnittstelle als auch die Kristallstruktur verbessern, und zwar bei gleichzeitiger Verringerung der Schäden im Substrat. In Abhängigkeit von der Ausführungsform sind einer oder mehrere dieser Vorteile vorhanden. Dieselben und weitere Vorteile oder günstige Eigenschaften sind in der vorliegenden Spezifikation durchgängig beschrieben, insbesondere nachstehend.
  • Diese und weitere Ausführungsformen der vorliegenden Erfindung sowie ihre Vorteile und Merkmale sind in Verbindung mit dem unten Dargelegten und den beigefügten Zeichnungen detaillierter erläutert.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1-5 sind vereinfachte Diagramme mit Querschnittdarstellung, die ein Verfahren gemäß der vorliegenden Erfindung veranschaulichen, bei dem ein Silizium-auf-Isolator-Substrat geformt wird, und
  • 6 und 7 sind vereinfachte Diagramme von Versuchsergebnissen.
  • BESCHREIBUNG DER SPEZIFISCHEN AUSFÜHRUNGSFORM
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Behandlung eines Films aus Material zur Verfügung gestellt. Insbesondere bietet die vorliegende Erfindung ein Verfahren zur Behandlung einer gespaltenen Oberfläche mittels einer Kombination aus Wärmebehandlung und chemischer Reaktion, die eine im Wesentlichen glatte Filmschicht aus der gespaltenen Oberfläche formen kann. Die Erfindung erschließt sich besserem Verständnis anhand der Zeichnungen und der nachstehenden Beschreibung.
  • Ein Verfahren zur Fertigung eines Silizium-auf-Isolator-Substrats kann folgendermaßen kurz umrissen werden:
    • (1) Bereitstellen eines Donor-Siliziumwafers (der mit einem dielektrischen Material überzogen sein kann);
    • (2) Einbringen von Partikeln in den Siliziumwafer bis zu einer gewählten Tiefe, um eine Dicke des Siliziumfilms festzulegen;
    • (3) Bereitstellen eines Zielsubstratmaterials (das mit einem dielektrischen Material überzogen sein kann);
    • (4) Festes Zusammenfügen des Donor-Siliziumwafers mit dem Zielsubstratmaterial durch Verbinden der Implantatfläche mit dem Zielsubstratmaterial;
    • (5) Erhöhen der allgemeinen mechanischen Spannung (oder Energie) des Implantatbereichs in ausgewählter Tiefe ohne Auslösen eines Spaltungsvorgangs (optional);
    • (6) Versehen eines ausgewählten Bereichs der fest zusammengefügten Substrate mit mechanischer Spannung (oder Energie) mittels eines Fluidstrahls, um einen kontrollierten Spaltungsvorgang in der gewählten Tiefe auszulösen;
    • (7) Verschaffen zusätzlicher Energie für die fest zusammengefügten Substrate zwecks Aufrechterhaltung des kontrollierten Spaltungsvorgangs, um die Dicke des Siliziumfilms aus dem Siliziumwafer zu befreien (optional);
    • (8) Fertigstellen des festen Zusammenfügens des Donor-Siliziumwafers mit dem Zielsubstrat (optional);
    • (9) Endbearbeitung der Oberfläche aus gespaltenem Film durch Ätzen und Wasserstoffbehandlung;
    • (10) Bilden einer epitaktischen Schicht (z.B. aus Silizium, Silizium-Germanium), die über der endbearbeiteten Oberfläche liegt; und
    • (11) Durchführen verbleibender Schritte, falls notwendig.
  • Zur obigen Abfolge von Schritten gehört ein Schritt des Auslösen eines kontrollierten Spaltungsvorgangs mittels einer Energie, die auf einen ausgewählten Bereich bzw. auf ausgewählte Bereiche einer mehrschichtigen Substratstruktur angewandt wird, um eine Spaltungsfront bzw. -fronten zu bilden. Dieser Schritt des Auslösens startet einen Spaltungsprozess in kontrollierter Weise, indem die Menge an Energie begrenzt wird, die auf das Substrat beaufschlagt wird. Die weitere Ausbreitung des Spaltungsvorgangs kann dadurch erfolgen, dass ausgewählten Bereichen des Substrats zusätzliche Energie zugeführt wird, um den Spaltungsvorgang aufrechtzuerhalten, oder dass die Energie aus dem Schritt des Auslösens verwendet wird, um für eine weitere Ausbreitung des Spaltungsvorgangs zu sorgen. Die Schritte werden auch zur Endbearbeitung der gespaltenen Oberfläche benutzt, wobei z.B. eine Kombination aus Ätz- und Wasserstoffbehandlung für den Siliziumwafer verwendet wird. Diese Sequenz von Schritten stellt lediglich ein Beispiel dar und grenzt die Tragweite der hierin definierten Ansprüche nicht ein. Weitere Einzelheiten bezüglich der obigen Abfolge von Schritten werden nachstehend unter Bezugnahme auf die Zeichnungen erläutert.
  • Bei den 1-5 handelt es sich um vereinfachte Diagramme mit Querschnittdarstellung von Substraten, die einem erfindungsgemäßen Fertigungsprozess für einen Silizium-auf-Isolator-Wafer unterzogen werden. Der Prozess beginnt mit dem Bereitstellen eines Halbleitersubstrats, das dem in 1 dargestellten Siliziumwafer 2100 ähnelt. Das Substrat oder der Donor enthält einen zu entfernenden Materialbereich 2101, bei dem es sich um einen dünnen, verhältnismäßig gleichmäßigen Film handelt, der aus dem Substratmaterial stammt. Der Siliziumwafer beinhaltet eine obere Fläche 2103, eine untere Fläche 2105 und eine Dicke 2107. Außerdem umfasst der Materialbereich eine Dicke (z0) innerhalb der Dicke 2107 des Siliziumwafers. Gegebenenfalls liegt eine dielektrische Schicht 2102 (z.B. Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid) über der oberen Fläche des Substrats. Das vorliegende Verfahren bietet eine Technik zum Entfernen des Materialbereichs 2101 mittels der folgenden Abfolge von Schritten für die Fertigung eines Silizium-auf-Isolator-Wafers.
  • Ausgewählte energetische Partikel 2109 werden durch die obere Fläche des Siliziumwafers bis zu einer gewählten Tiefe implantiert, welche die Dicke des Materialbereichs festlegt, der als dünner Materialfilm bezeichnet wird. Wie veranschaulicht, besitzen die Partikel in der gewählten Tiefe (z0) eine gewünschte Konzentration 2111. Zur Implantation der energetischen Partikel im Siliziumwafer lässt sich eine Vielzahl von Verfahren anwenden. Zu diesen Verfahren zählt die Ionenimplantation, bei der z.B. ein Beamline-Ionenimplantationsgerät genutzt wird, das von Unternehmen wie etwa Applied Materials, Eaton Corporation und Varian hergestellt wird. Alternativ dazu erfolgt die Implantation unter Einsatz von Plasmaimmersionsionenimplantation (PIII). Darüber hinaus kann die Implantation mithilfe einer Ionendusche stattfinden. Selbstverständlich sind die eingesetzten Verfahren anwendungsabhängig.
  • Für das Verständnis der vorliegenden Erfindung ist es von Nutzen zu wissen, dass in Abhängigkeit von der Anwendung allgemein Partikel mit geringerer Masse ausgewählt werden, um die Wahrscheinlichkeit einer Beschädigung des Materialbereichs zu verringern. Dies bedeutet, dass sich Partikel mit geringerer Masse problemlos durch das Substratmaterial zur gewählten Tiefe bewegen, ohne den Materialbereich wesentlich zu beschädigen, den die Partikel durchqueren. Bei den Partikeln mit geringerer Masse (bzw. den energetischen Partikeln) kann es sich beispielsweise um beinahe alle (z.B. positiv oder negativ) geladenen und/oder neutralen Atome oder Moleküle oder Elektronen oder dergleichen handeln. In einer spezifischen Ausführungsform können die Partikel neutral und/oder geladen sein und Ionen von Wasserstoff und dessen Isotope, Ionen von Edelgasen, wie z.B. Helium und dessen Isotope und Neon einschließen. Die Partikel können auch aus Verbindungen wie z.B. Gasen abgeleitet werden, etwa aus Wasserstoffgas, Wasserdampf, Methan und weiteren Wasserstoffverbindungen, und es können andere Partikel mit geringer Atommasse sein. Alternativ dazu kann es sich bei den Partikeln um jedwede Kombination aus den obigen Partikeln und/oder Ionen und/oder molekularen Spezies und/oder atomaren Spezies handeln.
  • Im Verfahren wird ein Schritt genutzt, bei dem der Implantat-Siliziumwafer an ein Werkstück oder einen Zielwafer gefügt wird, wie 2 zeigt. Das Werkstück kann auch aus einer Vielzahl anderer Substrattypen bestehen, etwa aus jenen, die bestehen aus einem dielektrischen Material (z.B. Quarz, Glas, Siliziumnitrid, Siliziumdioxid), einem leitenden Material (Silizium, Polysilizium, Materialien der Gruppe III/V, Metall) und aus Kunststoffen (z.B. auf Polyimid basierenden Materialien). Jedoch handelt es sich im vorliegenden Beispiel beim Werkstück um einen Siliziumwafer.
  • In einer spezifischen Ausführungsform werden die Siliziumwafer unter Anwendung eines thermischen Niedrigtemperaturschritts miteinander verbunden oder verschmolzen. Das thermische Niedrigtemperaturverfahren gewährleistet im Allgemeinen, dass die implantierten Partikel im Materialbereich keine übermäßige mechanische Spannung hervorrufen, was einen unkontrollierten Spaltungsvorgang bewirken könnte. In einem Aspekt vollzieht sich der Prozess des festen Zusammenfügens bei niedriger Temperatur durch einen Prozess des Selbstzusammenfügens. Insbesondere wird ein Wafer gestrippt, um die Oxidation zu beseitigen (oder ein Wafer wird nicht oxidiert). Mit einer Reinigungslösung wird die Oberfläche des Wafers behandelt, damit sich O-H-Bindungen auf der Waferoberfläche bilden. Ein Beispiel für eine Lösung, die zur Reinigung des Wafers benutzt wird, ist ein Gemisch aus H2O2-H2SO4. Die Waferoberflächen werden mit einem Trockner getrocknet, um jegliche Flüssigkeits- oder Partikelreste von den Waferoberflächen zu entfernen. Das Selbstzusammenfügen findet dadurch statt, dass eine Fläche des gereinigten Wafers an der Fläche eines oxidierten Wafers platziert wird.
  • Alternativ dazu findet ein Selbstzusammenfügungsprozess statt, indem eine der zusammenzufügenden Waferoberflächen durch Plasmareinigung aktiviert wird. Durch die Plasmareinigung wird insbesondere die Waferoberfläche angeregt, wobei aus Gasen wie Argon, Ammoniak, Neon, Wasserdampf und Sauerstoff gewonnenes Plasma eingesetzt wird. Die aktivierte Waferoberfläche 2203 wird an einer Fläche des anderen Wafers platziert, auf der sich ein Oxidationsüberzug 2205 befindet. Die Wafer sind mit freiliegenden Waferflächen sandwichartig angeordnet. Auf jede dieser freiliegenden Waferflächen wird ein ausgewähltes Maß an Druck beaufschlagt, um den einen Wafer mit dem anderen selbsthaftend zusammenzufügen.
  • Als Alternative dazu wird ein auf den Waferoberflächen aufgetragener Klebstoff verwendet, um einen Wafer fest auf den anderen zu fügen. Zu den verwendbaren Klebstoffen zählen Stoffe vom Epoxid- oder Polyimidtyp und Ähnliche. Auch Spin-on-Glass-Schichten lassen sich einsetzen, um die Fläche eines Wafers fest auf die eines anderen zu fügen. Zu den Spin-an-Glass(SoG)-Materialien gehören u.a. Siloxane oder Silikate, die häufig mit alkoholbasierten Lösungsmitteln oder dergleichen gemischt werden. SoG kann als Material aufgrund der niedrigen Temperaturen (z.B. 150 bis 250 Grad Celsius) erwünscht sein, die oft erforderlich sind, um SoG nach seiner Anwendung auf die Oberflächen der Wafer auszuhärten.
  • Alternativ dazu lässt sich eine Vielzahl anderer Niedrigtemperaturverfahren zur Verbindung des Donorwafers mit dem Zielwafer einsetzen. Beispielsweise besteht die Möglichkeit, ein elektrostatisches Zusammenfügungsverfahren zu verwenden, um die beiden Wafer miteinander zu verbinden. Insbesondere werden eine oder beide Waferoberflächen aufgeladen, damit sie einander anziehen. Darüber hinaus kann der Donor-Wafer mit dem Zielwafer mittels einer Vielfalt bekannter gängiger Verfahren verschmolzen werden. Die Art des eingesetzten Verfahrens hängt selbstverständlich von der Anwendung ab.
  • Nach dem festen Zusammenfügen der Wafer zu einer sandwichartigen Struktur 2300, wie sie in 3 dargestellt ist, sieht das Verfahren einen kontrollierten Spaltungsvorgang zwecks Entfernung des Substratmaterials vor, um einen dünnen Film aus Substratmaterial 2101 zu erhalten, der über einem Isolator 2305 auf dem Zielsiliziumwafer 2201 liegt. Das kontrollierte Spalten erfolgt dadurch, dass Energie aus Energiequellen auf dem Donor-Wafer und/oder auf dem Zielwafer selektiv platziert oder positioniert oder zielgerecht ausgerichtet wird 2301, 2303. Es ist beispielsweise möglich, einen Energieimpuls bzw. Energieimpulse zur Auslösung des Spaltungsvorgangs zu nutzen. Der Impuls bzw. die Impulse wird bzw. werden durch den Einsatz einer Energiequelle geliefert, bei der es sich unter anderem um eine mechanische Quelle, eine chemische Quelle, eine elektrische Quelle oder eine thermische Quelle bzw. um einen Kühlkörper handeln kann.
  • Der kontrollierte Spaltungsvorgang wird mittels eines beliebigen der zuvor erwähnten oder eines anderen Verfahrens ausgelöst und ist anhand 3 veranschaulicht. Beispielsweise sieht ein Verfahren zur Auslösung des kontrollierten Spaltungsvorgangs einen Schritt zur Leitung von Energie 2301, 2303 zu einem ausgewählten Bereich des Substrats vor, um einen kontrollierten Spaltungsvorgang in der gewählten Tiefe (z0) im Substrat auszulösen, woraufhin sich der Spaltungsvorgang mithilfe einer sich ausbreitenden Spaltungsfront vollzieht, damit ein Abschnitt des Substratmaterials befreit wird, der aus dem Substrat zu entfernen ist. In einer spezifischen Ausführungsform bedient sich das Verfahren eines einzigen Impulses zur Auslösung des Spaltungsvorgangs, wie zuvor erwähnt. Alternativ dazu nutzt das Verfahren einen Auslösungsimpuls, gefolgt von einem weiteren Impuls oder von sukzessiven Impulsen für ausgewählte Bereiche des Substrats. Als Alternative dazu liefert das Verfahren einen Impuls zur Auslösung des Spaltungsvorgangs, der durch entlang dem Substrat gescannte Energie aufrechterhalten wird. Als weitere Alternative dazu kann Energie quer durch ausgewählte Bereiche des Substrats gescannt werden, um den kontrollierten Spaltungsvorgang auszulösen und/oder aufrechtzuerhalten.
  • Gegebenenfalls wird eine Energie oder mechanische Spannung des Substratmaterials zu einem Energieniveau hin erhöht, das zwar für die Auslösung des Spaltungsvorgangs notwendig ist, aber nicht zur Auslösung des Spaltungsvorgangs ausreicht, bis gemäß der vorliegenden Erfindung ein Impuls oder viele aufeinanderfolgende Impulse auf das Substrat gerichtet wird bzw. werden. Der Gesamtenergiezustand des Substrats lässt sich mit einer Vielfalt von Quellen erhöhen oder senken, z.B. mit einer chemischen, mechanischen, elektrischen oder thermischen Quelle bzw. mit einem Kühlkörper, die allein oder in Kombination zum Einsatz kommen. Die chemische Quelle kann Partikel, Fluide, Gase oder Flüssigkeiten umfassen. Außerdem kann diese Quelle eine chemische Reaktion beinhalten, um die mechanische Spannung im Materialbereich zu verstärken. Eingebracht wird die chemische Quelle in Form einer Flut, in zeitlich variierender, räumlich variierender oder kontinuierlicher Weise. In anderen Ausführungsformen wird eine mechanische Quelle aus Rotation-, Translations-, Kompressions-, Expansion- oder Ultraschallenergie gewonnen. Auch die mechanische Quelle lässt sich in Form einer Flut, in zeitlich variierender, räumlich variierender oder kontinuierlicher Weise einbringen. In weiteren Ausführungsformen wird die elektrische Quelle unter einer angelegten Spannung oder einem angelegtem elektromagnetischen Feld ausgewählt, eingebracht in Form einer Flut, in zeitlich variierender, räumlich variierender oder kontinuierlicher Weise. In noch weiteren Ausführungsformen wird bezüglich der thermischen Quelle bzw. des Kühlkörpers zwischen Bestrahlung, Konvektion oder Ableitung entschieden. Diese thermische Quelle kann ausgewählt werden unter einem Photonenstrahl, Fluidstrahl, Flüssigkeitsstrahl, Gasstrahl, elektromagnetischen Feld, Elektronenstrahl, einer thermoelektrischen Heizung und einem Ofen, u.a.. Hinsichtlich des Kühlkörpers kann die Wahl auf einen Fluidstrahl, einen Flüssigkeitsstrahl, einen Gasstrahl, ein kryogenes Fluid, eine supergekühlte Flüssigkeit, ein thermoelektrisches Kühlmittel, ein elektromagnetisches Feld, usw. fallen. Ähnlich wie bei den vorhergehenden Ausführungsformen wird die thermische Quelle in Form einer Flut, in zeitlich variierender, räumlich variierender oder kontinuierlicher Weise angewandt. Ferner besteht die Möglichkeit, jede der obigen Ausführungsformen anwendungsab hängig in Kombination oder sogar separat einzusetzen. Selbstverständlich ist der Typ der benutzten Quelle von der Anwendung abhängig. Wie angemerkt, erhöht die Gesamtquelle ein Niveau an Energie oder mechanischer Spannung im Materialbereich, ohne den Spaltungsvorgang im Materialbereich auszulösen, bevor Energie zur Auslösung des kontrollierten Spaltungsvorgangs zugeführt wird.
  • In einer bevorzugten Ausführungsform wird im Verfahren eine Temperatur aufrechterhalten, die unter einer Temperatur zur Einbringung der Partikel in das Substrat liegt. Während des Schritts zur Energiezuführung zwecks Auslösung der Ausbreitung des Spaltungsvorgangs wird in einigen Ausführungsformen die Substrattemperatur zwischen -200 und 450 Grad Celsius gehalten. Ferner ist es möglich, die Substrattemperatur auf einer Temperatur unter 400 oder unter 350 Grad Celsius zu halten. In bevorzugten Ausführungsformen nutzt das Verfahren einen Kühlkörper zur Auslösung und Aufrechterhaltung des Spaltungsvorgangs, der sich bei Bedingungen vollzieht, die erheblich unter Raumtemperatur liegen.
  • In einer alternativen bevorzugten Ausführungsform kann es sich bei der mechanischen und/oder thermischen Quelle um einen Fluidstrahl handeln, der gemäß einer Ausführungsform der vorliegenden Erfindung unter Druck gesetzt wird (z.B. durch Kompression). Der Fluidstrahl (bzw. der Flüssigkeits- oder Gasstrahl) trifft auf einen Randbereich des Substrats 2300 auf, damit der kontrollierte Spaltungsvorgang ausgelöst wird. Der Fluidstrahl aus einer komprimierten oder unter Druck stehenden Fluidquelle wird auf einen Bereich in der gewählten Tiefe 2111 gerichtet, um eine Dicke des Materialbereichs 2101 vom Substrat 2100 zu spalten. Der Fluidstrahl trennt den Bereich 2101 vom Substrat 2100, die sich voneinander in der gewählten Tiefe 2111 trennen. Der Fluidstrahl lässt sich so regulieren, dass der kontrollierte Spaltungsvorgang zwecks Trennung des Materials 2101 vom Substrat 2100 ausgelöst und aufrechterhalten wird. In Abhängigkeit von der Anwendung bietet sich die Möglichkeit, den Fluidstrahl in Bezug auf Richtung, Ort und Stärke zu regulieren, um den gewünschten kontrollierten Spaltungsprozess zu erhalten.
  • Ein abschließender Schritt des festen Zusammenfügens findet gemäß einigen Ausführungsformen zwischen dem Zielwafer und dem dünnen Materialbereichfilm statt, wie aus 4 ersichtlich. In einer Ausführungsform weist ein Siliziumwafer eine ihn überziehende Schicht aus Siliziumdioxid auf, deren Wachstum thermisch und über der Fläche liegend erfolgt, bevor der dünne Materialfilm gereinigt wird. Das Siliziumdioxid kann auch durch eine Vielzahl anderer Verfahren, wie z.B. die chemische Phasenabscheidung, gebildet werden. Bei diesem Verfahren lässt das zwischen den Waferoberflächen vorhandene Siliziumdioxid diese miteinander verschmelzen.
  • In einigen Ausführungsformen wird die oxidierte Siliziumoberfläche entweder des Zielwafers oder des dünnen Materialbereichfilms (des Donor-Wafers) weiter zusammengepresst und einer oxidierenden Umgebung 2401 ausgesetzt. Diese oxidierende Umgebung kann in einem Diffusionsofen zur Dampfoxidation, Wasserstoffoxidation oder dergleichen vorliegen. Eine Kombination aus Druck und oxidierender Umgebung lässt die beiden Siliziumwafer an der Oxidoberfläche bzw. -schnittstelle 2305 miteinander verschmelzen. Diese Ausführungsformen erfordern häufig hohe Temperaturen (z.B. 700 Grad Celsius).
  • Alternativ dazu werden die beiden Siliziumoberflächen weiter zusammengepresst und einer zwischen den beiden Wafern angelegten Spannung ausgesetzt. Die angelegte Spannung erhöht die Temperatur der Wafer, damit eine feste Bindung zwischen den Wafern herbeigeführt wird. Dieses Verfahren begrenzt die Menge von Kristallfehlern, die in die Siliziumwafer während des Zusammenfügungsprozesses eingebracht werden, da im Wesentlichen keine mechanische Kraft benötigt wird, um den Vorgang des Zusammenfügens zwischen den Wafern auszulösen. Selbstverständlich ist der Einsatz eines Verfahrens von der Anwendung abhängig.
  • Nach dem festen Zusammenfügen der Wafer verfügt das Silizium-auf-Isolator-Substrat über ein Zielsubstrat mit einem dieses überziehenden Film aus Siliziummaterial und einer Oxidschicht, die sandwichartig zwischen dem Zielsubstrat und dem Siliziumfilm angeordnet ist, wie 5 darstellt. Die gelöste Oberfläche des Films aus Siliziummaterial ist häufig rau 2404 und benötigt eine Endbearbeitung. Die Rauheit der Oberfläche bei Siliziumwafern beläuft sich oft auf etwa zwei bis acht Nanometer RMS oder mehr. Häufig sollte diese Rauheit vor weiterer Verarbeitung beseitigt werden. In und auf der gelösten Oberfläche befindet sich eine Konzentration wasserstoffhaltiger Partikel aus dem vorhergehenden Implantationsschritt.
  • Um die Oberfläche 2404 glatt zu machen oder zu behandeln, wird das Substrat einer Wärmebehandlung 2401 in einer wasserstoffhaltigen Umgebung unterzogen. Zusätzlich wird das Substrat einem HCl-Ätzmittel, einer halogenhaltigen Verbindung, ausgesetzt. Für das Verständnis der vorliegenden Erfindung ist es nützlich zu wissen, dass HBr, HI, HF und andere Stoffe verwendet werden können und dass es sich bei dem Ätzmittel auch um eine fluorhaltige Verbindung, wie z.B. SF6, CxFx, handeln kann.
  • Das vorliegende Substrat wird einer Behandlung unterzogen, die in einer Kombination aus Ätzmittel und Wärmebehandlung in wasserstoffhaltiger Umgebung besteht. Bei dem Ätzmittel handelt es sich um HCl-Gas, und zur Wärmebehandlung wird ein Wasserstoffgas herangezogen. Das Ätzgas ist ein Halogengas, nämlich HCl. Für das Verständnis der vorliegenden Erfindung ist es nützlich zu wissen, dass auch HF, HI, HBr, SF6, CF4, NF3 und CCl2F2 verwendbar sind. Überdies kann das Ätzgas mit einem weiteren Halogengas, z.B. Chlor- oder Fluorgas, gemischt werden. Zwar lässt sich die Wärmebehandlung mithilfe eines Ofens durchführen, wird aber bevorzugt mit einem Werkzeug zur raschen thermischen Bearbeitung, z.B. einem RTP-Werkzeug, vorgenommen. Alternativ dazu kann das Werkzeug in einer epitaktischen Kammer bestehen, die über Lampen zur schnellen Erhitzung eines Substrats verfügt. In einer Ausführungsform, in der ein Siliziumwafer und Wasserstoffgas benutzt werden, kann das Werkzeug das Substrat in Abhängigkeit von der Ausführungsform mit einer Rate von ungefähr 10 Grad Celsius/Sekunde und mehr oder von 20 Grad Celsius/Sekunde und mehr erhitzen.
  • Bei einer Ausführungsform wird davon ausgegangen, dass die Wasserstoffpartikel in der gelösten Oberfläche den Prozess der Oberflächenglättung verbessern. Hierbei wurden die Wasserstoffpartikel auf einer Temperatur gehalten, bei der sie nicht aus dem Substrat herausdiffundieren. Die Konzentration der Wasserstoffpartikel liegt in einem Bereich von 1021 bis 5 × 1022 Atomen/cm3. Die Konzentration der Wasserstoffpartikel kann ungefähr bei mindestens 6 × 1021 Atomen/cm3 liegen. Die jeweilige Konzentration der Wasserstoffpartikel lässt sich in Abhängigkeit von der Ausführungsform regulieren.
  • Des Weiteren ist es für das Verständnis der vorliegenden Erfindung nützlich zu wissen, dass das vorliegende Substrat einem Wasserstoffbehandlungs- oder Implantationsverfahren unterzogen werden kann, bevor die Wärmebehandlungen erfolgen. Hierbei wird das Substrat, einschließlich des gelösten Films, mittels Implantation, Diffusion oder einer beliebigen Kombination daraus wasserstoffhaltigen Partikeln ausgesetzt. In einigen Ausführungsformen, in denen Wasserstoff aus dem anfänglichen Implantat herausdiffundiert ist, kann ein nachfolgender Wasserstoffbehandlungsvorgang erfolgen, um die Konzentration von Wasserstoff im gelösten Film zu erhöhen. Das vorliegende Wasserstoffbehandlungsverfahren ist bei Substraten durchführbar, die mithilfe von kontrollierten Spaltungsverfahren, wie des Smart CutTM-Verfahrens der SoItec SA, u.a., gefertigt werden, aus denen sich nach Ablösung ein unebenes oder raues Oberflächenfinish ergeben kann. Ein nach Glättung oder Oberflächenbehandlung endbearbeiteter Wafer ist in 5 dargestellt. Hierbei umfasst der endbearbeitete Wafer eine im Wesentlichen glatte Oberfläche 2601, die sich im Allgemeinen als gut genug zur Herstellung integrierter Schaltungen erweist, ohne dass sie wesentlich poliert wird oder dergleichen.
  • Überdies kann im vorliegenden Verfahren zur Endbearbeitung der gespaltenen Oberfläche eine Kombination aus Ätzmittel, Abscheidung und Wärmebehandlung genutzt werden, um den gespaltenen Film zu glätten. Hierbei ist es für das Verständnis der vorliegenden Erfindung nützlich zu wissen, dass der gespaltene Film wasserstoffhaltigen Verbindungen, wie z.B. HCl, HBr, HI, HF und dergleichen, ausgesetzt werden kann. Zusätzlich wird der gespaltene Film beispielsweise einer Abscheidung während einer Zeit unterzogen, zu welcher der Film den wasserstoffhaltigen Verbindungen ausgesetzt ist, welche Abschnitte des gespaltenen Films ätzen. Wird beispielsweise ein gespaltener Siliziumfilm verwendet, kann die Abscheidung mithilfe einer siliziumhaltigen Verbindung stattfinden, wie z.B. mit Silanen, etwa SixClyHz, SiH4, SiClx, und anderen Siliziumverbindungen. Dementsprechend unterzieht das vorliegende Verfahren den gespaltenen Film einer Kombination aus Ätzen und Abscheidung mithilfe einer wasserstoffhaltigen Verbindung und einer siliziumhaltigen Verbindung. Zusätzlich wird die gespaltene Oberfläche einer Wärmebehandlung unterzogen, während sie der Kombination aus Ätzmittel und Abscheidungsgas ausgesetzt ist. Zwar lässt sich die Wärmebehandlung in einem Ofen durchführen, wird aber bevorzugt mittels eines Werkzeugs zur raschen thermischen Bearbeitung, also einem RTP-Werkzeug, vorgenommen. Alternativ dazu kann das Werkzeug in einer epitaktischen Kammer bestehen, die über Lampen zur raschen Erhitzung eines Substrats verfügt. In einer Ausführungsform, in der ein Siliziumwafer und Wasserstoffgas verwendet werden, kann das Werkzeug das Substrat in Abhängigkeit von der Ausführungsform mit einer Rate von etwa 10 Grad Celsius/Sekunde und mehr oder von 20 Grad Celsius/Sekunde und mehr erhitzen.
  • In einer spezifischen Ausführungsform durchlauft das Silizium-auf-Isolator-Substrat eine Serie von Verarbeitungsschritten, um auf demselben integrierte Schaltungen zu bilden. Erläutert sind diese Verarbeitungsschritte in S. Wolf: „Silicon Processing for the VLSI Era", (Band 2), Lattice Press (1990).
  • Obwohl sich die obige Beschreibung auf einen Siliziumwafer bezieht, sind auch andere Substrate verwendbar. Beispielsweise kann es sich bei dem Substrat um beinahe jedes Substrat vom monokristallinen, polykristallinen oder selbst vom amorphen Typ handeln. Zusätzlich ist das Substrat aus III/V-Materialien, wie z.B. Galliumarsenid, Galliumnitrid (GaN), u.a. herstellbar. Es besteht außerdem die Möglichkeit zur Verwendung des mehrschichtigen Substrats gemäß der vorliegenden Erfindung. Das mehrschichtige Substrat umfasst ein Silizium-auf-Isolator-Substrat, eine Vielzahl sandwichartig angeordneter Schichten auf einem Halbleitersubstrat und zahlreiche andere Arten von Substraten. Zusätzlich beziehen sich die obigen Ausführungsformen im Allgemeinen darauf, dass ein Energieimpuls gegeben wird, um einen kontrollierten Spaltungsvorgang auszulösen. Der Impuls lässt sich durch Energie ersetzen, die quer durch einen ausgewählten Bereich des Substrats gescannt wird, um den kontrollierten Spaltungsvorgang auszulösen. Des Weiteren kann Energie quer durch ausgewählte Bereiche des Substrats gescannt werden, um den kontrollierten Spaltungsvorgang zu unterstützen oder aufrechtzuerhalten. Ein Fachmann auf diesem Gebiet ist mühelos dazu in der Lage, eine Vielzahl von Alternativen, Modifikationen und Variationen zu erkennen, die anwendbar sind.
  • Während das oben Dargelegte eine vollständige Beschreibung spezifischer Ausführungsformen darstellt, besteht die Möglichkeit zur Anwendung von verschiedenen Modifikationen, alternativen Konstruktionen und Äquivalenten. Deshalb sind die obige Beschreibung und die obigen Erläuterungen nicht als Einschränkung der Tragweite der vorliegenden Erfindung anzusehen, die durch die beigefügten Ansprüche definiert ist.
  • VERSUCH:
  • Um das Prinzip und die Funktionsweise der vorliegenden Erfindung unter Beweis zu stellen, wurden die folgenden Versuche durchgeführt. Diese sollen den Leser beim Verständnis der allgemeinen Konzepte in Bezug auf Schichttransferverfahren unterstützen, die sich alle wesentlich unterscheiden. Die Verfahren werden zur Fertigung von SoI-Wafern eingesetzt. Es bestehen zumindest zwei grundlegende Methoden, die Herstellung von SoI-Wafern anzugehen. Bei der ersten handelt es sich um SIMOX (Separation by Implantation of Oxygen), die eine frühe SoI-Technik darstellt, die in Silizium implantierten Sauerstoff nutzt, gefolgt von einem Annealing mit hoher Temperatur. Die zweite ist eine Schichtübertragungsmethode, von der erwartet wird, dass sie SIMOX im Hinblick auf die Herstellung von SoI-Volumenmaterial künftig ersetzen wird. Möglicherweise nicht ausschließlich umfassen diese Methoden wie folgt: BESOITM (Bonded and Etched Back Silicon an Insulator), ELTRANTM (Epitaxial Layer TRANsfer), der das Spalten entlang einer Schicht aus porösem Silizium einbezieht, Smart CutTM, bei dem ein Wafer Wasserstoff als Implantat erhält, mit einem anderen Wafer fest zusammengefügt und entlang der implantierten Schicht thermisch gespalten wird, und schließlich den kontrollierten Spaltungsprozess, der von der Silicon Genesis Corporation (SiGen) entwickelt wurde. Bei den drei letztgenannten Verfahren ist die Oberfläche der transferierten SoI-Schicht rau, und zur Glättung der Oberfläche werden andere Methoden verwendet. Ein hierzu gängiges Verfahren wird als Touch-Polishing-Technik bezeichnet, die das mechanische Reinigen und Scheuern mittels einer CMP-Vorrichtung einschließt.
  • Im vorliegenden Beispiel wollten wir die Oberflächenbeschaffenheit/-charakteristiken einer SoI-Schicht verbessern, die mittels eines kontrollierten Spaltungsprozesses gespalten wird, der sich auch für andere Verfahren einsetzen lässt. Eine Kombination (einschließlich einer gleichzeitigen Kombination) aus chemischer und thermischer Behandlung des SoI-Wafers wird im vorliegenden Beispiel benutzt. Des Weiteren kommt im vorliegenden Beispiel eine atmosphärische „Epi"-Kammer für Einzelwafer von Applied Materials zum Einsatz, und zwar die Epi CenturaTM. Diese Kammer verfügt über zwei Module mit Radiallampenanordnungen, um Strahlungswärme für den Wafer zu liefern. Die Kammer besitzt eine geschlossene Temperaturregelschleife mit programmierbarem PID, der zwei optische Pyrometer nutzt, die in der Lage sind, eine unabhängige Temperaturmessung sowohl am Wafer als auch am Suszeptor vorzunehmen.
  • Bei dem verwendeten Wafer handelte es sich um einen Siliziumwafer mit acht Zoll Durchmesser, in den Wasserstoffgas implantiert wurde. Die Implantation erfolgte mit einer Dosis von 6 × 1016 Atomen/cm2 und einer Energie von etwa 60 KeV. Der Implantat-Wafer wurde mit einem Handle-Substrat fest zusammengefügt, das ebenfalls ein Wafer mit acht Zoll Durchmesser war. Die fest zusammengefügten Substrate wurden einer Wärmebehandlung unterzogen, um sie noch stärker zusammenzufügen. Nach Abschluss des Zusammenfügens wurde an den fest zusammengefügten Substraten ein Spaltungsprozess vorgenommen. Hierbei wurden die fest zusammengefügten Substrate mittels eines kontrollierten Spaltungsprozesses gespalten, der die Implantat-Oberfläche aus dem restlichen Abschnitt des Substrats durch einen Strahl aus fluidisiertem Gas spaltet. Der gespaltene Film verfügte (bis zur Implantattiefe) über eine ausgewählte Konzentration an wasserstoffhaltigen Partikeln, da die Spaltung bei Raumtemperatur stattfand, die den Wasserstoff nicht wesentlich aus der gespaltenen Oberfläche diffundiert. Obgleich der durch das Gas gespaltene Film sehr gleichmäßig und glatt war, benötigte er noch etwas Endbearbeitung.
  • Um die Oberfläche in den richtigen Zustand zu versetzen, wurde der gespaltene Film einer Kombination aus Wärmebehandlung und chemischer Reaktion unterzogen. Insbesondere haben wir den gespaltenen Wafer in die Epi-Kammer gegeben. Als Nächstes haben wir HCl und H2 in Gasform in die Epi-Kammer gelassen, in der die gespaltene Siliziumoberfläche den Gasen ausgesetzt war. Außerdem wurde die Oberfläche einer Umgebung mit hoher Temperatur überlassen, um nicht nur eine kontrollierte und reversible Reaktion zwischen Silizium und HCl zu fördern, sondern auch um die Siliziumatomoberflächenmobilität zu verbessern. Durch die Kammertemperatur wurde das Substrat auf etwa 1000 Grad Celsius und insbeson dere auf bis zu ungefähr 1200 Grad Celsius gehalten. Der Kammerdruck wurde allgemein bei ungefähr 1 Atmosphäre gehalten, aber es sind auch andere Werte möglich. Die HCl-Fließrate lag unter 1 Standardliter/Minute, und der Wasserstoffgasdurchfluss betrug etwa 100 Standardliter/Minute. Weitere Parameter wurden in standardgemäßer Weise reguliert. Zusätzlich gehen wir davon aus, dass die Anwesenheit von H2-Restmolekülen in der oberen SoI-Oberflächenschicht und in der gespaltenen Oberfläche als Ergebnis der zuvor durchgeführten H2-Implantation die SoI-Oberflächenmodifikation weiter verbessert.
  • 6 und 7 sind Diagramme gespaltener Oberflächen, die vermessen wurden. Die vorliegenden Diagramme stellen lediglich Beispiele dar, welche die Tragweite der Ansprüche hierin nicht begrenzen. Zunächst wurden die Oberflächen, die gespalten worden waren, bezüglich ihrer Oberflächenrauheit vermessen. Die anfängliche Oberflächenrauheit lag in einem Bereich von etwa 4,0-8,0 nm RMS laut Messung mit Rasterkraftmikroskop (AFM) nach dem Tapping Mode von Digital Instruments. Diese anfänglichen Messungen 600 der Rauheit sind durch das Bild aus 6 erläutert. Nach Anwendung des vorliegenden Verfahrens wurde die Oberflächenrauheit auf unter 0,1 nm 700 reduziert, was durch das Bild aus 7 veranschaulicht ist. Anders als herkömmliches Touch-Polishing, das sich auf die Entfernung einiger Dutzend nm beschränkt, kann der vorliegende Versuch eingesetzt werden, um die Dicke der SoI-Schicht bis auf ein paar hundert oder sogar bis auf ein paar Dutzend Nanometer zu reduzieren, ohne die Gleichmäßigkeit der Schicht zu verschlechtern. Soll eine dickere Schicht entfernt werden, besteht die Möglichkeit, eine Kombination aus hohen und niedrigen Entfernungsraten zu benutzen, während weiterhin ausgezeichnete SoI-Oberflächencharakteristiken aufrechterhalten werden. Zusätzlich ist das vorliegende Verfahren trocken, was bedeutet, dass es bei einigen Anwendungen im Wesentlichen frei von nassen Batch-Chemikalien und dergleichen ist. Dementsprechend haben wir mithilfe unserer Versuche einige der Vorteile der vorliegenden Erfindung gegenüber herkömmlichen Techniken dargelegt.
  • Dieser Versuch hat nur als Beispiel gedient, das die Tragweite der Ansprüche nicht beschränkt. Ein Fachmann auf diesem Gebiet würde viele weitere Variationen, Alternativen und Modifikationen erkennen.
  • Während es sich bei dem oben Dargelegten um eine vollständige Beschreibung der spezifischen Ausführungsformen handelt, können verschiedene Modifikationen, alternative Konstruktionen und Äquivalente eingesetzt werden. Deshalb sind die obige Beschreibung und die obigen Erläuterungen nicht als Begrenzung der Tragweite der vorliegenden Erfindung anzusehen, die durch die beigefügten Ansprüche definiert ist.

Claims (5)

  1. Verfahren zum Behandeln eines Films bzw. einer Schicht eines Materials, wobei das Verfahren umfasst: ein Substrat wird bereit gestellt, dass eine gespaltete bzw. geschlitzte Oberfläche aufweist, und zwar durch einen gesteuerten Spalt- bzw. Schlitzprozess, bei dem eine raue gespaltene bzw. geschlitzte Oberfläche hergestellt wird, die einen vorbestimmten Oberflächenrauigkeitswert hat, und bei welchem die gespaltene bzw. geschlitzte Oberfläche ein anfängliches Konzentrationsniveau von Wasserstoff in dem Bereich von 1021 bis 5 × 1022 Atomen/cm3 hat; eine Temperatur der gespaltenen bzw. geschlitzten Oberfläche wird auf mehr als ungefähr 1.000°C erhöht, während die gespaltene bzw. geschlitzte Oberfläche in einer wasserstoffhaltigen Umgebung gehalten wird, um den vorbestimmten Oberflächenrauigkeitswert um ungefähr 50 Prozent und mehr zu verringern, wobei die wasserstoffhaltige Umgebung ein Ätzmittel enthält, wobei das Ätzmittel ein HCl-Gas ist, und wobei die wasserstoffhaltige Umgebung das HCl-Gas und Wasserstoffgas enthält.
  2. Verfahren nach Anspruch 1, bei welchem ein Verhältnis des HCl-Gases zu dem Wasserstoffgas ungefähr 0,001 bis 10 beträgt.
  3. Verfahren nach Anspruch 1, bei welchem der vorbestimmte Oberflächengenauigkeitswert der gespaltenen bzw. geschlitzten Oberfläche in einer Thermo-Prozesskammer reduziert wird.
  4. Verfahren nach Anspruch 1, bei welchem das Substrat ein Silizium-Wafer ist.
  5. Verfahren nach Anspruch 1, das weiter umfasst, die gespaltene bzw. geschlitzte Oberfläche einem siliziumhaltigen Gas auszusetzen, um Siliziumatome darauf abzuscheiden.
DE60036286T 1999-04-21 2000-04-20 Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens Expired - Lifetime DE60036286T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13042399P 1999-04-21 1999-04-21
US130423P 1999-04-21
US09/399,985 US6287941B1 (en) 1999-04-21 1999-09-20 Surface finishing of SOI substrates using an EPI process
US399985 1999-09-20
PCT/US2000/010872 WO2000063954A1 (en) 1999-04-21 2000-04-20 Surface finishing of soi substrates using an epi process

Publications (2)

Publication Number Publication Date
DE60036286D1 DE60036286D1 (de) 2007-10-18
DE60036286T2 true DE60036286T2 (de) 2008-06-05

Family

ID=26828477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60036286T Expired - Lifetime DE60036286T2 (de) 1999-04-21 2000-04-20 Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens

Country Status (8)

Country Link
US (3) US6287941B1 (de)
EP (2) EP1887616A3 (de)
JP (1) JP2002542622A (de)
KR (2) KR100709689B1 (de)
AT (1) ATE372590T1 (de)
AU (1) AU4483300A (de)
DE (1) DE60036286T2 (de)
WO (1) WO2000063954A1 (de)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20020158046A1 (en) * 2001-04-27 2002-10-31 Chi Wu Formation of an optical component
US20020158047A1 (en) * 2001-04-27 2002-10-31 Yiqiong Wang Formation of an optical component having smooth sidewalls
FR2828762B1 (fr) * 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
WO2003098695A1 (fr) * 2002-05-20 2003-11-27 Sumitomo Mitsubishi Silicon Corporation Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6921490B1 (en) 2002-09-06 2005-07-26 Kotura, Inc. Optical component having waveguides extending from a common region
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6638872B1 (en) 2002-09-26 2003-10-28 Motorola, Inc. Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
GB2409340B (en) * 2002-10-04 2006-05-10 Silicon Genesis Corp Method for treating semiconductor material
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US20040191559A1 (en) * 2003-03-26 2004-09-30 Bustamante Anthony T. Method and apparatus for strengthening steel and cast iron parts
FR2853991B1 (fr) * 2003-04-17 2005-10-28 Soitec Silicon On Insulator Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7748344B2 (en) * 2003-11-06 2010-07-06 Axcelis Technologies, Inc. Segmented resonant antenna for radio frequency inductively coupled plasmas
US7421973B2 (en) * 2003-11-06 2008-09-09 Axcelis Technologies, Inc. System and method for performing SIMOX implants using an ion shower
US7935613B2 (en) * 2003-12-16 2011-05-03 International Business Machines Corporation Three-dimensional silicon on oxide device isolation
US7390724B2 (en) * 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US20050247668A1 (en) * 2004-05-06 2005-11-10 Silicon Genesis Corporation Method for smoothing a film of material using a ring structure
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
EP1894234B1 (de) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substratversteifungsverfahren und System für eine Schichtübertragung.
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
US7749863B1 (en) * 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
CN101512721A (zh) 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
JP4671900B2 (ja) * 2006-04-06 2011-04-20 パナソニック株式会社 接合方法および接合装置
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
EP1926130A1 (de) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Verfahren zum Verbessern der Oberfläche eines Halbleitersubstrats
EP1978554A3 (de) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines Halbleitersubstrats mit Implantierungs- und Trennungsschritten.
JP5210549B2 (ja) * 2007-05-31 2013-06-12 株式会社半導体エネルギー研究所 レーザアニール方法
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
WO2009152368A1 (en) 2008-06-11 2009-12-17 Solar Implant Technologies Inc. Application specific implant system and method for use in solar cell fabrications
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
TWI506719B (zh) 2011-11-08 2015-11-01 Intevac Inc 基板處理系統及方法
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極
WO2014113503A1 (en) 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
CN105981132B (zh) * 2014-02-18 2019-03-15 日本碍子株式会社 半导体用复合基板的操作基板及半导体用复合基板
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964957A (en) 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
JPS5861763A (ja) 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4906594A (en) 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
DE3888736T2 (de) * 1987-06-24 1994-11-17 Advanced Semiconductor Mat Verfahren zur Epitaxieabscheidung von Silizium.
US5141878A (en) * 1990-04-02 1992-08-25 At&T Bell Laboratories Silicon photodiode for monolithic integrated circuits and method for making same
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
JPH0553852A (ja) * 1991-08-28 1993-03-05 Matsushita Electric Ind Co Ltd テスト装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5198071A (en) 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
EP1043768B1 (de) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrate
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5887070A (en) * 1992-05-08 1999-03-23 Etymotic Research, Inc. High fidelity insert earphones and methods of making same
JP2560178B2 (ja) 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH06232141A (ja) 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
US5409563A (en) 1993-02-26 1995-04-25 Micron Technology, Inc. Method for etching high aspect ratio features
FR2707401B1 (fr) 1993-07-09 1995-08-11 Menigaux Louis Procédé de fabrication d'une structure intégrant un guide optique clivé à un support de fibre optique pour un couplage optique guide-fibre et structure obtenue.
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3265493B2 (ja) 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
CA2172233C (en) 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
JPH08271880A (ja) 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US5869405A (en) 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US6004868A (en) 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5841931A (en) 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
JP3522482B2 (ja) * 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JPH10321533A (ja) * 1997-05-22 1998-12-04 Tokin Corp ウェーハの製造方法、及び半導体装置
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11195775A (ja) 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
US6274464B2 (en) * 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP0984483B1 (de) * 1998-09-04 2006-04-05 Canon Kabushiki Kaisha Halbleitersubstrat und Verfahren zu seiner Herstellung
JP4260251B2 (ja) 1998-09-25 2009-04-30 株式会社岡本工作機械製作所 ウエハの研磨装置
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment

Also Published As

Publication number Publication date
EP1194949B1 (de) 2007-09-05
ATE372590T1 (de) 2007-09-15
US20070259526A1 (en) 2007-11-08
US7253081B2 (en) 2007-08-07
KR100709689B1 (ko) 2007-04-19
EP1887616A3 (de) 2008-05-28
US20020022344A1 (en) 2002-02-21
DE60036286D1 (de) 2007-10-18
WO2000063954A1 (en) 2000-10-26
US6287941B1 (en) 2001-09-11
JP2002542622A (ja) 2002-12-10
KR20020007377A (ko) 2002-01-26
KR20060126629A (ko) 2006-12-07
EP1887616A2 (de) 2008-02-13
AU4483300A (en) 2000-11-02
EP1194949A4 (de) 2003-07-30
EP1194949A1 (de) 2002-04-10

Similar Documents

Publication Publication Date Title
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
US6291313B1 (en) Method and device for controlled cleaving process
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
EP2878006B1 (de) Verfahren und vorrichtung zum permanenten bonden von wafern
DE112011100532T5 (de) Erzeugung von Nanodraht-Feldeffekttransistoren mit mehreren Durchmessern
DE102018131829A1 (de) Isolierschichtstruktur für ein halbleiterprodukt und herstellungsverfahren dafür
DE102017118860B4 (de) Herstellungsverfahren für einen Dünnfilm
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
WO2017121535A1 (de) Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
DE112013001393T5 (de) Verfahren zum Dünnen der aktiven Siliziumschicht eines Substrats vom Typ "Silizium-auf-lsolator" (SOI))
DE112013006244B4 (de) Verfahren zur Herstellung einer Verbundstruktur
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition