DE60038175T2 - Plasmaätzkammer - Google Patents

Plasmaätzkammer Download PDF

Info

Publication number
DE60038175T2
DE60038175T2 DE60038175T DE60038175T DE60038175T2 DE 60038175 T2 DE60038175 T2 DE 60038175T2 DE 60038175 T DE60038175 T DE 60038175T DE 60038175 T DE60038175 T DE 60038175T DE 60038175 T2 DE60038175 T2 DE 60038175T2
Authority
DE
Germany
Prior art keywords
wafer
edge ring
plasma processing
processing chamber
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60038175T
Other languages
English (en)
Other versions
DE60038175D1 (de
Inventor
John E. Oakland DAUGHERTY
Neil Palo Alto BENJAMIN
Jeff Los Gatos BOGART
Vahid Albany VAHEDI
David Fremont Cooperberg
Alan Moraga Miller
Yoko Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Application granted granted Critical
Publication of DE60038175D1 publication Critical patent/DE60038175D1/de
Publication of DE60038175T2 publication Critical patent/DE60038175T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/915Differential etching apparatus including focus ring surrounding a wafer for plasma apparatus

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Plasmaverarbeitungskammer zum Ätzen eines Substrats.
  • Beschreibung des Standes der Technik
  • Bei der Herstellung von halbleiterbasierten Vorrichtungen, z. B. integrierten Schaltkreisen oder Flachanzeigen, können Materialschichten auf einem Substrat abwechselnd abgelagert und von diesem geätzt werden. Es ist im Stand der Technik wohl bekannt, dass das Ätzen der abgelagerten Schichten durch verschiedene Techniken, zu denen das plasmagestützte Ätzen gehört, ausgeführt werden kann. Beim plasmagestützten Ätzen erfolgt das eigentliche Ätzen in einer Plasmaverarbeitungskammer eines Plasmaverarbeitungssystems. Um das gewünschte Muster auf der Substratoberfläche zu bilden, wird typischerweise eine geeignete Maske (z. B. eine Photoresistmaske) bereitgestellt. Anschließend wird ein Plasma aus einem geeigneten Ätzmittel-Ausgangsgas oder einer Mischung von Gasen gebildet und verwendet, um Bereiche zu ätzen, die nicht durch die Maske geschützt sind, wodurch das gewünschte Muster zurückbleibt.
  • Um die Erläuterung zu erleichtern, zeigt 1A eine vereinfachte Plasmaverarbeitungsvorrichtung 100, die für eine Herstellung von halbleiterbasierten Vorrichtungen geeignet ist. Die vereinfachte Plasmaverarbeitungsvorrichtung 100 enthält eine Waferverarbeitungskammer 102 mit einer elektrostatischen Halterung (ESC) 104. Die Halterung 104 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 106 (d. h. ein Substrat). Ein Kantenring 108 umgibt die Kante der Halterung 104. Bei Ätzprozessen werden mehrere Parameter in der Plasmaverarbeitungskammer 102 genau gesteuert, um Ätzergebnisse mit hochgenauen Toleranzen einzuhalten. Prozessparameter, die Ätzergebnisse beeinflussen, können die Gaszusammensetzung, Plasmaanregung, Plasmaverteilung über dem Wafer 106 usw. enthalten. Da die Ätztoleranz (und die resultierende Leistungsfähigkeit der halbleiterbasierten Vorrichtung) auf derartige Prozessparameter sehr empfindlich ist, ist ihre genaue Steuerung erforderlich.
  • Die Oberfläche des Wafers 106 wird durch ein geeignetes Ätzmittel-Ausgangsgas geätzt, das in der Plasmaverarbeitungskammer 102 freigesetzt wird. Das Ätzmittel-Ausgangsgas kann durch einen Sprühkopf freigesetzt werden. Das Ätzmittel-Ausgangsgas kann außerdem durch andere Mechanismen freigesetzt werden wie z. B. über einen Gasring, der in der Kammer angeordnet ist, oder über Anschlüsse, die in die Wände der Waferverarbeitungskammer 102 eingebaut sind. Bei ionengestützten Ätzprozessen zündet Hochfrequenzleistung (HF-Leistung), die dem Sprühkopf zugeführt wird, das Ätzmittel-Ausgangsgas, wodurch während des Ätzprozesses eine Plasmawolke ("Plasma") über dem Wafer 106 gebildet wird. Es sollte angemerkt werden, dass andere Mittel zur Plasmaanregung außerdem verwendet werden können. Die Anwendung von Mikrowellenenergie, die Verwendung von Induktionsspulen, die Einleitung einer Welle, die durch eine Antenne angeregt wird, oder eine kapazitive Kopplung mit dem Sprühkopf können außerdem verwendet werden, um das Plasma anzuregen. Bei ionengestützten Ätzprozessen wird die Halterung 104 typischerweise unter Verwendung einer (nicht gezeigten) HF-Leistungsversorgung mit HF-Leistung versorgt.
  • Bei einem ionengestützten Ätzprozess wird die lokale Ätzrate durch die Ionenkonzentration festgelegt. Ionengestützte Ätzprozesse werden typischerweise verwendet, um Ätzungen von Oxiden oder Polysilicium auszuführen. Mit anderen Worten, der Ausdruck durch Ionen gesteuerte/gestützte Ätzprozesse bezeichnet im Allgemeinen Ätzprozesse, bei denen das Ätzen überwiegend durch die physikalische Reaktion der beschleunigten Plasmaionen ("Ionen") mit dem Wafer (Substrat) ermöglicht wird. Anwendungen des ionengestützten Ätzens enthalten z. B. Sputtern, reaktives Ionenätzen (RIE), chemisches Sputtern, chemisch unterstütztes physikalisches Sputtern und physikalisch unterstütztes chemisches Sputtern.
  • Beim ionengestützen Ätzen hat das Anlegen von HF-Leistung an der Halterung 104 (sowie an den Sprühkopf) die Bildung eines elektrischen Felds und demzufolge einer Abschirmung über dem Wafer 106 zur Folge. Das elektrische Feld, das mit der Abschirmung 112 verbunden ist, unterstützt die Beschleunigung von Ionen zur Deckfläche des Wafers 106. Im Idealfall kollidieren die beschleunigten Ionen während des Ätzprozesses unter einem Winkel, der im Wesentlichen rechtwinklig ist (d. h. im Wesentlichen eine Normale ist oder etwa 90 Grad beträgt), in Bezug auf die Oberfläche des Wafers 106. Die beschleunigten Ionen, die mit dem Wafer 106 kollidieren, wirken in der Weise, dass sie den Wafer 106 "physikalisch" ätzen.
  • Der Kantenring 108 ist ein Isolatormaterial, das auf einem elektrisch schwebenden Potential ist (d. h. nicht mit HF-Leistung versorgt). Der Kantenring 108 wird verwendet, um die Kante der Halterung 104 z. B. während der Ätzprozesse vor einem Ionenbeschuss zu schützen. Der Kantenring 108 kann außerdem dabei helfen, den Ionenbeschuss in Bezug auf den Wafer 106 zu fokussieren. Wie in 1A gezeigt ist, kann die Halterung 104 von einer inneren Oberfläche 114 des Kantenrings 108 umgeben sein. Die innere Oberfläche 114 liegt ebenfalls innerhalb der äußeren Kante des Wafers 106.
  • Eine äußere Oberfläche 116 des Kantenrings 108 erstreckt sich über die äußere Kante des Wafers 106 hinaus. Ein oberer Ab schnitt der inneren Oberfläche 114 des Kantenrings 108 ist nicht nur zu der Halterung 104, sondern auch zum Wafer 106 benachbart. Herkömmlich liegt eine Deckfläche 118 des Kantenrings 108 unterhalb der Deckfläche des Wafers 106 oder auf der gleichen Ebene wie diese.
  • Ein Hauptproblem, das mit ionengestützten Ätzprozessen unter Verwendung einer herkömmlichen Plasmaverarbeitungsvorrichtung verbunden ist, besteht darin, dass die Ätzrate über dem Wafer 106 nicht gleichförmig ist. Insbesondere ist die Ätzrate an Stellen nahe an den Kanten des Wafers bedeutend höher als die Ätzrate an Punkten nahe am Zentrum des Wafers. 1B veranschaulicht einen Querschnitt des Wafers 106 nach Ätzprozessen, bei denen die Ätztiefe an einem Umfangsabschnitt 120 des Wafers 106 größer ist als an einem Mittelabschnitt 122 des Wafers 106.
  • Zur nicht gleichförmigen Ätzrate trägt hauptsächlich die ungleichförmige Dicke der Abschirmung 112 über der Oberfläche des Wafers 106 bei. Wie in 1A dargestellt ist, ist die Dicke der Abschirmung 112 (oder die Plasmadicke an der Grenze der Abschirmung) in dem Mittelabschnitt 120 des Wafers 106 bedeutend dicker als die Dicke (Dichte) der Abschirmung 112 am Umfangsabschnitt 116 des Wafers 106. Das heißt, in der Umgebung des Bereichs mit elektronisch schwebendem Potential über dem Kantenring 108 "krümmt" sich die Abschirmung nahe am Umfang des Wafers 106. Die Krümmung der Abschirmung um den Umfang des Wafers 106 bewirkt, dass eine verhältnismäßig größere Anzahl von Ionen während ionengestützten Ätzprozessen nahe am Umfang des Wafers 106 kollidieren. Eine höhere Kollisionsrate nahe am Umfang hat verhältnismäßig höhere Ätzraten nahe am Umfang des Wafers zur Folge (siehe 1B).
  • Ein zusätzliches Problem wird durch die Krümmung der Abschirmung bewirkt. Insbesondere induziert die Krümmung der Ab schirmung nahe am Umfang des Wafers 106, dass die Ionen unter Winkeln kollidieren, die in Bezug auf die Oberfläche des Wafers 106 nicht im Wesentlichen keine rechten Winkel sind (d. h. im Wesentlichen keine Normale darstellen oder etwa 90 Grad betragen). Bei ionengestützten Ätzprozessen tragen außerdem Ionenkollisionen unter derartigen nicht rechtwinkligen Winkeln zu höhere Ätzraten bei. Des Weiteren haben die nicht rechtwinkligen Winkel der Ionenkollision nahe an den Kanten eine unerwünschte "Neigungs"-Wirkung auf die auf dem Wafer 106 geätzten Merkmale (z. B. Einschnitte; Durchgangslöcher oder Leitungen) zur Folge. Ein Neigen bezeichnet im Allgemeinen eine unerwünschte Wirkung während des Ätzens, wodurch eine oder mehrere Seiten eines Merkmals im Wesentlichen nicht senkrecht zur Oberfläche des Wafers verlaufen. Dabei erzeugt die "Neigungs"-Wirkung am Umfang des Wafers 1206 ein asymmetrisches Merkmal. Merkmale sollen symmetrisch sein, deswegen sind asymmetrische Merkmale unerwünscht und können ernste Probleme bewirken, die einen hergestellten integrierten Schaltkreis im Wesentlichen unbrauchbar machen.
  • Eine mögliche Lösung, die sich einigen Problemen zuwendet, die mit der Ungleichförmigkeit von Ätzraten in ionengestützten Ätzprozessen verbunden sind, besteht darin, die Halterung zu vergrößern, so dass sie sich über die Kanten des Wafers hinaus erstreckt. Eine Vergrößerung der Halterung würde die Krümmung der Abschirmung wirkungsvoll über die Kanten des Wafers hinaus verschieben. Das kann eine brauchbare Lösung für rein chemische Ätzanwendungen sein. Diese Lösung wäre jedoch nicht brauchbar für ionengestützte Ätzprozesse, da der verlängerte Abschnitt der Halterung ebenfalls den Ionen und dem Ätzprozess ausgesetzt wäre. Das Aussetzen der Halterung kann Partikel- und/oder Schwermetallverunreinigungen während der ionengestützten Ätzprozesse bewirken. Die erweiterten Abschnitte der Halterung würden außerdem wesentlich höheren Ätzraten ausgesetzt sein, so dass sich die Probleme, die mit der Verunreinigung verbunden sind, verstärken. Des Weiteren können die höheren Ätzraten an den freiliegenden Abschnitten der Halterung die Halterung rasch beeinträchtigen, was häufig zur Ersetzung der Halterung führen kann, die als Verschleißteil ein teures Teil darstellt.
  • Um einige der Probleme, die mit der Ungleichförmigkeit der Ätzrate bei ionengestützten Ätzprozessen verbunden sind, zu beschränken, kann es möglich sein, die Verteilung des Plasmas über dem Wafer zu ändern. Es kann z. B. ein herkömmlicher "Fokussierring" über der Abschirmung angeordnet werden. Es wird angenommen, dass bei dem Versuch, das Plasma auf dem Wafer zu fokussieren, ein herkömmlicher Fokussierring die Ionendichte (Plasma), die über die Kanten eines Wafers verteilt ist, verringert. Im Erfolgsfall könnte die Reduzierung der Plasmaverteilung eine Verringerung der Ätzraten nahe am Umfang des Wafers zur Folge haben (d. h. die Anzahl von Ionen, die nahe an den Kanten kollidieren, würde verringert). Die Verwendung eines externen Elements, wie etwa ein Fokussierring, kann die Wirkung der Krümmung der Abschirmung geringfügig ausgleichen. Die Einführung eines weiteren Elements in den Ionenätzprozess kann jedoch neue Probleme hervorrufen, die mit einer Verunreinigung und/oder kostenaufwendigen Verschleißteilen verbunden sind. Außerdem kann die Verwendung eines herkömmlichen Fokussierrings bei einigen Ionenätzanwendungen überhaupt nicht machbar sein.
  • Im Hinblick auf das Vorhergehende besteht ein Bedarf an verbesserten Verfahren und Vorrichtungen, um die Gleichförmigkeit der Ätzrate bei ionengestützten Prozessen zu verbessern.
  • Das Dokument WO99/14788 offenbart eine Plasmaverarbeitungskammer mit einer mit HF-Leistung versorgten Halterung und einem HF-gekoppelten Kantenring benachbart zur Kante des Substrats.
  • Das Dokument EP-A-066049 offenbart eine Plasmaverarbeitungskammer mit einer mit HF-Leistung versorgten Halterung und einem genuteten Kantenring benachbart zur Kante des Substrats.
  • Allgemein gesagt, die Erfindung bezieht sich auf eine Plasmaverarbeitungskammer für eine ionengestützte Ätzverarbeitung. Die Vorrichtung wird betrieben, um die Gleichförmigkeit der Ätzrate über einem Substrat (Wafer) zu verbessern.
  • Gemäß der vorliegenden Erfindung wird eine Plasmaverarbeitungskammer nach Anspruch 1 geschaffen.
  • Die Erfindung besitzt zahlreiche Vorteile. Ein Vorteil der Erfindung besteht darin, dass die Gleichförmigkeit der Ätzrate über einer Substratfläche wesentlich verbessert wird. Ein weiterer Vorteil der Erfindung besteht darin, dass eine wesentliche Verbesserung der Gleichförmigkeit der Ätzrate erreicht wird, ohne dass eine Gefahr der Verunreinigung der Plasmaverarbeitungskammer besteht. Ein weiterer Vorteil besteht darin, dass eine Neigung von geätzten Merkmalen im Wesentlichen eliminiert werden kann.
  • Weitere Aspekte und Vorteile der Erfindung werden aus der folgenden genauen Beschreibung deutlich, die in Verbindung mit der beigefügten Zeichnung erfolgt, die anhand eines Beispiels die Prinzipien der Erfindung erläutert.
  • Die vorliegende Erfindung wird durch die folgende genaue Beschreibung in Verbindung mit der beigefügten Zeichnung leicht verstanden, wobei gleiche Bezugszeichen gleiche Bauelemente bezeichnen und in der:
  • 1A eine vereinfachte Plasmaverarbeitungsvorrichtung 100 darstellt, die für die Herstellung von halbleiterbasierten Vorrichtungen geeignet ist;
  • 1B einen Querschnitt eines Wafers nach Ätzprozessen veranschaulicht, wobei die geätzte Tiefe an einem Umfangsabschnitt des Wafers größer ist als an einem Mittelabschnitt des Wafers;
  • 2 eine Plasmaverarbeitungsvorrichtung veranschaulicht, die einen erhöhten Kantenring enthält;
  • 3 eine Plasmaverarbeitungsvorrichtung 300 veranschaulicht, die einen genuteten Kantenring enthält;
  • 4 eine Plasmaverarbeitungsvorrichtung 400 veranschaulicht, die einen inneren HF-gekoppelten Kantenring und einen äußeren Kantenring enthält;
  • 5 eine Plasmaverarbeitungsvorrichtung 500 veranschaulicht, die einen HF-Koppler, einen inneren HF-gekoppelten Kantenring und einen äußeren Kantenring gemäß einer Ausführungsform der Erfindung enthält; und
  • 6 einen Abschnitt eines Querschnitts einer Plasmaverarbeitungsvorrichtung 600 veranschaulicht, die dielektrische Füllstoffe enthält.
  • GENAUE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung betrifft eine Plasmaverarbeitungskammer für eine ionengestützte Ätzverarbeitung. Die Erfindung funktioniert in der Weise, dass sie die Gleichförmigkeit der Ätzrate über einem Substrat (Wafer) verbessert. Die Verbesserung der Gleichförmigkeit der Ätzrate, die durch die Erfindung geschaffen wird, verbessert nicht nur die Fertigungsausbeute, sondern ist außerdem kosteneffektiv und birgt keine Gefahr der Verunreinigung durch Partikel und/oder Schwermetalle.
  • Eine Ausführungsform der Erfindung wird im Folgenden unter Bezugnahme auf 5 erläutert. Ein Fachmann wird jedoch leicht anerkennen, dass die genaue Beschreibung, die hier in Bezug auf die Zeichnung angegeben ist, lediglich für Erläuterungszwecke dient, da die Erfindung durch die Ansprüche definiert ist.
  • 2 veranschaulicht eine Plasmaverarbeitungsvorrichtung 200. Die Plasmaverarbeitungsvorrichtung 200 enthält eine Waferverarbeitungskammer 202 mit einer elektrostatischen Halterung (ESC) 204. Die Halterung 204 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 206 (d. h. ein Substrat). Ein erhöhter Kantenring 208 begrenzt die Kante der Halterung 204 und erstreckt sich über die Deckfläche des Wafers 206 hinaus nach oben.
  • Der erhöhte Kantenring 208 ist typischerweise ein Isolatormaterial, das auf einem elektrisch schwebenden Potential ist (d. h. nicht mit HF-Leistung versorgt). Der erhöhte Ring 208 wird verwendet, um die Kante der Halterung 204 vor einem Ionenbeschuss wie z. B. während Ätzprozessen abzuschirmen. Wie in 2 gezeigt ist, ist die Halterung 204 von einer inneren Oberfläche 214 des Kantenrings 208 umgeben. Die innere Oberfläche 214 liegt ebenfalls innerhalb der äußeren Kante des Wafers 206.
  • Eine äußere Oberfläche 216 des Kantenrings 208 erstreckt sich über die äußere Kante des Wafers 206 hinaus. Ein oberer Abschnitt der inneren Oberfläche 214 des erhöhten Kantenrings 208 enthält einen ausgesparten Bereich 218. Der Wafer 206 sitzt in dem ausgesparten Bereich 218 und bedeckt einen Teil des oberen Abschnitts der inneren Oberfläche 114. Eine Deck fläche 220 des erhöhten Kantenrings 208 liegt um einen vorbestimmten Abstand D über einer Deckfläche des Wafers 206. Der vorbestimmte Abstand D ändert sich in Abhängigkeit von der Realisierungsform und besonderer Prozesse, die ausgeführt werden. Der vorbestimmte Abstand D liegt typischerweise in der Größenordnung von 1 bis 10 Millimetern. Bei Ätzprozessen werden mehrere Parameter in der Waferverarbeitungskammer 202 genau gesteuert, um Ätzergebnisse mit hochgenauer Toleranz aufrechtzuerhalten. Prozessparameter, die Ätzergebnisse festlegen, können Gaszusammensetzung, Plasmaanregung, Plasmaverteilung über dem Wafer 206 usw. enthalten. Da die Ätztoleranz (und die resultierende Leistungsfähigkeit der halbleiterbasierten Vorrichtung) auf derartige Prozessparameter sehr empfindlich ist, ist ihre genaue Steuerung erforderlich.
  • Die Oberfläche des Wafers 206 wird durch ein geeignetes Ätzmittel-Ausgangsgas geätzt, das in der Waferverarbeitungskammer 202 freigesetzt wird. Das Ätzmittel-Ausgangsgas kann über einen Sprühkopf 210 freigesetzt werden. Das Ätzmittel-Ausgangsgas kann außerdem durch andere Mechanismen wie z. B. einen Gasring, der in der Waferverarbeitungskammer 202 angeordnet ist, oder über Anschlüsse, die in die Wände der Waferverarbeitungskammer 202 eingebaut sind, freigesetzt werden. Während ionengestützten Ätzprozessen zündet Hochfrequenzleistung (HF-Leistung), die an den Sprühkopf 210 geliefert wird, das Ätzmittel-Ausgangsgas, wodurch während Ätzprozessen eine Plasmawolke ("Plasma") über dem Wafer 206 gebildet wird. Bei ionengestützten Ätzprozessen wird die Halterung 204 typischerweise unter Verwendung einer HF-Leistungsquelle (nicht gezeigt) mit HF-Leistung versorgt.
  • In einem ionengestützten Ätzprozess wird die lokale Ätzrate durch die Ionenkonzentration bestimmt. Ionengestützte Ätzprozesse werden typischerweise verwendet, um Ätzungen von Oxiden oder Polysilicium auszuführen. Mit anderen Worten, ionen gesteuerte/ionengestützte Ätzprozesse bezeichnen im Allgemeinen Ätzprozesse, bei denen das Ätzen vorwiegend durch die physikalische Reaktion der beschleunigten Plasmaionen ("Ionen") mit dem Wafer (Substrat) ermöglicht wird. Zu ionengestützte Ätzanwendungen gehören z. B. das Sputtern, reaktives Ionenätzen (RIE), chemisches Sputtern, chemisch unterstütztes physikalisches Sputtern und physikalisch unterstütztes chemisches Sputtern.
  • Bei ionengestützten Ätzen hat das Anlegen von HF-Leistung an der Halterung 204 (sowie am Sprühkopf 210) die Bildung eines elektrischen Felds und demzufolge einer Abschirmung 212 über dem Wafer 206 zur Folge. Das elektrische Feld, das mit der Abschirmung 212 verbunden ist, unterstützt die Beschleunigung von Ionen zur Deckfläche des Wafers 206. Der erhöhte Kantenring 208 erstreckt sich über die Deckfläche des Wafers 206 hinaus nach oben, wie oben angemerkt wurde. Durch die Ersteckung über die Deckfläche des Wafers 206 führt der erhöhte Kantenring 208 eine Korrekturaktion an der Abschirmung 212 aus. In einer Ausführungsform wird insbesondere die Dicke (oder die Dichte) der Abschirmung 212 nahe am Umfang des Wafers 206 im Wesentlichen zur gleichen Dicke (Dichte) wie am Mittelabschnitt des Wafers 206. Es wird angemerkt, dass die resultierende Abschirmung 212 unter Verwendung des erhöhten Kantenrings 208 über dem Wafer 206 im Wesentlichen gleichförmig gemacht werden kann. Im Vergleich zur Abschirmung 112 von 1A ist somit die Abschirmung 212 wesentlich verbessert. Folglich ist wegen der gleichförmigen Dicke (Dichte) der Abschirmung 212 die Kollisionsrate von Ionen mit der Oberfläche des Wafers 206 über die gesamte Oberfläche des Wafers 206 wesentlich gleichförmiger als jene, die durch herkömmliche Lösungsansätze erreicht wird. Des Weiteren ist der Winkel, unter dem die Ionen mit der Oberfläche des Wafers 206 kollidieren, nicht nur an inneren Bereichen, sondern auch an Umfangsbereichen des Wafers 206 im Wesentlichen ein rechter Winkel. Demzufolge ist die Ätzrate über die gesamte Oberfläche des Wafers 206 wesentlich gleichförmiger als jene, die herkömmlich erreicht wird, und bei geätzten Merkmalen an den Umfangsbereichen treten keine "Neigungs"-Probleme auf.
  • 3 veranschaulicht eine Plasmaverarbeitungsvorrichtung 300.
  • Die Plasmaverarbeitungsvorrichtung 300 enthält eine Plasmaverarbeitungskammer 302 mit einer elektrostatischen Halterung (ESC) 304. Die Halterung 304 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 306 (d. h. ein Substrat). Ein genuteter Kantenring 308 umgibt die Kante der Halterung 304.
  • Der genutete Kantenring 308 ist typischerweise aus einem Isolatormaterial, das auf einem schwebenden elektrischen Potential ist (d. h. nicht mit HF-Leistung versorgt). Der genutete Kantenring 308 wird verwendet, um die Kante der Halterung 304 vor einem Ionenbeschuss wie z. B. während Ätzprozessen zu schützen. Wie in 3 gezeigt ist, ist die Halterung 304 von einer inneren Oberfläche 310 des Kantenrings 308 umgeben. Die innere Oberfläche 310 liegt außerdem innerhalb der äußeren Kante des Wafers 306. Eine äußere Oberfläche 312 des genuteten Kantenrings 308 erstreckt sich über die äußere Kante des Wafers 306 hinaus. In einer Ausführungsform befindet sich eine obere Oberfläche 314 des genuteten Kantenrings 308 im Wesentlichen auf derselben Ebene wie eine obere Oberfläche 316 des Wafers 306. Eine obere Oberfläche des genuteten Kantenrings 308, die sich benachbart zur Kante des Wafers 306 befindet, hat jedoch einen genuteten Bereich 318. Wie in 3 gezeigt ist, ist der genutete Bereich 318 durch einen ersten geneigten Abschnitt 320, einen zweiten geneigten Abschnitt 322 und eine Bodeneinkerbung 324, die den ersten und den zweiten geneigten Abschnitt 320 und 322 verbindet, defi niert. Die geneigte Oberfläche 320 verbindet die obere Oberfläche 314 mit dem teilweise überdeckten Bereich 322.
  • Wie oben erläutert wurde, hat das Anlegen von HF-Leistung an die Halterung 306 die Bildung eines elektrischen Felds und demzufolge eine Abschirmung über dem Wafer 306 zur Folge. Das elektrische Feld, das mit der Abschirmung verbunden ist, unterstützt die Beschleunigung von Ionen zu der Deckfläche des Wafers 306. Der genutete Kantenring 308 stellt den genuteten Bereich 318 bereit, der im Wesentlichen unter der Kante des Wafers 306 liegt. Wie in 3 dargestellt ist, kann sich der genutete Bereich 318 an der Kante des Wafers außerdem weiter unter die Bodenfläche des Wafers 306 erstrecken. Bei einer Alternative könnte sich der genutete Bereich lediglich etwa zur Bodenfläche des Wafers 306 erstrecken.
  • Durch das Bereitstellen eines genuteten Bereichs führt der genutete Kantenring 308 eine Korrekturaktion an der Abschirmung über dem Wafer 306 aus. Insbesondere die Dicke (oder Dichte) der Abschirmung nahe am Umfang (an den Kanten) des Wafers erhält einen Wert, der wesentlich näher an der Dicke (Dichte) der Abschirmung direkt über der Halterung 304 liegt. Es wird vermutet, dass der genutete Bereich des genuteten Kantenrings 308 die Abschirmung wirkungsvoll ausdehnt, so dass sie über der Kante des Wafers 306 flacher wird.
  • Als ein Ergebnis der verbesserten Gleichförmigkeit der Dicke (Dichte) der Abschirmung über dem Wafer 306 ist die Kollisionsrate von Ionen mit der Oberfläche des Wafers 306 über der gesamten Oberfläche des Wafers 306 gleichförmiger als jene, die durch herkömmliche Lösungsansätze erreicht wird. Des Weiteren ist der Winkel, unter dem die Ionen mit der Oberfläche des Wafers 306 kollidieren, am Kantenbereich des Wafers in stärkerem Maße ein rechter Winkel als der Winkel, der durch die Plasmaverarbeitungsvorrichtung 100 in 1A erreicht wird. Demzufolge ist die Ätzrate über die gesamte Oberfläche des Wafers 306 gleichförmiger als die herkömmlich erreichte Rate und bei geätzten Merkmalen treten an den Umfangsbereichen keine "Neigungs"-Probleme auf.
  • 4 veranschaulicht eine Plasmaverarbeitungsvorrichtung 400.
  • Die Plasmaverarbeitungsvorrichtung 400 enthält eine Waferverarbeitungskammer 402 mit einer elektrostatischen Halterung (ESC) 404. Die Halterung 404 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 406 (d. h. ein Substrat). Ein innerer HF-gekoppelter Kantenring 408 begrenzt eine Kerbe 410 der Halterung 404 und schafft einen HF-gekoppelten Bereich, der sich über die Kanten des Wafers 406 hinaus erstreckt. Ein äußerer Kantenring 412 begrenzt den inneren HF-gekoppelten Kantenring 408 und eine äußere Kante der Halterung 404.
  • Der innere HF-gekoppelte Kantenring 408 wird verwendet, um die Kerbe 410 der Halterung 404 vor einem Ionenbeschuss wie z. B. während Ätzprozessen zu schützen. Wie in 4 gezeigt ist, befindet sich die Kerbe 410 der Halterung 404 benachbart zu einer inneren Oberfläche 414 und einer Bodenfläche 416 des inneren HF-gekoppelten Kantenrings 408. Die innere Oberfläche 414 liegt ebenfalls innerhalb der äußeren Kante des Wafers 406. Eine äußere Oberfläche 418 des inneren HF-gekoppelten Kantenrings 408 erstreckt sich über die äußere Kante des Wafers 406 und über eine äußere Kante 420 der Halterung 404 hinaus. Ein oberer Abschnitt der inneren Oberfläche 414 des HF-gekoppelten Kantenrings 408 enthält einen ausgesparten Bereich 414. Der Wafer 406 sitzt in dem ausgesparten Bereich 414 und überdeckt den Saum zwischen der inneren Oberfläche 414 des inneren HF-gekoppelten Kantenrings 408 und der äußeren Oberfläche der Halterung 404, die sich benachbart zu dem inneren HF-gekoppelten Kantenring 408 befindet. Eine Deckfläche 422 des inneren HF-gekoppelten Kantenrings 408 befindet sich im Wesentlichen in derselben Höhe wie eine Deckfläche des Wafers 406. Die äußere Oberfläche 418 des inneren HF-gekoppelten Kantenrings 408 befindet sich in einem vorbestimmten Abstand X von der Kante des Wafers 406. Der vorbestimmte Abstand X kann in Abhängigkeit von der Realisierungsform und speziellen Prozessen, die ausgeführt werden, variieren. Ein Wert von 1 bis 2 Zentimeter ist typischerweise für die meisten Prozesse als der vorbestimmte Abstand X geeignet.
  • Der äußere Kantenring 412 wird verwendet, um die äußere Oberfläche 418 der Halterung 404 abzuschirmen. Die Anordnung des äußeren Kantenrings 412 und des inneren HF-gekoppelten Kantenrings 408 verhindert außerdem jegliche offenen Säume zu der Halterung 404. Das für den äußeren Kantenring 412 verwendete Material ist ein Isolator oder ein dielektrisches Material (z. B. Keramik, Quarz oder Polymer). Das Material für den äußeren Kantenring 412 kann keine wesentliche HF-Kopplung von der Halterung 406 schaffen. Dadurch sollte der äußere Kantenring 412 während der Ätzverarbeitung nicht wesentlich verbraucht werden. Eine Füllerschicht aus dielektrischem (oder Isolator-)Material kann zwischen der Halterung 404 und dem äußeren Kantenring 412 vorgesehen sein, um so sicherzustellen, dass zwischen dem äußeren Kantenring 412 und der Halterung 406 keine HF-Kopplung besteht. Das Material für die Füllerschicht kann z. B. aus einer Vielzahl von geeigneten Materialien ausgewählt sein, zu denen Keramik, Quarz, Teflon oder Polymere gehören.
  • Das Anlegen von HF-Leistung an die Halterung 406 hat die Bildung eines elektrischen Felds und demzufolge einer Abschirmung 424 über dem Wafer 406 zur Folge. Das elektrische Feld, das mit der Abschirmung 424 verbunden ist, unterstützt die Beschleunigung von Ionen zur Deckfläche des Wafers 406. Der innere HF-gekoppelte Kantenring 408 ist aus einem Material hergestellt, das geeignete Eigenschaften besitzt, so dass ein Teil der an die Halterung 404 gelieferten HF-Energie über den inneren HF-gekoppelten Kantenring 408 HF-gekoppelt wird. Der HF-gekoppelte Kantenring 408 kann aus einer Vielzahl von Materialien hergestellt sein, die bei der Plasmaverarbeitung keine Verunreinigung bewirken. Zu Beispielen geeigneter Materialien gehören Halbleitermaterialien (z. B. Siliciumcarbid) oder dielektrische Materialien, wobei die Leitfähigkeit des Materials durch Dotieren oder dergleichen gesteuert werden kann. Das Material des inneren HF-gekoppelten Kantenrings 408 und seine Leitfähigkeit werden in Abhängigkeit von dem gewünschten Grad der HF-Kopplung ausgewählt. Die HF-Kopplung kann typischerweise verbessert werden, indem entweder ein dünnerer innerer HF-gekoppelter Kantenring 408 verwendet wird oder die Leitfähigkeit des Materials, das für den inneren HF-gekoppelten Kantenring 408 verwendet wird, vergrößert wird. Wenn der innere HF-gekoppelte Kantenring 408 beim Ätzen des Wafers 406 geätzt wird, sollte er keine Verunreinigungen erzeugen und sollte kein zu teures Material sein, da eine periodische Ersetzung erforderlich ist. Das Material für den äußeren Kantenring 412 schafft dagegen keine wesentliche HF-Kopplung von der Halterung 406 und deswegen sollte größtenteils keine periodische Ersetzung erforderlich sein.
  • Der HF-gekoppelte Kantenring 408 schafft vorteilhaft einen mit HF-Leistung gekoppelten Bereich, der sich über die Kante des Wafers 406 hinaus erstreckt, so dass die resultierende Abschirmung 424 eine im Wesentlichen gleichförmige Dicke über die gesamte Oberfläche des Wafers 406, einschließlich über die Kante des Wafers 406 besitzt. Durch das Vorsehen eines erweiterten mit HF-Leistung gekoppelten Bereichs führt der HF-gekoppelte Kantenring 408 über dem Wafer 406 eine Korrekturaktion an der Abschirmung 424 aus. Insbesondere die Dicke (oder Dichte) der Abschirmung 424 nahe am Umfang (an den Kan ten) des Wafers wird im Wesentlichen gleich der Dicke (oder Dichte) der Abschirmung 424 direkt über der Halterung 406. Es wird angemerkt, dass die resultierende Dicke (Dichte) der Abschirmung 424 die Gleichförmigkeit der Abschirmung 424 über dem Wafer 406 wesentlich verbessert. Im Vergleich zu der Abschirmung 112 von 1A ist somit die Abschirmung 424 über dem Wafer 406 wesentlich besser.
  • Als ein Ergebnis der gleichförmigen Dicke (Dichte) der Abschirmung 424 über dem Wafer 406 ist die Kollisionsrate von Ionen mit der Oberfläche des Wafers 406 über der gesamten Oberfläche des Wafers 406 wesentlich gleichförmiger als jene, die durch herkömmliche Lösungsansätze erreicht wird. Des Weiteren ist der Winkel, unter dem die Ionen mit der Oberfläche des Wafers 406 kollidieren, im Wesentlichen nicht nur an inneren Bereichen, sondern auch an Umfangsbereichen des Wafers 406 ein rechter Winkel. Demzufolge ist die Ätzrate über die gesamte Oberfläche des Wafers 406 gleichförmiger als jene, die herkömmlich erreicht wird, und bei geätzten Merkmalen an den Umfangsbereichen treten keine "Neigungs"-Probleme auf.
  • 5 veranschaulicht eine erfindungsgemäße Plasmaverarbeitungsvorrichtung.
  • Die Plasmaverarbeitungsvorrichtung 500 enthält eine Waferverarbeitungskammer 502 mit einer elektrostatischen Halterung (ESC) 504. Die Halterung 504 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 506 (d. h. ein Substrat). Ein innerer HF-gekoppelter Kantenring 508 begrenzt eine Kante 510 der Halterung 504 und schafft einen HF-gekoppelten Bereich, der sich über die Kanten des Wafers 506 hinaus erstreckt. Ein äußerer Kantenring 512 begrenzt den inneren HF-gekoppelten Kantenring 508 und eine äußere Kante der Halterung 504. Wie in 5 gezeigt ist, begrenzt der äußere Kantenring 512 außerdem einen HF-Koppler 514.
  • Eine Deckfläche des HF-Kopplers 514 ist direkt unter einer Bodenfläche des inneren HF-gekoppelten Kantenrings 508 positioniert. Der innere HF-gekoppelte Kantenring 508 schirmt den HF-Koppler 514 vor dem Ätzprozess (d. h. vor dem Ionenbeschuss) ab. Der innere HF-gekoppelte Kantenring 508 und der HF-Koppler 514 werden verwendet, um eine Kerbe 516 der Halterung 504 vor einem Ionenbeschuss abzuschirmen.
  • Wie in 5 gezeigt ist, ist der HF-Koppler 514 so positioniert, dass sich die Kerbe 516 der Halterung 504 benachbart zu einer inneren Oberfläche 518 und einer Bodenfläche 520 des HF-Kopplers 514 befindet. Die innere Oberfläche 518 liegt ebenfalls innerhalb der äußeren Kante des Wafers 406. Ähnlich wie der innere HF-gekoppelte Kantenring 508 erstreckt sich eine äußere Oberfläche 522 des HF-Kopplers über die äußere Kante des Wafers 506 und über eine äußere Kante 522 der Halterung 504 hinaus.
  • Der HF-Koppler 514 ist aus einem Material mit geeigneten Eigenschaften hergestellt, so dass ein Teil der HF-Energie, die an die Halterung 504 geliefert wird, an den inneren HF-gekoppelten Kantenring 508 HF-gekoppelt wird. Der HF-Koppler 514 kann aus einer Vielzahl von Material hergestellt sein. Der HF-Koppler 514 bietet vorteilhaft eine größere Flexibilität zum Einstellen des Betrags der Energie, die über die Kanten des Wafers 406 hinaus HF-gekoppelt wird. Das kann durch Auswählen des Materials für den HF-Koppler 514 in Bezug auf das ausgewählte Material für die Halterung 504 und den inneren HF-gekoppelten Kantenring 508 erreicht werden.
  • Der HF-Koppler ist aus einem gut leitenden Material (z. B. Aluminium) hergestellt, das von einer Beschichtung aus dielektrischem Material (z. B. eloxiertes Aluminium) umgeben ist. Die HF-Kopplung kann somit verbessert werden, indem ent weder eine dünnere Schicht der Beschichtung verwendet wird oder die Leitfähigkeit des für den HF-Koppler 514 verwendeten Materials erhöht wird.
  • Wie in 5 gezeigt ist, besitzt ferner der äußere Kantenring 512 einen Überlappungsabschnitt 524, der sich über die Deckfläche des inneren HF-gekoppelten Kantenrings 508 hinaus erstreckt. Der Überlappungsabschnitt 524 schirmt sämtliche offenen Säume ab, die möglicherweise vorhanden sind. Das ergibt einen besseren Schutz für die äußere Oberfläche der Halterung 504 sowie die äußere Oberfläche 522 des HF-Kopplers 514.
  • Wie oben erläutert wurde, hat das Anlegen von HF-Leistung an die Halterung 504 die Bildung eines elektrischen Felds und demzufolge einer Abschirmung über dem Wafer 506 zur Folge. Das elektrische Feld, das mit der Abschirmung verbunden ist, unterstützt die Beschleunigung von Ionen zu der Deckfläche des Wafers. Der innere HF-gekoppelte Kantenring 508 schafft einen HF-gekoppelten Bereich, der sich über die Kante des Wafers 506 hinaus erstreckt, so dass die resultierende Abschirmung über der gesamten Oberfläche des Wafers 506, einschließlich über der Kante des Wafers 506 eine im Wesentlichen gleichförmige Dicke besitzt. Durch das Vorsehen eines erweiterten HF-gekoppelten Bereichs führt der HF-gekoppelte Kantenring 508 eine Korrekturaktion an der Abschirmung über dem Wafer 506 aus. Insbesondere in einer Ausführungsform erhält die Dicke (oder Dichte) der Abschirmung nahe am Umfang (an den Kanten) des Wafers im Wesentlichen den gleichen Wert wie die Dicke (Dichte) der Abschirmung direkt über der Halterung. Wie oben erläutert wurde, verbessert die resultierende Dicke (Dichte) der Abschirmung die Gleichförmigkeit der Abschirmung über dem Wafer 506 wesentlich. Deswegen ist im Vergleich zu der Abschirmung 112 von 1A die Abschirmung über dem Wafer 506 wesentlich verbessert.
  • Als ein Ergebnis der gleichförmigen Dicke (Dichte) der Abschirmung über dem Wafer 506 ist die Kollisionsrate von Ionen mit der Oberfläche des Wafers 506 über der gesamten Oberfläche des Wafers 506 wesentlich gleichförmiger als jene, die durch herkömmliche Lösungsansätze erreicht wird. Des Weiteren ist der Winkel, unter dem die Ionen mit der Oberfläche des Wafers 506 kollidieren, nicht nur in inneren Bereichen, sondern auch in Umfangsbereichen des Wafers 506 im Wesentlichen ein rechter Winkel. Demzufolge ist die Ätzrate über der gesamten Oberfläche des Wafers 506 gleichförmiger als jene, die herkömmlich erreicht wird, und an den Umfangsbereichen treten bei geätzten Merkmalen keine "Neigungs"-Probleme auf.
  • 6 veranschaulicht einen Abschnitt einer Plasmaverarbeitungsvorrichtung 600. Die Plasmaverarbeitungsvorrichtung 600 enthält eine Waferverarbeitungskammer 602 mit einer elektrostatischen Halterung (ESC) 604 (wobei lediglich eine Seite eines Querschnitts gezeigt ist). Die Halterung 604 wirkt als eine Elektrode und unterstützt während der Herstellung einen Wafer 606 (d. h. ein Substrat). Ein innerer HF-gekoppelter Kantenring 608 begrenzt die Kante der Halterung 604 und schafft einen HF-gekoppelten Bereich, der sich über die Kante des Wafers 606 hinaus erstreckt. Ein äußerer Kantenring 610 begrenzt die Kanten des inneren HF-gekoppelten Kantenrings 608. Ein HF-Koppler 612 ist unter dem HF-gekoppelten Kantenring 608 positioniert und begrenzt eine Kante der Halterung 604. Ein dielektrischer Füllstoff 614 ist unter dem inneren HF-gekoppelten Kantenring 608 positioniert und begrenzt den HF-Koppler 612. Eine Bodenfläche des dielektrischen Füllstoffs 614 befindet sich benachbart zu einer oberen Kante der Halterung 604.
  • Ein dielektrischer Füllstoff 614 kann vorteilhaft eine noch größere Flexibilität beim Fokussieren der Menge von HF-Ener gie, die HF-gekoppelt wird, schaffen. Der dielektrische Füllstoff 614 kann die Kopplung in Bezug auf den äußeren Kantenring 610 minimal machen. Der dielektrische Füllstoff 614 kann z. B. aus einem geeigneten Isolatormaterial wie z. B. Keramik, Teflon und Polymer hergestellt sein. Der Umfang der Isolierung kann außerdem gesteuert werden, indem die Dicke des ausgewählten Materials für den dielektrischen Füllstoff 614 gewählt wird.
  • Ein dielektrischer Füllstoff 616 ist unter dem äußeren Kantenring 610 positioniert. Der dielektrische Füllstoff 616 begrenzt eine äußere Kante der Halterung 106. Der dielektrische Füllstoff 616 ist vorteilhaft so positioniert, dass er die HF-gekoppelte Halterung 604 von einem geerdeten Bereich eines äußeren Erdungsring 618 isoliert. Der äußere Erdungsring 618 ist typischerweise in der Nähe einer Wand des Waferverarbeitungssystems 602 positioniert.
  • Wie oben in Bezug auf die 4 und 5 erläutert wurde, wird durch das Vorsehen eines erweiterten HF-gekoppelten Bereichs, der sich über die Kanten des Wafers 606 hinaus erstreckt, eine Korrekturaktion an der Abschirmung über dem Wafer 606 ausgeführt. Demzufolge ist die Ätzrate über der gesamten Oberfläche des Wafers 606 gleichförmiger als jene, die herkömmlich erreicht wird, und an den Umfangsbereichen treten bei geätzten Merkmalen keine "Neigungs"-Probleme auf. Außerdem können durch das Überlappen der Spalte, die in dem System vorhanden sein können, dielektrische Füllstoffe 614 und 616 einen noch besseren Schutz für die Halterung 604 schaffen.
  • Die verschiedenen Kantenringe, die oben erläutert wurden, können unter Verwendung von Material hergestellt werden, das verhältnismäßig preisgünstig ist, und können einfach hergestellt und/oder ersetzt werden. Dieses Material kann aus einer Vielzahl von Materialien ausgewählt werden, die für einen bestimmten Ätzprozess kompatibel sind.
  • Die Erfindung hat zahlreiche Vorteile. Ein Vorteil der Erfindung besteht darin, dass die Gleichförmigkeit der Ätzrate über einer Substratoberfläche wesentlich verbessert ist. Ein weiterer Vorteil der Erfindung besteht darin, dass die wesentliche Verbesserung bei der Gleichförmigkeit der Ätzrate erreicht wird, ohne dass eine Gefahr der Verunreinigung der Verarbeitungskammer besteht. Ein weiterer Vorteil besteht darin, dass ein Neigen bei geätzten Merkmalen im Wesentlichen eliminiert werden kann.
  • Obwohl lediglich eine Ausführungsform der vorliegenden Erfindung genau beschrieben wurde, sollte klar sein, dass die vorliegende Erfindung in vielen anderen spezifischen Formen ausgeführt werden kann, ohne vom Umfang der Erfindung abzuweichen. Deswegen sollten die vorliegenden Beispiele als veranschaulichend und nicht als einschränkend betrachtet werden und die Erfindung sollte nicht auf die hier angegebenen Einzelheiten beschränkt werden, sondern kann im Umfang der beigefügten Ansprüche modifiziert werden.

Claims (8)

  1. Plasmaverarbeitungskammer (502) zum Ätzen eines Substrates (506), wobei das Substrat eine Deckfläche, eine Grundfläche und eine Kante aufweist und die Plasmaverarbeitungskammer enthält: eine mit Hochfrequenz(HF)leistung versorgte Halterung (504), wobei diese mit HF-Leistung versorgte Halterung zumindest einen Abschnitt der Grundfläche des Substrats trägt, und einen inneren HF-gekoppelten Kantenring (508), der über einem Abschnitt der mit HF-Leistung versorgten Halterung und benachbart zu einer Kante des Substrats angeordnet ist, wobei ein HF-Koppler (514) zwischen dem inneren HF-gekoppelten Kantenring und dem Abschnitt der mit HF-Leistung versorgten Halterung angeordnet ist, wobei ein Teil der von der mit HF-Leistung versorgten Halterung gelieferten HF-Energie über den HF-Koppler zu dem inneren HF-gekoppelten Kantenring übertragen wird, dadurch gekennzeichnet, dass der HF-Koppler aus einem leitenden Material besteht, das von einer Schicht aus dielektrischem Material umgeben ist.
  2. Plasmaverarbeitungskammer nach Anspruch 1, bei der der innere HF-gekoppelte Kantenring das Substrat umgibt.
  3. Plasmaverarbeitungskammer nach Anspruch 1 oder 2, bei der das Substrat ein Wafer ist.
  4. Plasmaverarbeitungskammer nach einem der vorigen Ansprüche, wobei die Plasmaverarbeitungskammer weiter einen äußeren Kantenring (512) enthält, der den inneren HF-gekoppelten Kantenring umgibt.
  5. Plasmaverarbeitungskammer nach Anspruch 4, bei der der äußere Kantenring weiter einen Abschnitt der mit HF-Leistung versorgten Halterung umgibt.
  6. Plasmaverarbeitungskammer nach einem der vorigen Ansprüche, bei der der innere HF-gekoppelte Kantenring und der HF-Koppler sich in einem vorbestimmten Abstand von der Kante des Substrats erstrecken.
  7. Plasmaverarbeitungskammer nach einem der vorigen Ansprüche, bei der der HF-Koppler ein Metall mit einer dielektrischen Beschichtung ist.
  8. Plasmaverarbeitungskammer nach Anspruch 7, bei der eine Menge der HF-Energie von der mit HF-Leistung versorgten Halterung über den HF-Koppler an den inneren HF-gekoppelten Kantenring direkt proportional zu der Dicke der dielektrischen Beschichtung ist.
DE60038175T 1999-06-30 2000-06-29 Plasmaätzkammer Expired - Lifetime DE60038175T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US345639 1999-06-30
US09/345,639 US6344105B1 (en) 1999-06-30 1999-06-30 Techniques for improving etch rate uniformity
PCT/US2000/018234 WO2001001445A1 (en) 1999-06-30 2000-06-29 Techniques for improving etch rate uniformity

Publications (2)

Publication Number Publication Date
DE60038175D1 DE60038175D1 (de) 2008-04-10
DE60038175T2 true DE60038175T2 (de) 2009-03-12

Family

ID=23355856

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60044958T Expired - Lifetime DE60044958D1 (de) 1999-06-30 2000-06-29 Plasmaätzkammer
DE60038175T Expired - Lifetime DE60038175T2 (de) 1999-06-30 2000-06-29 Plasmaätzkammer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60044958T Expired - Lifetime DE60044958D1 (de) 1999-06-30 2000-06-29 Plasmaätzkammer

Country Status (9)

Country Link
US (1) US6344105B1 (de)
EP (2) EP1898444B1 (de)
JP (2) JP4792185B2 (de)
KR (1) KR100743872B1 (de)
CN (2) CN100392791C (de)
AU (1) AU5908600A (de)
DE (2) DE60044958D1 (de)
TW (1) TW463235B (de)
WO (1) WO2001001445A1 (de)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) * 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
US6489249B1 (en) * 2000-06-20 2002-12-03 Infineon Technologies Ag Elimination/reduction of black silicon in DT etch
TW506234B (en) * 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6554954B2 (en) * 2001-04-03 2003-04-29 Applied Materials Inc. Conductive collar surrounding semiconductor workpiece in plasma chamber
TWI234417B (en) * 2001-07-10 2005-06-11 Tokyo Electron Ltd Plasma procesor and plasma processing method
DE10143718A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Lagerungsvorrichtung für einen Wafer in einer Plasmaätzanlage
US7041201B2 (en) * 2001-11-14 2006-05-09 Applied Materials, Inc. Sidewall magnet improving uniformity of inductively coupled plasma and shields used therewith
TW200626020A (en) * 2001-12-13 2006-07-16 Tokyo Electron Ltd Ring mechanism, and plasma processor using the ring mechanism
US20030159778A1 (en) * 2002-02-27 2003-08-28 Kunihiko Koroyasu Plasma processing apparatus, protecting layer therefor and installation of protecting layer
US20040000375A1 (en) * 2002-06-27 2004-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etch chamber equipped with multi-layer insert ring
US20040040663A1 (en) * 2002-08-29 2004-03-04 Ryujiro Udo Plasma processing apparatus
US20040112862A1 (en) * 2002-12-12 2004-06-17 Molecular Imprints, Inc. Planarization composition and method of patterning a substrate using the same
DE10260645B3 (de) * 2002-12-23 2004-09-16 Infineon Technologies Ag Kompensationsrahmen zur Aufnahme eines Substrats
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
WO2004095529A2 (en) * 2003-03-21 2004-11-04 Tokyo Electron Limited Method and apparatus for reducing substrate backside deposition during processing
US7049052B2 (en) * 2003-05-09 2006-05-23 Lam Research Corporation Method providing an improved bi-layer photoresist pattern
US20040226516A1 (en) * 2003-05-13 2004-11-18 Daniel Timothy J. Wafer pedestal cover
CN100463112C (zh) * 2003-05-30 2009-02-18 周星工程股份有限公司 一种用于半导体装置的设备
US20060108710A1 (en) * 2004-11-24 2006-05-25 Molecular Imprints, Inc. Method to reduce adhesion between a conformable region and a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US7307118B2 (en) * 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US7157036B2 (en) * 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US7658816B2 (en) 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US7122482B2 (en) 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
US7244336B2 (en) * 2003-12-17 2007-07-17 Lam Research Corporation Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
US7338578B2 (en) * 2004-01-20 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Step edge insert ring for etch chamber
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US20050189068A1 (en) * 2004-02-27 2005-09-01 Kawasaki Microelectronics, Inc. Plasma processing apparatus and method of plasma processing
JP3981091B2 (ja) * 2004-03-01 2007-09-26 株式会社東芝 成膜用リングおよび半導体装置の製造装置
US20050193951A1 (en) * 2004-03-08 2005-09-08 Muneo Furuse Plasma processing apparatus
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7939131B2 (en) 2004-08-16 2011-05-10 Molecular Imprints, Inc. Method to provide a layer with uniform etch characteristics
US7282550B2 (en) * 2004-08-16 2007-10-16 Molecular Imprints, Inc. Composition to provide a layer with uniform etch characteristics
US20060062922A1 (en) * 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
US7578945B2 (en) * 2004-09-27 2009-08-25 Lam Research Corporation Method and apparatus for tuning a set of plasma processing steps
US7138067B2 (en) * 2004-09-27 2006-11-21 Lam Research Corporation Methods and apparatus for tuning a set of plasma processing steps
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
GB0424371D0 (en) * 2004-11-04 2004-12-08 Trikon Technologies Ltd Shielding design for backside metal deposition
JP4336320B2 (ja) * 2005-02-25 2009-09-30 キヤノンアネルバ株式会社 ウエハホルダ
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
KR100714896B1 (ko) * 2005-06-08 2007-05-04 삼성전자주식회사 건식 식각 장치의 포커스 링
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
KR100688747B1 (ko) 2005-06-27 2007-03-02 동부일렉트로닉스 주식회사 웨이퍼 에지 식각 장치 및 방법
US8557351B2 (en) * 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7759407B2 (en) * 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
US8808808B2 (en) 2005-07-22 2014-08-19 Molecular Imprints, Inc. Method for imprint lithography utilizing an adhesion primer layer
US20090229756A1 (en) * 2005-09-22 2009-09-17 Sekisui Chemical Co., Ltd. Plasma processing apparatus
WO2007043528A1 (ja) 2005-10-12 2007-04-19 Matsushita Electric Industrial Co., Ltd. プラズマ処理装置、プラズマ処理方法、及びトレイ
US7651571B2 (en) * 2005-12-22 2010-01-26 Kyocera Corporation Susceptor
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
KR100809957B1 (ko) * 2006-09-20 2008-03-07 삼성전자주식회사 반도체 식각장치
US20080194113A1 (en) * 2006-09-20 2008-08-14 Samsung Electronics Co., Ltd. Methods and apparatus for semiconductor etching including an electro static chuck
US20080110557A1 (en) * 2006-11-15 2008-05-15 Molecular Imprints, Inc. Methods and Compositions for Providing Preferential Adhesion and Release of Adjacent Surfaces
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US8999106B2 (en) * 2007-12-19 2015-04-07 Applied Materials, Inc. Apparatus and method for controlling edge performance in an inductively coupled plasma chamber
US20090194414A1 (en) * 2008-01-31 2009-08-06 Nolander Ira G Modified sputtering target and deposition components, methods of production and uses thereof
US8409355B2 (en) * 2008-04-24 2013-04-02 Applied Materials, Inc. Low profile process kit
US20100101729A1 (en) * 2008-10-28 2010-04-29 Applied Materials, Inc. Process kit having reduced erosion sensitivity
KR101063588B1 (ko) * 2008-11-05 2011-09-07 주식회사 디엠에스 커버 링의 수명을 연장하고 플라즈마 반응기의 식각 성능을향상시키기 위한 구조를 가지는 정전 척 어셈블리
KR101540609B1 (ko) * 2009-02-24 2015-07-31 삼성전자 주식회사 웨이퍼 에지 식각 장치
KR101343502B1 (ko) * 2009-07-24 2013-12-19 엘지디스플레이 주식회사 코팅장비의 코터 척
WO2011058851A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 ドライエッチング装置およびドライエッチング方法
JP6285620B2 (ja) * 2011-08-26 2018-02-28 新光電気工業株式会社 静電チャック及び半導体・液晶製造装置
US9376752B2 (en) * 2012-04-06 2016-06-28 Applied Materials, Inc. Edge ring for a deposition chamber
KR20140101996A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 기판 지지유닛 및 이를 구비한 플라즈마 식각장치
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
WO2015116245A1 (en) * 2014-01-30 2015-08-06 Applied Materials, Inc. Gas confiner assembly for eliminating shadow frame
US10242848B2 (en) * 2014-12-12 2019-03-26 Lam Research Corporation Carrier ring structure and chamber systems including the same
JP2016184610A (ja) * 2015-03-25 2016-10-20 株式会社東芝 上部電極、エッジリングおよびプラズマ処理装置
US10903055B2 (en) * 2015-04-17 2021-01-26 Applied Materials, Inc. Edge ring for bevel polymer reduction
JP6570971B2 (ja) * 2015-05-27 2019-09-04 東京エレクトロン株式会社 プラズマ処理装置およびフォーカスリング
KR102424818B1 (ko) * 2015-05-27 2022-07-25 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 포커스 링
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
JP6888007B2 (ja) * 2016-01-26 2021-06-16 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウェハエッジリングの持ち上げに関する解決
CN107316795B (zh) * 2016-04-26 2020-01-03 北京北方华创微电子装备有限公司 一种聚焦环和等离子体处理装置
US10163642B2 (en) * 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and tool of manufacture
JP2018006299A (ja) 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20180122670A1 (en) * 2016-11-01 2018-05-03 Varian Semiconductor Equipment Associates, Inc. Removable substrate plane structure ring
US10032661B2 (en) 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
KR102205922B1 (ko) * 2017-03-31 2021-01-22 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 공정에서의 워크피스 상의 재료 증착 방지
KR101966793B1 (ko) * 2017-05-17 2019-04-09 세메스 주식회사 기판 지지 유닛 및 그를 포함하는 기판 처리 장치
JP6966286B2 (ja) * 2017-10-11 2021-11-10 東京エレクトロン株式会社 プラズマ処理装置、フォーカスリングの昇降制御方法およびフォーカスリングの昇降制御プログラム
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
KR102089949B1 (ko) * 2017-10-20 2020-03-19 세메스 주식회사 기판 처리 장치 및 기판 처리 장치의 부품
JP2022502867A (ja) * 2018-10-18 2022-01-11 ラム リサーチ コーポレーションLam Research Corporation ベベルエッチャ用の下側プラズマ排除区域リング
JP7117734B2 (ja) * 2018-12-06 2022-08-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11551965B2 (en) * 2018-12-07 2023-01-10 Applied Materials, Inc. Apparatus to reduce polymers deposition
KR102647177B1 (ko) * 2019-02-11 2024-03-15 삼성전자주식회사 플라즈마 처리 장치
EP3987081A4 (de) * 2019-06-18 2023-07-05 Lam Research Corporation Trägerringmaterial mit reduziertem durchmesser für substratverarbeitungssysteme
TW202101647A (zh) * 2019-06-20 2021-01-01 美商康寧公司 用於產線後段處理的載具
KR102214333B1 (ko) 2019-06-27 2021-02-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
CN112885690B (zh) * 2019-11-29 2023-10-20 中微半导体设备(上海)股份有限公司 一种等离子体处理装置
CN112992631B (zh) * 2019-12-16 2023-09-29 中微半导体设备(上海)股份有限公司 一种下电极组件,其安装方法及等离子体处理装置
CN111312630A (zh) * 2020-03-05 2020-06-19 锐捷光电科技(江苏)有限公司 一种单一密封皮圈对于蚀刻均匀性的改善方法
JP7398988B2 (ja) * 2020-03-13 2023-12-15 東京エレクトロン株式会社 スパッタ装置
KR102177146B1 (ko) * 2020-04-10 2020-11-10 비씨엔씨 주식회사 플라즈마 공정 챔버용 엣지링
US11380575B2 (en) * 2020-07-27 2022-07-05 Applied Materials, Inc. Film thickness uniformity improvement using edge ring and bias electrode geometry
CN113921365B (zh) * 2021-09-29 2024-03-26 北京北方华创微电子装备有限公司 半导体工艺设备及其边缘保护机构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501948B2 (ja) * 1990-10-26 1996-05-29 三菱電機株式会社 プラズマ処理方法及びプラズマ処理装置
JPH0529270A (ja) * 1991-07-23 1993-02-05 Tokyo Electron Ltd マグネトロンプラズマ処理装置
KR100297358B1 (ko) * 1991-07-23 2001-11-30 히가시 데쓰로 플라즈마에칭장치
US5411624A (en) * 1991-07-23 1995-05-02 Tokyo Electron Limited Magnetron plasma processing apparatus
US5662770A (en) 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
JP2638443B2 (ja) 1993-08-31 1997-08-06 日本電気株式会社 ドライエッチング方法およびドライエッチング装置
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
US5463525A (en) 1993-12-20 1995-10-31 International Business Machines Corporation Guard ring electrostatic chuck
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
JP2659919B2 (ja) 1994-01-13 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション プラズマの不均一性を補正するプラズマ装置
US5891348A (en) 1996-01-26 1999-04-06 Applied Materials, Inc. Process gas focusing apparatus and method
JPH09213683A (ja) * 1996-02-07 1997-08-15 Sony Corp プラズマエッチング装置
US6113731A (en) * 1997-01-02 2000-09-05 Applied Materials, Inc. Magnetically-enhanced plasma chamber with non-uniform magnetic field
JP4602545B2 (ja) * 1997-09-16 2010-12-22 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピース用シュラウド
US6074488A (en) 1997-09-16 2000-06-13 Applied Materials, Inc Plasma chamber support having an electrically coupled collar ring
US6039836A (en) 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
KR100258984B1 (ko) * 1997-12-24 2000-08-01 윤종용 건식 식각 장치
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring

Also Published As

Publication number Publication date
CN100392791C (zh) 2008-06-04
CN101241846A (zh) 2008-08-13
EP1198821A1 (de) 2002-04-24
AU5908600A (en) 2001-01-31
KR20020041340A (ko) 2002-06-01
DE60044958D1 (de) 2010-10-21
TW463235B (en) 2001-11-11
CN101241846B (zh) 2010-08-11
EP1898444B1 (de) 2010-09-08
JP2011014943A (ja) 2011-01-20
CN1373899A (zh) 2002-10-09
EP1898444A1 (de) 2008-03-12
US6344105B1 (en) 2002-02-05
KR100743872B1 (ko) 2007-07-30
DE60038175D1 (de) 2008-04-10
EP1198821B1 (de) 2008-02-27
WO2001001445A1 (en) 2001-01-04
JP2003503841A (ja) 2003-01-28
JP4792185B2 (ja) 2011-10-12

Similar Documents

Publication Publication Date Title
DE60038175T2 (de) Plasmaätzkammer
DE102009014067B4 (de) Plasmabearbeitungsvorrichtung
DE4114752C2 (de) Plasmabearbeitungsverfahren und -vorrichtung
DE69625974T2 (de) Verfahren und Struktur zur Verbesserung der Flüssigkeitsströmung für Wärmetransport in elektrostatische Halter
DE69825630T2 (de) Fokusringe
DE60033312T2 (de) Plasmabehandlungsvorrichtung und -verfahren
DE602004007017T2 (de) Spannungsungleichförmigkeits-kompensationsverfahren für einen hochfrequenz-plasmareaktor zur behandlung rechteckiger grossflächiger substrate
DE19781667B4 (de) Plasmaerzeugungsverfahren und -gerät mit einer induktiv gekoppelten Plasmaquelle
DE69928289T2 (de) Ätzkammern mit plasma dichte und geringer kontamination und herstellungsverfahren derselben
EP0511492B1 (de) Verfahren und Vorrichtung zur Behandlung oder Beschichtung von Substraten
DE69628358T2 (de) Plasmaätzmethode
EP0003020B1 (de) Hochfrequenz-Zerstäubungsvorrichtung
DE60209697T2 (de) Einrichtung zur plasmaverarbeitung
DE69927003T2 (de) Vakuumbehandlungsvorrichtung
DE102006037144B4 (de) ECR-Plasmaquelle
DE60036631T2 (de) Plasmabehandlungsapparatur und plasmabehandlungsverfahren
DE2601288A1 (de) Gasaetzvorrichtung, insbesondere zur herstellung von halbleitervorrichtungen
DE10147998A1 (de) Verfahren und Vorrichtung zur Erzeugung eines Plasmas
EP0089382B1 (de) Plasmareaktor und seine Anwendung beim Ätzen und Beschichten von Substraten
DE3835153A1 (de) Vorrichtung zum aetzen von substraten durch eine glimmentladung
EP0390004B1 (de) Verfahren und Vorrichtung zum Mikrowellen-Plasmaätzen
DE4126216B4 (de) Vorrichtung für Dünnschichtverfahren zur Behandlung großflächiger Substrate
DE60128229T2 (de) Spule für Vakuum-Plasmabehandlungsvorrichtung
DE69935994T2 (de) Plasmareaktor
DE10203146B4 (de) Einspannfutteranordnung eines Ätzgerätes zum Verhindern von Nebenprodukten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition