DE60106541T2 - LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind - Google Patents

LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind Download PDF

Info

Publication number
DE60106541T2
DE60106541T2 DE2001606541 DE60106541T DE60106541T2 DE 60106541 T2 DE60106541 T2 DE 60106541T2 DE 2001606541 DE2001606541 DE 2001606541 DE 60106541 T DE60106541 T DE 60106541T DE 60106541 T2 DE60106541 T2 DE 60106541T2
Authority
DE
Germany
Prior art keywords
circuit
current
control stage
current control
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2001606541
Other languages
English (en)
Other versions
DE60106541D1 (de
Inventor
Thaddeus John Murray Hill Gabara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Application granted granted Critical
Publication of DE60106541D1 publication Critical patent/DE60106541D1/de
Publication of DE60106541T2 publication Critical patent/DE60106541T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0019Arrangements for reducing power consumption by energy recovery or adiabatic operation

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft das Gebiet von Schaltungen und insbesondere ein Verfahren und eine Vorrichtung zum Stromrecycling für Schaltungen.
  • Allgemeiner Stand der Technik
  • Die Stromsteuerung erhält als Vehikel für die Hochgeschwindigkeitsdatenübertragung hohe Sichtbarkeit. Die konstante Notwendigkeit zur schnelleren Übertragung von mehr Informationen, begleitet durch Zunahmen bei der Datenverarbeitungskapazität, hat eine Expansion auf Datenübertragungsraten erforderlich gemacht, die erheblich höher sind als das, was bisher möglich war. Ein Datenübertragungsverfahren, das zum Erzielen dieser höheren Raten verwendet wird, ist die differentielle Datenübertragung, bei der die Differenz bei den Spannungspegeln zwischen zwei Signalleitungen das übertragene Signal bildet. Die differentielle Datenübertragung wird üblicherweise für Datenübertragungsraten von über 100 Mbps und über große Entfernungen verwendet. Rauschsignale in der differentiellen Übertragung verschieben die Basisspannung und erscheinen als gleichphasige Spannungen. Die nachteiligen Effekte des Rauschens werden somit erheblich reduziert.
  • Ein Beispiel für eine herkömmliche LVDS-(low voltage differential swing)-Treiberschaltung 800, die für die differenzielle Datenübertragung verwendet wird, ist in 10 gezeigt. Die Differenz bei der Spannung zwischen den Ausgangssignalen OUT+, OUT– an den Ausgangsanschlüssen 803, 805 bildet ein Paar von Differenzsignalen. Ein Paar Differenzsignale bedeutet zwei Signale, deren Stromwellenformen zueinander außer Phase sind. Die einzelnen Signale eines Paars von Differenzsignalen werden durch Referenzsymbole bezeichnet, die jeweils mit der Notation „+" und „–" enden (z. B. S+ und S–).
  • Die zusammengesetzte Notation „+/–" wird dazu verwendet, um anzuzeigen, daß beide Differenzsignale ein einzelnes Referenzsymbol verwenden, zum Beispiel S+/–.
  • Die LVDS-Treiberschaltung 800 enthält eine Gleichstrom-(DC)-Konstantstromquelle I1, die an eine Spannungsversorgung VDD gekoppelt ist, vier n-Kanal-Metalloxidhalbleiter-(NMOS)-Schalter M11–M14 und einen Widerstand R1, der zwischen den gemeinsamen Knoten COM und die Spannungsversorgung VSS gekoppelt ist. Die vier Transistorschalter M11–M14 werden durch Eingangsspannungssignale VIN1, VIN2 und der Gleichstrom durch den Lastwiderstand Rt wie durch die Pfeile A und B angedeutet gesteuert. Die Eingangsspannungssignale VIN1, VIN2 sind in der Regel Spannungshübe zwischen den Sammelleitungen. Die Gateelektroden der NMOS-Schalter M11 und M14 sind zusammengekoppelt, um das Eingangsspannungssignal VIN1 zu erhalten. Analog sind die Gateelektroden der NMOS-Schalter M12 und M13 zusammengekoppelt, um das Eingangsspannungssignal VIN2 zu erhalten.
  • Die Funktionsweise der LVDS-Treiberschaltung 800 wird wie folgt erläutert. Zwei der vier NMOS-Schalter M11–M14 schalten zu einem Zeitpunkt durch, um Strom von der Stromquelle I1 zu steuern, um eine Spannung an der Widerstandslast Rt zu erzeugen. Um Strom durch die Widerstandslast Rt in der durch Pfeil B angedeuteten Richtung zu steuern, geht das Eingangssignal VIN2 auf H, wodurch die NMOS-Schalter M12 und M13 durchgeschaltet werden. Wenn das Eingangssignal VIN2 auf H geht, geht das Eingangssignal VIN1 auf L, um die NMOS-Schalter M11 und M14 während der Zeit gesperrt zu halten, während der die NMOS-Schalter M12 und M13 durchgeschaltet sind. Um hingegen Strom in der durch den Pfeil A gezeigten Richtung durch die Widerstandslast Rt zu steuern, geht das Eingangssignal VIN1 auf H und wird an die Transistorschalter M11 und M14 angelegt, um sie leitend zu machen. Das Eingangssignal VIN2 geht auf L, um die NMOS-Schalter M12 und M13 während dieser Zeit gesperrt zu halten. Dadurch kann eine volle Ausgangsspannungshubdifferenz erzielt werden.
  • Mit anderen Worten bezieht die differentielle LVDS-Treiberschaltung 800 des Stands der Technik den Strom von VDD und leitet diesen Strom nach VSS ab. Dazwischen lenkt ein von einem Booleschen System gesteuertes Schaltarray den Quellenstrom durch die Zwischenverbindung zu einer externen Widerstandslast. Der Rückstrom wird zurück zu dem Array geführt und nach Vss abgeleitet. Die Polarität des Spannungsabfalls am Widerstand trägt den digitalen Wert. Eine Änderung der Polarität des Arrays bewirkt, daß der Strom durch die Zwischenverbindung und den Widerstand in der entgegengesetzten Richtung gelenkt und auf den anderen Digitalwert übertragen wird.
  • Zusätzlich zu der Anforderung zur Übertragung von Daten mit größeren Geschwindigkeiten besteht ein anhaltender Druck dahingehend, die von integrierten Schaltungen verbrauchte Leistungsmenge zu reduzieren. Der differentielle LVDS bietet im Vergleich zu anderen Treibern einen reduzierten Leistungsverbrauch. Der Nachteil liegt in der Notwendigkeit, einen Satz von Zwischenverbindungen für jedes Signal zu haben, da ein differentieller LVDS-Treiber für jede der Zwischenverbindungen vorgesehen ist. Diese Notwendigkeit ist es, einen Satz von Zwischenverbindungen für jedes Signal zu haben, die die Leistung einer integrierten Schaltung antreibt, die differentielle LVDS-Treiberschaltungen verwendet. Es wäre somit wünschenswert, ein Mittel zum Implementieren der differentiellen LVDS-Treiberschaltungen mit geringer Leistung bereitzustellen.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung betrifft einen Prozeß und Schaltungen zum Ziehen von Strom von einer Stromquelle, um eine erste Operation zu produzieren, wie etwa eine Boolesche Operation, und den Strom zum Erzeugen einer weiteren Operation wiederzuverwenden. Mit anderen Worten kann der Strom von der ersten Operation verwendet werden, eine zweite oder nachfolgende Operation durchzuführen, anstatt den Strom nach Masse oder zu einer anderen Stromquelle abzuführen. Dieser Prozeß wird hier allgemein als Stromrecycling bezeichnet.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung kann man am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit der beiliegenden Zeichnung verstehen. Es wird betont, daß gemäß der üblichen Praxis in der Halbleiterindustrie die verschiedenen Merkmale der Zeichnungen nicht maßstabsgetreu sind. Andererseits sind die Abmessungen der verschiedenen Merkmale der Übersichtlichkeit halber willkürlich vergrößert oder verkleinert. Die Zeichnung enthält die folgenden Figuren:
  • 1 ist ein Blockdiagramm eines Leitungstreibers gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung;
  • 2 ist ein Blockdiagramm eines Leitungstreibers gemäß einer weiteren veranschaulichenden Ausführungsform der vorliegenden Erfindung;
  • 3 ist ein veranschaulichendes Schaltungsdiagramm eines Schaltarrays, das sich zur Verwendung in den in den 1 und 2 gezeigten Leitungstreibern eignet;
  • 4 ist ein veranschaulichendes Schaltungsdiagramm eines anderen Schaltarrays, das sich zur Verwendung in den in den 1 und 2 gezeigten Leitungstreibern eignet;
  • 5 ist ein Schaltungsdiagramm eines herkömmlichen Leitungstreibers;
  • 6 ist ein Schaltungsdiagramm einer NOR-Schaltung gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung;
  • 7 ist ein Blockdiagramm der in 6 gezeigten Schaltungen;
  • 8 ist ein Boolescher rauscharmer Logikblock, der Stromrecycling gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung verwendet;
  • 9 ist ein Blockdiagramm eines Leitungstreibers gemäß einer weiteren veranschaulichenden Ausführungsform der vorliegenden Erfindung und
  • 10 ist eine LVDS-(low voltage differential swing)-Treiberschaltung.
  • Ausführliche Beschreibung der Erfindung
  • Kurz gesagt liefert die vorliegende Erfindung einen Prozeß zum Ziehen von Strom aus einer Stromquelle zum Produzieren einer ersten Operation wie etwa einer Booleschen Operation und Wiederverwendung des Stroms zum Erzeugen weiterer Operationen. Mit anderen Worten kann der Strom von der ersten Operation verwendet werden, um eine zweite oder nachfolgende Operation durchzuführen.
  • 1 ist ein Blockdiagramm eines Leitungstreibers 5, der sich dafür eignet, eine beispielhafte Ausführungsform der vorliegenden Erfindung zu veranschaulichen. Der Leitungstreiber 5 enthält einen stromrecycelnden Ausgangspuffer 10, der mindestens ein erstes Schaltarray 15 und ein zweites Schaltarray 20 aufweist. Der stromrecycelnde Puffer 10 ist elektrisch an einen Zwischenverbindungsabschnitt 25 gekoppelt, der wiederum elektrisch an eine Last gekoppelt ist, die einen Abschlußwiderstand 30 bildet.
  • Die Schaltarrays 15, 20 sind so ausgelegt, daß der von der Versorgung Vdd zugeführte Strom I1 an das erste Schaltarray 15 angelegt wird. Das erste Schaltarray 15 lenkt den Strom zu dem Abschlußwiderstand und zurück unter Übertragung einer VS1 gezeigten ersten Booleschen Operation über die Last R1. Der Strom I2 wird an das zweite Schaltarray 20 angelegt, so daß das zweite Schaltarray 20 eine als VS2 gezeigte zweite Boolesche Operation über die Last R2 ausführen kann. Der Strom I3 wird zur Masse Gnd zurückgeführt. Die Ströme I1, I2 und I3 sind die gleichen oder im wesentlichen die gleichen.
  • Der Vorteil dieser Technik besteht darin, daß der von Vdd gezogene gleiche Strom wiederholt verwendet oder recycelt wird, um mehrere Operationen auszuführen (z. B. Boolesche Operationen). Beispielsweise ist für den herkömmlichen LVDS-Puffer, wie er in 10 gezeigt ist, die Verlustleistung pro Boolescher Übertragung in Gleichung (1) gezeigt. P = IV (1)
  • Für die in 1 gezeigte Leitungstreiberschaltung 5 und gemäß der vorliegenden Erfindung jedoch teilen sich N Boolesche Übertragungen die Verlustleistung P, wobei N beispielsweise die Anzahl der Schaltarrays ist. Somit wird die Verlustleistung für jede Boolesche Übertragung PB in Gleichung (2) definiert. PB = IV/N (2)
  • Somit ist die Leistungseinsparung umgekehrt proportional zu der Anzahl der Schaltarrays, die zwischen die Stromquelle Vdd und Masse Gnd gekoppelt sind. Mit anderen Worten kann der Stromverbrauch um einen Faktor von N reduziert werden.
  • Zusätzlich zu den Stromeinsparungen, die realisiert werden können, kann die Übertragungsleitung als eine Stromquelle verwendet werden, da Übertragungsleitungen eine gleichförmige Energiemenge speichern/freigeben können. Die Freigabe dieser gespeicherten Energie erfolgt üblicherweise in Form einer sich ausbreitenden Welle. Die Charakteristiken dieser Welle sind ein konstanter Strom von Vs/ZO, wobei ZO die charakteristische Impedanz der Leitung ist. Die Stromquelle I1 in 1 wird dazu verwendet, die Übertragungsleitungen gleichförmig zu laden/zu entladen. Dies bewirkt, daß sich die Übertragungsleitung als eine Stromquelle verhält. Somit regulieren die Übertragungsleitungen auch den Stromfluß. Im Grunde verhalten sie sich wie eine ver teilte Stromquelle.
  • Eine herkömmliche LVDS erzeugt einen Spannungshub mit einem konstanten gleichphasigen Spannungswert von beispielsweise 1,2 V. Dies erleichtert die Extrahierung des Signals am Empfänger, da die gleichphasige Spannung des Eingangssignals eine Konstante ist. Bei dem in der veranschaulichenden Ausführungsform gezeigten Stromrecyclingverfahren weisen die gleichphasigen Spannungen der Signale in 1 jedoch die in (3) gezeigte Beziehung auf. AVG (Vs1) > AVG (Vs2) (3)
  • Der dieses Signal extrahierende Empfänger wirkt dahingehend, das Signal unabhängig von der gleichphasigen Spannung zu extrahieren. Mit anderen Worten extrahiert der Empfänger das Signal über einen großen Bereich gleichphasiger Spannungen. Schaltungen zur Ausführung dieser Funktion existieren und sind beispielsweise in dem am 13. Januar 1998 erteilten US-Patent Nr. 5,708,389 mit dem Titel INTEGRATED CIRCUIT EMPLOYING QUANTIZED FEEDBACK gezeigt. Dieses Patent ist durch Bezugnahme in seiner Gänze hier aufgenommen.
  • 2 ist ein Blockdiagramm eines Leitungstreibers gemäß einer weiteren veranschaulichenden Ausführungsform der vorliegenden Erfindung. Der Leitungstreiber 205 enthält einen stromrecycelnden Ausgangspuffer 210, der mindestens ein erstes Schaltarray 215, ein zweites Schaltarray 220 und ein drittes Schaltarray 225 aufweist. Der stromrecycelnde Puffer 210 ist über Zwischenverbindungen 235 elektrisch an eine Last gekoppelt, die einen Abschlußwiderstand 230 bildet.
  • Die Schaltarrays 215, 220, 225 sind so ausgelegt, daß der von der Versorgung Vdd gelieferte Strom I0 an das erste Schaltarray 215 angelegt wird. Das erste Schaltarray 215 lenkt den Strom I11 an die Last 240 und zurück unter Übertragung einer als Vs11 gezeigten ersten Booleschen Operation über die Last 240. Mit anderen Worten wird als Reaktion darauf, daß der Strom I11 durch die Last 240 fließt, eine Spannung Vs11 erzeugt. Der Strom wird an das zweite Schaltarray 220 über die Leitung 217 angelegt, so daß das zweite Schaltarray 220 eine als Spannung Vs22 dargestellte zweite Boolesche Operation ausführen kann. Der umgelenkte Strom von diesem Prozeß wird über die Leitung 222 an das dritte Schaltarray 225 geliefert, um eine durch die Spannung Vs33 dargestellte dritte Boolesche Operation zu erzeugen. Der Strom wird dann über die Leitung 227 zu Masse Gnd zurückgeführt. Mit anderen Worten arbeitet die Schaltung von 2 dahingehend, den Strom von Stufe zu Stufe weiterzugeben, so daß der Strom von einer vorausgegangenen Stufe eine nachfolgende Stufe bestromt.
  • Um die potentiellen Stromeinsparungen darzustellen, sei 5 betrachtet, die einen herkömmlichen differentiellen LVDS-Treiber darstellt, bei dem der typische Hub von VS 300 mV und Vdd 2,5 V beträgt. Somit beträgt der Spannungshub etwa 1/8 der Stromversorgung. Mit anderen Worten kommt es zu einer Booleschen Operation, die 1/8 des Versorgungsspannungsabfalls verwendet. Die restlichen 7/8 der Versorgung fallen in der den Puffer umfassenden aktiven Schaltung ab. Diese enthält die Einrichtungen in dem Schaltarray und die Stromquellen. Der Spannungsabfallverlust von 7/8 Vdd ist effektiv ein Energieverlust, der die integrierte Schaltung erwärmt. Die zur Verfügung stehende Energie, die gegenwärtig verwendet wird, kann unter Verwendung der vorliegenden Erfindung effektiver verwendet werden. Die zugrunde liegende Prämisse lautet, zusätzliche Funktionalität wie etwa zusätzliche Boolesche Funktionen aus Energie zu erhalten, die ansonsten verschwendet würde.
  • Beispielsweise erzeugt die in 2 gezeigte veranschaulichende Ausführungsform drei Boolesche Operationen (zusätzlich zwei Operationen), wobei sie die gleiche Leistung verwendet wie die bisherigen Systeme verwenden, um eine Boolesche Operation durchzuführen. Die Anzahl der Booleschen Operationen, die durchgeführt werden können, hängt von dem jeweiligen Schaltungsdesign ab. Der Erfinder hat jedoch erkannt, daß die verbleibende Energie von einer Operation zum Erzeugen nachfolgender Operationen verwendet werden kann.
  • Die Schaltarrays 15, 20, 215, 220 und 225 können in einer Reihe von Formen implementiert werden. 3 veranschaulicht eine Ausführungsform zum Implementieren eines Schaltarrays. Das Schaltarray von 3 enthält n-Kanal-Transistoren 305, 310, 315, 320. Bei Betrieb werden die Transistoren 310 und 315 freigegeben, wenn das Datensignal DATA auf H ist. Der Transistor 310 lenkt Strom von der oberen Leitung 345 zu der Leitung 335, während der Transistor 315 Strom auf der unteren Leitung 350 so lenkt, daß er das Schaltarray 300 verläßt. Der über die Leitung 335 gelieferte Strom wird an Masse oder an ein nachfolgendes Schaltarray geliefert. Der Stromfluß wird umgekehrt, wenn das Datensignal auf L ist. Leitung 335 kann den Leitungen 217, 222 oder 227 in 2 entsprechen. Außerdem entsprechen die Datenleitungen DATA und DATA kollektiv den Datenleitungen DATA1, DATA2 oder DATA3. Strom wird über die Leitung 340 von der Versorgung oder einem vorausgegangenen Schaltarray oder einer vorausgegangenen Stufe an das Schaltarray geliefert.
  • Für diese Schaltung liefern die Datensignale eine ausreichende Gate-Source-Spannung, um sicherzustellen, daß sich die Einrichtungen wie Schalter verhalten. Somit sollte die Sourcespannung der Transistoren 305, 310, 315, 320 unter der Gatespannung liegen. Dies kann eine Begrenzung hinsichtlich des zulässigen Spannungsbereichs verursachen, der an dem Lastwiderstand entsteht. Es wird beispielsweise angenommen, daß die Eingangsdaten DATA1, DATA2 und DATA3 zwischen der Spannung Vdd und der Spannung Vss pendeln. Da der Mittelwert jeder der Spannungen Vs11, Vs22 und Vs33 die Beziehung Avg (Vs11) > Avg (Vs22) > Avg (Vs33) aufweist, würde das Schaltarray 215 eine kleinere Spannung an die Transistoren angelegt haben, die das Array bilden, wobei angenommen wird, daß die Arrays unter Verwendung N-Kanal-Einrichtungen ausgebildet werden. Unter Bezugnahme auf 3 sehen wir, daß an die Transistoren 310 und 315 dann eine kleinere Gate-Source-Spannung angelegt werden würde.
  • 4 veranschaulicht ein alternatives Schaltarray, das dieses Problem adressiert. In 4 werden Übertragungsgates 405, 407, 409, 411, 413, 415, 417 und 419 verwendet. Nun kann das Schaltarray 400 unabhängig von dem Spannungsbereich freigegeben werden, der am Lastwiderstand entsteht. Dazu kommt es, da parallele N- und P-Kanal-Transistoren verwendet werden, die den Leitungsweg des Schaltarrays freigeben. Wenn eine Einrichtung des parallelen Paars nicht gut durchgeschaltet wird, kann die andere Einrichtung des parallelen Paars möglicherweise mehr freigegeben sein. Wenn die Polarität des Datensignals umgekehrt wird, wird das Schaltarray umkonfiguriert, um eine Umkehrung des Stromflusses durch die Last zu gestatten. Strom wird über Leitung 440 an das Array geliefert, und Strom wird von dem Schaltarray über Leitung 435 geliefert.
  • Die in den 3 und 4 gezeigten Schaltungen sind veranschaulichende stromsteuernde Schaltarrays. Es können alternative schaltende Schaltungsanordnungen verwendet werden. In diesem Fall jedoch wird die Schaltung modifiziert, um Stromrecycling zu verwenden. Zudem sind die Schaltung und die Funktionsweise der in den 3 und 4 gezeigten Schaltung herkömmlicher Art, abgesehen von der Erkenntnis, daß der Strom von einer vorausgegangenen Stufe erhalten werden oder an eine nachfolgende Stufe geliefert werden kann. Mit anderen Worten liefert eine eine erste Funktionalität ausführende erste Schaltung Strom, um eine zweite Schaltung freizugeben, um eine zweite Funktion oder eine zweite Operation durchzuführen. Die erste Schaltung und die zweite Schaltung können die gleiche Funktion ausführen wie die in den 2 und 3 gezeigten Leitungstreiber oder andere Funktionen ausführen, wie unten beschrieben ist.
  • Eine weitere veranschaulichende Ausführungsform ist in 9 gezeigt. Strom von dem oberen Array 1005 wird. aufgeteilt und an N Arrays 1010 und 1015 angelegt, die jeweils eine Funktion durchführen wie etwa das Ansteuern einer Leitung, wie oben hinsichtlich der 1 und 2 beschrieben. Obwohl nur zwei der N Schaltarrays gezeigt sind, können mehr als zwei Schaltarrays vorliegen. Der recycelte Strom I/N von allen N Arrays wird dann verknüpft und an das Array 1020 angelegt. Diese Ausführungsform kann bis zu N × h Operationen pro Stromweg gestatten, wobei N die Anzahl der horizontalen Unterteilungen (z. B. die Arrays 1010 und 1015) und h die Anzahl der vertikalen Unterteilungen ist. Bei dieser Ausführungsform besteht ein Nachteil darin, daß der Spannungshub Vs2-1 und Vs2-N abnimmt, was eine Verschlechterung der Rauschunempfindlichkeit bewirkt. Diese Ausführungsform arbeitet nach und verwendet die gleichen stromrecycelnden Prinzipien, die oben bezüglich der anderen Ausführungsformen beschrieben sind wie etwa die in den 1 und 2 gezeigten. Zudem können die Schaltarrays Schaltarrays sein, wie sie hier beschrieben sind.
  • Zusätzlich zu den in den 1 und 2 gezeigten Stromsteuerschaltungen kann eine komplexere Logik in das Schaltarray eingebettet werden, ohne daß die sich signifikant auf die Leistungsbedürfnisse des Schaltarrays auswirkt. Dies wird durch Stromrecycling erreicht. 6 veranschaulicht ein NOR-Schaltarray 600, das ein Stromrecycling gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet. Die entsprechende Blockdarstellung des Arrays ist in 7 gezeigt. Bei dieser Ausführungsform kann von einer Schaltung, wie sie in den 3 und 4 gezeigt ist, oder einem anderen NOR-Schaltarray oder einer Stromquelle bereitge stellter Strom Is1 dazu verwendet werden, die gewünschten Ausgänge C und C als Reaktion auf die Eingänge A, A, B oder B anzusteuern.
  • In 8 ist eine Implementierung gezeigt, die das NOR-Schaltarray mit Stromrecycling verwendet. 8 ist ein Blockschaltbild, das einen rauscharmen Logikblock mit Stromrecycling darstellt. Der rauscharme Logikblock ist eine Boolesche Schaltung auf drei Ebenen. Signale von der gleichen Ebene können zu einem beliebigen Logikgatter in der gleichen Ebene geschickt werden. Eine nicht gezeigte Impedanz wird am Ausgang jedes Gatters angeordnet, um eine kontinuierliche Schaltung sicherzustellen. Zwischen Ebenen gesendete Signale können hinsichtlich des Pegels verschoben sein, um eine Spannungsverschiebung zwischen Arrays zu berücksichtigen. Das NAND-Array 925, das NOR-Array 905 und das AOI-Array 940 erhalten einen Strom I von einer Stromquelle oder Strom von einer vorausgegangenen Schaltungsstufe wie etwa einem Leitungstreiber. Der umgelenkte Strom Ireroutedx mit jedem Array 905, 930, 925, 915, 940, 920 wird an ein jeweiliges nachfolgendes Array geliefert. Der umgelenkte Strom Irerouted7 von den Arrays 910, 935, 945 wird an eine andere Schaltung oder an Masse geschickt.
  • Die NOR-Arrays 905, 910, 915 und 920 können unter Verwendung der in 6 gezeigten Schaltung ausgebildet werden. Die in 6 gezeigte Schaltung kann auch zum Ausbilden eines NAND-Arrays 925 verwendet werden. In diesem Fall ist eine Schaltung vorgesehen, um die Polarität der Eingangssignale zu dem NOR-Array umzukehren, damit die Schaltung wie ein NAND-Gatter funktioniert. Die übrigen Komponenten einschließlich der Exclusive-OR-(EXOR)-Arrays 930 und 935, dem AND-OR-INVERT-(AOI)-Array 940 und dem OR-AND-INVERT-(OAI)-Array 945 können jeweils unter Verwendung herkömmlicher Schaltungen ausgebildet werden, außer daß die Schaltungen modifiziert sind, um Strom von einer anderen Schaltung zu erhalten oder Strom an eine andere Schaltung gemäß der vorlie genden Erfindung zu liefern. Die Eingangssignale A–L stellen digitale Eingangssignale in das NOR-Schaltarray dar.
  • Indem Stromrecycling verwendet wird, können zusätzliche Schaltungen beispielsweise zu den Leitungstreibern hinzugefügt werden, ohne den Stromverbrauch des Treibers zu erhöhen oder signifikant zu erhöhen. Auf diese Weise können komplexe Funktionen in die Leitungstreiber aufgenommen werden. Weiterhin kann dies potentiell die Laufzeit der Zelle verringern.
  • Wenngleich die Erfindung unter Bezugnahme auf Ausführungsbeispiele beschrieben worden ist, ist sie nicht auf diese Ausführungsformen beschränkt. Beispielsweise zeigen die veranschaulichenden Ausführungsformen zwar 2 und 3 Schaltarrays, doch können mehr als 3 Schaltarrays vorliegen. Außerdem können verschiedenen Kombinationen von Schaltungen unter Verwendung der vorliegenden Erfindung miteinander kombiniert werden.
  • Beispielsweise kann ein Ausgangspuffer einen Leitungstreiber und gewisse andere Schaltungen zum Ausführen einer gewissen Funktion enthalten. Gemäß der vorliegenden Erfindung würden der Leitungstreiber und die anderen Schaltungen miteinander verbunden werden, so daß Strom vom Leitungstreiber an andere Schaltungen geliefert werden kann, oder der Strom vom den anderen Schaltungen an den Leitungstreiber geliefert werden kann. In jedem Fall liefert die vorliegende Erfindung eine Schaltung, die eine Operation durchführt und Strom zu einer anderen Schaltung weitergibt, so daß er eine andere Operation durchführen kann. Deshalb sollte die Erfindung nicht auf die hier gezeigten spezifischen Schaltungen beschränkt sein.

Claims (19)

  1. Schaltung, die folgendes umfaßt: eine erste Stromsteuerstufe (15); mindestens eine zweite Stromsteuerstufe (20); wobei die erste Stromsteuerstufe, die eine LVDS-Schaltung (low voltage differential swing) (800) umfaßt, mit einem ersten Strom einen ersten Ausgang als Reaktion auf einen ersten Eingang ansteuert; und wobei die zweite Stromsteuerstufe, die einen zweiten Strom von der ersten Stromsteuerstufe verwendet, so konfiguriert ist, daß sie einen zweiten Ausgang als Reaktion auf einen zweiten Eingang ansteuert, wodurch ein Knotenpunkt zwischen der ersten Stromsteuerstufe und der zweiten Stromsteuerstufe nicht mit einem Potentialstabilisierungsmittel verbunden wird.
  2. Schaltung nach Anspruch 1, wobei die zweite Stromsteuerstufe eine weitere LVDS-Schaltung (800) umfaßt.
  3. Schaltung nach Anspruch 1, wobei die erste Stromsteuerstufe mit einer ersten Gleichtaktspannung arbeitet und die zweite Stromsteuerstufe mit einer von der ersten Gleichtaktspannung verschiedenen zweiten Gleichtaktspannung arbeitet.
  4. Schaltung nach Anspruch 3, wobei die erste Gleichtaktspannung größer ist als die zweite Gleichtaktspannung.
  5. Schaltung nach Anspruch 1, wobei die zweite Stromsteuerstufe mindestens zwei Stromsteuerstufen umfaßt, die jeweils einen Teil des zweiten Stroms empfangen.
  6. Schaltung, die folgendes umfaßt: eine erste Schaltung, die eine erste Stromsteuerstufe mit einer LVDS-Schaltung (800) umfaßt und die dafür ausgelegt ist, einen ersten Versorgungsstrom zu empfangen; und eine zweite Schaltung, die dafür ausgelegt ist, einen zweiten Versorgungsstrom nur von der ersten Schaltung zu erhalten; wobei ein erste Schaltung ausgelegt ist, einen ersten Ausgang als Reaktion auf einen ersten Eingang zu erzeugen, und die zweite Schaltung ausgelegt ist, einen zweiten Ausgang als Reaktion auf eine zweiten Eingang zu erzeugen, wodurch ein Knotenpunkt zwischen der ersten und der zweiten Schaltung nicht durch ein Potentialstabilisierungsmittel stabilisiert wird.
  7. Schaltung nach Anspruch 6, wobei die zweite Schaltung dafür ausgelegt ist, einen Teil des ersten Versorgungsstroms zu empfangen.
  8. Schaltung nach Anspruch 7, wobei die erste Schaltung ein erster Leitungstreiber (5) ist.
  9. Schaltung nach Anspruch 8, wobei die zweite Schaltung ein zweiter Leitungstreiber ist.
  10. Schaltung nach Anspruch 8, wobei die zweite Schaltung etwas anderes als ein Leitungstreiber ist.
  11. Schaltung nach Anspruch 6, wobei die zweite Schaltung ein Leitungstreiber ist.
  12. Schaltung nach Anspruch 6, wobei die zweite Schaltung mindestens zwei getrennte Schaltungen umfaßt, die jeweils einen Teil des zweiten Versorgungsstroms empfangen.
  13. Prozeß zum Betreiben von Schaltungen, umfassend: (a) Liefern eines Stroms an eine erste Schaltung, die eine erste Stromsteuerstufe, die eine LVDS-Schaltung (800) umfaßt, enthält; (b) Verwenden des Stroms durch die erste Schaltung, um einen ersten Ausgang als Reaktion auf einen ersten Eingang bereitzustellen; (c) Liefern des Stroms an eine von der ersten Schaltung verschiedene zweite Schaltung und (d) Verwenden des Stroms durch die zweite Schaltung, um einen zweiten Ausgang als Reaktion auf einen zweiten Eingang bereitzustellen, wodurch ein Knotenpunkt zwischen der ersten und der zweiten Schaltung nicht durch ein Potentialstabilisierungsmittel stabilisiert wird.
  14. Prozeß nach Anspruch 13, wobei Schritt (b) vor Schritt (d) ausgeführt wird.
  15. Prozeß nach Anspruch 14, wobei die erste Schaltung ein Leitungstreiber (5) ist.
  16. Prozeß nach Anspruch 15, wobei die zweite Schaltung ein weiterer Leitungstreiber ist.
  17. Prozeß nach Anspruch 15, wobei die zweite Schaltung eine Boolesche Operation ausführt.
  18. Prozeß nach Anspruch 13, wobei die zweite Schaltung ein zweiter Leitungstreiber ist.
  19. Prozeß nach Anspruch 13, wobei die zweite Schaltung mindestens zwei getrennte Schaltungen umfaßt, wobei Schritt (d) weiterhin folgendes umfaßt: Verwenden eines Teils des Stroms durch die mindestens zwei getrennten Schaltungen.
DE2001606541 2000-08-25 2001-08-23 LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind Expired - Lifetime DE60106541T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/648,162 US6552581B1 (en) 2000-08-25 2000-08-25 Current recycling circuit and a method of current recycling
US648162 2000-08-25

Publications (2)

Publication Number Publication Date
DE60106541D1 DE60106541D1 (de) 2004-11-25
DE60106541T2 true DE60106541T2 (de) 2005-10-13

Family

ID=24599682

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001606541 Expired - Lifetime DE60106541T2 (de) 2000-08-25 2001-08-23 LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind

Country Status (4)

Country Link
US (1) US6552581B1 (de)
EP (1) EP1184986B1 (de)
JP (1) JP4019168B2 (de)
DE (1) DE60106541T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683673B2 (en) 2007-04-24 2010-03-23 National Semiconductor Corporation Stacked differential signal transmission circuitry

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355358B2 (en) * 2003-10-23 2008-04-08 Hewlett-Packard Development Company, L.P. Configurable H-bridge circuit
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7215173B2 (en) * 2005-01-31 2007-05-08 Intel Corporation Low-swing level shifter
TWI309101B (en) * 2005-08-16 2009-04-21 Realtek Semiconductor Corp Voltage converting circuit, voltage converting apparatus, and related circuit systems
US7411431B2 (en) * 2006-02-06 2008-08-12 Fairchild Semiconductor Corporation Dual output differential line driver using single current
US7551006B2 (en) * 2007-10-04 2009-06-23 International Business Machines Corporation Low voltage differential signalling driver
JP5420847B2 (ja) * 2008-02-19 2014-02-19 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びこれを用いた信号伝送システム
US20110035540A1 (en) * 2009-08-10 2011-02-10 Adtron, Inc. Flash blade system architecture and method
US8169257B2 (en) * 2009-11-18 2012-05-01 Freescale Semiconductor, Inc. System and method for communicating between multiple voltage tiers
US8476962B2 (en) * 2009-11-18 2013-07-02 Freescale Semiconductor, Inc. System having multiple voltage tiers and method therefor
US8909851B2 (en) 2011-02-08 2014-12-09 SMART Storage Systems, Inc. Storage control system with change logging mechanism and method of operation thereof
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
US8952725B2 (en) 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US20130132623A1 (en) * 2011-11-17 2013-05-23 Velocio Networks, Inc. Method for Interconnecting Modules for High Speed Bidirectional Communications
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9298252B2 (en) 2012-04-17 2016-03-29 SMART Storage Systems, Inc. Storage control system with power down mechanism and method of operation thereof
US8949689B2 (en) 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US11953963B2 (en) * 2022-02-16 2024-04-09 Zetagig Inc. Apparatuses and methods for an array of devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210722A (ja) 1982-06-02 1983-12-08 Hitachi Ltd 半導体集積回路
JPH01157121A (ja) * 1987-09-29 1989-06-20 Toshiba Corp 論理回路
US5032745A (en) * 1989-02-22 1991-07-16 National Semiconductor Corporation Current sensing of DC or a stepper motor
KR920010346B1 (ko) * 1990-05-23 1992-11-27 삼성전자 주식회사 반도체 메모리의 센스앰프 구동회로
JP2806050B2 (ja) * 1991-02-06 1998-09-30 日本電気株式会社 電源回路
JP3525195B2 (ja) * 1994-08-02 2004-05-10 光洋精工株式会社 電動パワーステアリング装置
FR2731570B1 (fr) * 1995-03-07 1997-05-23 Sgs Thomson Microelectronics Circuit logique a etage differentiel
US5867057A (en) * 1996-02-02 1999-02-02 United Microelectronics Corp. Apparatus and method for generating bias voltages for liquid crystal display
US5708389A (en) * 1996-03-15 1998-01-13 Lucent Technologies Inc. Integrated circuit employing quantized feedback
JPH09261038A (ja) 1996-03-22 1997-10-03 Nec Corp 論理回路
US5977796A (en) 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6154044A (en) * 1998-11-20 2000-11-28 Trw Inc. Superconductive logic gate and random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683673B2 (en) 2007-04-24 2010-03-23 National Semiconductor Corporation Stacked differential signal transmission circuitry

Also Published As

Publication number Publication date
EP1184986A1 (de) 2002-03-06
JP4019168B2 (ja) 2007-12-12
JP2002111478A (ja) 2002-04-12
EP1184986B1 (de) 2004-10-20
DE60106541D1 (de) 2004-11-25
US6552581B1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
DE60106541T2 (de) LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind
DE4224804C1 (de) Programmierbare logische Schaltungsanordnung
DE112005003742B9 (de) LVDS-Treiber mit Pre-Emphasis
DE60009322T2 (de) Ausgangspuffer mit Konstantschaltstrom
DE2458848C2 (de) Speicheranordnung
DE3627681A1 (de) Ausgangsschaltung
DE3342336A1 (de) Schnittstellenschaltung
DE4344307C2 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
DE19919140A1 (de) Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
DE2929450A1 (de) Schnelle transistorschaltung mit geringer leistungsaufnahme
DE69934388T2 (de) Einstellbare Leistungstreiberschaltung und zugehöriges Einstellungsverfahren
DE19818021A1 (de) Eingangspuffer mit einer Hysteresecharakteristik
DE10354501B4 (de) Logik-Schaltkreis-Anordnung
DE2510604A1 (de) Integrierte digitalschaltung
DE2514462B2 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2643020A1 (de) Schmitt-trigger
DE602004006734T2 (de) Schmitt-trigger-schaltung in soi-technik
EP0730214B1 (de) Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2704839A1 (de) Uebertragungsnetzwerk fuer schaltungen mit josephson-elementen
EP0176909B1 (de) UND-Gatter für ECL-Schaltungen
DE19752627C2 (de) Exklusiv-NOR-Schaltung mit drei Eingängen
DE10217375B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Dual-Rail-Signals
DE3715655A1 (de) In ttl-logik aufgebauter cmos-eingangspuffer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition