DE60117630T2

DE60117630T2 - Gleichstrom-Gleichstromwandler

Info

Publication number: DE60117630T2
Application number: DE60117630T
Authority: DE
Inventors: Fred F. Broomfield Greenfeld; Karl Kinsalebeg Rinne
Original assignee: Artesyn Technologies Inc
Current assignee: Artesyn Embedded Technologies Inc
Priority date: 2000-04-04
Filing date: 2001-04-04
Publication date: 2006-12-28
Anticipated expiration: 2021-04-05
Also published as: US20010030879A1; DE60117630D1; US6538905B2; EP1148627A2; EP1148627B1; EP1148627A3

Description

DIE VORLIEGENDE ERFINDUNG betrifft allgemein Stromumwandlung und insbesondere DC-DC-Stromwandler.
DC-zu-DC-Stromwandler werden allgemein in Stromversorgungsgeräten zur Umwandlung einer Eingangs-DC-Spannung in eine festgelegte Ausgangs-DC-Spannung verwendet. Für moderne digitale Anwendungen mit niedriger Leistung wird typischerweise verlangt, daß DC-zu-DC-Stromwandler eine ungeregelte Eingangs-DC-Spannung von zum Beispiel 48V oder 120V in eine im wesentlichen konstante Ausgangsspannung bis auf 5V, 3,3V oder sogar 1,5V hinab effizient umwandeln.
Isolierte Stromwandler im Stand der Technik regeln typischerweise die Ausgangsspannung des Wandlers durch Modulieren der Pulsbreite der Eingangsschalter auf der Primärseite. Eine wesentliche Quelle von Ineffizienz für Stromwandler ergibt sich jedoch anhand des Einschaltens der Eingangsschalter, die typischerweise MOSFETs sind, bei von Null verschiedenen Spannungen. Einige dieser Wandlertopologien können Nullspannungsschaltungen der Eingangsschalter mit Steuerung der relativen Einschaltdauer realisieren, aber genannte Topologien sind gewöhnlich auf Eintaktwandler oder auf spezielle Topologien, wie zum Beispiel die phasenverschobene Vollbrücke beschränkt.
Für Zweitaktwandler, die eine symmetrische Halbbrückentopologie verwenden, kann Nullspannungsschaltung nicht realisiert werden, wenn die Primärschalter pulsbreitenmoduliert sind. Obwohl hocheffiziente Nullspannungsschaltung der Eingangsschalter für Halbbrückenwandlertopologien realisiert werden kann, indem die relative Einschaltdauer der Primärschalter auf oder in der Nähe von fünfzig Prozent eingestellt wird, wird sich außerdem die Ausgangsspannung des Wandlers proportional zu einer schwankenden Eingangsspannung ändern, was für die meisten modernen Anwendungen nicht akzeptabel ist.
Die Literaturstelle zum Stand der Technik von Chen "Small-Signal Analysis of a Synchronous-Switch Post Regulator with Coupled Inductors", IEEE Trans. on Industrial Electronics, Band 47, Nr. 1, Februar 2000, S. 55–66, offenbart einen Wandler mit Multiple Post Regulation Synchronous Buck Converters, die mit einem Eingangshalbbrückenwandler verbunden sind.
Die Fundstelle zum Stand der Technik von Cooke "Control Loop Inveractions for Secondary Side Post Regulators", APEC 1998, offenbart einen Wandler mit einer Push-Pull Main Power-Stufe und einer Synchronous Buck Post Regulation-Stufe.
Die Fundstelle zum Stand der Technik U.S.-Patent 5,245,520 von Imbertson offenbart einen brückenartigen Stromwandler mit PWM-Schaltmodus mit asymmetrischen relativen Einschaltdauern zur Reduzierung von Schaltverlusten.
Dementsprechend besteht ein Bedarf daran, einen hocheffizienten Trennwandler mit Nullspannungsschaltung zu erhalten, der hocheffiziente Regulierung der Ausgangsspannung beibehält.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung ist auf einen Stromwandler gerichtet. Gemäß der vorliegenden Erfindung wird bereitgestellt ein Stromwandler zur Erzeugung wenigstens einer Ausgangsspannung, umfassend:
eine erste Stromumwandlungsstufe, die einen Transformator mit ersten und zweiten Sekundärwicklungen, wenigstens zwei Primärschalter, die mit dem Transformator gekoppelt sind, eine erste Gleichrichterschaltung, die mit der ersten Sekundärwicklung des Transformators gekoppelt ist, und eine zweite Gleichrichterschaltung enthält, die mit der zweiten Sekundärwicklung des Transformators gekoppelt ist, und eine zweite Stromumwandlungsstufe, die mit den ersten und zweiten Gleichrichterschaltungen der ersten Stromumwandlungsstufe gekoppelt ist, wobei die zweite Stromumwandlungsstufe erste und zweite Tiefsetzsteller (Buck Converters) enthält, worin die ersten und zweiten Tiefsetzsteller jeweils einen jeweiligen Schalter enthalten, der geregelt ist, um eine gewünschte Ausgangsspannung zu erzielen, worin
die wenigstens zwei Primärschalter nicht geregelt sind und unabhängig von der Ausgangsspannung gesteuert werden und worin die ersten und zweiten Primärschalter symmetrisch betrieben werden und eine relative Einschaltdauer von weniger als fünfzig Prozent aufweisen, so daß der erste Schalter eingeschaltet wird, wenn ein Spannungsabfall über den ersten Schalter im wesentlichen gleich Null ist, und so daß der zweite Schalter eingeschaltet wird, wenn ein Spannungsabfall über den zweiten Schalter im wesentlichen gleich Null ist.
Vorzugsweise enthält die erste Stromumwandlungsstufe eine Schaltung, die aus der Gruppe ausgewählt ist, die aus einer Halbbrückenwandlerschaltung, einer Vollbrückenwandlerschaltung und einer Gegentaktwandlerschaltung (push-pull converter circuit) besteht.
Vorteilhafterweise ist der erste Tiefsetzsteller mit einem Ausgang der ersten Gleichrichterschaltung gekoppelt, der zweite Tiefsetzsteller mit einem Ausgang der zweiten Gleichrichterschaltung gekoppelt und werden Ausgaben der ersten und zweiten Tiefsetzsteller kombiniert, um eine einzige Ausgabe bereitzustellen.
Zweckmäßigerweise ist der erste Tiefsetzsteller mit den ersten und zweiten Gleichrichterschaltungen gekoppelt und dient zur Erzeugung einer ersten Ausgangsspannung, und ist der zweite Tiefsetzsteller mit den ersten und zweiten Gleichrichterschaltungen gekoppelt und dient zur Erzeugung einer zweiten Ausgangsspannung.
Vorzugsweise enthält die erste Gleichrichterschaltung einen selbstgesteuerten Synchrongleichrichter und enthält die zweite Gleichrichterschaltung einen zweiten selbstgesteuerten Synchrongleichrichter.
Vorteilhafterweise ist eine erste Gate-gesteuerte Schaltung, die mit dem ersten Synchrongleichrichter gekoppelt ist, und eine zweite Gate-gesteuerte Schaltung, die mit dem zweiten Synchrongleichrichter gekoppelt ist, vorgesehen.
Zweckmäßigerweise enthält wenigstens eine der ersten und zweiten Gate-Schaltungen einen FET.
Vorzugsweise enthält der erste Tiefsetzsteller eine erste flankengesteuerte Steuerschaltung und enthält der zweite Tiefsetzsteller eine zweite flankengesteuerte Steuerschaltung.
Vorteilhafterweise ist eine primäre Steuerschaltung zur Steuerung der wenigstens zwei Primärschalter und eine Synchronisierungsschaltung vorgesehen, die zwischen der primären Steuerschaltung und den ersten und zweiten flankengesteuerten Steuerschaltungen angeschlossen ist.
Zweckmäßigerweise enthält die Synchronisierungsschaltung:
einen ersten Transistor, der erste und zweite Anschlüsse, die dazwischen eine Leiterbahn definieren, und einen Steueranschluß aufweist, worin der Steueranschluß mit einem Synchronisierungsausgabeanschluß der primären Steuerschaltung gekoppelt ist, einen zweiten Transistor, der erste und zweite Anschlüsse, die dazwischen eine Leiterbahn definieren, und einen Steueranschluß aufweist, worin der Steueranschluß mit dem ersten Anschluß des ersten Transistors gekoppelt ist und der erste Anschluß des zweiten Transistors mit den ersten und zweiten flankengesteuerten Steuerschaltungen gekoppelt ist, und einen ersten Kondensator, der zwischen dem ersten Anschluß des ersten Transistors und dem Steueranschluß des zweiten Transistors angeschlossen ist.
Vorzugsweise ist der erste Anschluß des ersten Transistors der Synchronisierungsschaltung mit einer primären Masse gekoppelt, und ist der zweite Anschluß des zweiten Transistors der Synchronisierungsschaltung mit einer sekundären Masse gekoppelt, wobei die Synchronisierungsschaltung ferner einen zweiten Kondensator enthält, der zwischen primärer Masse und sekundärer Masse angeschlossen ist.
Vorteilhafterweise enthält die erste Stromumwandlungsstufe einen symmetrischen Halbbrückenwandler.
Zweckmäßigerweise enthält die erste Gleichrichterschaltung einen ersten Synchrongleichrichter, und enthält die zweite Gleichrichterschaltung einen zweiten Synchrongleichrichter.
Vorzugsweise enthält die erste Gleichrichterschaltung eine erste Diode, und enthält die zweite Gleichrichterschaltung eine zweite Diode.
Vorteilhafterweise sind die wenigstens zwei Primärschalter für eine Zeitdauer pro Schaltzyklus simultan ausgeschaltet.
Zweckmäßigerweise sind die erste Gleichrichterschaltung und die zweite Gleichrichterschaltung während eines Schaltzyklus nicht simultan eingeschaltet.
Im Gegensatz zum Stand der Technik liefern Ausführungsformen der vorliegenden Erfindung hocheffiziente Trennstromwandler mit Nullspannungsschaltung, die gleichzeitig für hocheffiziente Regelung der Ausgangsspannung sorgen. Diese und weitere Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden ausführlichen Beschreibung ersichtlich werden.
Damit die vorliegende Erfindung eindeutig verstanden und leicht in die Praxis umgesetzt wird, wird die vorliegende Erfindung in Verbindung mit den folgenden Figuren beschrieben werden, in denen:
1 ein Schemadiagramm eines Stromwandlers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
2 ein Zeitablaufdiagramm zeigt, das den Betrieb des Stromwandlers von 1 gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
3–11 Schemadiagramme des Stromwandlers gemäß weiteren Ausführungsformen der vorliegenden Erfindung zeigen;
12 ein Zeitablaufdiagramm zeigt, das den Betrieb des Stromwandlers von 10 gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
13 ein Schemadiagramm des Stromwandlers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt;
14 ein Schemadiagramm des Stromwandlers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt; und
15 ein Schemadiagramm der Synchronisierungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Es versteht sich, daß die Figuren und Beschreibungen der vorliegenden Erfindung zur Darstellung von Elementen, die für ein klares Verständnis der vorliegenden Erfindung relevant sind, vereinfacht worden ist, während andere Elemente eines DC-DC-Stromwandlers, der Klarheit halber, weggelassen worden sind. Zum Beispiel werden hier keine Details bezüglich der Steuerschaltungen zur Steuerung des Schaltens von bestimmten kontrollgesteuerten Schaltern des Stromwandlers geliefert. Fachleute auf dem Gebiet werden jedoch erkennen, daß diese und andere Elemente in einem typischen DC-DC-Stromwandler wünschenswert sein können. Da jedoch genannte Elemente auf dem Gebiet allgemein bekannt sind und sie kein besseres Verständnis der vorliegenden Erfindung erleichtern, ist hierin keine Erörterung von genannten Elementen vorgesehen.
1 zeigt ein Schemadiagramm eines Stromwandlers 10 gemäß einer Ausführungsform. Der in 1 dargestellte Stromwandler 10 wandelt eine ungeregelte Eingangsspannung (V_in) in eine Ausgangsspannung (V_out) um. Der Stromwandler 10 enthält einen Halbbrückenwandler 12, der zwei Tiefsetzsteller (buck converters) 14, 16 speist. Der Halbbrückenwandler 12 enthält eine Primärschaltung, die Primärschalter Q1, Q2 und einen Kondensator C1 enthält. Der Halbbrückenwandler 12 enthält auch einen Transformator C1 mit einer Primärwicklung P1 sowie ersten und zweiten Sekundärwicklungen S1, S2. Der Halbbrückenwandler 12 enthält auch ein Paar Ausgangsgleichrichterschaltungen, die, gemäß einer Ausführungsform, jeweils einen Synchrongleichrichter Q3 bzw. Q4 enthalten, wie dies in 1 dargestellt ist.
Der erste Tiefsetzsteller 14 enthält ein Paar Schalter Q5 und Q6, eine Induktivität L1 und einen Kondensator C2. Der zweite Tiefsetzsteller 16 enthält ein Paar Schalter Q7 und Q8, eine Induktivität L2 und den Kondensator C2. (Es sollte jedoch beachtet werden, daß der gestrichelte Kasten 16 in 1 nicht den Kondensator C2 enthält).
Jeder der Schalter Q1, Q2 kann durch eine Steuerschaltung (nicht gezeigt), wie dies auf dem Gebiet bekannt ist, gesteuert werden und deren relative Einschaltdauern können unabhängig von der Ausgangsspannung V_out sein. Gemäß einer Ausführungsform kann jeder Schalter Q1, Q2 gerade unter einer relativen Einschaltdauer von 50 % symmetrisch arbeiten, so daß dazwischen keine Cross-Conduction stattfindet. Die Dauer von simultan nichtleitenden Zuständen für die Schalter Q1, Q2 kann ausreichend lang sein, um Nullspannungsschaltung (Zero Voltage Switching (ZVS)) zuzulassen. Die Tiefsetzsteller 14, 16 können synchron mit alternierenden Halbzyklen der Halbbrücke (d.h. den Leitung/Nichtleitung-Zyklen der Primärschalter Q1, Q2) arbeiten.
Für die in 1 dargestellte Ausführungsform sind die Schalter Q1–Q8 als MOSFETs schematisch dargestellt, jedoch können gemäß anderen Ausführungsformen einige oder alle der Schalter Q1–Q8 durch bipolare Bausteine, wie zum Beispiel BJTs oder IGBTs ersetzt werden.
Der Betrieb des Stromwandlers 10 wird nun in Verbindung mit dem Zeitablaufdiagramm von 2 dargestellt, das die Gate-Source-Spannung der Schalter Q1–Q8 gemäß einer Ausführungsform der vorliegenden Erfindung darstellt. Als solches sind die Schalter Q1–Q8 eingeschaltet (leitend), wenn deren entsprechende Gate-Source-Spannung hoch ist, und ausgeschaltet (nichtleitend), wenn deren entsprechende Gate-Source-Spannung niedrig ist. In 2 erstreckt sich der erst Halbzyklus der Leitung/Nichtleitung-Schaltintervalle der Schalter Q1, Q2 vom Zeitpunkt t0 zum Zeitpunkt t1, und erstreckt sich der zweite Halbzyklus vom Zeitpunkt t1 zum Zeitpunkt t2. Die Schalter Q1 und Q3 sind EIN (oder einem leitenden Zustand) über im wesentlichen den gesamten ersten Halbzyklus (t0–t1), und die Schalter Q2 und Q4 sind AUS (oder in einem lichtleitenden Zustand). Somit bildet sich während des ersten Halbzyklus (t0–t1) Ladung auf dem Kondensator C1 und ist die Spannung über die Primärwicklung P1 des Transformators T1 im wesentlichen V_in/2. Die Spannung über die Primärwicklung P1 ist mit den Sekundärwicklungen S1, S2 des Transformators T1 magnetisch gekoppelt. Zu Beginn des Halbzyklus (t0), wenn die Schalter Q1 und Q3 EIN-schalten, kann der Schalter Q5 auch EIN-schalten und schaltet der Schalter Q6 AUS. Die Spannung über die erste Sekundärwicklung S1 wird somit an die Induktivität L1 über im wesentlichen den gesamten ersten Halbzyklus angelegt.
Die EIN-Zeit für den Schalter Q5 kann unabhängig von den Schaltern Q1 und Q3 geregelt werden, um die gewünschte Ausgangsspannung V_out zu erzielen, und kann vor oder simultan mit dem Ende des ersten Halbzyklus (t1) enden. Wenn der Schalter Q5 AUS-schaltet, schaltet der Schalter Q6 EIN. Der Schalter Q6 bleibt EIN für den Rest des ersten Halbzyklus und auch über den zweiten Halbzyklus (t1–t2).
Am Ende der ersten Halbzyklus (t1) schalten die Schalter Q1 und Q3 AUS und nach einer Verzögerung, um zu ermöglichen, daß die Magnet- und Leckinduktivität des Transformators T1 die Spannung an dem Knoten zwischen den Schaltern Q1 und Q2 hinunterzwingen, um ZVS durchzuführen, schalten die Schalter Q2 und Q4 EIN und bleiben sie über im wesentlichen den gesamten zweiten Halbzyklus (t1–t2) EIN. Während dieses zweiten Halbzyklus ist die Spannung über die Primärwicklung P1 aufgrund der Ladung auf dem Kondensator C1 im wesentlichen V_in/2. Zu Beginn des zweiten Halbzyklus (t1), wenn die Schalter Q2 und Q4 EIN-schalten, schaltet der Schalter Q7 auch EIN und schaltet der Schalter Q8 AUS. Die Spannung über die zweite Sekundärwicklung S2 wird an die Induktivität L2 angelegt. Die EIN-Zeit für den Schalter Q2 kann unabhängig von den Schaltern Q2 und Q4 geregelt werden, um die gewünschte Ausgangsspannung V_out zu erzielen, und kann vor oder simultan mit dem Ende des zweiten Halbzyklus (t2) enden. Die relative Einschaltdauer von Q7 kann dieselbe wie für den Schalter Q5 sein. Wenn der Schalter Q7 AUS-schaltet, schaltet der Schalter Q8 EIN und bleibt er EIN für den Rest des zweiten Halbzyklus sowie über den nächsten Halbzyklus (t2–t3).
Am Ende des zweiten Halbzyklus (t2) schalten die Schalter Q2 und Q4 AUS und nach einer kurzen Verzögerung, um zu ermöglichen, daß die Magnet- und Leckinduktivität des Transformators T1 die Spannung an dem Knoten zwischen den Schaltern Q1 und Q2 hinaufzwingen, um ZVS durchzuführen, schalten die Schalter Q1 und Q3 EIN.
Die Schalter Q5–Q8 können von einer Steuerschaltung (nicht gezeigt) gesteuert werden, wie dies auf dem Gebiet bekannt ist. Zusätzlich können die relativen Einschaltdauern der Schalter Q5–Q8 durch die Steuerschaltung, wie dies auf dem Gebiet bekannt ist, auf der Grundlage der Ausgangsspannung (V_out) moduliert werden. Die Synchrongleichrichter Q3, Q4 können selbstgesteuert sein, wie dies in 3 dargestellt ist, worin Widerstände R1 bzw. R2 die Spannung über die jeweiligen Sekundärwicklungen S1, S2 des Transformators T1 mit den Steueranschlüssen der Schalter Q3, Q4 koppeln. Gemäß einer weiteren Ausführungsform, in der die Synchrongleichrichter Q3, Q4 selbstgesteuert sind, können die Synchrongleichrichter Q3, Q4 durch die Spannung über zusätzliche Sekundärwicklungen des Transformators T1 (nicht gezeigt) gesteuert werden. Gemäß einer weiteren Ausführungsform können die Synchrongleichrichter Q3, Q4 kontrollgesteuert, wie zum Beispiel durch eine Steuerschaltung (nicht gezeigt) werden, wie dies auf dem Gebiet bekannt ist.
Gemäß einer Ausführungsform kann der Stromwandler 10 Hinterflankenmodulation der Schalter Q5–Q8 benutzen, um Ausgangsregelung zu erzielen. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann der Stromwandler 10 Ausgangsregelung durch Verwendung von Vorderflankenmodulation erzielen.
Der Stromwandler 10 kombiniert die Effizienzvorteile von synchronen Tiefsetzstellern mit einer Synchrongleichgerichteterhalbbrückenkonfiguration mit ZVS an den Primärschaltern Q1, Q2. Der Wandler 10 weist den weiteren Vorteil auf, daß die Schalter Q5 und Q7 bei Nullstrom aufgrund von Wicklungsleckinduktivität EIN-schalten können. Außerdem kann gemäß einer Ausführungsform ein Open Frame-Baudesign verwendet werden, da Spannungen größer als V_in nicht erzeugt werden. Ferner liefert die Halbbrückenkonfiguration eine Ausgangswelligkeit, die das doppelte der Primärschaltfrequenz ist.
4 zeigt ein Schemadiagramm des Stromwandlers 10 gemäß einer weiteren Ausführungsform. Der Stromwandler 10 von 4 ähnelt demjenigen von 1, außer daß die Synchrongleichrichter Q3, Q4 der Ausgangsgleichrichterschaltungen des Halbbrückenwandlers 12 durch jeweilige Gleichrichterdioden D3 und D4 ersetzt worden sind und die Schalter Q6, Q8 der Tiefsetzsteller 14, 16 durch jeweilige Dioden D6, D8 ersetzt worden sind.
5 zeigt ein Schemadiagramm des Stromwandlers 10 gemäß einer weiteren Ausführungsform. Der Wandler 10 von 5 ähnelt demjenigen von 4, außer daß der Wandler 10 nur einen Tiefsetzsteller 14 enthält, der den Schalter Q5, eine Diode D6, die Induktivität R1 und den Kondensator C2 umfaßt. Man sollte beachten, daß für diese Ausführungsform beide Sekundärwicklungen S1, S2 mit dem Schalter Q5 des Tiefsetzstellers 14 gekoppelt sind. Gemäß einer weiteren Ausführungsform der Topologie mit einzigem Tiefsetzsteller können die Ausgangsgleichrichterschaltungen des Halbbrückenwandlers 12 und Tiefsetzstellers 14 Synchrongleichrichter enthalten, wie dies vorangehend unter Bezugnahme auf die 1 und 3 beschrieben wurde. Gemäß einer weiteren Ausführungsform können zusätzliche Tiefsetzsteller in einer Weise ähnlich dem dargestellten einzigen Tiefsetzsteller zur Schaltung hinzugefügt werden, um mehrere Ausgaben zu liefern.
6 zeigt ein Schemadiagramm des Wandlers 10 gemäß einer weiteren Ausführungsform. Der Wandler 10 von 6 ähnelt demjenigen von 1, außer daß der Halbbrückenwandler 12 durch einen Vollbrückenwandler 18 ersetzt worden ist. Die Eingangsschaltung des Vollbrückenwandlers enthält zusätzliche Schalter Q1B und Q2B auf der Primärseite, die auch durch die Steuerschaltung (nicht gezeigt), die die Schalter Q1, Q2 steuert, gesteuert werden können. Der Wandler 10 mit der Vollbrückenkonfiguration kann ähnlich wie die vorangehend unter Bezugnahme auf die 1 und 2 beschriebene Halbbrückenkonfiguration arbeiten. Die zusätzlichen Primärschalter Q1B, Q2B können dieselbe zeitliche Steuerung (d.h. Leitung/Nichtleitungzyklen) wie die Schalter Q1 bzw. Q2 aufweisen. In der dargestellten Ausführungsform enthält die Primärschaltung des Vollbrückenwandlers 18 den Kondensator C1, der bei der Symmetrisierung der Volt-Sekunden über den Transformator T1 helfen kann. Der Kondensator C1 ist jedoch für die Vollbrückenkonfiguration nicht notwendig.
7 zeigt ein Schemadiagramm des Wandlers 10 gemäß einer weiteren Ausführungsform. Die Ausführungsform von 7 ähnelt derjenigen von 1, außer daß sie zwei parallel angeschlossene brückengespeiste Wandler 20, 22 enthält. Jeder der ersten und zweiten brückengespeisten Wandler 20, 22 kann ähnlich wie der vorangehend unter Bezugnahme auf die 1 und 3–6 beschriebene Wandler 10 sein und kann sich einen gemeinsamen Ausgangskondensator C2 teilen, um eine einzige Ausgangsspannung V_out zu liefern. In der dargestellten Ausführungsform sind die ersten und zweiten brückengespeisten Wandler 20, 22 ähnlich wie der in 1 dargestellte Wandler 10. Der zweite brückengespeiste Wandler 22 enthält Schalter Q1B und Q2B auf der Primärseite, einen Transformator T1B, einen Kondensator C1B und Ausgangssynchrongleichrichter Q3B, Q4B, die beide Tiefsetzsteller speisen. Ein erster der Tiefsetzsteller des zweiten Wandlers 22 enthält Schalter Q5B, Q6B, eine Induktivität L1B und den Kondensator C2. Der zweite Tiefsetzsteller enthält die Schalter Q7B, Q8B, eine Induktivität L2B und den Kondensator C2. der zweiten Brückenwandler 12 kann in einer ähnlichen Weise wie der vorangehend unter Bezugnahme auf die 1 und 2 beschriebene arbeiten, außer daß, gemäß einer Ausführungsform, die Leitung/Nichtleitung-Zyklen der Primärschalter Q1B, Q2B zum Beispiel neunzig Grad außer Phase mit den Leitung/Nichtleitung-Zyklen der Schalter Q1, Q2 sein können. Demzufolge kann der Leistungspegel des Wandlers 10 erhöht werden, während die Ausgangswelligkeitsfrequenz effektiv verdoppelt wird. Eine derartige Ausführungsform läßt die Benutzung von Filterkomponenten mit kleinerer Ausgabe (Induktivitäten L1, L2, L1B, L2B und Kondensator C2) und verbessertes Übergangsverhalten zu.
8–11 zeigen Schemadiagramme des Stromwandlers 10 gemäß weiteren Ausführungsformen. In diesen Ausführungsformen ist die zweite Sekundärwicklung S2 des Transformators T1 entfernt. 8 stellt eine Ausführungsform ohne Synchrongleichrichtung dar, und 9 stellt eine Ausführungsform mit Synchrongleichrichtung dar. Der Betrieb der in den 8 und 9 dargestellten Stromwandler 10 ähnelt dem vorangehend unter Bezugnahme auf die 1 und 2 beschriebenen. Obwohl die Synchrongleichrichter Q3, Q4 in 9 so dargestellt sind, daß sie selbstgesteuert sind, können zusätzlich gemäß weiteren Ausführungsformen die Synchrongleichrichter Q3, Q4 zum Beispiel kontrollgesteuert sein.
Der in 10 dargestellte Stromwandler 10 ähnelt demjenigen von 8, außer daß die Gleichrichterdioden D4, D3 entfernt worden sind. Der Betrieb des Stromwandlers 10 von 10 wird in Verbindung mit dem Zeitablaufdiagramm von 12 beschrieben, das die Gate-Source-Spannungen für Schalter Q1, Q2, Q5 und Q7 zeigt. Zu Beginn des ersten Halbzyklus (t0), wenn der Schalter Q1 EIN-schaltet, schaltet der Schalter Q7 EIN und leitet die Diode D8. Wenn die Schalter Q1, Q7 EIN-schalten, ist der Schalter Q5 von dem vorherigen Halbzyklus immer noch EIN und kann die Diode D6 sperren. Die Spannung über die Sekundärwicklung S1 wird an die Induktivität L1 angelegt. Der Schalter Q5 kann durch eine Steuerschaltung (nicht gezeigt) moduliert werden, um die Ausgangsspannung (V_out) für diesen Halbzyklus (t0–t1) zu regeln. Wenn der Schalter Q5 AUS-geschaltet ist, leitet die Diode D6 Strom durch die Induktivität L1 und kann die Diode D8 weiterhin Strom durch die Induktivität L2 leiten.
Am Ende des ersten Halbzyklus (t1) schaltet der Schalter Q1 AUS und nach einer kurzen Verzögerung, um der Magnet- und Leckinduktivität des Transformators T1 zu ermöglichen, die Spannung an dem Knoten zwischen den Schaltern Q1, Q2 hinunterzuzwingen, um ZVS durchzuführen, kann der Schalter Q2 EIN-schalten. Wenn der Schalter Q2 EIN-schaltet, schaltet der Schalter Q5 EIN. Der Schalter Q7 kann von dem vorherigen Halbzyklus weiterhin EIN sein. Über im wesentlichen den gesamten zweiten Halbzyklus (t1–t2) bleiben die Schalter Q2, Q5 und Q7 EIN und sperrt die Diode D8. Als ein Ergebnis wird die Spannung über die Sekundärwicklung S1 an die Induktivität L2 angelegt. Die EIN-Zeit für den Schalter Q7 kann durch die Steuerschaltung (nicht gezeigt) moduliert werden, um die Ausgangsspannung (V_out) für den zweiten Halbzyklus (t1–t2) zu regeln. Wenn der Schalter Q7 AUS-schaltet, leitet die Diode D8 Strom durch die Induktivität L2. Die Diode D6 kann weiterhin Strom durch die Induktivität L1 leiten.
Am Ende des zweiten Halbzyklus (t2) schaltet der Schalter Q2 AUS und nach einer kurzen Verzögerung, um der Magnet- und Leckinduktivität von T1 zu ermöglichen, die Spannung an dem Knoten zwischen den Schaltern Q1, Q2 hinaufzuzwingen, um ZVS durchzuführen, schaltet der Schalter Q1 EIN. Wie vorangehend erörtert, schaltet der Schalter Q7 EIN und kann der Schalter Q5 EIN vom vorherigen Halbzyklus bleiben, wenn der Schalter Q1 EIN-schaltet.
Der Stromwandler 10 von 11 kann Hinterflankenmodulation der Schalter Q5 und Q7 zum Erzielen von Ausgangsregelung benutzen. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann der Stromwandler 10 Vorderflankenmodulation der Schalter Q5 und Q7 zum Erzielen von Ausgangsregelung benutzen.
Der in 11 dargestellte Stromwandler 10 ähnelt demjenigen von 10, außer daß die Dioden D6, D8 durch Dioden Q6, Q8 ersetzt worden sind. Der Betrieb des Stromwandlers 10 von 11 ähnelt demjenigen von 10.
13 zeigt ein Diagramm des Stromwandlers 10 gemäß einer weiteren Ausführungsform. Wie die vorangehend beschriebenen Wandler 10 enthält der in 13 dargestellte Wandler 10 zwei Stufen. Die erste Stufe enthält den symmetrischen Halbbrückenwandler 12. Die zweite Stufe enthält das Paar synchrone Tiefsetzsteller 14, 16. Gemäß der dargestellten Ausführungsform liefert der symmetrische Halbbrückenwandler 12, wie unten weiter beschrieben ist, eine gleichgerichtete Impulsspannung, in 13 als V_bus bezeichnet, die an die synchronen Tiefsetzsteller 14, 16 geliefert wird. Jeder synchrone Tiefsetzsteller 14, 16 liefert eine separate Ausgangsspannung, in 13 jeweils als V₀₁ und V₀₂ bezeichnet. Obwohl nur zwei synchrone Tiefsetzsteller 14, 16 in 13 gezeigt sind, erwägen andere Ausführungsformen eine andere Anzahl von synchronen Tiefsetzstellern, die mit dem symmetrischen Halbbrückenwandler 12 gekoppelt sind, wie zum Beispiel einen oder mehr als zwei synchrone Tiefsetzsteller. Obwohl die erste Stufe in 13 als ein symmetrischer Halbbrückenwandler 12 dargestellt ist, kann zusätzlich gemäß anderen Ausführungsformen die erste Stufe, zum Beispiel, eine Gegentakt (Push-pull)-Topologie, wie sie unten unter Bezugnahme auf 14 weiter beschrieben ist, oder eine Vollbrückentopologie verwenden.
Der symmetrische Halbbrückenwandler 12 enthält Primärschalter Q1, Q2, die die Primärwicklung P1 des Transformators T1 symmetrisch antreiben können. Die Schalter Q1, Q2 können durch eine Steuerschaltung 32 mit einer relativen Einschaltdauer von zwischen 25% und 50% zur Durchführung von ZVS gesteuert werden, wie dies unten weiter beschrieben wird.
Die Steuerschaltung 32 kann eine Open Loop-Steuerschaltung sein, die nicht auf die Ausgangsspannungen V₀₁, V₀₂ anspricht. Dementsprechend kann die Spannung über die Sekundärwicklungen S1, S2 ungeregelt sein. Die Primärschaltung des symmetrischen Halbbrückenwandlers 12 kann auch, wie in 13 dargestellt, ein Eingangsfilter mit einem Kondensator C3 und einer Induktivität L3 enthalten. Zusätzlich kann der symmetrische Halbbrückenwandler 12 zwei in Reihe verbundene Kondensatoren C1, C1B enthalten, die über die Eingangsspannungsquelle (V_in) angeschlossen sind.
Die Synchrongleichrichter Q3, Q4 sind jeweils mit den Sekundärwicklungen S1, S2 des Transformators T1 gekoppelt. Wie dies in 13 dargestellt ist, können die Synchrongleichrichter Q3, Q4 gemäß einer Ausführungsform selbstgesteuert sein. Gemäß einer derartigen Ausführungsform können die Steueranschlüsse des Synchrongleichrichters Q3 von einer Spannung über die zweite Sekundärwicklung S2 angesteuert werden und kann der Synchrongleichrichter Q4 durch eine Spannung über die erste Sekundärwicklung S1 angesteuert werden. Zusätzlich kann gemäß einer Ausführungsform der symmetrische Halbbrückenwandler 12 ein Paar Ansteuerschaltungen 32, 34 zum Begrenzen der an die Steueranschlüsse der Synchrongleichrichter Q3, Q4 angelegten Spannung enthalten. Die Ansteuerschaltungen 32, 34 können jeweils einen Ansteuerschalter Q9, Q9B und eine Vorspannungsquelle 36, 38 enthalten. Die Ansteuerschalter Q9, Q9B können Transistoren, wie zum Beispiel FET oder bipolare Transistoren sein. Gemäß einer weiteren Ausführungsform können die Synchrongleichrichter Q3, Q4 kontrollgesteuert sein.
Die gleichgerichteten, ungeregelten Halbzyklusspannungen von den Sekundärwicklungen S1, S2 werden zur Erzeugung der vollwellengleichgerichteten, ungeregelten Spannung V_bus kombiniert. Diese Spannung wird in jeden der synchronen Tiefsetzsteller 14, 16 gegeben. Die Schalter Q5, Q6 des ersten synchronen Tiefsetzstellers 14 kann durch eine Steuerschaltung 14 gesteuert werden, die auf die Ausgangsspannung V₀₁ des ersten synchronen Tiefsetzstellers 14 anspricht. Die Schalter Q7, Q8 des zweiten synchronen Tiefsetzstellers 16 können durch eine Steuerschaltung 42 gesteuert werden, die auf die Ausgangsspannung V₀₂ des zweiten synchronen Tiefsetzstellers 16 anspricht.
Wie in 13 dargestellt ist, enthält die erste Stufe des Stromwandlers 10 (d.h. des symmetrischen Halbbrückenwandlers) kein Ausgangsfilter, um dadurch ZVS durchzuführen. Dementsprechend kann die Spannung V_bus zusätzlich ungefiltert sein. Zur Kompensation der ungefilterten Art der Spannung V_bus können die Steuerschaltungen 40, 42 mit Flanken (entweder Vorder- oder Hinter-) der Pulse der Spannung V_bus synchronisiert werden. Gemäß einer Ausführungsform kann die Synchronisierung mit einer Synchronisierungsschaltung 50 zum Senden von Synchronisierungspulsen zwischen den primären und sekundären Steuerschaltungen durchgeführt werden, die unter Bezugnahme auf 15 unten detaillierter beschrieben ist. Jede der Steuerschaltungen 40, 42 kann auch auf Trimm-Signale Trim1 bzw. Trim2 ansprechen, um eine Variation der Ausgangsspannungen V₀₁, V₀₂ zuzulassen und für eine besondere Lastanwendung zu passen. Die Ausgangsspannungen V₀₁, V₀₁ des Wandlers 10 können vollständig unabhängig sein und V₀₁ kann größer als oder geringer als V₀₂ sein.
Wie vorangehend diskutiert wurde, können die Schalter Q1 und Q2 mit einer relativen Einschaltdauer zwischen 25% und 50% ohne Verzicht auf ZVS angesteuert werden, wenn man annimmt, daß kein reflektierter Strom auf der Sekundärseite während der Kommutierung der Schalter Q1, Q2 in der Primärseite fließt. Das heißt, daß in einem bestimmten Zyklus Q1 (oder Q2) ausgeschaltet werden kann, nachdem sowohl Q5 als auch Q7 ausgeschaltet worden sind. Ausschalten von Q1 und Q2, unmittelbar nachdem sowohl Q5 als auch Q7 ausgeschaltet worden sind, weist den Vorteil von verminderten Verlusten in dem Kern des Transformators T1 auf und führt zu einer hohen Stromumwandlungseffizienz. Solange die relative Ansteuereinschaltdauer für Q1 und Q2 oberhalb von 25% gehalten wird, kann ZVS-Betrieb durch den Magnetisierungsstrom des Transformators aufrechterhalten werden. Gemäß weiteren Ausführungsformen kann jedoch die relative Einschaltdauer für die Schalter Q1 und Q2 nahe an 50 % gehalten werden. Zusätzlich können die Tiefsetzsteller 14, 16, wie vorangehend diskutiert, hinterflanken- oder vorderflankenmoduliert sein. Zur Durchführung von ZVS können die Durchlaßschalter Q5 und Q7 eingeschaltet werden, nachdem die Primärseitenkommutierung abgeschlossen ist, und ausgeschaltet werden, bevor die Primärseitenkommutierung des nächsten Zyklus ausgelöst wird. In bestimmten Anwendungen kann die Hinterflankenmodulation leichter zu implementieren sein.
14 zeigt ein Diagramm des Stromwandlers 10 gemäß einer weiteren Ausführungsform. Der Stromwandler 10 von 14 ähnelt demjenigen von 13, außer daß die erste Stufe des Stromwandlers 10 einen Gegentakt (Push-pull)-Wandler 50 enthält. Gemäß einer derartigen Ausführungsform enthält der Transformator T1 zwei Primärwicklungen P1, P2. Die Schalter Q1, Q2 der Primärschaltung sind zwischen den Primärwicklungen P1, P2 angeschlossen. Die Verwendung einer Gegentakt (Push-pull)-Topologie, wie sie in 14 dargestellt ist, vereinfacht die Primärschaltung der ersten Stufe. Open loop-Gegentaktwandler implizieren jedoch potentiell Transformatorsättigungsprobleme.
15 zeigt ein Diagramm der Synchronisierungsschaltung 50 gemäß einer Ausführungsform der vorliegenden Erfindung. Gemäß der dargestellten Ausführungsform enthält die Synchronisierungsschaltung 50 einen Transistor 52, wie zum Beispiel einen p-channel enhancement-MOSFET, mit einem Gate-Anschluß, der mit dem Eingangssynchronisierungssignal ("Sync In") gekoppelt ist, das von der Steuerschaltung 32 geliefert wird. Der Drain-Anschluß des Transistors 52 kann mit der Masse auf der Primärseite über einen Widerstand 54 gekoppelt sein. Der Drain-Anschluß des Transistors 52 kann über die Trennsperre mit dem Steueranschluß eines Schalters 56 über einen Kondensator 58 und einen Widerstand 60 gekoppelt sein. Der Transistor 56 kann zum Beispiel ein n-channel enhancement-MOSFET sein. Die Synchronisierungsschaltung 50 kann auch ein Paar in Reihe verbundene Zener-Dioden 62, 64 enthalten, die zwischen dem Steueranschluß des Transistors 56 und der sekundären Masse angeschlossen sind. Zusätzlich kann die Synchronisierungsschaltung 50 einen Widerstand 66 enthalten, der parallel zu den Zener-Dioden 62, 64 angeschlossen ist. Ferner kann eine Kondensator 68 zwischen der primären Masse und der sekundären Massen angeschlossen sein. Der Drain-Anschluß des Transistors 56 kann das Ausgangssynchronisierungssignal („Sync Out") liefern, das mit den Steuerschaltungen 40, 42 gekoppelt ist. Ein Widerstand 70 kann auch mit dem Drain-Anschluß des Transistors 56 gekoppelt sein. Die Kondensatoren 58 und 68 kreuzen die Trennsperre und können irgendeine existierende DC-Differenz zwischen primären und sekundären Massen kompensieren. Der Widerstand 60 und die Zener-Dioden 62, 64 können den Gate-Anschluß des Transistors 56 schützen.
Gemäß einer derartigen Ausführungsform, die zum Beispiel Abfallflankenmodulation verwendet, werden die abfallenden Flanken des Eingangssynchronisierungssignal (Sync In) durch die Kondensatoren 58, 68 zum Transistor 56 kapazitiv gesendet und führen sie zu abfallenden Kanten des Ausgangssynchronisierungssignals (Sync Out). Die Synchronisierungsschaltung 50 ist inhärent sehr schnell mit geringen (vernachlässigbaren) Verzögerungen zwischen Eingabe und Ausgabe.
Für eine optimale zeitliche Steuerung kann ein primärer Synchronisierungspuls erzeugt werden, bevor Kommutierung der Primärschalter Q1, Q2 gestartet wird. Als solches ist das Ausgangssynchronisierungssignal Sync Out vor Strompulsen verfügbar. Somit kann selbst bei Vorliegen von signifikanten Sekundärsynchronisierungsverzögerungen optimal zeitlich gesteuertes Einschalten der Schalter Q5 und Q7 erzielt werden.
Obwohl die vorliegende Erfindung hierin unter Bezugnahme auf bestimmte Ausführungsformen beschrieben worden ist, werden Fachleute auf dem Gebiet erkennen, daß viele Modifikationen und Variationen implementiert werden können. Zum Beispiel kann der Transformator T1 des Stromwandlers 10 mehrere Primär-, Sekundär- und/oder Tertiärwicklungen enthalten. Die vorangehende Beschreibung und die folgenden Ansprüche sollen alle derartigen Modifikationen und Variationen abdecken.
Eine Ausführungsform der Erfindung stellt ein Stromwandler dar, umfassend: einen symmetrischen Halbbrückenwandler, der einen Transformator mit einer Primärwicklung und ersten und zweiten Sekundärwicklungen, einer Primärschaltung, die mit der Primärwicklung gekoppelt ist, einer ersten Gleichrichterschaltung, die mit der ersten Sekundärwicklung gekoppelt ist, und einer zweiten Gleichrichterschaltung enthält, die mit der zweiten Sekundärwicklung gekoppelt ist, und erste und zweite Tiefsetzsteller, die mit dem Halbbrückenwandler gekoppelt sind. Die Primärschaltung des Halbbrückenwandlers enthält erste und zweite ungeregelte Primärschalter. Die ersten und zweiten Primärschalter weisen jeweils eine relative Einschaltdauer von weniger als fünfzig Prozent auf, so daß der erste Schalter eingeschaltet wird, wenn ein Spannungsabfall über den ersten Schalter im wesentlichen gleich Null ist, und so daß der zweite Schalter eingeschaltet wird, wenn ein Spannungsabfall über den zweiten Schalter im wesentlichen gleich Null ist. Der erste Tiefsetzsteller ist mit der ersten Gleichrichterschaltung gekoppelt, der zweite Tiefsetzsteller ist mit der zweiten Gleichrichterschaltung gekoppelt und Ausgaben der ersten und zweiten Tiefsetzsteller werden kombiniert, um eine einzige Ausgabe zu liefern. Die erste Gleichrichterschaltung enthält einen ersten Synchrongleichrichter. Außerdem enthält die zweite Gleichrichterschaltung einen zweiten Synchrongleichrichter.
Wenigstens einer der ersten und zweiten Synchrongleichrichter kann kontrollgesteuert sein, aber alternativ ist wenigstens einer der ersten und zweiten Synchrongleichrichter selbstgesteuert.
Die zweite Gleichrichterschaltung kann eine Diode enthalten, und in einer Ausführungsform enthält die erste Gleichrichterschaltung eine Diode und enthält die zweite Gleichrichterschaltung eine Diode.
In einer Anordnung enthält der erste Tiefsetzsteller: erste und zweite Gleichrichterbausteine, die mit der ersten Gleichrichterschaltung des Halbbrückenwandlers gekoppelt sind, eine erste Induktivität, die einen ersten Anschluß aufweist, der mit sowohl dem ersten als auch dem zweiten Gleichrichterbaustein des ersten Tiefsetzstellers gekoppelt ist, und einen Kondensator, der mit einem zweiten Anschluß der ersten Induktivität gekoppelt ist. Wenigstens einer der ersten und zweiten Gleichrichterbausteine enthält einen Synchrongleichrichter. Der zweite Tiefsetzsteller enthält: dritte und vierte Gleichrichterbausteine, die mit der zweiten Gleichrichterschaltung des Halbbrückenwandlers gekoppelt sind, und eine zweite Induktivität, die einen ersten Anschluß aufweist, der sowohl mit dritten als auch dem vierten Gleichrichterbaustein des zweiten Tiefsetzstellers gekoppelt ist, und einen zweiten Anschluß aufweist, der mit dem Kondensator des ersten Tiefsetzstellers gekoppelt ist. In einer Anordnung ist der erste Tiefsetzsteller mit sowohl der ersten als auch der zweiten Gleichrichterschaltung gekoppelt und dient der erste Tiefsetzsteller zur Erzeugung einer ersten Ausgangsspannung und ist der zweite Tiefsetzsteller mit sowohl der ersten als auch der zweiten Gleichrichterschaltung gekoppelt und dient der zweite Tiefsetzsteller zum Erzeugen einer zweiten Ausgangsspannung. Die erste Gleichrichterschaltung der Halbbrückenwandlerschaltung enthält einen ersten Synchrongleichrichter und die zweite Gleichrichterschaltung der Halbbrückenwandlerschaltung enthält einen zweiten Synchrongleichrichter. Die ersten und zweiten Synchrongleichrichter sind selbstgesteuert. Der Wandler umfaßt ferner eine erste Gate-Ansteuerschaltung, die mit dem ersten Synchrongleichrichter gekoppelt ist. Die erste Gate-Ansteuerschaltung enthält einen FET. Der Wandler umfaßt ferner eine zweite Gate-Ansteuerschaltung, die mit dem zweiten Synchrongleichrichter gekoppelt ist. Der erste Tiefsetzsteller enthält erste und zweite Gleichrichterbausteine, eine erste Induktivität, die einen ersten Anschluß aufweist, der mit sowohl dem ersten als auch dem zweiten Gleichrichterbaustein gekoppelt ist, und einen ersten Kondensator, der mit einem zweiten Anschluß der ersten Induktivität gekoppelt ist, und der zweite Tiefsetzsteller enthält dritte und vierte Gleichrichterbausteine, eine zweite Induktivität, die einen ersten Anschluß aufweist, der mit sowohl dem dritten als auch dem vierten Gleichrichterbaustein gekoppelt ist, und einen zweiten Kondensator, der mit einem zweiten Anschluß der zweiten Induktivität gekoppelt ist. Der erste Gleichrichterbaustein des ersten Tiefsetzstellers enthält einen ersten Schalter und ein zweiter Gleichrichterbaustein des ersten Tiefsetzstellers enthält einen zweiten Schalter.
Der erste Tiefsetzsteller enthält eine erste flankengesteuerte Steuerschaltung, die mit den ersten und zweiten Schaltern des ersten Tiefsetzstellers gekoppelt ist. Der dritte Gleichrichterbaustein des zweiten Tiefsetzstellers enthält einen dritten Schalter, der vierte Gleichrichterbaustein des zweiten Tiefsetzstellers enthält einen vierten Schalter und der zweite Tiefsetzsteller enthält eine zweite flankengesteuerte Steuerschaltung, die mit den dritten und vierten Schaltern gekoppelt ist. Der Stromwandler umfaßt ferner eine primäre Steuerschaltung zur Steuerung der ersten und zweiten Primärschalter und eine Synchronisierungsschaltung, die zwischen der primären Steuerschaltung und den ersten und zweiten flankengesteuerten Steuerschaltungen angeschlossen ist. Die Synchronisierungsschaltung enthält einen ersten Transistor, der erste und zweite Anschlüsse aufweist, die eine Leiterbahn dazwischen bilden, und einen Steueranschluß aufweist, worin der Steueranschluß mit einem Synchronisierungsausgangsanschluß der primären Steuerschaltung gekoppelt ist, einen zweiten Transistor, der erste und zweite Anschlüsse aufweist, die dazwischen eine Leiterbahn bilden, und einen Steueranschluß aufweist, worin der Steueranschluß mit dem ersten Anschluß des ersten Transistors gekoppelt ist und der erste Anschluß des zweiten Transistors mit den ersten und zweiten flankengesteuerten Steuerschaltungen gekoppelt ist, und einen ersten Kondensator, der zwischen dem ersten Anschluß des ersten Transistors und dem Steueranschluß des zweiten Transistors angeschlossen ist. Der erste Anschluß des ersten Transistors der Synchronisierungsschaltung ist mit einer primären Masse gekoppelt, und der zweite Anschluß des zweiten Transistors der Synchronisierungsschaltung ist mit einer sekundären Masse gekoppelt; wobei die Synchronisierungsschaltung ferner einen zweiten Kondensator enthält, der zwischen primären Masse und sekundären Masse angeschlossen ist.
Der Wandler kann einen zweiten symmetrischen Halbbrückenwandler umfassen, der parallel zum Halbbrückenwandler gekoppelt ist, und dritte und vierte Tiefsetzsteller, die mit den Ausgaben des zweiten symmetrischen Halbbrückenwandlers der ersten, zweiten, dritten und vierten Tiefsetzsteller gekoppelt sind, sind miteinander gekoppelt.
Eine Ausführungsform der Erfindung stellt ein Stromwandler dar, umfassend einen symmetrischen Halbbrückenwandler, der einen Transformator mit einer Primärwicklung und einer Sekundärwicklung und einer mit der Primärwicklung gekoppelten Primärschaltung und erste und zweite Tiefsetzsteller umfaßt, die mit der Sekundärwicklung des Transformators gekoppelt sind. Die Primärschaltung des Halbbrückenwandlers enthält erste und zweite ungeregelte Primärschalter. Die ersten und zweiten Primärschalter weisen eine relative Einschaltdauer von weniger als fünfzig Prozent auf, so daß der erste Schalter eingeschaltet wird, wenn ein Spannungsabfall über den ersten Schalter im wesentlichen gleich Null ist, und so daß der zweite Schalter eingeschaltet wird, wenn ein Spannungsabfall über den zweiten Schalter im wesentlichen gleich Null ist. Der erste Tiefsetzsteller enthält erste und zweite Gleichrichterbausteine, die mit der Sekundärwicklung des Transformators gekoppelt sind, eine erste Induktivität, die einen ersten Anschluß aufweist, der mit sowohl dem ersten als auch dem zweiten Gleichrichterbaustein gekoppelt ist, und einen Kondensator, der mit einem zweiten Anschluß der ersten Induktivität gekoppelt ist, und der zweite Tiefsetzsteller enthält dritte und vierte Gleichrichterbausteine, die mit der Sekundärwicklung des Transformators gekoppelt sind, eine zweite Induktivität, die einen ersten Anschluß aufweist, der mit sowohl dem dritten als auch dem vierten Gleichrichterbaustein gekoppelt ist und einen zweiten Anschluß aufweist, der mit dem ersten Kondensator gekoppelt ist. Wenigstens einer der ersten und zweiten Gleichrichterbausteine enthält einen Synchrongleichrichter, und wenigstens einer der dritten und vierten Gleichrichterbausteine enthält einen Synchrongleichrichter.
In der vorliegenden Beschreibung bedeutet „umfassen" „enthalten oder bestehen aus" und bedeutet „umfassend" „enthaltend oder bestehend aus".
Die in der vorangehenden Beschreibung bzw. den folgenden Ansprüchen oder den beigefügten Zeichnungen offenbarten Merkmale, die in deren speziellen Formen oder hinsichtlich eines Mittels zur Durchführung der offenbarten Funktion oder eines Verfahrens oder Prozesses zum Erzielen des beschriebenen Ergebnisses ausgedrückt sind, können bedarfsweise einzeln oder in beliebiger Kombination von genannten Merkmalen zur Realisierung der Erfindung in diversen Ausführungsformen derselben verwendet werden.

Claims

Stromwandler zur Erzeugung wenigstens einer Ausgangsspannung, umfassend: eine erste Stromumwandlungsstufe, die einen Transformator (T1) mit ersten und zweiten Sekundärwicklungen (S1, S2), wenigstens zwei Primärschalter (Q1, Q2), die mit dem Transformator gekoppelt sind, eine erste Gleichrichterschaltung (Q3/D3), die mit der ersten Sekundärwicklung des Transformators gekoppelt ist, und eine zweite Gleichrichterschaltung (Q4/D4) enthält, die mit der zweiten Sekundärwicklung des Transformators gekoppelt ist, und eine zweite Stromumwandlungsstufe, die mit den ersten und zweiten Gleichrichterschaltungen der ersten Stromumwandlungsstufe gekoppelt ist, wobei die zweite Stromumwandlungsstufe erste und zweite Tiefsetzsteller (14, 16) enthält, ferner die ersten und zweiten Tiefsetzsteller jeweils einen jeweiligen Schalter (Q5, Q7) enthalten, der geregelt ist, um eine gewünschte Ausgangsspannung zu erzielen, dadurch gekennzeichnet, daß die wenigstens zwei Primärschalter nicht geregelt sind und unabhängig von der Ausgangsspannung gesteuert werden und daß die ersten und zweiten Primärschalter symmetrisch betrieben werden und eine relative Einschaltdauer von weniger als fünfzig Prozent aufweisen, so daß der erste Schalter eingeschaltet wird, wenn ein Spannungsabfall über den ersten Schalter im wesentlichen gleich Null ist, und so daß der zweite Schalter eingeschaltet wird, wenn ein Spannungsabfall über den zweiten Schalter im wesentlichen gleich Null ist.
Stromwandler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stromumwandlungsstufe eine Schaltung enthält, die aus der Gruppe ausgewählt ist, die aus einer Halbbrückenwandlerschaltung (12), einer Vollbrückenwandlerschaltung (18) und einer Gegentaktwandlerschaltung (50) besteht.
Stromwandler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Tiefsetzsteller mit einem Ausgang der ersten Gleichrichterschaltung gekoppelt ist, der zweite Tiefsetzsteller mit einem Ausgang der zweiten Gleichrichterschaltung gekoppelt ist und Ausgaben der ersten und zweiten Tiefsetzsteller kombiniert werden, um eine einzige Ausgabe bereitzustellen.
Stromwandler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Tiefsetzsteller mit den ersten und zweiten Gleichrichterschaltungen gekoppelt ist und zur Erzeugung einer ersten Ausgangsspannung dient, und der zweite Tiefsetzsteller mit den ersten und zweiten Gleichrichterschaltungen gekoppelt ist und zur Erzeugung einer zweiten Ausgangsspannung dient.
Stromwandler nach Anspruch 4, dadurch gekennzeichnet, daß die erste Gleichrichterschaltung einen selbstgesteuerten Synchrongleichrichter (Q3) enthält und die zweite Gleichrichterschaltung einen zweiten selbstgesteuerten Synchrongleichrichter (Q4) enthält.
Stromwandler nach Anspruch 5, dadurch gekennzeichnet, daß er ferner umfaßt: eine erste Gate-gesteuerte Schaltung (32), die mit dem ersten Synchrongleichrichter gekoppelt ist, und eine zweite Gate-gesteuerte Schaltung (34), die mit dem zweiten Synchrongleichrichter gekoppelt ist.
Stromwandler nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens eine der ersten und zweiten Gate-Schaltungen einen FET enthält.
Stromwandler nach Anspruch 4, dadurch gekennzeichnet, daß der erste Tiefsetzsteller eine erste flankengesteuerte Steuerschaltung (40) enthält und der zweite Tiefsetzsteller eine zweite flankengesteuerte Steuerschaltung (42) enthält.
Stromwandler nach Anspruch 8, dadurch gekennzeichnet, daß er ferner umfaßt: eine primäre Steuerschaltung (32) zur Steuerung der wenigstens zwei Primärschalter, und eine Synchronisierungsschaltung (50), die zwischen der primären Steuerschaltung und den ersten und zweiten flankengesteuerten Steuerschaltungen angeschlossen ist.
Stromwandler nach Anspruch 9, dadurch gekennzeichnet, daß die Synchronisierungsschaltung enthält: einen ersten Transistor (52), der erste und zweite Anschlüsse, die dazwischen eine Leiterbahn definieren, und einen Steueranschluß aufweist, worin der Steueranschluß mit einem Synchronisierungsausgabeanschluß der primären Steuerschaltung gekoppelt ist, einen zweiten Transistor (56), der erste und zweite Anschlüsse, die dazwischen eine Leiterbahn definieren, und einen Steueranschluß aufweist, worin der Steueranschluß mit dem ersten Anschluß des ersten Transistors gekoppelt ist und der erste Anschluß des zweiten Transistors mit den ersten und zweiten flankengesteuerten Steuerschaltungen gekoppelt ist, und einen ersten Kondensator (58), der zwischen dem ersten Anschluß des ersten Transistors und dem Steueranschluß des zweiten Transistors angeschlossen ist.
Stromwandler nach Anspruch 10, dadurch gekennzeichnet, daß der erste Anschluß des ersten Transistors der Synchronisierungsschaltung mit einer primären Masse gekoppelt ist, und der zweite Anschluß des zweiten Transistors der Synchronisierungsschaltung mit einer sekundären Masse gekoppelt ist, wobei die Synchronisierungsschaltung ferner einen zweiten Kondensator (68) enthält, der zwischen primärer Masse und sekundärer Masse angeschlossen ist.
Stromwandler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stromumwandlungsstufe einen symmetrischen Halbbrückenwandler (12) enthält.
Stromwandler nach Anspruch 12, dadurch gekennzeichnet, daß die erste Gleichrichterschaltung einen ersten Synchrongleichrichter (Q3) enthält, und die zweite Gleichrichterschaltung einen zweiten Synchrongleichrichter (Q4) enthält.
Stromwandler nach Anspruch 13, dadurch gekennzeichnet, daß die erste Gleichrichterschaltung eine erste Diode (D3) enthält, und die zweite Gleichrichterschaltung eine zweite Diode (D4) enthält.
Stromwandler nach Anspruch 1 oder Anspruch 12, dadurch gekennzeichnet, daß die wenigstens zwei Primärschalter (Q1, Q2) für eine Zeitdauer pro Schaltzyklus simultan ausgeschaltet sind.
Stromwandler nach Anspruch 1 oder Anspruch 12, dadurch gekennzeichnet, daß die erste Gleichrichterschaltung und die zweite Gleichrichterschaltung während eines Schaltzyklus nicht simultan eingeschaltet sind.