DE60125952T2 - Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen - Google Patents

Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen Download PDF

Info

Publication number
DE60125952T2
DE60125952T2 DE60125952T DE60125952T DE60125952T2 DE 60125952 T2 DE60125952 T2 DE 60125952T2 DE 60125952 T DE60125952 T DE 60125952T DE 60125952 T DE60125952 T DE 60125952T DE 60125952 T2 DE60125952 T2 DE 60125952T2
Authority
DE
Germany
Prior art keywords
layer
relaxed
heterostructure
substrate
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60125952T
Other languages
English (en)
Other versions
DE60125952D1 (de
Inventor
A. Eugene Windham FITZGERALD
A. Dimitri Newton ANTONIADIS
L. Judy Belmont HOYT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of DE60125952D1 publication Critical patent/DE60125952D1/de
Application granted granted Critical
Publication of DE60125952T2 publication Critical patent/DE60125952T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Description

  • PRIORITÄTSANGABE
  • Diese Anmeldung nimmt die Priorität der am 16. August 2000 eingereichten provisorischen Anmeldung Ser.-Nr. 60/225,666 in Anspruch.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Herstellung eines allgemeinen Substrats aus einem entspannten Si1-xGex-auf-Isolator(SGOI) für verschiedene elektronische oder optoelektronische Anwendungen und die Herstellung eines monokristallinen III–V oder II–VI Material-auf-Isolator-Substrats.
  • Ein entspannter Si1-xGex-auf-Isolator(SGOI) ist eine sehr vielversprechende Technologie, weil sie die Vorteile von zwei fortschrittlichen Technologien kombiniert: Die herkömmliche SOI-Technologie und die disruptive SiGe-Technologie. Die SOI-Konfiguration bietet vielerlei mit dem isolierenden Substrat verbundene Vorteile, nämlich verringerte parasitäre Kapazitäten, verbesserte Trennung, verminderter Kurzkanaleffekt etc. MOS-Vorrichtungen hoher Mobilität mit unter Spannung gesetztem Si, unter Spannung gesetztem Si1-xGex oder unter Spannung gesetztem Ge können auf SGOI-Substraten hergestellt werden.
  • Andere III–V optoelektronische Vorrichtungen können auch in das SGOI-Substrat integriert werden, indem die Gitterkonstanten von III–V Materialien und dem entspannten Si1-xGex aneinander angepasst werden. Beispielsweise kann eine GaAs-Schicht auf einem Si1-xGex-auf-Isolator gezüchtet werden, wo x 1 entspricht oder nahe bei 1 liegt. SGOI kann als beste Plattform für elektronische und optoelektronische Hochgeschwindigkeitsanwendungen geringer Leistung dienen.
  • SGOI wurde in der bekannten Technik durch verschiedene Verfahren hergestellt. Bei einem Verfahren wird die Technologie zur Trennung durch Implantation von Sauerstoff (SIMOX) verwendet, um SGOI zu erzeugen. Ein Sauerstoffimplantat hoher Dosierung wurde verwendet, um hohe Konzentrationen von Sauerstoff in einer Si1-xGex-Schicht zu vergraben, die dann in eine vergrabene Oxid-(BOX)-Schicht beim Ausheilen bei hoher Temperatur (zum Beispiel 1350 °C) umgewandelt wurde. Siehe zum Beispiel Mizuno et al. IEEE Electron Device Letters, Bd. 21, Nr. 5, Seiten 230–232, 2000 und Ishilawa et al. Applied Physics Letters, Bd. 75, Nr. 7, Seiten 983–985, 1999. Einer der wesentlichen Nachteile ist die Qualität des resultierenden Si1-xGex-Films und des BOX. Zusätzlich schränkt auch die Ge-Absonderung während dem Hochtemperaturausheilen die maximale Ge-Zusammensetzung auf einen niedrigen Wert ein.
  • Die U.S.-Patente Nr. 5,461,243 und 5,759,898 beschreiben ein zweites Verfahren, bei dem ein herkömmliches Silizium-auf-Insolator-(SOI)-Substrat als Ausgleichssubstrat verwendet wurde. Bei dem Verfahren wurde eine anfänglich unter Spannung gesetzte Si1-xGex-Schicht auf einem dünnen SOI-Substrat abgeschieden. Bei einer Ausheilbehandlung wurde die Spannung auf den dünnen Siliziumfilm darunter übertragen, was zu einer Entspannung des oberen Si1-xGex-Films führt. Die endgültige Struktur ist ein Isolator mit entspanntem SiGe und unter Spannung gesetztem Si, was keine ideale SGOI-Struktur ist. Die Siliziumschicht in der Struktur ist unnotwendig und kann die Leistung von darauf aufgebauten Vorrichtungen komplizieren oder minimieren. Sie kann zum Beispiel einen parasitären Rückkanal auf diesem unter Spannung gesetzten Si bilden oder kann aufgrund des Bandabstandoffsets zwischen dem unter Spannung gesetzten Si und der SiGe-Schicht unerwünschte Elektronen fesseln.
  • Die U.S.-Patente Nr. 5,906,951 und 6,059,895 beschreiben die Bildung einer vergleichbaren SGOI-Struktur: eine Isolatorstruktur mit unter Spannung gesetzten Schicht(en) und entspanntem SiGe und Si. Die Struktur wurde durch Waferbondieren und einen Rückätzprozess unter Verwendung einer P++-Schicht als Ätzstopp hergestellt. Das Vorhandensein der Siliziumschicht in der obigen Struktur kann für den Zweck dienen, das Si-Isolator-Waferbondieren zu unterstützen, ist für ideale SGOI-Substrate aber unnotwendig. Die Siliziumschicht kann wiederum die Leistung von darauf aufgebauten Vorrichtungen komplizieren oder minimieren. Sie kann beispielsweise einen parasitären Rückkanal auf diesem unter Spannung gesetzten Si bilden oder kann aufgrund des Bandabstandsoffsets zwischen dem unter Spannung gesetzten Si und der SiGe-Schicht unerwünschte Elektronen fesseln. Außerdem ist der P++-Ätzstopp in der obigen Struktur nicht praktisch, wenn die in den Patenten beschriebene, erste gestufte Si1-yGey-Schicht einen y-Wert größer als 0,2 hat. Forschungsexperimente zeigen, dass Si1-yGey mit y größer als 0,2 sowohl für KOH als auch für TMAH, wie in der veröffentlichten PCT-Anmeldung WO 99/53539 beschrieben, ein sehr guter Ätzstopp ist. Daher ist KOH auch nicht in der Lage, die erste gestufte Si1-yGey-Schicht und die zweite entspannte SiGe-Schicht, wie in den Patenten beschrieben, zu entfernen.
  • Andere Versuche umfassen die Rekristallation einer amorphen Si1-xGex-Schicht, die auf der Oberseite eines SOI-(Silizium-auf-Isolator)-Substrats abgeschieden ist, was wiederum kein ideales SGOI-Substrat ist, und die Siliziumschicht ist unnotwendig und kann die Leistung von darauf aufgebauten Vorrichtungen komplizieren oder minimieren. Beachte Yeo et al. IEEE Electron Device Letters, Bd. 21, Nr. 4, Seiten 161–163, 2000. Die Relaxation des resultie renden SiGe-Films und die Qualität der resultierenden Struktur sind wesentlichen Angelegenheiten.
  • Ausgehend von dem Obigen besteht Bedarf an einem einfachen Verfahren zur Herstellung von entspannten SGOI-Substraten, Bedarf an einem Verfahren zur Herstellung eines SGOI hoher Qualität und anderer III–V Material-auf-Isolator und Bedarf an einem Verfahren für einen großen Bereich an Materialtransfer.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der Erfindung ist ein Verfahren zum Herstellen einer Halbleiterstruktur und eine entsprechende Halbleiterstruktur, wie in den beigefügten unabhängigen Ansprüchen definiert, bereitgestellt. Das Verfahren ermöglicht eine verbesserte Technik zur Herstellung eines großen Bereichs von Material hoher Qualität. Insbesondere ist die Herstellung eines entspannten Si1-xGex-auf-Insolator-(SGOI)-Substrats oder entspannten III–V oder II–VI Material-auf-Isolator, wie zum Beispiel GaAs-auf-Isolator, beschrieben. Eine hochqualitative monokristalline entspannte SiGe-Schicht, entspannte Ge-Schicht oder eine andere entspannte III–V Materialschicht wird auf einem Siliziumsubstrat unter Verwendung eines Verfahrens zur epitaxialen Züchtung von gestuftem Si1-xGex gezüchtet. Ein Dünnfilm der Schicht wird auf einen oxidierten Handhabungswafer durch Waferbondieren und Wafertrennen unter Verwendung von Wasserstoffionenimplantation übertragen. Die Erfindung nutzt die gestufte Si1-xGex-Pufferstruktur, was zu einem vereinfachten und verbesserten Verfahren führt.
  • Die Erfindung stellt auch ein Verfahren bereit, das es ermöglicht, einen großen Bereich von Vorrichtungsmaterialien in das preiswerte Siliziumsubstrat zu integrieren. Beispielsweise ermöglicht es die Herstellung eines Si1-xGex-auf-Isolators mit einem großen Bereich an Ge-Konzentration und erlaubt die Herstellung vieler III–V oder I–VI Materialien auf einem Isolator, wie zum Beispiel GaAs, AlAs, ZnSe und InGaP. Die Verwendung eines gestuften Si1-xGex-Puffers bei der Erfindung ermöglicht es, Materialien hoher Qualität mit eingeschränkten Versetzungsfehlern herzustellen und zu übertragen. Bei einem Beispiel wird ein SGOI unter Verwendung einer SiGe-Struktur hergestellt, bei der ein Bereich in dem gestuften Puffer als natürlicher Ätzstopp dienen kann.
  • Die Erfindung stellt einen Prozess und ein Verfahren zum Herstellen von monokristallinen Halbleiterschichten bereit. Bei einer beispielhaften Ausführungsform wird gestuftes Si1-xGex (x steigt von 0 bis y an) auf einem ersten Siliziumsubstrat abgeschieden, gefolgt von einer Abscheidung einer entspannten Si1-yGey-Schicht, einer dünnen unter Spannung gesetzten Si1-z Gez-Schicht und einer weiteren entspannten Si1-yGey-Schicht. Wasserstoffionen werden dann in die unter Spannung gesetzte SizGez-Schicht eingebracht. Die entspannte Si1-yGey-Schicht wird an ein zweites oxidiertes Substrat bondiert. Eine Ausheilbehandlung trennt das verbundene Paar an der unter Spannung gesetzten Si-Schicht, wodurch die zweite entspannte Si1-yGey-Schicht auf dem zweiten Substrat verbleibt.
  • Bei einer weiteren exemplarischen Ausführungsform wird gestuftes Si1-xGex auf einem ersten Siliziumsubstrat abgeschieden, wobei die Ge-Konzentration x ausgehend von 0 bis 1 erhöht wird. Dann wird eine entspannte GaAs-Schicht auf dem entspannten Ge-Puffer abgeschieden. Weil die Gitterkonstante von GaAs nahe bei der von Ge liegt, hat GaAs eine hohe Qualität mit eingeschränkten Versetzungsfehlern. Wasserstoffionen werden in die entspannte GaAs-Schicht bei der gewählten Tiefe eingebracht. Die entspannte GaAs-Schicht wird an ein zweites oxidiertes Substrat bondiert. Eine Ausheilbehandlung trennt das verbundene Paar an der wasserstoffionenreichen Schicht, wodurch der obere Teil der entspannten GaAs-Schicht auf dem zweiten Substrat verbleibt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A–1C sind die Blockdiagramme, die das Verfahren zeigen, ein SGOI-Substrat gemäß der Erfindung herzustellen;
  • 2A und 2B sind Infrarottransmissionsbilder eines bondierten Waferpaars bzw. eines endgültigen SGOI-Substrats nach Trennung;
  • 3 ist eine TEM-Querschnittsansicht einer SiGe-Schicht, die auf die Oberseite eines vergrabenen Oxids übertragen wurde;
  • 4 ist ein AFM für ein übertragenes SGOI-Substrat, das Oberflächenrauhigkeit zeigt; und
  • 5–8 sind Blockdiagramme verschiedener beispielhafter Ausführungsformen von Halbleiterstrukturen gemäß der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Es wird ein Beispiel eines Verfahrens beschrieben, bei dem SGOI durch Schichtübertragung erzeugt wird. Das Experiment wurde in zwei Stufen durchgeführt. In der ersten Stufe werden heteroepitaxiale SiGe-Schichten durch eine Technologie zur gestuften epitaxialen Züchtung gebildet.
  • Beginnend mit einem 4-Inch Si-(100)-Donatorwafer 100 wird ein linear schrittweise hinsichtlich der Zusammensetzung gestufter Si1-xGex-Puffer 102 mit CVD abgeschieden, indem die Ge-Konzentration von Null auf 25% erhöht wird. Darm wird eine entspannte Si0,75Ge0,25-Deckschicht 104 mit 2,5 μm mit der endgültigen Ge-Zusammensetzung, wie in 1A gezeigt, abgeschieden.
  • Die entspannte SiGe-Deckschicht hat eine hohe Qualität mit sehr geringer Versetzungsdefektdichte (weniger als 1E6/cm2), weil der gestufte Puffer die Gitterfehlanpassung zwischen Si und entspanntem SiGe ausgleicht. Eine dünne Schicht von diesem SiGe hoher Qualität wird in die endgültige SGOI-Struktur übertragen. Die Oberfläche der gezüchteten entspannten SiGe-Schicht zeigt eine hohe Rauhigkeit von etwa 11 nm bis 15 nm auf Grund der darunter liegenden Spannungsfeldern, die durch nicht passende Versetzungen an den gestuften Schichtgrenzflächen erzeugt werden, und daher wird chemisch-mechanisches Polieren (CMP) verwendet, um die Oberfläche zu glätten. In der zweiten Stufe wird der Donatorwafer mit Wasserstoffionen (100 keV, 5E16 H+/cm2) implantiert, um eine vergrabene wasserstoffreiche Schicht zu bilden. Nach einem Oberflächenreinigungsschritt in einer modifizierten RCA-Lösung wird er an einen oxidierten 106 Si-Handhabungswafer 108 bei Zimmertemperatur, wie in 1B gezeigt, bondiert.
  • Das Waferbondieren ist einer der Schlüsselschritte und die Bondierungsenergie sollte stark genug sein, um der nachfolgenden Schichtübertragung in dem nächsten Schritt standzuhalten. Gutes Bondieren erfordert eine flache Oberfläche und eine in hohem Maß hydrophile Oberfläche vor dem Bondieren. Andererseits ist es auch erforderlich, dass das vergrabene Oxid in der endgültigen bondierten Struktur gute elektrische Eigenschaften hat, weil es die endgültige darauf hergestellte Vorrichtung beeinflusst. Bei der herkömmlichen Si-Filmübertragung wird üblicherweise vor H+-Implantierung und Waferbondieren ein thermisches Oxid auf dem Donatorwafer verwendet, das in der resultierenden Silizium-auf-Isolator-Struktur zu dem vergrabenen Oxid wird.
  • Das thermische Oxid des Si-Donatorwafers erfüllt alle Anforderungen, weil es gute elektrische Eigenschaften hat, eine flache Oberfläche hat und sich sehr gut an den Handhabungswafer anbindet. Im Gegensatz zu dem Si führt die Oxidation eines SiGe-Films jedoch zu geringer Qualität des thermischen Oxids und die Ge-Entmischung während der Oxidation verschlechtert den SiGe-Film ebenfalls. Daher ist das thermische Oxid von SiGe für die SGOI-Herstellung nicht geeignet. Bei einem beispielhaften Experiment wird der SiGe-Film unmit telbar an einen oxidierten Si-Handhabungswafer bondiert. Das thermische Oxid hoher Qualität in dem Handhabungswafer wird zu dem vergrabenen Oxid in der endgültigen SGOI-Struktur.
  • Liegt nach einem CMP-Schritt eine flache Oberfläche vor, durchläuft der SiGe-Wafer einen Reinigungsschritt. Verglichen mit Si besteht eine Schwierigkeit des SiGe-Films darin, dass die SiGe-Oberfläche während der herkömmlichen RCA-Reinigung rauher wird, weil das NH4OH in einer RCA1-Lösung Ge schneller als Si ätzt. Eine rauhe Oberfläche führt zu einem schwachen Bondieren, weil der Kontaktbereich beim Bondieren an den Handhabungswafer reduziert ist. Bei dieser beispielhaften Ausführungsform wird anstelle von RCA1 eine H2SO4-H2O2-Lösung verwendet, die auch die Reinigungsverfahrensanforderung für das nachfolgende Ofenausheilen nach dem Bondieren erfüllt. Die SiGe-Oberfläche zeigt verglichen mit RCA1 nach der H2SO4-H2O2-Reinigung eine bessere Oberflächenrauhigkeit.
  • Nach diesem modifizierten Reinigungsvorgang wird der SiGe-Wafer in die verdünnte HF-Lösung getaucht, um das alte natürliche Oxid zu entfernen. Er wird dann in DI-Wasser gründlich gespült, um die Oberfläche hydrophil zu machen, indem eine frische neue natürliche Oxidschicht gebildet wird, die stark aktiv ist. Nach einem Schleudertrocknen wird der SiGe-Wafer bei Zimmertemperatur an einen oxidierten Handhabungswafer bondiert und dann für 3 Stunden bei 600°C ausgeheilt. Während des Ausheilens trennt sich das bondierte Paar in zwei Lagen entlang der vergrabenen wasserstoffreichen Schicht und dann wird ein dünner entspannter Si0,75Ge0,25-Film 110 in den Handhabungswafer übertragen, was, wie in 1B gezeigt, zu einem SGOI-Substrat 112 führt. Ein abschließendes Ausheilen bei 850°C verbessert die Si0,75Ge0,25/SiO2-Verbindung. Danach können die Vorrichtungsschichten 114, wie in 1C gezeigt, auf dem SGOI-Substrat 112 verarbeitet werden.
  • 2A und 2B sind Infrarotetransmissionsbilder des bondierten Waferpaars bzw. des endgültigen SGOI-Substrats nach Trennung. Um die Oberfläche des übertragenen SGOI-Substrats zu untersuchen, werden Transmissionselektronenmikroskopie (TEM) und Rasterkraftmikroskopie (AFM) verwendet. Die TEM-Querschnittsansicht in 3 zeigt eine SiGe-Schicht von ~ 640 nm, die auf die Oberseite eines vergrabenen Oxids (BOX) von 550 nm übertragen wurde. Eine Oberflächenbeschädigung ist deutlich an der Trennfläche mit einer Beschädigungstiefe von ~ 100 nm ebenfalls gezeigt.
  • 4 zeigt eine Oberflächenrauhigkeit von 11,3 nm in einem Bereich von 5 × 5 μm2 durch AFM für das übertragene SGOI. Die Daten sind mit denen von einem übertragenen Siliziumfilm durch ein Schnellschnittverfahren vergleichbar und legen nahe, dass eine obere Schicht von etwa 100 nm durch einen abschließenden CMP-Schritt entfernt werden sollte.
  • Nach Übertragen des SiGe-Films wird nur ein dünner entspannter SiGe-Film entfernt und der Donatorwafer kann erneut als Donatorwafer verwendet werden. Ausgehend von diesem allgemeinen SGOI-Substrat können verschiedene Vorrichtungsstrukturen realisiert werden, indem eine oder mehrere Vorrichtungsschichten, wie in 1 gezeigt, auf der Oberseite gezüchtet werden. Eine elektrische Evaluierung geht weiter, indem auf der Oberseite dieses SGOI-Substrat eine Si-Spannungsschicht gefolgt von der Herstellung von unter Spannung gesetzten Si-Kanalvorrichtungen gezüchtet wird.
  • Für das Verfahren der Erfindung ist Bondierungsfestigkeit wichtig. Es wurden AFM-Messungen durchgeführt, um die SiGe-Filmoberflächenrauhigkeit vor dem Bondieren unter verschiedenen Bedingungen zu untersuchen. Ein Experiment ist ausgelegt, um zu untersuchen, wie lange die SiGe-Oberfläche poliert werden sollte, um eine glatte Oberfläche und gute Bondierungsfestigkeit zu erhalten, weil die Oberfläche der gezüchteten entspannten SiGe-Schicht eine hohe Rauhigkeit von etwa 11 nm bis 15 nm hat. Verschiedene identische 4-Inch Si-Wafer mit entspannten Si0,75Ge0,25-Filmen wurden für unterschiedliche Zeitdauern mit optimierten Polierbedingungen CPMiert. Unter Verwendung von AFM beträgt die gemessene Oberfächenmikrorauhigkeit (RMS) in einem Bereich von 10 μm × 10 μm für einen für zwei Min., 4 Min. bzw. 6 Min. CMPierten Wafer 5,5 Å, 4,5 Å und 3,8 Å. Nach dem Bondieren an identische Handhabungswafer erhöhte sich die geprüfte Bondierungsfestigkeit mit abnehmender RMS. Eine CMP-Dauer von 6 Min. ist für gute Festigkeit erforderlich.
  • In einem anderen Experiment wurden zwei identische 4-Inch Si-Wafer mit entspanntem Si0,75Ge0,25-Filmen für 8 Min. CMPiert. Nach zwei Reinigungsschritten in H2SO4:H2O2-Lösung und einem Schritt in verdünnter HF-Lösung wurde ein Wafer in eine neue H2SO4:H2O2-(3:1)-Lösung und ein anderer in eine neue NH4OH:H2O2:H2O (1:1:5), d. h. die herkömmliche RCA-Lösung, eingebracht, beide für 15 Min. Die resultierenden Wafer wurden unter Verwendung von AFM überprüft. Der Wafer nach H2SO4:H2O2-Lösung zeigt eine Oberflächenrauhigkeit RMS von 2 Å in einem Bereich von 1 μm × 1 μm, welcher nach NH4OH:H2O2:H2O 4,4 Å zeigt. Die herkömmliche RCA-Reinigung raubt deutlich SiGe-Oberfläche bedeutsam auf und H2SO4:H2O2 sollte für die SiGe-Reinigung verwendet werden.
  • Bei einem weiteren Experiment wird der Reinigungsvorgang vor dem Bondieren optimiert. Für ein unmittelbares Bondieren eines SiGe-Wafers an einen oxidierten Handhabungswafer (SiGe-Oxidbondieren) wurden verschiedene Reinigungsvorgänge überprüft. Es wurde festgestellt, dass die H2SO4:H2O2(2~4:1)-Lösung gefolgt von einem Spülen in DI-Wasser und Schleudertrocknen eine gute Bondierungsfestigkeit verleiht. Alternativ kann man auch eine Oxidschicht auf dem SiGe-Wafer abscheiden und dann die Oxidschicht CMPieren. In diesem Fall wird SiGe/Oxid an einen oxidierten Handhabungswafer bondiert, d. h. Oxid-Oxid-Bondieren. Für verschiedene Reinigungsvorgänge wurde festgestellt, dass eine NH4OH:H2O2:H2O-Reinigung und eine Spülung mit DI-Wasser gefolgt von verdünntem HF, Spülen in DI-Wasser und Schleudertrocknung eine sehr gute Bondierungsfestigkeit verleiht.
  • 5 ist ein Blockdiagramm einer beispielhaften Ausführungsform einer Halbleiterstruktur 500 gemäß der Erfindung. Eine gestufte Si1-xGex-Pufferschicht 504 wird auf einem Siliziumsubstrat 502 gezüchtet, wobei die Ge-Konzentration x von Null bis zu einem Wert y schrittweise erhöht wird und y einen gewählten Wert zwischen 0 und 1 hat. Eine zweite entspannte Si1-yGey-Schicht 506 wird dann abgeschieden und Wasserstoffionen werden in diese Schicht mit einer gewählten Tiefe implantiert, indem die Implantationsenergie eingestellt wird, wobei eine vergrabene wasserstoffreiche Schicht 508 gebildet wird. Der Wafer wird gereinigt und an einen oxidierten Handhabungswafer 510 bondiert. Eine Ausheilbehandlung bei 500~600 °C trennt das bondierte Paar an der wasserstoffreichen Schicht 508. Im Ergebnis verbleibt der obere Teil der entspannten Si1-yGey-Schicht 506 auf dem oxidierten Handhabungswafer, was ein SGOI-Substrat bildet. Die obige Beschreibung umfasst auch die Herstellung eines Ge-auf-Isolators, bei dem y = 1.
  • Während des Waferreinigungsschritts vor dem Bondieren wird die herkömmliche RCA-Reinigung für die Siliziumoberfläche modifiziert. Weil das NH4OH in einer herkömmlichen RCA1-Lösung Ge schneller als Si ätzt, wird die SiGe-Oberfläche rauh, was zu einer schwachen Verbindung führt. Anstelle von RCA1 wird eine H2SO4-H2O2-Lösung verwendet, die auch die Reinigungsverfahrensanforderung für nachfolgendes Ofenausheilen nach dem Bondieren erfüllt. Die SiGe-Oberfläche nach der H2SO4-H2O2-Reinigung zeigte verglichen mit RCA1 eine bessere Oberflächenrauhigkeit. Nach der modifizierten RCA-Reinigung werden die Wafer dann für 10 bis 20 Min. in eine weitere frische H2SO4-H2O2-Lösung eingetaucht. H2SO4-H2O2 macht die SiGe-Oberfläche hydrophil. Nach einem Spülen in DI-Wasser und einer Schleudertrocknung wird der SiGe-Wafer bei Raumtemperatur unmittelbar an einen oxidierten Handhabungswafer bondiert und dann zur Wafertrennung bei 500~600 °C ausgeheilt.
  • 6 ist ein Blockdiagramm einer weiteren beispielhaften Ausführungsform einer Halbleiterstruktur 600. Die Struktur 600 weist eine auf einem Siliziumsubstrat 602 gezüchtete gestufte Si1-xGex-Pufferschicht 604 auf wobei die Ge-Konzentration x von Null bis 1 erhöht wird. Dann werden eine entspannte reine Ge-Schicht 606 und eine III–V-Materialschicht 608, wie zum Beispiel eine GaAs-Schicht, auf der Ge-Schicht epitaxial gezüchtet. Wasserstoffionen werden in die GaAs-Schicht 608 mit einer gewählten Tiefe durch Anpassen der Implantierungsenergie implantiert, was eine vergrabene waserstoffreiche Schicht 610 bildet. Der Wa fer wird gereinigt und an einen oxidierten Handhabungswafer 612 bondiert. Eine Ausheilbehandlung trennt das bondierte Paar an der wasserstoffreichen Schicht 610. Im Ergebnis verbleibt der obere Teil der GaAs-Schicht 608 auf dem oxidierten Handhabungswafer, was ein GaAs-auf-Isolator-Substrat bildet.
  • 7 ist ein Blockdiagramm einer weiteren beispielhaften Ausführungsform einer Halbleiterstruktur 700. Eine gestufte Si1-xGex-Pufferschicht 704 wird auf einem Siliziumsubstrat 702 gezüchtet, wobei die Ge-Konzentration x von Null bis zu einem gewählten Wert y erhöht wird, wobei y kleiner als 0,2 ist. Eine zweite entspannte Si1-zGez-Schicht 706 wird abgeschieden, wobei z zwischen 0,2 bis 0,25 liegt. Wasserstoffionen werden in die gestufte Si1-xGex-Pufferschicht 704 mit einer gewählten Tiefe implantiert, was in der Schicht 704 eine vergrabene wasserstoffreiche Schicht 708 bildet. Der Wafer wird gereinigt und an einen oxidierten Handhabungswafer 710 bondiert. Eine Ausheilbehandlung bei 500~600 °C trennt das bondierte Paar an der wasserstoffreichen Schicht 708.
  • Im Ergebnis verbleiben der obere Teil der gestuften Si1-xGex-Pufferschicht 704 und die entspannte Si1-zGez-Schicht 706 auf dem oxidierten Handhabungswafer 710. Die verbleibende gestufte Si1-xGex-Pufferschicht 704 wird dann unter Verwendung von entweder KOH oder TMAH selektiv geätzt. KOH und TMAH ätzen Si1-xGex-schnell, wenn x kleiner als 0,2 ist, werden aber sehr langsam, wenn x größer als 0,2 ist. Daher kann die gestufte Si1-xGex-Pufferschicht 704 selektiv geätzt werden, was die entspannte Si1-zGez-Schicht 706 auf dem isolierenden Substrat 710 zurückläßt und ein entspanntes SGOI-Substrat bildet. Bei diesem Verfahren ist die Dicke des entspannten Si1-zGez-Films 706 auf der endgültigen SGOI-Struktur durch Filmzüchtung definiert, was bei einigen Anwendungen gewünscht ist.
  • 8 ist ein Blockdiagramm einer weiteren Ausführungsform einer Halbleiterstruktur 800. Eine gestufte Si1-xGex-Pufferschicht 804 wird auf einem Siliziumsubstrat 802 gezüchtet, wobei die Ge-Konzentration x von Null bis zu einem gewählten Wert y zwischen 0 und 1 erhöht wird. Eine zweite entspannte Si1-yGey-Schicht 806 wird gefolgt von einer unter Spannung gesetzten Si1-zGez-Schicht 808 und einer weiteren entspannten Si1-yGey-Schicht 810 abgeschieden. Die Dicke der Schichten 806, 808 und 810 und der Wert z werden so gewählt, dass sich die Si1-zGez-Schicht 808 in einem ausgeglichenen Spannungszustand befindet, während die Si1-yGey-Schichten 806 und 810 entspannt bleiben. Bei einer Option können Wasserstoffionen in die unter Spannung gesetzte Si1-zGez-Schicht 808 eingebracht werden, was eine wasserstoffreiche Schicht 812 bildet. Der Wafer wird gereinigt und an einen oxidierten Handhabungswafer 814 bondiert. Das bondierte Paar wird dann entlang der unter Spannung gesetzten Si1-zGez-Schicht 808 getrennt.
  • Weil die Spannung die Schicht schwächer macht, breitet sich der Riss entlang dieser Schicht während der Trennung aus. Die Trennung kann durch eine Vielzahl an Techniken erreicht werden, zum Beispiel unter Verwendung einer mechanischen Kraft oder einer Ausheilbehandlung bei 500~600 °C, wenn auch der Wasserstoff eingebracht ist. Siehe zum Beispiel U.S. Patente Nr. 6,033,974 und 6,184,111.
  • Folglich bleibt die entspannte Si1-yGey-Schicht 810 auf dem oxidierten Handhabungswafer zurück, was ein entspanntes SGOI-Substrat bildet. Die Dicke der Schichten 806, 808 und 810 und der Wert z können auch so gewählt werden, dass es einen guten Anteil an Versetzungen in der Si1-zGez-Schicht 808 gibt, während die obere Si1-yGey-Schicht 810 entspannt bleibt und eine hohe Qualität und eingeschränkte Versetzungsdefekte aufweist.
  • Diese Versetzungsdefekte in der Si1-zGez-Schicht 808 können dann als Wasserstofffallenzentren während des nachfolgenden Schritts, Ionen einzubringen, dienen. Die Wasserstoffionen können auf verschiedene Arten eingebracht werden, wie zum Beispiel Ionenimplantation oder Ionendiffusion oder -drift unter Verwendung elektrolytischen Ladens. Der Wert von z kann so gewählt werden, dass die verbleibende Si1-zGez-Schicht 808 unter Verwendung KOH oder TMAH selektiv geätzt werden kann. Die Schichten 806 und 810 können auch aus anderen Materialien bestehen, wie zum Beispiel reines Ge oder einige III–V-Materialien unter der Bedingung, dass die Ge-Konzentration x in der gestuften Si1-xGex-Pufferschicht 804 von Null bis 1 erhöht wird.
  • Nachdem durch die oben beschriebenen Ansätze das Halbleiter-auf-Isolator-Substrat erhalten ist, können ferner verschiedene Vorrichtungsschichten auf der Oberseite gezüchtet werden. Vor der erneuten Züchtung kann CMP verwendet werden, um die Oberfläche zu polieren.

Claims (43)

  1. Verfahren zum Herstellen einer Halbleiterstruktur mit einer entspannten Si1-yGey-Schicht, umfassend: Abscheiden einer gestuften Si1-xGex-Pufferschicht auf einem ersten Substrat mit einer monokristallinen Si-Oberfläche, wobei die Ge Konzentration x von Null bis zu einem Wert y erhöht wird, wobei 0 < y ≤ 1; Abscheiden einer entspannten Si1-yGey-Schicht über der gestuften Pufferschicht, wobei die entspannte Si1-yGey-Schicht an die gestufte Pufferschicht gitterangepasst ist; Einbringen von Ionen in die entspannte Si1-yGey-Schicht, um eine erste Heterostruktur zu definieren; Bondieren der ersten Heterostruktur an ein zweites oxidiertes Substrat, um eine zweite Heterostruktur zu definieren; und Trennen der zweiten Heterostruktur im Bereich der eingebrachten Ionen, wodurch ein oberer Teil der entspannten Si1-yGey-Schicht auf dem zweiten oxidierten Substrat zurückbleibt.
  2. Verfahren nach Anspruch 1, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Schritt herzustellen, die entspannte Si1-yGey-Schicht abzuscheiden.
  3. Verfahren nach Anspruch 2, bei dem die wenigstens eine Vorrichtungsschicht wenigstens eines von unter Spannung gesetztem Si, unter Spannung gesetztem Si1-wGew mit w ≠ y, unter Spannung gesetztem Ge, GaAs, AlAs, ZnSe und InGaP umfasst.
  4. Verfahren nach Anspruch 1, ferner umfassend, die entspannte Si1-yGey-Schicht vor dem Schritt, Ionen einzubringen, zu planarisieren.
  5. Verfahren nach Anspruch 4, ferner umfassend, die entspannte Si1-yGey-Schicht nach dem Schritt, Ionen einzubringen, zu planarisieren.
  6. Verfahren nach Anspruch 1, bei dem die zweite Heterostruktur durch Ausheilen gefolgt von einer mechanischen Kraft getrennt wird.
  7. Verfahren nach Anspruch 1, ferner umfassend, eine obere Schicht des oberen Teils der entspannten Si1-yGey-Schicht nach dem Trennschritt zu entfernen.
  8. Verfahren nach Anspruch 1, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl integrierter Schaltkreisvorrichtungen nach dem Trennschritt zu bilden.
  9. Verfahren nach Anspruch 8, bei dem die wenigstens eine Vorrichtungsschicht wenigstens eines von unter Spannung gesetztem Si, unter Spannung gesetztem Si1-wGew mit w ≠ y, unter Spannung gesetztem Ge, GaAs, AlAs, ZnSe und InGaP umfasst.
  10. Verfahren nach Anspruch 1, ferner umfassend, die verbleibende erste Heterostruktur nach dem Trennschritt erneut zu verwenden.
  11. Verfahren nach Anspruch 1, bei dem das erste Substrat monokristallines Silizium umfasst.
  12. Verfahren zum Herstellen einer Halbleiterschicht, umfassend: Abscheiden einer gestuften Si1-xGex-Pufferschicht auf einem Substrat mit einer Si-Oberfläche, wobei die Ge-Konzentration x von Null bis auf einen Wert x = 1 erhöht wird; Abscheiden einer entspannten Ge-Schicht, wobei die entspannte Ge-Schicht an die gestufte Si1-xGex-Pufferschicht gitterangepasst ist; Herstellen einer monokristallinen Halbleiterschicht über der entspannten Ge-Schicht, wobei die Halbleiterschicht ein anderes Material aufweist, dessen Gitterkonstante nahe bei der von Ge liegt, nach dem Schritt, eine entspannte Ge-Schicht abzuscheiden; Einbringen von Ionen in die Halbleiterschicht, um eine erste Heterostruktur zu definieren; Bondieren der ersten Heterostruktur an ein zweites oxidiertes Substrat, um eine zweite Heterostruktur zu definieren; Trennen der zweiten Heterostruktur in dem Bereich eingebrachter Ionen, wobei ein oberer Teil der Halbleiterschicht auf dem zweiten Substrat verbleibt.
  13. Verfahren nach Anspruch 12, bei dem die Halbleiterschicht eines von GaAs, AlAs, ZnSe und InGaP umfasst.
  14. Verfahren nach Anspruch 12, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Schritt zu bilden, die Halbleiterschicht zu bilden.
  15. Verfahren nach Anspruch 12, ferner umfassend, die Halbleiterschicht vor dem Schritt, Ionen einzubringen, zu planarisieren.
  16. Verfahren nach Anspruch 12, ferner den Schritt umfassend, die Halbleiterschicht nach dem Schritt, Ionen einzubringen, zu planarisieren.
  17. Verfahren nach Anspruch 12, bei dem die zweite Heterostruktur durch Ausheilen gefolgt von einer mechanischen Kraft getrennt wird.
  18. Verfahren nach Anspruch 12, ferner umfassend, den oberen Teil des Rests der Halbleiterschicht nach dem Trennschritt zu entfernen.
  19. Verfahren nach Anspruch 12, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Trennschritt zu bilden.
  20. Verfahren nach Anspruch 12, ferner umfassend, die verbleibende erste Heterostruktur nach dem Trennschritt erneut zu verwenden.
  21. Verfahren nach Anspruch 12, bei dem das erste Substrat monokristallines Silizium umfasst.
  22. Verfahren zum Herstellen einer Halbleiterstruktur mit einer entspannten Si1-zGez-Schicht, umfassend: Abscheiden einer gestuften Si1-xGex-Pufferschicht auf einem ersten Substrat mit einer Si-Oberfläche, wobei die Ge-Konzentration x von der Null auf einen gewählten Wert y erhöht wird und y kleiner als 0,2 ist; Abscheiden einer entspannten Si1-zGez-Schicht über der gestuften Pufferschicht, wobei z zwischen 0,2 und 0,25 liegt; Einbringen von Ionen in die gestufte Si1-xGex-Pufferschicht, um eine erste Heterostruktur zu definieren; Bondieren der ersten Heterostruktur an ein zweites oxidiertes Substrat, um eine zweite Heterostruktur zu definieren; Trennen der zweiten Heterostruktur in dem Bereich eingebrachter Ionen, wobei der obere Teil der ersten gestuften Si1-xGex-Schicht und die entspannte Si1-zGez-Schicht auf dem zweiten Substrat verbleiben; und selektiv Ätzen des verbleibenden Teils der gestuften Si1-xGeX-Schicht, wobei die entspannte Si1-zGez-Schicht auf dem zweiten Substrat verbleibt.
  23. Verfahren nach Anspruch 22, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Schritt zu bilden, die entspannte Si1-zGez-Schicht zu bilden.
  24. Verfahren nach Anspruch 22, bei dem die wenigstens eine Vorrichtungsschicht eines oder mehrere von unter Spannung gesetztem Si, unter Spannung gesetztem Si1-wGew mit w ≠ z und unter Spannung gesetztem Ge aufweist.
  25. Verfahren nach Anspruch 24, ferner umfassend, die entspannte Si1-zGez-Schicht vor dem Schritt, Ionen einzubringen, zu planarisieren.
  26. Verfahren nach Anspruch 22, ferner umfassend, die entspannte Si1-zGez-Schicht nach dem Schritt, Ionen einzubringen, zu planarisieren.
  27. Verfahren nach Anspruch 22, ferner umfassend, die entspannte Si1-zGez-Schicht nach dem Ätzschritt zu planarisieren.
  28. Verfahren nach Anspruch 22, ferner umfassend, wenigstens eine Vorrichtungsschritt und eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Ätzschritt zu bilden.
  29. Verfahren zum Herstellen einer Halbleiterschicht, umfassend: Abscheiden einer gestuften Si1-xGex-Pufferschicht auf einem ersten Substrat mit einer Si-Oberfläche, wobei die Ge-Konzentration x von Null auf einem Wert y erhöht wird; Abscheiden einer entspannten Si1-yGey-Schicht über der gestuften Pufferschicht, wobei das entspannte Si1-yGey an die gestufte Pufferschicht gitterangepasst ist; Abscheiden einer unter Spannung gesetzten oder Störstellenschicht; Abscheiden einer entspannten Schicht; Einbringen von Ionen in die unter Spannung gesetzte oder Störstellungsschicht, um eine erste Heterostruktur zu definieren; Bondieren der ersten Heterostruktur an ein zweites oxidiertes Substrat, um eine zweite Heterostruktur zu definieren; und Trennen der zweiten Heterostruktur in dem Bereich der unter Spannung gesetzten oder Störstellenschicht, wobei die entspannte Schicht auf dem zweiten Substrat verbleibt.
  30. Verfahren nach Anspruch 29, bei dem die unter Spannung gesetzte oder Störstellenschicht entweder eine unter Spannung gesetzte Si1-zGez-Schicht mit z ≠ y oder ein anderes III–V Material umfasst.
  31. Verfahren nach Anspruch 29, bei dem die entspannte Schicht oder die unter Spannung gesetzte oder Störstellenschicht entweder eine entspannte Si1-wGew-Schicht, bei der w nahe bei y liegt oder diesem entspricht, oder, wenn y gleich 1 ist, eines von Ge, GaAs, AlAs, ZnSe und InGaP umfasst.
  32. Verfahren nach Anspruch 29, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Schritt zu bilden, die entspannte Schicht abzuscheiden.
  33. Verfahren nach Anspruch 29, ferner umfassend, die entspannte Schicht, vor dem Schritt, Ionen einzubringen, zu planarisieren.
  34. Verfahren nach Anspruch 29, ferner umfassend, die entspannte Schicht nach dem Schritt, Ionen einzubringen, zu planarisieren.
  35. Verfahren nach Anspruch 29, ferner umfassend, eine von einer verbleibenden der (a) unter Spannung gesetzten oder Störstellenschicht und (b) dem oberen Teil der entspannten Schicht nach dem Trennschritt zu entfernen.
  36. Verfahren nach Anspruch 29, ferner umfassend, wenigstens eine Vorrichtungsschicht oder eine Mehrzahl von integrierten Schaltkreisvorrichtungen nach dem Trennschritt zu bilden.
  37. Verfahren nach Anspruch 29, ferner umfassend, die verbleibende erste Heterostruktur für ein nachfolgendes Verfahren nach einem Planarisieren erneut zu verwenden.
  38. Verfahren nach Anspruch 29, bei dem die zweite Heterostruktur durch eine mechanische Kraft oder durch Ausheilen gefolgt von einer mechanischen Kraft getrennt wird.
  39. Verfahren nach Anspruch 1, 12, 22 oder 29, ferner umfassend, vor dem Schritt, Ionen einzubringen, eine isolierende Schicht zu bilden.
  40. Verfahren nach Anspruch 1, 12, 22 oder 29, bei dem die Ionen Wasserstoff-H+-Ionen oder H2 +-Ionen umfassen.
  41. Verfahren nach Anspruch 1, 12, 22 oder 29, ferner umfassend, die erste Heterostruktur vor dem Bondierungsschritt zu reinigen.
  42. Verfahren nach Anspruch 41, ferner umfassend, das zweite Substrat vor dem Bondierungsschritt zu reinigen.
  43. Verfahren nach Anspruch 1, 12, 22 oder 29, bei dem die zweite Heterostruktur durch Ausheilen getrennt wird.
DE60125952T 2000-08-16 2001-08-10 Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen Expired - Lifetime DE60125952T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22566600P 2000-08-16 2000-08-16
US225666P 2000-08-16
PCT/US2001/041680 WO2002015244A2 (en) 2000-08-16 2001-08-10 Process for producing semiconductor article using graded expitaxial growth

Publications (2)

Publication Number Publication Date
DE60125952D1 DE60125952D1 (de) 2007-02-22
DE60125952T2 true DE60125952T2 (de) 2007-08-02

Family

ID=22845751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60125952T Expired - Lifetime DE60125952T2 (de) 2000-08-16 2001-08-10 Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen

Country Status (5)

Country Link
US (5) US6573126B2 (de)
EP (1) EP1309989B1 (de)
JP (2) JP2004507084A (de)
DE (1) DE60125952T2 (de)
WO (1) WO2002015244A2 (de)

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400808B1 (ko) * 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US6750130B1 (en) 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6503773B2 (en) * 2000-01-20 2003-01-07 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6555839B2 (en) 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
EP1482549B1 (de) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
WO2002103760A2 (en) 2001-06-14 2002-12-27 Amberware Systems Corporation Method of selective removal of sige alloys
US7301180B2 (en) 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
US6916727B2 (en) 2001-06-21 2005-07-12 Massachusetts Institute Of Technology Enhancement of P-type metal-oxide-semiconductor field effect transistors
US6730551B2 (en) 2001-08-06 2004-05-04 Massachusetts Institute Of Technology Formation of planar strained layers
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6831292B2 (en) * 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US6933518B2 (en) 2001-09-24 2005-08-23 Amberwave Systems Corporation RF circuits including transistors having strained material layers
JP2003205336A (ja) * 2002-01-08 2003-07-22 Tori Techno:Kk 高力ステンレスボルト及びその製造法
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
AU2003222003A1 (en) * 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
GB0209737D0 (en) * 2002-04-29 2002-06-05 Univ Newcastle Method of isolating adjacent components of a semiconductor device
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
WO2003105204A2 (en) 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
AU2003237473A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US7510949B2 (en) * 2002-07-09 2009-03-31 S.O.I.Tec Silicon On Insulator Technologies Methods for producing a multilayer semiconductor structure
FR2842350B1 (fr) * 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
FR2848334A1 (fr) 2002-12-06 2004-06-11 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US7375385B2 (en) 2002-08-23 2008-05-20 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups
FR2843827B1 (fr) * 2002-08-26 2005-05-27 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
FR2843826B1 (fr) * 2002-08-26 2006-12-22 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
WO2004019403A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR100931421B1 (ko) * 2002-08-26 2009-12-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
KR100874788B1 (ko) * 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
CN100483666C (zh) * 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
EP1439570A1 (de) 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) Spannungsrelaxierte SiGe Pufferschichten für Anordnungen mit hoher Beweglichkeit und Herstellungsverfahren
US7332417B2 (en) * 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
EP1443550A1 (de) * 2003-01-29 2004-08-04 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung einer kristallinen Spannungsschicht auf einem Isolator, halbleitende Struktur dafür und so hergestellte Halbleiterstruktur
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP4532846B2 (ja) * 2003-05-07 2010-08-25 キヤノン株式会社 半導体基板の製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US20050233548A1 (en) * 2003-07-23 2005-10-20 Kazuhisa Arai Method for fabricating semiconductor wafer
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007511892A (ja) * 2003-07-30 2007-05-10 エーエスエム アメリカ インコーポレイテッド 緩和シリコンゲルマニウム層のエピタキシャル成長
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US20050081910A1 (en) * 2003-08-22 2005-04-21 Danielson David T. High efficiency tandem solar cells on silicon substrates using ultra thin germanium buffer layers
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
EP1667214B1 (de) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Reinigungsverfahren für ein mehrschichtiges substrat, substratbondierverfahren und herstellungsverfahren für bondierte wafer
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
DE60323098D1 (de) * 2003-09-26 2008-10-02 Soitec Silicon On Insulator Verfahren zur Herstellung vonn Substraten für epitakitisches Wachstum
US20050070070A1 (en) * 2003-09-29 2005-03-31 International Business Machines Method of forming strained silicon on insulator
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US6933219B1 (en) * 2003-11-18 2005-08-23 Advanced Micro Devices, Inc. Tightly spaced gate formation through damascene process
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US6995078B2 (en) * 2004-01-23 2006-02-07 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
US7166522B2 (en) * 2004-01-23 2007-01-23 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
US7312125B1 (en) * 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
EP1571241A1 (de) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Herstellungsverfahren eines Substrates
JP3884439B2 (ja) * 2004-03-02 2007-02-21 株式会社東芝 半導体装置
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7319530B1 (en) * 2004-03-29 2008-01-15 National Semiconductor Corporation System and method for measuring germanium concentration for manufacturing control of BiCMOS films
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
KR101140450B1 (ko) * 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7232759B2 (en) * 2004-10-04 2007-06-19 Applied Materials, Inc. Ammonium hydroxide treatments for semiconductor substrates
FR2876841B1 (fr) * 2004-10-19 2007-04-13 Commissariat Energie Atomique Procede de realisation de multicouches sur un substrat
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
US7547609B2 (en) * 2004-11-24 2009-06-16 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7585792B2 (en) * 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US20060234474A1 (en) * 2005-04-15 2006-10-19 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer
US20060270190A1 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer
US7432177B2 (en) * 2005-06-15 2008-10-07 Applied Materials, Inc. Post-ion implant cleaning for silicon on insulator substrate preparation
CN101273449A (zh) * 2005-08-03 2008-09-24 Memc电子材料有限公司 在应变硅层中具有提高的结晶度的应变绝缘体上硅（ssoi）结构
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
WO2007024433A2 (en) * 2005-08-26 2007-03-01 Memc Electronic Materials, Inc. Method for the manufacture of a strained silicon-on-insulator structure
US20070045707A1 (en) * 2005-08-31 2007-03-01 Szu-Yu Wang Memory device and manufacturing method thereof
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7638410B2 (en) * 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
US7153761B1 (en) * 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
FR2892733B1 (fr) * 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
CN1992173B (zh) * 2005-11-30 2010-04-21 硅起源股份有限公司 用于注入键合衬底以便导电的方法和结构
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US7777290B2 (en) * 2006-06-13 2010-08-17 Wisconsin Alumni Research Foundation PIN diodes for photodetection and high-speed, high-resolution image sensing
US7485524B2 (en) * 2006-06-21 2009-02-03 International Business Machines Corporation MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
TW200806829A (en) * 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
US7960218B2 (en) * 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
US7442599B2 (en) * 2006-09-15 2008-10-28 Sharp Laboratories Of America, Inc. Silicon/germanium superlattice thermal sensor
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
EP1928020B1 (de) * 2006-11-30 2020-04-22 Soitec Verfahren zur Herstellung einer Halbleiterheterostruktur
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
FR2912550A1 (fr) * 2007-02-14 2008-08-15 Soitec Silicon On Insulator Procede de fabrication d'une structure ssoi.
FR2916573A1 (fr) * 2007-05-21 2008-11-28 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2151852B1 (de) * 2008-08-06 2020-01-15 Soitec Relaxation und Übertragung von Spannungsschichten
US8853745B2 (en) * 2009-01-20 2014-10-07 Raytheon Company Silicon based opto-electric circuits
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
GB2467934B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell
FR2942674B1 (fr) * 2009-02-27 2011-12-16 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
FR2943174B1 (fr) * 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
US7994550B2 (en) * 2009-05-22 2011-08-09 Raytheon Company Semiconductor structures having both elemental and compound semiconductor devices on a common substrate
US8119904B2 (en) 2009-07-31 2012-02-21 International Business Machines Corporation Silicon wafer based structure for heterostructure solar cells
US9455146B2 (en) * 2009-12-17 2016-09-27 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
WO2011126528A1 (en) * 2010-04-08 2011-10-13 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
CN101866874B (zh) * 2010-06-01 2013-05-22 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN101866875B (zh) * 2010-06-01 2011-12-07 中国科学院上海微系统与信息技术研究所 一种利用层转移和离子注入技术制备sgoi材料的方法
CN101916770B (zh) * 2010-07-13 2012-01-18 清华大学 具有双缓变结的Si-Ge-Si半导体结构及其形成方法
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8124470B1 (en) 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9553013B2 (en) 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
CN103348473B (zh) 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
US9065000B2 (en) 2011-03-02 2015-06-23 Gregory Belenky Compound semiconductor device on virtual substrate
JP5830255B2 (ja) * 2011-03-03 2015-12-09 信越化学工業株式会社 半導体基板の製造方法
FR2972567B1 (fr) * 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
DE112012004373T5 (de) * 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
DE102013202851A1 (de) 2013-02-21 2014-08-21 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Schichtsystem zur ermittlung von eigenschaften der materialien von funktionsschichten und verfahren zu seiner herstellung
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US10032870B2 (en) 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US9754968B2 (en) 2015-04-30 2017-09-05 International Business Machines Corporation Structure and method to form III-V, Ge and SiGe fins on insulator
SG11201802818VA (en) * 2015-10-13 2018-05-30 Univ Nanyang Tech Method of manufacturing a germanium-on-insulator substrate
US9466672B1 (en) 2015-11-25 2016-10-11 International Business Machines Corporation Reduced defect densities in graded buffer layers by tensile strained interlayers
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
US11018254B2 (en) * 2016-03-31 2021-05-25 International Business Machines Corporation Fabrication of vertical fin transistor with multiple threshold voltages
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US9922941B1 (en) 2016-09-21 2018-03-20 International Business Machines Corporation Thin low defect relaxed silicon germanium layers on bulk silicon substrates
US10176991B1 (en) 2017-07-06 2019-01-08 Wisconsin Alumni Research Foundation High-quality, single-crystalline silicon-germanium films
CN108054203B (zh) * 2017-12-22 2020-01-10 重庆邮电大学 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法
CN108878263B (zh) * 2018-06-25 2022-03-18 中国科学院微电子研究所 半导体结构与其制作方法

Family Cites Families (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US52084A (en) * 1866-01-16 Improved hay and cotton press
US51140A (en) * 1865-11-28 Improved cotton-bale raft
US4010045A (en) 1973-12-13 1977-03-01 Ruehrwein Robert A Process for production of III-V compound crystals
JPH0656887B2 (ja) 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
DE3542482A1 (de) 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor
US5298452A (en) 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4987462A (en) 1987-01-06 1991-01-22 Texas Instruments Incorporated Power MISFET
US5130269A (en) 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
DE3816358A1 (de) 1988-05-13 1989-11-23 Eurosil Electronic Gmbh Nichtfluechtige speicherzelle und verfahren zur herstellung
US5250445A (en) 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
US5241197A (en) 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
US4997776A (en) 1989-03-06 1991-03-05 International Business Machines Corp. Complementary bipolar transistor structure and method for manufacture
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5202284A (en) 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
EP0445475B1 (de) 1990-02-20 1998-08-26 Kabushiki Kaisha Toshiba Bipolartransistor mit Heteroübergang
US5089872A (en) * 1990-04-27 1992-02-18 North Carolina State University Selective germanium deposition on silicon and resulting structures
US5316958A (en) 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5158907A (en) 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5155571A (en) 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
DE4101167A1 (de) 1991-01-17 1992-07-23 Daimler Benz Ag Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren
US5240876A (en) 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
US5091767A (en) 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
CA2062134C (en) 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JPH07187892A (ja) 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
US5166084A (en) 1991-09-03 1992-11-24 Motorola, Inc. Process for fabricating a silicon on insulator field effect transistor
US5291439A (en) 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
US5208182A (en) 1991-11-12 1993-05-04 Kopin Corporation Dislocation density reduction in gallium arsenide on silicon heterostructures
US5207864A (en) 1991-12-30 1993-05-04 Bell Communications Research Low-temperature fusion of dissimilar semiconductors
JP3191972B2 (ja) 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
EP0553856B1 (de) 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Verfahren zur Herstellung eines Halbleitersubstrats
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5426069A (en) 1992-04-09 1995-06-20 Dalsa Inc. Method for making silicon-germanium devices using germanium implantation
US5212110A (en) 1992-05-26 1993-05-18 Motorola, Inc. Method for forming isolation regions in a semiconductor device
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH06140624A (ja) 1992-10-22 1994-05-20 Furukawa Electric Co Ltd:The ショットキー接合素子
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5418743A (en) 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5426316A (en) 1992-12-21 1995-06-20 International Business Machines Corporation Triple heterojunction bipolar transistor
US5523592A (en) 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
JP3093904B2 (ja) 1993-02-16 2000-10-03 富士通株式会社 化合物半導体結晶の成長方法
US5346848A (en) 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5413679A (en) 1993-06-30 1995-05-09 The United States Of America As Represented By The Secretary Of The Navy Method of producing a silicon membrane using a silicon alloy etch stop layer
US5310451A (en) 1993-08-19 1994-05-10 International Business Machines Corporation Method of forming an ultra-uniform silicon-on-insulator layer
US5792679A (en) 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
JPH0794420A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 化合物半導体結晶基板の製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JP2980497B2 (ja) 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
JP2669368B2 (ja) 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5534713A (en) 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5479033A (en) 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
US6218677B1 (en) 1994-08-15 2001-04-17 Texas Instruments Incorporated III-V nitride resonant tunneling
JP3361922B2 (ja) 1994-09-13 2003-01-07 株式会社東芝 半導体装置
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US5548128A (en) 1994-12-14 1996-08-20 The United States Of America As Represented By The Secretary Of The Air Force Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates
US5539214A (en) 1995-02-06 1996-07-23 Regents Of The University Of California Quantum bridges fabricated by selective etching of superlattice structures
US5777347A (en) 1995-03-07 1998-07-07 Hewlett-Packard Company Vertical CMOS digital multi-valued restoring logic device
US5920088A (en) 1995-06-16 1999-07-06 Interuniversitair Micro-Electronica Centrum (Imec Vzw) Vertical MISFET devices
JP3403877B2 (ja) 1995-10-25 2003-05-06 三菱電機株式会社 半導体記憶装置とその製造方法
DE69609313T2 (de) 1995-12-15 2001-02-01 Koninkl Philips Electronics Nv Halbleiterfeldeffektanordnung mit einer sige schicht
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
US6403975B1 (en) 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
US5943560A (en) 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3217015B2 (ja) 1996-07-18 2001-10-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタの形成方法
JPH1041400A (ja) 1996-07-26 1998-02-13 Sony Corp 半導体装置およびその製造方法
US6191432B1 (en) 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
TW335558B (en) 1996-09-03 1998-07-01 Ibm High temperature superconductivity in strained SiSiGe
JP3320641B2 (ja) * 1996-09-13 2002-09-03 株式会社東芝 メモリセル
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US5847419A (en) 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
DE59707274D1 (de) 1996-09-27 2002-06-20 Infineon Technologies Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US6140687A (en) 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
US5808344A (en) 1996-12-13 1998-09-15 International Business Machines Corporation Single-transistor logic and CMOS inverters
US5714777A (en) 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
EP0867701A1 (de) 1997-03-28 1998-09-30 Interuniversitair Microelektronica Centrum Vzw Herstellungsverfahren eines infrarotempfindlichen Strahlungsdetektors, insbesondere eines infrarotempfindlichen Bolometers
US5891769A (en) 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
US5786614A (en) 1997-04-08 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Separated floating gate for EEPROM application
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
DE19720008A1 (de) 1997-05-13 1998-11-19 Siemens Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
KR100400808B1 (ko) 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US5936274A (en) 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH1174164A (ja) * 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
US6160303A (en) 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
US6033995A (en) 1997-09-16 2000-03-07 Trw Inc. Inverted layer epitaxial liftoff process
US5966622A (en) 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
US5963817A (en) 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6232138B1 (en) 1997-12-01 2001-05-15 Massachusetts Institute Of Technology Relaxed InxGa(1-x)as buffers
US6154475A (en) 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
JP3447939B2 (ja) 1997-12-10 2003-09-16 株式会社東芝 不揮発性半導体メモリ及びデータ読み出し方法
FR2773177B1 (fr) 1997-12-29 2000-03-17 France Telecom Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
US6013134A (en) 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
US6153495A (en) 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
JP3762221B2 (ja) 1998-04-10 2006-04-05 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコンゲルマニウムエッチング停止層システム
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
JP4258034B2 (ja) 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6372356B1 (en) 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
JPH11351344A (ja) 1998-06-11 1999-12-24 Nippon Seiko Kk トロイダル型無段変速機
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3403076B2 (ja) 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
US6335546B1 (en) 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6368733B1 (en) 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124325A (ja) 1998-10-16 2000-04-28 Nec Corp 半導体装置およびその製造方法
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
DE19859429A1 (de) * 1998-12-22 2000-06-29 Daimler Chrysler Ag Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
US6369438B1 (en) * 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6130453A (en) 1999-01-04 2000-10-10 International Business Machines Corporation Flash memory structure with floating gate in vertical trench
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
JP3592981B2 (ja) 1999-01-14 2004-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6162688A (en) 1999-01-14 2000-12-19 Advanced Micro Devices, Inc. Method of fabricating a transistor with a dielectric underlayer and device incorporating same
AU3346000A (en) 1999-01-15 2000-08-01 Regents Of The University Of California, The Polycrystalline silicon germanium films for forming micro-electromechanical systems
US6074919A (en) 1999-01-20 2000-06-13 Advanced Micro Devices, Inc. Method of forming an ultrathin gate dielectric
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
US6133799A (en) 1999-02-25 2000-10-17 International Business Machines Corporation Voltage controlled oscillator utilizing threshold voltage control of silicon on insulator MOSFETS
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6103559A (en) 1999-03-30 2000-08-15 Amd, Inc. (Advanced Micro Devices) Method of making disposable channel masking for both source/drain and LDD implant and subsequent gate fabrication
JP4521542B2 (ja) 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6251755B1 (en) 1999-04-22 2001-06-26 International Business Machines Corporation High resolution dopant/impurity incorporation in semiconductors via a scanned atomic force probe
TW591132B (en) * 1999-06-17 2004-06-11 Taiwan Semiconductor Mfg Method of growing SiGe epitaxy
DE60042045D1 (de) * 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6355493B1 (en) * 1999-07-07 2002-03-12 Silicon Wafer Technologies Inc. Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6242324B1 (en) 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6204529B1 (en) 1999-08-27 2001-03-20 Hsing Lan Lung 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate
US6235567B1 (en) 1999-08-31 2001-05-22 International Business Machines Corporation Silicon-germanium bicmos on soi
US6339232B1 (en) 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
US6249022B1 (en) 1999-10-22 2001-06-19 United Microelectronics Corp. Trench flash memory with nitride spacers for electron trapping
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6271726B1 (en) 2000-01-10 2001-08-07 Conexant Systems, Inc. Wideband, variable gain amplifier
US20020030227A1 (en) 2000-01-20 2002-03-14 Bulsara Mayank T. Strained-silicon diffused metal oxide semiconductor field effect transistors
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6344417B1 (en) * 2000-02-18 2002-02-05 Silicon Wafer Technologies Method for micro-mechanical structures
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6316301B1 (en) 2000-03-08 2001-11-13 Sun Microsystems, Inc. Method for sizing PMOS pull-up devices
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
JP3603747B2 (ja) 2000-05-11 2004-12-22 三菱住友シリコン株式会社 ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ
US6555839B2 (en) 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
JP2003536273A (ja) 2000-06-22 2003-12-02 マサチューセッツ インスティテュート オブ テクノロジー エッチング阻止層システム
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6429061B1 (en) 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
US6583015B2 (en) 2000-08-07 2003-06-24 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel MOSFET devices
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6420937B1 (en) 2000-08-29 2002-07-16 Matsushita Electric Industrial Co., Ltd. Voltage controlled oscillator with power amplifier
JP2002076334A (ja) 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
US6524935B1 (en) 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002164520A (ja) 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
WO2002047168A2 (en) 2000-12-04 2002-06-13 Amberwave Systems Corporation Cmos inverter circuits utilizing strained silicon surface channel mosfets
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US6445016B1 (en) * 2001-02-28 2002-09-03 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) transistor having partial hetero source/drain junctions fabricated with high energy germanium implantation
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6677192B1 (en) * 2001-03-02 2004-01-13 Amberwave Systems Corporation Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits
JP2004531054A (ja) 2001-03-02 2004-10-07 アンバーウェーブ システムズ コーポレイション 高速ｃｍｏｓ電子機器及び高速アナログ回路のための緩和シリコンゲルマニウムプラットフォーム
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6900103B2 (en) 2001-03-02 2005-05-31 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2002289533A (ja) 2001-03-26 2002-10-04 Kentaro Sawano 半導体表面の研磨方法、半導体デバイスの製造方法および半導体デバイス
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6514836B2 (en) * 2001-06-04 2003-02-04 Rona Elizabeth Belford Methods of producing strained microelectronic and/or optical integrated and discrete devices
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
WO2002103760A2 (en) 2001-06-14 2002-12-27 Amberware Systems Corporation Method of selective removal of sige alloys
US6717213B2 (en) 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US6624037B2 (en) * 2001-08-01 2003-09-23 Advanced Micro Devices, Inc. XE preamorphizing implantation
US6730551B2 (en) 2001-08-06 2004-05-04 Massachusetts Institute Of Technology Formation of planar strained layers
US6974735B2 (en) 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6680240B1 (en) * 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US6936869B2 (en) * 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US6812086B2 (en) * 2002-07-16 2004-11-02 Intel Corporation Method of making a semiconductor transistor
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
US7427538B2 (en) * 2002-08-16 2008-09-23 Intel Corporation Semiconductor on insulator apparatus and method
JP3506694B1 (ja) * 2002-09-02 2004-03-15 沖電気工業株式会社 Ｍｏｓｆｅｔデバイス及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US6759712B2 (en) * 2002-09-12 2004-07-06 Micron Technology, Inc. Semiconductor-on-insulator thin film transistor constructions
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication

Also Published As

Publication number Publication date
US6713326B2 (en) 2004-03-30
DE60125952D1 (de) 2007-02-22
US6921914B2 (en) 2005-07-26
US20050009288A1 (en) 2005-01-13
US20030155568A1 (en) 2003-08-21
EP1309989A2 (de) 2003-05-14
JP2004507084A (ja) 2004-03-04
WO2002015244A2 (en) 2002-02-21
US20040173791A1 (en) 2004-09-09
US6573126B2 (en) 2003-06-03
JP2010016390A (ja) 2010-01-21
US6737670B2 (en) 2004-05-18
EP1309989B1 (de) 2007-01-10
WO2002015244A3 (en) 2002-10-31
US20030168654A1 (en) 2003-09-11
US20020072130A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
DE60125952T2 (de) Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE602004013163T2 (de) Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI)
DE69906491T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiCOI-STRUKTUR
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE102006062829B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE602004007940T2 (de) Bildung einer silicium-germanium-auf-isolator-struktur durch oxidation einer vergrabenen porösen siliciumschicht
DE112008000394T5 (de) Verfahren zum Herstellen eines Substrats, das eine abgeschiedene vergrabene Oxidschicht umfasst
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE3932277A1 (de) Halbleitereinrichtung und verfahren zu ihrer herstellung
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE69826233T2 (de) Verfahren zur Herstellung eines SOI-Substrates
EP0517727A1 (de) Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel.
DE69233120T2 (de) Ätzlösung für das Ätzen von porösem Silizium, Ätzmethode unter Verwendung der Ätzlösung und Verfahren zur Vorbereitung einer Halbleiteranordnung unter Verwendung der Ätzlösung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition