DE60133622T2 - Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen - Google Patents

Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen Download PDF

Info

Publication number
DE60133622T2
DE60133622T2 DE60133622T DE60133622T DE60133622T2 DE 60133622 T2 DE60133622 T2 DE 60133622T2 DE 60133622 T DE60133622 T DE 60133622T DE 60133622 T DE60133622 T DE 60133622T DE 60133622 T2 DE60133622 T2 DE 60133622T2
Authority
DE
Germany
Prior art keywords
layer
magnetic
layers
stack
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60133622T
Other languages
English (en)
Other versions
DE60133622D1 (de
Inventor
Olivier Redon
Bernard Dieny
Bernard Rodmacq
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE60133622D1 publication Critical patent/DE60133622D1/de
Application granted granted Critical
Publication of DE60133622T2 publication Critical patent/DE60133622T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218Exchange coupling of magnetic films via an antiferromagnetic interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine magnetische Vorrichtung mit Spin- und Rotationspolarisierung sowie einen diese Vorrichtung umfassenden Speicher und ein Schreibverfahren.
  • Sie findet eine Anwendung in der Elektronik und insbesondere bei der Realisierung von Speicherpunkten und Speichern des Typs MRAM ("Magnetic Random Access Memory") oder Datenspeichern mit Direktzugriff (oder Random-Zugriff).
  • Stand der Technik
  • Die Datenspeicher des Typs MRAM sind wieder interessant geworden durch die Entwicklung der Technik des magnetischen Tunnelübergangs (MTC für "Magnetic Tunnel Junction") mit einem starken Magnetowiderstand bei Umgebungstemperatur. Die beigefügten 1A und 1B zeigen schematisch die Struktur und die Funktion eines solchen Übergangs.
  • Der Übergang trägt das Bezugszeichen 2. Es handelt sich um einen Stapel mit einer Oxidschicht im Sandwich zwischen zwei magnetischen Schichten. Dieses System fungiert als Spinventil, mit dem Unterschied, dass der Strom senkrecht zu den Ebenen der Schichten fließt. Eine der magnetischen Schichten wird mit "frei" bezeichnet, denn ihre Magnetisierung kann sich in einem äußeren Magnetfeld ausrichten (Zweirichtungspfeil); die andere wird mit "gefangen" bezeichnet, denn ihre Magnetisierungsrichtung wird durch eine antiferromagnetische Schicht festgelegt (Einrichtungspfeil). Wenn die Magnetisierungen der magnetischen Schichten antiparallel sind, ist der Übergangswiderstand hoch; wenn die Magnetisierungen parallel sind, wird der Widerstand klein. Die relative Widerstandsänderung zwischen diesen beiden Zuständen kann durch eine entsprechende Wahl der Materialien 40% erreichen.
  • Der Übergang 2 befindet sich zwischen einem Schalttransistor 4 und einer Stromzuführungsleitung 6. Ein in dieser Leitung fließender Strom erzeugt ein Magnetfeld 7. Ein Leiter 8, orthogonal zu der Leitung 6 (das heißt im vorliegenden Fall senkrecht zu der Ebene der Figur), ermöglicht, ein zweites Magnetfeld 9 zu erzeugen (in der Ebene der Figur befindlich).
  • Im Schreibmodus (1A) ist der Transistor 4 gesperrt. In der Stromzuführungsleitung 6 und in dem Leiter 8 fließen Ströme. Der Übergang 2 ist also zwei orthogonalen Magnetfeldern ausgesetzt. Das eine agiert gemäß der Achse der schwierigen Magnetisierung der freien Schicht, um ihr Umkehrfeld zu reduzieren, und das andere agiert gemäß ihrer leichten Achse, um die Umkehrung der Magnetisierung und die Beschreibung des Speicherpunkts zu bewirken. Im Prinzip wird nur der an der Überkreuzung der beiden Leitungen 6 und 8 befindliche Speicherpunkt umgekehrt, denn jedes Magnetfeld ist für sich genommen nicht ausreichend groß, um ein Kippen der Magnetisierung zu verursachen.
  • Im Lesemodus (1B) wird der Transistor in den gesättigten Betriebszustand versetzt (das heißt, dass der ihn durchquerende Strom maximal ist), indem man einen positiven Stromimpuls in die Basis sendet. Der durch die Leitung 6 gesendete Strom durchquert nur den Speicherpunkt, dessen Transistor offen ist. Dieser Strom ermöglicht, den Widerstand des Übergangs zu messen. Durch Vergleich mit einem Bezugsspeicherpunkt kann der Zustand des Speicherpunkts ("0" oder "1") also bestimmt werden.
  • Ein solcher Schreibmechanismus hat insbesondere in einem Übergangsnetzwerk Nachteile:
    • 1) Da die Umkehrung der Magnetisierung der freien Schicht eines Übergangs sich unter der Einwirkung von äußeren Feldern ereignet, und da die Umkehrfelder statistisch verteilt sind, ist es nicht ausgeschlossen, dass ungewollt einige benachbarte Übergänge einfach unter der Einwirkung des längs der Adressierungsleitung erzeugten Magnetfelds umgekehrt werden. Da bei Speichern mit hoher Dichte die Größe der Speicherpunkte deutlich submikrometrisch ist, nimmt die Zahl der Adressierungsfehler zu.
    • 2) Die Abnahme der Größe der Speicherpunkte bringt eine Erhöhung des Werts des einzelnen Umkehrfelds mit sich; es ist dann ein größerer Strom notwendig, um die Speicherpunkte zu beschreiben, was dazu tendiert, den elektrischen Verbrauch zu erhöhen.
    • 3) Das Schreiben erfordert zwei Stromleitungen unter 90°, die aufgrund ihrer Präsenz die Integrationsdichte begrenzen.
    • 4) Der benutzte Schreibmodus ermöglicht nicht, mehrere Speicherpunkte gleichzeitig zu beschreiben, wenn man die Adressierungsfehlergefahr minimieren will.
  • Kürzlich sind andere Arten von magnetischen Vorrichtungen präsentiert worden, bei denen die Magnetisierungsumkehrung nicht mehr durch äußere Magnetfelder erfolgt, sondern durch Elektronen, die den Stapel senkrecht zu der Ebene der Schichten durchqueren. Diese Vorrichtungen werden in dem Dokument US-A-5,695,864 beschrieben. Der angewendete Mechanismus basiert auf einem Transfer des magnetischen Moments zwischen den Elektronen einerseits und der Magnetisierung der freien Schicht andererseits. Bei einem solchen System wird der Stapel durch elektrisch leitfähige Schichten gebildet, um die Leistungsdissipation zu begrenzen. Daraus resultieren mehrere Nachteile:
    • a) der Widerstand der Vorrichtung ist so schwach, dass man einen sehr starken Strom einspeisen muss, um an den Anschlüssen eine Spannung zu erhalten, die mit derjenigen der alten Systeme vergleichbar ist,
    • b) eine solche Stärke erfordert einen großen Transistor, was die Integrationsdichte des Speichers begrenzt,
    • c) die Amplitude der erzielten Widerstandsänderung ist sehr gering (2–3%), was die Ausgangsspannung begrenzt,
    • d) bei der Anwendung bei den MRAMs sieht das genannte Dokument drei Niveaus von Leitern und zwei Spannungsquellen vor. Ein Zentralleiter hat den Zweck, den Polarisierungsstrom zurückzugewinnen, der zur Umkehrung der freien Schicht gedient hat. Die Vorrichtung ist also komplex.
  • Die vorliegende Erfindung hat die Aufgabe, diese Nachteile zu beseitigen. US-A-5 966 323 beschreibt einen Tunnelübergang mit Magnetowiderstand und schwachem Schaltfeld für Netze mit hoher Dichte. EP-A-1 187 103 beschreibt eine Vorrichtung mit Magnetowiderstandseffekt und einem diese Vorrichtung verwendenden Speicher.
  • Darstellung der Erfindung
  • Die Erfindung ist bestrebt, die kritische Stromdichte, ab der sich in der freien Schicht die Magnetisierungsumkehrung ereignet, zu reduzieren. Die Arbeiten und Reflektionen des Anmelders haben ermöglicht, zu erkennen, dass diese kritische Dichte mit dem Entmagnetisierungsfeld der freien Schicht verknüpft ist. Die Erfindung schlägt also eine Vorrichtung vor, bei der dieses Entmagnetisierungsfeld sehr schwach ja sogar null ist. Dazu benutzt man einen Stapel mit drei Schichten (in der Folge Dreischichtenstapel oder einfach "Dreierschicht" genannt, gebildet durch zwei magnetische Schichten, getrennt durch eine unmagnetische leitfähige Schicht, wobei diese letztere eine so geringe Dicke hat, dass die Kopplung zwischen den beiden magnetischen Schichten so groß ist, dass die Magnetisierungen in diesen Schichten antiparallel sind. Global weist ein solches System kein (oder ein sehr schwaches) Entmagnetisierungsfeld auf. Der Anmelder qualifiziert solche Stapel als "synthetisch".
  • Die Erfindung hat also genau eine magnetische Vorrichtung nach Anspruch 1 zum Gegenstand.
  • Bei einer Realisierungsart wird auch die gefangene Schicht durch einen Dreischichtenstapel gebildet, wobei dieser zweite Stapel mit einer ferromagnetischen Wechselschicht bedeckt ist, welche die Richtung der Magnetisierung in dem genannten zweiten Dreischichtenstapel festlegt.
  • Bei einer anderen Realisierungsart umfasst die Vorrichung einen dritten Dreischichtenstapel, gebildet durch zwei magnetische Schichten mit antiparallelen Magnetisierungen, von dem ersten getrennt durch eine unmagnetische Leiterschicht, wobei dieser dritte Dreischichtenstapel auf einer zweiten antiferromagnetischen Wechselschicht ruht, welche die Magnetisierungen in dem genannten dritten Dreischichtenstapel festlegt.
  • Das Material der magnetischen Schichten des ersten und/oder des zweiten und/oder des dritten Dreischichtenstapels wird vorzugsweise aus der Gruppe ausgewählt, die Co, Fe, Ni und ihre Legierungen enthält.
  • Die unmagnetische Leiterschicht des ersten und/oder des zweiten und/oder des dritten Dreischichtenstapels ist vorzugsweise aus einem Metall, das aus der Gruppe stammt, die gebildet wird durch Ru, Re, Cu, Cr, Pt, Ag.
  • Die erste und/oder die zweite antiferromagnetische Schicht kann aus einer Legierung auf der Basis von Mn sein (zum Beispiel FeMn, IrMn, NiMn, PtMn, PtPdMn, RuRhMn).
  • Kurzbeschreibung der Zeichnungen
  • Die 1A und 1B, schon beschrieben, zeigen eine bekannte Vorrichtung zum Einschreiben und Auslesen einer binären Information in einem magnetischen Übergang mit Tunneleffekt durch äußere Magnetfelder;
  • die 2 zeigt eine erste Realisierungsart einer erfindungsgemäßen Vorrichtung im Schnitt;
  • die 3A und 3B zeigen die Orientierungen der Magnetisierungen in den verschiedenen Schichten in Abhängigkeit davon, ob man bei dieser ersten Realisierungsart eine "0" oder eine "1" schreibt;
  • die 4A und 4B zeigen die transitorischen Veränderungen der Magnetisierungskomponente gemäß einer zur Ebene der Schichten senkrechten Achse Oz und gemäß einer zu der Ebene der Schichten parallelen Achse Oy für eine schwache und eine starke Anisotropie;
  • die 5 zeigt im Schnitt eine zweite Realisierungsart einer erfindungsgemäßen Vorrichtung;
  • die 6A und 6B zeigen die Orientierungen der Magnetisierungen in den verschiedenen Schichten in Abhängigkeit davon, ob man bei dieser zweiten Realisierungsart eine "0" oder eine "1" schreibt;
  • die 7 zeigt schematisch einen Speicher mit einer Matrix von erfindungsgemäßen Vorrichtungen.
  • Beschreibung besonderer Realisierungsarten
  • Bezüglich des Phänomens der Spinpolarisation von in Tunnelübergangsvorrichtungen zirkulierenden Elektronen sei an die folgenden Prinzipien erinnert. Ein in einem Leiter fließender elektrischer Strom wird durch Elektronen gebildet, deren Spin a priori nicht in eine bestimmte Richtung orientiert ist. Aber bei der Durchquerung einer magnetischen Schicht mit einer bestimmten Magnetisierung werden die Spins durch Wechselphänomene des magnetischen Moments orientiert, so dass die Elektronen diese Schicht mit einem polarisierten Spin verlassen. Eine solche Schicht (oder eine Vielzahl solcher Schichten) bildet also einen "Polarisator". Dieses Phänomen kann sich sowohl bei Transmission (durch eine Schicht hindurch) als auch Reflexion (auf einer Schicht) ereignen, je nach Fließrichtung des Stroms. Es kann sich auch in umgekehrter Richtung ereignen, wobei vorzugsweise Elektronen mit einem in einer bestimmten Richtung polarisierten Spin durchgelassen werden. Die Funktion der Schicht ist dann die eines Analysators.
  • Bei der ersten Realisierungsart der Erfindung wird ein Tunnelübergang verwendet, der durch zwei Dreischichtenstapel gebildet wird, die sich auf beiden Seiten einer Isolierschicht, zum Beispiel aus Aluminiumoxid (Al2O3) befinden. Die Magnetisierungsrichtung einer der Dreischichten wird durch Austausch- bzw. Wechselkopplung mit einer antiferromagnetischen Schicht fixiert. Diese Schicht hat die Doppelrolle des Polarisators (beim Schreiben) und Analysators (beim Schreiben und Lesen). Eine Dreierschicht wurde gewählt, um die magnetostatische Kopplung mit der zweiten Dreierschicht zu eliminieren und folglich um den Speicher ohne äußeres Kompensationsfeld verwenden zu können. Die andere Dreierschicht kann sich frei gemäß der Polarisationsrichtung der Spins orientieren. Diese Schicht besitzt eine planare Anisotropie, die eine Achse leichter und eine Achse schwerer Magnetisierung definiert, um die Schreibzeit zu verkürzen. Die Dicken der magnetischen Schichten dieses Dreischichtensystems sind quasi gleich, um den Entmagnetisierungsfeldeffekt zu eliminieren und folglich der Magnetisierung dieser Schicht zu ermöglichen, leicht außerhalb der Ebene zu präzessieren.
  • Im Schreibmodus verursacht ein den Übergang durchquerender Strom von höherer Dichte als der kritische Dichte eine Präzession und eine Ausrichtung der Magnetisierung der freien Schicht (am nächsten bei der Oxidbarriere) durch Transfer des magnetischen Moments der polarisierten Elektronen zum magnetischen Moment der freien Schicht. Die an den Anschlüssen des Übergangs auftretende Spannung ermöglicht, den magnetischen Zustand der freien Schicht zu verfolgen. Das Schreiben kann mittels Gleichstrom oder gepulstem Strom erfolgen, wobei die Impulsdauer angepasst werden muss in Abhängigkeit von dem Umkehrungsprozess der Magnetisierung.
  • Im Lesemodus durchquert ein Strom mit einer niedrigeren Dichte als der kritischen Dichte den Übergang und ermöglicht, den magnetischen Zustand der Vorrichtung zu lesen, die sich dann wie ein Speicherpunkt verhält.
  • Die 2 zeigt diese erste Realisierungsart. So wie dargestellt, umfasst die Vorrichtung zwei dreischichtige (oder "synthetische") Stapel, jeweils 12 und 16, den einen für die gefangene Schicht (12) und den anderen für die freie Schicht (16). Bei der dargestellten Variante umfasst die Vorrichtung nacheinander von oben nach unten eine antiferromagnetische Austausch- bzw. Wechselschicht 10, die gefangene Schicht 12, eine unmagnetische Isolierschicht 14 und die freie Schicht 16, wobei das einen magnetischen Übergangstunnel bildende Ganze mit 18 bezeichnet ist. Dieser Übergang ruht auf einem leitfähigen Substrat 20 und ist eingefügt zwischen einem Leiter 22 und einem Transistor 24.
  • Gemäß der dargestellten Realisierungsart ist die gefangene Schicht 12 eine Dreierschicht, gebildet durch zwei magnetische Schichten 121, 123, getrennt durch eine leitfähige unmagnetische Schicht 162.
  • Bei den beiden Dreierschichten 12 und 16 sind die Magnetisierungen der beiden magnetischen Schichten antiparallel, wie symbolisch in der Figur durch die Magnetisierung repräsentierende Pfeile mit wechselnden Richtungen dargestellt. Diesen Antiparallelismus bewirkt eine sehr starke antiferromagnetische Kopplung, vorhanden zwischen den magnetischen Schichten. Die Dicken der magnetischen Schichten 121, 123 sind vorteilhafterweise dieselben, um in der freien Schicht 16 eine magnetostatische Kopplung null zu haben.
  • Die freie Schicht 16 hat ähnliche Charakteristika wie die gefangene Schicht 12. Da sie jedoch nicht durch Austausch bzw. Wechsel gefangen (piegée par échange) ist, ist sie frei und wechselt ihre Magnetisierung, wenn ein spinpolarisierter Strom sie durchquert. Dieser Wechsel ist verbunden mit dem Transfer des magnetischen Moments der Elektronen zur Magnetisierung der Schicht.
  • Die Barriere 14 ist vorzugsweise eine Schicht aus Aluminium- oder Nitridoxid und wird durch dem Fachmann bekannte Verfahren erzeugt (Plasmaoxidation, natürliche In-situ-Oxidation, Atomarsauerstoffquelle, ...). Es können auch Halbleitermaterialien verwendet werden, aber die Magnetowiderstandseigenschaften sind nicht so gut wie bei den Nitriden und den Oxiden.
  • Die 3A illustriert das Schreiben einer "0" und die 3B das Schreiben einer "1". In diesen Figuren ist weder die Stromzuführung noch der Transistor dargestellt. Die verschiednen Richtungen sind festgelegt in Bezug auf einen dreirechtwinkligen Trider Oxyz, wobei die Richtung Oz senkrecht ist zu der Ebene der Schichten. Außerdem zeigt die 4A, wie die Komponente My der Magnetisierung der Schicht 161 das Vorzeichen wechselt, und die 4B zeigt die Oszillation der Komponente Mz während der Präzessionsbewegung, welche die Umkehrung der Magnetisierung begleitet.
  • Um eine "0" zu schreiben, lässt man in dem Stapel von oben nach unten, also in Richtung Transistor, einen Strom mit postivem Vorzeichen fließen (Gleichstrom oder Pulsstrom). Der Spin der Elektronen ist bzw. wird in der Schicht 123 gemäß der Richtung (–y) polarisiert. Sie übertragen ihr magnetisches Element auf die Momente der Schicht der Schicht 161, deren Magnetisierung sich dann parallel zu derjenigen der Schicht 123 ausrichtet. Die Schicht 163, antiparallel gekoppelt mit der Schicht 161, wird sich also auch neu orientieren. Während des Transfers des magnetischen Moments tritt die Magnetisierung der Schicht 161 in eine Präzession um die Achse (–y) ein, mit einer Komponente Mz, die im Laufe der Zeit oszilliert, wie dargestellt in der 4B. Wenn der Winkel des Präzessionskegels 90° überschreitet, kehrt sich die Rotationsrichtung um und die Magnetisierung richtet sich wieder gemäß (+y) aus. Die Anzahl der zur Umkehrung notwendigen Präzessionen hängt von der Anisotropie der Schicht in ihrer Ebene. Wenn die Anisotropie schwach ist (Kurven 30 und 32), verlangt die Umkehrung eine große Anzahl von Präzessionsoszillationen, aber einen schwachen kritischen Strom. Bei einer stärkeren Anisoptropie (Kurven 31 und 34 ist die Umkehrungszeit kürzer, aber es ist ein stärkerer Strom notwendig, um die Anisotropie zu überwinden.
  • Wie oben gesagt, kann das Schreiben mit Gleichstrom oder Pulsstrom erfolgen. Im Falle eines Pulsstroms muss die Dauer der Impulse groß genug für eine vollständige Umkehrung sein. Die Kontrolle der Umkehrung kann durch das Messen der Spannung an den Anschlüssen des Übergangs erfolgen. Wen die Magnetisierungen der Schichten 123 und 161 parallel sind, ist die Wahrscheinlichkeit des Transfers der Elektronen durch Tunneleffekt groß und der Widerstand des Übergangs ist groß. Wenn die Umkehrung nicht vollständig ist, ist der Widerstand groß. Durch Vergleich mit der an den Anschlüssen eines Referenzübergangs abgegriffenen Spannung bestimmt man den magnetischen Zustand der Vorrichtung. Bei diesem Kontrollschritt des magnetischen Zustands spielt die Schicht 123 (wechselfixiert (fixée par échange) die Rolle des Analysators, um die Ausrichtung der freien Schicht 161 zu sondieren.
  • Um eine "1" zu schreiben, lässt man einen Strom mit negativem Vorzeichen fließen, wie dargestellt in der 3B. Ausgehend vom Zustand "0" durchqueren die in der Schicht 161 gemäß (–y) polarisierten Majoritätselektronen die Schicht 123, während die gemäß (+y) polarisierten Minoritätselektronen die sich vor der Schicht 23 akkumulieren. Diese Elektronen mit zur Schicht 161 antiparallelen Spins transferieren ihr magnetisches Moment zu den Momenten der Schicht 41 und verursachen eine Präzession bis zur Umkehrung der Magnetisierung der Schicht 161, wie dargestellt in der 3B. Diese magnetische Konfiguration entspricht dem Schreiben einer "1" und der Widerstand des Übergangs ist maximal.
  • Zum Lesen sendet man einen Strom, dessen Dichte niedriger ist als die kritische Dichte, und man vergleicht die Ausgangsspannung mit der Spannung eines Referenzübergangs, um den magnetischen Zustand der Vorrichtung zu bestimmen.
  • Bei einer zweiten Realisierungsart umfasst die Vorrichtung drei Dreierschichten, wobei zwei der Dreierschichten auf beiden Seiten einer Isolierschicht, zum Beispiel aus Aluminiumoxid (Al2O3) abgeschieden sind. Die Magnetisierungsrichtungen von einer der Dreierschichten werden fixiert durch Austausch- bzw. Wechselkopplung (couplage d'échange) mit einer antiferromagnetischen Schicht. Diese Schicht spielt die Doppelrolle des Polarisators (beim Schreiben) und des Analysators (beim Schreiben und Lesen). Die Wahl einer Dreierschicht ermöglicht, die magnetostatische Kopplung in der zweiten Dreierschicht zu eliminieren und folglich den Speicher ohne äußeres Kompensationsfeld benutzen zu können. Die andere Dreierschicht kann sich frei gemäß der Polarisationsrichtung der Spins orientieren. Diese Schicht kann einen planare Anisotropie besitzen, die eine Achse leichter und eine Achse schwieriger Magnetisierung definiert, um die Schreibzeit zu reduzieren. Die Dicken der magnetischen Schichten dieses Systems sind quasi gleich, um den entmagnetisierenden Feldeffekt zu eliminieren. Die Vorrichtung umfasst noch einen von dem Tunnelübergang durch eine nicht leitfähige unmagnetische getrennten Polarisator, vorzugsweise gebildet durch einen Dreischichtenstapel, gefangen durch Wechsel bzw. Austausch (piégé par échange) mit einer antiferromagnetischen Schicht, um seine Magnetisierungsrichtung aufrechtzuerhalten.
  • Die 5 zeigt diese zweite Realisierungsart. Die drei Dreierschichten tragen die Bezugszeichen 16, 12 und 32. Die dritte Dreierschicht 32 ist von der ersten 16 getrennt durch eine leitfähige unmagnetische Schicht 30. Diese dritte Dreierschicht umfasst zwei magnetische Schichten 321, 323, getrennt durch eine leitfähige unmagnetische Schicht 322. Sie ruht auf einer antiferromagnetischen Kopplungsschicht 34, welche die Magnetisierung in der Schicht 323 und folglich in der Schicht 321 fixiert. Die dritte Dreierschicht 32 ist folglich wie die zweite (12) vom gefangenen Typ. Das Ganze ruht auf einem leitfähigen Substrat 36.
  • Die die erste und die zweite Dreierschicht trennende Schicht 30 kann aus einem Edelmetall sein. Ihre Dicke wird zwischen 3 und 10 nm gewählt, um unerwünschte magnetische Kopplungen zwischen den Dreierschichten 16 und 32 zu vermeiden.
  • Das Schreiben der magnetischen Zustände "1" und "0" erfolgt wie oben durch die Wahl der Orientierung der Stromrichtung, wie dargestellt in den 6A und 6B. Das Hinzufügen der dritten Dreierschicht 32 stabilisiert die magnetischen Zustande und ermöglicht so, die kritische Stromdicht um einen Faktor 2 zu reduzieren. Im Falle des Schreibens einer "0" (6A) verursacht der in der Schicht 123 gemäß (–y) polarisiert Strom (in Bezug auf einen selben nicht dargestellten dreirechteckigen Trieder Oxyz) die Ausrichtung der Schicht 161 durch Transfer des Moments der Elektronen zur Magnetisierung der Schicht 161. Am Ausgang der Schicht 161 sind die Elektronen wieder bzw. noch immer gemäß (–y) polarisiert und polarisieren sich nach dem Durchqueren der Schicht 163 gemäß (+y), ohne das Kippen der Schicht 163 zu verursachen aufgrund des antiferromagnetischen Austausches bzw. Wechsels zwischen den Schichten 161 und 163, der sehr viel größer ist als die durch die Elektronen ausgeübte Kopplung. Bei der Ankunft in Höhe der Schicht 321 akkumulieren sich die Majoritätselektronen in den Schichten 30 und 163, was die Orientation der Schicht 163 stabilisiert. Man kann es so betrachten, dass der Polarisator 12 mittels Transmission polarisierter Elektronen agiert, während der Polarisator 32 mittels Reflexion polarisierter Elektronen agiert.
  • Zum Schreiben einer "1" werden die Rollen der Polarisatoren umgekehrt, aber die Effekte der Stabilisierung und Reduzierung der kritischen Dichte bleiben.
  • Der Polarisator 32 eliminiert das magnetostatische Kopplungsfeld in der Schicht 16 und ermöglicht auch eine identische Wechsel- bzw. Austauschrichtung zwischen den Schichten 121 und 323, um die magnetische Anordnung der antiferromagnetischen Austausch- bzw. Wechselschichten 10 und 34 möglich zu machen. Es ist nämlich schwierig, zwei entgegengesetzt Wechsel- bzw. Austauschschichten in einem System zu definieren, das einen einzigen antiferromagnetischen Materialtyp verwendet.
  • Das Lesen erfolgt wie in der ersten Variante, indem man einen Strom von niedrigerer Dichte als der kritischen Dichte einspeist und die gelesene Spannung mit der Spannung eines Referenzübergangs vergleicht.
  • Die beiden oben beschriebenen Realisierungsarten können verglichen werden in der nachfolgenden Tabelle mit den folgenden Kenndaten:
  • t
    ist die Dicke der umzukehrenden magnetischen Schicht,
    Ms
    ist die Sättigungsmagnetisierung der umzukehrenden Schicht (mit CoFe Ms = 1500 emu/cc),
    Hk
    ist die Anisotropie der umzukehrenden magnetischen Schicht,
    Jc
    (Schreiben) ist die Stromdichte zum Beschreiben eines Speicherpunkts,
    RAmax
    ist das Produkt aus Widerstand mal Oberfläche des Tunnelübergangs, so definiert, dass die Schreibspannung 0,6 V nicht überschreitet,
    RAmax
    ist das Produkt aus Widerstand mal Oberfläche des Tunnelübergangs, so definiert, dass die Schreibspannung 0,6 V nicht überschreitet,
    Jc
    (Lesen) ist die Stromdichte bei einer Lesespannung von 0,3 V mit RAmax,
    amin
    ist die minimale Größe bzw. Länge einer Seite des Speicherpunkts (für einen quadratischen Speicherpunkt), ehe die superparametrische Grenze erreicht wird.
  • Der Wert von arm wird nach folgender Formel berechnet:
    Figure 00100001
    in der der Wert 84 berechnet wird, indem man von einer Betriebsdauer des Speichers von 100 Jahren bei einer Umgebungstemperatur von 100°C ausgeht.
    Realisierungsart 1 2
    T (nm) 5 2
    Ms (emu/cc) 1500 1500
    Hk effektiv (G) 40 40
    Jc (Schreiben) (A/cm2) 3,2E + 05 1,6E + 05
    RAmax (Ohm.μm2) 188 375
    Jc (Lesen) (A/cm2) 1,6E + 05 8E + 04
    amin(μm) 0,12 0,12
  • Man sieht in dieser Tabelle, dass man mit der Erfindung niedrige Schreibstromdichten erzielen kann, kompatibel mit Übergängen mit vernünftigen RA-Produkten (> 100 Ω.μm2). Solche RA-Produkte kann man entweder mittels Plasmaoxidation oder, vorzugsweise, durch natürliche In-situ-Oxidation realisieren.
  • Die 7 zeigt schließlich einen Speicher, gebildet durch eine Matrix von Speicherpunkten, adressierbar mittels Zeilen und Spalten. Jeder Speicherpunkt umfasst eine erfindungsgemäße Vorrichtung mit einem Stapel von Schichten, symbolisiert durch einen Widerstand 60 und eine Schalteinrichtung, hier ein Transistor 70. Jeder Stapel ist mit einer Adressierleitung 80 und die Basis (oder der Anschluss) des Transistors mit einer Adressierspalte 90 verbunden. Die Leitungen 80 werden "Bitleitungen" und die Spalten 90 "Wortleitungen" genannt. Die Leitungen 80 sind mit den Ausgängen einer Zeilenadressierschaltung 85 verbunden, und die Spalten 90 mit den Ausgängen einer Spaltenadressierschaltung 95.
  • Wenn eine Bitsequenz geschrieben werden muss (zum Beispiel 100110), befiehlt man die Adressierung einer Spalte durch einen Impuls, der fähig ist, die Transistoren der Spalte zu öffnen, und man speist in jede Leitung einen Stromimpuls von entsprechender Polarität ein (im gewählten Beispiel jeweils +––++–). Alle Bits werden also simultan in die Spalte des Speichers geschrieben.
  • Diese multiple Adressierung ist dank der Erfindung möglich, da, wie in der Einführung erklärt, ein Speicherpunkt ohne die Gefahr beschrieben werden kann, ungewollt Nachbarpunkte zu stören oder zu beschreiben.
  • Das Beschreiben des ganzen Speichers kann auch Spalte für Spalte erfolgen.
  • Irgendwo in dem Speicher, zum Beispiel in der Mitte, befindet sich eine Referenzspalte 100, welche die multiple Lektüre ermöglicht. Wenn ein Lesestrom in den Speicherpunkten einer Spalte 90 fließt, vergleicht man die Lesespannung jedes Punkts mit der in dem Speicherpunkt der zu derselben Zeile gehörenden Referenzspalte gelesenen Spannung.
  • Dieser Mechanismus, spaltenweise zu schreiben und zu lesen, reduziert die Zykluszeit des Speichers beträchtlich.

Claims (11)

  1. Magnetische Vorrichtung, umfassend: • eine erste, sogenannte "gefangene" magnetische Schicht (12), die eine Magnetisierung mit festgelegter Richtung hat, • eine zweite, sogenannte "freie" magnetische Schicht (16), die eine Magnetisierung mit variabler Richtung hat, • eine die gefangene Schicht und die freie Schicht trennende Isolier- oder Halbleiterschicht (14), • Einrichtungen (22, 24) um in den Schichten und senkrecht zu diesen einen Elektronenstrom fließen zu lassen, wobei die gefangene magnetische Schicht oder die freie magnetische Schicht fähig ist, den Spin dieser Elektronen zu polarisieren, und wenigstens die freie magnetische Schicht (16) durch einen ersten Dreischichtenstapel gebildet wird, bestehend aus zwei magnetischen Schichten (161, 163) mit antiparallelen Magnetisierungen, getrennt durch eine nichtmagnetische Leiterschicht (162), dadurch gekennzeichnet, dass die Einrichtungen (22, 24), fähig in den Schichten und senkrecht zu diesen einen Elektronenstrom fließen zu lassen, Schreibeinrichtungen sind, die einen Elektronenstrom in einer Richtung und in der entgegengesetzten Richtung durch die Schichten fließen lassen.
  2. Vorrichtung nach Anspruch 1, bei der die gefangene magnetische Schicht (12) durch einen zweiten Dreischichtenstapel gebildet wird, bestehend aus zwei magnetischen Schichten (121, 123) mit antiparallelen Magnetisierungen, getrennt durch eine nichtmagnetische Leiterschicht (122), wobei dieser zweite Stapel mit einer ersten antiferromagnetischen Austauschschicht (10) bedeckt ist, welche die Richtung der Magnetisierungen in dem genannten zweiten Dreischichtenstapel (12) festlegt.
  3. Vorrichtung nach Anspruch 2, mit außerdem einem dritten Dreischichtenstapel (32), gebildet durch zwei magnetische Schichten (321, 323) mit antiparallelen Magnetisierungen, getrennt durch eine nichtmagnetische Leiterschicht (322), wobei dieser dritte Dreischichtenstapel (32) von dem ersten (16) durch eine nichtmagnetische Leiterschicht (30) getrennt ist, und dieser dritte Dreischichtenstapel (32) auf einer zweiten antiferromagnetischen Austauschschicht (34) ruht, welche die Magnetisierungen in dem genannten dritten Dreischichtenstapel (32) festlegt.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die beiden magnetischen Schichten (161, 163) des ersten Dreischichtenstapels (16) dieselbe Dicke haben.
  5. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die beiden magnetischen Schichten des ersten (16) und/oder zweiten (12) und/oder dritten (32) Dreischichtenstapels aus einem Material sind, das aus der Gruppe stammt, die durch Co, Fe, Ni und ihren Legierungen gebildet wird.
  6. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die nichtmagnetische Leiterschicht des ersten (162) und/oder zweiten (122) und/oder dritten (322) Dreischichtenstapels aus einem Metall ist, das aus der Gruppe stammt, die gebildet wird durch Ru, Re, Cu, Cr, Pt, Ag.
  7. Vorrichtung nach einem der Ansprüche 2 und 3, bei der die erste (10), und/oder zweite (34) antiferromagnetische Schicht aus einer Legierung auf der Basis von Mn ist.
  8. Vorrichtung nach einem der Ansprüche 1 bis 7, bei der der Elektronenstrom eine Dichte aufweist, die höher ist als eine bestimmte kritische Dichte.
  9. Vorrichtung nach Anspruch 8 mit außerdem Leseeinrichtungen, fähig einen Elektronenstrom durch die Schichten fließen zu lassen, dessen Dichte niedriger ist als die genannte kritische Dichte, und Einrichtungen zum Messen der Spannung an den Anschlüssen des Schichtenstapels.
  10. Speicher mit einer Matrix von Speicherpunkten, adressierbar durch Adressierungszeilen (80) und -spalten (90), dadurch gekennzeichnet, dass jeder Speicherpunkt gebildet wird durch eine magnetische Vorrichtung (60) nach einem der Ansprüche 1 bis 7 und durch eine Stromschalteinrichtung (70), in Serie mit der magnetischen Vorrichtung (60) angeordnet, wobei jede magnetische Vorrichtung (60) mit einer Adressierungsleitung (80) und jede Schalteinrichtung (70) mit einer Adressierungsspalte (90) verbunden ist.
  11. Speicher nach Anspruch 10 mit außerdem einer Referenzspalte (100) und Einrichtungen zum Vergleichen der an den Anschlüssen der an der Kreuzung einer bestimmten Zeile (80) und einer bestimmten Spalte (90) befindlichen Vorrichtung abgegriffenen Spannung mit der an den Anschlüssen derjenigen magnetischen Vorrichtung abgegriffenen Spannung, die sich in derselben Zeile (80), aber in der Referenzspalte (100) befindet.
DE60133622T 2000-12-07 2001-12-05 Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen Expired - Lifetime DE60133622T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0015895 2000-12-07
FR0015895A FR2817999B1 (fr) 2000-12-07 2000-12-07 Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif

Publications (2)

Publication Number Publication Date
DE60133622D1 DE60133622D1 (de) 2008-05-29
DE60133622T2 true DE60133622T2 (de) 2009-06-10

Family

ID=8857352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60133622T Expired - Lifetime DE60133622T2 (de) 2000-12-07 2001-12-05 Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen

Country Status (5)

Country Link
US (1) US6603677B2 (de)
EP (1) EP1223585B1 (de)
JP (2) JP4398127B2 (de)
DE (1) DE60133622T2 (de)
FR (1) FR2817999B1 (de)

Families Citing this family (300)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093175A (ja) * 1983-10-27 1985-05-24 Nippon Denso Co Ltd 燃料噴射時期調整装置の噴射時期検出装置
DE10059181C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür
US6785092B2 (en) * 2001-07-24 2004-08-31 Seagate Technology Llc White head for high anisotropy media
JP4780878B2 (ja) * 2001-08-02 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4146202B2 (ja) * 2002-09-24 2008-09-10 株式会社東芝 スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP4102280B2 (ja) * 2002-10-14 2008-06-18 三星電子株式会社 スピン分極電子を用いた磁性媒体及び磁性媒体への情報記録装置及び記録方法
WO2004038725A2 (en) * 2002-10-22 2004-05-06 Btg International Limited Magnetic memory device
KR100493161B1 (ko) * 2002-11-07 2005-06-02 삼성전자주식회사 Mram과 그 제조 및 구동방법
US6791867B2 (en) * 2002-11-18 2004-09-14 Hewlett-Packard Development Company, L.P. Selection of memory cells in data storage devices
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP4873338B2 (ja) * 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
JP2011171756A (ja) * 2002-12-13 2011-09-01 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
KR100542743B1 (ko) * 2003-04-22 2006-01-11 삼성전자주식회사 자기 랜덤 엑세스 메모리
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
JP4966483B2 (ja) * 2003-06-25 2012-07-04 パナソニック株式会社 磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および磁気抵抗効果素子の製造方法
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP2005093488A (ja) * 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
JP2005166087A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体集積回路装置
JP4581394B2 (ja) * 2003-12-22 2010-11-17 ソニー株式会社 磁気メモリ
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
JP2005209248A (ja) * 2004-01-20 2005-08-04 Hitachi Ltd 磁気ヘッド及び磁気記録再生装置
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005294376A (ja) 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
JP4920881B2 (ja) * 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ
JP4626253B2 (ja) * 2004-10-08 2011-02-02 ソニー株式会社 記憶装置
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US7149106B2 (en) * 2004-10-22 2006-12-12 Freescale Semiconductor, Inc. Spin-transfer based MRAM using angular-dependent selectivity
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法
JP2006179694A (ja) * 2004-12-22 2006-07-06 Sony Corp 記憶素子
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
JP2007027197A (ja) * 2005-07-12 2007-02-01 Sony Corp 記憶素子
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP5120699B2 (ja) * 2005-10-03 2013-01-16 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
FR2892871B1 (fr) * 2005-11-02 2007-11-23 Commissariat Energie Atomique Oscillateur radio frequence a courant elelctrique polarise en spin
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007273523A (ja) * 2006-03-30 2007-10-18 Tdk Corp 磁気メモリ及びスピン注入方法
JP4277870B2 (ja) * 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ
JP5096690B2 (ja) 2006-04-26 2012-12-12 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
JP2007294737A (ja) 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
US7532505B1 (en) * 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7502249B1 (en) * 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP5147212B2 (ja) * 2006-10-04 2013-02-20 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
WO2008123023A1 (ja) * 2007-03-16 2008-10-16 Keio University スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP4625936B2 (ja) * 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
FR2918762B1 (fr) * 2007-07-10 2010-03-19 Commissariat Energie Atomique Capteur de champ magnetique a faible bruit utilisant un transfert de spin lateral.
FR2918761B1 (fr) * 2007-07-10 2009-11-06 Commissariat Energie Atomique Capteur de champ magnetique a faible bruit.
JP4874884B2 (ja) 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
WO2009074411A1 (en) 2007-12-13 2009-06-18 Crocus Technology Magnetic memory with a thermally assisted writing procedure
JP2009158877A (ja) 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5283922B2 (ja) * 2008-02-14 2013-09-04 株式会社東芝 磁気メモリ
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
EP2109111B1 (de) 2008-04-07 2011-12-21 Crocus Technology S.A. System und Verfahren zum Schreiben von Daten auf magnetoresistive Direktzugriffsspeicherzellen
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
EP2124228B1 (de) 2008-05-20 2014-03-05 Crocus Technology Magnetischer Direktzugriffsspeicher mit einem elliptischen Tunnelübergang
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
JP5339272B2 (ja) 2008-06-05 2013-11-13 国立大学法人東北大学 スピントロニクスデバイス及び情報伝達方法
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8189370B2 (en) * 2008-09-22 2012-05-29 Hitachi, Ltd. Magnetic recording element, magnetic memory cell, and magnetic random access memory
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8228703B2 (en) 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8743593B2 (en) * 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
EP2249349B1 (de) * 2009-05-08 2012-02-08 Crocus Technology Magnetischer Speicher mit wärmeunterstütztem Schreibverfahren und eingeschränktem Schreibfeld
ATE544153T1 (de) * 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US8218349B2 (en) 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8102703B2 (en) 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8385106B2 (en) * 2009-09-11 2013-02-26 Grandis, Inc. Method and system for providing a hierarchical data path for spin transfer torque random access memory
US8159866B2 (en) 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110141802A1 (en) * 2009-12-15 2011-06-16 Grandis, Inc. Method and system for providing a high density memory cell for spin transfer torque random access memory
US8199553B2 (en) * 2009-12-17 2012-06-12 Hitachi Global Storage Technologies Netherlands B.V. Multilevel frequency addressable field driven MRAM
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5461683B2 (ja) * 2010-03-05 2014-04-02 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8891290B2 (en) 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8411497B2 (en) 2010-05-05 2013-04-02 Grandis, Inc. Method and system for providing a magnetic field aligned spin transfer torque random access memory
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
FR2964248B1 (fr) 2010-09-01 2013-07-19 Commissariat Energie Atomique Dispositif magnetique et procede de lecture et d’ecriture dans un tel dispositif magnetique
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
FR2965654B1 (fr) 2010-10-01 2012-10-19 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
EP2477227B1 (de) 2011-01-13 2019-03-27 Crocus Technology S.A. Magnettunnelübergang mit einer Polarisierungsschicht
JP5686626B2 (ja) * 2011-02-22 2015-03-18 ルネサスエレクトロニクス株式会社 磁気メモリ及びその製造方法
FR2976113B1 (fr) 2011-06-06 2013-07-12 Commissariat Energie Atomique Dispositif magnetique a couplage d'echange
FR2976396B1 (fr) 2011-06-07 2013-07-12 Commissariat Energie Atomique Empilement magnetique et point memoire comportant un tel empilement
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP2012028798A (ja) * 2011-09-14 2012-02-09 Sony Corp メモリ
US8570792B2 (en) * 2012-01-24 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive random access memory
US8884386B2 (en) 2012-02-02 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
FR2989211B1 (fr) 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
FR2993387B1 (fr) 2012-07-11 2014-08-08 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8879205B2 (en) 2012-11-13 2014-11-04 HGST Netherlands B.V. High spin-torque efficiency spin-torque oscillator (STO) with dual spin polarization layer
KR102199622B1 (ko) * 2013-01-11 2021-01-08 삼성전자주식회사 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9602103B2 (en) * 2013-05-22 2017-03-21 Hitachi, Ltd. Spin wave device and logic circuit using spin wave device
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
EP3300534B1 (de) 2015-06-05 2020-11-11 Allegro MicroSystems, LLC Magnetoresistives spinventilelement mit verbesserter empfindlichkeit gegenüber magnetfeldern
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US11193989B2 (en) 2018-07-27 2021-12-07 Allegro Microsystems, Llc Magnetoresistance assembly having a TMR element disposed over or under a GMR element
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5541868A (en) * 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP4066477B2 (ja) * 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
FR2774774B1 (fr) * 1998-02-11 2000-03-03 Commissariat Energie Atomique Magnetoresistance a effet tunnel et capteur magnetique utilisant une telle magnetoresistance
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
EP1187103A3 (de) * 2000-08-04 2003-01-08 Matsushita Electric Industrial Co., Ltd. Magnetowiderstandsbauteil, Kopf und Speicherelement

Also Published As

Publication number Publication date
JP5148566B2 (ja) 2013-02-20
JP4398127B2 (ja) 2010-01-13
EP1223585B1 (de) 2008-04-16
JP2009239317A (ja) 2009-10-15
FR2817999A1 (fr) 2002-06-14
US6603677B2 (en) 2003-08-05
US20020105827A1 (en) 2002-08-08
FR2817999B1 (fr) 2003-01-10
DE60133622D1 (de) 2008-05-29
JP2002305337A (ja) 2002-10-18
EP1223585A1 (de) 2002-07-17

Similar Documents

Publication Publication Date Title
DE60133622T2 (de) Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen
DE60133623T2 (de) Magnetische Anordnung basiert auf Spinpolarisierung und Rotationsmagnetisierung, Speicher und Schreibverfahren unter Verwendung einer solcher
DE60300379T2 (de) Magnetisches Logikelement, magnetisches Speicherelement und Aufreihungen derselben
DE60009431T2 (de) Magnetische Speicheranordnung
DE60309190T2 (de) Magnetelement mit spintransfer und mram-bauelement mit dem magnetelement
DE60021997T2 (de) Magnetischer MRAM Speicher mit einer darin integrierten Halbleiteranordnung
DE102019116096A1 (de) Senkrechte sot-mram-speicherzelle unter verwendung von spin-swapping- induziertem spinstrom
DE69932589T2 (de) Magnetischer tunnelübergang mit geringer umschaltfeldstärke für magnetische mehrzustandsspeicherzelle
EP1019913B1 (de) Speicherzellenanordnung
DE69735627T2 (de) Riesenmagnetoresistives ganzmetall-festkörperbauelement
DE69735780T2 (de) Ferromagnetischer Speicher vom fip-flop Typ
DE112011103750B4 (de) Nichtflüchtiger Magnettunnelübergang-Transistor
DE60013079T2 (de) Doppeltes magnetisches Element mit zwei magnetischen Zuständen und Herstellungsverfahren dafür
DE60223573T2 (de) Magnetische speicheranordnung beschreibbar durch spin-polarisierten strom unter benützung von amorphen ferrimagnetischen legierungen, und schreibverfahren in dieser speicheranordnung
DE69932800T2 (de) Anordnung mit einer ersten und einer zweiten ferromagnetischen schicht getrennt durch eine nicht-magnetische abstandsschicht
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE60222985T2 (de) Magnetische Speicheranordnung und deren Herstellungsverfahren
DE112018000840T5 (de) Spin-bahn-drehmoment-mram-speicherzelle mit verbesserter thermischer stabilität
DE112011102674B4 (de) Verfahren und System zum Vorsehen von magnetischen Tunnelkontaktelementen, welche eine biaxiale Anisotropie haben
DE69629264T2 (de) Ferromagnetisches GMR Material
DE112017005863T5 (de) Mram mit spin-akkumulations-drehmoment
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE102005062769B4 (de) Hybrid-Speicherzelle für durch spinpolarisierten Elektronenstrom induziertes Schalten und Schreib/Leseprozess, der eine derartige Speicherzelle verwendet
DE102006028387A1 (de) Magnetische Speichervorrichtung und Verfahren zum Ansteuern derselben
DE102007028057A1 (de) MRAM-Zelle, welche eine Magnetisierung entlang mehrerer Achsen verwendet, und Verfahren zu deren Betrieb

Legal Events

Date Code Title Description
8364 No opposition during term of opposition