DE602005001924T2 - Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial - Google Patents

Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial Download PDF

Info

Publication number
DE602005001924T2
DE602005001924T2 DE602005001924T DE602005001924T DE602005001924T2 DE 602005001924 T2 DE602005001924 T2 DE 602005001924T2 DE 602005001924 T DE602005001924 T DE 602005001924T DE 602005001924 T DE602005001924 T DE 602005001924T DE 602005001924 T2 DE602005001924 T2 DE 602005001924T2
Authority
DE
Germany
Prior art keywords
data storage
storage layer
oxide
layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005001924T
Other languages
English (en)
Other versions
DE602005001924D1 (de
Inventor
Lee Yongin-si Jung-hyun
Choi Giheung-eub Yongin-si Sung-kyu
Kim Yeongtong-gu Suwon-si Kyu-sik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE602005001924D1 publication Critical patent/DE602005001924D1/de
Application granted granted Critical
Publication of DE602005001924T2 publication Critical patent/DE602005001924T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft ein nicht-flüchtiges Speicherbauelement aus Widerstandsmaterial und ein Verfahren zu seiner Herstellung und insbesondere ein nicht-flüchtiges Speicherbauelement, das in der Lage ist, hohe Integration zu erreichen und einen Resetstrom zu reduzieren und ein Verfahren zu seiner Herstellung.
  • Ferroelektrische RAM (FRAM), magnetische RAM (MRAM) und Phasenänderungs-RAM (PRAM) sind nicht-flüchtige Speicherbauelemente, die aus Widerstandsmaterial gebildet sind. Während DRAM oder Flashspeicher binäre Daten unter Verwendung von Ladungen speichern, speichern FRAM, MRAM und PRAM binäre Daten unter Verwendung einer Polarisationscharakteristik eines ferroelektrischen Materials, einer Widerstandsänderung eines Dünnfilms mit magnetischem Tunnelübergang (MTJ) auf Grundlage von magnetischen Eigenschaften von Ferromagneten bzw. einer Widerstandsänderung aufgrund einer Phasenänderung. Da sie die hohen Integrationseigenschaften von DRAM und nicht-flüchtige Eigenschaften von Flash-Speichern aufweisen, werden FRAM, MRAM und PRAM als Alternativen zu herkömmlichen flüchtigen oder nicht-flüchtigen Speicherbauelementen betrachtet.
  • Als eines der nicht-flüchtigen Speicherbauelemente unter Verwendung eines Widerstandsmaterials speichert der PRAM binäre Daten unter Verwendung von Eigenschaften, wie sie Phasenänderungsmaterialien wie GeSbTe (GST) zeigen. Diese Materialien können aufgrund von durch elektrische Impulse erzeugter örtlicher Erwärmung zwischen einem kristallinen Zustand und einem amorphen Zustand umschalten. Eine Speicherzelle des PRAM besteht aus einer Phasenänderungsschicht, einem Widerstand und einem Schalttransistor. Allgemein ist der Transistor auf einem Siliciumwafer ausgebildet und der Widerstand und die Phasenänderungsschicht sind auf dem Transistor ausgebildet. Die Phasenänderungsschicht ist ein Material auf Basis von GST, das Chalcogenid genannt wird. Der Widerstand wird verwendet, um die Phasenänderungsschicht zu erwärmen. Die Phasenänderungsschicht wechselt in Abhängigkeit vom Erwärmungsgrad zwischen einem kristallinen Zustand und einem amorphen Zustand, was zu einer Änderung des Widerstands führt. Da der durch den Widerstand fließende Strom proportional zu einer Spannung ist, können binäre Daten gespeichert und gelesen werden.
  • Hierbei weisen die Widerstandsmaterialien von herkömmlichen nicht-flüchtigen Speicherbauelementen einen guten Ätzwiderstand auf. Wenn daher ein herkömmlicher DRAM-Prozess verwendet wird, ist es schwierig, den Widerstand zu ätzen, und selbst wenn dies möglich ist, dauert es lange, bis der Widerstand geätzt ist. Aus diesen Gründen weisen herkömmliche nicht-flüchtige Speicherbauelemente eine verminderte Produktivität sowie erhöhte Fertigungskosten auf und als Folge davon sind sie am Markt nicht wettbewerbsfähig. Dementsprechend besteht zunehmend Bedarf an neuen Widerstandsmaterialien.
  • Da zudem die Widerstände der herkömmlichen nicht-flüchtigen Speicherbauelemente aus einem Dünnfilmtyp unter Verwendung physikalischen Aufdampfens (PVD) gebildet werden, ist es schwierig, eine dichte und gleichmäßige Schichtqualität zu erreichen. Es ist auch schwierig, ein Zusammensetzungsverhältnis von Elementen, die die Widerstände bilden, zu steuern, was einen großen Einfluss auf die Schalteigenschaften der Speicherbauelemente haben kann.
  • In der koreanischen Patentoffenlegungsschrift Nr. 2004-0055594 ist ein Verfahren zur Abscheidung von Metalloxid unter Verwendung eines MOCVD-Verfahrens offenbart. Diese Veröffentlichung offenbart eine Technologie zur Ausbildung einer metallhaltigen Schicht unter Verwendung einer Vorstufenverbindung (Precursor). Hierbei beeinflusst ein Sauerstoffgehalt der metallhaltigen Schicht eine Schaltcharakteristik des Speicherbauelements. Das MOCVD-Verfahren weist eine Beschränkung bei der Steuerung des Sauerstoffgehalts auf. Da die metallhaltige Schicht eine Dünnfilmform aufweist, sind zudem das Potential zur Hochintegration und die Möglichkeiten zur Minderung des Resetstroms begrenzt. Dementsprechend besteht ein Bedarf an einer Speicherbauelementstruktur, die hohe Integration und Minderung des Resetstroms bereitstellen kann.
  • In EP 1484799 ist ein nicht-flüchtiges Speicherbauelement beschrieben. Das Bauelement weist ein Übergangsmetalloxid wie NiO oder V2O5 als Datenspeicherschicht in Verbindung mit einem Transistor auf.
  • US 2003/0072195 beschreibt ein Halbleiterspeicherbauelement und ein Herstellungsverfahren. Es wird eine Spacertechnik angewendet, um die seitliche Ausdehnung eines Kontaktlochs für einen Speicher vom Phasenumwandlungstyp zu reduzieren.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements nach Anspruch 1 zur Verfügung gestellt.
  • Gemäß der vorliegenden Erfindung kann eine drei-dimensionale Datenspeicherschicht erhalten werden. Wegen dieser drei-dimensionalen Struktur sind die Abmessungen der Datenspeicherschicht reduziert, während die Speicherleistung nicht verschlechtert ist. Ebenso kann die drei-dimensionale Datenspeicherschicht die Integration des Speicherbauelements erhöhen und einen Resetstrom (Ireset) vermindern, der bei Datenschreib- und -löschvorgängen erforderlich ist.
  • Die vorliegende Erfindung stellt ein nicht-flüchtiges Speicherbauelement, das in der Lage ist, hohe Integration und Reduktion des Resetstroms zu erreichen, und ein Verfahren zu seiner Herstellung zur Verfügung.
  • Kurze Beschreibung der Zeichnungen
  • Die obigen und weitere Merkmale und Vorteile der vorliegenden Erfindung werden besser ersichtlich aus einer ausführlichen Beschreibung beispielhafter Ausführungsformen mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 eine schematische Schnittansicht eines nicht-flüchtigen Speicherbauelements ist, das gemäß der vorliegenden Erfindung gefertigt wurde;
  • 2 ein Schaubild ist, das eine Strom-Spannungs-Charakteristik einer Datenspeicherschicht darstellt, die aus Übergangsmetalloxid gebildet ist;
  • 3 ein Ersatzschaltbild des in 1 gezeigten nicht-flüchtigen Speicherbauelements ist;
  • 4A und 4B Schaubilder sind, die eine Strom-Spannungs-Charakteristik einer Datenspeicherschicht darstellen, wie sie in der vorliegenden Erfindung bzw. dem Stand der Technik verwendet ist;
  • 5A bis 5I Schnittansichten sind, die ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 6 ein Schaubild einer Schaltcharakteristik der aus Übergangsmetalloxid mit variablem Sauerstoffgehalt gebildeten Datenspeicherschicht ist.
  • Ausführliche Beschreibung der Erfindung
  • Die vorliegende Erfindung wird nun genauer mit Bezug zu den begleitenden Zeichnungen beschrieben, in denen beispielhafte Ausführungsformen der Erfindung gezeigt sind.
  • 1 ist eine schematische Schnittansicht eines nicht-flüchtigen Speicherbauelements, das gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gefertigt wurde.
  • Mit Bezug zu 1 weist das nicht-flüchtige Speicherbauelement unter Verwendung des Widerstandsmaterials ein Substrat 40, einen auf dem Substrat 40 ausgebildeten Transistor und ein Datenspeicherteil S auf, das mit einem Teil des Transistors verbunden ist. Der Transistor weist eine Source 42, eine Drain 44 und eine Gatestapelstruktur auf, die auf einer Kanalregion 46 zwischen der Source 42 und der Drain 44 ausgebildet ist. Die Source 42 und die Drain 44 sind aus dotierten leitfähigen Fremdstoffen gebildet. Die Gatestapelstruktur weist eine Gate-Isolierschicht 48 und eine Gate-Elektrode 50 auf, die aufeinander gestapelt sind. Die Transistoren sind eine Manifestation einer solchen Struktur. Anstelle des Transistors kann auch eine Schaltdiode vorgesehen sein.
  • Das Datenspeicherteil S ist auf der Drain 44 des Transistors ausgebildet. Das Datenspeicherteil S beinhaltet eine untere Elektrode 52, die direkt mit der Drain 44 verbunden ist, eine Isolierschicht 53, die auf der unteren Elektrode 52 in einer bestimmten Dicke ausgebildet ist, wobei ein Kontaktloch h1 so ausgebildet ist, dass die untere Elektrode 52 freigelegt ist, eine aus Übergangsmetalloxid gebildete Datenspeicherschicht 54, die das Kontaktloch h1 ausfüllt, und eine obere Elektrode 56, die auf der Isolierschicht 53 und der Datenspeicherschicht 54 ausgebildet ist.
  • Ebenso ist eine Zwischenisolierschicht 60 so ausgebildet, dass sie den Transistor und das Datenspeicherteil S bedeckt. Eine Oberseite der oberen Elektrode 56 ist freigelegt. Eine Plattenelektrode 58 ist auf der Zwischenisolierschicht 60 ausgebildet und steht mit dem freigelegten Bereich der oberen Elektrode 56 in Kontakt. Die Plattenelektrode 58 und die obere Elektrode 56 können aus dem gleichen Material gebildet sein.
  • Die Isolierschicht 53 kann aus SiO2 gebildet sein. Die Datenspeicherschicht 54 ist ein Material mit variablem Widerstand, dessen Widerstand sich gemäß einer daran angelegten Spannung verändert. Die Datenspeicherschicht 54 ist aus einem Übergangsmetalloxid gebildet. Das Übergangsmetalloxid ist ein Oxidmaterial ausgewählt aus der Gruppe bestehend aus Ni-Oxid (NiO), V-Oxid (V2O5), Zn-Oxid (ZnO), Nb-Oxid (Nb2O5), Ti-Oxid (TiO2), W-Oxid (WO3) und Co-Oxid (CoO). Ein Prinzip zum Speichern von Daten unter Verwendung des aus Übergangsmetalloxid gebildeten Widerstandsmaterials (das heißt der Datenspeicherschicht 54) wird mit Bezug zu 2 beschrieben.
  • 2 ist ein Schaubild, das eine Strom-Spannungs-Charakteristik der Datenspeicherschicht darstellt, die aus Übergangsmetalloxid, insbesondere einem Nickeloxid gebildet ist. In 2 stellt die horizontale Achse die an das Datenspeicherteil S angelegte Spannung (V) dar und die vertikale Achse stellt den zwischen der Source 42 und der Drain 44 gemäß der angelegten Spannung fließenden Drainstrom (Id) dar. Wie aus 2 zu sehen ist, kann das Übergangsmetalloxid in Abhängigkeit von der daran angelegten Spannung unterschiedliche Widerstandswerte aufweisen. Unter Verwendung der unterschiedlichen Widerstände kann binäre Information gespeichert und gelesen werden.
  • Ein Bezugszeichen G1 stellt einen ersten Graphen dar, der eine erste Strom-Spannungs-Charakteristik darstellt, wenn ein Widerstand des Datenspeicherteils S (genauer der Datenspeicherschicht 54) verringert wird. Ein Bezugszeichen G2 stellt einen zweiten Graphen dar, der eine zweite Strom-Spannungs-Charakteristik darstellt, wenn der Widerstand der Datenspeicherschicht 54 erhöht wird (wenn der Drainstrom (Id) gesenkt wird).
  • Mit Bezug zum ersten Graphen G1 verändert sich der Drainstrom Id proportional zur an die Datenspeicherschicht 54 angelegten Spannung.
  • Wenn jedoch die an die Datenspeicherschicht 54 angelegte Spannung eine erste Spannung V1 (V1 > 0) erreicht, nimmt der Widerstand der Datenspeicherschicht 54 schnell zu und der Drainstrom Id der Datenspeicherschicht 54 nimmt schnell ab. Dieser Zustand wird beibehalten, bis eine zweite Spannung V2 (V2 > V1) an die Datenspeicherschicht 54 angelegt wird. Das heißt während ΔV (V1 – V2), das heißt während die Spannung an die Datenspeicherschicht 54 angelegt wird, nimmt der Widerstand der Datenspeicherschicht 54 schnell zu. Wenn die an die Datenspeicherschicht 54 angelegte Spannung höher wird als die zweite Spannung V2, nimmt der Widerstand der Datenspeicherschicht 54 schnell ab, so dass die Veränderung im Drainstrom Id der Datenspeicherschicht 54 proportional zu angelegten Spannung V1 ist, ähnlich wie wenn eine niedrigere Spannung als die erste Spannung V1 an die Datenspeicherschicht 54 angelegt wird.
  • Hierbei sind, selbst wenn die gemessene Spannung identisch ist, die gemessenen Ströme bei Spannungen unter der ersten Spannung V1 in Abhängigkeit von der Höhe der an die Datenspeicherschicht 54 in einem Spannungsbereich über der ersten Spannung V1 angelegten Spannungen unterschiedlich.
  • Wenn die Datenspeicherschicht 54 durch Anlegen einer dritten Spannung V3 (V3 > V2) an die Datenspeicherschicht 54 einen ersten Widerstand aufweist und die Spannung unter der ersten Spannung V1 an die Datenspeicherschicht 54 angelegt wird, wird der Strom gemäß des ersten Graphen G1 bei der Datenspeicherschicht 54 gemessen. Dieser Fall wird als erster Fall bezeichnet.
  • Wenn hingegen die Datenspeicherschicht 54 durch Anlegen einer Spannung V1 ≤ V ≤ V2 an die Datenspeicherschicht 54 einen zweiten Widerstand (höher als der erste Widerstand) aufweist und die Spannung unter der ersten Spannung V1 an die Datenspeicherschicht 54 angelegt wird, wird der Strom wie im zweiten Graphen G2 von der Datenspeicherschicht 54 gemessen. Dieser Fall wird als zweiter Fall bezeichnet.
  • Der wie im zweiten Graphen G2 gemessene Strom ist viel geringer als der gemessene Strom im ersten Graphen G1. Der Widerstand ist umgekehrt proportional zum Strom. Dies bedeutet, dass zwei unterschiedliche Ströme bei der Datenspeicherschicht 54 gemessen werden können. Die beiden gemessenen Ströme entsprechen Daten 1 unter Verwendung des ersten Falls und Daten 0 unter Verwendung des zweiten Falls, die alle in der Datenspeicherschicht 54 gespeichert werden.
  • Die Zuordnung der Daten zum ersten Fall und zum zweiten Fall ist arbiträr, das heißt der erste Fall kann Daten 0 entsprechen und der zweite Fall kann Daten 1 entsprechen.
  • 3 ist ein Ersatzschaltbild des in 1 gezeigten nicht-flüchtigen Speicherbauelements. Ein Bezugszeichen Tr stellt den Transistor dar und ein Bezugszeichen Rv stellt das Material mit variablem Widerstand dar, das der Datenspeicherschicht 54 entspricht.
  • Die Datenspeicherschicht 54 ist im Kontaktloch h1 der Isolierschicht 53 ausgebildet. Dadurch weist die Datenspeicherschicht 54 eine drei-dimensionale Struktur auf und keine Filmstruktur aus dem Stand der Technik. Wegen dieser drei-dimensionalen Struktur sind die Abmessungen der Datenspeicherschicht 54 vermindert, während die Speicherleistung nicht verringert ist. Die drei-dimensionale Datenspeicherschicht 54 kann die Integration des Speicherbauelements erhöhen und den Resetstrom (Ireset) vermindern, was für Datenschreib- und -löschvorgänge erforderlich ist.
  • Die 4A und 4B sind Schaubilder, die eine Strom-Spannungs-Charakteristik der Datenspeicherschichten darstellen, die in der vorlie genden Erfindung bzw. dem Stand der Technik verwendet sind. Die Datenspeicherschicht ist aus NiO unter Verwendung von CVD (4A) und PVD (4B) gebildet. Aus den 4A und 4B ist ersichtlich, dass die drei-dimensionale Datenspeicherschicht bessere ausgezeichnete Strom-Spannungs-Charakteristiken aufweist als die Datenspeicherschicht vom Dünnfilmtyp.
  • Die 5A bis 5I sind Schnittansichten, die ein Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • Mit Bezug zu 5A ist ein Transistor, der als Schaltelement dient, auf einem Halbleitersubstrat 40 ausgebildet. Der Transistor beinhaltet die Source 42, die Drain 44 und die Gatestapelstruktur, die auf dem Kanalbereich 46 zwischen der Source 42 und der Drain 44 ausgebildet ist. Die Source 42 und die Drain 44 sind aus dotierten leitfähigen Fremdstoffen gebildet. Die Gatestapelstruktur weist die Gate-Isolierschicht 48 und die Gate-Elektrode 50 auf, die aufeinander gestapelt sind. Der Transistor ist eine Manifestation einer solchen Struktur. Anstelle des Transistors kann auch eine Schaltdiode vorgesehen sein.
  • Mit Bezug zu den 5B bis 5D wird die untere Elektrode 52 auf der Drain 44 des Transistors ausgebildet und eine SiO2-Isolierschicht 53 wird auf der unteren Elektrode 52 in einer bestimmten Dicke ausgebildet. Dann wird die Isolierschicht 53 geätzt, so dass das Kontaktloch h1 gebildet wird, das einen bestimmten Teil der unteren Elektrode 52 freilegt. Mit Bezug zu 5E wird das Kontaktloch h1 mit dem Übergangsmetalloxid gefüllt, so dass die Datenspeicherschicht 54 ausgebildet wird. Obwohl ferner eine Übergangsmetalloxidschicht (nicht gezeigt) auf der Isolierschicht 53 ausgebildet sein kann, kann sie durch einen Ätzprozess entfernt werden. Es ist bevorzugt, ein chemisches Gasphasenabscheidungs(CVD)-Verfahren durchzuführen, um die Datenspeicherschicht 54 im Kontaktloch h1 mit der bestimmten Tiefe auszubilden. Beim CVD-Verfahren können ein verdampftes Übergangsmetall und ein Sauerstoffquellengas miteinander reagieren. Der Sauerstoffgehalt des Übergangsmetalloxids kann dadurch gesteuert werden, dass H2O, O2 und mit O2 aktiviertes Plasmagas als Sauerstoffquelle abwechselnd eingeführt werden. Durch Steuern des Sauerstoffgehalts kann eine gute Schaltcharakteristik der Datenspeicherschicht 54 erreicht werden. Die Abhängigkeit der Schaltcharakteristik vom Sauerstoffgehalt des Übergangsmetalloxids (das heißt der Datenspeicherschicht 54) ist im Graphen von 6 dargestellt. Unter Verwendung des CVD-Verfahrens kann die Datenspeicherschicht 54 mit einer dichten und gleichmäßigen Schichtqualität erhalten werden. Insbesondere kann die Datenspeicherschicht drei-dimensional sein, nicht die Dünnfilmstruktur, indem die Datenspeicherschicht im Kontaktloch h1 der Isolierschicht 53 ausgebildet wird. Unter Verwendung eines herkömmlichen PVD-Verfahrens kann die drei-dimensionale Datenspeicherschicht nicht erhalten werden. Ebenso ist es schwierig, den Sauerstoffgehalt zu steuern, wenn die Datenspeicherschicht aus Übergangsmetalloxid gebildet ist.
  • Mit Bezug zu 5F wird die obere Elektrode 56 auf der Isolierschicht 53 und der Datenspeicherschicht 54 ausgebildet. Mit Bezug zu den 5G bis 5I wird die Zwischenisolierschicht 60 so ausgebildet, dass sie den Transistor und das Datenspeicherteil S bedeckt. Dann wird die Zwischenisolierschicht geätzt, so dass die Oberseite der oberen Elektrode 56 teilweise freigelegt wird. Die Plattenelektrode 58 wird auf der Zwischenisolierschicht 60 und dem freigelegten Teil der oberen Elektrode 56 ausgebildet.
  • Gemäß der vorliegenden Erfindung weist die Datenspeicherschicht 54 eine drei-dimensionale Struktur auf. Auf diese Weise sind die Abmessungen der Datenspeicherschicht 54 geringer und die Speichercharakteristik ist nicht beeinträchtigt. Die drei-dimensionale Datenspeicherschicht 54 kann die Integration des Speicherbauelements erhöhen und den Resetstrom (Ireset) vermindern, was für Datenschreib- und -löschvorgänge erforderlich ist.
  • 6 ist ein Schaubild einer Schaltcharakteristik der aus Übergangsmetalloxid gebildeten Datenspeicherschicht in Abhängigkeit vom Sauerstoffgehalt. Wie zu sehen ist, kann der Sauerstoffgehalt die Schaltcharakteristik der Datenspeicherschicht beträchtlich beeinflussen.
  • Gemäß der vorliegenden Erfindung kann die Datenspeicherschicht eine dichte und gleichmäßige Schichtqualität aufweisen, weil die Datenspeicherschicht unter Verwendung des CVD-Verfahrens gebildet wird. Insbesondere kann die Datenspeicherschicht drei-dimensional sein, indem die Datenspeicherschicht im Kontaktloch der Isolierschicht ausgebildet wird. Auf diese Weise sind die Abmessungen der Datenspeicherschicht reduziert und die Speichercharakteristik ist nicht beeinträchtigt. Die drei-dimensionale Datenspeicherschicht kann die Integration des Speicherbauelements erhöhen und den Resetstrom (Ireset) vermindern, was für Datenschreib- und -löschvorgänge erforderlich ist.
  • Während die vorliegende Erfindung insbesondere mit Bezug zu beispielhaften Ausführungsformen gezeigt und beschrieben wurde, versteht es sich für die Fachleute, dass verschiedene Veränderungen in Form und Details hierzu vorgenommen werden können, ohne den Rahmen der vorliegenden Erfindung zu verlassen, wie er in den folgenden Ansprüchen definiert ist.

Claims (4)

  1. Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements, umfassend: Vorbereiten eines Schaltelements (42, 44, 46, 50); Ausbilden einer unteren Elektrode (52), die mit dem Schaltelement verbunden ist; Ausbilden einer Datenspeicherschicht (54) aus Übergangsmetalloxid; und Ausbilden einer oberen Elektrode auf der Datenspeicherschicht; gekennzeichnet durch Ausbilden einer Isolierschicht (53) auf der unteren Elektrode in einer bestimmten Dicke; Ausbilden eines Kontaktlochs (h1) in der Isolierschicht (53) derart, dass die untere Elektrode freigelegt ist; wobei die Datenspeicherschicht im Kontaktloch ausgebildet wird und die obere Elektrode auf der Isolierschicht sowie der Datenspeicherschicht ausgebildet wird; wobei die Datenspeicherschicht (54) unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Verfahrens ausgebildet wird; und wobei ein Sauerstoffgehalt des Übergangsmetalloxids durch abwechselndes Einführen von H2O, O2 und mit O2 aktiviertem Plasmagas als Sauerstoffquelle während des CVD-Verfahrens gesteuert wird.
  2. Verfahren nach Anspruch 1, wobei das Übergangsmetalloxid ausgewählt wird aus der Gruppe bestehend aus Ni-Oxid, V-Oxid, Zn-Oxid, Nb-Oxid, Ti-Oxid, W-Oxid und Co-Oxid.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Isolierschicht (53) aus SiO2 gebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Schaltelement ein Transistor oder eine Schaltdiode ist.
DE602005001924T 2005-01-31 2005-10-04 Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial Active DE602005001924T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2005008752 2005-01-31
KR1020050008752A KR100682926B1 (ko) 2005-01-31 2005-01-31 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE602005001924D1 DE602005001924D1 (de) 2007-09-20
DE602005001924T2 true DE602005001924T2 (de) 2008-04-30

Family

ID=36297229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005001924T Active DE602005001924T2 (de) 2005-01-31 2005-10-04 Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial

Country Status (5)

Country Link
US (2) US7820996B2 (de)
EP (1) EP1686624B1 (de)
JP (1) JP5472888B2 (de)
KR (1) KR100682926B1 (de)
DE (1) DE602005001924T2 (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468777B2 (en) * 2005-02-16 2013-06-25 Yuyama Mfg. Co., Ltd. Tablet filling device
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
KR100764343B1 (ko) * 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100785032B1 (ko) * 2006-11-29 2007-12-12 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
KR100852206B1 (ko) * 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
KR101350979B1 (ko) * 2007-05-11 2014-01-14 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
DE102008008144A1 (de) * 2008-02-08 2009-08-20 Qimonda Ag Resistives Speicherelement und Herstellungsverfahren
US7741630B2 (en) * 2008-02-08 2010-06-22 Qimonda Ag Resistive memory element and method of fabrication
JP2009206418A (ja) * 2008-02-29 2009-09-10 Elpida Memory Inc 不揮発性メモリ装置及びその製造方法
JP5364280B2 (ja) 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US8373149B2 (en) 2008-04-07 2013-02-12 Nec Corporation Resistance change element and manufacturing method thereof
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
JP5215741B2 (ja) * 2008-06-09 2013-06-19 シャープ株式会社 可変抵抗素子
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8687402B2 (en) * 2008-10-08 2014-04-01 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
KR20100041155A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
EP2202816B1 (de) * 2008-12-24 2012-06-20 Imec Verfahren zur Herstellung einer resistiv schaltenden Speichervorrichtung
JP5462490B2 (ja) * 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
CN102428560B (zh) * 2010-03-19 2014-07-02 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
US8362477B2 (en) * 2010-03-23 2013-01-29 International Business Machines Corporation High density memory device
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
JP5148025B2 (ja) * 2010-11-19 2013-02-20 パナソニック株式会社 不揮発性半導体記憶素子の製造方法
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8809861B2 (en) 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
WO2013009316A1 (en) * 2011-07-14 2013-01-17 Hewlett-Packard Development Company, L.P. Memristors having mixed oxide phases
US8526214B2 (en) * 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
TWI503949B (zh) * 2011-11-18 2015-10-11 Chrongjung Lin 可變且可逆之電阻式記憶儲存單元及記憶儲存模組
KR20150043759A (ko) * 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
KR101726178B1 (ko) * 2015-12-15 2017-04-12 현대오트론 주식회사 전자제어장치 모듈
JP2017174860A (ja) * 2016-03-18 2017-09-28 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US20230065465A1 (en) * 2021-08-23 2023-03-02 Macronix International Co., Ltd. Memory cell, memory device manufacturing method and memory device operation method thereof

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761896A (en) * 1972-04-18 1973-09-25 Ibm Memory array of cells containing bistable switchable resistors
US4472296A (en) * 1982-06-21 1984-09-18 Iowa State University Research Foundation, Inc. Bulk, polycrystalline switching materials for threshold and/or memory switching
JPS6242582A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 非線形抵抗素子及びその製造方法
JPS63226981A (ja) * 1987-03-16 1988-09-21 Fujitsu Ltd 超伝導集積回路装置およびその製造方法
JPH0258264A (ja) 1988-08-23 1990-02-27 Matsushita Electric Ind Co Ltd メモリー素子
FR2636481B1 (fr) * 1988-09-14 1990-11-30 Sgs Thomson Microelectronics Diode active integrable
US5406509A (en) 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
KR950002113B1 (ko) 1991-08-09 1995-03-13 이상일 알칼리성 산업폐수의 처리방법
JP3454821B2 (ja) 1991-08-19 2003-10-06 エナージー・コンバーション・デバイセス・インコーポレーテッド 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ
JP3253696B2 (ja) * 1992-09-11 2002-02-04 株式会社東芝 磁気抵抗効果素子
US5310359A (en) 1993-06-10 1994-05-10 Molex Incorporated Cable connector with strain relief
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
GB9902993D0 (en) * 1999-02-11 1999-03-31 Univ Strathclyde Low pressure chemical vapour deposition of titanium dioxide
EP1153434A1 (de) 1999-02-17 2001-11-14 International Business Machines Corporation Mikroelektronisches bauelement, um information zu speichern, und verfahren zu deren speicherung
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
JP2001148465A (ja) * 1999-11-18 2001-05-29 Nec Corp 半導体装置の製造方法
US6927411B2 (en) * 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2001237380A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた半導体装置
US6482740B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Method of growing electrical conductors by reducing metal oxide film with organic compound containing -OH, -CHO, or -COOH
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
US6487110B2 (en) * 2000-09-27 2002-11-26 Canon Kabushiki Kaisha Nonvolatile solid-state memory device using magnetoresistive effect and recording and reproducing method of the same
JP4223189B2 (ja) * 2000-12-26 2009-02-12 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
JP3892736B2 (ja) * 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
CN100448049C (zh) 2001-09-25 2008-12-31 独立行政法人科学技术振兴机构 使用固体电解质的电气元件和存储装置及其制造方法
KR20030034500A (ko) 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
US6847535B2 (en) * 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US20030189851A1 (en) * 2002-04-09 2003-10-09 Brandenberger Sarah M. Non-volatile, multi-level memory device
JP4103497B2 (ja) 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US7205562B2 (en) * 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US6887523B2 (en) 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP2006080259A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture

Also Published As

Publication number Publication date
US7820996B2 (en) 2010-10-26
US20060170027A1 (en) 2006-08-03
KR20060087882A (ko) 2006-08-03
US8168469B2 (en) 2012-05-01
US20110008945A1 (en) 2011-01-13
DE602005001924D1 (de) 2007-09-20
KR100682926B1 (ko) 2007-02-15
JP5472888B2 (ja) 2014-04-16
JP2006210882A (ja) 2006-08-10
EP1686624B1 (de) 2007-08-08
EP1686624A1 (de) 2006-08-02

Similar Documents

Publication Publication Date Title
DE602005001924T2 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
US9236568B2 (en) Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
DE112018000142B4 (de) Verfahren zur Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
DE102005025209B4 (de) Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE102004052611A1 (de) Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
EP1685569A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102011101192A1 (de) Phasenwechselspeicher und herstellungsverfahren
DE102011118291A1 (de) Halbleitervorrichtung und verfahren zur herstellung
WO2006034946A1 (de) Resistiv schaltender halbleiterspeicher
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE112021005571T5 (de) Phasenwechselspeicherzelle mit einem projektions-liner
DE102018107723A1 (de) Magnetspeicher mit wahlfreiem Zugriff
DE102021122555A1 (de) Phasenänderungsspeicher (pcm) mit einem die widerstandsdrift reduzierenden liner
DE102004037450A1 (de) Schalt- bzw. Verstärker-Bauelement, insbesondere Transistor
DE102006023609A1 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht
DE102006023608B4 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
DE102008045417A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102020100007B4 (de) Linienförmiger speicher und verfahren zu dessen herstellung
DE112021005509T5 (de) Resistive schaltende Speicherzelle
DE112021005680T5 (de) Phasenwechselspeicherzelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition