DE60203431T2 - Verfahren zur Herstellung von suspendierten Mikrostrukturen - Google Patents

Verfahren zur Herstellung von suspendierten Mikrostrukturen Download PDF

Info

Publication number
DE60203431T2
DE60203431T2 DE60203431T DE60203431T DE60203431T2 DE 60203431 T2 DE60203431 T2 DE 60203431T2 DE 60203431 T DE60203431 T DE 60203431T DE 60203431 T DE60203431 T DE 60203431T DE 60203431 T2 DE60203431 T2 DE 60203431T2
Authority
DE
Germany
Prior art keywords
platform
substrate
dielectric layer
floating
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60203431T
Other languages
English (en)
Other versions
DE60203431D1 (de
Inventor
David Horsley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE60203431D1 publication Critical patent/DE60203431D1/de
Application granted granted Critical
Publication of DE60203431T2 publication Critical patent/DE60203431T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142Bridges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/05Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056Releasing structures at the end of the manufacturing process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/033Thermal bonding
    • B81C2203/036Fusion bonding

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zum Herstellen einer Schwebeplattform auf einem Verbundsubstrat. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen einer schwebenden Mikrostruktur, das das Erfordernis eliminiert, Durchgangslöcher in der schwebenden Mikrostruktur zu bilden, die eine nutzbare Oberflächenausdehnung der schwebenden Mikrostruktur verringern.
  • Schwebeplattformen sind bei Anwendungen sinnvoll, bei denen die Vorteile mikroelektronischer Herstellungstechniken verwendet werden können, um Mikrostrukturen wie z.B. Beschleunigungsmesser, Drucksensoren, Betätigungsglieder, fluidische Bauelemente, biochemische Bauelemente und Miniaturmaschinen zu bilden. Mikroelektromechanische Systeme (MEMS) sind ein Beispiel eines Systems, das eine Schwebeplattform beinhalten kann.
  • Beispielsweise können MEMS mikromechanische Elemente und elektronische Elemente auf einem gemeinsamen Substratmaterial wie z.B. einem Siliziumwafer integrieren. Zum Herstellen der elektronischen Elemente wie z.B. CMOS-Schaltungen können mikroelektronische Herstellungstechniken eingesetzt werden. Dagegen können die mikromechanischen Elemente unter Verwendung von Mikrobearbeitungstechniken hergestellt werden, die Schichten von Materialien aufbringen, um mechanische und elektromechanische Bauelemente zu bilden, oder die selektiv eine oder mehrere Materialschichten, z.B. eine Siliziumschicht oder eine Schicht aus Siliziumoxid, ätzen, um mechanische und elektromechanische Bauelemente zu bilden.
  • Ein bekanntes Verfahren zum Herstellen einer Schwebestruktur aus Einkristall-Silizium (Si) ist in den 1a mit 1d veranschaulicht. 1a veranschaulicht eine bekannte Struktur 100, die einen oberen Wafer 108 umfasst, der eine Plattform 102 aufweist, die mittels Biegungen 104 schwebend angeordnet ist. Die Plattform 102 umfasst mehrere Löcher 114, die sich durch die gesamte Plattform 102 hindurch erstrecken. Das heißt, dass die Löcher 114 die Plattform 102 durchlöchern bzw. perforieren.
  • 1b mit 1d sind Querschnittsansichten, die entlang der Linie AA der 1a genommen sind und die einen Prozess zum Herstellen der bekannten Struktur 100 veranschaulichen. Der Prozess beginnt mit einem verbundenen Silizium-Auf-Isolator-Wafer 106, der den oberen Wafer 108 umfasst, der mittels einer dünnen Schicht 112 aus Siliziumoxid (SiO2) (d.h. eine Schicht aus einem dielektrischen Material) chemisch an einen unteren Wafer 110 gebunden ist. Der Prozess zum Bilden des gebundenen Silizium-Auf-Isolator-Wafers 106 ist auf dem Gebiet der Mikroelektronik hinreichend bekannt.
  • Als Nächstes wird unter Verwendung herkömmlicher Photolithographietechniken eine obere Oberfläche 124 des oberen Wafers 108 strukturiert, und anschließend wird der obere Wafer 108 geätzt, um Gräben 103 zu bilden, die die Biegungen 104 und die Plattform 102 sowie ein regelmäßig beabstandetes Array der Löcher 114 definieren, wie in 1c veranschaulicht ist. Die Gräben 103 erstrecken sich durch den oberen Wafer 108.
  • Die Löcher 114 sind Durchgangslöcher (d.h. sie erstrecken sich durch die gesamte Plattform 102), und sie müssen ermöglichen, dass die Schicht 112 aus Siliziumoxid (SiO2) in einem nachfolgenden Ätzschritt von unterhalb der Plattform 108 entfernt wird.
  • Bei 1d wird der gebundene Silizium-Auf-Isolator-Wafer 106 mit einem selektiven Ätzmaterial wie z.B. Fluorwasserstoffsäure (HF) in Berührung gebracht. Das Ätzmaterial fließt durch die Löcher 114 und löst die Siliziumoxid schicht 112, die sich unterhalb der Plattform 102 befindet, auf, wodurch die Plattform 102 von der Siliziumoxidschicht 112 befreit wird. Die Löcher 114 sind erforderlich, um die Strecke, die eine Ätzfront des Ätzmaterials zurücklegen muss, um die Plattform 102 zu befreien, zu verringern. Die die Plattform 112 umgebende Siliziumoxidschicht 112 wird um eine Strecke 122, die ungefähr die Hälfte einer Beabstandung 120 von Loch zu Loch beträgt (d.h. des Raums zwischen den Löchern 114, siehe 1a), unterätzt.
  • Ein Hauptnachteil der bekannten Struktur 100 besteht darin, dass die Löcher 114 die auf der Plattform 102 verfügbare Oberfläche verringern. Bei Datenspeicheranwendungen mit ultrahoher Dichte kann die Plattform 102 als veränderbaren Zustand des Speichermediums beispielsweise eine oder mehrere Schichten eines Speichermediums, das Daten speichert, umfassen. Optische oder Elektronenemissionseinrichtungen (d.h. ein Laser- oder ein Elektronenstrahl) können verwendet werden, um Daten aus dem Speichermedium zu lesen und/oder in dasselbe zu schreiben. Es ist nicht wünschenswert, dass die Plattform 102 mit den Löchern 104 perforiert wird, da die Löcher 114 die für das Speichermedium zur Verfügung stehende Oberfläche der Plattform 102 verringern. Überdies muss ein Adressierungsschema zum Lesen von Daten aus dem oder zum Schreiben von Daten in das Speichermedium die Positionen der Löcher 114 berücksichtigen, um zu verhindern, dass aus einem Bereich gelesen oder in einen Bereich geschrieben wird, in dem das Speichermedium nicht vorhanden ist. Da die Löcher 114 lediglich dazu dienen, die Beseitigung der Siliziumoxidschicht 112 von unterhalb der Plattform 102 zu erleichtern, sind sie ein nichtfunktionelles Merkmal der Plattform 102. Dementsprechend ist es wünschenswert, die Löcher 114 zu beseitigen, da sie keinen sinnvollen Zweck erfüllen, nachdem die Plattform 102 gebildet wurde.
  • Ein weiteres bekanntes Verfahren zum Herstellen einer Schwebestruktur aus Einkristall-Silizium (Si) ist in den 2a mit 2c veranschaulicht. 2a veranschaulicht eine bekannte Struktur 200, die einen oberen Wafer 208 umfasst, der eine Plattform 202 aufweist, die anhand von Biegungen 204 schwebend angeordnet ist.
  • 2b mit 2c sind Querschnittsansichten, die entlang der Linie AA der 2a genommen sind und die einen Prozess zum Herstellen der bekannten Struktur 200 veranschaulichen. Der Prozess beginnt mit einem gebundenen Silizium-Auf-Isolator-Wafer 206, der den oberen Wafer 208 umfasst, der mittels einer dünnen Schicht 212 aus Siliziumoxid (SiO2) chemisch an einen unteren Wafer 210 gebunden ist. Bei 2b wird die dünne Siliziumoxidschicht 212 strukturiert und anschließend geätzt, um eine Mulde zu bilden, bevor der obere Wafer 208 an den unteren Wafer 210 gebunden wird. Die Mulde wird zu einem abgedichteten Hohlraum 216, nachdem der obere und der untere Wafer (206, 208) miteinander verbunden wurden.
  • Als Nächstes wird bei 2c eine obere Oberfläche 220 des oberen Wafers 208 strukturiert und anschließend geätzt, um Gräben 203 zu bilden, die die Biegungen 204 und die Plattform 202 definieren. Die Gräben 203 erstrecken sich durch den oberen Wafer 208 zu dem abgedichteten Hohlraum 216. Infolge des Ätzens wird eine obere Oberfläche 222 des unteren Wafers 210 mit dem Ätzmaterial in Berührung gebracht und wird anschließend geätzt, um flache Gruben 218 zu bilden, die sich innerhalb der oberen Oberfläche 222 erstrecken, wie in 2c veranschaulicht ist.
  • Folglich besteht ein Nachteil des Verfahrens zum Herstellen der bekannten Struktur 200 darin, dass die Herstellung zu einer Beschädigung der oberen Oberfläche 222 des unteren Wafers 210 führt. bei manchen Anwendungen kann der untere Wafer 210 vergrabene Komponenten wie z.B. Elektroden, Verbindungsstrukturen, Schaltungsanordnungen oder so manches andere Element, das für das Funktionieren der Struktur 200 wesentlich ist, enthalten. Somit ist es wünschenswert, die se Komponenten während des Herstellungsprozesses zu schützen. Umgekehrt kann das Verfahren zum Herstellen der bekannten Struktur 200 zu einer Beschädigung dieser Komponenten führen, da die obere Oberfläche 222 während des Herstellungsprozesses nicht vor dem Ätzmaterial geschützt ist.
  • In 3 des Dokuments JP-08-032090 wird ein Herstellungsprozess für einen Mikrobeschleunigungsmesser beschrieben, der darin besteht, ein Basissubstrat und ein Plattformsubstrat einer Schmelzverbindung zu unterziehen, wo das Bauelement geätzt werden soll. Auf dem Plattformsubstrat ist eine dielektrische Schicht aufgebracht, und eine Mulde ist in demselben gebildet, wodurch eine dünne Schicht hinterlassen wird, die das Substrat bedeckt. Diese Schicht trägt das Substrat während des Ätzens des Bauelements in demselben.
  • Dementsprechend besteht ein Erfordernis eines Verfahrens zum Herstellen einer schwebenden Mikrostruktur, die keine Ätzlöcher erfordert, um eine Materialschicht von unterhalb der schwebenden Mikrostruktur zu entfernen.
  • Ferner besteht ein Erfordernis eines Verfahrens zum Herstellen von schwebenden Mikrostrukturen, das eine obere Oberfläche eines unteren Wafers während des Herstellungsprozesses vor Ätzmaterialien schützt (d.h. nicht beschädigt), so dass Komponenten, die in dem unteren Wafer vergraben sind, nicht durch die Ätzmaterialien beschädigt werden.
  • Ein Verfahren zum Herstellen einer Schwebeplattform gemäß dem unabhängigen Anspruch 1 der vorliegenden Erfindung erfüllt die zuvor erwähnten Erfordernisse. Das Verfahren zum Herstellen einer Schwebeplattform gemäß der vorliegenden Erfindung erfordert keine Ätzlöcher in der Schwebeplattform, um eine Materialschicht unter der Schwebeplattform zu entfernen. Folglich ist die Schwebeplattform nicht perforiert, und im Wesentlichen die gesamte Oberfläche der Schwebeplattform steht zur Nutzung zur Verfügung.
  • Überdies verhindert das Verfahren zum Herstellen einer Schwebeplattform gemäß der vorliegenden Erfindung eine Grubenbildung in einer oberen Oberfläche eines unteren Wafers, indem die obere Oberfläche mit einer dünnen Schicht aus einem Material bedeckt ist, das die obere Oberfläche während des Ätzens schützt.
  • Allgemein ist die vorliegende Erfindung bei einem Verfahren zum Herstellen einer Schwebeplattform auf einem Verbundsubstrat verkörpert. Das Verbundsubstrat umfasst ein Plattformsubstrat, das mit einem Basissubstrat verbunden ist. Das Verfahren umfasst ein Bilden einer dielektrischen Schicht auf einer Trägeroberfläche des Basissubstrats und ein anschließendes Strukturieren und Ätzen einer Grenzflächenoberfläche der dielektrischen Schicht, um eine Mulde zu bilden, die sich innerhalb der Grenzflächenoberfläche erstreckt. Die Mulde weist eine vorausgewählte Tiefe auf, die eine dünne Schicht der dielektrischen Schicht hinterlässt, die die Trägeroberfläche abdeckt. Das Basis- und das Plattformsubstrat werden anschließend miteinander verbunden, um das Verbundsubstrat zu bilden, indem die Grenzflächenoberfläche in einen Kontakt mit einer Anbringoberfläche des Plattformsubstrats gepresst wird und indem das Basis- und das Plattformsubstrat getempert werden, um die Grenzflächenoberfläche mit der Anbringoberfläche einer Schmelzverbindung zu unterziehen. Nachdem sie verbunden wurden, bilden die Mulde und die Anbringoberfläche einen abgedichteten Hohlraum. Das Plattformsubstrat wird verdünnt, um über dem abgedichteten Hohlraum eine dünne Membran (oder ein Plattformsubstratmaterial) zu bilden. Die Membran wird strukturiert, um ein Plattformmerkmal und ein Biegungsmerkmal zu definieren. Anschließend wird die Membran geätzt, um Gräben zu bilden, die sich durch die gesamte Membran zu dem abgedichteten Hohlraum hin erstrecken. Die Gräben definieren eine Plattform (die auch als Mikrostruktur bezeichnet wird) und eine oder mehrere Biegungen, die die Plattform mit dem Plattformsubstrat verbinden. Schließlich wird das die lektrische Material unter der Plattform durch Aufbringen eines selektiven Ätzmaterials entfernt. Das selektive Ätzmaterial entfernt im Wesentlichen das gesamte dielektrische Material von unterhalb der Plattform, ohne eine Grenzfläche zwischen der Grenzflächenschicht und der Anbringoberfläche wesentlich zu unterätzen, so dass die chemische Bindung zwischen dem Basissubstrat und dem Plattformsubstrat nicht durch das selektive Ätzmaterial beschädigt wird.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass die dünne Schicht des dielektrischen Materials die Trägeroberfläche vor einer Grubenbildung schützt, die sich aus dem Ätzen der Membran, um die Gräben zu bilden, die die Plattform und die Biegungen definieren, ergibt. Somit werden die Probleme, die mit der Grubenbildung der bekannten Verfahren zum Herstellen einer Schwebestruktur verbunden sind, durch die vorliegende Erfindung gelöst.
  • Zusätzlich eliminiert die vorliegende Erfindung das Erfordernis, die Plattform zu perforieren, um einen Pfad bereitzustellen, damit das Ätzmaterial zu der dielektrischen Schicht unter der Plattform gelangen kann. Die Gräben liefern den notwendigen Pfad, damit das Ätzmaterial zu der dielektrischen Schicht gelangen kann. Folglich ist die Plattform der vorliegenden Erfindung frei von Löchern, Perforationen oder dergleichen, die die Oberfläche der Plattform verringern.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird, bevor die Mulde gebildet wird, die dielektrische Schicht planarisiert, um eine im Wesentlichen planare Grenzflächenoberfläche zu bilden.
  • Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist die dielektrische Schicht Siliziumoxid.
  • Bei einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Dicke des Basissubstrats verringert, in dem eine rückwärtige Oberfläche des Basissubstrats zurückverdünnt wird.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist das selektive Ätzmaterial Fluorwasserstoffsäure.
  • Andere Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden detaillierten Beschreibung, die in Verbindung mit den beiliegenden Zeichnungen zu lesen ist und die auf beispielhafte Weise eine Anzahl bevorzugter Ausführungsbeispiele der vorliegenden Erfindung veranschaulicht.
  • 1a ist eine Draufsicht, die eine bekannte Struktur veranschaulicht, die Löcher umfasst, welche eine Plattform perforieren.
  • 1b mit 1d sind Querschnittsansichten, die entlang der Linie AA der 1a genommen sind und die einen Prozess zum Herstellen der bekannten Struktur der 1a veranschaulichen.
  • 2a ist eine Draufsicht, die eine bekannte Struktur veranschaulicht, die eine Grubenbildung bei einer oberen Oberfläche eines unteren Wafers umfasst.
  • 2b mit 2c sind Querschnittsansichten, die entlang der Linie AA der 2a genommen sind und die einen Prozess zum Herstellen der bekannten Struktur der 2a veranschaulichen.
  • 3a ist eine Draufsicht, die eine nicht perforierte Schwebeplattform gemäß der vorliegenden Erfindung veranschaulicht.
  • 3b ist eine Querschnittsansicht, die entlang der Linie BB der 3a genommen ist und eine Schwebeplattform, Biegungen und eine Trägeroberfläche eines Basissubstrats veranschaulicht, das frei von Grubenbildung ist, gemäß der vorliegenden Erfindung.
  • 4a mit 4g sind Querschnittsansichten, die einen Prozess zum Herstellen einer Schwebeplattform gemäß der vorliegenden Erfindung veranschaulichen.
  • In der folgenden ausführlichen Beschreibung und in den mehreren Figuren der Zeichnungen sind gleiche Elemente mit gleichen Bezugszeichen benannt.
  • Wie in den Zeichnungen zu Veranschaulichungszwecken gezeigt ist, ist die vorliegende Erfindung bei einem Verfahren zum Herstellen einer Schwebeplattform auf einem Verbundsubstrat verkörpert, das ein Plattformsubstrat umfasst, das mit einem Basissubstrat verbunden ist. Das Verfahren zum Herstellen der Schwebeplattform führt zu einer Schwebeplattform, die nicht perforiert ist. Das heißt, dass die Schwebeplattform keine Löcher oder dergleichen umfasst, die die Oberfläche der Schwebeplattform verringern. Überdies schützt das Verfahren zum Herstellen der Schwebeplattform eine Trägeroberfläche des Basissubstrats, so dass die Trägeroberfläche keiner Grubenbildung auf Grund von Ätzprozessen, die zum Bilden der Schwebeplattform notwendig sind, unterworfen ist.
  • Das Verfahren zum Herstellen einer Schwebeplattform auf einem Verbundsubstrat umfasst ein Plattformsubstrat, das mit einem Basissubstrat verbunden ist. Eine dielektrische Schicht wird auf einer Trägeroberfläche des Basissubstrats gebildet, und anschließend wird eine Grenzflächenoberfläche der dielektrischen Schicht strukturiert und geätzt, um eine Mulde zu bilden, die sich innerhalb der Grenzflächenoberfläche erstreckt. Die Mulde weist eine vorausgewählte Tiefe auf, die eine dünne Schicht der dielektrischen Schicht hinterlässt, die die Trägeroberfläche abdeckt. Das Basis- und das Plattformsubstrat werden anschließend chemisch mitein ander verbunden, um das Verbundsubstrat zu bilden. Die Grenzflächenoberfläche und eine Anbringoberfläche des Plattformsubstrats werden in einen Kontakt miteinander gepresst, und anschließend werden das Basis- und das Plattformsubstrat getempert, um die Grenzflächenoberfläche mit der Anbringoberfläche einer Schmelzverbindung zu unterziehen.
  • Nachdem sie verbunden wurden, bilden die Mulde und die Anbringoberfläche zwischen denselben einen abgedichteten Hohlraum. Das Plattformsubstrat wird verdünnt, so dass das Material, aus dem das Plattformsubstrat hergestellt ist, über dem abgedichteten Hohlraum eine dünne Membran bildet. Anschließend wird die Membran strukturiert, um ein Plattformmerkmal und ein Biegungsmerkmal zu definieren. Als Nächstes wird die Membran geätzt, um tiefe Gräben zu bilden, die sich durch die gesamte Membran bis zu dem abgedichteten Hohlraum erstrecken. Die Gräben definieren eine Schwebeplattform (auch als Mikrostruktur bezeichnet) und eine oder mehrere Biegungen, die die Schwebeplattform mit dem Plattformsubstrat verbinden. Schließlich wird das dielektrische Material unter der Schwebeplattform und den Biegungen entfernt, indem ein selektives Ätzmaterial aufgebracht wird. Das selektive Ätzmaterial entfernt im Wesentlichen das gesamte dielektrische Material von unterhalb der Schwebeplattform und den Biegungen, ohne eine Grenzfläche zwischen der Grenzflächenschicht und der Anbringoberfläche wesentlich zu unterätzen, so dass die chemische Bindung zwischen dem Basissubstrat und dem Plattformsubstrat nicht durch das selektive Ätzmaterial beschädigt wird. Ferner befreit das selektive Ätzmaterial die Schwebeplattform und die Biegungen von der dielektrischen Schicht.
  • Bei 3a umfasst ein System 10 ein Plattformsubstrat 11, das in demselben gebildete Gräben 13 aufweist, um zumindest eine Biegung 15 (vier sind gezeigt) und eine Schwebeplattform 17, die anhand der Biegungen 15 mit dem Plattformsubstrat 11 verbunden ist, zu definieren. Die Gräben 13 erstrecken sich durch das Plattformsubstrat 11 zu einem (nicht gezeigten) Hohlraum, der unter dem Plattformsubstrat 11 positioniert ist. Der Hohlraum kann eine Fläche 19 (gestrichelte Linien) aufweisen, die größer als die oder gleich der kombinierten Fläche der Schwebeplattform 17 und der Biegungen 15 ist.
  • Im Gegensatz zu bekannten Schwebestrukturen ist die Schwebeplattform 17 der vorliegenden Erfindung nicht perforiert. Das heißt, dass die Schwebeplattform 17 frei von Durchgangslöchern, Perforierungen oder dergleichen ist, die sich durch die Schwebeplattform 17 zu dem darunter liegenden Hohlraum erstrecken. Dementsprechend steht im Wesentlichen die gesamte Oberfläche der Schwebeplattform 17 zur Verwendung bei Anwendungen zur Verfügung, die eine Schwebeplattform benötigen, die frei von Oberflächenanomalien wie z.B. Perforierungen ist. Wenn die Schwebeplattform 17 beispielsweise zur Datenspeicherung verwendet wird, ist es wünschenswert, so viel von der Oberfläche der Schwebeplattform 17 wie möglich zum Speichern von Daten zur Verfügung zu haben. Dagegen verringern Perforierungen oder dergleichen die zur Datenspeicherung zur Verfügung stehende Oberfläche. Wenn die Schwebeplattform 17 beispielsweise mit einem Phasenänderungsmedium zum Speichern von Daten beschichtet ist, stellen die Perforierungen eine Fläche dar, die das Phasenänderungsmedium nicht tragen kann.
  • Bei 3b ist das System 10 in einer Querschnittsansicht veranschaulicht, die entlang der Linie BB der 3a genommen ist. Unter der Schwebeplattform 17 und den Biegungen 15 ist ein Hohlraum 37 positioniert. Wie durch den gestrichelten Pfeil 19 gezeigt ist, kann sich der Hohlraum 37 über die Fläche der Schwebeplattform 17 und der Biegungen 15 hinaus erstrecken, so dass der Hohlraum 37 eine Fläche aufweist, die größer als die oder gleich der kombinierten Fläche der Schwebeplattform 17 und der Biegungen 15 sein kann. Der Hohlraum 37 ist durch eine Trägeroberfläche 22 des Basissubstrats 21 und eine Anbringoberfläche 24 des Platt formsubstrats 11 definiert. Das System 10 umfasst ein Basissubstrat 21 und eine dielektrische Schicht 23, die das Basissubstrat 21 und das Plattformsubstrat 11 chemisch aneinander bindet, um ein Verbundsubstrat 25 zu bilden.
  • Im Gegensatz zu bekannten Schwebestrukturen führt die Herstellung der Schwebeplattform 17 und der Biegungen 15 der vorliegenden Erfindung nicht zu einer Grubenbildung in der Trägeroberfläche 22, da die Trägeroberfläche 22 durch eine dünne Schicht des dielektrischen Materials 23 geschützt wird, wie nachfolgend erörtert wird.
  • 4a mit 4g veranschaulichen ein Verfahren zum Herstellen einer Schwebeplattform auf einem Verbundsubstrat gemäß der vorliegenden Erfindung. Bei 4a kann das Verbundsubstrat 25, wie es in 3b veranschaulicht ist, gebildet werden, indem eine dünne dielektrische Schicht 23 auf eine Trägeroberfläche 22 eines Basissubstrats 21 aufgebracht wird. Die dielektrische Schicht 23 ist ein elektrisch isolierendes Material, vorzugsweise Siliziumoxid (SiO2). Die dielektrische Schicht 23 kann eine Dicke D1 aufweisen, die zwischen etwa 0,5 μm und etwa 2,0 μm liegt.
  • Durch Strukturieren und anschließendes Ätzen der dielektrischen Schicht 23 wird eine Mulde 31 in der dielektrischen Schicht 23 gebildet. Beispielsweise kann eine Photoresiststruktur 29 verwendet werden, um die Mulde 31 zu definieren, und ein unbedeckter Teil der dielektrischen Schicht 23 kann mit einem Ätzmittel in Berührung gebracht werden, das den unbedeckten Teil der dielektrischen Schicht 23 auflöst, um die Mulde 31 zu bilden. Zum Ätzen der Mulde 31 kann ein Ätzmittel wie z.B. Fluorwasserstoffsäure (HF) verwendet werden. Wenn die dielektrische Schicht 23 SiO2 ist, so ist HF ein bevorzugtes Ätzmittel. Jedoch ist das verwendete Ätzmittel nicht auf HF beschränkt, und es können auch andere Ätzmittel wie z.B. CHF3 oder andere Plasmaätzmittel auf Fluorbasis verwendet werden.
  • Bevor die Mulde 31 gebildet wird, mag es wünschenswert sein, die dielektrische Schicht 23 zu planarisieren, so dass die dielektrische Schicht 23 eine im Wesentlichen planare Grenzflächenoberfläche 27 aufweist, auf der ein (nicht gezeigtes) Plattformsubstrat angebracht wird, wie nachfolgend erörtert wird. Infolge der Planarisierung weist die dielektrische Schicht 23 eine Dicke D2 (siehe 4b) auf, die geringer ist als die aufgebrachte Dicke D1. Prozesse, die auf dem Gebiet der Mikroelektronik-Herstellung bekannt sind, können zum Planarisieren der dielektrischen Schicht 23 verwendet werden. Beispielsweise können Schleifen, Polieren, Läppen und eine chemisch-mechanische Planarisierung (CMP) verwendet werden. Vorzugsweise wird CMP verwendet, um die im Wesentlichen planare Grenzflächenoberfläche 27 (hiernach Grenzflächenoberfläche 27) zu bilden. Nach der Planarisierung kann die dielektrische Schicht 23 eine Dicke D2 aufweisen, die zwischen etwa 0,5 μm und etwa 2,0 μm liegt.
  • Bei 4b wird die Mulde 31 geätzt, bis sie eine vorausgewählte Tiefe DW aufweist, die eine dünne Schutzschicht 32 der dielektrischen Schicht 23 hinterlässt, die die Trägeroberfläche 22 abdeckt. Die dünne Schutzschicht 32 sollte eine Dicke tP aufweisen, die ausgewählt ist, um die Trägeroberfläche 22 davor zu schützen, durch einen anschließenden Ätzprozess einer Grubenbildung unterworfen zu werden, wie nachfolgend unter Bezugnahme auf 4f und 4g beschrieben wird. Die vorausgewählte Tiefe DW variiert auf der Basis des Typs des Materials für die dielektrische Schicht 23, des zum Ätzen der Mulde 31 verwendeten Ätzmaterials und der Prozessparameter, z.B. der Ätzzeit.
  • Wenn die dielektrische Schicht 23 beispielsweise eine Dicke (D1 oder D2) aufweist, die zwischen etwa 0,5 μm und etwa 2,0 μm liegt, kann die vorausgewählte Tiefe DW zwischen etwa 0,4 μm und etwa 1,9 μm liegen.
  • Wenn, als weiteres Beispiel, die dielektrische Schicht 23 eine Dicke (D1 oder D2) aufweist, die 1,8 μm beträgt, kann die vorausgewählte Tiefe DW 1,6 μm betragen, und die dünne Schutzschicht 32 kann eine Dicke tP aufweisen, die etwa 0,20 μm oder weniger beträgt. Die vorausgewählte Tiefe DW sollte so gewählt werden, dass die Dicke tP ausreichend ist, um die Trägeroberfläche 22 vor einer Grubenbildung oder einer Beschädigung zu schützen, die sich aus einem anschließenden Ätzschritt ergibt, der die dielektrische Schicht 23 vollständig entfernt, wie nachfolgend erörtert wird. Im Allgemeinen ist die Dicke tP etwa gleich (D1 – DW) oder (D2 – DW).
  • Bei 4c wird das Basissubstrat 21 mit einem Plattformsubstrat 11 verbunden, um das Verbundsubstrat 25 (siehe 3b) zu bilden, indem die Grenzflächenoberfläche 27 in einen Kontakt mit einer Anbringoberfläche 24 des Plattformsubstrats 11 gepresst wird. Das Basis- und das Plattformsubstrat (11, 21) werden anschließend erhitzt (d.h. getempert), um die Grenzflächenoberfläche 27 mit der Anbringoberfläche 24 einer Schmelzverbindung zu unterziehen. Das Basis- und das Plattformsubstrat (11, 21) können unter Verwendung von Substratverbindungsprozessen, die auf dem Gebiet der Mikroelektronik hinreichend bekannt sind, miteinander verbunden werden. Wenn das Basis- und das Plattformsubstrat (11, 21) beispielsweise aus einem Einkristall-Silizium-Material hergestellt sind und die dielektrische Schicht 23 SiO2 ist, so können das Basis- und das Plattformsubstrat (11, 21) in einer inerten Umgebung bei einer Temperatur zwischen etwa 700 Grad Celsius und etwa 900 Grad Celsius getempert werden, um zwischen dem Basis- und dem Plattformsubstrat (11, 21) eine SiO2-Schmelzschicht zu bilden, die dieselben chemisch miteinander verbindet.
  • Infolge des Miteinanderverbindens des Basis- und des Plattformsubstrats (11, 21) wird ein abgedichteter Hohlraum 33 gebildet, der durch die Mulde 31 und die Grenzflächenoberfläche 27 definiert ist.
  • Bei 4d wird das Plattformsubstrat 11 von einer anfänglichen Dicke T1 (siehe 4c) auf eine verringerte Dicke T3 verdünnt, um über dem abgedichteten Hohlraum 33 eine dünne Membran des Plattformsubstrats 11 zu bilden (hiernach werden die Membran und das Plattformsubstrat durch das Bezugszeichen 11 bezeichnet). Bei manchen Anwendungen kann es wünschenswert sein, die Dicke des Basissubstrats 21 zu verringern, indem eine rückwärtige Oberfläche 30 des Basissubstrats 21 von einer Dicke T2 (siehe 4c) auf eine Dicke T4 zurückverdünnt wird. Je nach den Strukturtypen, die auf dem Plattformsubstrat 11 gebildet werden sollen, kann es wünschenswert sein, das Basissubstrat 21 zu verdünnen, bevor diese Strukturen auf dem Plattformsubstrat 11 definiert und gebildet werden, um diese Strukturen infolge des Zurückverdünnungsprozesses nicht zu beschädigen. Vorzugsweise liegt die Dicke T3 der Membran 11 zwischen etwa 10,0 μm und etwa 200,0 μm. Sicherlich sind andere Dicken möglich, und die Dicke T3 der Membran 11 ist nicht auf den oben dargelegten Bereich beschränkt. Wenn die Membran 11 zu dünn ist (d.h. < 10,0 μm), so besteht die Möglichkeit, dass die Membran 11 anfällig für Beschädigungen ist. Wenn die Membran 11 dagegen zu dick ist (d.h. > 200 μm), so wird es immer schwieriger, eine Struktur in die Membran 11 hineinzuätzen.
  • Ein Verdünnen des Plattformsubstrats 11 und ein Zurückverdünnen des Basissubstrats 21 kann unter Verwendung eines Prozesses wie z.B. Schleifen, Polieren, Läppen und chemisch-mechanische Planarisierung (CMP) bewerkstelligt werden. Vorzugsweise wird zum Verdünnen des Plattformsubstrats 11 und zum Zurückverdünnen des Basissubstrats 21 CMP verwendet.
  • Die Dicke T4 des Basissubstrats 21 kann zwischen etwa 200,0 μm und etwa 600,0 μm liegen. Üblicherweise wird als Basissubstrat 21 ein Einkristall-Silizium-Wafer (Si-Wafer) verwendet. Wafer, die dünner als etwa 300,0 μm sind, können zerbrechlich und schwierig zu handhaben sein. Somit kann die tatsächliche Dicke für das Basissubstrat 21 anhand der Art des Materials für das Basissubstrat 21 und anhand von Handhabungs- und Bruchüberlegungen bestimmt werden. Überdies kann als Plattformsubstrat 11 ein Einkristall-Silizium-Wafer (Si-Wafer) verwendet werden. Es gibt keine bevorzugte kristalline Orientierung für das Einkristall-Silizium-Wafermaterial (Si-Wafermaterial), das als Basissubstrat 21 oder als Plattformsubstrat 11 verwendet wird. Beispielsweise können Einkristall-Silizium-Wafer (Si-Wafer) mit einer kristallinen Ausrichtung von (100) oder (111) verwendet werden.
  • Bei 4e wird ein Teil der Membran 11 strukturiert, um ein Biegungsmerkmal und ein Plattformmerkmal zu definieren. Beispielsweise kann eine Photoresiststruktur 41 verwendet werden, um das Biegungs- und das Plattformmerkmal zu definieren.
  • Bei 4f werden das Biegungs- und das Plattformmerkmal anschließend geätzt (siehe gestrichelte Pfeile 49), um Gräben 13 zu bilden, die sich durch die Membran 11 zu dem abgedichteten Hohlraum 33 erstrecken, wodurch ein offener Hohlraum 35 gebildet wird. Die dünne Schutzschicht 32 schützt die Trägeroberfläche 22 vor dem zum Ätzen der Gräben 13 verwendeten Material. Wie oben erwähnt wurde, besteht einer der Vorteile der vorliegenden Erfindung darin, dass die Trägeroberfläche 22 durch den obigen Ätzvorgang nicht beschädigt wird, so dass die Trägeroberfläche 22 frei von Gruben oder dergleichen ist, die Komponenten, die durch das Basissubstrat getragen werden oder in demselben vergraben sind, beschädigen könnten. Die Gräben 13 definieren ferner eine Schwebeplattform 17 und eine Biegung 15.
  • Bei 4g wird jeglicher Teil der dielektrischen Schicht 23, der unter der Schwebeplattform 17 und der Biegung 15 (d.h. in dem offenen Hohlraum 35) verbleibt, entfernt, indem ein selektives Ätzmaterial auf das Verbundsubstrat 25 aufgebracht wird. Das selektive Ätzmaterial tritt über die Gräben 13 in den offenen Hohlraum 35 ein. Das selektive Ätzmaterial weist eine unterschiedliche Ätzrate auf, die ausgewählt ist, um die dielektrische Schicht 23 unter der Schwebeplattform 17 und der Biegung 15 bei einer beträchtlich schnelleren Ätzrate zu ätzen als die dielektrische Schicht 23 an einer Grenzfläche I zwischen der Grenzflächenoberfläche 27 und der Anbringoberfläche 24. Dementsprechend erfolgt die Ätzung über denjenigen Teil des offenen Hohlraums 35, der unter der Schwebeplattform 17 und der Biegung 15 liegt, wie durch den Pfeil XP gezeigt ist, wesentlich schneller, so dass die dielektrische Schicht von unterhalb der Schwebeplattform 17 und der Biegung 15 vollständig entfernt wird. Im Gegensatz dazu erfolgt die Ätzung an der Grenzfläche I wesentlich langsamer, so dass die dielektrische Schicht 23 an der Grenzfläche I um eine minimale Strecke unterschnitten 39 wird, wie durch Pfeile XI gezeigt ist.
  • Vorzugsweise wird als selektives Ätzmaterial ein Nassätzmaterial wie z.B. Fluorwasserstoffsäure (HF) verwendet. Fluorwasserstoffsäure (HF) ist ein isotropes Ätzmittel, das über den offenen Hohlraum 35 eine unterschiedliche Ätzrate aufweist (siehe Pfeil XP), die etwa 10X (etwa das Zehnfache) der unterschiedlichen Ätzrate an der Grenzfläche I (siehe Pfeile XI) beträgt. Wenn beispielsweise Siliziumoxid (SiO2) für die dielektrische Schicht 23 verwendet wird, ermöglicht die unterschiedliche Ätzrate (wenn ein HF-Ätzmittel verwendet wird), dass die dielektrische Schicht 23 unter einer 2,0 mm aufweisenden Schwebeplattform 17 vollständig entfernt wird, während etwa 100 μm (d.h. XI 100,0 μm) der dielektrischen Schicht 23 von der Grenzfläche I nur unterätzt werden. Infolge des Unterätzens ist die Fläche 19 des Hohlraums 35 größer als die Fläche der Schwebeplattform 17.
  • Demgemäß funktioniert HF gut, da es ein isotropes Ätzmittel ist, und das HF fließt unter die Schwebeplattform 17 und die Biegung 15 und entfernt die dielektrische Schicht 23. Vorzugsweise ist die dielektrische Schicht 23 aus Siliziumoxid (SiO2) hergestellt. HF ist ferner in Bezug auf Silizium (Si) äußerst selektiv, so dass es nicht zu einer Grubenbildung in der Trägeroberfläche 22 führt. Es können auch andere isotrope SiO2-Ätzmittel verwendet werden. Beispielsweise kann ein Dampfphasen-HF-Ätzmittel (statt eines Ätzmittels einer herkömmlichen wässrigen HF-Lösung) verwendet werden.
  • Obwohl mehrere Ausführungsbeispiele der vorliegenden Erfindung offenbart und veranschaulicht wurden, ist die Erfindung nicht auf die spezifischen Formen oder Anordnungen von auf diese Weise beschriebenen und veranschaulichten Teilen beschränkt. Die Erfindung wird lediglich durch die Patentansprüche eingeschränkt.

Claims (11)

  1. Ein Verfahren zum Herstellen einer Schwebeplattform (17) auf einem Verbundsubstrat (25), das ein Plattformsubstrat (11) umfasst, das mit einem Basissubstrat (21) verbunden ist, wobei das Verfahren folgende Schritte umfasst: Bilden einer dielektrischen Schicht (23) auf einer Trägeroberfläche (22) des Basissubstrats (21); Strukturieren einer Grenzflächenoberfläche (27) der dielektrischen Schicht (23), um ein Muldenmerkmal auf derselben zu definieren; Ätzen des Muldenmerkmals, bis eine Mulde (31) gebildet wird, die eine vorausgewählte Tiefe (Dw) aufweist, die eine Schutzschicht (32) der dielektrischen Schicht (23) hinterlässt, die die Trägeroberfläche (22) abdeckt; Miteinanderverbinden des Basis- und des Plattformsubstrats (21, 11), indem die Grenzflächenoberfläche (27) in einen Kontakt mit einer Anbringoberfläche (24) des Plattformsubstrats (11) gepresst wird und indem das Basis- und das Plattformsubstrat (21, 11) getempert werden, um die Grenzflächenoberfläche (27) mit der Anbringoberfläche (24) einer Schmelzverbindung zu unterziehen und einen abgedichteten Hohlraum (33) zu bilden, der durch die Mulde (31) und die Grenzflächenoberfläche (27) definiert ist; Strukturieren des Plattformsubstrats (11), um ein Biegungsmerkmal und ein Plattformmerkmal zu definieren; Ätzen des Biegungs- und des Plattformmerkmals, um eine Mehrzahl von Gräben (13) zu bilden, die sich durch das Plattformsubstrat (11) zu dem abgedichteten Hohlraum (33) erstrecken und eine Schwebeplattform (17) und eine Biegung (15) definieren; und Aufbringen eines selektiven Ätzmaterials, um die dielektrische Schicht (23) von unterhalb der Schwebeplattform (17) und der Biegung (15) zu entfernen.
  2. Ein Verfahren gemäß Anspruch 1, bei dem das Substrat vor dem Strukturieren des Plattformsubstrats (11) verdünnt wird, um über einem abgedichteten Hohlraum (11), der durch die Mulde (31) und die Anbringoberfläche (24) definiert ist, eine Membran (11) zu bilden.
  3. Ein Verfahren gemäß Anspruch 1 oder 2, bei dem die dielektrische Schicht (23) vor der Strukturierung der Grenzflächenoberfläche (27) planarisiert wird, um eine im wesentlichen planare Grenzflächenoberfläche (27) zu bilden.
  4. Ein Verfahren gemäß Anspruch 3, bei dem die dielektrische Schicht (23) eine Dicke von etwa 0,50 μm bis etwa 2,0 μm aufweist.
  5. Ein Verfahren gemäß Anspruch 3 oder 4, bei dem die Planarisierung durch Schleifen, Polieren oder eine chemisch-mechanische Planarisierung bewerkstelligt wird.
  6. Ein Verfahren gemäß einem der Ansprüche 2 bis 5, bei dem das Verdünnen des Plattformsubstrats (11) durch Schleifen, Polieren, Läppen oder durch eine chemisch-mechanische Planarisierung bewerkstelligt wird.
  7. Ein Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die dielektrische Schicht (23) Silizium oxid ist und das Plattformsubstrat (11) durch eine Siliziumoxidschmelzverbindung chemisch mit dem Basissubstrat (21) verbunden ist.
  8. Ein Verfahren gemäß einem der vorhergehenden Ansprüche, das ferner ein Zurückverdünnen einer rückwärtigen Oberfläche (30) des Basissubstrats (21) umfasst, um eine Dicke (T2) des Basissubstrats (21) zu verringern.
  9. Ein Verfahren gemäß Anspruch 8, bei dem das Zurückverdünnen durch Läppen, Polieren, Schleifen oder eine chemisch-mechanische Planarisierung bewerkstelligt wird.
  10. Ein Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das selektive Ätzmaterial eine unterschiedliche Ätzrate aufweist und die dielektrische Schicht (23) unter der Schwebeplattform (17) und der Biegung (15) bei einer beträchtlich schnelleren Ätzrate geätzt wird als die dielektrische Schicht (23) an einer Grenzfläche zwischen der Grenzflächenoberfläche (27) und der Anbringoberfläche (24).
  11. Ein Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das Plattformsubstrat (11) oder das Basissubstrat (21) oder beide aus Einkristall-Silizium hergestellt sind.
DE60203431T 2001-04-27 2002-04-26 Verfahren zur Herstellung von suspendierten Mikrostrukturen Expired - Fee Related DE60203431T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US844356 2001-04-27
US09/844,356 US6465355B1 (en) 2001-04-27 2001-04-27 Method of fabricating suspended microstructures

Publications (2)

Publication Number Publication Date
DE60203431D1 DE60203431D1 (de) 2005-05-04
DE60203431T2 true DE60203431T2 (de) 2006-02-16

Family

ID=25292493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60203431T Expired - Fee Related DE60203431T2 (de) 2001-04-27 2002-04-26 Verfahren zur Herstellung von suspendierten Mikrostrukturen

Country Status (5)

Country Link
US (1) US6465355B1 (de)
EP (1) EP1253108B1 (de)
JP (1) JP2003039395A (de)
CN (1) CN1384042A (de)
DE (1) DE60203431T2 (de)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7297471B1 (en) 2003-04-15 2007-11-20 Idc, Llc Method for manufacturing an array of interferometric modulators
US8014059B2 (en) 1994-05-05 2011-09-06 Qualcomm Mems Technologies, Inc. System and method for charge control in a MEMS device
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
KR100703140B1 (ko) 1998-04-08 2007-04-05 이리다임 디스플레이 코포레이션 간섭 변조기 및 그 제조 방법
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
JP4722333B2 (ja) * 2001-07-02 2011-07-13 富士通株式会社 静電アクチュエータおよびその製造方法
US6589625B1 (en) * 2001-08-01 2003-07-08 Iridigm Display Corporation Hermetic seal and method to create the same
US6884732B2 (en) * 2001-10-15 2005-04-26 The Regents Of The University Of Michigan Method of fabricating a device having a desired non-planar surface or profile and device produced thereby
US6751395B1 (en) * 2001-11-09 2004-06-15 Active Optical Networks, Inc. Micro-electro-mechanical variable optical attenuator
US6574033B1 (en) 2002-02-27 2003-06-03 Iridigm Display Corporation Microelectromechanical systems device and method for fabricating same
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
JP4275395B2 (ja) * 2002-12-11 2009-06-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US6770506B2 (en) * 2002-12-23 2004-08-03 Motorola, Inc. Release etch method for micromachined sensors
TW570896B (en) 2003-05-26 2004-01-11 Prime View Int Co Ltd A method for fabricating an interference display cell
US7018862B2 (en) * 2003-07-15 2006-03-28 Agency For Science, Technology And Research Micromachined electromechanical device
US6930368B2 (en) * 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
TWI251712B (en) * 2003-08-15 2006-03-21 Prime View Int Corp Ltd Interference display plate
TW593127B (en) * 2003-08-18 2004-06-21 Prime View Int Co Ltd Interference display plate and manufacturing method thereof
TW593126B (en) * 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
JP4422624B2 (ja) * 2004-03-03 2010-02-24 日本航空電子工業株式会社 微小可動デバイス及びその作製方法
US7706050B2 (en) 2004-03-05 2010-04-27 Qualcomm Mems Technologies, Inc. Integrated modulator illumination
US7056759B2 (en) * 2004-04-27 2006-06-06 Hewlett-Packard Development Company, L.P. Method for making a microelectromechanical system using a flexure protection layer
US7164520B2 (en) 2004-05-12 2007-01-16 Idc, Llc Packaging for an interferometric modulator
US7239774B1 (en) * 2004-08-13 2007-07-03 Lightconnect, Inc. Optical steering element and method
US7889163B2 (en) 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
US7623142B2 (en) 2004-09-14 2009-11-24 Hewlett-Packard Development Company, L.P. Flexure
US7684104B2 (en) 2004-09-27 2010-03-23 Idc, Llc MEMS using filler material and method
US7936497B2 (en) 2004-09-27 2011-05-03 Qualcomm Mems Technologies, Inc. MEMS device having deformable membrane characterized by mechanical persistence
US7573547B2 (en) * 2004-09-27 2009-08-11 Idc, Llc System and method for protecting micro-structure of display array using spacers in gap within display device
US7701631B2 (en) 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US7843410B2 (en) 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US8878825B2 (en) 2004-09-27 2014-11-04 Qualcomm Mems Technologies, Inc. System and method for providing a variable refresh rate of an interferometric modulator display
US7136213B2 (en) 2004-09-27 2006-11-14 Idc, Llc Interferometric modulators having charge persistence
US7724993B2 (en) 2004-09-27 2010-05-25 Qualcomm Mems Technologies, Inc. MEMS switches with deforming membranes
US7893919B2 (en) 2004-09-27 2011-02-22 Qualcomm Mems Technologies, Inc. Display region architectures
US8124434B2 (en) 2004-09-27 2012-02-28 Qualcomm Mems Technologies, Inc. Method and system for packaging a display
US8310441B2 (en) 2004-09-27 2012-11-13 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
US7653371B2 (en) 2004-09-27 2010-01-26 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US7424198B2 (en) 2004-09-27 2008-09-09 Idc, Llc Method and device for packaging a substrate
US7710629B2 (en) 2004-09-27 2010-05-04 Qualcomm Mems Technologies, Inc. System and method for display device with reinforcing substance
US7355780B2 (en) 2004-09-27 2008-04-08 Idc, Llc System and method of illuminating interferometric modulators using backlighting
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US8008736B2 (en) 2004-09-27 2011-08-30 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device
US7944599B2 (en) 2004-09-27 2011-05-17 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7446926B2 (en) * 2004-09-27 2008-11-04 Idc, Llc System and method of providing a regenerating protective coating in a MEMS device
US7420725B2 (en) 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7808703B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. System and method for implementation of interferometric modulator displays
US7675669B2 (en) 2004-09-27 2010-03-09 Qualcomm Mems Technologies, Inc. Method and system for driving interferometric modulators
US7679627B2 (en) 2004-09-27 2010-03-16 Qualcomm Mems Technologies, Inc. Controller and driver features for bi-stable display
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US7719500B2 (en) 2004-09-27 2010-05-18 Qualcomm Mems Technologies, Inc. Reflective display pixels arranged in non-rectangular arrays
US7532195B2 (en) 2004-09-27 2009-05-12 Idc, Llc Method and system for reducing power consumption in a display
US7372613B2 (en) 2004-09-27 2008-05-13 Idc, Llc Method and device for multistate interferometric light modulation
US7184202B2 (en) 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
US7692839B2 (en) 2004-09-27 2010-04-06 Qualcomm Mems Technologies, Inc. System and method of providing MEMS device with anti-stiction coating
US7916103B2 (en) 2004-09-27 2011-03-29 Qualcomm Mems Technologies, Inc. System and method for display device with end-of-life phenomena
US7813026B2 (en) 2004-09-27 2010-10-12 Qualcomm Mems Technologies, Inc. System and method of reducing color shift in a display
US7920135B2 (en) 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7948457B2 (en) 2005-05-05 2011-05-24 Qualcomm Mems Technologies, Inc. Systems and methods of actuating MEMS display elements
CA2607807A1 (en) 2005-05-05 2006-11-16 Qualcomm Incorporated Dynamic driver ic and display panel configuration
US7920136B2 (en) 2005-05-05 2011-04-05 Qualcomm Mems Technologies, Inc. System and method of driving a MEMS display device
EP2495212A3 (de) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. MEMS-Vorrichtungen mit Stützstrukturen und Herstellungsverfahren dafür
WO2007014022A1 (en) * 2005-07-22 2007-02-01 Qualcomm Incorporated Mems devices having support structures and methods of fabricating the same
WO2007013992A1 (en) 2005-07-22 2007-02-01 Qualcomm Incorporated Support structure for mems device and methods therefor
US20070020794A1 (en) * 2005-07-22 2007-01-25 Debar Michael J Method of strengthening a microscale chamber formed over a sacrificial layer
CN100422070C (zh) * 2005-08-12 2008-10-01 中国科学院上海微系统与信息技术研究所 一种由硅和二氧化硅共同支撑的可移动微结构及制作方法
CN1325367C (zh) * 2005-09-16 2007-07-11 中国电子科技集团公司第二十四研究所 一种mems传感器悬梁结构的制造方法
US8391630B2 (en) 2005-12-22 2013-03-05 Qualcomm Mems Technologies, Inc. System and method for power reduction when decompressing video streams for interferometric modulator displays
US7795061B2 (en) 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US8194056B2 (en) 2006-02-09 2012-06-05 Qualcomm Mems Technologies Inc. Method and system for writing data to MEMS display elements
US7785913B2 (en) * 2006-02-23 2010-08-31 Innovative Micro Technology System and method for forming moveable features on a composite substrate
EP1979268A2 (de) 2006-04-13 2008-10-15 Qualcomm Mems Technologies, Inc. Verpackung einer mems-vorrichtung mithilfe eines rahmens
US7903047B2 (en) 2006-04-17 2011-03-08 Qualcomm Mems Technologies, Inc. Mode indicator for interferometric modulator displays
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US8049713B2 (en) 2006-04-24 2011-11-01 Qualcomm Mems Technologies, Inc. Power consumption optimized display update
US7649671B2 (en) 2006-06-01 2010-01-19 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device with electrostatic actuation and release
US7702192B2 (en) 2006-06-21 2010-04-20 Qualcomm Mems Technologies, Inc. Systems and methods for driving MEMS display
US7835061B2 (en) 2006-06-28 2010-11-16 Qualcomm Mems Technologies, Inc. Support structures for free-standing electromechanical devices
US7777715B2 (en) 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
US7527998B2 (en) 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US7808061B2 (en) * 2006-07-28 2010-10-05 Hewlett-Packard Development Company, L.P. Multi-die apparatus including moveable portions
JP4327183B2 (ja) * 2006-07-31 2009-09-09 株式会社日立製作所 内燃機関の高圧燃料ポンプ制御装置
US7763546B2 (en) 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
CN101121498B (zh) * 2006-08-07 2011-01-26 探微科技股份有限公司 制作微扭转轴的方法
US7983138B2 (en) * 2006-10-11 2011-07-19 Seagate Technology Llc Surface spacing using rigid spacers
US7903532B2 (en) * 2006-10-11 2011-03-08 Seagate Technology Llc Elevated electrodes for probe position sensing
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8068268B2 (en) 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
WO2010104064A1 (ja) * 2009-03-13 2010-09-16 アルプス電気株式会社 Memsセンサ
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8379392B2 (en) 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging
US8841156B2 (en) * 2010-01-11 2014-09-23 Elmos Semiconductor Ag Method for the production of micro-electromechanical semiconductor component
KR20130100232A (ko) 2010-04-09 2013-09-10 퀄컴 엠이엠에스 테크놀로지스, 인크. 전기 기계 디바이스의 기계층 및 그 형성 방법
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8984942B2 (en) * 2012-02-10 2015-03-24 Hewlett-Packard Development Company, L.P. Suspended masses in micro-mechanical devices
US9082681B2 (en) 2013-03-29 2015-07-14 Stmicroelectronics Pte Ltd. Adhesive bonding technique for use with capacitive micro-sensors
US9176089B2 (en) 2013-03-29 2015-11-03 Stmicroelectronics Pte Ltd. Integrated multi-sensor module
US9618653B2 (en) 2013-03-29 2017-04-11 Stmicroelectronics Pte Ltd. Microelectronic environmental sensing module
US9000542B2 (en) 2013-05-31 2015-04-07 Stmicroelectronics Pte Ltd. Suspended membrane device
US9878899B2 (en) * 2015-10-02 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing in-process and in-use stiction for MEMS devices
US10429330B2 (en) 2016-07-18 2019-10-01 Stmicroelectronics Pte Ltd Gas analyzer that detects gases, humidity, and temperature
US10254261B2 (en) 2016-07-18 2019-04-09 Stmicroelectronics Pte Ltd Integrated air quality sensor that detects multiple gas species
US10800649B2 (en) 2016-11-28 2020-10-13 Analog Devices International Unlimited Company Planar processing of suspended microelectromechanical systems (MEMS) devices
US10557812B2 (en) 2016-12-01 2020-02-11 Stmicroelectronics Pte Ltd Gas sensors
CN109721021B (zh) * 2017-10-30 2021-02-02 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
US11967801B2 (en) * 2018-04-18 2024-04-23 Nanopro Ab Semiconductor devices for lasing applications and methods of manufacturing such devices
US10843920B2 (en) 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314572A (en) 1990-08-17 1994-05-24 Analog Devices, Inc. Method for fabricating microstructures
US5198390A (en) * 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
DE69420481T2 (de) * 1993-01-29 2000-05-18 Murata Manufacturing Co Winkelgeschwindigkeitsmessaufnehmer
US5364497A (en) 1993-08-04 1994-11-15 Analog Devices, Inc. Method for fabricating microstructures using temporary bridges
US5658698A (en) 1994-01-31 1997-08-19 Canon Kabushiki Kaisha Microstructure, process for manufacturing thereof and devices incorporating the same
JPH0832090A (ja) * 1994-07-12 1996-02-02 Mitsubishi Electric Corp 慣性力センサおよびその製造方法
US5543013A (en) * 1994-12-01 1996-08-06 Analog Devices, Inc. Method of forming a microstructure with bare silicon ground plane
US5639542A (en) * 1995-06-07 1997-06-17 Analog Devices, Inc. Sub-ground plane for micromachined device
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5637539A (en) * 1996-01-16 1997-06-10 Cornell Research Foundation, Inc. Vacuum microelectronic devices with multiple planar electrodes
US5747353A (en) * 1996-04-16 1998-05-05 National Semiconductor Corporation Method of making surface micro-machined accelerometer using silicon-on-insulator technology
JPH10256568A (ja) * 1997-03-14 1998-09-25 Mitsubishi Materials Corp 半導体慣性センサの製造方法

Also Published As

Publication number Publication date
EP1253108B1 (de) 2005-03-30
DE60203431D1 (de) 2005-05-04
JP2003039395A (ja) 2003-02-13
US6465355B1 (en) 2002-10-15
US20020160611A1 (en) 2002-10-31
CN1384042A (zh) 2002-12-11
EP1253108A3 (de) 2003-12-10
EP1253108A2 (de) 2002-10-30

Similar Documents

Publication Publication Date Title
DE60203431T2 (de) Verfahren zur Herstellung von suspendierten Mikrostrukturen
DE60311340T2 (de) Optischer Schalter
US9511997B2 (en) MEMS device with a capping substrate
DE69927547T2 (de) Verfahren zur Herstellung von mikro-elektromechanischen Anordnungen hoher Isolation
US9938138B2 (en) MEMS device structure with a capping structure
DE69333551T2 (de) Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
KR100599124B1 (ko) 부유 구조체 제조방법
DE602004012590T2 (de) Verfahren und systeme zum versehen von mems-vorrichtungen mit einer oberkappe und oberen erfassungsplatte
DE60316122T2 (de) Mikroelektromechanisches Bauteil und Herstellungsverfahren für ein mikroelektromechanisches Bauteil
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP1371092B2 (de) Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
DE60128437T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Rückseitenmetallisierung
ATE511493T1 (de) Verfahren zur herstellung von genauen mikroelektromechanischen strukturen, und so hergestellte mikrostrukturen
KR20050074512A (ko) 집적 구조물 및 그 제조 방법
DE60128529T2 (de) Verfahren zur Herstellung von mikromechanischen und mikrooptomechanischen Strukturen mit Freilegen von einkristallinem Silizium
EP0917733B1 (de) Verfahren zur herstellung einer integrierten schal tungsanordnung
DE112007001350T5 (de) Verfahren zur Herstellung einer Sonde vom Ausleger-Typ und Verfahren zur Herstellung einer Sondenkarte unter Verwendung derselben
EP1997137B1 (de) Verfahren zum herstellen einer integrierten schaltung
EP1240529A2 (de) Verfahren zur herstellung mikromechanischer strukturen
DE102004001892A1 (de) FBAR-Vorrichtung vom Wafer-Level-Package-Typ und zugehöriges Herstellungsverfahren
DE112007003051B4 (de) Mikromechanisches Bauelement mit erhöhter Steifigkeit und Verfahren zum Herstellen desselben
JP2003245898A (ja) ステップアップ構造を有する片持ちばり及びその製造方法
US6544863B1 (en) Method of fabricating semiconductor wafers having multiple height subsurface layers
US6358769B1 (en) Process for manufacturing mechanical, electromechanical and opto-electromechanical microstructures having suspended regions subject to mechanical stresses during assembly

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee