DE60216010D1 - Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden - Google Patents

Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden

Info

Publication number
DE60216010D1
DE60216010D1 DE60216010T DE60216010T DE60216010D1 DE 60216010 D1 DE60216010 D1 DE 60216010D1 DE 60216010 T DE60216010 T DE 60216010T DE 60216010 T DE60216010 T DE 60216010T DE 60216010 D1 DE60216010 D1 DE 60216010D1
Authority
DE
Germany
Prior art keywords
memory cells
double
bit
read
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60216010T
Other languages
English (en)
Other versions
DE60216010T2 (de
Inventor
Kazuhiro Kurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE60216010D1 publication Critical patent/DE60216010D1/de
Application granted granted Critical
Publication of DE60216010T2 publication Critical patent/DE60216010T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
DE60216010T 2001-06-20 2002-04-25 Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden Expired - Lifetime DE60216010T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US30091601P 2001-06-20 2001-06-20
US300916P 2001-06-20
US10/052,484 US6574139B2 (en) 2001-06-20 2002-01-18 Method and device for reading dual bit memory cells using multiple reference cells with two side read
US52484 2002-01-18

Publications (2)

Publication Number Publication Date
DE60216010D1 true DE60216010D1 (de) 2006-12-28
DE60216010T2 DE60216010T2 (de) 2007-05-24

Family

ID=26730664

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60216010T Expired - Lifetime DE60216010T2 (de) 2001-06-20 2002-04-25 Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden

Country Status (4)

Country Link
US (1) US6574139B2 (de)
EP (1) EP1271550B1 (de)
JP (1) JP4142354B2 (de)
DE (1) DE60216010T2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690602B1 (en) 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6956768B2 (en) 2003-04-15 2005-10-18 Advanced Micro Devices, Inc. Method of programming dual cell memory device to store multiple data states per cell
US6775187B1 (en) * 2003-04-24 2004-08-10 Advanced Micro Devices, Inc. Method of programming a dual cell memory device
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
DE102004010840B4 (de) * 2004-03-05 2006-01-05 Infineon Technologies Ag Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren nicht flüchtigen Speicherzelle und eine Speichereinrichtung zum elektrischen nicht flüchtigen Speichern
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7257025B2 (en) 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7804126B2 (en) 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
JP2007109360A (ja) * 2005-09-15 2007-04-26 Sharp Corp 半導体記憶装置の読み出し方法及び半導体記憶装置
JP4523531B2 (ja) * 2005-09-29 2010-08-11 シャープ株式会社 半導体記憶装置及びその読出方法、並びに電子機器
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US9715430B2 (en) * 2015-07-01 2017-07-25 Nandext Srl Controller for a solid-state drive, and related solid-state drive

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0740854B1 (de) * 1991-08-29 2003-04-23 Hyundai Electronics Industries Co., Ltd. Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE69702256T2 (de) * 1996-06-24 2001-01-18 Advanced Micro Devices Inc Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren
US5949711A (en) * 1996-09-26 1999-09-07 Waferscale Integration, Inc. Dual bit memory cell
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6215697B1 (en) * 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6438031B1 (en) * 2000-02-16 2002-08-20 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a substrate bias

Also Published As

Publication number Publication date
US20030081458A1 (en) 2003-05-01
JP4142354B2 (ja) 2008-09-03
EP1271550A3 (de) 2004-06-23
US6574139B2 (en) 2003-06-03
EP1271550B1 (de) 2006-11-15
EP1271550A2 (de) 2003-01-02
JP2003068087A (ja) 2003-03-07
DE60216010T2 (de) 2007-05-24

Similar Documents

Publication Publication Date Title
DE60216010D1 (de) Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden
DE69927342D1 (de) Kontaktlose chipkarte und verfahren zu ihrer herstellung
DE68919393D1 (de) Nichtflüchtige Speicherzelle und Verfahren zum Lesen.
DE59803328D1 (de) Dreidimensionale Halbleiter-Speicherzellenanordnung und Verfahren zu ihrer Herstellung
ATE259904T1 (de) Individuell geschützte litze, deren verwendung in der bautechnik und verfahren zu deren herstellung
DE69723105D1 (de) Speicher und verfahren zum lesen von speicherelementenuntergruppen
DE60332091D1 (de) Informationsverarbeitungsvorrichtung, speicherverwaltungsvorrichtung, speicherverwaltungsverfahren und informationsverarbeitungsverfahren
DE60303721D1 (de) Speichervorrichtung mit Speicherzelleinheiten aus einer Speicherzelle und einer komplementären Speicherzelle, und ein Leseverfahren
DE59900872D1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
NO20040213L (no) Skriveapparat, halvlederhukommelseskort, skriveprogram og skrivefremgangsmate
DE60042811D1 (de) Herstellungsverfahren für eine ferroelektrische Speichervorrichtung
FR2849196B1 (fr) Lecteur de puces de type biopuces, et procedes associes
DE50106823D1 (de) Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden auslesen von mram-speicherzellen
DE69013094D1 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE60202850D1 (de) Gerät und methode zum speichern und lesen von daten von hoher dichte
DE59803426D1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE69820594D1 (de) Anordnung und Verfahren zum Lesen von nichtflüchtigen Speicherzellen
SG107099A1 (en) Memory cell, memory circuit block, data writing and data reading method
DE59913465D1 (de) Ferroelektrischer transistor, dessen verwendung in einer speicherzellenanordnung und verfahren zu dessen herstellung
DE60129786D1 (de) Verfahren und Schaltung zum dynamischen Auslesen einer Speicherzelle, insbesondere einer nichtflüchtigen Multibitspeicherzelle
DE60231422D1 (de) Verfahren und Vorrichtung zum Starten von Leseoptimierungen in Speicher-Verbindungen
DE69930605D1 (de) Synchroner nichtflüchtiger mehrwertiger Speicher und Leseverfahren dafür
DE10393702D2 (de) Verfahren zum Hertstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE60321716D1 (de) Verbessertes vorspannungsverfahren zum lesen einer nichtfl chtigen speicherzelle
DE69941764D1 (de) Lotmaterial zum verbinden von chips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition