DE60220912T2 - Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben - Google Patents

Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE60220912T2
DE60220912T2 DE60220912T DE60220912T DE60220912T2 DE 60220912 T2 DE60220912 T2 DE 60220912T2 DE 60220912 T DE60220912 T DE 60220912T DE 60220912 T DE60220912 T DE 60220912T DE 60220912 T2 DE60220912 T2 DE 60220912T2
Authority
DE
Germany
Prior art keywords
memory
forming
contacts
polymer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60220912T
Other languages
English (en)
Other versions
DE60220912D1 (de
Inventor
Juri H. Brookline Krieger
Nikolay F. Brookline YUDANOV
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE60220912D1 publication Critical patent/DE60220912D1/de
Publication of DE60220912T2 publication Critical patent/DE60220912T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers

Description

  • Diese Anmeldung beinhaltet einen Gegenstand, der mit dem in der anhängigen US vorläufigen Patenanmeldung mit der Nr. 60/289,054 offenbarten Gegenstand in Beziehung steht.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der elektronischen Speicher und betrifft insbesondere den Aufbau und die Herstellung eines Polymerspeichers.
  • Hintergrund der Erfindung
  • Gegenwärtige Computerverarbeitungssysteme arbeiten auf Basis von binären Daten, wobei eine logische 1 durch einen hohen Spannungspegel (ungefähr Vcc, d. h. typischerweise 3,3 oder 5 Volt) und eine logische 0 durch einen niedrigen Spannungspegel (ungefähr Vss, d. h. typischerweise 0 Volt oder Masse) dargestellt sind. Konventionelle Speicherzellen mit wahlfreiem Zugriff, etwa dynamische (DRAM), funktionieren so, dass ein Zellenkondensator auf einen hohen Spannungspegel aufgeladen wird, um eine logische 1 zu speichern, und indem der Kondensator auf einen niedrigen Spannungspegel entladen wird, um eine logische 0 zu speichern. Während eines Auslesevorgangs bei einem DRAM wird die Spannung an einem Zellenkondensator in differenzieller Weise gegenüber einer Referenzspannung erfühlt bzw. erfasst, die zwischen Vcc, und Vss festgelegt ist, und anschließend wird abhängig von dem Ergebnis die Spannung aufbereitet, indem dann der volle Vcc oder Vss-Pegel zwischengespeichert wird. Daten aus der Zelle werden in ähnlicher Weise an die Peripherie und schließlich nach außerhalb des DRAM-Bauelements ausgegeben, indem diverse Eingangs/Ausgangs- (I/O) Leitungen auf ungefähr Vcc, oder Vss, gesteuert werden.
  • Die ständig zunehmende Nachfrage nach Speicherplatz erfordert, dass immer mehr Bits pro DRAM-Chip zur Erhöhung der Speicherkapazität gespeichert werden. Die Anzahl pro Bits pro DRAM-Chip kann erhöht werden, indem die DRAM-Zellen-Dichte (d. h. die Anzahl der Zellen pro gegebener Chipfläche) oder die DRAM-Zellen-Kapazität (d. h. die Anzahl der in jeder Zelle gespeicherten Bits) erhöht wird. Das Erhöhen der DRAM-Zellendichte erfordert das Entwickeln eines modernen Schaltungsentwurfs und von Herstellungsverfahren, um kleinere Zellen in dichteren Arrays anzuordnen, was zeitaufwendig ist und kostenintensive Photolithographieprozessanlagen erfordert. Wenn ferner DRAM-Zellen kleiner und die Arrays damit dichter werden, werden physikalische Bauteilaspekte, etwa die pro Kondensator gespeicherte Ladung, begrenzende Faktoren.
  • Die Speicherkapazität kann erhöht werden, sowohl für flüchtige Speicher, etwa DRAM-Speicher und nicht flüchtige Speicher, etwa Flash-Speicher, indem mehrere Bits pro Zelle gespeichert werden. In einer Vorgehensweise können mehr als die üblichen zwei Spannungspegel in dem Speichermechanismus einer Zelle bewahrt werden, wobei jeder Spannungspegel einen unterschiedlichen Datenwert repräsentiert. Es sei beispielsweise angenommen, dass für eine gegebene Zelle Daten als einer von vier zulässigen Spannungspegel gespeichert werden können. Eine Spannung von 0 Volt kann dann verwendet werden, um ein 2-Bit-Logikwort „00" zu repräsentieren, eine Spannung von ungefähr 1 Volt repräsentiert einen Logikwert „01", eine Spannung von ungefähr 2 Volt repräsentiert ein logisches „10" und eine Spannung von ungefähr 3 Volt repräsentiert ein logisches „11". Auf diese Weise kann ein MSB und ein LSB in einer einzelnen Zelle gespeichert werden. Die genauen Spannungen und die Anzahl der Spannungspegel, die verwendet werden, hängen von der gewünschten Gestaltung ab.
  • Die eigentliche Implementierung mehrwertiger Speicher führt zu einer Reihe von Problemen.
  • Beispielsweise haben Murotani et al. (1997, IEEE intemationale Festkörperschaltungskonferenz, Sammlung technischer Unterlagen, Seiten 74 bis 75, 1997) ein vierpegeliges Speicherbauelement vorgeschlagen, in welchem ein signifikantestes Bit (MSB) und ein am wenigsten signifikantes Bit (LSB) in einer einzelnen Zelle als Funktion der Kondensatorspannung gespeichert werden können. Das MSB wird erfasst, indem die gespeicherte Spannung gegenüber einer Referenzspannung abgefühlt wird, die im Wesentlichen halb so groß wie Ver ist. Nach dem Fühlen bzw. Erfassen des MSB wird dann das LSB gegenüber der halben V' mit einem Abstand von ungefähr 1/3 Vcc erfasst. Das Vorzeichen des Offset (+, –) hängt von dem MSB (1,0) ab.
  • Das Gewinnen eines geeignetes Fühlsignals in einem derartigen System erfordert nachteiligerweise, dass der Speicherkondensator eine große Kapazität aufweist, was wiederum zu einer großen Chipfläche führt, die von dem Speicherelement eingenommen wird, oder führt zu der Verwendung von Material mit großer dielektrischer Konstante beim Aufbau des Kondensators, oder führt möglicherweise zu einer Kombination aus diesen beiden Eigenschaften.
  • US 6,153,443 offenbart eine Speichereinrichtung, wie sie im Oberbegriff des Anspruchs 1 beschrieben ist. Darin wird ein Verfahren zum Herstellen eines magnetoresistiven Speichers mit wahlfreiem Zugriff beschrieben, wobei die Schaltung auf einem Substrat gebildet wird und eine dielektrische Schicht auf der Schaltung hergestellt wird, und wobei dann ein Graben in der dielektrischen Schicht hergestellt wird und die magnetische Speicherzelle dann in dem Graben ausgebildet wird, wobei die magnetische Speicherzelle mit der Schaltung gekoppelt wird.
  • DE 196 402 39 offenbart eine Speicherzelle mit einem Auswahltransistor und einem damit verbundenen Speicherkondensator. Der Speicherkondensator enthält ein Polymerspeicherdielektrikum mit speziellen ferroelektrischen Eigenschaften.
  • Es besteht ein Bedarf zum Bereitstellen einer effizienten Schaltung zum Einrichten einer Speicherung mit mehreren Werten unter effizienter Ausnutzung der Chipfläche.
  • Überblick über die Erfindung
  • Diese Aufgabe wird gelöst durch Ausführungsformen der vorliegenden Erfindung, wie sie in den Ansprüchen 1, 6 und 9 beschrieben sind. Eine Ausführungsform stellt ein Verfahren zur Herstellung einer Speicherzelle bereit, wobei das Verfahren umfasst: Bilden einer ersten Elektrode und Bilden eines Speicherelements auf der ersten Elektrode durch Selbstformierung. Das Speicherelement umfasst ein Polymer, das nur an der ersten Elektrode haftet und besitzt mehrere Widerstandswerte, die durch Einwirkung eines elektrischen Feldes auf das Polymer auswählbar sind. Es wird eine zweite Elektrode auf dem ersten Speicherelement gebildet.
  • Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein Speicherbauelement mit einem adressierbaren Array aus Transistoren und einer dielektrischen Schicht, die das Transistorarray bedeckt. Mehrere Kontakte sind durch die dielektrische Schicht hindurch in Richtung des Transistorarrays vorgesehen, wobei mindestens einige der Kontakte freiliegen. Speicherelemente sind zumindest auf einigen der Kontakte ausgebildet, wobei die Speicherelemente durch Selbstformierung gebildet werden, indem die Speicherelemente ein Polymer aufweisen, das nur an den Kontakten haftet, so dass die Speicherelemente nur auf den Kontakten und nicht auf der dielektrischen Schicht gebildet werden. Es ist eine gemeinsame Elektrode vorgesehen, die mit jedem der Speicherelemente in Kontakt ist.
  • Die weiteren Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung hervor, wenn die Beschreibung im Zusammenhang mit den begleitenden Zeichnungen studiert wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung eines Speicherchips, der gemäß einer Ausführungsform der vorliegenden Erfindung aufgebaut ist.
  • 2 ist eine perspektivische Ansicht eines Querschnitts eines Teils eines Speicherchips gemäß Ausführungsformen der vorliegenden Erfindung während einem Schritt des Fertigungsprozesses.
  • 3 ist eine Seitenansicht des Speicherarrays aus 2 während eines Schrittes des Herstellungsprozesses gemäß Ausführugsformen der vorliegenden Erfindung.
  • 4 zeigt den Aufbau aus 3 nach dem Abscheiden einer Barrierenschicht auf dem leitenden Pfropfen bzw. Kontaktelement gemäß Ausführungsformen der vorliegenden Erfindung.
  • 5 zeigt den Aufbau aus 4 nach dem Abscheiden einer Haftschicht auf der Barrierenschicht gemäß Ausführungsformen der vorliegenden Erfindung.
  • 6 zeigt den Aufbau aus 5 nach dem Abscheiden eines Polymerspeicherelements auf einem leitenden Kontakt, das durch Selbstformierung gemäß Ausführungsformen der vorliegenden Erfindung hergestellt ist.
  • 7 zeigt den Aufbau aus 6 nach dem Abscheiden einer gemeinsamen Elektrode über den Speicherelementen gemäß Ausführungsformen der vorliegenden Erfindung.
  • 8 ist eine schematische Darstellung des Selbstformierungsprozesses gemäß Ausführungsformen der vorliegenden Erfindung.
  • 9 zeigt eine schematische Querschnittsdarstellung einer Anordnung aus selbstformierten Leitungswegen gemäß Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung betrifft und löst Probleme, die mit der Ausbildung von Speicherzellen und Speichereinrichtungen verknüpft sind, wozu gehört, dass eine Mehrbit-Speicherzelle bereitgestellt wird, die die Chipdichte erhöht und die in effizienter Weise hergestellt werden kann. Die vorliegende Erfindung erreicht dies teilweise durch Vorsehen eines Speicherbauelements mit einem adressierbaren Array aus Transistoren, einer dielektrischen Schicht bzw. einer Dielektrikumschicht, die ein Transistorarray bedeckt, und mehreren Kontakten zu den Transistorarrays durch die dielektrische Schicht hindurch. Es werden Speicherelemente an den Kontakten durch einen Selbstformierungsprozess gebildet. Diese Speicherelemente enthalten in Ausführungsformen der Erfindung ein Material, das seinen Widerstand in Reaktion auf ein angelegtes elektrisches Feld ändert. In diesen Speicherelementen können mehrere Widerstandswerte ausgewählt und festgelegt werden. Die mehreren Widerstandswerte entsprechen den Mehrbitwerten in jeder Speicherzelle. Zu beispielhaften Materialien, die als die Speicherelemente eingesetzt werden, gehören polykonjugierte Polymere, Phtalozyanin und Porphyrine. Das Selbstformierungsverfahren zur Herstellung des Speicherbauelements stellt ein effizientes und elegantes Verfahren zum Herstellen eines kompakten Speicherbauelements mit Mehrbitspeicherzellen bereit.
  • In einem konventionellen DRAM-Speicherchip wird eine Ladung, die eine "0" oder eine „1" repräsentiert, in einem Speicherkondensator gespeichert, der auf einer Halbleiterscheibe hergestellt wird. Das Einbringen von Ladung in den Speicherkondensator wird durch einen FET gesteuert, der mit seinem Source-Anschluss mit einem Anschluss des Speicherkondensators verbunden ist und der mit seinem Drain selektiv mit einer Versorgungsspannung, beispielsweise Vss, verbunden ist. Der andere Anschluss des Speicherkondensators wird mit einer gemeinsamen Masse verbunden. Derartige Bauelemente und ihre Funktionsweise sind im Stand der Technik gut bekannt. Die Speicherkondensatoren, die FET's und die Verbindungen werden durch Photolithographie hergestellt, was ein teuer Prozess ist.
  • Das Speicherbauelement 10 der vorliegenden Erfindung umfasst eine Reihe von DRAM-Zellen 12, wobei jede DRAM-Zelle 12 einen Transistor 14 und ein Speicherelement 16 aufweist. In der dargestellten beispielhaften Ausführungsform sind insgesamt 16 DRAM-Zellen 12 vorgesehen. Der Fachmann erkennt jedoch, dass eine derartige Anordnung nur beispielhafter Natur zum Zwecke des Veranschaulichens ist. Es können Speicherbauelemente mit einer sehr viel größeren Anzahl an DRAM-Zellen in dem Speicherarray vorgesehen werden. Ein Spaltendecodierer 18 und ein Reihendecodierer 20 sind in dem Speicherchip vorgesehen, um die einzelnen Speicherzellen zu adressieren.
  • Ein RGA-Block 22 ist vorgesehen, um beispielsweise ein Registeradressensignal (RGA) während eines DMA-Datentransfers zu empfangen. Dieser Block bestimmt das Ziel für Daten und erzeugt eine dynamische RAM-Adresse, die die Steile der Daten innerhalb der Speicherzellen 12 angibt.
  • Jede der Speicherzellen 16 ist mit einem Anschluss einer gemeinsamen Elektrode 38 verbunden, und der andere Anschluss ist mit dem Transistor 14 in den einzelnen Speicherzellen 12 verbunden.
  • Die Schaltung des in 1 gezeigten Speicherbauelements ist lediglich beispielhafter Natur, da andere Schaltungsanordnungen eingesetzt werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. In derartigen Anwendungen sind die Speicherelemente, die typischerweise aus Speicherkondensatoren aufgebaut sind, durch Mehrbit-Widerstandsspeicherelemente der vorliegenden Erfindung ersetzt.
  • 2 zeigt eine Querschnittsperspektive eines Teils des Speicherchips entlang des Querschnitts III-III, jedoch ohne die Speicherelemente 16.
  • Ein beispielhafter FET ist auf einem p-Siliziumsubstrat 22 ausgebildet und das Transistorarray ist in und auf dem Substrat 22 hergestellt. Zu beachten ist, dass die Transistoren in dem Substrat 22 in 1 aus Gründen der Darstellung nicht gezeigt sind. Es sind nur die Kontakte 27 (oder leitende Pfropfen) dargestellt. Diese leitenden Pfropfen 27 erstrecken sich bis zu einer dielektrischen Schicht 33 und münden an einer Vertiefung 32. In der Praxis können die leitenden Pfropfen 27 ein beliebiges geeignetes leitendes Material, etwa Aluminium oder Kupfer aufweisen, um nur einige Beispiele zu nennen. In der nachfolgend beschriebenen Ausfühnrungsform wird jedoch angenommen, dass der leitende Pfropfen 27 Aluminium aufweist. Es ist eine Barrierenschicht 22 auf der Oberseite des leitenden Pfropfens 27 vorgesehen und diese wird nachfolgend detaillierter beschrieben. Die Barrierenschicht 30 umfasst ein Material, das eine Wechselwirkung zwischen dem leitenden Pfropfen 27 und einer Haftschicht verhindert, die über der Barrierenschicht 30 gebildet wird.
  • Eine gemeinsame Elektrode 38 bedeckt die Speicherzellen 12, obwohl die Elektrode in 1 nicht so dargestellt ist, dass sie die Zellen 12 bedeckt, um damit nicht die darunter liegende Struktur zu verbergen.
  • In 3 ist ein Querschnitt des Substrats 22 für die Herstellung der Transistoren und des Transistorarrays dargestellt. Es sind Source- und Drain-Gebiete 24, 26 zusammen mit einer Gateelektrode 28 in den Transistoren vorgesehen. Kontakte 25, 29, 27 sind so gezeigt, dass diese sich zu den diversen Elementen der Transistoren erstrecken. Eine Gatedielektrikumsschicht, etwa ein Siliziumoxid, ist mit dem Bezugszeichen 31 belegt. Wie in 3 gezeigt ist, erstrecken sich die leitenden Pfropfen 27 von beispielsweise einem Drain 26 und münden in einer Öffnung einer Vertiefung 32 in der dielektrischen Schicht 33. Zur Herstellung des Transistorarrays bis zu diesem Punkt kann eine konventionelle Verfahrenstechnologie eingesetzt werden.
  • Eine zuvor beschriebene Barrierenschicht 30 wird auf der Oberseite der leitenden Pfropfen 27 hergestellt, wie dies detailliert in 4 gezeigt ist. Die Barrierenschicht 30 umfasst ein Material, das eine Wechselwirkung zwischen dem Material des leitenden Pfropfens 27 und der Haftschicht oder dem Polymermaterial verhindert, das nachfolgend darüber abgeschieden wird. In Ausführungsformen der Erfindung, in denen der' leitende Pfropfen 27 aus Aluminium aufgebaut ist, kann die Barrierenschicht 30 beispielsweise Wolfram aufweisen. Es können auch andere Materialien, die zur Verwendung als eine Barrierenschicht geeignet sind, eingesetzt werden, ohne von dem Schutzbereich der Erfindung abzuweichen. Die Barrierenschicht 30 muss jedoch leitend sein.
  • Nach dem Abscheiden der Barrierenschicht 30 durch beispielsweise Dampfabscheidung bis zu einer Dicke von beispielsweise 100 Angstrom wird eine dünne Haftschicht 39 auf der Barrierenschicht 30 in einigen Ausführungsformen der vorliegenden Erfindung vorgesehen. Dies ist detailliert in 5 gezeigt. Die Auswahl für das Material der Haftschicht 39 wird so getroffen, dass die molekulare Schicht, die aus der Schicht 39 abgeschieden wird, auf der Haftschicht 39 und nicht auf der dielektrischen Schicht 33 haftet. Wenn beispielsweise angenommen wird, dass der leitende Pfropfen 27 Aluminium aufweist und die Barrierenschicht 30 Wolfram enthält, wie dies in der beispielhaften Ausführungsform der Fall ist, ist eine Haftschicht 39 aus Kupfer geeignet, um als eine Haftschicht für eine Reihe von unterschiedlichen molekularen Schichten, etwa Polymethylphenylazetylen oder Cupphtalozyanin, zu dienen. Somit hängt die spezielle Auswahl der dünnen Haftschicht 39 von der molekularen Schicht ab, die eingesetzt wird. Das selbstformierende Verfahren wird eingesetzt, um zu bewirken, dass die molekulare und polymere Schicht lediglich auf der Haftschicht 39 und nicht auf der dielektrischen Schicht 33 haftet. Dadurch werden die Speicherelemente an genau definierten Positionen auf den Kontakten, die eine Verbindung zu dem Transistorarray herstellen, angeordnet.
  • Wie nachfolgend detaillierter beschrieben ist, besitzen die speziellen Molekularschichten, die durch Selbstformierung in der vorliegenden Erfindung abgeschieden werden, die Eigenschaft, dass diese einen Widerstand aufweisen, der in Reaktion auf ein elektrisches Feld oder einen elektrischen Strom steuerbar einstellbar ist. Sobald ein spezieller Widerstandszustand festgelegt ist, behält das Speicherelement diesen Zustand für eine Zeitdauer bei, sofern der Widerstandswert nicht gelöscht wird.
  • Um die molekulare Schicht auf der Haftschicht 39 in selbstformierender Weise vorzusehen, wird in Ausführungsformen der Erfindung das Speicherarray oder das Speicherbauelement in einem relativ großen Volumen angeordnet, oder es wird eine Kammer oder ein kleines Volumen mit einem flüssigen Monomer bereitgestellt. Ein Monomergas wird auch in dem großen Volumen vorgesehen. Die Speicherzelle oder das Speicherbauelement wird in diese Kammer für eine gewisse Zeitdauer eingebracht, etwa 3 Stunden, und wird auf einem gewünschten Temperaturbereich gehalten, etwa bei ungefähr Raumtemperatur. Diese Werte sind lediglich beispielhaft, da andere Werte angewendet werden können, abhängig von den speziellen verwendeten Materialien.
  • Es können eine Reihe unterschiedlicher Materialien als die molekulare und polymere Schicht verwendet werden. In gewissen Ausführungsformen der Erfindung ist das Material ein konjugiertes Polymer. In gewissen anderen Ausführungsformen ist das Material ein Phtalozyanin. In weiteren Ausführungsformen der Erfindung ist das Material ein Poryphyrin. Diese Materialien sind in einem Artikel von einem der Erfinder der vorliegenden Anmeldung beschrieben mit dem Titel „Strukturelle Instabilität eindimensionaler Systeme als physikalisches Prinzip für die Funktion molekularer elektronischer Bauelemente", Journal für strukturelle Chemie, Band 40, Nr. 4, 1999 (Ju. H. Krieger).
  • Um das Polymer auf der Haftschicht abzuscheiden, stellt die vorliegende Erfindung ein selbstformierendes Verfahren bereit, in welchem das Speicherbauelement oder die Speicherzelle in einer großen Kammer angeordnet wird, wie in 8 gezeigt ist, in der ein Gasmonomer bereitgestellt wird. Es wird auch ein relativ kleines Volumen mit flüssigem Monomer 52 in der Kammer 50 angeordnet. In beispielhaften Ausführungsformen der Erfindung ist das Monomer Methylphenylazetylen. Die Polymerisierung erzeugt eine Polymerschicht des konjugierten Polymers, die an der Grenzfläche zwischen Gas und Festkörper stattfindet. Dies ermöglicht es, dass Polymerschichten aus einem Monomer auf einer nicht ebenen und komplexen Oberfläche gebildet werden, wobei dies in diesem Fall die Kontakte des Transistorarrays sind.
  • In der beispielhaften Ausführungsform eines Monomers aus Methylphenylazetylen wird eine konjugierte Polymerschicht aus Polymethylphenylazetylen erzeugt, wobei typischerweise eine Dicke von ungefähr 1000 Angstrom erreicht wird, nachdem die Speicherzelle oder das Speicherbauelement bei Raumtemperatur für ungefähr 3 Stunden in der Kammer 50 gehalten wurde. Die Schicht 35 ist in 6 gezeigt.
  • In anderen Ausführungsformen der Erfindung ist die gebildete Polymerschicht 35 ein Cupperphtalozyanin. In diesen Ausführungsformen ist das verwendete Monomergas Tetrazyanobenzen.
  • Diese Polymerschichten und Monomere sind lediglich beispielhafter Natur, da der Fachmann erkennt, dass andere Polymerschichten und Monomere zum Erzeugen derartiger Schichten verwendet werden können, ohne von dem Schutzbereich der Erfindung abzuweichen. Als Beispiele von polykonjugierten Polymeren, die in der vorliegenden Erfindung einsetzbar sind, seien die folgenden Substanzen genannt: Polyparaphenylen, Polyphenylphenylen, Polyanilin, Polythiophen oder Polypyrol.
  • Wie in 7 gezeigt ist, wird nach dem Abscheiden des Polymers durch Selbstformieren auf den leitenden Kontakten, die mit dem Transistorarray verbunden sind, eine gemeinsame Elektrode über jedem der Kontakte 35 gebildet. Die gemeinsame Elektrode 38 kann aus einem beliebigen geeigneten leitenden Material aufgebaut sein, etwa Aluminium, Wolfram, Gold, Kupfer, etc. Die gemeinsame Elektrode 38 kann beispielsweise durch Dampfabscheidung gebildet werden.
  • Sobald diese formiert sind, besitzen die Speicherzellen der vorliegenden Erfindung die Eigenschaft, dass diese unterschiedliche Widerstandswerte in Reaktion auf das Anlegen elektrischer Felder oder Ströme annehmen können. Beispielsweise kann durch ein geeignetes Anlegen eines Schreibstromes die Speicherzelle mit unterschiedlichen ausgewählten Widerstandswerten versehen werden. Beispielsweise können diese Widerstandswerte 300 Ohm, entsprechend einem „00"-Wert, ungefähr 400 Ohm entsprechend einem „01"-Wert und ungefähr 650 Ohm entsprechend einem „11"-Wert sein. Diese unterschiedlichen Widerstandswerte werden erreicht, indem unterschiedliche Schreibströme an die Speicherzelle angelegt werden. Zusätzlich zur Verwendung bei der Herstellung eines Speicherbauelements kann das selbstformierende Verfahren der vorliegenden Erfindung auch eingesetzt werden, um Verbindungsflächen und Wege mit einem reversibel einstellbaren Widerstand zu bilden. Wie beispielsweise in 9 gezeigt ist, wird ein Siliziumsubstrat 60 geätzt, um damit eine überhängende Rippe 62 bereitzustellen. Der Überhang kann durch konventionelle Verfahren, etwa anisotropes chemisches Ätzen oder Ionenstrahlabtragen hergestellt werden. Durch das Abscheiden einer Schicht 64 aus dem beispielhaften molekularen Verbundmaterial auf der Oberfläche werden mehrere elektrisch isolierte Wege erzeugt, ohne dass photolithographische Prozesse erforderlich sind. Derartige Leitungswege können neu Möglichkeiten eröffnen, um in selektiver Weise unterschiedliche Bauelemente auf einem Chip miteinander zu verbinden, da der Widerstand dieser Wege reversibel zwischen einem „Aus"-Zustand und einem „Ein"-Zustand umgeschaltet werden kann, indem ein externes elektrisches Feld angelegt wird oder ein elektrischer Strom in diesen Weg eingeprägt wird.
  • Die vorliegende Erfindung, wie sie zuvor beschrieben ist, stellt ein Speicherbauelement bereit, dass in effizienter Weise durch Selbstformierung hergestellt werden kann und damit Mehrbitspeicherzellen in einem konventionellen Transistorarray erzeugt. Dies erhöht die effektive Bitspeicherdichte eines Speicherbauelements. Das selbstformierende Verfahren ermöglicht es, dass Polymere der Speicherzellen in präziser Weise an jeweils den Kontakten des Transistorarrays angeordnet werden.
  • Obwohl die vorliegende Erfindung detailliert dargestellt und beschrieben ist, sollte beachtet werden, dass dies nur zum Zwecke der beispielhaften Darstellung erfolgt und nicht als Einschränkung zu verstehen ist, da der Schutzbereich der vorliegenden Erfindung lediglich durch die angefügten Patentansprüche beschränkt ist.

Claims (10)

  1. Speichervorrichtung mit: einem adressierbaren Transistorarray; einer das Transistorarray abdeckenden Dielektrikumschicht (33); mehreren Kontakten (25, 27, 29), die durch die Dielektrikumschicht zu dem Transistorarray verlaufen, wobei mindestens einige der Kontakte freiliegen; Speicherelementen (35) an mindestens einigen der Kontakte, wobei die Speicherelemente nur an den Kontakten und nicht auf der Dielektrikumschicht ausgebildet sind; einer gemeinsamen Elektrode (38), die mit jedem Speicherelement in Kontakt steht; dadurch gekennzeichnet, dass die Speicherelemente dadurch durch Selbstzusammenbau gebildet sind, dass die Speicherelemente ein Polymer aufweisen, das nur an den Kontakten haftet.
  2. Speichervorrichtung nach Anspruch 1, bei der die Kontakte ein erstes leitendes Material (27) aufweisen, das mit dem Transistor in Kontakt steht und durch die Dielektrikumschicht verläuft, wobei die Speicher elemente ein Material aufweisen, das den Widerstand in Reaktion auf ein angelegtes elektrisches Feld verändert.
  3. Speichervorrichtung nach Anspruch 1, bei dem das Material der Speicherelemente auf einen von mindestens drei unterschiedlichen Widerstandswerten eingestellt sein und auf diesem bleiben kann, wobei das Material die Eigenschaft des Haftens nur an den Kontakten und nicht an der Dielektrikumschicht aufweist, wobei das Material ein polykonjugiertes Polymer ist, wobei das Material ein polymeres Phthalocyanin ist, und wobei das Material ein polymeres Porphyrin ist.
  4. Speichervorrichtung nach Anspruch 3, bei der das polykonjugierte Polymer Polyparaphenylen, Polyphenylvenyen, Polyanilin, Polythiophen und/oder Polypyrrol ist.
  5. Speichervorrichtung nach Anspruch 2, bei der die Kontakte einen leitender Zapfen, der von dem Transistor in Richtung auf eine obere Fläche der Dielektrikumschicht verläuft, eine Sperrschicht (30) auf dem leitenden Zapfen und eine Haftvermittlerschicht (39) auf der Sperrschicht aufweist, und wobei der leitende Zapfen Aluminium aufweist, wobei der Selbstzusammenbau dadurch erfolgt, dass die Sperrschicht Wolfram aufweist und die Haftvermittlerschicht Kupfer oder eine Kupferlegierung aufweist.
  6. Verfahren zum Zusammenbauen einer Speichervorrichtung, mit folgenden Schritten: Ausbilden eines Transistorarray; Abdecken der Transistoren mit einer Dielektrikumschicht; Ausbilden von leitenden Kontakten durch die Dielektrikumschicht zu den Transistoren; Ausbilden von Speicherelementen mit mehreren wählbaren Widerstandswerten auf den leitenden Kontakten durch Selbstzusammenbau, wobei der Selbstzusammenbau dadurch erfolgt, dass die Speicherelemente ein Polymer aufweisen, das nur an den leitenden Kontakten haftet; und Ausbilden einer gemeinsamen Elektrode auf den Speicherelementen, die mit jedem Speicherelement verbunden ist.
  7. Verfahren nach Anspruch 6, bei dem der Schritt des Ausbildens von Speicherelementen das Aufbringen eines ersten Materials umfasst, das nur an den leitenden Elementen und nicht an der Dielektrikumschicht haftet, und wobei der Schritt des Ausbildens von leitenden Kontakten das Ausbilden eines leitenden Zapfens mit einem mit einem Transistor in Kontakt stehenden unteren Teil und einem oberen Teil, das Ausbilden der Sperrschicht auf dem oberen Teil des leitenden Zapfens und das Ausbilden einer Haftvermittlerschicht auf der Sperrschicht umfasst.
  8. Verfahren nach Anspruch 7, bei dem der Schritt des Ausbildens von Speicherelementen das Positionieren der Speichervorrichtung in einer ein flüssiges Monomer enthaltenden umschlossenen Kammer umfasst, wobei der Schritt des Ausbildens von Speicherelementen ferner das Positionieren der Speichervorrichtung in einer ein Monomergas enthaltenden umschlossenen Kammer umfasst, wobei es sich bei dem flüssigen Monomer und dem Monomergas um Methylphenylacetylen handelt und ein polykonjugiertes Polymer aus Polymethylphenylacetylen zum Ausbilden der Speicherelemente verwendet wird.
  9. Verfahren zum Ausbilden einer Speicherzelle mit folgenden Schritten: Ausbilden einer ersten Elektrode; Ausbilden eines Speicherelements auf der ersten Elektrode durch Selbstzusammenbau, wobei der Selbstzusammenbau dadurch erfolgt, dass die Speicherelemente ein Polymer aufweisen, das nur an der ersten Elektrode haftet und mehrere Widerstandswerte aufweist, die dadurch wählbar sind, dass das Polymer einem elektrischen Feld ausgesetzt wird; und Ausbilden einer zweiten Elektrode auf dem Speicherelement.
  10. Verfahren nach Anspruch 9, bei dem das Polymer ein polykonjugiertes Polymer ist, das Polyparaphenylen, Polyphenylvenyen, Polyanilin, Polythiophen und/oder Polypyrrol ist; und wobei das Polymer ein polymeres Phtahlocyanin ist oder wobei das Polymer ein polymeres Porphyrin ist.
DE60220912T 2001-05-07 2002-05-07 Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben Expired - Lifetime DE60220912T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28905401P 2001-05-07 2001-05-07
US289054P 2001-05-07
PCT/US2002/014236 WO2002091384A1 (en) 2001-05-07 2002-05-07 A memory device with a self-assembled polymer film and method of making the same

Publications (2)

Publication Number Publication Date
DE60220912D1 DE60220912D1 (de) 2007-08-09
DE60220912T2 true DE60220912T2 (de) 2008-02-28

Family

ID=23109830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60220912T Expired - Lifetime DE60220912T2 (de) 2001-05-07 2002-05-07 Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben

Country Status (7)

Country Link
US (2) US6855977B2 (de)
EP (1) EP1397809B1 (de)
JP (1) JP4886160B2 (de)
KR (1) KR100900080B1 (de)
CN (1) CN100403450C (de)
DE (1) DE60220912T2 (de)
WO (1) WO2002091384A1 (de)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6781868B2 (en) * 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
US6855977B2 (en) 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
CN1276518C (zh) 2001-05-07 2006-09-20 先进微装置公司 使用复合分子材料的浮置栅极存储装置
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
JP4731794B2 (ja) 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
US6844608B2 (en) 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
EP1434232B1 (de) 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Speicherzelle
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6847535B2 (en) 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6890790B2 (en) * 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
WO2004070789A2 (en) * 2003-02-03 2004-08-19 The Regent Of The University Of California Rewritable nano-surface organic electrical bistable devices
ATE418146T1 (de) * 2003-02-25 2009-01-15 Yeda Res & Dev Nanoskopische struktur und diese verwendende vorrichtung
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US20070042154A1 (en) * 2003-04-08 2007-02-22 Seagate Technology Llc Self-assembled monolayer enhanced DLC coatings
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
US6921912B2 (en) * 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7259039B2 (en) 2003-07-09 2007-08-21 Spansion Llc Memory device and methods of using and making the device
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
US7317521B2 (en) 2003-09-18 2008-01-08 Micron Technology, Inc. Particle detection method
US6852586B1 (en) * 2003-10-01 2005-02-08 Advanced Micro Devices, Inc. Self assembly of conducting polymer for formation of polymer memory cell
US7544966B2 (en) * 2003-12-03 2009-06-09 The Regents Of The University Of California Three-terminal electrical bistable devices
US20050162895A1 (en) * 2004-01-28 2005-07-28 Kuhr Werner G. Molecular memory arrays and devices
US6956761B2 (en) * 2004-03-10 2005-10-18 Micron Technology, Inc. Method to manufacture polymer memory with copper ion switching species
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
US7608855B2 (en) * 2004-04-02 2009-10-27 Spansion Llc Polymer dielectrics for memory element array interconnect
DE602005026797D1 (de) * 2004-04-29 2011-04-21 Zettacore Inc Erfahren dafür
US7750341B2 (en) * 2004-05-17 2010-07-06 The Regents Of The University Of California Bistable nanoparticle-polymer composite for use in memory devices
US7554111B2 (en) * 2004-05-20 2009-06-30 The Regents Of The University Of California Nanoparticle-polymer bistable devices
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
KR101258672B1 (ko) * 2004-10-22 2013-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
AU2005302518A1 (en) * 2004-10-28 2006-05-11 The Regents Of The University Of California Organic-complex thin film for nonvolatile memory applications
WO2006049261A1 (ja) 2004-11-08 2006-05-11 Waseda University メモリー素子及びその製造方法
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
KR100630437B1 (ko) * 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100691928B1 (ko) * 2005-09-16 2007-03-09 삼성전자주식회사 엠보싱 구조물에 의해 형성된 메모리 활성 영역을 포함하는유기 메모리 소자
KR100814031B1 (ko) * 2006-01-13 2008-03-17 한국과학기술원 폴리머 메모리 소자 및 이의 제조 방법
US20070196673A1 (en) * 2006-02-17 2007-08-23 Seagate Technology Llc Lubricative and protective thin film
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN100415508C (zh) * 2006-05-30 2008-09-03 浙江大学 一种高阻隔性自组装多层复合薄膜的制备方法
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100836759B1 (ko) * 2006-10-04 2008-06-10 삼성전자주식회사 유기 메모리 소자 및 그 형성 방법
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8483643B2 (en) 2009-01-29 2013-07-09 Panasonic Corporation Harmonic rejection mixer
FR2957925B1 (fr) * 2010-03-29 2012-04-13 Centre Nat Rech Scient Polymeres organometalliques monocouches, et procede de synthese

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012598B1 (de) 1970-04-02 1975-05-13
US3810127A (en) 1970-06-23 1974-05-07 Intel Corp Programmable circuit {13 {11 the method of programming thereof and the devices so programmed
JPS5589980A (en) 1978-11-27 1980-07-08 Nec Corp Semiconductor memory unit
US4267558A (en) 1979-01-05 1981-05-12 Texas Instruments Incorporated Electrically erasable memory with self-limiting erase
US4371883A (en) 1980-03-14 1983-02-01 The Johns Hopkins University Current controlled bistable electrical organic thin film switching device
US4652894A (en) 1980-03-14 1987-03-24 The Johns Hopkins University Electrical organic thin film switching device switching between detectably different oxidation states
JPS5864068A (ja) 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
US4677742A (en) 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
GB2160049B (en) 1984-05-28 1987-06-03 Suwa Seikosha Kk A non-volatile memory circuit
JPH0630394B2 (ja) 1984-10-31 1994-04-20 株式会社日立製作所 接合素子の製造方法
US5034192A (en) 1984-11-23 1991-07-23 Massachusetts Institute Of Technology Molecule-based microelectronic devices
US4631562A (en) 1985-05-31 1986-12-23 Rca Corporation Zener diode structure
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
US4727514A (en) 1986-02-11 1988-02-23 Texas Instruments Incorporated Programmable memory with memory cells programmed by addressing
US4834911A (en) 1986-08-25 1989-05-30 Electro-Organic Company Intrinsically conductive and semiconductive polymers, products formed with such polymers and methods of forming same
EP0268370B1 (de) 1986-10-13 1995-06-28 Canon Kabushiki Kaisha Schaltungselement
JPH0828000B2 (ja) 1987-05-27 1996-03-21 株式会社リコー 強誘電性高分子光メモリ−
AU2485788A (en) * 1987-07-28 1989-03-01 Maxdem, Inc. Electrically settable resistance device
JPH01100788A (ja) 1987-10-13 1989-04-19 Hitachi Ltd 半導体集積回路装置
US4839700A (en) 1987-12-16 1989-06-13 California Institute Of Technology Solid-state non-volatile electronically programmable reversible variable resistance device
US5440518A (en) 1991-06-12 1995-08-08 Hazani; Emanuel Non-volatile memory circuits, architecture and methods
US5136212A (en) 1988-02-18 1992-08-04 Canon Kabushiki Kaisha Electron emitting device, electron generator employing said electron emitting device, and method for driving said generator
US5208301A (en) * 1988-05-13 1993-05-04 Ohio State University Research Foundation Sulfonated polyaniline compositions, ammonium salts thereof, process for their preparation and uses thereof
US5196912A (en) 1988-10-28 1993-03-23 Casio Computer Co., Ltd. Thin film transistor having memory function and method for using thin film transistor as memory element
US5892244A (en) 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
JP2636035B2 (ja) 1989-02-27 1997-07-30 松下電器産業株式会社 強誘電性液晶組成物および強誘電性液晶表示装置
EP0418504B1 (de) 1989-07-25 1995-04-05 Matsushita Electric Industrial Co., Ltd. Speicherbauelement aus organischem Halbleiter mit einer MISFET-Struktur und sein Kontrollverfahren
US5206525A (en) 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
US5552627A (en) 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5272101A (en) 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5130380A (en) 1990-05-29 1992-07-14 Carew Evan B Conductive polymers
JPH0770731B2 (ja) 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5245543A (en) 1990-12-21 1993-09-14 Texas Instruments Incorporated Method and apparatus for integrated circuit design
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
FR2672158B1 (fr) 1991-01-24 1993-04-09 Commissariat Energie Atomique Capteur pour la detection d'especes chimiques ou de photons utilisant un transistor a effet de champ.
JP3224829B2 (ja) 1991-08-15 2001-11-05 株式会社東芝 有機電界効果型素子
GB9117680D0 (en) 1991-08-16 1991-10-02 Philips Electronic Associated Electronic matrix array devices
DE69232814T2 (de) 1991-08-19 2003-08-07 Energy Conversion Devices Inc Elektronisch löschbare, direkt überschreibbare multibit-einzelzellen-speicherelemente und aus diesen hergestellte anordnungen
US5563081A (en) 1992-03-23 1996-10-08 Rohm Co., Inc. Method for making a nonvolatile memory device utilizing a field effect transistor having a ferroelectric gate film
JP2822791B2 (ja) 1992-06-30 1998-11-11 日本電気株式会社 半導体装置
RU2071126C1 (ru) 1992-08-27 1996-12-27 Кригер Юрий Генрихович Запоминающий элемент
US6559469B1 (en) * 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
US5579199A (en) 1992-11-26 1996-11-26 Sharp Kabushiki Kaisha Non-volatile memory device and a method for producing the same
US5581111A (en) 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5818749A (en) 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
JPH07106440A (ja) 1993-10-04 1995-04-21 Hitachi Ltd 不揮発性半導体記憶装置及びそれを用いた応用システム
JP3467858B2 (ja) 1993-11-02 2003-11-17 ソニー株式会社 光電変換素子
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JP4278721B2 (ja) 1994-09-30 2009-06-17 テキサス インスツルメンツ インコーポレイテツド 高い逆降伏電圧を有するツェナーダイオード
JPH08222648A (ja) 1995-02-14 1996-08-30 Canon Inc 記憶装置
US5572472A (en) 1995-04-14 1996-11-05 Delco Electronics Corporation Integrated zener-zap nonvolatile memory cell with programming and pretest capability
NO952545D0 (no) 1995-06-23 1995-06-23 Opticon As Fremgangsmåte til skriving av data i et optisk minne
US5691935A (en) 1995-07-13 1997-11-25 Douglass; Barry G. Memory element and method of operation thereof
US5849403A (en) 1995-09-13 1998-12-15 Kabushiki Kaisha Toshiba Organic thin film device
DE69515876T2 (de) 1995-11-06 2000-08-17 St Microelectronics Srl Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
KR100275853B1 (ko) * 1996-03-08 2001-02-01 가나이 쓰도무 반도체장치 및 그 제조방법
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
DE19640239A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Speicherzelle mit Polymerkondensator
JP3349638B2 (ja) 1996-11-15 2002-11-25 シャープ株式会社 表示装置を駆動する方法および回路
US6461916B1 (en) 1997-03-28 2002-10-08 Hitachi, Ltd. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making the device
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
IL121312A (en) 1997-07-14 2001-09-13 Technion Res & Dev Foundation Microelectronic components, their manufacture and electronic networks containing them
JP3569112B2 (ja) * 1997-07-17 2004-09-22 株式会社東芝 半導体集積回路およびその製造方法
NO304956B1 (no) 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
SG77608A1 (en) 1997-10-03 2001-01-16 Inst Data Storage Improvements relating to optical memories using electron trapping material
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
EP1235227B1 (de) 1997-12-04 2004-08-25 Axon Technologies Corporation Programmierbare aggregierende Unterflächenmetallisierungsstruktur
US6693318B1 (en) * 1997-12-18 2004-02-17 Infineon Technologies North America Reduced diffusion of a mobile specie from a metal oxide ceramic
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
NO306529B1 (no) 1998-01-16 1999-11-15 Opticom As Transistor
EP1051745B1 (de) 1998-01-28 2007-11-07 Thin Film Electronics ASA Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
US6064589A (en) * 1998-02-02 2000-05-16 Walker; Darryl G. Double gate DRAM memory cell
JPH11312393A (ja) 1998-02-19 1999-11-09 Sanyo Electric Co Ltd 半導体メモリ装置の書き込み回路
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
WO2000048195A1 (en) 1999-02-12 2000-08-17 Board Of Trustees Operating Michigan State University Nanocapsules containing charged particles, their uses and methods of forming the same
US6459095B1 (en) 1999-03-29 2002-10-01 Hewlett-Packard Company Chemically synthesized and assembled electronics devices
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
FR2792761B1 (fr) 1999-04-21 2003-05-23 St Microelectronics Sa Dispositif de programmation d'une memoire non volatile electriquement programmable
US6047953A (en) 1999-04-27 2000-04-11 Jacob, Jr.; Eugene W. Diaphragm compression restrainer
US7042755B1 (en) * 1999-07-01 2006-05-09 The Regents Of The University Of California High density non-volatile memory device
JP4491870B2 (ja) 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
DE19959904C2 (de) 1999-12-11 2002-03-14 Edward William Schlag Verfahren und Vorrichtung zum Steuern eines elektrischen Stromes durch Biomoleküle
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
NO315728B1 (no) 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
US7194085B2 (en) 2000-03-22 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6449184B2 (en) 2000-06-19 2002-09-10 Matsushita Electric Industrial Co., Ltd. Method for driving semiconductor memory
US6403397B1 (en) 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
US7025277B2 (en) 2000-09-25 2006-04-11 The Trustees Of Princeton University Smart card composed of organic processing elements
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
JP4667594B2 (ja) 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2002230982A (ja) 2001-02-01 2002-08-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6919633B2 (en) 2001-03-07 2005-07-19 Hewlett-Packard Development Company, L.P. Multi-section foldable memory device
US6873540B2 (en) 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
US6781868B2 (en) 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
US6844608B2 (en) 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4731794B2 (ja) 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
US6855977B2 (en) 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
CN1276518C (zh) 2001-05-07 2006-09-20 先进微装置公司 使用复合分子材料的浮置栅极存储装置
US6436762B1 (en) * 2001-05-14 2002-08-20 Taiwan Semiconductor Manufactoring Company Method for improving bit line to capacitor electrical failures on DRAM circuits using a wet etch-back to improve the bit-line-to-capacitor overlay margins
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices

Also Published As

Publication number Publication date
EP1397809B1 (de) 2007-06-27
US20020163828A1 (en) 2002-11-07
WO2002091384A1 (en) 2002-11-14
JP2004527130A (ja) 2004-09-02
KR20040000453A (ko) 2004-01-03
KR100900080B1 (ko) 2009-06-01
US6855977B2 (en) 2005-02-15
CN1513184A (zh) 2004-07-14
US7295461B1 (en) 2007-11-13
JP4886160B2 (ja) 2012-02-29
CN100403450C (zh) 2008-07-16
DE60220912D1 (de) 2007-08-09
EP1397809A1 (de) 2004-03-17

Similar Documents

Publication Publication Date Title
DE60220912T2 (de) Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
DE602004005333T2 (de) Planarer polymer-speicherbaustein
DE10126578C2 (de) Verwendung von Molekül- bzw. Polymerschichten als Speicherelemente
DE112004001234T5 (de) Polymer-Speichervorrichtung
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE2041343B2 (de) Festwertspeicher mit einmaliger Einschreibemöglichkeit
DE102008034003A1 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
WO2006042828A1 (de) Nor- und nand-speicheranordnung von resistiven speicherelementen
DE112004001855T5 (de) Selbststrukturierende Anordnung eines leitenden Polymers zur Herstellung einer Polymerspeicherzelle
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE10355561A1 (de) Halbleiteranordnung mit nichtflüchtigen Speichern
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE102012105871A1 (de) Verstellbarer Mäanderlinienwiderstand
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE10212926A1 (de) Halbleiterspeicherzelle und Halbleiterspeichereinrichtung
WO2006029594A1 (de) Halbleiterspeicherbauelement
EP1635395A2 (de) Charge-trapping-Halbleiterspeicherbauelement mit Ladungshaftstellen-Speicherzellen
DE102005040557A1 (de) Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
EP1142019B1 (de) Schaltungsanordnung mit mindestens einem nanoelektronischen bauelement und verfahren zu deren herstellung
EP1307931B9 (de) Speicherelement und verfahren zum herstellen eines speicherelements
DE19549486C2 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102004030174A1 (de) Verfahren zur Herstellung magnetischer Direktzugriffsspeicher
DE102006008503A1 (de) Verfahren zur Herstellung von nichtflüchtigen Speicherzellen
DE4001872C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition