DE60221321T2 - Herstellungsverfahren einer HF-Induktivität - Google Patents

Herstellungsverfahren einer HF-Induktivität Download PDF

Info

Publication number
DE60221321T2
DE60221321T2 DE60221321T DE60221321T DE60221321T2 DE 60221321 T2 DE60221321 T2 DE 60221321T2 DE 60221321 T DE60221321 T DE 60221321T DE 60221321 T DE60221321 T DE 60221321T DE 60221321 T2 DE60221321 T2 DE 60221321T2
Authority
DE
Germany
Prior art keywords
layer
imd
segments
imd layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60221321T
Other languages
English (en)
Other versions
DE60221321D1 (de
Inventor
Randall Cha
Tae Jong Flemington Lobby B Lee
Alex See
Lap San Francisco Chan
Chua Chee Tee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Application granted granted Critical
Publication of DE60221321D1 publication Critical patent/DE60221321D1/de
Publication of DE60221321T2 publication Critical patent/DE60221321T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Description

  • Herstellungsverfahren einer HF-Induktivität
  • Technisches Gebiet
  • Diese Erfindung betrifft im Allgemeinen die Herstellung von integrierten mikroelektronischen Schaltkreisen, die passive Schaltkreiskomponenten hierin ausgebildet haben, und insbesondere einen derartigen Schaltkreis, der eine Induktivität hierin ausgebildet hat.
  • Stand der Technik
  • Es ist wohl bekannt, dass die Herstellung von mikroelektronischen Schaltkreisen, bei denen aktive und passive Komponenten monolithisch integriert sind, sowohl vom Standpunkt der Herstellungskostenreduzierung als auch vom Standpunkt der Herstellung eines Schaltkreises mit verbesserten Betriebscharakteristiken aus vorteilhaft ist. Beim Abwägen von Verfahren zur Ausbildung derartiger passiver Komponenten bereiten Induktivitäten jedoch größere Herausforderungen als sowohl elektrische Widerstände als auch kapazitive Widerstände. Für die Zwecke, für die sie benötigt werden, müssen mikroelektronische Induktivitäten sowohl eine hohe Induktivität (z.B. um den Stromverbrauch zu verringern) als auch einen hohen Qualitätsfaktor (Q-Faktor) haben. Der Qualitätsfaktor wird definiert als das Verhältnis der gespeicherten Energie zur verbrauchten Energie (Es/Ed) einer Vorrichtung, von dem gezeigt werden kann, dass es gleich mit Im(Z)/Re(Z) ist, dem Verhältnis des imaginären Teils der Impedanz Z und ihres reellen Teils. Im Allgemeinen ist der imaginäre Teil Im(Z) die Reaktanz der Vorrichtung, die bei einer Vorrichtung, die sowohl kapazitive als auch induktive Charakteristiken hat, durch die Differenz zwischen der induktiven Reaktanz und der kapazitiven Reaktanz bei der Betriebsfrequenz ϖ gegeben ist: Im(Z) = ϖL – 1/ϖC.
  • Der reelle Teil Re(Z) wird durch die Summe der Widerstandsverluste der Induktivität bestimmt, die wir einfach mir R bezeichnen können. Somit gilt: Q = (ϖL – 1/ϖC)/R.
  • Für eine Induktivität mit einem geringen oder keinem kapazitiven Anteil ist Q einfach ϖL/R.
  • Wenn die Induktivität als eine monolithische Struktur bei einer größeren integrierten Fertigung ausgebildet ist, beinhalten die kapazitiven Teile und Widerstandsteile Effekte auf Grund des Koppelns zwischen der Induktivität und ihrer Umgebung, d.h. parasitäre Effekte. Burghartz et al. ( U.S. Patent Nr. 6,054,329 ) offenbart eine spiralförmige und ringförmige mit Damaszenenstruktur versehene Induktivität, wobei die spiralförmige Induktivität eben ist, und die ringförmige Induktivität spiralförmig um einen ferromagnetischen Kern ausgebildet ist. Dow et al. ( U.S. Patent Nr. 5,478,773 ) sieht eine kupferplattierte, integrierte, ebene, spiralförmige Induktivität vor, wobei die Induktivität in einem quadratförmigen Bereich von 410 Mikrometer auf einer Seite enthalten ist, und eine Induktivität von 50 nH (Nanohenry) und einen Q-Faktor von 15 oder größer hat. Yu et al. ( U.S. Patent Nr. 5,793,096 ) offenbart eine Induktivitätsvorrichtung mit hierin eingebauten MOS Transistoren. Lowther ( U.S. Patent Nr. 5,717,243 ) offenbart eine spiralförmige Induktivität, die über einem Halbleitervorrichtungssubstrat ausgebildet ist. Der Q-Wert der Induktivität wird durch eine Ausbildung erhöht, bei der parasitäre Umfangsströme mittel Kanalführung durch dotierte Bereiche des Substrats beschnitten werden, wodurch ihr Widerstand verringert und der reelle Teil ihrer Impedanz abgesenkt wird. Abidi et al. ( U.S. Patent Nr. 5,539,241 ) sieht einen integrierten Schaltkreis mit einer energiespeichernden Induktivität vor, die monolithisch in einer Oxidschicht ausgebildet ist, welche auf einem Siliziumsubstrat liegt. Um parasitäre Kapazitäten zu verringern, ist eine Öffnung in dem Siliziumsubstrat unter der Induktivität ausgebildet und mit einem isolierenden Material gefüllt, um effektiv die Induktivität zu isolieren.
  • Herkömmliche ebene Induktivitäten leiden an mehreren Nachteilen, welche nachteilig sowohl ihre Induktivität als auch ihren Q-Faktor beeinflussen. Um eine hohe Induktivität zur Verfügung zu stellen, müssen sie eine große Anzahl von Windungen haben und bedecken einen entsprechend großen Bereich. Dies jedoch erzeugt sowohl beträchtliche parasitäre Kapazitäten als auch eine erhöhte Energiedissipation im darunterliegenden Substrat. Um Q zu erhöhen ohne L zu verringern, erfordert es eine Induktivität, die einen kleinen Bereich bei einer gegebenen Anzahl von Windungen abdeckt. Zusätzlich erzeugt eine ebene Spirale viel von ihrem Magnetfeld im Substrat, was entgegengesetzt gerichtete Felder induziert, welches die Induktivität der Spule verringert. Andererseits konzentriert eine helix- oder solenoidförmige Induktivität mehr von ihrem Magnetfeld in der Windungsformation, wodurch ihre induktiven Charakteristiken verbessert werden. Aus diesem Grund wäre eine helixförmige Induktivität, die einen kleinen Bereich einnimmt, eine optimale Ausbildung für eine Induktivität mit großem L und hohem Q.
  • Das Dokument US-A 5 610 569 offenbart eine Induktivitätsstruktur für eine mehrlagige Schaltkreisstruktur mit verringerter Größe und Verlusten, wobei die Induktivität weist leitende Segmente in vier Schichten aufweist, die miteinander durch vier Gruppen von Vias verbunden sind. Die Segmente der ersten und der zweiten Schicht sind parallel zueinander. Die Segmente der dritten und der vierten Schicht sind parallel zueinander. Die Segmente der ersten und zweiten Schicht verlaufen schräg bezüglich denen der dritten und vierten Schicht. Eine erste Gruppe von Vias verläuft von einem Ende der Segmente in der ersen Schicht zu dem korrespondierenden Ende der Segmente in der vierten Schicht, eine zweite Gruppe von Vias verläuft von dem anderen Ende der Segmente in der vierten Schicht zu dem korrespondierenden Ende der Segmente in der zweiten Schicht, eine dritte Gruppe von Vias verläuft von dem anderen Ende der Segmente in der zweiten Schicht zu den korrespondierenden Enden der Segmente in der dritten Schicht, eine vierte Gruppe von Vias verläuft von dem anderen Ende der Segmente in der dritten Schicht zu dem korrespondierenden Ende der Segmente in der ersten Schicht. Somit bilden die jeweiligen Gruppen paralleler leitender Streifen und leitender Viasäulen eine Windung, wobei benachbarte Windungen zwischen zwei vertikalen äußeren Schichten und zwei vertikalen inneren Schichten wechseln.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Ausbildung einer RF-Induktivität innerhalb eines minimalen Bereichs einer integrierten mikroelektronischen Konstruktion zur Verfügung zu stellen, die eine hohe Induktivität und einen hohen Qualitätsfaktor hat.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Ausbildung einer derartigen Induktivität zur Verfügung zu stellen, bei der ein minimales kapazitives Koppeln und wesentlich verringerter Übergang zwischen benachbarten Ebenen der Metallisierung vorliegen, wie solche, die in Zusammenhang mit Spulen und Verbindern stehen.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Ausbilden einer RF Induktivität mit minimaler Fläche auf eine Weise zur Verfügung zu stellen, das nicht das Ätzen von Ausbildungen mit großen Längenverhältnissen mit sich bringt.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Ausbilden einer RF Induktivität mit minimaler Fläche auf eine Weise zur Verfügung zu stellen, das einfach und effizient in laufende Herstellungsprozesse für mikroelektronische Schaltkreise eingefügt werden kann.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Windungsstruktur mit einer großen Induktivität und einem hohen Qualitätsfaktor zusammen mit erhöhter Einsatzflexibilität der Schaltkreisanordnung und einem entsprechend breiteren Bereich der Anwendbarkeit unter den Randbedingungen des Schaltkreisdesigns zur Verfügung zu stellen.
  • Die obigen Aufgaben der vorliegenden Erfindung werden mittels eines Verfahrens zur Ausbildung einer helixförmigen RF Induktivität mit Metall- oder Kupferdamaszenenwindungen realisiert, die in ihrer Breite von weit nach eng wechseln, wobei mehr Windungen ausgebildet und in dem gleichen Bereich aufgenommen werden können, wie bei einer gemäß dem Stand der Technik gefertigten helixförmigen Induktivität mit Windungen von gleichförmiger Breite. Besagtes Verfahren ist einfach durchzuführen mittels strategischen Anordnens von Metallen in unterschiedlichen intermetallischen dielektrischen (IMD) Ebenen bei einer integrierten mikroelektronischen Fertigung.
  • Beschreibung der Zeichnungen
  • 1 ist eine schematische Schnittansicht einer helixförmigen Induktivität, die gemäß dem Stand der Technik hergestellt wurde, welche die Anordnung ihrer Windungen zeigt.
  • 2 ist eine schematische Schnittansicht einer helixförmigen Induktivität, die gemäß einem ersten bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt wurde, welche die Anordnung ihrer Windungen zeigt und die Erhöhung der Anzahl besagter Windungen, die durch besagte Anordnung ermöglicht wird, aufzeigt.
  • 310 sehen eine schematische graphische Darstellung der Verfahrensschritte vor, die beim Ausbilden einer helixförmigen Induktivität gemäß einem ersten bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einbezogen sind.
  • 1116 sehen eine schematische graphische Darstellung der Verfahrensschritte vor, die beim Ausbilden einer helixförmigen Induktivität gemäß einem zweiten bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens mit einbezogen sind, wobei die helixförmigen Windungen mittels eines Kupferdamaszenenverfahrens ausgebildet werden.
  • Beschreibung der bevorzugten Ausführungsbeispiele
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind in Zusammenhang mit der Beschreibung der bevorzugten Ausführungsbeispiele, wie weiter unten dargelegt, ersichtlich. Die Beschreibung der bevorzugten Ausführungsbeispiele wird im Zusammenhang mit den begleitenden Figuren ersichtlich.
  • Erstes Ausführungsbeispiel: Metallwindungssegmente, kein Damaszenenverfahren
  • Zuerst Bezug nehmend auf die 1 und 2, ist hierin in einer schematischen Schnittansicht der wesentliche Unterschied zwischen der helixförmigen Ausbildung gemäß dem Stand der Technik (1) und dem der vorliegenden Erfindung (2) ersichtlich. In 1 sind unterbrochene, lineare Segmente der Windungen (1) der helixförmigen Induktivität, die gemäß dem Stand der Technik ausgebildet ist, entlang zwei intermetallischen dielektrischen (IMD) Schichten (2) und in einer Ebene mit diesen Schichten angeordnet. Die elektrische Kontinuität dieser Windungen wird durch verbindende Metallanschlüsse (3) erreicht, welche von einer IMD zur Anderen kreuzen, wobei jeder Anschluss ein Ende eines linearen Bereichs jeder Schicht kontaktiert. Die resultierende Ausbildung hat Windungen mit gleichförmiger Tiefe. In 2 ist in einer schematischen Schnittansicht die Anordnung der helixförmigen Windungen (4) der durch die vorliegende Erfindung vorgesehenen Induktivität zu sehen. Mittels Überlagerung einer IMD Schicht (5) und der Verwendung von Metallanschlüssen zweier unterschiedlicher Längen (6, 7), wobei ein Anschluss (6) zwischen einem oberen Windungssegment (4c) und einem unteren Windungssegment (4a) verläuft, und der andere Anschluss (7) zwischen einem mittleren Windungssegment (4b) und einem unteren Windungssegment (4a) verläuft, kann eine neue helixförmige Ausgestaltung mit Windungen alternierender Tiefe ausgebildet werden, welche die gleiche Anzahl von Windungen in einem kleineren Bereich oder alternativ eine größere Anzahl von Windungen in dem gleichen Bereich erzeugt, während die kapazitive Kopplung zwischen besagten Windungen verringert wird. Diese Gestalt und das neue Verfahren zur Ausbildung dieser Induktivität wird durch Bezugnahme auf die nächste Gruppe von Figuren offenbart.
  • Als nächstes Bezug nehmend auf 3, ist hierin in schematischer Form eine Mehrzahl etwa äquidistanter paralleler gerader Metallsegmente (10) dargestellt, die voneinander um einen Abstand D von etwa 0,25 μm (Mikrometer) gleichmäßig beabstandet sind, aber der Abstand D kann so groß gemacht werden, wie möglich, wobei besagte Segmente an einem Substrat (12) mittels Ablagerung durch eine erste gemusterte fotolithografische Maske unter Verwendung eines Verfahrens, wie der chemischen Gasphasenabscheidung (CVD), das aber auch derartige Herstellungsverfahren, wie Elektroplattieren oder Spin-on von Metall umfassen kann, ausgebildet wurden. Besagte Metallsegmente können auch unter Verwendung eines Kupferdamaszenenverfahrens ausgebildet werden, und die Details eines derartigen Verfahrens werden in einem zweiten bevorzugten Ausführungsbeispiel unter Bezugnahme auf die nachfolgenden Figuren in der Beschreibung besagten Ausführungsbeispiels offenbart. Es wird auch erkannt, dass der Abstand D zwischen den Segmenten von etwa 0,25 μm verkleinert werden kann, so lange er nicht gegen Abmessungen oder Randbedingungen des Designs verstößt. Die Segmente (10) haben eine Breite W, welche etwa 0,18 μm ist, eine Höhe H von zwischen etwa 4000 μm und 5000 μm und eine Länge von etwa ein paar Mikrometern, abhängig vom Schaltkreislayout und dem Routing. Es ist auch wichtig anzumerken, dass die relevanten Abmessungen, die zuvor spezifiziert wurden, als Ergebnis von Veränderungen der Technologie, dem Layout, der Natur der Metallschichten und der Abmessungen des Designs variieren können.
  • Als nächstes Bezug nehmend auf 4, ist hierin die Herstellung von 3 dargestellt, bei der eine erste intermetallische dielektrische (IMD) Schicht eines Materials mit einer niedrigen dielektrischen Konstante (low-K IMD) auf den Metallstegmenten (10) abgelagert (14) wurde, um ein minimales kapazitives Koppeln zwischen den Segmenten zu sicherzustellen, und dann mittels eines Verfahrens des chemisch-mechanischen Polierens (CMP) planarisiert wird, um die Metallsegmente freizulegen. Typischerweise kann ein dielektrisches Material wie FSG, HSQ, MSQ, SILK oder FLARE verwendet werden, wie auch ein beliebiges anderes, das unter diesen kommerziell erhältlichen Materialien gewählt wird, die Fachleuten auf dem Gebiet gut bekannt sind. Besagte dielektrische Schichten können mittels eines Verfahrens wie chemischer Gasphasenabscheidung (CVD) ausgebildet werden, und besagtes Verfahren wird bei der Ausbildung aller nachfolgenden IMD Schichten verwendet.
  • Als nächstes Bezug nehmend auf 5, ist hierin die Herstellung von 4 dargestellt, wobei eine zweite low-K dielektrische Schicht (16) bis zu einer Dicke zwischen 5000 μm und 8000 μm auf der ersten dielektrischen Schicht (14) abgelagert wurde, und dann unter Verwendung einer zweiten fotolithografischen Maske gemustert und geätzt worden ist, um eine Mehrzahl gleichmäßig beabstandeter Kanäle oder Gräben (18) äquidistant voneinander in einem Abstand D von etwa 0,25 μm (Mikrometer) auszubilden, aber dieser Abstand D kann vergrößert werden, wobei besagte Kanäle etwa eine Breite von 0,18 μm, eine Länge L von etwa einigen Mikrometern, abhängig von dem Schaltkreislayout und dem Routing, und eine Dicke gleich der Dicke besagter dielektrischer Schicht haben. Wie in der Figur ersichtlich, ist jeder der besagten Gräben über der ersten dielektrischen Schicht angeordnet mit den Metallsegmenten (10) dazwischen.
  • Als nächstes Bezug nehmend auf 6, ist hierin die Herstellung von 5 dargestellt, wobei eine Schicht aus Metall (20), das Cu oder Al oder ein anderer leitender Stoff sein kann, nun in jedem der Mehrzahl von Gräben, die in die zweite low-K intermetallische dielektrische Schicht geätzt sind, mittels eines Ablagerungsverfahrens wie, aber nicht beschränkt auf CVD, Spin-on von Metall oder Elektroplattieren, ausgebildet ist. Besagte Metallschicht, die hier nachfolgend der Oberflächen-Planarisierung mittels eines Verfahrens, wie beispielsweise chemisch-mechanischem Polierens (CMP), dargestellt ist, bildet lineare Segmente aus, entsprechend der Gestalt besagter geätzter Gräben.
  • Als nächstes Bezug nehmend auf 7, ist hierin die Herstellung von 6 dargestellt, wobei eine dritte low-K Schicht aus Dielektrikum (22) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert worden ist.
  • Als nächstes Bezug nehmend auf 8, ist hierin die Herstellung von 7 dargestellt, die nun unter Verwendung einer dritten fotolithografischen Maske gemustert und geätzt worden ist, um zwei Gruppen von zylindrischen Öffnungen oder Vias zu bilden, wobei eine Gruppe derselben (24) die dritte low-K dielektrische Schicht (22) durchdringt und an den gegenüberliegenden Enden der Metallsegmente (20) endet, die in der zweiten low-K dielektrischen Schicht ausgebildet sind, und die andere Gruppe derselben (26) durchdringt sowohl die dritte (22) als auch die zweite (16) low-K dielektrische Schichten und endet an gegenüberliegenden Enden der Metallsegmente (10), die in der ersten low-K dielektrischen Schicht ausgebildet sind. Beide Gruppen besagter Vias werden kann gleichmäßig mittels eines Verfahrens, wie CVD oder Elektroplattierens, mit Metall gefüllt, um leitende Verbindungen (28) zu den Metallsegmenten an ihren Enden zu bilden.
  • Als nächstes Bezug nehmend auf 9, ist hierin die Herstellung von 8 dargestellt, wobei eine Mehrzahl linearer Metallsegmente (30) durch eine vierte gemusterte fotolithografische Maske abgelagert worden ist, um dadurch eine Mehrzahl gleichförmig beabstandeter, paralleler Metallsegmente auf der dritten IMD Schicht auszubilden, wobei die Segmente jedoch nicht parallel zu den Metallsegmenten sind, die in der ersten IMD Schicht (10) oder der zweiten IMD Schicht (20) ausgebildet sind, sondern schräg relativ zu ihnen angeordnet sind. Besagte, neu ausgebildete lineare Metallsegmente (30) werden ausgebildet, wobei ihre Enden in elektrischem Kontakt mit den gefüllten Vias (24) und (26) sind, und in einem Winkel relativ zu unteren Segmenten (10) und (20) beabstandet sind, so dass sie nun eine helixförmige Windungsausbildung mit leitender Kontinuität ausbilden. Eine Reihe von Pfeilen (32) zeigt die Stromrichtung durch die unterschiedlichen Ebenen von Segmenten und ihre verbindenden Vias an.
  • Zum Schluss Bezug nehmend auf 10, ist hierin eine Draufsicht der Orientierung der Mehrzahl von schräg angeordneten Metallsegmenten (30) relativ zu den zwei Schichten aus Metallsegmenten (20) und (10) unter ihnen dargestellt. Wie aus der Geometrie der Ausgestaltung mit der Annahme, dass die Mittelsegmente (20) etwa in der Mitte zwischen den unteren Segmenten (10) angeordnet sind, abgeleitet werden kann, wird das Verhältnis zwischen der Länge L' jedes schrägen Segments (30), der Länge L jedes unteren (und mittleren) Segments und der Abstand D zwischen besagten unteren Segmenten gegeben durch: L'2 = L2 + (D/2)2.
  • Zweites bevorzugtes Ausführungsbeispiel: Kupferdamaszenen-Windungssegmente
  • Wenn die Metallsegmente, welche die helixförmige RF Induktivität der vorliegenden Erfindung aufweisen, aus Kupfer ausgebildet werden sollen, ist es oft vorteilhaft, sie mit einer Deckschicht versehenen Gräben auszubilden, wobei besagte Deckschicht als eine Barriere wirkt, um das Ausdiffundieren des Kupfers in die IMD Schichten zu verhindern. Derartige Ausgestaltungen werden Kupferdamaszenenformationen genannt, und die Methode ihrer Verwendung bei der Herstellung der helixförmigen Induktivität gemäß der vorliegenden Erfindung ist unter Bezugnahme auf die folgenden Figuren ersichtlich.
  • Zuerst Bezug nehmend auf 11, ist hierin ein schematisches Diagramm eines alternativen Verfahrens zu den in 3 und 4 vorgesehenen Schritten gezeigt, wobei die Metallsegmente der ersten Schicht der helixförmigen Windung nun gemäß einem Kupferdamaszenenverfahren ausgebildet werden. Bei dieser alternativen Verfahrensmethodik, die auch gemäß den Aufgaben und Verfahren der vorliegenden Erfindung ist, wird eine erste IMD Schicht (15) aus einem low-K dielektrischen Material, wie FSG, HSQ, MSQ, SILK oder FLARE, bis zu einer Dicke von zwischen 5000 μm und 8000 μm auf einem Substrat (12) abgelagert, und eine Mehrzahl äquidistanter, paralleler Gräben (11) werden in besagter Schicht durch eine gemusterte fotoresistente Schicht (nicht dargestellt) ausgebildet. Die Gräben sind in äquidistanten Abständen voneinander mit einem Abstand D von etwa 0,25 μm, aber besagter Abstand D der offenbarten Gräben kann vergrößert werden, wobei besagte Gräben eine Breite von 0,18 μm, eine Länge L von etwa ein paar Mikrometer, abhängig von dem Schaltkreislayout und der Dämpfung, und eine Dicke gleich der Dicke besagter dielektrischer Schicht haben. Besagte Gräben werden dann gleichförmig abgedeckt mit einer Barrierenschicht, die aus Ta/TaN oder Ti/TiN (9) ausgebildet werden könnte, um eine seitliche Kupferdiffusion und eine Kupferdiffusion nach unten zu verhindern.
  • Als nächstes Bezug nehmend auf 12a, ist hierin die Herstellung von 11 dargestellt, wobei eine Schicht aus Kupfer (19) nun mittels eines Verfahrens wie CVD über der ersten IMD Schicht (15) und den abgedeckten (9) Gräben (11) abgelagert worden ist.
  • Bezug nehmend auf 12b, ist hierin die Herstellung von 12a dargestellt, wobei die Kupferschicht (19) mittels eines Planarisierverfahrens, wie CMP, entfernt worden ist, wobei Kupferanschlüsse (21) in den abgedeckten Gräben zurückgelassen werden. Die resultierende Konstruktion wurde dann mit einer dünnen Schicht (20) aus einem Material wie SiN abgedeckt, welche sowohl als Barrierenschicht gegen eine Kupferdiffusion nach oben als auch als eine Ätzstoppschicht zur Verwendung während der Grabenausbildung in einer zweiten IMD Schicht, die nachfolgend auf besagter SiN Schicht und ersten IMD Schicht abgelagert wird, wirken wird.
  • Als nächstes Bezug nehmend auf 13, ist hierin eine zweite IMD Schicht (23) dargestellt, die aus dem gleichen low-K dielektrischen Material wie die erste IMD Schicht ausgebildet ist, wobei besagte zweite IMD Schicht auf der ersten IMD Schicht (15) abgelagert ist. Eine Reihe gleichmäßig beabstandeter, paralleler Gräben (25) wurde in besagter zweiter IMD Schicht (23) ausgebildet, die identisch in Abstand und Abmessung zu denen sind, welche in der ersten IMD Schicht ausgebildet wurden. Besagte Gräben werden durch eine gemusterte zweite fotoresistente Schicht (nicht dargestellt) unter Verwendung einer Ätzchemie ausgebildet, welche selektiert zwischen dem low-K dielektrischen Materiali besagter zweiter IMD Schicht und der SiN Barrierenschicht (20), die zuvor über besagter erster IMD Schicht ausgebildet wurde. Wie in der Figur ersichtlich ist, ist jeder besagter Gräben über der ersten dielektrischen Schicht zwischen den Metallsegmenten (10) hierin positioniert und durchdringt nicht besagte SiN Schicht.
  • Als nächstes Bezug nehmend auf 14, ist hierin die Herstellung von 13 dargestellt, wobei die Gräben abgedeckt, bedeckt mit einer Schicht aus Kupfer, planarisiert und bedeckt mit einer Schicht aus SiN (29) worden sind, in genau der Reihenfolge von Verfahrensschritten, die in der Beschreibung der 12a und 12b oben aufgezeigt worden sind. Die Kupferdamaszenensegmente sind schematisch gezeigt (30).
  • Als nächstes Bezug nehmend auf 15, ist hierin die Herstellung von 14 dargestellt, wobei eine dritte IMD Schicht (31) aus einer identischen Materialzusammensetzung und Abmessung nun über besagter zweiter IMD Schicht abgelagert worden ist. Besagte dritte IMD Schicht wurde nun unter Verwendung einer dritten fotolithografischen Maske gemustert und geätzt, um zwei Gruppen von zylindrischen Öffnungen oder Vias auszubilden, wobei eine Gruppe derselben (34) die dritte low-K dielektrische Schicht (31) durchdringt und an den gegenüberliegenden Enden der Damaszenensegmente (30) endet, die in der zweiten IMD Schicht ausgebildet sind, und die andere Gruppe derselben (36) sowohl die dritte (31) als auch die zweite (23) low-K IMD Schichten durchdringt und an gegenüberliegenden Enden der Damaszenensegmente (19) endet, die in der ersten low-K dielektrischen Schicht ausgebildet sind. Es ist wichtig anzumerken, dass die Ätzchemie die SiN Schicht von den Kupferdamaszenensegmenten entfernt, um einen leitenden Kontakt zwischen den metallgefüllten Vias und den besagten Kupferdamaszenen-Windungssegmenten zu ermöglichen. Beide Gruppen von besagten Vias werden dann mittels eines Verfahrens, wie CVD oder Elektroplattierens, konform mit Metall gefüllt, um leitende Verbindungen (38) zu den Metallsegmenten an ihren Enden zu bilden.
  • Als nächstes Bezug nehmend auf 16, ist hierin die Herstellung von 15 dargestellt, wobei eine vierte low-K IMD Schicht (40), die identisch zu der dritten low-K IMD Schicht ist, über besagter dritter low-K IMD Schicht ausgebildet worden ist. Unter Verwendung einer vierten fotoresistenten Schicht (nicht dargestellt) wird eine Mehrzahl gleichförmig beabstandeter, paralleler Gräben (42) in besagter vierter low-K IMD Schicht ausgebildet, deren Gräben jedoch nicht parallel zu den Kupferdamaszenensegmenten sind, die in der ersten IMD Schicht (15) oder der zweiten IMD Schicht (23) ausgebildet sind, sondern schräg zu ihnen angeordnet sind. Besagte Gräben werden dann mit einem Barrierenmaterial auf identische Weise wie in der Beschreibung von 11 aufgezeigt, abgedeckt, mit einer Schicht aus Kupfer bedeckt, planarisiert und mit einer Schicht aus SiN bedeckt, identisch dazu, wie in der Beschreibung der 12a und 12b aufgezeigt, wodurch eine Mehrzahl von Kupferdamaszenensegmente (42) ausgebildet wird. Besagte neu ausgebildete Kupferdamaszenensegmente (42) stehen mit ihren Enden in elektrischem Kontakt mit den oberen Enden der mit Metall gefüllten Vias (34) und (36), und sind in einem Winkel relativ zu den unteren Segmenten (20) und (30) beabstandet, so dass sie nun eine helixförmige Windungsausbildung mit leitender Kontinuität ausbilden. Eine Reihe von Pfeilen (45) zeigt die Stromrichtung durch die verschiedenen Ebenen von Segmenten und ihre verbindenden Vias an.

Claims (23)

  1. Verfahren zur Herstellung einer RF-Induktivität mit einem minimalen Bereich und einem hohen Q-Faktor, aufweisend: – Vorsehen eines Substrats; – Ausbilden einer Mehrzahl paralleler, äquidistanter linearer leitender Segmente auf besagtem Substrat unter Verwendung einer ersten gemusterten fotolithografischen Maske; – Ausbilden einer ersten Schicht aus intermetallischem Dielektrikum (IMD) Material über besagtem Substrat und leitenden Segmenten, wobei besagte Schicht besagte leitende Segmente abdeckt und gleichmäßig die Abstände zwischen ihnen füllt; – Planarisieren besagten ersten IMDs, um besagte lineare leitende Segmente freizulegen; – Ausbilden einer zweiten Schicht aus IMD Material auf besagter planarisierter erster Schicht aus IMD Material; – Mustern und Ätzen besagter zweiter Schicht aus IMD Material unter Verwendung einer zweiten gemusterten fotolithografischen Maske, um so eine Mehrzahl paralleler, äquidistanter Gräben auszubilden, die sich vertikal zur Oberfläche besagter erster IMD Schicht erstrecken, wobei besagte Gräben parallel zu und dimensional entsprechend zu den linearen leitenden Segmenten in der ersten IMD Schicht sind, und wobei jeder Graben zwischen einem Paar besagter in besagter erster IMD ausgebildeter leitender Segmente positioniert ist; – Ausbilden einer Mehrzahl paralleler leitender Segmente mittels Ablagerung leitenden Materials in besagten in besagter zweiter IMD Schicht ausgebildeter Gräben; – Planarisieren besagter zweiter IMD Schicht, die nun besagte abgelagerte leitende Materialsegmente enthält; – Ausbilen einer dritten IMD Schicht auf besagter planarisierter zweiter IMD Schicht; – Planarisieren besagter dritter IMD Schicht; – Ausbilden und Muster einer dritten fotolithografischen Maske auf besagter dritter IMD Schicht; – Ätzen besagter dritter IMD Schicht durch besagte dritte fotolithografische Maske, um so zwei Gruppen zylindrischer Durchgänge zu formen, wobei eine erste besagte Gruppe über gegenüberliegenden Enden der leitenden Segmente positioniert ist, die in der zweiten IMD Schicht ausgebildet sind, und sich vollständig durch besagte dritte IMD Schicht erstreckt, und die zweite besagte Gruppe über gegenüberliegenden Enden der Metallsegmente positioniert ist, die in der ersten IMD Schicht ausgebildet sind, und sich vollständig durch die dritte IMD Schicht und die zweite IMD Schicht erstreckt; – Ablagern leitender Anschlüsse in besagten Durchgangen, um besagte lineare leitende Segmente, die in besagten ersten und zweiten IMD Schichten ausgebildet sind, elektrisch zu kontaktieren; – Ausbilden und Mustern einer vierten fotolithografischen Maske über besagter dritter IMD Schicht; Ablagern einer Mehrzahl paralleler linearer leitender Materialsegmente auf besagter dritter IMD Schicht durch besagte gemusterte fotolithografische Maske, die schräg relativ zu den leitenden linearen Segmenten der ersten und zweiten IMD Schichten abgelagert sind, und wobei ein Ende jeder besagter linearer leitender Materialsegmente in elektrischem Kontakt mit einem mit leitenden Material gefüllten Durchgang einer der Gruppen von Vias ist, und das andere Ende besagter linearer leitender Materialsegmente in elektrischem Kontakt mit einem mit einem leitenden Material gefüllten Durchgang der anderen Gruppe besagter Durchgänge in besagter dritter IMD ist, und wobei besagte Ausbildung linearer leitender Materialsegmente dadurch einen kontinuierlichen elektrisch leitenden helixförmigen Pfad erzeugt.
  2. Verfahren nach Anspruch 1, wobei das leitende Material, das die leitenden Segmente bildet, die auf dem Substrat abgelagert sind, aus der Gruppe von Metallen ausgewählt ist, die Cu, Al, Ta und Au aufweist.
  3. Verfahren nach Anspruch 2, wobei die Metallsegmente mittels eines Verfahrens, wie chemischer Gasphasenabscheidung, Spin-on von Metall oder Elektroplattieren, abgelagert werden.
  4. Verfahren nach Anspruch 3, wobei die Metallsegmente eine Länge, Breite und Höhe haben, die design- und layoutabhängig ist, aber wobei eine Länge von etwa 1 oder 2 μm, eine Breite von etwa 0,18 μm und eine Höhe von zwischen 4000 und 5000 μm bei typischen Designs und Layouts akzeptabel sind.
  5. Verfahren nach Anspruch 1, wobei der Abstand zwischen den Metallsegmenten design- und layoutabhängig ist, aber wobei ein Abstand von etwa 0,25 μm bei typischen Designs und Layouts akzeptabel ist.
  6. Verfahren nach Anspruch 1, wobei die erste intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond, und mittels eines Verfahrens der chemische Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist, wobei die erste low-K IMD Schicht planarisiert wird mittels eines Verfahrens des chemisch-mechanischen Polierens (CMP).
  7. Verfahren nach Anspruch 1, wobei die zweite intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond, und mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist.
  8. Verfahren nach Anspruch 1, wobei die leitenden Materialien, die in den Gräben in besagter zweiter IMD abgelagert sind, aus der Gruppe von Metallen ausgewählt ist, die Cu, Al, Ta und Au aufweist.
  9. Verfahren nach Anspruch 1, wobei die zweite IMD Schicht planarisiert wird mittels eines Verfahrens des chemisch-mechanischen Polierens (CMP).
  10. Verfahren nach Anspruch 1, wobei das leitende Material besagter paralleler Segmente aus der Gruppe von Metallen ausgewählt ist, die Cu, Al, Ta und Au aufweist.
  11. Verfahren zur Herstellung einer RF Induktivität mit Kupfer-Damaszenenleitenden Windungen, hohem Q und minimalem Bereich, aufweisend: – zur Verfügung stellen eines Substrats; Ausbildens auf besagtem Substrat einer ersten intermetallischen dielektrischen (IMD) Schicht; – Ausbilden in besagter erster IMD Schicht einer Mehrzahl paralleler, äquidistanter linearer Gräben unter Verwendung einer ersten gemusterten fotolithografischen Maske; – Ausbilden von leitenden Segmenten mit einer Kupferdamaszenenstruktur in besagten Gräben; – Ausbilden einer ersten Barrieren/Ätzstoppschicht über besagter erster IMD Schicht; – Ausbilden einer zweiten IMD Schicht über besagter erster Barrieren/Ätzstoppschicht; – Mustern und Ätzen besagter zweiter IMD Schicht unter Verwendung einer zweiten fotolithografischen Maske, um eine Mehrzahl paralleler äquidistanter Gräben auszubilden, die sich vertikal zur Oberfläche besagter erster Barrieren/Ätzstoppsicht erstrecken, wobei besagte Gräben auch parallel zu und dimenstional entsprechend der nun kupferdamaszenengefüllten linearen Gräben sind, die in der ersten IMD Schicht ausgebildet sind, und wobei jeder Graben in besagter zweiter IMD Schicht über und zwischen einem Paar besagter Kupferdamaszenen-Metallsegmente positioniert ist; – Ausbilden einer Mehrzahl paralleler Kupferdamaszenensegmenten in besagten in besagter zweiter IMD Schicht ausgebildeten Gräben; – Ausbilden einer zweiten Barrieren/Ätzstoppschicht über besagter zweiter IMD Schicht; – Planarisieren besagter dritter IMD Schicht; Ausbilden und Mustern einer dritten fotolithografischen Maske auf besagter dritter IMD Schicht; – Ätzen besagter dritter IMD Schicht durch besagte dritte fotolithografische Maske, um so zwei Gruppen zylindrischer Durchgänge zu bilden, wobei eine Gruppe über einander gegenüberliegenden Enden der Kupferdamaszenensegmente positioniert ist, die in der zweiten IMD Schicht ausgebildet sind, und sich vollständig durch besagte dritte IMD Schicht und durch besagte zweite Barrieren/Ätzstoppschicht über besagter zweiter IMD Schicht erstreckt, und die zweite Gruppe über einander gegenüberliegenden Enden der Kupferdamaszenensegmenten positioniert ist, die in der ersten IMD Schicht ausgebildet sind, und sich vollständig durch besagte dritte IMD Schicht, besagte zweite Barrieren/Ätzstoppschicht, besagte zweite IMD Schicht und besagte erste Barrieren/Ätzstoppsicht erstreckt; – Ablagern leitender Anschlüsse in besagten Durchgängen, um besagte Kupferdamaszenensegmente in besagten ersten und zweiten IMD Schichten elektrisch zu kontaktieren; Ausbilden einer vierten IMD Schicht über besagter dritter IMD Schicht; Ausbilden und Mustern einer vierten fotolithografischen Maske über besagter vierter IMD Schicht; – Ausbilden einer Mehrzahl von etwa äquidistanter paralleler Gräben, die relativ zu besagten in besagten ersten und zweiten IMD Schichten ausgebildeten Kupferdamaszenensegmenten schräg angeordnet sind, in besagter vierter IMD Schicht mittels Ätzens durch besagte gemusterte vierte fotolithografische Maske; – Ausbilden von Kupferdamaszenensegmenten in besagten Gräben, wobei ein Ende jedes Kupferdamaszenensegments in elektrischem Kontakt mit einem leitergefüllten Durchgang einer der Gruppe von Durchgängen ist, und das andere Ende besagten linearen Metallsegments in elektrischem Kontakt mit einem leitergefüllten Durchgang der anderen Gruppe von Durchgängen ist, die in besagter dritter IMD Schicht ausgebildet ist, wobei besagte Ausbildung linearer Kupferdamaszenensegmente einen kontinuierlichen elektrisch leitenden helixförmigen Pfad erzeugt.
  12. Verfahren nach Anspruch 1 oder 11, wobei die erste intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond ist, und mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist.
  13. Verfahren nach Anspruch 11, wobei besagte in besagter erster IMD Schicht ausgebildete Gräben eine Länge, Breite und Höhe haben, die design- und layoutabhängig ist, aber wobei eine Länge von etwa 1 oder 2 μm, eine Breite von etwa 0,18 μm und eine Höhe von zwischen 4000 und 5000 μm bei typischen Designs und Layouts akzeptabel sind.
  14. Verfahren nach Anspruch 13, wobei der Abstand zwischen besagten Gräben design- und layoutabhängig ist, aber wobei ein Abstand von etwa 0,25 μm bei typischen Designs und Layouts akzeptabel ist.
  15. Verfahren nach Anspruch 11, wobei die Kupferdamaszenensegmente in besagten Gräben ausgebildet sind, die in besagten ersten, zweiten und vierten IMD Schichten gemäß den folgenden Schritten ausgebildet sind, aufweisend: – konformem Ablagern einer Barrieren/Decklagen-Schicht in den Gräben unter Verwendung eines Verfahrens wie CVD, die aus einem für die Kupferdiffusion undurchlässigen Material gebildet ist; – Ausbilden einer Kupferschicht über besagter IMD Schicht, wobei besagte Kupferschicht gleichmäßig besagte mit einer Decklage versehenen Gräben füllt und die Oberfläche besagter IMD Schicht bedeckt; – Planarisieren besagter kupferbedeckten IMD Schicht mittels eines Verfahrens des chemisch-mechanischen Polierens (CMP), um dadurch besagte Kupferschicht zu entfernen, aber Kupferanschlüsse zurückzulassen, die in besagten mit einer Decklage versehenen Gräben verbleiben.
  16. Verfahren nach Anspruch 15, wobei die Barrieren/Decklagen-Schicht als eine Schicht aus entweder Ta/TaN, Ta-Si-N oder Ti/TiN gebildet ist.
  17. Verfahren nach Anspruch 1 oder 11, wobei die zweite intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond ist, und mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist.
  18. Verfahren nach Anspruch 1 oder 11, wobei besagte in besagter zweiter intermetallischer dielektrischer (IMD) Schicht ausgebildete Gräben geätzt sind, um eine Länge, Breite, Trennung und Höhe zu haben, die design- und layoutabhängig ist, aber wobei eine Länge von etwa 1 oder 2 μm, eine Breite von etwa 0,18 μm, eine Trennung von etwa 0,25 μm und eine Höhe von zwischen 4000 und 5000 μm bei typischen Designs und Layouts akzeptabel sind.
  19. Verfahren nach Anspruch 1 oder 11, wobei die dritte intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond ist, und mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist.
  20. Verfahren nach Anspruch 1 oder 11, wobei das leitende Material, das in besagten Durchgangen abgelagert ist, aus der Gruppe von Metallen ausgewählt ist, die Cu, Al, Ta und Au aufweist.
  21. Verfahren nach Anspruch 1 oder 11, wobei die dritte IMD Schicht mittels eines Verfahrens des chemisch-mechanischen Polierens planarisiert wird.
  22. Verfahren nach Anspruch 1 oder 11, wobei die vierte intermetallische dielektrische (IMD) Schicht eine Schicht aus einem low-K dielektrischen Material ist, gewählt aus einem einer Gruppe kommerziell erhältlicher Materialien, wie FSG, HSQ, MSQ, FLARE und Black Diamond ist, und mittels eines Verfahrens der chemischen Gasphasenabscheidung (CVD) bis zu einer Dicke von zwischen 5000 μm und 8000 μm abgelagert ist.
  23. Verfahren nach Anspruch 1 oder 11, wobei jeder der Mehrzahl paralleler Gräben, die durch besagte vierte fotolithografische Maske gebildet sind, eine Länge L' hat, die in Zusammenhang mit der Länge L der leitenden Segmente steht, die in den ersten und zweiten IMD Schichten ausgebildet sind, und dem Zwischenebenenabstand D zwischen besagten leitenden Segmenten gemäß dem geometrischen Verhältnis: L'2 = L2 + (D/2)2.
DE60221321T 2001-05-31 2002-05-29 Herstellungsverfahren einer HF-Induktivität Expired - Fee Related DE60221321T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US867561 2001-05-31
US09/867,561 US6387747B1 (en) 2001-05-31 2001-05-31 Method to fabricate RF inductors with minimum area

Publications (2)

Publication Number Publication Date
DE60221321D1 DE60221321D1 (de) 2007-09-06
DE60221321T2 true DE60221321T2 (de) 2008-04-10

Family

ID=25350030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60221321T Expired - Fee Related DE60221321T2 (de) 2001-05-31 2002-05-29 Herstellungsverfahren einer HF-Induktivität

Country Status (5)

Country Link
US (1) US6387747B1 (de)
EP (1) EP1267391B1 (de)
AT (1) ATE368296T1 (de)
DE (1) DE60221321T2 (de)
SG (1) SG103858A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US7148553B1 (en) * 2001-08-01 2006-12-12 Davies Robert B Semiconductor device with inductive component and method of making
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
FR2833411B1 (fr) * 2001-12-11 2004-02-27 Memscap Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP3827314B2 (ja) * 2003-03-17 2006-09-27 Tdk株式会社 インダクティブデバイスの製造方法
US6716693B1 (en) * 2003-03-27 2004-04-06 Chartered Semiconductor Manufacturing Ltd. Method of forming a surface coating layer within an opening within a body by atomic layer deposition
KR100577016B1 (ko) * 2003-11-05 2006-05-10 매그나칩 반도체 유한회사 반도체 소자의 rf 인덕터 제조 방법
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
US7399696B2 (en) * 2005-08-02 2008-07-15 International Business Machines Corporation Method for high performance inductor fabrication using a triple damascene process with copper BEOL
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20090085704A1 (en) * 2007-10-01 2009-04-02 Infineon Technologies Austria Ag Chip inductor
US10593449B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Magnetic inductor with multiple magnetic layer thicknesses
US10607759B2 (en) 2017-03-31 2020-03-31 International Business Machines Corporation Method of fabricating a laminated stack of magnetic inductor
US10597769B2 (en) 2017-04-05 2020-03-24 International Business Machines Corporation Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor
US10347411B2 (en) 2017-05-19 2019-07-09 International Business Machines Corporation Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement
US11289365B2 (en) * 2019-11-07 2022-03-29 Qualcomm Incorporated Air gap underneath passive devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5478773A (en) 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US5610569A (en) * 1996-01-31 1997-03-11 Hughes Electronics Staggered horizontal inductor for use with multilayer substrate
US5717243A (en) 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
JP2000515323A (ja) * 1996-07-18 2000-11-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド エッチングストップを用いて互い違いの配線を生成する集積回路
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
KR100211030B1 (ko) 1996-12-21 1999-07-15 정선종 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6187647B1 (en) * 1999-10-12 2001-02-13 Lucent Technologies Inc. Method of manufacturing lateral high-Q inductor for semiconductor devices
US6309922B1 (en) * 2000-07-28 2001-10-30 Conexant Systems, Inc. Method for fabrication of on-chip inductors and related structure

Also Published As

Publication number Publication date
ATE368296T1 (de) 2007-08-15
SG103858A1 (en) 2004-05-26
EP1267391A1 (de) 2002-12-18
US6387747B1 (en) 2002-05-14
DE60221321D1 (de) 2007-09-06
EP1267391B1 (de) 2007-07-25

Similar Documents

Publication Publication Date Title
DE60221321T2 (de) Herstellungsverfahren einer HF-Induktivität
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE10232642A1 (de) Integrierte Transformatoranordnung
DE102011088715A1 (de) Integrierter Transformator
DE102011006454B4 (de) Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE102011084014A1 (de) Integrierte Schaltungen mit Magnetkerninduktoren und Verfahren zum Herstellen derselben
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE102014019191B4 (de) Verbindungsanordnung mit spannungsreduzierender Struktur und Verfahren zu ihrer Herstellung
DE10392479T5 (de) Spiralförmige Induktionsspule und Übertrager
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102010037426A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016110425B4 (de) Halbleitertransformator
DE102018121480B4 (de) Halbleiterstruktur mit darin integriertem Induktor
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE10240405B4 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE112019007552B4 (de) Techniken zum herstellen integrierter induktoren und zugehörige halbleitervorrichtungen, elektronische systeme und verfahren
DE102007024041A1 (de) Speicher, Anordnung von Kondensatorelementen und Verfahren zum Herstellen einer Anordnung
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102015107974A1 (de) Induktivität und Verfahren zur Bildung einer Induktivität
DE102019009260B3 (de) Halbleiter-packaging-vorrichtung mit einer abschirmstruktur und verfahren zum herstellen einer entsprechenden vorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee