DE60307172T2 - Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen - Google Patents

Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen Download PDF

Info

Publication number
DE60307172T2
DE60307172T2 DE60307172T DE60307172T DE60307172T2 DE 60307172 T2 DE60307172 T2 DE 60307172T2 DE 60307172 T DE60307172 T DE 60307172T DE 60307172 T DE60307172 T DE 60307172T DE 60307172 T2 DE60307172 T2 DE 60307172T2
Authority
DE
Germany
Prior art keywords
network device
default values
memory
interface
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60307172T
Other languages
English (en)
Other versions
DE60307172D1 (de
Inventor
Wen-Chen Tseng
Hsin-Min Yung-He City Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Application granted granted Critical
Publication of DE60307172D1 publication Critical patent/DE60307172D1/de
Publication of DE60307172T2 publication Critical patent/DE60307172T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
    • H04L41/082—Configuration setting characterised by the conditions triggering a change of settings the condition being updates or upgrades of network functionality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Description

  • HINTERGRUND DER ERFINDUNG
  • FACHGEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Netzwerkeinrichtung, welche eine Vorrichtung zum selektiven Konfigurieren der Netzwerkeinrichtung unter Verwendung eines mehrfach beschreibbaren und löschbaren Speicherbauteils (EEPROM) aufweist. Im einzelnen ist die Netzwerkeinrichtung ausgelegt, dynamische Konfigurationseinstellungen in der EEPROM-Schnittstelle zu verwenden, was die Flexibilität erhöht, weniger Beschränkungen aufweist und eine kostengünstige Alternative darstellt.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Es sind viele Arten von Netzwerkeinrichtungen notwendig, damit ein Netzwerk geeignet funktioniert. Diese Netzwerkeinrichtungen bestehen aus Chips, wobei mit diesen Chips die Steuerung und Überwachung von Daten durch die Netzwerkeinrichtung ermöglicht wird. Chip-Anbieter können vorab einige Register-Voreinstellungswerte innerhalb einer Netzwerkeinrichtung festlegen, wie etwa innerhalb eines Vermittlungs-/Netzknoten-Chips, um eine kostengünstige Vermittlungs- und Netzknoten-Anwendung bereitzustellen. Das bedeutet, dass es für System-Integratoren nicht notwenig ist, die internen Register-Voreinstellungswerte zu ändern, um ein arbeitsfähiges System aufzubauen. Die zuvor konfigurierten Chips ermöglichen es, dass die Netzwerkeinrichtungen für den größten Anteil der System-Integratoren eingerichtet sind und schnell funktionieren.
  • Es kann sein, dass in einigen Fällen diese voreingestellten Register-Voreinstellungswerte für manche System-Integratoren nicht geeignet sind. Demnach sollten die Chip-Anbieter Verfahren bereitstellen, mit denen die System-Integratoren einige Registerwerte ändern können, anstatt dass sie die Voreinstellungswerte verwenden müssen. Manche Chip-Anbieter stellen eine Mikroprozessor-Schnittstelle (SPI, I2C oder PCI) bereit, um die System-Integratoren in die Lage zu versetzen, sämtliche beschreibbaren Register zu ändern. Allerdings erhöhen die auf den Chip-Baugruppen eingebauten Mikroprozessoren die Systemkosten und werden von manchen Anwendern nicht benötigt.
  • Ein anderes alternatives Verfahren, um den Anwender in die Lage zu versetzen, die Voreinstellungswerte zu ändern, besteht darin, eine EEPROM-Schnittstelle bereitzustellen (EEPROM = mehrfach beschreibbarer und löschbarer Speicherbauteil). Mit einer EEPROM-Schnittstelle kann ein System-Integrator einige Register-Voreinstellungswerte unter Verwendung eines sehr kostengünstigen EEPROM-Bauteils ändern.
  • In der Druckschrift US-A-5,794,033 ist ein Verfahren zum erneuten Programmieren einer Hardware-Logik offenbart, welche ein EEPROM-Bauteil einschießt. Viele Chip-Anbieter haben eine EEPROM-Schnittstelle für eine kostengünstige Vermittlungs- und Netzknoten-Anwendung bereitgestellt.
  • In 1 ist ein Beispiel eines kostengünstigen, vorprogrammierten EEPROM-Bauteils gezeigt, der verwendet wird, um einige Voreinstellungswerte eines Netzwerk-Vermittlungs-/Netzknoten-Chips zu ändern. Wenn das externe Steuersignal (RESET) in einen inaktiven Zustand übergeht, startet der Netzwerk-Vermittlungs-/Netzknoten-Chip damit, über ein Download der Inhalte des EEPROM-Bauteils einige seiner Register-Voreinstellungswerte zu ändern. Nachdem die Download-Phase beendet wurde, beginnt der Netzwerk-Vermittlungs-/Netzknoten-Chip mit seinem normalen Betrieb.
  • Wenn das RESET-Signal in den inaktiven Zustand übergeht, startet der Netzwerk-Vermittlungs-/Netzknoten-Chip damit, von einem externen EEPROM-Bauteil Daten automatisch abzurufen. Viele der Netzwerk-Vermittlungs-/Netzknoten-Chips werden Daten von der EEPROM-Adresse 00h (Daten von dem ersten Eintrag) abrufen, und in einer Aufeinanderfolge die anderen Daten abrufen. Um einige der Register-Voreinstellungswerte zu ändern oder um die Chip-Konfiguration einzustellen, stellt der Chip-Anbieter einen Registersatz bereit (ein Teil einer Chip-Registerdatei), der von dem EEPROM-Bauteil heruntergeladen werden kann. Jeder Eintrag des EEPROM-Bauteils ist vorab festgelegt und wird direkt auf einen oder mehrere Einträge eines Registersatzes innerhalb des Netzwerk-Vermittlungs-/Netzknoten-Chips abgebildet, wie es in 2 beschrieben wird.
  • Allerdings können in diesem Szenario zwei wesentliche Nachteile auftreten. Zunächst kann es von verschiedenen System-Integratoren erwünscht sein, unterschiedliche Register zu ändern. Ferner ist es für die System-Integratoren nicht notwendig, sämtliche heruntergeladenen Register zu konfigurieren. Selbst wenn die System-Integratoren es lediglich wünschen, einige der Chip-herunterladbaren Register zu konfigurieren, ist es jedoch nach wie vor notwendig, in das EEPROM-Bauteil sämtliche Inhalte der herunterladbaren Registersätze einzuschreiben. An zweiter Stelle sei erwähnt, dass einige Register-Voreinstellungswerte des Netzwerk-Vermittlungs-/Netzknoten-Chips über eine Mikroprozessor-Schnittstelle veränderbar sind, allerdings sind sie nicht über das EEPROM-Bauteil herunterladbar. In diesem Fall liegt für den System-Integrator die einzige Möglichkeit darin, einen Mikroprozessor auf dem PCB aufzubauen, anstatt ein sehr kostengünstiges EEPROM-Bauteil zu verwenden.
  • Demnach besteht ein Bedarf hinsichtlich eines Mechanismus und eines Prozesses, welche mit einer Netzwerkeinrichtung verwendet werden, und welche einen System-Integrator es gestatten, Änderungen hinsichtlich Voreinstellungswerte der Netzwerkeinrichtung durchzuführen, wobei dies nicht kostenaufwendig oder mühsam ist. Zusätzlich besteht auch ein Bedarf hinsichtlich eines Mechanismus, um lediglich bestimmte Voreinstellungswerte an einer Netzwerkeinrichtung zu ändern, und zwar ohne die Einschränkungen, die bei den aus dem Stand der Technik bekannten Prozessen und Einrichtungen auferlegt werden. Ebenso besteht ein Bedarf hinsichtlich eines Systems, welches mehrere Eingänge verwendet, um Änderungen der Voreinstellungswerte der Netzwerkeinrichtung zu ermöglichen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der Erfindung liegt darin, die Nachteile der zuvor beschriebenen herkömmlichen Netzwerkeinrichtungen und Verfahren zu überwinden. Die vorliegende Erfindung stellt einen neuen Ansatz für Anbieter von Chips und Netzwerkkomponenten dar, um unter Verwendung eines kostengünstigen EEPROM-Bauteils System-Integratoren eine dynamische Konfiguration bereitzustellen. Mit dieser Lösung haben die System-Integratoren die Flexibilität, innerhalb einer Netzwerkeinrichtung die Voreinstellungswerte von sämtlichen konfigurierbaren Registern zu ändern, wie etwa innerhalb eines Vermittlungs-/Netzknoten-Chips oder innerhalb von Komponenten auf einer PC-Baugruppe. Eine Netzwerkeinrichtung wird in der Lage sein, entweder über das kostengünstige EEPROM-Bauteil oder über eine Mikroprozessor-Schnittstelle die Konfigurations-Einstellungen zu aktualisieren.
  • Diese und andere Aufgaben der vorliegenden Erfindung werden mit einem Verfahren und mit einer Netzwerkeinrichtung gemäß den beiliegenden Patentansprüche 1 bis 13 gelöst, und sie werden in der nachfolgenden Beschreibung der bevorzugten Ausführungsformen beschrieben, oder sie werden von der nachfolgenden Beschreibung der bevorzugten Ausführungsformen ersichtlich sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Damit die vorliegende Erfindung auf einfache Weise verstanden und leicht ausgeführt werden kann, werden nun zum Zwecke der Darstellung und nicht als Einschränkung bevorzugte Ausführungsformen in Verbindung mit den nachfolgenden Figuren beschrieben:
  • 1 zeigt eine Netzwerkeinrichtung, welche über eine Schnittstelle mit einem EEPROM-Bauteil gekoppelt ist;
  • 2 zeigt die Art und Weise, wie die Inhalte des EEPROM-Bauteils unter Verwendung der Chip-Register-Zuordnung in die Registerdatei abgebildet werden;
  • 3 zeigt eine Ausführungsform der vorliegenden Erfindung, bei welcher das EEPROM-Bauteil eine dynamische Konfiguration aufweist;
  • 4 zeigt einen Prozess des Veränderns der Voreinstellungswerte eines Beispiels des Systems der vorliegenden Erfindung;
  • 5 zeigt eine Netzwerkeinrichtung ohne eine EEPROM-Schnittstelle, welche bei einer Ausführungsform der vorliegenden Erfindung anwendbar ist;
  • 6 zeigt eine Netzwerkeinrichtung mit einer EEPROM-Schnittstelle gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 7 zeigt die Inhalte des EEPROM-Bauteils, welches in einer Ausführungsform. der vorliegenden Erfindung verwendet wird; und
  • 8 zeigt einen Prozess des Veränderns der Voreinstellungswerte eines Beispiels der Netzwerkeinrichtung der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung ist auf das Abändern der Inhalte des in einer Netzwerkeinrichtung verwendeten EEPROM-Bauteils zu einem Satz von Konfigurationsanweisungen anstatt lediglich auf das Abändern von Konfigurationswerten gerichtet. Jede Konfigurationsanweisung kann aus einem Adressen-Index und seinem entsprechenden erwünschten Wert aufgebaut sein. Anstatt des ursprünglichen direkten Zuordnungsverfahrens wird ein indirekter Zuordnungsmechanismus verwendet, um die Inhalte des EEPROM-Bauteils zu ihren entsprechenden Registern innerhalb des Netzwerk-Vermittlungs-/Netzknoten-Chips zuzuordnen. Außerdem sollte eine Kopfzeile, die mit einem speziellen Schlüsselwert und einer Gesamtanzahl der Konfigurationsanweisungen eingekapselt ist, in dem ersten Eintrag des EEPROM-Inhaltes eingeschrieben sein. Diese Kopfzeile ist als Identifizierer während eines EEPROM-Downloadzyklus ausgelegt. Eine Ausführungsform der vorliegenden Erfindung ist in 3 dargestellt.
  • Um diese flexible Konfigurationsvorrichtung zu erzielen, sollte die Netzwerkeinrichtung einschließlich solch eines Vermittlungs-/Netzknoten-Chips innerhalb des Chips eine eingebaute Schaltung (welche in diesem Beispiel Konfigurations-Anweisungs-Interpretierer CII genannt wird) aufweisen, um Konfigurationsanweisungen zu interpretieren. Wenn das RESET-Signal in seinen inaktiven Zustand übergeht, beginnt der CII des Netzwerk-Vermittlungs-/Netzknoten-Chips damit, die Kopfzeile (den ersten Eintrag) von dem externen EEPROM-Bauteil automatisch abzurufen, wodurch der Schlüssel erzielt wird. Wenn der Schlüsselwert nicht mit der innerhalb der Netzwerkeinrichtung zuvor festgelegten Nummer übereinstimmt, zeigt dies an, dass es nicht notwendig ist, irgendeinen Voreinstellungswert des Chips zu ändern, und die Download-Abfolge kann abgebrochen werden. Wenn der Schlüsselwert mit der zuvor festgelegten Nummer übereinstimmt, ruft der CII von dem EEPROM-Bauteil kontinuierlich Konfigurationsanweisungen ab und ändert die entsprechenden (in dem Adressen-Index der Konfigurationsanweisung definierten) Register-Voreinstellungswerte, und zwar indem die Anweisungen interpretiert werden. Dieser Prozess wird so lange wiederholt, bis sämtliche Anweisungen vollständig heruntergeladen sind. Da die Anzahl der Voreinstellungswerte, welche aktualisiert werden müssen, von dem Start bestimmt wird, ist zusätzlich die Zeit, welche benötigt wird, um die Aktualisierung durchzuführen, geringer als die Zeit bei einer äquivalenten Aktualisierung, die mit den Verfahren und Systemen aus dem Stand der Technik durchgeführt wird.
  • Dieser zuvor beschriebene Prozess ist in 4 dargestellt. In diesem Beispiel prüft der Prozess ständig, um zu sehen, ob sich das RESET-Signal in seinem inaktiven Zustand befindet. Sobald sich das RESET-Signal in seinem inaktiven Zustand befindet, wird die Kopfzeile des EEPROM-Bauteils ausgelesen. Ein Schlüssel wird bestimmt und mit der zuvor festgelegten Nummer innerhalb des Chips verglichen. Wenn eine Übereinstimmung existiert, werden Anweisungen von dem EEPROM-Bauteil ausgelesen, und die entsprechenden Register-Voreinstellungswerte werden geändert. Wenn die unmittelbar vorhergehende Anweisung, welche gerade ausgelesen wurde, die letzte Anweisung war, endet in diesem Beispiel der Prozess. Wenn die frühere Anweisung nicht die letzte Anweisung war, wird die nächste Anweisung von dem EEPROM-Bauteil ausgelesen, und es werden die Voreinstellungswerte des entsprechenden Registers geändert.
  • Mit dieser neuen Konfigurationsanweisung hinsichtlich des EEPROM-Inhaltes ist es für Anbieter der Netzwerkeinrichtung nicht notwendig, einen zuvor festgelegten herunterladbaren Satz bereitzustellen. Darüber hinaus kann ein System-Integrator ein kostengünstigeres EEPROM-Bauteil verwenden, um jedweden herunterladbaren Register-Voreinstellungswert zu ändern. Der System-Integrator kann entscheiden, in welchen Registern er die Voreinstellungswerte ohne zu viele Einschränkungen ändern möchte. Zusätzlich kann auch der System-Integrator entscheiden, wie viele Register er ändern möchte. Demnach kann ein EEPROM-Bauteil mit niedrigerer Kapazität in einem Fall verwendet werden, wenn nur wenige geänderte Register-Voreinstellungswerte vorliegen.
  • Das EEPROM-System und Verfahren, welches zuvor beschrieben wurde, erhöht die Einsatzflexibilität der Netzwerkeinrichtungen im Vergleich zu Einrichtungen ohne EEPROM-Schnittstelle. Ein Abschnitt einer Netzwerkeinrichtung ohne solch einer EEPROM-Schnittstelle ist schematisch in 5 dargestellt. Die Netzwerkeinrichtung dieses Beispiels ist eine kostengünstige Vermittlungsstelle, die verwendet werden kann, um eine Hochgeschwindigkeits-Vermittlung durchzuführen, wobei die Vermittlungsstelle Paket-Zwischenspeicher, Sende-/Empfangseinrichtungen, Medien-Zugriffssteuerungen, Adressen-Management-Steuerungen und nicht-sperrende Vermittlungs-Steuerungen aufweist. Andere Konfigurationen sind möglich und die vorliegende Erfindung ist nicht auf die in 5 dargestellte Netzwerkeinrichtung beschränkt. Da die Netzwerkeinrichtung für kostenempfindliche ungeführte Märkte ausgelegt ist und lediglich eine kostengünstige Mikrosteuerung erfordert, um die Einrichtung zu initialisieren und zu konfigurieren, ist die Verwendung des zuvor beschriebenen EEPROM-Bauteils zum Einstellen von Konfigurationseinstellungen aus praktischer Sicht äußerst attraktiv.
  • Die Bereiche von solch einer in 5 dargestellten Netzwerk-Schalteinrichtung weisen einen Media-Independent-Interface (MII)-Managementabschnitt und einen Serial-Peripheral-Interconnect (SPI)-Schnittstellenabschnitt auf. Die Einrichtung sendet und empfängt Daten durch diese Schnittstellen und kommuniziert mit der Register-Schnittstelle, um eine Registerdatei auszulesen und einzuschreiben. Wenn eine Netzwerkeinrichtung lediglich die Mikroprozessor- Schnittstellen aufweist, verringert dies, wie zuvor dargelegt, die Einsatzflexibilität und kann die Kosten erhöhen.
  • Alternativ hierzu kann die Einrichtung eine EEPROM-Schnittstelle aufweisen. Bereiche von solch einer Netzwerkeinrichtung sind in 6 gezeigt. Im Hinblick auf die Einrichtung gestattet dies, dass die Voreinstellungswerte der Netzwerkeinrichtung unter Verwendung von entweder der EEPROM-Schnittstelle oder der SPI-Schnittstelle aktualisiert werden können. In einer bevorzugten Ausführungsform kann die Netzwerk-Vermittlungseinrichtung nicht gleichzeitig in dem EEPROM-Modus und in dem SPI-Modus existieren. Die Einzel-Modus-Operation erfordert nicht die Auflösung von widersprüchlichen Anweisungen für die Registerdatei, was auftreten kann, wenn beide Modi betriebsbereit wären.
  • Hinsichtlich der zuvor dargelegten Ausführungsform der Netzwerkeinrichtung ist ein Beispiel einer Konfiguration der EEPROM-Inhalte in 7 dargestellt. Der erste Eintrag in dem EEPROM-Bauteil enthält einen Schlüssel, der die Operation des EEPROM-Bauteils bestimmt. Der erste Eintrag kann ebenso einen Geschwindigkeits-Auswahlbit enthalten und eine Gesamtanzahl der Einträge in dem EEPROM-Bauteil bereitstellen. Als nächstes wird eine Adressenzahl mit einer speziellen Nummer bereitgestellt, die für eine Änderungsseite und andere Nummern vorgesehen ist, welche eine Offset-Adresse darstellen. In diesem Beispiel kann die Daten-Eintragsnummer eine der vier Nummern sein: 1 für einen 8-/16-Bitwert, 2 für einen 24-/32-Bitwert, 3 für einen 40-/48-Bitwert und 4 für einen 56-/64-Bitwert, wobei der zuletzt genannte Bitwert ein Maximum darstellt. Die Daten folgen jeder Adressenkennzeichnung.
  • Im allgemeinen liegt die Netzwerkeinrichtung nicht gleichzeitig in dem EEPROM- und in dem Mikroprozessor-Modus vor. Demnach wird zu Beginn bestimmt, welcher Modus für diese Netzwerkeinrichtung angewandt wird, nachdem das RESET-Signal in seinen inaktiven Zustand übergeht. Es ist notwendig, einen anderen Steuer-Sockelstift (der STRAP-Pin genannt werden kann) zu haben, um anzuzeigen, welcher Konfigurations-Modus ausgewählt ist. Dieser Prozess ist in 8 dargestellt.
  • In 8 prüft die Netzwerkeinrichtung, um zu Bestimmen, ob das RESET-Signal in seinen inaktiven Zustand gesetzt wurde. Wenn dies der Fall ist, wird ein Steuer-Sockelstift (Control-Pin) ausgelesen, um zu bestimmen, ob entweder die EEPROM-Schnittstelle oder die SPI-Schnittstelle ausgewählt ist. Wenn der Control-Pin anzeigt, dass die SPI-Schnittstelle ausgewählt ist, wartet die Netzwerkeinrichtung auf einen Mikroprozessor, um die Register über die SPI-Schrittstelle zu konfigurieren. Wenn andererseits die EEPROM-Schnittstelle ausgewählt ist, werden die übrigen Prozess-Verfahrensschritte ausgeführt. Diese Verfahrensschritte sind ähnlich zu den in 4 gezeigten Verfahrensschritten, und ihre Beschreibung muss nicht wiederholt werden.
  • Wenn der EEPROM-Modus ausgewählt ist, ist der Netzwerkchip ein MASTER und das externe EEPROM-Bauteil ein SLAVE. Das heißt, sämtliche Steuersignale werden von dem Chip zu dem EEPROM-Bauteil geführt. In solch einem Modus sind alle Register in der Netzwerkeinrichtung konfigurierbar. Wenn der Mikroprozessor-Modus ausgewählt ist, ist die Netzwerkeinrichtung ein SLAVE und der externe Mikroprozessor ist ein MASTER. Das heißt, sämtliche Steuersignale werden von dem Mikroprozessor zu dem Chip geführt. Alle Register in der Netzwerkeinrichtung sind konfigurierbar und lesbar.
  • Da der EEPROM-Modus und der Mikroprozessor- oder SBI-Modus nicht gleichzeitig existieren, ist es in diesem Beispiel möglich, dass die EEPROM-Schnittstelle und die SPI-Schnittstelle gemeinsam die gleichen Pins nutzen, um die Anzahl der Pins gering zu halten. Diese gemeinsame Nutzung der Pins ist ein anderer Kostenvorteil der Netzwerkeinrichtung gemäß der vorliegenden Erfindung.
  • Demnach hat die Netzwerkeinrichtung gemäß der vorliegenden Erfindung viele Vorteilen gegenüber den aus dem Stand der Technik bekannten Einrichtungen. Die Netzwerkeinrichtung gestattet es einem System-Integrator, Änderungen hinsichtlich Voreinstellungswerten der Netzwerkeinrichtung durchzuführen, wobei dies nicht kostenaufwendig oder mühsam ist. Zusätzlich können nur bestimmte Voreinstellungswerte an einer Netzwerkeinrichtung geändert werden, ohne dass die Einschränkungen auftreten, die mit den aus dem Stand der Technik bekannten Prozessen und Einrichtungen auferlegt werden. Ebenso gestattet die Netzwerkeinrichtung die Verwendung von mehreren Eingängen, um ein Abändern der Voreinstellungswerte der Netzwerkeinrichtung zu ermöglichen.
  • Eine Konfiguration der Erfindung ist bei einer Ausführungsform auf einem Halbleitersubstrat, wie etwa Silizium, mit geeigneten Halbleiter-Herstellungstechniken ausgeführt und basiert auf einem Schaltungs-Layout, was auf der Basis der zuvor beschriebenen Ausführungsformen für einen Fachmann ersichtlich ist. Ein Fachmann hinsichtlich der Bauweise und Herstellung von Halbleiterprodukten ist in der Lage, die unterschiedlichen Module, Schnittstellen und Bauteile etc. der vorliegenden Erfindung auf einem einzelnen Halbleitersubstrat basierend auf der architektonischen Beschreibung, die zuvor diskutiert wurde, zu implementieren. Ebenso fällt in den Umfang der Erfindung, die offenbarten Elemente der Erfindung in diskreten elektronischen Bauteilen zu implementieren, wodurch der Vorteil hinsichtlich der funktionellen Aspekte der Erfindung, und zwar ohne eine Maximierung der Vorteile durch die Verwendung eines einzelnen Halbleitersubstrats, ermöglicht wird.
  • Obwohl die Erfindung auf der Basis dieser bevorzugten Ausführungsformen beschrieben wurde, ist es für den Fachmann ersichtlich, dass bestimmte Modifikationen, Variationen und alternative Konstruktionen nahe liegen, während sie innerhalb des Umfanges der Erfindung fallen. Um die Reichweite und die Grenzen der Erfindung zu bestimmen, sei von daher auf die beigefügten Patentansprüche verwiesen.

Claims (13)

  1. Verfahren zum Konfigurieren von Voreinstellungswerten einer Netzwerkeinrichtung, wobei die Netzwerkeinrichtung in einem Mikroprozessor-Modus oder in einem Speicher-Modus vorliegt, wobei das Verfahren die folgenden Verfahrensschritte aufweist: a) Bestimmen, ob die Voreinstellungswerte über eine Mikroprozessor-Schnittstelle oder eine Speicher-Schnittstelle erhalten werden, wobei die Mikroprozessor-Schnittstelle und die Speicher-Schnittstelle gemeinsam die gleichen Sockelstifte nutzen; b) wenn bestimmt wird, dass die Voreinstellungswerte über die Speicher-Schnittstelle erhalten werden: Ausführen der folgenden Verfahrensschritte: b1) Empfangen einer Kopfzeile von einem Speicher über die Speicher-Schnittstelle; b2) Bestimmen von der Kopfzeile, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss; b3) Abrufen von zumindest einer Konfigurationsanweisung von dem Speicher, wenn beim Verfahrensschritt des Bestimmens bestimmt wird, dass die Netzwerkeinrichtung aktualisiert werden muss; b4) Interpretieren der zumindest einen Konfigurationsanweisung; und b5) Ändern eines Register-Voreinstellungswertes der Voreinstellungswerte entsprechend der interpretierten, zumindest einen Konfigurationsanweisung; und c) wenn bestimmt wird, dass die Voreinstellungswerte über die Mikroprozessor-Schnittstelle erhalten werden: Ändern der Voreinstellungswerte gemäß Daten, die über die Mikroprozessor-Schnittstelle empfangen werden.
  2. Verfahren nach Anspruch 1, wobei das Verfahren ferner den Verfahrensschritt des Überwachens eines Rücksetzsignals aufweist, um zu bestimmen, ob die Voreinstellungswerte der Netzwerkeinrichtung aktualisiert werden müssen.
  3. Verfahren nach Anspruch 1, wobei der Verfahrensschritt b2) den Verfahrensschritt des Bestimmens einer Anzahl der Voreinstellungswerte der Netzwerkeinrichtung, die aktualisiert werden müssen, von der Kopfzeile aufweist.
  4. Verfahren nach Anspruch 3, wobei der Verfahrensschritt b3) den Verfahrensschritt des Abrufens einer Anzahl von Konfigurationsanweisungen von dem Speicher aufweist, die gleich der Anzahl der Voreinstellungswerte der Netzwerkeinrichtung ist, welche aktualisiert werden müssen.
  5. Verfahren nach Anspruch 1, wobei der Verfahrensschritt b2) den Verfahrensschritt des Bestimmens eines Schlüsselwertes von der Kopfzeile und den Verfahrensschritt des Vergleichens des Schlüsselwertes mit einer zuvor innerhalb der Netzwerkeinrichtung festgelegten Nummer aufweist, um zu bestimmen, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss.
  6. Verfahren nach Anspruch 1, wobei die zumindest eine Konfigurationsanweisung eine Vielzahl von Konfigurationsanweisungen aufweist, und wobei der Verfahrensschritt b3) so lange wiederholt wird, bis alle Konfigurationsanweisungen der Vielzahl der Konfigurationsanweisungen abgerufen wurden.
  7. Netzwerkeinrichtung, welche in einem Mikroprozessor-Modus oder in einem Speicher-Modus vorliegt, wobei die Netzwerkeinrichtung folgendes aufweist: – eine Einrichtung zum Bestimmen, ob die Voreinstellungswerte über eine Mikroprozessor-Schnittstelle oder eine Speicher-Schnittstelle erhalten werden, wobei die Mikroprozessor-Schnittstelle und die Speicher-Schnittstelle die gleichen Sockelstifte nutzen; – eine Einrichtung zum Empfangen einer Kopfzeile von einem Speicher über die Speicher-Schnittstelle; – eine Einrichtung zum Bestimmen von der Kopfzeile, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss; – eine Einrichtung zum Abrufen von zumindest einer Konfigurationsanweisung von dem Speicher, wenn der Verfahrensschritt des Bestimmens zeigt, dass die Netzwerkeinrichtung aktualisiert werden muss; – eine Einrichtung zum Interpretieren von der zumindest einen Konfigurationsanweisung; – eine Einrichtung, welche einen Register-Voreinstellungswert der Voreinstellungswerte entsprechend der interpretierten, zumindest einen Konfigurationsanweisung ändert; und – eine Einrichtung zum Ändern der Voreinstellungswerte gemäß Daten, die über die Mikroprozessor-Schnittstelle empfangen werden; wobei die Einrichtung zum Ändern der Voreinstellungswerte gemäß den durch die Mikroprozessor-Schnittstelle empfangenen Daten derart konfiguriert ist, um die Voreinstellungswerte zu ändern, wenn die Einrichtung zum Bestimmen, ob die Voreinstellungswerte über eine Mikroprozessor-Schnittstelle oder über eine Speicher-Schnittstelle erhalten werden, bestimmt, dass die Voreinstellungswerte über eine Mikroprozessor-Schnittstelle erhalten werden müssen.
  8. Netzwerkeinrichtung nach Anspruch 7, welche ferner eine Einrichtung zum Überwachen eines Rücksetzsignals aufweist, um zu bestimmen, ob die Voreinstellungswerte der Netzwerkeinrichtung aktualisiert werden müssen.
  9. Netzwerkeinrichtung nach Anspruch 7, wobei die Einrichtung zum Bestimmen von der Kopfzeile, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss, eine Einrichtung zum Bestimmen einer Anzahl der Voreinstellungswerte der Netzwerkeinrichtung von der Kopfzeile aufweist, die aktualisiert werden müssen.
  10. Netzwerkeinrichtung nach Anspruch 9, wobei die Einrichtung zum Abrufen von der zumindest einen Konfigurationsanweisung von dem Speicher eine Einrichtung zum Abrufen einer Anzahl von Konfigurationsanweisungen von dem Speicher aufweist, die gleich der Anzahl der Voreinstellungswerte der Netzwerkeinrichtung ist, welche aktualisiert werden müssen.
  11. Netzwerkeinrichtung nach Anspruch 7, wobei die Einrichtung zum Bestimmen von der Kopfzeile, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss, eine Einrichtung zum Bestimmen eines Schlüsselwertes von der Kopfzeile und eine Einrichtung zum Vergleichen des Schlüsselwertes mit einer zuvor innerhalb der Netzwerkeinrichtung festgelegt Nummer aufweist, um zu bestimmen, ob irgendein Voreinstellungswert der Netzwerkeinrichtung aktualisiert werden muss.
  12. Netzwerkeinrichtung nach Anspruch 7, wobei die zumindest eine Konfigurationsanweisung eine Vielzahl von Konfigurationsanweisungen aufweist, und wobei die Einrichtung zum Abrufen von zumindest einer Konfigurationsanweisung vor dem Speicher derart konfiguriert ist, um wiederholt so lange Konfigurationsanweisungen abzurufen, bis alle Konfigurationsanweisungen der Vielzahl der Konfigurationsanweisungen abgerufen wurden.
  13. Netzwerkeinrichtung nach Anspruch 7, wobei die Einrichtung zum Empfangen einer Kopfzeile von einem Speicher über die Speicher-Schnittstelle eine Einrichtung zum Empfangen einer Kopfzeile von einem EEPROM durch eine EEPROM-Schnittstelle aufweist.
DE60307172T 2002-05-15 2003-05-09 Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen Expired - Lifetime DE60307172T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US144725 2002-05-15
US10/144,725 US6738833B2 (en) 2002-04-10 2002-05-15 Network device having a flexible EEPROM for setting configuration settings

Publications (2)

Publication Number Publication Date
DE60307172D1 DE60307172D1 (de) 2006-09-14
DE60307172T2 true DE60307172T2 (de) 2007-07-05

Family

ID=29400390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60307172T Expired - Lifetime DE60307172T2 (de) 2002-05-15 2003-05-09 Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen

Country Status (3)

Country Link
US (2) US6738833B2 (de)
EP (1) EP1365327B1 (de)
DE (1) DE60307172T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738833B2 (en) * 2002-04-10 2004-05-18 Broadcom Corporation Network device having a flexible EEPROM for setting configuration settings
US20080282017A1 (en) * 2007-05-09 2008-11-13 Microsoft Corporation Serial Peripheral Interface Switch
CN110120877B (zh) * 2018-02-05 2020-11-20 大唐移动通信设备有限公司 一种交换芯片的配置电路及交换芯片的参数的配置方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439507B1 (de) 1988-10-20 1996-04-24 CHUNG, David Siu Fu Speicherstruktur und verwendung
DE4406498C1 (de) 1994-02-28 1995-04-27 Siemens Ag Selbstprogrammierende Schaltungsanordnung
US5727207A (en) 1994-09-07 1998-03-10 Adaptec, Inc. Method and apparatus for automatically loading configuration data on reset into a host adapter integrated circuit
US5644784A (en) 1995-03-03 1997-07-01 Intel Corporation Linear list based DMA control structure
US5781796A (en) 1995-06-06 1998-07-14 Lg Semicon Co., Ltd. System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
US5699350A (en) * 1995-10-06 1997-12-16 Canon Kabushiki Kaisha Reconfiguration of protocol stacks and/or frame type assignments in a network interface device
US5794033A (en) 1995-10-24 1998-08-11 International Business Machines Corporation Method and system for in-site and on-line reprogramming of hardware logics with remote loading in a network device
US5938764A (en) * 1996-10-23 1999-08-17 Micron Electronics, Inc. Apparatus for improved storage of computer system configuration information
US6061351A (en) 1997-02-14 2000-05-09 Advanced Micro Devices, Inc. Multicopy queue structure with searchable cache area
US6014714A (en) 1997-06-16 2000-01-11 International Business Machines Corporation Adapter card system including for supporting multiple configurations using mapping bit
US6246680B1 (en) 1997-06-30 2001-06-12 Sun Microsystems, Inc. Highly integrated multi-layer switch element architecture
US5909686A (en) 1997-06-30 1999-06-01 Sun Microsystems, Inc. Hardware-assisted central processing unit access to a forwarding database
US6035346A (en) * 1997-11-03 2000-03-07 Compaq Computer Corporation Method and apparatus to reprogram flash ROM without proxy code
US5938761A (en) * 1997-11-24 1999-08-17 Sun Microsystems Method and apparatus for branch target prediction
US6199192B1 (en) 1998-03-06 2001-03-06 Xilinix, Inc. Method and apparatus for assigning signal routes via an interconnect-multiplexer in a PLD
US6690668B1 (en) * 1998-10-19 2004-02-10 Texas Instruments Incorporated Modular interconnection of network switches
US6119192A (en) * 1998-10-21 2000-09-12 Integrated Technology Express, Inc. Circuit and method for configuring a bus bridge using parameters from a supplemental parameter memory
US6292707B1 (en) * 1998-11-12 2001-09-18 Trw Inc. Integrated design and manufacturing system
US6349304B1 (en) * 1998-12-09 2002-02-19 International Business Machines Corporation Graphical interface for copying settings from network source device to network target devices without transmitting values not usable for features supported by network target devices
US6507425B1 (en) * 1999-06-16 2003-01-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Infrared communication system
JP2001086364A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体集積回路
US6553489B1 (en) * 2000-01-12 2003-04-22 Cisco Technology, Inc. System and method for secure and efficient universal port configuration
US6407960B1 (en) * 2000-09-01 2002-06-18 Advanced Micro Devices Arrangement for programming selected device registers during initialization from an external memory
US6738833B2 (en) * 2002-04-10 2004-05-18 Broadcom Corporation Network device having a flexible EEPROM for setting configuration settings

Also Published As

Publication number Publication date
DE60307172D1 (de) 2006-09-14
EP1365327A1 (de) 2003-11-26
US20040215843A1 (en) 2004-10-28
US20030196006A1 (en) 2003-10-16
US6738833B2 (en) 2004-05-18
US7721014B2 (en) 2010-05-18
EP1365327B1 (de) 2006-08-02

Similar Documents

Publication Publication Date Title
DE69834401T2 (de) Businterfacesystem und verfahren
DE2755273C2 (de)
DE60100476T2 (de) Unterstützung mehrerer konfigurationszustände eines fpga mittels eines auf dem integrierten schaltkreis dafür vorgesehenen prozessors
DE4417575C2 (de) Verbesserte Array-Architektur für programmierbare logische Zellen
DE4205524C2 (de) Speicherprogrammierbare Steuerung
DE69534812T2 (de) Programmierbare logische Vorrichtung, die mehr als eine Konfiguration speichert, und Mittel zum Umschalten der Konfiguration
DE10115729B4 (de) Vielseitiges Boot-Verfahren für eine Anwendungs-Software eines Mikrocontrollers
DE19654593A1 (de) Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
EP1222739A1 (de) Rekonfigurierbares gate-array
DE10315490A1 (de) Verfahren und System zum Wechsel zwischen zwei oder mehreren Firmwareabbildungen auf einer Hostvorrichtung
WO2005036750A1 (de) Konfigurierbare logikschaltungsanordnung
DE69634227T2 (de) Emulationssystem mit emulierten Mehrtaktzyklen pro Emulation-Taktzyklus und Signalweglenkung
DE102005005073B4 (de) Rechnereinrichtung mit rekonfigurierbarer Architektur zur parallelen Berechnung beliebiger Algorithmen
DE2926322A1 (de) Speicher-subsystem
DE102018115411A1 (de) Bereichsweise teilrekonfiguration einer programmierbaren vorrichtung
DE2940653A1 (de) Programmierbare logische anordnung
DE4327660C2 (de) Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE60307172T2 (de) Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE10064025B4 (de) Verfahren zum Booten eines Mikroprozessors sowie Mikroprozessor mit einem bedingten deterministischen Rücksetzvektor
DE10347975B4 (de) Einrichtung der programmierbaren Logik
DE60001450T2 (de) Vorrichtung zur funktionellen Widergabe einer spezifischen integrierten Halbleiterschaltung und deren Verwendung als Emulationsvorrichtung
DE10322837A1 (de) Verfahren zur Projektierung eines Automatisierungssystems
EP0748467B1 (de) Selbstprogrammierende schaltungsanordnung
EP1331794B1 (de) Verfahren zur Adresszuweisung in einem Netzwerk und Komponenten dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M