DE60309459T2

DE60309459T2 - Architektur für wählbare taktung

Info

Publication number: DE60309459T2
Application number: DE60309459T
Authority: DE
Inventors: Thomas Fagerhoej
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2002-04-05
Filing date: 2003-03-27
Publication date: 2007-08-30
Anticipated expiration: 2023-03-28
Also published as: JP4156529B2; CA2480222C; AU2003226122A1; WO2003088500A1; EP1493233A1; US20030190003A1; US6925575B2; JP2005522799A; ATE344550T1; DE60309459D1; TW200306086A; CA2480222A1; CN1659786A; TWI223506B; EP1493233B1

Description

Stand der Technik
Die Erfindung betrifft im Allgemeinen eine auswählbare Taktarchitektur.
Mit Bezug auf 1 kann zum Erzeugen eines optischen Signals, das durch eine Glasfaser 20 übertragen wird, ein parallel-serieller Umsetzer/Sender 5 benutzt werden. Auf diese Weise empfängt der Sender 5 Datenbits parallel von einem Ausgaberegister 24 und wandelt diesen parallelen Datenstrom in ein Ausgabesignal um, das einen seriellen Datenstrom anzeigt. Das Ausgabesignal wird wiederum an die Glasfaser 20 übermittelt. Um dies zu erreichen, kann der Sender 5 ein Eingaberegister 12 aufweisen, das Datenbits (aus dem Ausgaberegister 24), die an die Glasfaser 20 übermittelt werden sollen, parallel empfängt. Die Daten, die von dem Eingaberegister 12 empfangen werden, werden an eine parallel-serielle Umwandlungsschaltung oder Wähler 14 übermittelt, der mit der Faser 20 über einen elektrischoptischen (E/O) Umwandler 11 verbunden ist. Der Wähler 14 erzeugt wiederum das Ausgabesignal (an seinem Ausgabeanschluss), das die Bits des seriellen Datenstroms anzeigt. Für einen optischen seriellen Bus 20 kann der Wähler 14 mit dem Bus 20 über eine optische Quelle 11 verbunden sein, die von dem Ausgabesignal aus dem Wähler 14 angetrieben wird.
Die Vorgänge des Eingaberegisters 12 werden mit den Rändern eines Taktsignals („TXPICLK"-Signal genannt) synchronisiert, das auf einer Taktsignalleitung 19 des Senders 5 erscheint. Auf diese Weise empfängt das Ausgaberegister 24 in Synchronisation mit den vordefinierten Rändern des TXPICLK-Signals neue Daten und überträgt die gespeicherten Daten in das Eingaberegister 12.
Aufgrund der Natur der parallel-seriellen Umwandlung, die von dem Wähler 14 ausgeführt wird, wird der Wähler 14 von einem Taktsignal (das auf einer Taktsignalleitung 13 erscheint) getaktet, das eine höhere Frequenz aufweist als das TXPICLK-Signal. Um dieses Leitungsfrequenz-Taktsignal 13 zu erzeugen, muss eine Taktmultiplikationsschaltung (nicht dargestellt) des Senders 5 in dem Sender 5 umgesetzt werden.
In dem Dokument US-A-5,563,594 ist eine Zeitgeberlogik offenbart, um den Systemtakt zur Benutzung bei einer parallel-seriellen Umwandlung in zwei Taktsignale aufzuteilen. In dem Dokument US-A-5,319,369 ist offenbart, dass drei Taktsignale erzeugt werden, wobei nur zwei in einer parallel-seriellen Datenumwandlungsschaltung benutzt werden. Eine lokale Zeitbasis erzeugt zwei der Taktsignale, von denen in Abhängigkeit von den hereinkommenden Daten und eines ersten Taktsignals eines ausgewählt wird.
Im Idealfall sind das Taktsignal auf der Taktsignalleitung 13 und das TXPICLK-Signal synchronisiert, obwohl diese Signale unterschiedliche Frequenzen aufweisen. Jedoch kann die Art und Weise, auf welche diese Taktsignale erzeugt und miteinander synchronisiert werden, verschiedene Eigenschaften beeinflussen, die mit dem Sender 5 in Verbindung stehen. Zum Beispiel kann die Art und Weise, auf welche diese Taktsignale erzeugt und miteinander synchronisiert werden, den Phasenfehler oder die Schwankung („Jitter") zwischen den Taktsignalen, den Phasenrand, die Leistung, die von der Takterzeugungsschaltung verbraucht wird, und den Plattenraum, der von der Takterzeugungsschaltung verbraucht wird, beeinflussen.
Kurzbeschreibung der Zeichnungen
1 ist ein schematisches Diagramm eines seriellen Bussenders des Standes der Technik.
2 und 3 sind schematische Diagramme von parallel-seriellen Umsetzern/Sendern.
4 ist ein schematisches Diagramm eines parallel-seriellen Umsetzers/Senders, der eine auswählbare Taktarchitektur gemäß einer Ausführungsform der Erfindung aufweist.
5 und 6 stellen den Sender aus 4 in anderen Betriebsweisen gemäß einer Ausführungsform der Erfindung dar.
7 ist ein schematisches Diagramm eines optischen Leitungssenders gemäß einer Ausführungsform der Erfindung.
Ausführliche Beschreibung
2 und 3 stellen unterschiedliche Schemata zum Erzeugen von Taktsignalen dar, die mit der Übermittlung von Daten durch einen Sender oder parallel-seriellen Umsetzer an eine Glasfaser 51 in Verbindung stehen.
Insbesondere betrifft ein solches Schema mit Bezug auf 2 die Benutzung eines parallel-seriellen Umsetzers oder Senders 50. Der Sender 50 weist eine parallel-serielle Umwandlungsschaltung oder Multiplexer 54 auf, der ein Signal liefert, das serielle Datenbits anzeigt. Dieses Signal treibt einen elektrisch-optischen (E/O) Umwandler 21 an, der in Antwort ein optisches Signal auf der Glasfaser 51 antreibt.
Das Signal, das von dem Multiplexer 54 bereitgestellt wird, zeigt serielle Datenbits an, die von dem Multiplexer 54 aus einem Eingaberegister 52 des Senders 50 parallel empfangen werden. Auf diese Weise empfängt das Eingaberegister 52 Daten aus einem Ausgaberegister 66 (einer anwendungsspezifischen integrierten Schaltung (ASIC) 67) und übermittelt Daten an den Multiplexer 54 in Synchronisation mit einem Taktsignal (genannt „TXPICLK"), das auf einer Taktsignalleitung 70 erscheint. Das Ausgaberegister 66 empfängt ein Signal, das „TXPICLK"-Signal genannt wird, von dem Multiplexer 54. Auf diese Weise wird die Betriebsweise des Multiplexers 54 mit den Rändern eines Taktsignals synchronisiert, das von dem Multiplexer 54 aus einer Taktsignalleitung 62 empfangen wird.
Um das Taktsignal zu erzeugen, das auf der TXPCLK-Taktsignalleitung 72 vorhanden ist, weist der Sender 50 einen Phasenfrequenzkomparator (PFC) 64 und einen spannungsgesteuerten Oszillator (VCO) 66 auf, die mindestens teilweise eine phasengeregelte Schaltung bilden. Der Sender 50 benutzt diese phasengeregelte Schaltung, um zu gewährleisten, dass das TXPICLK-Signal mit dem Taktsignal synchronisiert wird, das auf der Taktsignalleitung 62 erscheint. Wie in 2 dargestellt, erzeugt der Ausgabeanschluss des VCOs 66 das TXPCLK-Signal auf der Taktsignalleitung 72. Aufgrund der in 2 dargestellten Anordnung ist die Taktsignalleitung 72 mit der Taktsignalleitung 70 verbunden, auf der das TXPCLK-Signal erscheint. Folglich gleicht der VCO 66, wie dargestellt, Rundreisenverzögerungsvariationen zwischen den TXPCLK 72 and TXPICLK 70 -Taktleitungen aus.
Der PFC 64 weist einen Eingabeanschluss 76 auf, der mit der Taktsignalleitung 70 verbunden ist, um das TXPICLK-Signal zu empfangen. Ein anderer Eingabeanschluss 74 des PFCs 64 ist mit einem Ausgabeanschluss einer Taktmultiplikationseinheit (CMU) 56 verbunden. Die CMU 56 weist einen Eingabeanschluss 58 auf, der ein Bezugstaktsignal empfängt, das „TXREFCLK" genannt wird. Die CMU 56 synchronisiert das Signal, das auf der Taktsignalleitung 62 erscheint, mit dem TXREFCLK-Bezugstaktsignal, obwohl die Frequenz des Taktsignals auf der Taktsignalleitung 62 bedeutend höher sein kann als die Frequenz des TXREFCLK-Bezugstaktsignals. Die CMU 56 erzeugt auch ein Niederfrequenz-Taktsignal auf dem Eingabeanschluss 74 des PFCs 64 und dieses Niederfrequenz- Taktsignal wird mit dem Taktsignal synchronisiert, das auf der Taktsignalleitung 62 vorhanden ist.
Die Taktsignalleitung 70 ist mit der Taktsignalleitung 72 intern in der Schnittstellen-ASIC 67 verbunden, die wiederum mit dem Ausgabeanschluss des VCOs 66 verbunden ist. Aufgrund dieser Anordnung arbeitet die resultierende phasengeregelte Schaltung, die aus dem PFC 64 und dem VCO 66 gebildet ist, um das TXPICLK-Signal mit dem Taktsignal zu synchronisieren, das von der CMU 56 an dem Eingabeanschluss 74 bereitgestellt ist. Als Folge dieser Anordnung sind das TXPICLK-Signal, das auf der Taktsignalleitung 70 erscheint, und das TXPCLK-Signal, das auf der Taktsignalleitung 72 erscheint, jeweils mit dem Taktsignal synchronisiert, das auf der Taktsignalleitung 62 erscheint.
Ein Vorteil dieser Anordnung aus 2 ist, dass der Sender 50 aus einer einzigen integrierten Schaltung hergestellt sein kann, die in dem Sendeweg existiert. Darüber hinaus stellt diese Anordnung einen unbegrenzten Phasenrand bei Rundreisenverzögerungsvariationen im niederen Frequenzbereich bereit. Ein Nachteil dieser Anordnung ist, dass es keine inhärente oder eingebaute Schwankungsbeseitigungsfunktion gibt. Folglich kann der Sender 50 ein stabiles (das heißt, ein „sauberes") TXREFCLK-Bezugstaktsignal erfordern. Anderenfalls können übermäßige Schwankungen auftreten.
Mit Bezug auf 3 kann ersatzweise eine Schaltung zwischen der Bezugstaktquelle und dem Bezugstakt-Eingabeanschluss auf dem Sender 50 (das heißt, die Bezugstakteingabe auf der CMU 56) benutzt werden, um eine Schwankungsbeseitigungsfunktion bereitzustellen. Folglich weist die Schaltung 69 den Sender 50 auf. Jedoch ist der Sender 50 in der Schaltung 69 in einer anderen Konfiguration (unten beschrieben) verbunden und der Sender 50 wird auch in Verbindung mit einem externen spannungsgesteuerten Kristalloszillator (VCXO) 112 benutzt.
Im Gegensatz zu dem Sender 50, der in 2 dargestellt ist, wird der PFC 64 der Schaltung 69 in einer Anordnung benutzt, welche das Taktsignal auf der Taktsignalleitung 62 mit dem TXREFCLK-Bezugstaktsignal synchronisiert. Folglich empfängt ein Eingabeanschluss 76 des PFCs 64 das TXREFCLK-Bezugstaktsignal aus der Taktsignalleitung 58 und der andere Eingabeanschluss des PFCs 64 empfängt das Ausgabesignal aus der CMU 56 genauso wie in Verbindung mit dem Sender 50 aus 2 beschrieben worden ist. Jedoch ist der Ausgabeanschluss des PFCs 64 mit dem spannungsgesteuerten Kristalloszillator 112 (und einem Schleifenfilter 100) verbunden, um eine phasengeregelte Schaltung zum Steuern des Signals zu bilden, das auf einem Eingabeanschluss der CMU 56 erscheint.
Aufgrund dieser Anordnung reguliert die resultierende phasengeregelte Schaltung der Schaltung 69 die Frequenz und Phase des Taktsignals, das der CMU 56 bereitgestellt wird, um dieses Signal im Hinblick auf das TXREFCLK-Signal zu „sperren". In Antwort auf das Taktsignal, das von dem VCXO 112 bereitgestellt wird, erzeugt die CMU 56 das Taktsignal auf der Taktsignalleitung 62 sowie die Taktsignale, die auf den Taktsignalleitungen 74 und 78 (andere Ausgabetaktsignalleitungen aus der CMU 56) vorhanden sind.
Ein Vorteil der Schaltung 69 ist, dass eine Schwankungsbeseitigungsfunktion aufgrund der VCXO-basierten phasengeregelten Schaltung bereitgestellt wird. Folglich ist aufgrund dieser Anordnung kein sauberes TXREFCLK-Bezugstaktsignal erforderlich. Ein Nachteil der Schaltung 69 ist, dass im Vergleich zu der Anordnung aus 2 weniger Phasenrand vorhanden ist. Folglich haben die Anordnungen aus 2 und 3 verschiedene Vorteile und Nachteile, die zwischen den verschiedenen Architekturen variieren.
Zum Ermöglichen jeder Architektur ist in 4 ein Sender 200 dargestellt, der eine auswählbare Taktgeberarchitektur gemäß der Erfindung aufweist. Der Sender 200 weist einen first-in-first-out (FIFO) 204 auf, der mit einer ersten Taktsignalleitung 204 verbunden ist, die ein Taktsignal („TXPICLK" genannt) übermittelt, und auch mit einer zweiten Taktsignalleitung 205 verbunden ist. Der FIFO 204 empfängt Daten in Synchronisation mit dem TXPICLK-Signal und der FIFO 204 sendet seine gespeicherten Daten an eine parallel-serielle Umwandlungsschaltung oder Wähler 202 in Synchronisation mit dem Taktsignal, das an der Taktsignalleitung 205 erscheint. Der Wähler 202 weist wiederum einen Ausgabeanschluss 203 auf, der zum Beispiel mit einem seriellen Bus oder, im Falle eines optischen Busses, mit einer optischen Quelle verbunden sein kann, welche den optischen Bus antreibt. Der Wähler 202 weist auch einen Taktanschluss 209 auf, der ein Taktsignal zur Taktgabe des Transfers serieller Daten von dem Wähler 202 zu dem Ausgabeanschluss 203 empfängt. Der FIFO 204 weist Eingabedatenleitungen 201 auf, die Eingabedaten wie Daten aus einem Ausgaberegister (in 4 nicht dargestellt) empfangen.
Die restliche Schaltung, die in 4 dargestellt ist, bildet die Taktschaltung, um die Taktsignale zu erzeugen, die auf den Taktsignalleitungen 205, 207 und 209 erscheinen. Insbesondere wählt diese Schaltung einen von zwei Takterzeugungsmodi für den Sender 200 aus. Auf diese Weise erzeugt die Schaltung in einem ersten Modus das Taktsignal, das auf der Taktsignalleitung 209 vorhanden ist, in Synchronisation mit einem Bezugstaktsignal (genannt „TXREFCLK"). Darüber hinaus synchronisiert die Taktschaltung des Senders 200 in diesem ersten Modus die Taktsignale, die auf den Taktsignalleitungn 205 und 207 vorhanden sind, in Synchronisation mit dem Taktsignal, das auf der Taktsignalleitung 209 vorhanden ist. In einem zweiten Betriebsmodus erzeugt die Taktschaltung des Senders 200 die Taktsignale, die auf den Taktsignalleitungen 205 und 207 vorhanden sind, in Synchronisation mit dem TXREFCLK-Bezugstaktsignal und synchronisiert die Erzeugung des Taktsignals auf der Taktsignalleitung 209 in Synchronisation mit den Taktsignalen auf den Taktsignalleitungen 205 und 207.
Um den ersten und den zweiten Modus zu beschreiben, wird nachstehend in Verbindung mit 4 zuerst die Struktur des Senders 200 erläutert. Danach werden die zwei unterschiedlichen Modi im Kontext dieser Struktur in Verbindung mit 5 und 6 erläutert.
Mit Bezug auf 4 weist der Sender 200 einen Phasenfrequenzkomparator (PFC) 210 auf, der einen Eingabeanschluss 212 und einen Eingabeanschluss 214 aufweist. Wie unten weiter beschrieben, konfiguriert der Sender 200 je nach dem bestimmten Betriebsmodus einen Eingabeanschluss 212, 214 als einen Eingabesignalanschluss und den anderen Eingabeanschluss 212, 214 als den Rückführsignal-Eingabeanschluss. Der Eingabeanschluss 212 ist mit dem Ausgabeanschluss eines 2:1-Wählers 222 verbunden, der einen ersten Eingabeanschluss aufweist, der mit einer Taktsignalleitung verbunden ist, die mit der TXPICLK-Eingabetaktsignalleitung 207 verbunden ist, und einen anderen Eingabeanschluss aufweist, der mit einer Taktsignalleitung 234 verbunden ist, die das TXREFCLK-Bezugstaktsignal übermittelt. Der Auswahleingabeanschluss des Wählers 222 ist mit einer Taktsignalleitung 238 verbunden, die ein Signal übermittelt, das „TXPCLKSEL" genannt wird und ein Signal ist, das selektiv bestätigt oder zurückgewiesen wird, um den Sender 200 in einem der zwei Modi anzuordnen. Ein Ausgabeanschluss 216 des PFCs 210 ist mit einem externen Anschluss 217 des Senders 200 verbunden und mit dem Eingabeanschluss eines spannungsgesteuerten Oszillators (VCO) 220 verbunden.
Der andere Eingabeanschluss 214 des PFCs 210 ist mit dem Ausgabeanschluss 214 eines 2:1-Wählers 224 verbunden. Der Ausgabeanschluss des VCOs 220 ist mit einem Eingabeanschluss des 2:1-Wählers 226 verbunden. Der Auswahlanschluss des Wählers 226 ist mit dem TXPCLKSEL-Auswahlsignal 238 verbunden, der Ausgabeanschluss des Wählers 226 ist mit einer Taktsignalleitung 240 verbunden, die das TXPCLK-Signal übermittelt, und der Eingabeanschluss des Wählers 226 ist mit einem der Ausgabeanschlüsse des Taktgenerators 250 verbunden. Der andere Eingabeanschluss des Wählers 224 ist mit dem Eingabeanschluss eines Wählers 258 verbunden. Der Auswahleingabeanschluss des Wählers 258 empfängt ein Auswahlsignal, das „TXREFSEL" genannt wird und über eine Signalleitung 206 verbunden ist, um die Frequenz des Taktsignals auszuwählen, das auf dem Ausgabeanschluss des Wählers 258 erscheint. Ein Eingabenanschluss des Wählers 258 ist mit den Eingabeanschlüssen der Wähler 224 und 226 verbunden. Der andere Eingabeanschluss des Wählers 258 ist mit dem Ausgabeanschluss eines Frequenzteilers 256 verbunden. Der Eingabeanschluss des Frequenzteilers 256 ist mit einem anderen Ausgabeanschluss des Taktgenerators 250 verbunden.
Ein anderer Ausgabeanschluss des Taktgenerators 250 stellt das Taktsignal der Taktsignalleitung 209 bereit. Ein anderer Ausgabeanschluss des Taktgenerators 250 stellt ein Ausgabesignal auf einer Ausgabetaktsignalleitung 251 bereit und ein Eingabeanschluss des Taktgenerators 250 ist mit dem Ausgabeanschluss eines VCOs 252 verbunden. Der Eingabeanschluss des VCOs 252 ist mit einem externen Anschluss 253 verbunden, der nachstehend beschrieben wird.
Der Sender 200 weist auch einen Wählers 225 auf, der einen Eingabeanschluss aufweist, der mit der Taktsignalleitung 234 verbunden ist. Ein anderer Eingabeanschluss des Wählers 225 ist mit einem externen Anschluss 242 verbunden, der wie unten beschrieben benutzt wird. Ein Ausgabeanschluss des Wählers 225 ist mit dem Eingabeanschluss eines PFCs 262 verbunden. Der Ausgabeanschluss des PFCs ist mit einem externen Ausgabeanschluss 263 verbunden, der nachfolgend beschrieben wird. Ein anderer Eingabeanschluss des PFCs 262 ist mit dem Ausgabeanschluss eines Wählers 260 verbunden. Ein Eingabeanschluss des Wählers 260 ist mit der Taktsig nalleitung 205 verbunden und ein anderer Eingabeanschluss des Wählers 260 ist mit dem Ausgabeanschluss des Wählers 258 verbunden. Wie in 4 dargestellt, bilden der PFC 262, Wähler 260, Wähler 258, Frequenzteiler 256, Taktgenerator 250 und VCO 252 eine Taktmultiplikationseinheit (CMU) 208.
Aufgrund der oben beschriebenen Anordnung kann das TXPCLKSEL-Signal bestätigt (zum Beispiel hoch angetrieben) werden, um den Sender 200 in dem ersten Modus anzuordnen und die Signalwege zu erstellen, die in 5 dargestellt sind. Für diesen Modus ist der Sender 200 mit einer zusätzlichen Schaltung verbunden, die außerhalb des Senders 200 liegt. Zum Beispiel kann die Schaltung einen Schleifenfilter 302 aufweisen, der zwischen dem Taktsignalanschluss 217 geerdet ist. Ein spannungsgesteuerter Kristalloszillator (VCXO) 304 weist einen Eingabeanschluss auf, der mit dem Taktsignal 217 verbunden ist. Der Ausgabeanschluss des VCXOs 304 ist mit dem Taktsignalanschluss 242 verbunden. Diese Schaltung weist auch einen Schleifenfilter 300 auf, der zwischen dem Anschluss 263 verbunden und geerdet ist.
In Antwort auf das bestätigte TXPCLKSEL-Signal wird das TXREFCLK-Bezugstaktsignal durch den Wähler 225 zu einem Eingabeanschluss des PFCs 262 geleitet. Darüber hinaus vergleicht der PFC 262 die Phase und Frequenz dieses Eingabesignals mit der Phase und Frequenz eines Ausgabesignals des Taktgenerators 250. Folglich steuert der PFC 262 den VCO 252 in einer geschlossenen Schleife, um die Taktsignale, die von dem Taktgenerator 250 erzeugt werden, mit dem TXREFCLK-Bezugstaktsignal zu synchronisieren. Ein Ausgabesignal aus dem Taktgenerator 250 erscheint auf der Taktsignalleitung 205 und erscheint an dem Eingabeanschluss 214 des PFCs 210.
Darüber hinaus wird das Ausgabesignal, das an dem Ausgabeanschluss 216 des PFCs 210 vorhanden ist, zurück zu dem Eingabeanschluss 212 des PFCs 210 geleitet. Aufgrund dieser Anordnung vergleicht der PFC 210 die Phase und Frequenz des Taktsignals, das auf der Taktsignalleitung 207 vorhanden ist, mit dem Taktsignal, das von dem Taktgenerator 250 erzeugt wird, das auf dem Eingabeanschluss 214 erscheint. Aufgrund dieser Anordnung synchronisiert eine phasengeregelte Schleife, die aus dem PFC 210 und dem VCO 220 gebildet ist, die Phase des Signals, das auf der Taktsignalleitung 207 erscheint, mit dem Taktsignal, das auf der Taktsignalleitung 209 erscheint. Wie in 5 dargestellt, wird das Taktsignal, das auf der Taktsignalleitung 205 erscheint, auch von dem Taktgenerator 250 erzeugt.
Folglich wird bei der Anordnung aus 5 das Bezugstaktsignal benutzt, um das Taktsignal zu erzeugen, das den Betrieb des Wählers 202 synchronisiert. Das Taktsignal, das die Speicherung von Daten in dem FIFO 204 synchronisiert, wird in Synchronisation mit dem Taktsignal erzeugt, das auf der Taktsignalleitung 209 erscheint.
Das TXPCLKSEL-Signal kann zurückgewiesen (zum Beispiel niedrig angetrieben) werden, um den Sender 200 in einem zweiten Betriebsmodus anzuordnen, um die Signalwege in 6 zu erstellen. In diesem zweiten Betriebsmodus wird der Eingabeanschluss 212 des PFCs 210 zu einem Bezugs- oder Eingabesignal für den PFC 210, wobei der PFC 210 dieses Signal mit dem Signal synchronisiert, das auf dem Eingabeanschluss 214 erscheint. In diesem Fall ist während des zweiten Modus das Signal, das auf dem Eingabeanschluss 216 erscheint, das Ausgabesignal aus dem Taktgenerator 210. Folglich bilden der PFC 210, VCXO 304 und der Schleifenfilter 302 in dem zweiten Betriebsmodus des Senders eine phasengeregelte Schaltung zum Erzeugen beider Taktsignale auf den Taktsignalleitungen 205 und 207 in Synchronisation mit dem TXREFCLK-Bezugstaktsignal. Der Taktgenerator 210 erzeugt das Taktsignal, das auf der Taktsignalleitung 209 vorhanden ist, in Synchronisation mit den Signalen.
Mit Bezug auf 7 kann der Sender 200 in einigen Ausführungsformen Teil einer optischen Leitungssenderkarte 500 sein, die zum Beispiel Teil eines optischen Transportnetzwerks (OTN) ist. Als Beispiel kann die Senderkarte 500 Teil eines optischen Netzwerk-Routers oder -Schalters sein. Die Senderkarte 500 kann eine anwendungsspezifische integrierte Schaltung (ASIC) 502 (um nur wenige Beispiele zu nennen, einen optischen Netzwerk-Framer oder eine Vorwärtsfehlerkorrektur-Vorrichtung) aufweisen, die ein Ausgaberegister (in 7 nicht dargestellt) aufweist, das dem FIFO 204 (4) des Senders 200 Daten parallel bereitstellt. Die Daten werden von der ASIC 502 aus einer Datenquelle 600 wie einem Computer oder einer Netzwerkbrücke, um nur wenige Beispiele zu nennen, empfangen. Die optische Senderkarte 500 kann auch eine optische Quelle 508 (zum Beispiel eine Laserdiodenvorrichtung) aufweisen, die ein optisches Signal auf einem optischen seriellen Bus 510 in Antwort auf das Signal erzeugt, das auf dem Ausgabeanschluss 203 des Senders 200 vorhanden ist. Andere Variationen sind möglich.
Mit erneutem Bezug auf 4 kann die Modusauswahl (über das TXPCLKSEL-Signal) des Senders 200 auf zahlreiche Arten und Weisen festgelegt werden. Zum Beispiel kann die Eingabesignalleitung 238 mit einem bestimmten Spannungspegel (das heißt, einem logischen oder logischen Nullpegel) fest verdrahtet sein, um den Modus für den Sender 200 auszuwählen. Als Alternative kann der Signalpegel des TXPCLKSEL-Signals über ein Bit in einem programmierbaren Register festgelegt werden. Andere Anordnungen sind möglich.
Wenngleich die vorliegende Erfindung mit Bezug auf eine beschränkte Anzahl von Ausführungsformen beschrieben worden ist, wird der Fachmann, der aus dieser Offenbarung Nutzen zieht, zahlreiche Modifikationen und Variationen davon zu schätzen wissen. Die angehängten Ansprüche sollen all solche Modifikationen und Variationen abdecken, die inner halb des wahren Schutzbereichs der vorliegenden Erfindung fallen.

Claims

Verfahren, umfassend: Bereitstellen eines ersten Taktsignals (209) für eine parallel-seriellen Datenumwandlungsschaltung (202); und Bereitstellen eines zweiten Taktsignals (207) für einen Speicher (204), wobei der Speicher Daten zur Umwandlung durch eine parallel-serielle Datenumwandlungsschaltung (202) speichert; gekennzeichnet durch selektives Synchronisieren entweder des ersten Taktsignals (209) oder des zweiten Taktsignals (207) mit einem Bezugstaktsignal, wobei, wenn das erste Taktsignal (209) selektiv mit dem Bezugstaktsignal synchronisiert wird, das zweite Taktsignal (207) mit dem ersten Taktsignal (209) synchronisiert wird, und anderenfalls das erste Taktsignal (209) mit dem zweiten Taktsignal (207) synchronisiert wird.
Verfahren nach Anspruch 1, wobei das selektive Synchronisieren ferner das selektive Bereitstellen des Bezugstaktsignals und/oder eines Ausgabesignals, das für das erste Taktsignal (209) steht, für einen Eingabeanschluss mindestens einer phasengeregelten Schaltung (262, 252, 300; 210, 220, 302; 210, 304, 302) umfasst.
Verfahren nach Anspruch 2, wobei erste Taktsignal in Antwort auf das Bereitstellen des Bezugstaktsignals für den Eingabeanschluss der mindestens einen phasengeregelten Schaltung (262, 252, 300) selektiv synchronisiert wird und das erste Taktsignal (209) mit dem Bezugstaktsignal synchronisiert wird.
Verfahren nach Anspruch 3, ferner umfassend, in Antwort auf das Bereitstellen des Bezugstaktsignals für den Eingabeanschluss der mindestens einen phasengeregelten Schaltung (262, 252, 300), das Synchronisieren des zweiten Taktsignals (207) mit dem ersten Taktsignal (209).
Verfahren nach Anspruch 2, wobei das selektive Synchronisieren des zweiten Taktsignals ferner in Antwort auf das Bereitstellen eines Ausgabesignals, das für das erste Taktsignal (209) steht, zu dem Eingabeanschluss der mindestens einen phasengeregelten Schaltung (210, 302, 304; 262, 252, 300) das Synchronisieren des ersten Taktsignals (209) mit dem zweiten Taktsignal (207) umfasst.
Verfahren nach Anspruch 3, wobei in Antwort auf das Bereitstellen des Ausgabesignals, das für das erste Taktsignal (209) steht, für den Eingabeanschluss der mindestens einen phasengeregelten Schaltung (262, 252) das zweite Taktsignal (207) mit dem ersten Taktsignal (209) synchronisiert wird.
Vorrichtung, umfassend: eine parallel-serielle Datenumwandlungsschaltung (202), um ein erste Taktsignal (209) zu empfangen; und einen Speicher (204), wobei der Speicher Daten zur Umwandlung von der parallel-seriellen Datenumwandlungsschaltung (202) speichert und ein zweites Taktsignal (207) empfängt; gekennzeichnet durch eine Taktschaltung zum selektiven Synchronisieren entweder des ersten Taktsignals (209) oder des zweiten Taktsignals (207) mit einem Bezugstaktsignal, wobei die Taktschaltung ferner umfasst: Mittel zum Synchronisieren sowohl des zweiten Taktsignals mit dem ersten Taktsignal als auch des ersten Taktsignals mit dem zweiten Taktsignal; wobei, wenn das erste Taktsignal selektiv mit dem Bezugstaktsignal synchronisiert wird, das Mittel zum Synchronisieren das zweite Taktsignal mit dem ersten Taktsignal synchronisiert und anderenfalls das Mittel zum Synchronisieren das erste Taktsignal mit dem zweiten Taktsignal synchronisiert.
Vorrichtung nach Anspruch 7, wobei das Mittel zum Synchronisieren mindestens eine phasengeregelte Schaltung (262, 252, 300; 210, 220, 302; 210, 304, 302) umfasst.
Vorrichtung nach Anspruch 8, wobei die Taktschaltung ferner eine Wählerschaltung (225, 258, 260) umfasst, um das Bezugstaktsignal und/oder ein Ausgabesignal, das für das erste Taktsignal (209) steht, einem Eingabeanschluss der phasengeregelten Schaltung (262, 252, 300; 210, 220, 302; 210; 304, 302) selektiv bereitzustellen.
Vorrichtung nach Anspruch 9, wobei die mindestens eine phasengeregelte Schaltung (262, 252) das erste Taktsignal (209) bereitstellt und das erste Taktsignal (209) mit dem Bezugstaktsignal in Antwort auf die Wählerschaltung (225, 258, 260) synchronisiert, welche das Bezugstaktsignal dem Eingabeanschluss der mindes tens einen phasengeregelten Schaltung (262, 252) bereitstellt.
Vorrichtung nach Anspruch 9, wobei die mindestens eine phasengeregelte Schaltung (210, 304, 302) das zweite Taktsignal (207) bereitstellt und das erste Taktsignal (209) mit dem zweiten Taktsignal (207) in Antwort auf die Wählerschaltung (225, 260, 258) synchronisiert, welche ein Ausgabesignal, das für das erste Taktsignal (209) steht, dem Eingabeanschluss der mindestens einen phasengeregelten Schaltung (210, 304, 302) bereitstellt.
Vorrichtung nach Anspruch 7, wobei die parallel-serielle Umwandlungsschaltung (202) ein Signal bereitstellt, welches die Daten anzeigt, die mit dem ersten Taktsignal (209) synchronisiert werden.