DE69233297T2 - Packung für elektronische Schaltung - Google Patents

Packung für elektronische Schaltung Download PDF

Info

Publication number
DE69233297T2
DE69233297T2 DE1992633297 DE69233297T DE69233297T2 DE 69233297 T2 DE69233297 T2 DE 69233297T2 DE 1992633297 DE1992633297 DE 1992633297 DE 69233297 T DE69233297 T DE 69233297T DE 69233297 T2 DE69233297 T2 DE 69233297T2
Authority
DE
Germany
Prior art keywords
wiring substrate
rom
wiring
mpu
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1992633297
Other languages
English (en)
Other versions
DE69233297D1 (de
Inventor
Nobuyasu Kanekawa
Hirokazu Machida-shi Ihara
Masatsugu Yokohama-shi Akiyama
Kiyoshi Abiko-shi Kawabata
Hisayoshi Hitachi-shi Yamanaka
Tetsuya Katsuta-shi Okishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rising Silicon Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE69233297D1 publication Critical patent/DE69233297D1/de
Publication of DE69233297T2 publication Critical patent/DE69233297T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen elektronischen Schaltungsaufbau gemäß dem Oberbegriff des unabhängigen Anspruchs 1.
  • Eine Anzahl von Computern wird für unterschiedliche Verwendungen eingesetzt und ein Bedarf an kleineren und leichteren Computern wächst ebenfalls. Computer für die Verwendung im Weltraum werden gefordert, um besonders kleiner und leichter zu sein, um die Startkosten zu mindern, während die Nutzlast steigt.
  • Wie durch eine Fotografie 1 der "Development of LSI for Radiation Resistant 16-Bit Microprocessor", Seiten 10–411, Goke et al., Collection of Papers at 32nd Space Science and Technology Federation Lecture Meeting, gezeigt wird, ist ein Weltraum-Computer z. B. aus diskreten Teilen mit zuverlässigen, umgebungsfesten, einzelnen Chips, die in einem Aufbau enthalten sind, aufgebaut.
  • Aus dem Dokument EP 0 339 154 ist ein Bauteil zum Verpacken vieler IC-Chips bekannt, das eine Vielzahl von gemeinsamen Verbindungsanschlüssen auf einem Hauptschaltungsträger aufweist. Eine Vielzahl von IC-Chips wird auf einem Hilfsträger verpackt, um eine IC-Chipeinheit herzustellen, und eine Vielzahl von IC-Chipeinheiten wird auf dem Hauptschaltungsträger ausgerichtet. Die Verbindungen zwischen den Endanschlüssen, die auf den jeweiligen IC-Chipeinheiten bereitgestellt werden, und dem Hauptschaltungsträger sind mit Hilfe von Verdrahtungsmustern auf dem Hauptschaltungsträger hergestellt.
  • Es gibt keine ernsthafte Überlegung, die Größe und das Gewicht in dem Computer, welcher die diskreten Teile umfasst, zu verringern.
  • Andererseits wird eine sog. Mehrfach-Chip-Befestigungstechnik studiert, d. h., die Technik zum Montieren einer Vielzahl von nackten Halbleiterchips auf einem Verdrahtungssubstrat für den Gebrauch auf der Erde. Es wurde, wie in 3 der "Nikkei Micro Device", Seiten 32–40, Ausgabe Dezember, 1989, gezeigt, hierfür eine Verdrahtungsleitung zum Zweck der Verbindung mit einer Befestigungsfläche von der Befestigungsfläche herausgeführt.
  • Es wurde außer Acht gelassen, eine einheitliche Verdrahtungsdichte in dieser Technik herzustellen. Die Verdrahtungsdichte rund um die Chipbefestigungsfläche ist extrem groß und konsequenterweise kann keine effektive Verdrahtung angewandt werden. Die Verdrahtungsdichte in der äußersten Schicht verursacht somit einen Flaschenhals und die Aufbaugröße kann nicht zufriedenstellend verringert werden. Wenn die Durchkontakte, welche die obere und die untere Schicht verbinden, den größten Teil der Fläche eines bestimmten mehrschichtigen Verdrahtungssubstrats in Anspruch nehmen, sind die Durchkontakte für einen großen Prozentsatz der Fläche der äußeren Schicht verantwortlich, insbesondere rund um die Chipbefestigungsfläche.
  • Mit Bezug auf ein Fehlertoleranzsystem sind die Prüfeinheit zum Erfassen von Fehlern und Mängeln und eine zu prüfende Einheit in einem und demselben Halbleiterchip untergebracht, um die Größe zu vermindern, wie in "Trial Manufacture and Evaluation of Fault Tolerant Quartz Oscillation IC" von Tsuchimura et al., Research Material, 24th FTC Study Meeting, beschrieben. Insbesondere mit der Ausbreitung der ASICs (Application Specified ICs) wurden Versuche unternommen, eine MPU-Inspektionsschaltung hinzuzufügen, um eine gewöhnliche MPU durch die ASIC-Technologie zu einem Kern zu machen.
  • Fehler und Probleme, die den ganzen Halbleiterchip betreffen, wurden in dieser Technik nicht in Betracht gezogen. Wenn die Prüfeinheit und die zu prüfende Einheit gleichzeitig Probleme entwickeln, kann möglicherweise die Unregelmäßigkeit nicht erfasst werden.
  • Zusammenfassung der Erfindung
  • Die Aufgabe der vorliegenden Erfindung ist es, eine kleine und leichte elektronische Vorrichtung zu schaffen, insbesondere einen elektronischen Schaltungsaufbau mit hoher Zuverlässigkeit, und in dem die Konzentration der Verdrahtungsdichte erleichtert ist, um ein Anwachsen der Gehäusegröße zu verhindern.
  • Diese Aufgabe wird durch den Gegenstand des unabhängigen Anspruchs 1 gelöst.
  • Gemäß der vorliegenden Erfindung sind alle Halbleiterchips, die im Wesentlichen mittels einer Busleitung verbunden sind, nackte Chips, die auf einem Verdrahtungssubstrat angeordnet sind, und die Halbleiterchips und das Verdrahtungssubstrat werden durch Drahtbonden zwischen dem Drahtbond-Kontaktflecken, die auf den Halbleiterchips gebildet sind, und dem Verdrahtungssubstrat verbunden. Das Verdrahtungssubstrat kann ein Mehrschichtsubstrat sein.
  • Vorzugsweise gibt eine Isolationsschicht, die teilweise auf der Oberseite des mehrlagigen Verdrahtungssubstrats gebildet ist und eine Chip-Bondfläche, die auf der Oberseite der isolierenden Schicht gebildet ist, um einen Abschnitt des mehrlagigen Verdrahtungssubstrats unter der Chip-Bondfläche als eine Verdrahtungs- oder eine Durchkontaktregion zu verwenden, und mindestens einer der Halbleiterchips ist auf der Chip-Bondfläche gebildet. In einer bevorzugten Ausführungsform der vorliegenden Erfindung gibt es Verdrahtungsleiter von den Verdrahtungskontaktflächen und den Durchkontakten, die in der Umgebung und innerhalb der Chip-Bondfläche gebildet sind, und die Verdrahtungsleitungen sind mit anderen Verdrahtungsleitungen einer unterschiedlichen Verdrahtungsschicht in dem mehrschichtigen Verdrahtungssubstrat über die Durchkontakte verbunden.
  • Vorzugsweise schließt die Busleitung zwei Busleitungen ein. Die Halbleiterchips, die mit einer Datenbusleitung verbunden sind, sind auf einer Seite des Verdrahtungssubstrats gebildet, und die Halbleiterchips, die mit der anderen Datenbusleitung verbunden sind, werden auf der anderen Seite des Verdrahtungssubstrats gebildet.
  • Vorzugsweise umfassen die Halbleiterchips eine Prüfeinheit und eine zu prüfende Einheit.
  • Elektronische Vorrichtungen, wie sie durch Computer dargestellt werden, sind derart, dass eine Mehrzahl von Halbleiterchips normalerweise über einen Bus, der eine Anzahl von Signalleitungen aufweist, verbunden sind. Mit diskreten Teilen, welche die Vorrichtung konventionellerweise darstellen, sind eine enorme Anzahl von Anschlussstiften als Signalleitung mit dem Bus verbunden und werden verwendet, um die internen und externen Bauteile der Vorrichtung miteinander zu koppeln. In der vorliegenden Erfindung ist, da alle Halbleiterchips mit dem Bus verbunden sind und in einem einzigen Ausbau gebildet sind, die Anzahl der Signalleitungen, welche die Innenseite und die Außenseite der Vorrichtung verbinden, dramatisch vermindert. Mit anderen Worten, die Anzahl der Anschlussstifte, die zwischen den Signalleitungen innen und außen verbinden, vermindert sich. Als ein Ergebnis wird die Vorrichtung klein und leicht.
  • Darüber hinaus beeinflusst ein Fehler eines Chips nicht den anderen Chip, da jeder Halbleiterchip einem nackten Chipaufbau unterworfen ist.
  • Da die herausführenden Leitungen von Verdrahtungskontaktflächen gebildet werden können und Durchkontakte selbst unter der Chip-Bondfläche gemäß der vorliegenden Erfindung gebildet sein können, wird verhindert, dass die Verdrahtungsdichte in der Nachbarschaft der Verdrahtungsbondfläche sich dort herum konzentriert. Deshalb ist die Verdrahtungsdichte in jeder Verdrahtungsschicht zu dem Umfang vereinheitlicht, so das sie effektiv nutzbar sind. Als ein Ergebnis wird die Anordnung klein.
  • Die Datenleitung, die mit der MIP (Microprocessing Unit) verbunden ist, erstreckt sich z. B. von 4, 8, 16, 32 bis 64 Bit in der Breite, abhängig von der Art der MPU. Andererseits reicht die Datenleitung, die mit ROM (nur Schreibspeicher) und RAM (Direktzugriffsspeicher) z. B. von 1, 4 bis zu 8 Bit in der Breite, abhängig von der Art der Datenleitung, die mit dem Speicherelement zu verbinden ist. Mit anderen Worten ist die Datenbreite für das Speicherelement in diesem Falle enger als die der MPU in vielen Fällen. Deshalb, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, werden die Datenleitungen gemäß der Breite, die zu verbinden ist, mit dem Speicherelement gruppiert und das Speicherelement, das mit der Datenleitung, die zu der gleichen Gruppe gehört, zu verbinden ist, wird auf der gleichen Oberseite des Verdrahtungssubstrats verpackt. Als ein Ergebnis wird die Anzahl der Verdrahtungsverbindungen von Schicht zu Schicht (Durchkontakte) vermindert und das Verdrahtungssubstrat wird in seiner Größe minimiert in dem Maße, wie die durch die Durchkontakte besetzte Fläche verringert ist.
  • Obwohl die Halbleiterelemente oft Transistor-(gate)-basierte Probleme in vielen Fällen verursachen, können die Probleme das ganze Element (den Halbleiterchip) betreffen. In dem Fall, dass das Problem den gesamten Halbleiterchip betrifft, ist die elektronische Vorrichtung, welche die Prüfeinheit und die zu prüfende Einheit umfasst, nicht in der Lage, das Problem zu erfassen und macht damit die Hinzufügung der Prüfeinheit bedeutungslos.
  • Selbst wenn die Prüfeinheit und die zu prüfende Einheit mit unterschiedlichen Aufbauten konstruiert sind, ist es wichtig für die Prüfsignalleitungen, dass sie zwischen den Prüfsignalleitungen vorgesehen sind. Dieses erhöht die Größe der elektronischen Vorrichtung.
  • Konsequenterweise sind die Prüfeinheit und die zu prüfende Einheit separat in entsprechenden Halbleiterchips auf dem gleichen Verdrahtungssubstrat auf einer nackten Chipbasis vorgesehen. Das Verdrahtungssubstrat und die nackten Halbleiterchips sind durch Bonddrahtverbindungen in einem einzigen Aufbau verbunden. Die Nichterfassung eines Fehlers, der den ganzen Halbleiterchip betrifft, wird somit verhindert und darüber hinaus kann eine kleine, leichtgewichtige elektronische Vorrichtung zur Verfügung gestellt werden.
  • Kurze Beschreibung der Zeichnungen
  • Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden klarer verstanden aus der nachfolgenden detaillierten Beschreibung in Bezug auf die beiliegenden Zeichnungen, in denen
  • 1 eine strukturelle Gesamtansicht einer Ausführungsform der vorliegenden Erfindung ist;
  • 2 eine Querschnittsansicht eines Halbleiterchip-Bondabschnitts eines Verdrahtungssubstrats der vorliegenden Erfindung ist;
  • 3 ein Diagramm ist, das eine Anordnung der Durchkontakte in einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ein Diagramm ist, das eine Teilung eines Datenbusses in einer Ausführungsform der vorliegenden Erfindung ist;
  • 5 ein Diagramm ist, das eine Teilung eines Datenbusses, der eine 32-Bit Busbreite aufweist, in einer Ausführungsform der vorliegenden Erfindung ist;
  • 6 eine strukturelle Ansicht einer MPU mit einer Prüfschaltung und einem RAM mit einem Fehlerkorrekturcode auf einem Verdrahtungssubstrat in einer Ausführungsform der vorliegenden Erfindung ist,
  • 7 eine strukturelle Ansicht einer MPU mit einem externen ROM auf einem Verwertungssubstrat in einer Ausführungsform der vorliegenden Erfindung ist;
  • 8 ein Schaltungsdiagramm einer elektronischen Vorrichtung gemäß der vorliegenden Erfindung ist;
  • 9 ein Diagramm ist, das eine Anordnung von Halbleiterchips, wie sie in 8 gezeigt werden, auf einer Seite eines Verdrahtungssubstrats zeigt;
  • 10 ein Diagramm ist, das einen Aufbau von Halbleiterchips, wie in 8 gezeigt, auf der anderen Seite des Verdrahtungssubstrats zeigt; und
  • 11 eine Querschnittsansicht eines Aufbaus einer Ausführungsform der vorliegenden Erfindung ist.
  • Beschreibung der bevorzugten Ausführunsgform
  • 1 stellt die innere Konstruktion einer elektronischen Vorrichtung dar, welche die vorliegende Erfindung in Form eines Beispiels enthält. In der gezeigten Ausführungsform sind MPU 101, RAM 102, ROM 103, FPU (Floating-point Processing Unit 104, DMAC (Direct Memory Access Controller) 105 und eine Schnittstellenschaltung 106 verbunden über einen Bus 100 in einem Verdrahtungssubstrat 10. Was besonders bemerkenswert ist, gemäß dieser Ausführungsform, ist, dass der Bus 100 nicht aus dem Verdrahtungssubstrat 10 herausgeführt ist, sondern nur eine Grenzflächenleitung 107, mit externen Bauteilen aus dem Verdrahtungssubstrat 10 herausgelassen wird.
  • Alle Halbleiterchips, die mit dem Bus 100 zu verbinden sind, sind vollständig auf dem Verdrahtungssubstrat 10 aufgebaut gemäß dieser Ausführungsform. Da der Bus 100 nicht aus dem Verdrahtungssubstrat 10 herausführt, ist die Zahl der Signalleitungen, die zwischen den internen und externen Bauteilen verbunden sind, um einen hohen Anteil verminderbar. Demgemäß ist die Anzahl der Stiftkontakte, die zwischen den Signalleitungen innerhalb und außerhalb des Verdrahtungssubstrats 10 verbinden, vermindert und dieses überwindet ein Hindernis, um das Verdrahtungssubstrat kleiner und leichter werden zu lassen.
  • 2 ist eine Querschnittsansicht eines Chipbondabschnitts des Verdrahtungssubstrats gemäß der vorliegenden Erfindung. Die Verdrahtungskontaktflächen 11 sind auf dem Verdrahtungssubstrat 10 gebildet und eine isolierende Schicht 16 ist auf einer Verdrahtungsleitung 14 zum Herausführen an der Verdrahtungskontaktfläche gebildet. Eine Chipbondfläche 15 ist auf der isolierenden Schicht 16 gebildet und ein Halbleiterchip 20 ist durch Chipbonden darauf befestigt. Ein Bonddraht 30 ist dann verwendet, um eine Verdrahtungskontaktfläche 21 auf dem Halbleiterchip 20 und eine Verdrahtungskontaktfläche 11 auf dem Verdrahtungssubstrat 10 zu verbinden. Gemäß dieser Ausführungsform, wie sie in 3 gezeigt wird, können Durchkontakte 13, 13' in der Umgebung bzw. innerhalb der Chipbondfläche 15 gebildet sein. Der Durchkontakt 13, der in der Peripherie der Chipbondfläche 15 gebildet ist, und der Durchkontakt 13', der innerhalb der Verdrahtungskontaktfläche 15 gebildet ist, sind vorzugsweise alternierend angeordnet. Als ein Ergebnis kann ein Bereich unterhalb der Chipbondfläche 15 für die äußere Schicht, die bisher ungenutzt geblieben ist, in eine praktische Verwendung für ein Verdrahten und für eine Durchkontaktregion überführt werden. Eine Fläche, die durch Verdrahtung und Durchkontaktregionen eingenommen wird, kann somit drastisch kleiner gemacht werden als die, welche durch die Halbleiterchips des Verdrahtungssubstrats in Anspruch genommen wird.
  • 4 bezieht sich auf eine Ausführungsform, wobei die Signalleitungen des Datenbusses 100, die mit der MPU 101 verbunden sind, in zwei Gruppen 100-1 und 100-2 geteilt. Die RAMs 102-1–102-k und die ROMs 103-1–103-k, die mit dem Datenbus 100-1 verbunden sind, werden auf einer Seite (B-Seite) des Substrats gepackt, während die RAMs 102-(k + 1)–102-N, die ROMs 103-(k + 1)–103-N mit dem Datenbus 100-2 verbunden werden, auf der anderen Seite (A-Seite) des Substrats verpackt sind; wobei k und N ganze Zahlen sind. Gemäß dieser Ausführungsform ist es nicht notwendig, den Datenbus auf der A-Seite zu dem auf der B-Seite zu verbinden, und folglich ist die Anzahl der Durchkontakte in einem weiten Bereich verminderbar. Als ein Ergebnis kann eine Fläche, die von der Verdrahtung und den Durchkontaktbereichen besetzt ist, somit drastisch kleiner hergestellt werden als die, welche durch den Halbleiterchip des Verdrahtungssubstrats besetzt ist, so dass die elektronische Vorrichtung kleiner und schmaler hergesellt werden kann.
  • 5 bezieht sich auf eine Ausführungsform in einem Fall, wo der Datenbus 100, der mit der MPU 101 verbunden ist, 32 Bit breit ist und der Datenbus, der mit dem ROM und dem RAM verbunden ist, ist 8 Bit weit. Unter den Datenleitungen D0–D31, die den Datenbus 100 darstellen, werden D0–D15 in eine Gruppe des Datenbusses 100-1 gebildet und die D16–D31 in eine Gruppe des Datenbusses 100-2 gebildet. Die D0–D7 in der Gruppe des Datenbusses 100-1 werden mit dem RAM 102-1 und dem ROM 103-1 verbunden und die D8–D15 werden mit dem RAM 102-2 und dem ROM 103-2 verbunden. Darüber hinaus werden D15–D23 in der Gruppe des Datenbusses 100-2 verbunden mit dem RAM 102-3 und dem ROM 103-3 und die D24–D31 werden mit dem RAM 102-4 und dem ROM 103-4 verbunden. Gemäß dieser Ausführungsform der Erfindung kann die elektronische Vorrichtung kleiner und leichter als in dem Fall der Ausführungsform, die in 4 gezeigt wird, hergestellt werden.
  • Gemäß den Ausführungsformen, die in den 2 bis 5 gezeigt werden, ist es auch möglich, so viele Chips wie möglich auf dem Verdrahtungssubstrat einer begrenzten Größe aufzubauen.
  • 6 bezieht sich auf eine Ausführungsform, wobei eine MPU 101, eine Prüfschaltung 111 der MPU 101 und ein RAM 102, eine Fehlerkorrekturcode-Verschlüssungs-/Entschlüsselungsschaltung 112 in Form von nackten Halbleiterchips auf einem Verdrahtungssubstrat 10 angeordnet sind. In diesem Fall wurde ein Bonddraht zur Vereinfachung weggelassen.
  • Die MPU 101 und die Prüfschaltung 111 sind unterschiedliche nackte Halbleiterchips und durch die Bonddrahtverbindung auf dem Verdrahtungssubstrat 10 verbunden. Früher wurden unterschiedliche Systeme für die Prüfschaltung 111 vorgeschlagen. Es gibt z. B. folgende:
    • (1) Ein Zeitüberwachungsgerät zum Zurücksetzen einer MPU 101 nach Abtasten ihres Betriebs auf einen Impuls, wenn auf sie innerhalb einer festgesetzten Zeitperiode nicht zurückgegriffen wird.
    • (2) Ein System, das eine Referenz-MPU (nicht gezeigt) innerhalb der Prüfschaltung 111 aufweist und die während des Vergleichs des Ausgangssignals der Referenz-MPU mit dem der MPU 101, die Referenz-MPU oder die MPU 101 als irregulär betrachtet, wenn eine Nicht-Übereinstimmung und so weiter herausgefunden wird.
  • In dem konventionellen Verfahren des getrennten Aufbaus der MPU 101 und der Prüfschaltung 111 tendieren die Anzahl der Aufbauten, die Anzahl der Leitungen und die Dimensionen der elektronischen Vorrichtungen dazu, zu steigen. Darüber hinaus wird bei dem kürzlich verfolgten Verfahren zum Bilden der MPU 101 und der Prüfschaltung 111 auf dem gleichen Chip ein Fehler, der den gesamten Chip umfasst, nicht vollständig erfassbar, da sogar die Prüfschaltung 111 dann aufhört zu funktionieren.
  • Entsprechend dieser Ausführungsform wird eine MPU 101 mit der Prüfschaltung 111 bereitgestellt, die in der Lage ist, einen Fehler, der den gesamten Halbleiterchip betrifft, zu erfassen, ohne dass die Anzahl der Aufbauten und die der Verdrahtungen zunimmt. Deshalb kann eine kleine, leichtgewichtige, zuverlässige elektronische Vorrichtung bereitgestellt werden. Der RAM 102 und die Fehlerkorrekturcode-Verschlüsselungs-/Entschlüsselungsschaltung 112 sind unterschiedliche nackte Halbleiterchips und über die Bonddrahtverbindung auf dem Verdrahtungssubstrat 10 verbunden.
  • Der Fehlerkorrekturcode fügt ein Fehlererfassungs-/Korrektur-redundantes Bit zu den Daten hinzu, die in dem Speicher gespeichert sind und verursacht somit, dass ein Fehler erfasst und korrigiert wird durch Erstellen eines Code-zu-Code-Hamming-Abstands 4 oder größer. Wenn der Code-zu-Code-Hamming-Abstand auf 4 gesetzt wird, ist eine 1-Bit-Fehlerkorrektur möglich, aber nur ein 2-Bit-Fehler bleibt erfassbar. Konsequenterweise wird dies SECDED (Single-Error-Correction, Double-Error Detection) genannt. Zum Beispiel wird ein 6-Bit-Erfassungs-/Korrektur-redundantes Bit hinzugefügt werden müssen, wenn SECDED realisiert werden soll, das 16-Bit-Daten betrifft. Eine detaillierte Beschreibung eines Fehlerkorrekturcodes wird weggelassen, da die vorliegende Erfindung nicht darauf abzielt, einen Fehlerkorrekturcode bereitzustellen.
  • In dem konventionellen Verfahren des Anordnens von einem RAM 102 und einer Fehlerkorrekturcode-Verschlüsselungs-/und Entschlüsselungsschaltung 112 tendieren die Anzahl der Aufbauten, die Anzahl der Verdrahtungen und die Dimensionen der elektronischen Vorrichtung dazu, zu steigen. In dem kürzlich verfolgten Verfahren zum Bilden des RAM 102 und der Fehlerkorrekturcode- Verschlüsselungs-/Entschlüsselungsschaltung 112 auf dem gleichen Halbleiterchip ist darüber hinaus ein Fehler, der den ganzen Chip umfasst, nicht vollständig detektierbar, da dann sogar die Fehlerkorrekturcode-Verschlüsselungs-/Entschlüsselungsschaltung 112 aufhört zu funktionieren.
  • Gemäß dieser Ausführungsform wird ein RAM 102 mit einer Fehlerkorrekturcode-Verschlüsselungs-/Entschlüsselungsschaltung 112 bereitgestellt, die in der Lage ist, einen Fehler, der den gesamten Chip betrifft, zu detektieren, ohne die Anzahl der Aufbauten und der Verdrahtung zu erhöhen. Deshalb kann eine kleine, leichtgewichtige, zuverlässige elektronische Vorrichtung bereitgestellt werden.
  • Wie andere Halbleiterelemente ist das Speicherelement (ROM), welches das betreffende Programm speichert, auf dem gleichen Verdrahtungssubstrat in der gleichen Form eines nackten Halbleiterchips aufgebaut und wenn es in demselben Aufbau eingebaut ist, kann die elektronische Vorrichtung drastisch kleiner und leichter gemacht werden. Wenn der ROM in den Aufbau eingebaut wird, erfordert dies Programmierungs- und zugehörige Löschungsmethoden zu entwerfen. Eine Verwendung von EEPROM (Electrically Erasable Programmable ROM) wird Programmieren ohne Weiteres möglich machen und macht das Programm löschbar. Selbst wenn ein UVEPROM (Ultra-Violet Erasable Programmable ROM) verwendet wird, kann das Programm ausgeführt oder gelöscht werden durch Bereitstellen der Vorrichtung mit einem Fenster, welches ein Löschen durch ultraviolette Strahlen, die dort hindurchgehen, ermöglicht.
  • Wenn ein EPROM als eine weltraumelektronische Vorrichtung verwendet wird, die kosmischen Strahlen ausgesetzt werden soll, können die geschriebenen Daten mittels der kosmischen Strahlen gelöscht werden. Darüber hinaus ist das EPROM nicht geeignet für die Verwendung als eine elektronische Vorrichtung, die über mehrere hunderttausend Jahre verwendet werden kann, wegen der elektronisch thermischen Bewegung. Deshalb müssen maskierte oder verschlossene ROM für den oben beschriebenen Zweck verwendet werden. Für eine Programmentwicklung ist das betreffende Programm zu modifizieren und umzuschreiben. Aus diesem Grund kann eine Masken- oder Schutz-ROM nicht wirkungsvoll für eine derartige Programmentwicklung verwendet werden.
  • Gemäß der folgenden Ausführungsform der vorliegenden Erfindung führt die elektronische Vorrichtung die Leitung, die mit dem ROM verbunden ist, aus dem Gehäuse heraus und ermöglicht es, den ROM außerhalb des Gehäuses zu betreiben. Konsequenterweise wird kein Drahtbonden für den ROM in dem Entwicklungsgehäuse bereitgestellt. Durch ein externes Verbinden eines Programms, d. h. einem leicht löschbaren EPROM, mit einem externen Bauteil kann jedes Programm mittels eines Verdrahtungssubstrats entwickelt werden, da es die gleichen Muster wie das, das in der vorliegenden Erfindung vorgeschlagen wird, aufweist.
  • 7 bezieht sich auf eine Ausführungsform, wobei sowohl ein ROM innerhalb des Verdrahtungssubstrats 10 als auch ein externes ROM verwendet werden kann, um die MPU zu betreiben. Der RAM 101 und der ROM 103 sind mit der MPU 101 über den Bus 100 in dem Verdrahtungssubstrat 10 verbunden. Darüber hinaus werden RAM 102 und ROM 103 Auswahlsignale CS# durch einen Adressen-Decoder 107 gebildet. Obgleich ein Signalname mit einer Leitung darauf für jedes aktive "niderige" Signal in 7 bereitgestellt wird, wird der Signalname, der von einer „#"-Markierung gefolgt wird, in dieser Spezifikation für die Klarheit der Beschreibung verwendet. Der Adressen-Decoder 107 dekodiert höher signifikante Bits in einem Adressensignal, das von dem Bus 100 geliefert wird, und wenn das Adressensignal die Adresse der RAM 102 oder ROM 103 anzeigt, wird das entsprechende Auswahlsignal CS# für RAM 102 oder ROM 103 verwendet. Während das Auswahlsignal CS# aktiv ist, lesen die RAM 102 oder ROM 103 oder schreiben die gewünschten Adressendaten in Übereinstimmung mit den niedriger signifikanten Bits.
  • Gemäß dieser Ausführungsform wird auch ein ROM 103-Auswahlsignal-CS# 108 von dem Verdrahtungssubstrat 10 ausgesandt. Konsequenterweise kann der ROM 103' außerhalb des Verdrahtungssubstrats 10 anstelle des ROM 103 innerhalb des Verdrahtungssubstrats 10 für den Betrieb verwendet werden. Darüber hinaus ist es als Teil des niedriger signifikanten Bits in dem Adressbussignal genug für eine Adressenleitung, um mit dem ROM 103' verbunden zu werden. Die Zahl der Führungsleitungen von dem Verdrahtungssubstrat 10 wird auch an einem Vergrößern gehindert. Um ein Programm zu entwickeln, ist es nur notwendig, das Programm in den ROM 103' außerhalb des Verdrahtungssubstrats 10 zu schreiben, ohne den verpackten ROM 103 innerhalb des Verdrahtungssubstrats 10. Folglich kann eine wirkungsvolle Programmentwicklung, wenn ein Programm vollständig geschrieben und von dem ROM gelöscht ist, durchgeführt werden. Wenn ein Masken- oder ein Schutz-ROM als ROM 103 innerhalb des Verdrahtungssubstrats 10 für eine aktuelle Vorrichtung nach der Programmentwicklung verwendet werden, wird die Befürchtung des Risikos eines Löschens der Daten in dem ROM 103 eliminiert und eine elektronische Vorrichtung liegt vor, um in einem guten Zustand nach langem Gebrauch zu verbleiben.
  • 8 ist ein Schaltungsdiagramm, das die vorliegende Erfindung anwendet. Eine MPU 101, ein RAM 102, ein ROM 103, eine FPU 104, eine DMAC 105 und ein Gate-Array 110 sind in Form von nackten Chips auf einem Verdrahtungssubstrat 10 montiert. Obgleich der RAM 102 und der ROM 103 aus einer Mehrzahl von Chips bestehen, abhängig von der Speicherkapazität und der Bitbreite, ist jeder von ihnen, wie in 8 gezeigt, zur Vereinfachung als ein einzelnes Stück dargestellt. In dem Gate-Array 110 sind eine Prüfschaltung 111 mit einem Überwachungsschaltungszeitgeber und dergleichen zum Erfassen des Betriebs der MPU aufgrund eines Impulses, die Fehlerkorrekturcode-Verschlüssungs-/Entschlüsselungsschaltung 112 zum Korrigieren der Inversion der Daten in dem RAM 102, der Adress-Decoder 107, die Schnittstellenschaltung 106 mit externen Bauteilen und dergleichen als eingebaute Elemente gebildet. (Diese Schaltungen in dem Gate-Array sind nicht in 8 gezeigt.) Die Anzahl der Chips kann somit signifikant vermindert werden, wenn die peripheren Schaltungen der MPU 101 in einer derartigen Gate-Array-Form hergestellt sind.
  • Da die Prüfschaltung 111 und die Fehlerkonekturcode-Verschlüssungs-/Entschlüsselungsschaltung 112 auf den Chips untergebracht sind, die unterschiedlich von denen der MPU 101, dem RAM 102 mit Bezug auf das Gate-Array 110 sind, wird das Weglassen einer Erfassung eines Fehlers, der den gesamten Chip betrifft, verhindert.
  • Obgleich eine Verwendung von unterschiedlichen Arten der jeweiligen MPU 101, der FPU 104, der DMAC 105 durchgeführt werden kann, basiert eine Darstellung der 8 auf der Annahme, dass eine GMICRO/200-(H32/200)-Serie angewendet wird. Konsequenterweise sind die Namen der unterschiedlichen Steuersignalleitungen in Übereinstimmung mit der Spezifikation der GMICRO/200-(H32/200)-Serien angezeigt. Da die vorliegende Erfindung nicht nur durch eine spezielle Produktserie realisiert wird, ist die Beschreibung der Signalnamen irrelevant für die vorliegende Erfindung, insbesondere wird sie weggelassen: Die detaillierte Beschreibung von ihnen wurde in einem Dokument (,H32/200 Hardware Manual', Hitachi, Ltd.) gegeben. Zufällig werden die Bit-Positionen der Adressen- und die Datenleitungen in der Form einer bigendianen Anzeige bereitgestellt und weniger signifikante Bits werden deshalb durch kleine Nummern ausgedrückt. Zum Beispiel A0 der Adressenleitung repräsentiert das höchste signifikante Bit, während A29 das niedrigste signifikante Bit repräsentiert.
  • Die Bussignalleitungen, die aus dem Verdrahtungssubstrat 10 herausführen, sind gemäß dieser Ausführungsform nur die folgenden: Adressenleitungen A13–A29, Datenleitungen D0–D31, Adressenfreigabe AS1#, AS2#, Byte-Steuersignale BC0#–BC2#, ein Lese-/Schreibschaltsignal R/W# und ein Datenübertragungs-Endsignal DC#. Mit anderen Worten, da nur ein Teil der Bussignalleitungen aus dem Verdrahtungssubstrat 10 herausgelassen wird, ist die Anzahl der Stiftkontakte, die mit der Außenseite des Gehäuses verbunden sind, verminderbar, wodurch die Gehäusegröße schmaler ausgeführt werden kann. Wenn es nicht vorgesehen ist, ROMs außerhalb des Verdrahtungssubstrats 10 zu verwenden, sind nicht all diese Bussignalleitungen notwendigerweise herausgelassen. Somit wird die Anzahl der Stiftkontakte verminderbar.
  • Der Adressen-Decoder 107 (nicht gezeigt) in dem Gate-Array erzeugt das ROM-Auswahlsignal ROCS#108, ein RAM-Auswahlsignal RACE0#–RACE3#, ein externes Elementauswahlsignal XCS# mittels der Adressenleitungen A0–A12.
  • Das ROM-Auswahlsignal ROCS#108 einer dieser Signalleitungen ist mit dem ROM 103 in dem Verdrahtungssubstrat 10 verbunden und wird gleichzeitig aus dem Verdrahtungssubstrat 10 herausgelassen. Gemäß dieser Ausführungsform kann das ROM 103' (nicht gezeigt) anstelle des ROM 103 innerhalb des Verdrahtungssubstrats 10 mit der Außenseite des Verdrahtungssubstrats 10 verbunden sein und vom Betrieb verwendet werden. Darüber hinaus ist es als Teil der niedrigeren signifikanten Bits A13–A29 in dem Adressenbussignal genug, für eine Adressenleitung, mit ROM 103' verbunden zu werden, wobei die Anzahl der Führungsleitungen von dem Verdrahtungssubstrat 10 auch an einer Vergrößerung gehindert wird. Um ein Programm zu entwickeln, ist es nur notwendig, das Programm in das ROM 103' außerhalb des Verdrahtungssubstrats 10 zu schreiben, ohne den verpackten ROM 103 innerhalb des Verdrahtungssubstrats 10 zu verpacken. Somit kann eine effiziente Entwicklung als ein Programm, das vollständig geschrieben und von dem ROM entfernt wird, durchgeführt werden. Wenn ein Masken- und ein Schutz-ROM verwendet wird als ein ROM 103 innerhalb des Verdrahtungssubstrats 10 für eine tatsächliche Vorrichtung nach der Programmentwicklung, wird die Befürchtung des Risikos einer Löschung der Daten in dem ROM 103 eliminiert und eine elektronische Vorrichtung steht fest, um unter guten Bedingungen nach einem langen Gebrauch zu verbleiben.
  • Die RACE0#–RACE1# aus den RAM-Auswahlsignalen RACE0#–RACE3# sind mit dem RAM 102 innerhalb des Verdrahtungssubstrats 10 verbunden, während die RACE2#–RACE3# außerhalb des Verdrahtungssubstrats 10 geführt werden. Wenn die RACE2#–RACE3#, die aus dem Verdrahtungssubstrat 10 herausgeführt werden, die Byte-Steuersignale BC0#–BC2#, das Lese-/Schreibschaltsignal R/W#, die Adressenleitungen A13–A29 und die Datenleitungen D0–D31 verbunden sind mit dem RAM 102' (nicht gezeigt) außerhalb des Verdrahtungssubstrats 10, kann ein Anwachsen der Speicherkapazität mit der Kombination von RAM 102 und RAM 102' erhalten werden.
  • Das externe Elementauswahlsignal XCS# wird außerhalb des Verdrahtungssubstrats 10 geführt und wenn das externe Elementauswahlsignal XCS#, das Byte-Steuersignal BC0#–BC2#, das Schreib-/Leseschaltungssignal R/W#, die Adressfreigaben AS1#, AS2#, die Datenübertragungs-Endsignale DC#, die Adressleitungen A13–A29 und die Datenleitungen D0–D31 mit einem externen Element (nicht gezeigt) verbunden sind, wird eine Systemerweiterbarkeit verbessert, wenn die externen Elemente verwendbar werden.
  • Die Anzahl der Anschlussstifte kann drastisch reduziert werden, wenn die externen Elemente nicht verbunden sind, da die RAM-Auswahlsignalen RACE2#–RACE3#, das Auswahlsignal XCS#, das Byte-Steuersignal BC0#–BC2#, das Lese-/Schreibschaltungssignal R/W#, die Adressfreigaben AS1#, AS2#, das Datentransfer-Endsignal DC#, die Adressleitungen A13–A29 und die Datenleitungen D0–D31 nicht notwendig sind, aus dem Verdrahtungssubstrat 10 zu dem RAM 102' außerhalb des Verdrahtungssubstrats 10 herauszuführen.
  • Zusätzlich zu dem Gate-Array 110 kann es ermöglicht werden, eine Schnittstellenschaltung 106 mit externen Bauteilen einzubauen. Eine Signalleitung MIL-1553B kann zur Anwendung in dem sog. MIL-1553B-Kommunikationsstandard verwendet werden. Darüber hinaus ist eine Kommunikationsleitung CELLCOMCNTR eine Kommunikationsleitung zum Koppeln einer Mehrzahl von Computereinheiten, wobei jede ein Verdrahtungssubstrat 10 aufweist. Wenn die Anzahl der erforderlichen Verdrahtungssubstrate 10 für die Kommunikationsleitung CELLCOMCNTR vorbereitet wird, um miteinander verbunden zu werden, wird es die Konstruktion eines Multi-Prozessorsystem oder eines Multiplex-Computersystems für Fehlertoleranzen vereinfachen.
  • 9 und 10 veranschaulichen Verfahren zum Verpacken des Verdrahtungssubstrats 10 unter Verwendung der vorliegenden Erfindung, wie in 8 gezeigt wird.
  • Die MPU 101, die FPU 104, die ROMs 103-1, 103-2 und die RAM 102-1, 102-2 sind auf der Oberfläche (B-Seite), wie in 9 gezeigt wird, montiert. Das Speicherelement, die ROMs 103-1, 103-2 und RAMs 102-1, 102-2, die mit den Datenleitungen verbunden sind, die zu dem Bus 100-1 gehören, werden auf dieser Oberfläche, wie sie in 5 gezeigt ist, montiert.
  • Die DMAC 105, das Gate-Array 110, die ROMs 103-3, 103-4 und die RAMs 102-3, 102-4 werden auf der Oberfläche (A-Seite), wie in 10 gezeigt, montiert. Das Speicherelement, die ROMs 103-3, 103-4 und RAMs 102-3, 102-4, die mit den Datenleitungen verbunden sind, die zu dem Bus 100-1 gehören, werden auf dieser Oberfläche, wie in 5 gezeigt, montiert.
  • Da die Anzahl der Verdrahtungs-Lage-für-Lage-Durchkontakte gemäß dieser Ausführungsform verminderbar ist, kann das Verdrahtungssubstrat 10 kleiner hergestellt werden. Darüber hinaus wird die Konzentration von Wärme und Verdrahtung von einer Seite vermeidbar durch Aufteilen von LSI, MPU 101, FPU 104, DMAC 105 und dem Gate-Array 110 in zwei Gruppen, wobei jede eine große Chipgröße und viele Eingangs-/Ausgangssignalleitungen aufweist und sie auf den jeweiligen Seiten verteilt. Unter Berücksichtigung des thermischen Widerstands, der chemischen Stabilität und dergleichen ist ein keramisches Substrat als Verdrahtungssubstrat 10 geeignet, wenn es im Weltraum eingesetzt wird, wo eine Zuverlässigkeit gefordert ist.
  • 11 stellt eine Gehäuseausführung der vorliegenden Erfindung dar. Die keramischen Kappen 50 werden auf die jeweiligen Seiten des keramischen Verdrahtungssubstrats 10 angebracht, um hermetisch die nackten Halbleiterchip, wie ein MPU 101, das darauf montiert ist, abzudichten. Die Innenseite wird auf diese Weise hermetisch abgedichtet durch die Kappen 50 unter Vakuum oder mit einem inaktiven Gas, wie Stickstoff, Helium oder dergleichen, aufgefüllt. Wenn Helium aufgefüllt ist, wird es bequemerweise für eine Leck-Prüfung verwendet, wenn die Luftdichte der Dichtung gecheckt wird. Wenn es beabsichtigt ist, eine Vielzahl von Chips in einem einzigen Gehäuse unterzubringen, wird das Gehäuse groß und das Volumen innerhalb der Kappe 50 wird auch ansteigen. Wenn die Keramikkappen 50 auf die jeweiligen Seiten des keramischen Verdrahtungssubstrats 10 angebracht werden, bevor sie als hermetische Dichtung verwendet werden, kann der Inhalt durch Löten mit dem geschmolzenen Lot in die Kappen 50 hineingezogen oder aus den Kappen 50 herausgeschoben werden aufgrund des Unterschieds des Druckes auf der Innenseite und der Außenseite, wenn das Lot abkühlt. Eine der Gegenmaßnahmen, die vorgenommen werden müssen, um das geschmolzene Lot vom Hereinziehen oder Herausschießen aus den Kappen 50 zu vermeiden, selbst wenn ein Gehäuse groß ist, sind Belüftungsbohrungen 51 in sie zu bohren und die Löcher 51 mit Klappen 52 oder dergleichen zu bedecken, nachdem die Inhalte hermetisch mit dem eingeschlossenen inaktiven Gas abgedichtet sind.
  • Gemäß der vorliegenden Erfindung können eine Vielzahl von Halbleiterelementen in einem einzigen Gehäuse untergebracht werden und die Anzahl der Signalleitungen, die aus dem Gehäuse herausgeführt werden, ist verminderbar, so dass die Gehäusegröße vermindert wird. Deshalb ist es möglich, eine kleine, leichtgewichtige, elektronische Vorrichtung herzustellen.

Claims (2)

  1. Elektronische Vorrichtung, umfassend: – ein Verdrahtungssubstrat (10), das eine erste Hauptfläche (B) und eine zweite Hauptfläche (A) gegenüber der ersten Hauptfläche aufweist; – erste Datenleitungen, die auf der ersten Hauptfläche (B) vorgesehen sind; – zweite Datenleitungen (D16–D31), die auf der zweiten Hauptfläche vorgesehen sind; – eine erste Gruppe von Speicherchips (102-1–102-k, 103-i–103-k), die auf der ersten Hauptfläche (B) montiert sind, wobei die erste Gruppe der Speicherchips mit den ersten Datenleitungen verbunden sind; – eine zweite Gruppe von Speicherchips (102-(k + 1)–102-N, 103-(k + 1)–103-N), die auf der zweiten Hauptfläche (A) montiert sind, wobei die zweite Gruppe der Speicherchips mit den zweiten Datenleitungen verbunden ist; dadurch gekennzeichnet, dass – eine MPU (101) eine ausgewählte Bit-Breite aufweist und in einen ersten Bit-Abschnitt und in einen zweiten Bit-Abschnitt aufgeteilt ist; – die ersten Datenleitungen mit dem ersten Bit-Abschnitt der MPU (101) verbunden sind; und – die zweiten Datenleitungen mit dem zweiten Bit-Abschnitt der MPU (101) verbunden sind.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei die ersten und zweiten Halbleiterchips RAMs und ROMs aufweisen.
DE1992633297 1991-02-28 1992-02-27 Packung für elektronische Schaltung Expired - Lifetime DE69233297T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3034038A JP2960560B2 (ja) 1991-02-28 1991-02-28 超小型電子機器
JP3403891 1991-02-28

Publications (2)

Publication Number Publication Date
DE69233297D1 DE69233297D1 (de) 2004-03-04
DE69233297T2 true DE69233297T2 (de) 2004-11-18

Family

ID=12403153

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69233063T Expired - Lifetime DE69233063T2 (de) 1991-02-28 1992-02-27 Packung für elektronische Schaltung
DE1992633297 Expired - Lifetime DE69233297T2 (de) 1991-02-28 1992-02-27 Packung für elektronische Schaltung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69233063T Expired - Lifetime DE69233063T2 (de) 1991-02-28 1992-02-27 Packung für elektronische Schaltung

Country Status (5)

Country Link
US (11) US5468992A (de)
EP (3) EP0786809B1 (de)
JP (1) JP2960560B2 (de)
CA (1) CA2061949C (de)
DE (2) DE69233063T2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5982185A (en) * 1996-07-01 1999-11-09 Micron Technology, Inc. Direct connect carrier for testing semiconductor dice and method of fabrication
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US5929647A (en) * 1996-07-02 1999-07-27 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
WO1998025213A1 (fr) * 1996-12-04 1998-06-11 Hitachi, Ltd. Dispositif de circuit semi-conducteur integre
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
WO1999024896A1 (fr) * 1997-11-06 1999-05-20 Hitachi, Ltd. Processeur d'informations
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
JP2000077609A (ja) 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6154364A (en) * 1998-11-19 2000-11-28 Delco Electronics Corp. Circuit board assembly with IC device mounted thereto
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6406940B1 (en) 2000-08-14 2002-06-18 Intermedics Inc. Method and apparatus for stacking IC devices
US6349050B1 (en) * 2000-10-10 2002-02-19 Rambus, Inc. Methods and systems for reducing heat flux in memory systems
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US7606293B2 (en) * 2002-10-25 2009-10-20 Gct Semiconductor, Inc. Bidirectional turbo ISI canceller-based DSSS receiver for high-speed wireless LAN
US7230146B2 (en) 2003-10-27 2007-06-12 Honeywell International Inc. Process for producing fluoropropenes
US7444546B2 (en) * 2003-04-17 2008-10-28 Arm Limited On-board diagnostic circuit for an integrated circuit
US7302025B2 (en) * 2003-09-25 2007-11-27 Analog Devices, Inc. Efficient joint equalization/decoding method and apparatus for Complementary-Code-Keying based systems
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
US7015823B1 (en) 2004-10-15 2006-03-21 Systran Federal Corporation Tamper resistant circuit boards
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP4863953B2 (ja) * 2007-08-30 2012-01-25 日立オートモティブシステムズ株式会社 物理量変換センサ及びそれを用いたモータ制御システム
US8443175B2 (en) * 2009-07-10 2013-05-14 Via Technologies, Inc. Microprocessor with first processor for debugging second processor
US8762779B2 (en) * 2010-01-22 2014-06-24 Via Technologies, Inc. Multi-core processor with external instruction execution rate heartbeat
US8495344B2 (en) * 2010-01-22 2013-07-23 Via Technologies, Inc. Simultaneous execution resumption of multiple processor cores after core state information dump to facilitate debugging via multi-core processor simulator using the state information
US8639919B2 (en) 2011-01-18 2014-01-28 Via Technologies, Inc. Tracer configuration and enablement by reset microcode
US9153508B2 (en) 2011-08-17 2015-10-06 Rambus Inc. Multi-chip package and interposer with signal line compression
US8634221B2 (en) 2011-11-01 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
KR102104578B1 (ko) * 2013-08-30 2020-04-27 에스케이하이닉스 주식회사 데이터 비트 인버전 기능을 갖는 반도체 장치
EP3478936B1 (de) 2016-09-27 2022-11-09 Halliburton Energy Services, Inc. Formationstester mit reaktivem filtermaterial
CN112927747B (zh) * 2021-04-22 2021-09-21 中科一芯科技(深圳)有限公司 一种嵌入式存储芯片打线导致芯片失效的解决方法
CN114679424B (zh) * 2022-03-31 2023-07-07 中科芯集成电路有限公司 一种多裸芯集成微系统dma实现方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US131228A (en) * 1872-09-10 Improvement in stump-extractors
US33013A (en) * 1861-08-06 Improvement in seed-sowing machines
US22739A (en) * 1859-01-25 Antonio metjcci
US56911A (en) * 1866-08-07 Improved washing-machine
US24389A (en) * 1859-06-14 Improvement in horse-rakes
US40261A (en) * 1863-10-13 Improvement in granaries
US3851221A (en) * 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
US4172282A (en) * 1976-10-29 1979-10-23 International Business Machines Corporation Processor controlled memory refresh
US4144561A (en) * 1977-07-08 1979-03-13 Xerox Corporation Chip topography for MOS integrated circuitry microprocessor chip
JPS5537641A (en) 1978-09-08 1980-03-15 Fujitsu Ltd Synchronization system for doubled processor
US4245273A (en) 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
IT1128896B (it) * 1980-07-03 1986-06-04 Olivetti & Co Spa Apparecchiatura di elaborazione dati con memoria permanente programmabile
US4443278A (en) * 1981-05-26 1984-04-17 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4504784A (en) * 1981-07-02 1985-03-12 International Business Machines Corporation Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US4602271A (en) * 1981-07-22 1986-07-22 International Business Machines Corporation Personalizable masterslice substrate for semiconductor chips
US4432055A (en) * 1981-09-29 1984-02-14 Honeywell Information Systems Inc. Sequential word aligned addressing apparatus
JPS5961152A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
US5149940A (en) * 1983-02-24 1992-09-22 Beckworth Davis International Inc. Method for controlling and synchronizing a welding power supply
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4649474A (en) * 1983-09-23 1987-03-10 Western Digital Corporation Chip topography for a MOS disk memory controller circuit
US4618953A (en) * 1984-05-01 1986-10-21 Pitney Bowes Inc. Watchdog circuit
US4577293A (en) * 1984-06-01 1986-03-18 International Business Machines Corporation Distributed, on-chip cache
JPS617656A (ja) * 1984-06-22 1986-01-14 Toshiba Corp マルチチップパッケ−ジ
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US4803682A (en) * 1985-03-04 1989-02-07 Sanyo Electric Co., Ltd. Resetting system
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
GB2182176B (en) * 1985-09-25 1989-09-20 Ncr Co Data security device for protecting stored data
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US4922363A (en) * 1985-10-17 1990-05-01 General Electric Company Contactor control system
US4746966A (en) * 1985-10-21 1988-05-24 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
JPS62162749A (ja) 1986-01-13 1987-07-18 Komatsu Ltd 内燃機関発電機
US4752927A (en) * 1986-04-09 1988-06-21 Tektronix, Inc. Synchronous changeover
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
GB2195478B (en) * 1986-09-24 1990-06-13 Ncr Co Security device for sensitive data
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4773044A (en) * 1986-11-21 1988-09-20 Advanced Micro Devices, Inc Array-word-organized display memory and address generator with time-multiplexed address bus
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
US4993148A (en) 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5243208A (en) * 1987-05-27 1993-09-07 Hitachi, Ltd. Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4947183A (en) * 1987-11-14 1990-08-07 Ricoh Company, Ltd. Edge type thermal printhead
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
JPH07107956B2 (ja) 1988-02-29 1995-11-15 沖電気工業株式会社 プロセッサ塔載回路
JP2645068B2 (ja) 1988-04-08 1997-08-25 株式会社東芝 メモリモジュール
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
DE3852131T2 (de) * 1988-04-26 1995-05-18 Citizen Watch Co Ltd Speicherkarte.
US4888773A (en) * 1988-06-15 1989-12-19 International Business Machines Corporation Smart memory card architecture and interface
US5185717A (en) * 1988-08-05 1993-02-09 Ryoichi Mori Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US4979289A (en) * 1989-02-10 1990-12-25 Honeywell Inc. Method of die bonding semiconductor chip by using removable non-wettable by solder frame
JPH02219254A (ja) * 1989-02-20 1990-08-31 Hitachi Ltd 半導体集積回路装置
US4993143A (en) * 1989-03-06 1991-02-19 Delco Electronics Corporation Method of making a semiconductive structure useful as a pressure sensor
JPH02289014A (ja) 1989-03-17 1990-11-29 Nec Corp Ｄｒａｍ制御装置
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US5068850A (en) * 1989-06-12 1991-11-26 Moore Industries-International, Inc. Parameter value communication system
US4922379A (en) * 1989-07-18 1990-05-01 Hughes Aircraft Company Power semiconductor package
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
EP0454447A3 (en) * 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5768613A (en) * 1990-07-06 1998-06-16 Advanced Micro Devices, Inc. Computing apparatus configured for partitioned processing
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
JPH0833978B2 (ja) * 1991-04-26 1996-03-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 磁気ヘッド及びその製造方法
US5237203A (en) * 1991-05-03 1993-08-17 Trw Inc. Multilayer overlay interconnect for high-density packaging of circuit elements
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JP3210466B2 (ja) * 1993-02-25 2001-09-17 株式会社リコー Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
JPH08147197A (ja) * 1994-11-25 1996-06-07 Sanyo Electric Co Ltd 障害情報を記憶する情報処理装置
JP2677216B2 (ja) 1994-12-16 1997-11-17 株式会社押野電気製作所 パネル・プリント基板用小形ランプソケット装置
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH11120075A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体記憶装置及び半導体記憶システム
US6198118B1 (en) * 1998-03-09 2001-03-06 Integration Associates, Inc. Distributed photodiode structure
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
JP2000315776A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
US6612605B2 (en) * 1999-09-29 2003-09-02 K-2 Corporation Integrated modular glide board
JP4569913B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリモジュール
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
KR100336281B1 (ko) * 2000-04-20 2002-05-13 윤종용 수리할 수 있는 멀티 칩 패키지
JP2002108835A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 車載電子制御装置
EP1444214B2 (de) * 2001-11-16 2009-12-16 AMI Agrolinz Melamine International GmbH Verfahren zur herstellung von melemfreiem melamin und quencher
US7246245B2 (en) * 2002-01-10 2007-07-17 Broadcom Corporation System on a chip for network storage devices

Also Published As

Publication number Publication date
EP1394557A3 (de) 2004-10-20
JP2960560B2 (ja) 1999-10-06
US20070158814A1 (en) 2007-07-12
US6728904B2 (en) 2004-04-27
CA2061949C (en) 1998-01-27
US6195742B1 (en) 2001-02-27
CA2061949A1 (en) 1992-08-29
DE69233063D1 (de) 2003-06-26
JPH04273470A (ja) 1992-09-29
EP0786809A1 (de) 1997-07-30
US6223273B1 (en) 2001-04-24
US20010010064A1 (en) 2001-07-26
US7425763B2 (en) 2008-09-16
US5614761A (en) 1997-03-25
US5789805A (en) 1998-08-04
US7701743B2 (en) 2010-04-20
US5468992A (en) 1995-11-21
US6584004B2 (en) 2003-06-24
US20040164324A1 (en) 2004-08-26
DE69233063T2 (de) 2004-09-16
EP0786809B1 (de) 2004-01-28
DE69233297D1 (de) 2004-03-04
US20080303175A1 (en) 2008-12-11
EP0501474A2 (de) 1992-09-02
EP0501474A3 (en) 1993-01-13
EP0501474B1 (de) 2003-05-21
US7120069B2 (en) 2006-10-10
US20050248017A1 (en) 2005-11-10
US20030156441A1 (en) 2003-08-21
US7233534B2 (en) 2007-06-19
EP1394557A2 (de) 2004-03-03

Similar Documents

Publication Publication Date Title
DE69233297T2 (de) Packung für elektronische Schaltung
DE19721967C2 (de) Speicherbaustein
DE102004020038B4 (de) Speichermodul und Speichersystem
DE69133311T2 (de) Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
DE102011052959B4 (de) Halbleiterspeichervorrichtung
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE112009004562T5 (de) Halbleiterstückverbindungsüberwachungssystem und -verfahren
DE102004031954B4 (de) Halbleiterpackung mit gestapelten Chips
DE10066260B4 (de) Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE69633695T2 (de) Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
DE69724318T2 (de) Prüfung und Reparatur einer eingebetteten Speicherschaltung
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE60030391T2 (de) Halbleiterschaltung mit Prüfungsfähigkeit
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE102008048628A1 (de) Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses
DE102006017059B4 (de) Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
DE10338675A1 (de) Reserve-Eingangs-/Ausgangs-Puffer
EP0898283A2 (de) Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
DE10214125C1 (de) Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
DE19919904B4 (de) Anordnung von Dateneingabe-/-Ausgabeschaltungen zur Verwendung in einem Halbleiterspeicherbauelement
DE102004052612B4 (de) Halbleiterspeicherbaustein, Halbleiterspeichermodul und Verfahren zur Übertragung von Schreibdaten zu Halbleiterspeicherbausteinen
DE10039612B4 (de) Halbleitervorrichtung mit einem Speicher für eine Zwischenwortgröße

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: RISING SILICON, INC., AUSTIN, US