DE69432643T2 - Halbleiterbauelement mit Kondensator - Google Patents

Halbleiterbauelement mit Kondensator Download PDF

Info

Publication number
DE69432643T2
DE69432643T2 DE69432643T DE69432643T DE69432643T2 DE 69432643 T2 DE69432643 T2 DE 69432643T2 DE 69432643 T DE69432643 T DE 69432643T DE 69432643 T DE69432643 T DE 69432643T DE 69432643 T2 DE69432643 T2 DE 69432643T2
Authority
DE
Germany
Prior art keywords
layer
capacitor
insulation
semiconductor device
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69432643T
Other languages
English (en)
Other versions
DE69432643D1 (de
Inventor
Koji Osaka-shi Arita
Eiji Ibaraki-shi Fujii
Yasuhiro Shimamoto-cho Shimada
Yasuhiro Otsu-shi Uemoto
Atsu Oyamazaki-cho Inoue
Toru Kyoto-shi Nasu
Akihiro Suita-shi Matsuda
Yoshihisa Suita-shi Nagano
Taketoshi Takatsuki-shi Matsuura
Tatsuo Takatsuki-shi Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5194617A external-priority patent/JP2845727B2/ja
Priority claimed from JP5194618A external-priority patent/JP2960287B2/ja
Priority claimed from JP6026514A external-priority patent/JP2912816B2/ja
Priority claimed from JP06055552A external-priority patent/JP3110605B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69432643D1 publication Critical patent/DE69432643D1/de
Application granted granted Critical
Publication of DE69432643T2 publication Critical patent/DE69432643T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement mit einer ferroelektrischen oder stark dielelektrischen Schicht als Kondensatordielektrikumsschicht.
  • HINTERGRUND DER ERFINDUNG
  • Entsprechend dem Trend zu einer höheren Geschwindigkeit und einer geringeren Leistungsaufnahme von Halbleiterbauelementen, wie zum Beispiel Mikrorechnern und digitalen Signalprozessoren, werden seit kurzem elektronische Gebrauchsartikel in ihrer Leistung zunehmend vervollkommnet, wobei jedoch eine elektromagnetische Störung, die in einem von diesen elektronischen Geräten ausgehenden elektromagnetischen Rauschen besteht, ein ernstes Problem verursacht. Demzufolge werden nicht nur in den elektronischen Geräten, sondern auch in den darin eingesetzten elektronischen Bauelementen Maßnahmen gegen die elektromagnetische Störung gefordert. Die effektivste Maßnahme gegen die elektromagnetische Störung im Halbleiterbauelement ist der Einbau eines Kondensators mit einer großen Kapazität zwischen der Vorspannungsleitung und der Masseleitung innerhalb des Halbleiterbauelements; bislang wurde der Kondensator außerhalb des Halbleiterbauelements angeordnet.
  • Darüber hinaus sind vor kurzem nichtflüchtige Speicher mit wahlfreiem Zugriff in einer einfachen Konstruktion mit Kondensator, in denen als Kondensatordielektrikumsschicht eine ferroelektrische Schicht verwendet wird, und dynamische Speicher mit wahlfreiem Zugriff mit Kondensator, in denen eine dielektrische Schicht mit einer großen Dielektrizitätskonstanten als Speicherkondensator dient, entwickelt worden.
  • Ein herkömmliches Halbleiterbauelement mit Kondensator wird im Folgenden ausführlich beschrieben.
  • 1 ist eine Teilquerschnittsansicht eines repräsentativen Halbleiterbauelements. In 1 ist auf einem Siliziumsubstrat 1 in einem Bereich, der durch ein Feldoxidgebiet 2 umschlossen wird, ein integrierter Schaltkreis 6 angeordnet, der durch aktive Source/Drain- Bereiche 3, ein Gateoxid 4 und eine Gate-Elektrode 5 gegeben ist. Ferner wurde auf dem Siliziumsubstrat 1 eine Isolationsschicht 7 hergestellt, und in einem bestimmten Bereich wurde ein Kondensator 11 auf der Isolationsschicht 7 ausgebildet, der aus einer unteren Elektrode 8, einer Kondensatordielektrikumsschicht 9 und einer oberen Elektrode 10 besteht. Mindestens zum Abdecken des Kondensators 11 wurde außerdem eine Isolationszwischenschicht 12 ausgebildet. Angeordnet wurden auch Verbindungsleitungen 14a, die durch ein erstes Kontaktloch 13a mit den aktiven Source/Drain- Bereichen 3 verbunden sind, eine Verbindungsleitung 14b, die durch ein zweites Kontaktloch 13b mit der unteren Elektrode 8 des Kondensators 11 verbunden ist, und eine Verbindungsleitung 14c, die durch ein drittes Kontaktloch 13c mit der oberen Elektrode 10 des Kondensators 11 verbunden ist. Darüber hinaus ist zum Schutz der Verbindungsleitungen 14a, 14b, 14c eine Passivierungsschicht 15 vorgesehen.
  • Ein Herstellungsverfahren des in 1 dargestellten herkömmlichen Halbleiterbauelements mit Kondensator wird im Weiteren mit Bezug auf den in 2 dargestellten Ablaufplan des Herstellungsprozesses sowie mit Bezug auf 1 erläutert. Zunächst wird im Schritt (1) der integrierte Schaltkreis 6 auf dem Siliziumsubstrat 1 hergestellt. Im Schritt (2) wird eine Isolationsschicht 7 auf einem Siliziumsubstrat 1 hergestellt. Im Schritt (3) wird ein Kondensator 11 auf der Isolationsschicht 7 ausgebildet. Dieser Kondensator 11 entsteht durch aufeinanderfolgendes Abscheiden einer ersten leitfähigen Schicht als unterer Elektrode 8, einer Kondensatordielektikumsschicht 9 und einer zweiten leitfähigen Schicht als oberer Elektrode 10 sowie durch die entsprechende Formgebung mittels Ätzen. Als Kondensatordielektrikumsschicht 9 dient eine ferroelektrische Schicht oder eine stark dielektrische Schicht, als untere Elektrode 8 und obere Elektrode 10 wird ein Zweischichtsystem bestehend aus einer Platinschicht und einer Titanschicht verwendet, das die Kondensatordielektrikumsschicht 9 sequentiell von der Seite her kontaktiert. Im Schritt (4) wird eine Isolationszwischenschicht 12, die aus PSG (Phosphosilikatglas) besteht, mittels CVD so ausgebildet, dass zumindest der Kondensator 11 bedeckt ist. Im Schritt (5) werden ein erstes Kontaktloch 13a, das zu den aktiven Source/Drain-Gebieten 3 des integrierten Schaltkreises 6 führt, ein zweites Kontaktloch 13b, das zu der unteren Elektrode 8 des Kondensators 11 führt, und ein drittes Kontaktloch 13c, das zu der oberen Elektrode 10 des Kondensators 11 führt, hergestellt. Nach der Herstellung der Verbindungsleitungen 14a, 14b, 14c im Schritt (6) wird mittels Plasma-CVD im Schritt (7) eine Passivierungsschicht 15 ausgebildet, die aus einer Siliziumnitridschicht oder einer Siliziumoxinitridschicht mit einem hohen Feuchtewiderstand besteht.
  • In einem derartigen herkömmlichen Halbleiterbauelement mit Kondensator, in dem eine PSG-Schicht als Isolationszwischenschicht 12 dient, wird das Ziel einer Minderung der Beanspruchung des Kondensators 11 zwar erreicht, die bei der Herstellung der PSG-Schicht mittels CVD erzeugte Feuchtigkeit wird jedoch durch die PSG-Schicht absorbiert, und diese Feuchtigkeit diffundiert in die ferroelektrische Schicht, welche die Kondensatordielektrikumsschicht bildet, und setzt damit den elektrischen Widerstand herab. Dieses Phänomen führt zu einem Ansteigen des Kriechstroms des Kondensators 11 oder zu einer Abnahme der dielektrischen Durchschlagfestigkeit, was einen dielektrischen Durchschlag der Kondensatordielektrikumsschicht 9 hervorrufen kann. In einem solchen Halbleiterbauelement mit Kondensator wurde als eine Passivierungsschicht 15 bisher eine durch Plasma-CVD erzeugte Siliziumnitrid– oder Siliziumoxinitridschicht verwendet, und obwohl ein Eindringen von Feuchtigkeit von außen in den Kondensator 11 verhindert werden kann, wird beim Schichtherstellungsprozess mittels Plasma-CVD aktivierter Wasserstoff erzeugt, und dieser aktivierte Wasserstoff kann in die ferroelektrische oder stark dielektrische Schicht, welche die Kondensatordielektrikumsschicht 9 bildet, diffundieren, was zu einem Anstieg des Kriechstroms des Kondensators 11 oder zu einer Verschlechterung der elektrischen Charakteristik führen kann. Im Allgemeinen liegt der Gehalt an Wasserstoffatomen in der durch Plasma-CVD hergestellten Nitridschicht in einer Größenordnung von 1022 Atomen/cm3, und durch Wärmebehandlung nach der Schichtherstellung wird die Diffusion von Wasserstoff in die Kondensatordielektrikumsschicht 9 beschleunigt, und die Charakteristik des Kondensators 11 wird weiter verschlechtert.
  • Es kann auf EP-A-0514547 und auf EP-A-0513894 Bezug genommen werden.
  • DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird durch die Patentansprüche definiert. Es ist ein Vorzug der vorliegenden Erfindung, dass sie ein Halbleiterbauelement mit einem Kondensator hoher Zuverlässigkeit bereitstellen kann.
  • Im Halbleiterbauelement der vorliegenden Erfindung wird auf der auf dem Kondensator aufgebrachten Isolationszwischenschicht eine Titannitridschicht oder eine Titan-Wolfram-Schicht in einer Form ausgebildet, dass sie den Kondensator bedeckt.
  • In dieser Bauform haftet die Titannitrid- oder Titan-Wolfram-Schicht gut an der Isolationszwischenschicht und ist dicht, so dass das Eindringen von Wasser in den Kondensator verhindert wird und eine Qualitätsminderung des Kondensators nicht eintritt. Über diese Anordnung hinaus kann durch Ausbilden einer Siliziumnitridschicht in einem anderen Bereich als dem Kondensator ein Eindringen von Feuchtigkeit vermieden werden, ohne den Kondensator zu beanspruchen, und die anderen Bereiche können vollständig durch die Siliziumnitridschicht geschützt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Teilquerschnittsansicht, in der die Struktur der Hauptbestandteile eines herkömmlichen Halbleiterbauelements mit Kondensator dargestellt ist.
  • 2 ist ein Ablaufplan zur Erläuterung eines herkömmlichen Herstellungsverfahrens eines Halbleiterbauelements mit Kondensator.
  • 3 ist ein Teilquerschnittsansicht, in der die Struktur der Hauptbestandteile eines Halbleiterbauelements mit Kondensator nach Beispiel 1 dargestellt ist.
  • 4 ist ein Ablaufplan zur Erläuterung eines Herstellungsverfahrens eines Halbleiterbauelements mit Kondensator in Beispiel 1.
  • 5 ist ein Diagramm, das die Temperaturabhängigkeit des Freisetzens von Feuchte durch einer PSG-Schicht darstellt.
  • 6 ist ein Diagramm, das die elektrische Zuverlässigkeit des Halbleiterbauelements mit Kondensator in Beispiel 1 darstellt.
  • 7 ist eine Teilquerschnittsansicht, in der die Struktur der Hauptbestandteile eines Halbleiterbauelements mit Kondensator in Beispiel 2 dargestellt ist.
  • 8, 9 und 10 sind Teilquerschnittsansichten, in denen ein Herstellungsverfahren eines Halbleiterbauelements mit Kondensator in Beispiel 2 dargestellt ist, wobei 8 eine schematische. Darstellung ist, das den Zustand bei der Ausbildung der Verbindungsleitungen zeigt, indem ein Kondensator auf einer Isolationsschicht eines Halbleitersubstrats mit darin ausgebildetem integrierten Schaltkreis erzeugt wird, eine Isolationszwischenschicht auf dem Kondensator hergestellt wird und die Kontaktlöcher ausgebildet werden, 9 ist eine schematische Darstellung, das den Zustand bei der Ausbildung einer Passivierungsschicht zum Schutz der Verbindungsleitungen darstellt, und 10 ist eine schematische Darstellung, das den Zustand bei der Ausbildung einer zweiten Passivierungsschicht zusätzlich auf der Passivierungsschicht von 9 darstellt.
  • 11 ist ein Messdiagramm des Kondensatorkriechstroms bei jedem Schritt nach der Herstellung der Verbindungsleitungen des Halbleiterbauelements mit Kondensator in Beispiel 2.
  • 12 ist eine schematische Darstellung der Beziehung zwischen der an den Kondensator angelegten Spannung und der Zeit bis zum Durchschlag bei jedem Schritt nach der Herstellung der Verbindungsleitungen des Halbleiterbauelements mit Kondensator in Beispiel 2.
  • 13 ist eine Teilquerschnittsansicht zur Darstellung der Struktur der Hauptbestandteile in einem Halbleiterbauelement mit Kondensator in der Ausführungsform 1 der Erfindung.
  • 14 ist eine Teilquerschnittsansicht zur Darstellung der Struktur eines Kondensators in einem Halbleiterbauelement in der Ausführungsform 2 der Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Vor der Beschreibung der zwei Ausführungsformen des erfindungsgemäßen Halbleiterbauelements werden wir zwei Beispiele von Halbleitern beschreiben, die in 3 und 7 dargestellt sind. Beispiel 1 In einem in 3 dargestellten Halbleiterbauelement ist eine isolierende Oxidschicht 32 auf einem Siliziumsubstrat 31 ausgebildet, und in einem Bereich, der von der isolierenden Oxidschicht 32 umfasst wird, ist ein integrierter Schaltkreis 36 ausgebildet, der durch einen Transistor verkörpert wird, welcher aus einer Diffusionszone 33, einer Gate-Isolationsschicht 34 und einer Gate-Elektrode 35 besteht.
  • Auf dem Siliziumsubstrat 31 ist eine aus einer Siliziumoxidschicht bestehende Isolationsschicht 37 ausgebildet, und auf der Isolationsschicht 37 ist ein Kondensator 41 ausgebildet, der eine untere Elektrode 38 aus einer Platin- und einer Titanschicht, eine aus einer ferroelektrischen oder stark dielektrischen Schicht bestehende Kondensatordielektrikumsschicht 39 und eine aus einer Platin- und einer Titanschicht zusammengesetzte obere Elektrode 40 umfasst. Zum Abdecken dieses Kondensators 41 ist eine Isolationszwischenschicht 42 ausgebildet, die aus einer PSG – Schicht mit einem Feuchtegehalt von 0,5 g pro 1 cm3 oder darunter gebildet wird. In dem herkömmlichen Halbleiterbauelement mit Kondensator lag der Feuchtegehalt der Isolationszwischenschicht bei 0,9 g pro 1 cm3 oder darüber.
  • Über dem integrierten Schaltkreis 36 ist in der Isolationsschicht 37 und der Isolationszwischenschicht 42 ein erstes Kontaktloch 43a angeordnet, das zu einer Diffusionszone 33 führt, und über dem Kondensator 41 sind in der Isolationszwischenschicht 42 ein zur unteren Elektrode 38 führendes Kontaktloch 43b sowie ein zur oberen Elektrode 40 führendes drittes Kontaktloch 43c angeordnet. Durch das erste Kontaktloch 43a ist eine mit der Diffusionsregion 33 verbundene Verbindungsleitung 44a, die aus einer Aluminium- oder Aluminiumlegierungsschicht gebildet wird, vorgesehen, und durch das zweite und dritte Kontaktloch 43b, 43c sind mit der unteren Elektrode 38 und der oberen Elektrode 40 verbundene Verbindungsleitungen 44b, 44c, die aus einer Aluminiumoder einer Aluminiumlegierungsschicht gebildet werden, vorgesehen. Zum Schutz dieser Verbindungsleitungen 44a, 44b, 44c ist. eine Passivierungsschicht 45 ausgebildet, die aus einer Siliziumnitrid- oder Siliziumoxinitridschicht besteht.
  • Bei einer derartigen Anordnung nach Beispiel 1 wird der Feuchtegehalt in der Isolationszwischenschicht 42 unter 0,5 g pro 1 cm3 gehalten, und bei einem Aufheizen in den nachfolgenden Schritten kann die Diffusion von Feuchte in die Kondensatordielektrikumsschicht 39 verhindert werden, wodurch ein Ansteigen des Kriechstromes und eine Abnahme der dielektrischen Durchschlagfestigkeit des Kondensators 41 vermieden werden kann, so dass ein Halbleiterbauelement mit dem Kondensator 41 realisiert werden kann, der hinsichtlich des elektrischen Durchschlages im Vergleich zum Stand der Technik kaum zu Problemen führt.
  • Ein Herstellungsverfahren eines solchen Halbleiterbauelements wird im Weiteren mit Bezug auf den in 4 im Zusammenhang mit 3 dargestellten Ablaufplan des Herstellungsverfahrens erläutert. Zunächst werden in einem Schritt (1) ein integrierter Schaltkreis 36 und anderes auf einem Siliziumsubstrat 31 erzeugt. Im Schritt (2) wird eine Isolationsschicht 37 auf dem Siliziumsubstrat 31 abgeschieden. Im Schritt (3) wird ein Kondensator 41 auf der Isolationsschicht 37 ausgebildet. Dieser Kondensator 41 wird durch aufeinanderfolgendes Abscheiden einer ersten leitfähigen Schicht als unterer Elektrode 38, einer Kondensatordielektrikumsschicht 39 und einer zweiten leitfähigen Schicht als oberer Elektrode 40 sowie durch die entsprechende Formgebung mittels Ätzen erzeugt. Als Kondensatordielektrikumsschicht 39 dient eine ferroelektrische oder eine stark dielektrische Schicht, als untere Elektrode 38 und als obere Elektrode 40 wird ein Zweischichtsystem bestehend aus einer Platinschicht und einer Titanschicht verwendet, das die Kondensatordielektrikumsschicht 39 sequentiell von der Seite her kontaktiert. Im Schritt (4) wird der Kondensator 41 erhitzt, um die Charakteristik der Kondensatordielektrikumsschicht 39 zu erhöhen und zu stabilisieren. Im Schritt (5) wird mittels CVD oder dergleichen eine aus einer PSG-Schicht ((Phosphorsilikatglas) bestehende Isolationszwischenschicht 42 zumindest zum Abdecken des Kondensators 41 aufgebracht, und im Schritt (6) wird die Isolationszwischenschicht 42 in einer Stickstoffatmosphäre erhitzt, und die in der Isolationszwischenschicht 42 enthaltene Feuchte wird auf einen Wert von nicht mehr als 0,5 g pro 1 cm3 der Isolationszwischenschicht 42 herabgesetzt.
  • Im Schritt (7) werden ein erstes Kontaktloch 43a, das zur Diffusionszone 33 des integrierten Schaltkreises 36 führt, sowie ein zweites und ein drittes Kontaktloch 43b und 43c, die zu der unteren Elektrode 38 bzw. der oberen Elektrode 40 des Kondensators 41 führen, hergestellt. Im Schritt (8) werden die Verbindungsleitungen 44a, 44b, 44c ausgebildet, und im Schritt (9) wird mittels Plasma-CVD eine Passivierungsschicht 45 abgeschieden, die aus einer Siliziumnitridschicht oder einer Siliziumoxinitridschicht mit einem hohen Feuchtewiderstand besteht.
  • In der obigen Anordnung und dem obigen Herstellungsverfahren wird die PSG -Schicht mittels CVD als Isolationszwischenschicht 42 ausgebildet, und die Feuchte wird aus der PSG-Schicht in einem nachfolgenden Wärmebehandlungsprozess beseitigt, aber es gibt in dieser Hinsicht keine Einschränkung, und z. B. kann eine Siliziumoxidschicht auch bei hoher Temperatur und verringertem Druck ausgebildet und die Wärmebehandlung weggelassen werden.
  • Im oben beschriebenen Herstellungsverfahren wird die Wärmebehandlung der Isolationszwischenschicht 42 bei Schritt (6) in 4 in Stickstoffgas ausgeführt, sie kann jedoch auch in einem Inertgas, wie z. B. Helium oder Argon oder im Vakuum ausgeführt werden.
  • Messergebnisse der Feuchteadsorption einer mittels CVD hergestellten PSG-Schicht werden im Folgenden mit Bezug auf 5 erläutert. Auf der Abszisse in 5 ist die Temperatur und auf der Ordinate die bei der entsprechenden Temperatur freigesetzte Feuchtemenge aufgetragen; das Verhältnis dieser Größen entspricht der Intensität der Feuchteadsorption. Wie in 5 dargestellt ist, liegt die erste Temperatur, bei der es zu einer maximalen Freisetzung von adsorbierter Feuchte durch die PSG-Schicht kommt, zwischen 300 und 350°C, ein zweites Maximum liegt zwischen 450 und 530°C. Die zum zweiten Maximum gehörende Feuchte ist an der PSG-Schicht mit einer ausreichenden Adsorptionsstärke adsorbiert und scheint die Zuverlässigkeit bei Normalbetrieb kaum zu beeinflussen. Im Gegensatz dazu reicht die Flanke des ersten Maximums bis zu niedrigen Temperaturen, und Wasser wird in einem Zustand relativ nahe der Betriebstemperatur freigesetzt, so dass es eine Verschlechterung der Kondensatordielektrikumsschicht 39 hervorzurufen scheint.
  • Eine Aufheizung auf 350°C oder mehr ist vorzuziehen, um das zum ersten Maximum in 4 gehörende adsorbierte Wasser unmittelbar nach dem Abscheiden der Schicht mittels CVD freizusetzen. Außerdem hat sich gezeigt, dass für die Isolationszwischenschicht 42 eine Wärmebehandlung der Siliziumoxidschicht mit weniger als 6 Gew.% Phosphor auch hinsichtlich einer Verringerung der Beanspruchung des Kondensators 41 vorzuziehen ist. Außerdem wird die obige Wärmebehandlung bei keiner höheren als der Temperatur ausgeführt, die eine Verschlechterung der Charakteristik des integrierten Schaltkreises zur Folge hat. Eine Verschlechterung tritt im Allgemeinen bei etwa 900°C ein. Es ist vorzuziehen, auf etwa 850°C oder weniger aufzuheizen.
  • Das Ergebnis einer Zuverlässigkeitsuntersuchung des in diesem Beispiel 1 hergestellten Kondensators 41 ist in 6 dargestellt. Als Kondensatordielektrikumsschicht 39 wurde Barium-Strontium-Titanat verwendet. Auf der Abszisse ist der Reziprokwert des auf den Kondensator 41 wirkenden elektrischen Feldes dargestellt, und die Ordinate stellt die Zeit dar, bei welcher der Kriechstrom einen spezifischen Wert erreicht. Die Gerade (a) zeigt den Kriechstrom beim Anlegen einer Spannung an den nach dem herkömmlichen Verfahren hergestellten Kondensator 41, und der Feuchtegehalt der als Isolationszwischenschicht 42 verwendeten PSG-Schicht war 0,93 g/cm3. Die Gerade (b) bezieht sich auf das Ergebnis für den in der Ausführungsform hergestellten Kondensator 41, und der Feuchtegehalt der als Isolationszwischenschicht 42 dienenden PSG-Schicht war 0,45 g/cm3. Durch einen Vergleich dieser Geraden ist bewiesen, dass der Kondensator 41 von Beispiel 1 mit dem geringeren Feuchtegehalt der Isolationszwischenschicht 42 dem herkömmlichen Muster weit überlegen ist. Gelegentlich kann der Feuchtegehalt in der PSG-Schicht 0,5 g/cm3 oder geringer sein.
  • Im Beispiel 1 werden nach dem Abscheiden und dem Erhitzen der Isolationszwischenschicht 42 die Kontaktlöcher 43a, 43b, 43c hergestellt, die Einordnung der Wärmebehandlung in den Ablauf – Abscheiden der Isolationszwischenschicht 42, Herstellen von Kontaktlöchern 43a, 43b, 43c und Wärmebehandlung – kann jedoch abgeändert werden. In einem solchen Fall dienen die Kontaktlöcher 43a, 43b, 43c als Lüftungslöcher, und die am Kondensator 41 adsorbierte Feuchte ist leicht freizusetzen.
  • In diesem Beispiel wird die Isolationszwischenschicht 42 einmalig erhitzt, die Wärmebehandlung kann jedoch in mehrere Schritte unterteilt werden. Zum Beispiel kann eine erste Wärmebehandlung nach dem Abscheiden der Isolationszwischenschicht 42 und eine zweite Wärmebehandlung nach der Herstellung der Kontaktlöcher 43a, 43b, 43c erfolgen. In diesem Fall können die Wärmebehandlungsbedingungen zwischen dem ersten und dem zweiten Wärmebehandlungsprozess verändert werden.
  • Beispiel 2
  • Ein in 7 dargestelltes Halbleiterbauelement ist ein modifiziertes Beispiel von dem in 3 dargestellten Beispiel 1. Der Unterschied zwischen diesem Beispiel und Beispiel 1 liegt darin, dass auf einem Kondensator 41 eine aus einer Siliziumoxidschicht bestehende Isolationszwischenschicht 46 erzeugt wird und dass eine Passivierungsschicht 47 ausgebildet wird, die aus einer Siliziumnitridschicht mit einem Wasserstoffatomgehalt von 1021 Atomen/cm3 oder weniger in der Schicht besteht, um die Verbindungsleitungen 44a, 44b, 44c aus einer Aluminium- oder Aluminiumlegierungsschicht zu schützen.
  • Entsprechend dem Aufbau eines solchen Beispiels 2, bei dem für die den Kondensator 41 direkt kontaktierende Isolationszwischenschicht 46 eine Siliziumoxidschicht mit einem geringen Wasserstoffgehalt und für die Passivierungsschicht 47 eine Siliziumnitridschicht mit einem Wasserstoffatomgehalt von 1021 Atomen/cm3 oder weniger verwendet wird, weshalb Wasserstoff die Kondensatordielektrikumsschicht 39 nicht durchdringt, kann das Eindringen von Wasser von außen in die als Passivierungsschicht 47 verwendete Siliziumnitridschicht verhindert werden, so dass ein Halbleiterbauelement mit einer hervorragenden Stabilität erreicht wird.
  • In diesem Beispiel ist die Passivierungsschicht 47 eine einzige Schicht aus einer Siliziumnitridschicht mit einem Wasserstoffgehalt von 1021 Atomen/cm3 oder weniger, die gleichen Effekte können jedoch durch Einstellen der Dicke der Passivierungsschicht 47 auf etwa 100 nm erreicht werden, wenn als Passivierungsschicht eine Schichtfolge aus einer Siliziumoxidschicht mit daran anschließender Siliziumnitrid- oder Siliziumoxinitridschicht verwendet wird.
  • Außerdem kann durch Ausbilden einer Siliziumoxidschicht unter der Passivierungsschicht 47 die auf den Kondensator 41 wirkende Beanspruchung verringert werden.
  • Ein Herstellungsverfahren dieses Halbleiterbauelements wird im Folgenden mit Bezug auf 8, 9 und 10 beschrieben. In 8 werden ein integrierter Schaltkreis 36 und anderes auf einem Siliziumsubstrat 31 erzeugt, eine Isolationsschicht 37 wird darauf hergestellt, ein Kondensator 41 wird auf der Isolationsschicht 37 ausgebildet, eine lsolationszwischenschicht 46 wird zum Abdecken des Kondensators 41 erzeugt, ein erstes Kontaktloch 43a, ein zweites sowie ein drittes Kontaktloch 43b bzw. 43c und Verbindungsleitungen 44a, 44b, 44c werden hergestellt, was das gleiche sein kann wie in einem herkömmlichen Herstellungsverfahren. Wie in 9 dargestellt ist, wird als nächstes durch Sputtern eine Siliziumnitridschicht hergestellt, die als eine Passivierungsschicht 47 dient.
  • Auf diese Weise kann bei einer Verwendung des Sputterns als Herstellungsverfahren der Passivierungsschicht 47 eine dichte Si3N4 – Schicht stöchiometrischer Zusammensetzung relativ leicht bei niedrigen Temperaturen von der Raumtemperatur bis zu 200°C hergestellt werden, und die aus einer Aluminiumoder Aluminiumlegierungsschicht bestehenden Verbindungsleitungen 44a, 44b, 44c werden nicht beschädigt. Da Target und Gas keine Wasserstoffatome enthalten, wird darüber hinaus beim Sputtern in der Schicht kein aktivierter Wasserstoff erzeugt. Die Konzentration der Wasserstoffatome in der erzeugten Siliziumnitridschicht ist sehr gering, unter 1021 Atome/cm3, und bei einem Erhitzen nach der Herstellung der Schicht bis zu Temperaturen unter 400°C diffundiert kaum Wasserstoff in die Kondensatordielektrikumsschicht 39, und die Kenngrößen des Kondensators 41 werden nicht verschlechtert.
  • Es sind mehrere Sputterverfahren bekannt. Zum Beispiel ist es beim lonenstrahlsputtern des reaktiven Sputterns mit Stickstoffionen unter Verwendung eines Siliziumtargets möglich, eine Schicht bei Raumtemperatur herzustellen. In der durch lonenstrahlsputtern erzeugten Siliziumnitridschicht ist die Wasserstoffatomkonzentration sehr gering, unter 1021 Atome/cm3, was übereinstimmt mit der Siliziumnitridschicht, die durch eine Hochtemperatur – CVD bei 800°C erzeugt wurde. Ähnliche Effekte werden beim HF – Sputtern unter Verwendung von Siliziumnitrid, einem Keramik – Target oder einem Siliziumnitrid – Pulvertarget oder beim HF – Planar – Magnetronsputtern erreicht.
  • Wie in 10 dargestellt ist, kann darüber hinaus durch Ausbilden einer zweiten, aus einer Siliziumnitridschicht bestehenden Passivierungsschicht 48 mittels Plasma – CVD auf der Passivierungsschicht 47, die mit dem in 9 dargestellten Schritt erzeugt wurde, die Dicke der gesputterten Siliziumnitridschicht klein sein, so dass die Beanspruchung des Kondensator 41 verringert werden kann.
  • Bei der Passivierungsschicht 47 kann, wenn eine gesputterte Siliziumnitridschicht verwendet wird, durch Herstellen einer Siliziumnitridschicht unter der Passivierungsschicht 47 die auf den Kondensator 41 wirkende Beanspruchung weiter herabgesetzt werden.
  • Die charakteristischen Veränderungen des Kondensators 41 bei Verwendung einer Bariumtitanatschicht als Kondensatordielektrikumsschicht 39 werden mit Bezug auf 11 und 12 beschrieben. In diesen Diagrammen zeigt die Abszisse jeden Schritt nach der Herstellung der Verbindungsleitungen 44a, 44b, 44c an, wobei A der Wert nach der Herstellung der Verbindungsleitungen 44a, 44b, 44c, B der Wert nach der Herstellung der Passivierungsschicht 47 und C der Wert nach dem Erhitzen auf 380°C für 7 Minuten in einer Mischgasatmosphäre aus Stickstoff und Wasserstoff nach Herstellung der Passivierungsschicht 47 ist. Der schwarze Kreis bezieht sich auf eine Passivierungsschicht 47, die aus einer mittels Plasma -CVD hergestellten Siliziumnitridschicht besteht, der weiße Kreis bezieht sich auf eine Passivierungsschicht 47, die aus einer mittels lonenstrahlsputtern hergestellten Siliziumnitridschicht besteht. 11 zeigt den Kriechstrom, wenn eine Spannung von 1,5 Volt an den Kondensator 41 angelegt wird, und 12 stellt die Zeit zwischen dem Anlegen einer Spannung von 1 MV/cm an die Kondensatordielektrikumsschicht 39 bei 125°C bis zum Durchbruch dar.
  • Natürlich liegt, wie in 11 dargestellt ist, im Fall A nach der Herstellung der Verbindungsleitungen 44a, 44b, 44c der Kriechstrom unverändert bei 10–8 A/cm2 unabhängig vom Herstellungsverfahren der Siliziumnitridschicht, wohingegen im Fall B nach der Herstellung der Siliziumnitridschicht auf den Verbindungsleitungen 44a, 44b, 44c der Kriechstrom in derjenigen Probe anwächst, in welcher die Siliziumnitridschicht durch Plasma – CVD erzeugt wurde. Dies scheint dadurch verursacht zu sein, dass viel aktivierter Wasserstoff im Plasma der Plasma – CVD vorliegt und während des Schichtentstehungsprozesses in die Kondensatordielektrikumsschicht 39 eindringt, wodurch die ferroelektrische oder stark dielektrische Schicht, welche die Kondensatordielektrikumsschicht 39 bildet, verschlechtert wird. Ferner nimmt im Fall C nach der Wärmebehandlung der Kriechstrom in derjenigen Probe weiter zu, in der eine Siliziumnitridschicht durch Plasma – CVD hergestellt wird. Im Gegensatz dazu gibt es in den durch lonenstrahlsputtern erzeugten Proben keinen Unterschied im Kriechstrom zwischen den Proben nach den Schritten A, B und C.
  • Übrigens wird, wie in 12 dargestellt ist, die Zeit bis zum dielektrischen Durchbruch in der Probe, in der eine Siliziumnitridschicht durch Plasma – CVD erzeugt wird, nach jedem Schritt kürzer, was dadurch verursacht sein könnte, dass die Wasserstoffatome in der Passivierungsschicht 47 in die Kondensatordielektrikumsschicht 39 eindringen und die ferroelektrische oder stark dieelektrische Schicht beeinträchtigen, aus der die Kondensatordielektrikumsschicht 39 besteht.
  • Im Gegensatz dazu gibt es in den durch lonenstrahlsputtern erzeugten Proben keinen Unterschied in der Zeit bis zum dielektrischen Durchbruch zwischen den Proben nach den Schritten A, B und C.
  • In diesem Beispiel werden die Verbindungsleitungen 44a, 44b, 44c durch eine einzige, aus einer Aluminium- oder einer Aluminiumlegierungsschicht bestehende Schicht gebildet, und durch Ausbilden einer Titan-Wolfram-Schicht unter diesen Schichten wird die Adhäsion verbessert, wenn eine Platinschicht als eine Elektrode des Kondensators 41 verwendet wird, so dass der Kontaktwiderstand herabgesetzt werden kann.
  • der Wasserstoff in der Kondensatordielektrikumsschicht 39 wird in der ersten Wärmebehandlung freigesetzt, und Sauerstoff wird bei der zweiten Wärmebehandlung hinzugefügt, wodurch die Charakteristik der Kondensatordielektrikumsschicht 39 wieder hergestellt wird.
  • In dieser Ausführungsform wird in der zweiten Isolationszwischenschicht 51 die zum Kondensator 41 korrespondierende Öffnung 52 hergestellt, die Öffnung 52 kann jedoch auch so vorgesehen werden, dass sie zur oberen Elektrode 40 und nicht zum gesamten Kondensator 41 korrespondiert, und der Wasserstoff in der . Kondensatordielektrikumsschicht 39 kann bei der Wärmebehandlung in ähnlicher Weise freigesetzt werden.
  • Ausführungsform 1 der Erfindung
  • Eine in 13 dargestelltes erfindungsgemäßes Halbleiterbauelement ist ein modifiziertes Beispiel zu dem in 7 dargestellten Beispiel 2. Diese Ausführungsform unterscheidet sich vom Beispiel 2 darin, dass aus einer Titanschicht bestehende erste leitfähige Schichten 53a, 53b, 53c und aus einer Titannitridschicht bestehende zweite leitfähige Schichten 54a, 54b, 54c unter den Verbindungsleitungen 44a, 44b, 44c einschließlich des ersten Kontaktlochs 43a, des zweiten Kontaktlochs 43b sowie des dritten Kontaktlochs 43c ausgebildet werden und dass die Oberseite des Kondensators 41 bedeckt ist mit der ersten leitfähigen Schicht 53c, der zweiten leitfähigen Schicht 54c und der Verbindungsleitung 44c durch eine Isolationszwischenschicht 46, welche eine Passivierungsschicht 55 ausbildet, die aus einer die Verbindungsleitungen 44a, 44b, 44c abdeckenden Siliziumnitrid- oder Siliziumoxinitridschicht besteht.
  • Bei einer derartigen Anordnung gemäß Ausführungsform 1 kann dann, wenn als zweite leitfähige Schicht 54c eine für Wasserstoff undurchlässige Schicht gewählt wird, eine Einschränkung der Kondensatordielektrikumsschicht 39 durch Wasserstoffatome, Radikale oder Ionen im Plasma verhindert werden, wenn eine Siliziumnitridschicht oder eine Siliziumoxinitridschicht als Passivierungsschicht 55 mittels Plasma – CVD hergestellt wird.
  • Für die ersten leitfähigen Schichten 53a, 53b, 53c sind Titanschichten oder Titan-Wolfram-Schichten vorzuziehen und als zweite leitfähige Schichten 54a, 54b, 54c sind Titannitridschichten vorzuziehen. Oder es kann durch Verwendung einer Kombination von erster leitfähiger Schicht 53c und Verbindungsleitung 44c in der den Kondensator 41 oben bedeckenden Schicht sowie durch Weglassen der zweiten leitfähigen Schicht 54c eine Verschlechterung der Kondensatordielektrikumsschicht 39 beim Herstellungsprozess der Passivierungsschicht 55 im Vergleich mit dem Stand der Technik vermieden werden.
  • Ausführungsform 2 der Erfindung
  • 14 ist ein modifiziertes Beispiel von Ausführungsform 1, und der integrierte Schaltkreis sowie anderes, was keinen unmittelbaren Bezug zur Ausführungsform hat, ist in der Zeichnung weggelassen. Diese Ausführungsform unterscheidet sich von der Ausführungsform 1 darin, dass die Oberseite des Kondensators 41 mit einer ersten leitfähigen Schicht 56a und einer Verbindungsleitung 44c durch eine Zwischenisolationsschicht 46 bedeckt ist und dass sich die erste leitfähige Schicht 56a und die Verbindungsleitung 44c im peripheren Teil des Kondensators 41 teilweise überlappen und auch dadurch, dass eine zweite, aus einer Siliziumnitridschicht bestehende Isolationszwischenschicht 57 vorgesehen ist, die eine zur oberen Elektrode 40 des Kondensators 41 korrespondierende Öffnung 58 aufweist.
  • In einem solchen Aufbau wird das Eindringen von Wasser von der Oberseite des Kondensators 41 her durch die erste leitfähige Schicht 56a, die aus einer Titan-Wolfram-Schicht oder ähnlichem besteht, verhindert, während die anderen Bereiche durch die zweite Isolationszwischenschicht 57, die aus einer Siliziumnitridschicht oder dergleichen besteht, abgesperrt werden, so dass die Zuverlässigkeit mit Bezug auf Feuchtigkeits- und Wasserresistenz wirkungsvoller erhöht werden kann.

Claims (2)

  1. Halbleiterbauelement mit einem integrierten Schaltkreis (36) und einem auf dem integrierten Schaltkreis ausgebildeten Kondensator (41), wobei der Kondensator umfasst: eine untere Elektrode (38) bestehend aus einer leitfähigen Schicht, die auf einer Isolationsschicht des integrierten Schaltkreises ausgebildet ist, eine Kondensatordielektikumsschicht (39) bestehend aus einer auf der unteren Elektrode ausgebildeten ferroelektrischen Schicht oder einer dielektrischen Schicht mit einer großen Dielektrizitätskonstanten und eine obere Elektrode (40) bestehend aus einer auf der Kondensatordielektrikumsschicht ausgebildeten leitfähigen Schicht, und wobei die obere und die untere Elektrode des Kondensators durch Kontaktlöcher (43b, 43c) hindurch, die in einer zum Abdecken des Kondensators ausgebildeten Isolationszwischenschicht (46) vorgesehen sind, mit ersten und zweiten Verbindungsleitungen (44b, 44c) des integrierten Schalkreises verbunden sind, eine Passivierungsschicht (55) zum Abdecken der Verbindungsleitungen (44b, 44c) ausgebildet ist, und mindestens eine Titannitridschicht (54c) und / oder eine Titan-Wolfram-Schicht (53c) die obere Elektrode (40) unmittelbar elektrisch kontaktiert und unter der ersten Verbindungsleitung (44c) zur oberen Elektrode angeordnet ist, wobei die erste Verbindungsleitung (44c) und die unter der ersten Verbindungsleitung (44c) angeordnete Schicht (53c, 54c) die obere Elektrode (40) und die Kondensatordielektrikumsschicht 39 vollständig überziehen.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass eine Siliziumnitridschicht (57), die eine Öffnung (58) in dem zur oberen Elektrode (40) des Kondensators (41) korrespondierenden Teil aufweist, unter der Passivierungsschicht (55) vorgesehen ist.
DE69432643T 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator Expired - Fee Related DE69432643T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法
JP19461893 1993-08-05
JP19461793 1993-08-05
JP5194618A JP2960287B2 (ja) 1993-08-05 1993-08-05 半導体装置およびその製造方法
JP6026514A JP2912816B2 (ja) 1994-02-24 1994-02-24 半導体装置および半導体装置の製造方法
JP2651494 1994-02-24
JP5555294 1994-03-25
JP06055552A JP3110605B2 (ja) 1994-03-25 1994-03-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69432643D1 DE69432643D1 (de) 2003-06-12
DE69432643T2 true DE69432643T2 (de) 2004-04-08

Family

ID=27458511

Family Applications (5)

Application Number Title Priority Date Filing Date
DE69433245T Expired - Fee Related DE69433245T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE69432643T Expired - Fee Related DE69432643T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator
DE69426208T Expired - Fee Related DE69426208T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69434606T Active DE69434606T8 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69433244T Expired - Fee Related DE69433244T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69433245T Expired - Fee Related DE69433245T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante

Family Applications After (3)

Application Number Title Priority Date Filing Date
DE69426208T Expired - Fee Related DE69426208T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69434606T Active DE69434606T8 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69433244T Expired - Fee Related DE69433244T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante

Country Status (5)

Country Link
US (7) US5624864A (de)
EP (6) EP0736905B1 (de)
KR (1) KR0157099B1 (de)
CN (2) CN1038210C (de)
DE (5) DE69433245T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259123B2 (en) 2016-09-14 2022-02-22 USound GmbH Method and circuit for operating a piezoelectric MEMS sound transducer and integrated circuit comprsing such a circuit

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789395B1 (de) * 1992-06-12 2005-09-07 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren für Halbleiterbauelement mit Kondensator
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JPH0870105A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
EP0836226A4 (de) * 1996-04-19 2001-09-05 Matsushita Electronics Corp Halbleitervorrichtung
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JPH09298289A (ja) * 1996-04-30 1997-11-18 Fujitsu Ltd 酸化物誘電体積層構造の製造方法及び電子回路装置
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
EP0837504A3 (de) 1996-08-20 1999-01-07 Ramtron International Corporation Teilweise oder ganz eingekapselte ferroelektrische Anordnung
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
TW468253B (en) 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3257587B2 (ja) * 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JP3149817B2 (ja) * 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US5866449A (en) * 1997-10-27 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
KR100292942B1 (ko) * 1998-04-18 2001-07-12 윤종용 강유전체메모리장치의제조방법
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6060389A (en) * 1998-05-11 2000-05-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US6040227A (en) * 1998-05-29 2000-03-21 Taiwan Semiconductor Manufacturing Company IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
JP3114710B2 (ja) 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6300190B1 (en) * 1998-12-09 2001-10-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device
JP2000183296A (ja) * 1998-12-16 2000-06-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6171899B1 (en) * 1999-03-12 2001-01-09 United Microelectronics Corp. Method for fabricating a capacitor
US6232197B1 (en) * 1999-04-07 2001-05-15 United Microelectronics Corp, Metal-insulator-metal capacitor
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP2001057426A (ja) * 1999-06-10 2001-02-27 Fuji Electric Co Ltd 高耐圧半導体装置およびその製造方法
KR100329781B1 (ko) * 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
US6225681B1 (en) * 1999-09-07 2001-05-01 Conexant Systems, Inc. Microelectronic interconnect structures and methods for forming the same
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US6251724B1 (en) * 1999-11-01 2001-06-26 Taiwan Semiconductor Manufacturing Company Method to increase the clear ration of capacitor silicon nitride to improve the threshold voltage uniformity
US6245683B1 (en) * 1999-12-28 2001-06-12 Taiwan Semiconductor Manufacturing Company Stress relieve pattern for damascene process
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP2001284347A (ja) * 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
DE10041685C2 (de) 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP4025829B2 (ja) 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
DE10121657B4 (de) * 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
US7285010B2 (en) * 2001-05-15 2007-10-23 Ebara Corporation TDI detecting device, a feed-through equipment and electron beam apparatus using these devices
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP2003152165A (ja) 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
US6610262B1 (en) * 2002-03-04 2003-08-26 Taiwan Semiconductor Manufacturing Company Depletion mode SCR for low capacitance ESD input protection
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
JP2003257645A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) * 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
US20040120097A1 (en) * 2002-12-23 2004-06-24 Chambers Stephen T. Methods of forming metal-insulator-metal capacitors
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP4823833B2 (ja) * 2006-09-25 2011-11-24 住友電工デバイス・イノベーション株式会社 電子装置の製造方法および電子装置の制御方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US20080223975A1 (en) * 2007-03-14 2008-09-18 Miroslav Planeta Reversible surface winder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US8373215B2 (en) * 2010-10-25 2013-02-12 Texas Instruments Incorporated Zero temperature coefficient capacitor
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE234384C (de) *
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
DE3013866C2 (de) * 1980-04-10 1984-01-12 Allit-Plastikwerk Kimnach & Co, 6550 Bad Kreuznach Vorrichtung zum Deponieren einer Vielzahl gleichförmiger Waren und zum Darbieten der Waren als Einzelstücke für die Entnahme
CA1204527A (en) * 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS59110122A (ja) 1982-12-15 1984-06-26 Nec Corp 窒化膜を有する半導体集積回路装置
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6116562A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4772985A (en) * 1986-09-24 1988-09-20 Kabushiki Kaisha Toshiba Thick film capacitor
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5065222A (en) * 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
JPH0210856A (ja) * 1988-06-29 1990-01-16 Matsushita Electron Corp 半導体装置の製造方法
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
JP2830019B2 (ja) * 1989-03-07 1998-12-02 セイコーエプソン株式会社 半導体装置
EP0396221B1 (de) * 1989-05-05 1995-09-27 Ramtron International Corporation Integrierter ferro-elektrischer Kondensator
JPH03198338A (ja) * 1989-12-27 1991-08-29 Handotai Process Kenkyusho:Kk 気相成長膜の形成方法および半導体装置
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
JPH0482265A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 半導体装置の製造方法
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
WO1992006498A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
TW214599B (de) * 1990-10-15 1993-10-11 Seiko Epson Corp
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics
JPH05166946A (ja) * 1991-12-19 1993-07-02 Toshiba Corp 半導体装置の製造方法
JPH05190799A (ja) * 1992-01-08 1993-07-30 Sharp Corp 半導体記憶装置およびその製造方法
EP0557937A1 (de) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozongasverarbeitung für ferroelektrischen Speicherschaltungen
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259123B2 (en) 2016-09-14 2022-02-22 USound GmbH Method and circuit for operating a piezoelectric MEMS sound transducer and integrated circuit comprsing such a circuit
EP3513574B1 (de) * 2016-09-14 2022-11-02 Usound GmbH Verfahren und schaltung zum betreiben eines piezoelektrischen mems-schallwandlers sowie integrierter schaltkreis mit einer derartigen schaltung

Also Published As

Publication number Publication date
CN1189687A (zh) 1998-08-05
DE69426208D1 (de) 2000-11-30
DE69433245D1 (de) 2003-11-20
EP0642167A2 (de) 1995-03-08
EP0739037A2 (de) 1996-10-23
EP0738009B1 (de) 2003-05-07
US6169304B1 (en) 2001-01-02
EP0738009A2 (de) 1996-10-16
CN1038210C (zh) 1998-04-29
EP0739037B1 (de) 2000-10-25
DE69434606D1 (de) 2006-03-30
EP0736905A3 (de) 1998-04-22
EP0738009A3 (de) 1998-04-15
EP0738014A2 (de) 1996-10-16
DE69433245T2 (de) 2004-07-22
DE69432643D1 (de) 2003-06-12
US5624864A (en) 1997-04-29
EP0736905B1 (de) 2006-01-04
EP0738014A3 (de) 1998-04-15
KR950007084A (ko) 1995-03-21
EP0738013B1 (de) 2003-10-15
EP0736905A2 (de) 1996-10-09
US6333528B1 (en) 2001-12-25
CN1102731A (zh) 1995-05-17
US6107657A (en) 2000-08-22
EP0738014B1 (de) 2003-10-15
KR0157099B1 (ko) 1998-10-15
US5780351A (en) 1998-07-14
DE69426208T2 (de) 2001-05-17
EP0642167A3 (de) 1995-06-28
EP0738013A2 (de) 1996-10-16
US6015987A (en) 2000-01-18
EP0738013A3 (de) 1998-04-22
US6294438B1 (en) 2001-09-25
DE69434606T8 (de) 2007-05-16
CN1107345C (zh) 2003-04-30
DE69434606T2 (de) 2006-11-30
DE69433244D1 (de) 2003-11-20
DE69433244T2 (de) 2004-07-29
EP0739037A3 (de) 1998-04-29

Similar Documents

Publication Publication Date Title
DE69432643T2 (de) Halbleiterbauelement mit Kondensator
DE69531070T2 (de) Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren
DE69831903T2 (de) Halbleiterbauelement mit Kondensator und deren Herstellungsmethode
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10228528B4 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE3743591A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE19645434A1 (de) Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung
EP0912995B1 (de) Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE4426121A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO1998014992A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE102005061821B4 (de) Verfahren zum Steuern einer Dicke einer ersten Schicht und Verfahren zum Anpassen der Dicke unterschiedlicher erster Schichten
DE4434896B4 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee