DE69433244T2 - Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante - Google Patents
Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante Download PDFInfo
- Publication number
- DE69433244T2 DE69433244T2 DE69433244T DE69433244T DE69433244T2 DE 69433244 T2 DE69433244 T2 DE 69433244T2 DE 69433244 T DE69433244 T DE 69433244T DE 69433244 T DE69433244 T DE 69433244T DE 69433244 T2 DE69433244 T2 DE 69433244T2
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- layer
- semiconductor device
- dielectric layer
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Description
- ERFINDUNGSGEBIET
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren eines Halbleiterbauelement mit einer ferroelektrischen oder stark dielelektrischen Schicht als Kondensatordielektrikumsschicht.
- HINTERGRUND DER ERFINDUNG
- Entsprechend dem Trend zu einer höheren Geschwindigkeit und einer geringeren Leistungsaufnahme von Halbleiterbauelementen, wie zum Beispiel Mikrorechnern und digitalen Signalprozessoren, werden seit kurzem elektronische Gebrauchsartikel in ihrer Leistung zunehmend vervollkommnet, wobei jedoch eine elektromagnetische Störung, die in einem von diesen elektronischen Geräten ausgehenden elektromagnetischen Rauschen besteht, ein ernstes Problem verursacht. Demzufolge werden nicht nur in den elektronischen Geräten, sondern auch in den darin eingesetzten elektronischen Bauelementen Maßnahmen gegen die elektromagnetische Störung gefordert. Die effektivste Maßnahme gegen die elektromagnetische Störung in dem Halbleiterbauelement ist das Einbauen eines Kondensators mit einer großen Kapazität zwischen der Vorspannungsleitung und der Masseleitung innerhalb des Halbleiterbauelements; bislang wurde der Kondensator außerhalb des Halbleiterbauelement angeordnet.
- Darüber hinaus sind vor kurzem nichtflüchtige Speicher mit wahlfreiem Zugriff in einer einfachen Konstruktion mit Kondensator, in denen als dielektrische Schicht des Kondensators eine ferroelektrische Schicht verwendet wird, und dynamische Speicher mit wahlfreiem Zugriff mit Kondensator, in denen eine dielektrische Schicht mit einer großen Dielektrizitätskonstanten als Speicherkondensator dient, entwickelt worden.
- Ein konventionelles Halbleiterbauelement mit Kondensator wird im Folgenden ausführlich beschrieben.
-
1 ist eine Teilquerschnittsansicht eines repräsentativen Halbleiterbauelements. In1 ist auf einem Siliziumsubstrat1 in einem Bereich, der durch ein Feldoxidgebiet2 umschlossen wird, ein integrierter Schaltkreis6 angeordnet, der durch aktive Source/Drain-Bereiche3 , ein Gateoxid4 und eine Gateelektrode5 gegeben ist. Ferner wurde auf dem Siliziumsubstrat1 eine Isolationsschicht7 abgeschieden, und in einem bestimmten Bereich ist ein Kondensator11 auf der Isolationsschicht7 ausgebildet worden, der aus einer unteren Elektrode8 , einer dielektrischen Schicht des Kondensators9 und einer oberen Elektrode10 besteht. Mindestens zum Abdecken des Kondensators11 ist außerdem eine Isolationszwischenschicht12 vorgesehen. Angeordnet wurden auch Verbindungen14a , die durch ein erstes Kontaktloch13a mit den aktiven Source/Drain-Bereichen3 verbunden sind, eine Verbindung14b , die durch ein zweites Kontaktloch13b mit der unteren Elektrode8 des Kondensators11 verbunden ist, und eine Verbindung14c , die durch ein drittes Kontaktloch13c mit der oberen Elektrode10 des Kondensators11 verbunden ist. Darüber hinaus ist zum Schutz der Verbindungen14a ,14b ,14c eine Passivierungsschicht15 vorgesehen. - Ein Herstellungsverfahren des in
1 dargestellten konventionellen Halbleiterbauelements mit Kondensator wird im Weiteren mit Bezug auf den in2 dargestellten Ablaufplan des Herstellungsprozesses sowie mit Bezug auf1 erläutert. Zunächst wird im Schritt (1 ) der integrierte Schaltkreis6 auf dem Siliziumsubstrat1 hergestellt. Im Schritt (2 ) wird eine Isolationsschicht7 auf einem Siliziumsubstrat1 abgeschieden. Im Schritt (3 ) wird ein Kondensator11 auf der Isolationsschicht7 ausgebildet. Dieser Kondensator11 entsteht durch aufeinanderfolgendes Abscheiden einer ersten leitfähigen Schicht als unterer Elektrode8 , einer dielektrischen Schicht des Kondensators9 und einer zweiten leitfähigen Schicht als oberer Elektrode10 sowie durch die entsprechende Formgebung mittels Ätzen. Als dielektrische Schicht9 des Kondensators dient eine ferroelektrische Schicht oder eine stark dielektrische Schicht, und als untere Elektrode8 sowie als obere Elektrode10 werden Doppelschichten, die von der Kontaktfläche mit der dielektrischen Schicht9 des Kondensators ausgehend jeweils aus einer Platin- und einer Titanschicht bestehen. Im Schritt (4 ) wird eine Isolationszwischenschicht12 , die aus PSG (Phosphosilikatglas) besteht, mittels CVD so abgeschieden, dass mindestens der Kondensator11 bedeckt ist. Im Schritt (5 ) werden ein erstes Kontaktloch13a , das zu den aktiven Source/Drain-Gebieten3 des integrierten Schaltkreises6 reicht, ein zweites Kontaktloch13b , das zu der unteren Elektrode8 des Kondensators11 reicht, und ein drittes Kontaktloch13c , das zu der oberen Elektrode10 des Kondensators11 reicht, hergestellt. Nach der Herstellung der Verbindungen14a ,14b ,14c im Schritt (6 ) wird mittels Plasma-CVD im Schritt (7 ) eine Passivierungsschicht15 aufgebracht, die aus einer Siliziumnitridschicht oder einer Siliziumoxinitridschicht mit einem hohen Feuchtewiderstand besteht. - In einem derartigen konventionellen Halbleiterbauelement mit Kondensator, in dem eine PSG-Schicht als Isolationszwischenschicht
12 dient, wird das Ziel einer Minderung der Beanspruchung des Kondensators11 zwar erreicht, die bei der Herstellung der PSG-Schicht mittels CVD erzeugte Feuchtigkeit wird jedoch durch die PSG-Schicht absorbiert, und diese Feuchtigkeit diffundiert in die ferroelektrische Schicht, welche die dielektrische Schicht des Kondensators bildet, und setzt damit den elektrischen Widerstand herab. Dieses Phänomen führt zu einem Ansteigen des Kriechstroms des Kondensators11 oder zu einer Abnahme der dielektrischen Durchschlagfestigkeit, was einen dielektrischen Durchschlag der dielektrischen Schicht9 des Kondensators hervorrufen kann. - In einem solchen Halbleiterbauelement mit Kondensator wird als Passivierungsschicht
15 sogar eine durch Plasma-CVD erzeugte Siliziumnitrid- oder Siliziumoxinitridschicht verwendet, und obwohl ein Eindringen von Feuchtigkeit von außen in den Kondensator11 verhindert werden kann, wird beim Schichtherstellungsprozess mittels Plasma-CVD aktivierter Wasserstoff erzeugt, und dieser aktivierte Wasserstoff kann in die ferroelektrische oder stark dielektrische Schicht, welche die dielektrische Schicht9 des Kondensators bildet, diffundieren, was zu einem Anstieg des Kriechstroms des Kondensators11 oder zu einer Verschlechterung der elektrischen Kennlinie führen kann. Im Allgemeinen liegt der Gehalt an Wasserstoffatomen in der durch Plasma-CVD hergestellten Nitridschicht in einer Größenordnung von 1022 Atomen/cm3, und durch Wärmebehandlung nach der Schichtherstellung wird die Diffusion von Wasserstoff in die dielektrische Schicht9 des Kondensators beschleunigt, und die Kennlinie des Kondensators11 wird weiter verschlechtert. - Es kann auf EP-A-0513894 (bezüglich derer die Erfindung gekennzeichnet ist) und auf EP-A-0514546 Bezug genommen werden.
- DARSTELLUNG DER ERFINDUNG
- Die Erfindung ist in den Ansprüchen festgelegt.
- Bei dieser Anordnung kann der isolierte Wasserstoff oder die Wasserstoffverbindung, die in der dielektrischen Schicht des Kondensators enthalten sind, leicht freigesetzt werden, so dass ein Ansteigen des Kriechstroms und eine Abnahme der dielektrischen Durchschlagfestigkeit des Kondensators vermieden werden kann.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Teilquerschnittsansicht, in der die Struktur der Hauptbestandteile eines konventionellen Halbleiterbauelements mit Kondensator dargestellt ist. -
2 ist ein Ablaufplan zur Erläuterung eines konventionellen Herstellungsverfahrens eines Halbleiterbauelements mit Kondensator. -
3 ist ein Teilquerschnittsansicht, in der die Struktur der Hauptbestandteile eines Halbleiterbauelements mit Kondensator nach Beispiel 1 dargestellt ist. -
4 ist ein Ablaufplan zur Erläuterung eines Herstellungsverfahrens eines Halbleiterbauelements mit Kondensator nach Beispiel 1. -
5 ist ein Diagramm, das die Temperaturabhängigkeit der von einer PSG-Schicht freigesetzten Feuchtemenge darstellt. -
6 ist ein Diagramm, das die elektrische Zuverlässigkeit des Halbleiterbauelements mit Kondensator in Beispiel 1 darstellt. -
7 ,8 ,9 ,10 und11 sind Teilquerschnittsansichten, in denen ein Herstellungsverfahren eines Halbleiterbauelements mit Kondensator gemäß der Erfindung dargestellt ist, wobei7 eine schematische Darstellung ist, das den Zustand zeigt, in dem ein Kondensator auf einer Isolationsschicht eines Halbleitersubstrats mit darin ausgebildetem integrierten Schaltkreis erzeugt wird, die Isolationszwischenschicht auf dem Kondensator hergestellt wird und die Kontaktlöcher ausgebildet werden,8 ist eine schematische Darstellung, das den Zustand beim Herstellen der Verbindungen darstellt,9 ist eine schematische Darstellung, das den Zustand beim Herstellen einer Passivierungsschicht zum Schutz der Verbindungen darstellt,10 ist eine schematische Darstellung, die den Zustand beim Herstellen einer zweiten Passivierungsschicht zeigt, welche eine der oberen Elektrode des Kondensators entsprechende Öffnung nach dem Herstellen der Verbindungen aufweist, und11 ist eine schematische Darstellung, die den Zustand beim Herstellen von Passivierungsschichten zum Schutz der Verbindungen zeigt. -
12 ist eine schematische Darstellung, welche das Ergebnis einer Messung des Kriechstromes eines erfindungsgemäß hergestellten Halbleiterbauelements mit Kondensator zeigt. -
13 ist eine schematische Darstellung der elektrischen Zuverlässigkeit des erfindungsgemäß hergestellten Halbleiterbauelements mit Kondensator. - BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
- Vor der Beschreibung des erfindungsgemäßen Herstellungsprozesses, der in
7 ,8 ,9 ,10 und11 erläutert wird, wird das in3 dargestellte Halbleiterbauelement von Beispiel 1 wie auch das dazugehörige Herstellungsverfahren, das in4 dargestellt ist, beschrieben. - Beispiel 1
- In dem in
3 dargestellten Halbleiterbauelement ist eine isolierende Oxidschicht32 auf einem Siliziumsubstrat31 abgeschieden, und in einem Bereich, der von der isolierenden Oxidschicht32 umfasst wird, ist ein integrierter Schaltkreis36 angeordnet, der durch einen Transistor verkörpert wird, welcher aus einer Diffusionszone33 , einer Gate-Isolationsschicht34 und einer Gate-Elektrode35 besteht. - Auf dem Siliziumsubstrat
31 ist eine aus einer Siliziumoxidschicht bestehende Isolationsschicht37 abgeschieden, und auf der Isolationsschicht37 ist ein Kondensator41 ausgebildet, der eine aus Platin- und Titanschicht zusammengesetzte untere Elektrode38 , eine aus einer ferroelektrischen oder stark dielektrischen Schicht bestehende dielektrische Schicht39 des Kondensators und eine aus Platin- und Titanschicht zusammengesetzte obere Elektrode40 umfasst. Zum Abdecken dieses Kondensators41 ist eine Isolationszwischenschicht42 ausgebildet, die aus einer PSG-Schicht mit einem Feuchtegehalt von 0,5 g oder weniger pro 1 cm3 gebildet wird. In dem konventionellen Halbleiterbauelement mit Kondensator lag der Feuchtegehalt bei 0,9 g oder mehr pro 1 cm3. - Über dem obigen integrierten Schaltkreis
36 ist in der Isolationsschicht37 und der Isolationszwischenschicht42 ein erstes Kontaktloch43a angeordnet, das sich zu einer Diffusionszone33 erstreckt, und über dem obigen Kondensator41 sind in der Isolationszwischenschicht42 ein sich zur unteren Elektrode38 erstreckendes Kontaktloch43b sowie ein sich zur oberen Elektrode40 erstreckendes drittes Kontaktloch43c angeordnet. Durch das erste Kontaktloch43a ist eine Verbindung44a , die aus einer Aluminium- oder Aluminiumlegierungsschicht gebildet wird, zum Anschluss der Diffusionsregion33 vorgesehen, und durch das zweite und dritte Kontaktloch43b ,43c sind Verbindungen44b ,44c , die aus einer Aluminium- oder einer Aluminiumlegierungsschicht gebildet werden, zum Anschluss der unteren Elektrode38 und der oberen Elektrode40 vorgesehen. Zum Schutz dieser Verbindungen44a ,44b ,44c ist eine Passivierungsschicht45 aufgesetzt, die aus einer Siliziumnitrid- oder Siliziumoxinitridschicht gebildet wird. - Bei einer derartigen Anordnung nach Beispiel 1 wird der Feuchtegehalt in der Isolationszwischenschicht
42 unter 0,5 g pro 1 cm3 gehalten, und bei einem Erhitzen in aufeinanderfolgenden Schritten kann die Diffusion von Feuchte in die dielektrische Schicht39 des Kondensators verhindert werden, wodurch ein Ansteigen des Kriechstromes und eine Abnahme der dielektrischen Durchschlagfestigkeit des Kondensators41 vermieden werden kann, so dass ein Halbleiterbauelement mit dem Kondensator41 realisiert werden kann, der im Vergleich zum Stand der Technik kaum zu Problemen führt. - Ein Herstellungsverfahren eines solchen Halbleiterbauelements wird im Weiteren mit Bezug auf den in
4 im Zusammenhang mit3 dargestellten Ablaufplan des Herstellungsverfahrens erläutert. Zunächst werden in einem Schritt (1 ) ein integrierter Schaltkreis36 und anderes auf einem Siliziumsubstrat31 erzeugt. Im Schritt (2 ) wird eine Isolationsschicht37 auf dem Siliziumsubstrat31 abgeschieden. Im Schritt (3 ) wird ein Kondensator41 auf der Isolationsschicht37 ausgebildet. Dieser Kondensator41 wird durch aufeinanderfolgendes Abscheiden einer ersten leitfähigen Schicht als unterer Elektrode38 , einer dielektrischen Schicht des Kondensators39 und einer zweiten leitfähigen Schicht als oberer Elektrode40 , sowie durch die entsprechende Formgebung mittels Ätzen erzeugt. Als dielektrische Schicht39 des Kondensators dient eine ferroelektrische oder eine stark dielektrische Schicht, und als untere Elektrode38 sowie als obere Elektrode40 werden Doppelschichten verwendet, die von der Kontaktfläche mit der dielektrischen Schicht39 des Kondensators ausgehend jeweils aus einer Platin- und einer Titanschicht bestehen. Im Schritt (4 ) wird der Kondensator41 erhitzt, um die Kennlinie der dielektrischen Schicht39 des Kondensators zu steigern und zu stabilisieren. Im Schritt (5 ) wird mittels CVD oder dergleichen eine aus einer PSG-Schicht ((Phosphosilikatglas) bestehende Isolationszwischenschicht42 zumindest zum Abdecken des Kondensators41 aufgebracht, und im Schritt (6 ) wird die Isolationszwischenschicht42 in einer Stickstoffatmosphäre erhitzt und die in der Isolationszwischenschicht42 enthaltene Feuchte bis zu einem Wert von nicht mehr als 0,5 g pro 1 cm3 der Isolationszwischenschicht42 reduziert. - Im Schritt (
7 ) werden ein erstes Kontaktloch43a , das zur Diffusionszone33 des integrierten Schaltkreises36 führt, sowie ein zweites und ein drittes Kontaktloch43b und43c , die zu der unteren Elektrode38 bzw. der oberen Elektrode40 des Kondensators41 führen, hergestellt. Im Schritt (8 ) werden die Verbindungen44a ,44b ,44c erzeugt, und im Schritt (9 ) wird mittels Plasma-CVD eine Passivierungsschicht45 abgeschieden, die aus einer Siliziumnitridschicht oder einer Siliziumoxinitridschicht mit einem hohen Feuchtewiderstand besteht. - In der obigen Anordnung und dem obigen Herstellungsverfahren wird die PSG-Schicht mittels CVD als Isolationszwischenschicht
42 abgeschieden, und die Feuchte wird aus der PSG – Schicht durch einen nachfolgenden Wärmebehandlungsprozess beseitigt, aber es gibt in dieser Hinsicht keine Einschränkung, und z. B. kann auch eine Siliziumoxidschicht bei hoher Temperatur und verringertem Druck abgeschieden werden, wobei eine Wärmebehandlung weggelassen werden kann. - Im oben beschriebenen Herstellungsverfahren wird die Wärmebehandlung der Isolationszwischenschicht
42 von Schritt (6 ) in4 in Stickstoffgas ausgeführt, sie kann jedoch auch in einem Inertgas, wie z. B. Helium oder Argon, oder im Vakuum ausgeführt werden. - Messergebnisse der Feuchteabsorption einer mittels CVD hergestellten PSG-Schicht werden im Folgenden mit Bezug auf
5 erläutert. Auf der Abszisse in5 ist die Temperatur und auf der Ordinate die bei der entsprechenden Temperatur abgegebene Feuchtemenge aufgetragen; das Verhältnis dieser Größen entspricht der Intensität der Feuchteadsorption. Wie in5 dargestellt ist, liegt in einem ersten Maximum die Temperatur, bei der es zu einer maximalen Freisetzung von adsobierter Feuchte durch die PSG-Schicht kommt, zwischen 300 und 350°C, in einem zweiten Maximum zwischen 450 und 530°C. Die dem zweiten Maximum entsprechende Feuchte ist an der PSG-Schicht mit einer ausreichend Adsorptionsstärke adsorbiert und scheint die Zuverlässigkeit bei Normalbetrieb kaum zu beeinflussen. Im Gegensatz dazu reicht die Flanke des ersten Maximums bis zu niedrigen Temperaturen, und Wasser wird in einem Zustand relativ nahe der Betriebstemperatur freigesetzt, so dass es eine Verschlechterung der dielektrischen Schicht39 des Kondensators hervorzurufen scheint. - Von den Erfindern wurde festgestellt, dass ein Erhitzen auf 350°C oder mehr vorzuziehen ist, um das dem ersten Maximum in
4 entsprechende adsorbierte Wasser unmittelbar nach dem Abscheiden der Schicht mittels CVD freizusetzen. Außerdem hat sich gezeigt, dass für die Isolationszwischenschicht42 eine Wärmebehandlung der Siliziumoxidschicht mit weniger als 6 Gew.-% Phosphor auch hinsichtlich einer Verringerung der Beanspruchung des Kondensators41 vorzuziehen ist. Außerdem wird die obige Wärmebehandlung bei keiner höheren als der Temperatur ausgeführt, die eine Verschlechterung der Kennlinie des integrierten Schaltkreises zur Folge hat. Eine Verschlechterung tritt im Allgemeinen bei etwa 900°C ein. Es ist vorzuziehen, auf etwa 850 °C oder weniger zu erhitzen. - Das Ergebnis einer Zuverlässigkeitsuntersuchung des gemäß dieser Ausführungsform hergestellten Kondensators
41 ist in6 dargestellt. Als dielektrische Schicht39 des Kondensators wurde Bariumstrontiumtitanat verwendet. Auf der Abszisse ist der Reziprokwert des auf den Kondensator41 wirkenden elektrischen Feldes dargestellt, und die Ordinate stellt die Zeit dar, bis der Kriechstrom einen spezifischen Wert erreicht. Die Gerade (a) zeigt den Kriechstrom beim Anlegen einer Spannung an den nach dem konventionellen Verfahren hergestellten Kondensator41 , und der Feuchtegehalt der als Isolationszwischenschicht42 verwendeten PSG-Schicht war 0,93 g/cm3. Die Gerade (b) bezieht sich auf das Ergebnis für den gemäß Ausführungsform hergestellten Kondensator41 , und der Feuchtegehalt der als Isolationszwischenschicht42 dienenden PSG-Schicht war 0,45 g/cm3. Durch einen Vergleich dieser Geraden ist bewiesen, dass dieser Kondensator41 mit dem geringeren Feuchtegehalt der Isolationszwischenschicht42 dem konventionellen Muster weit überlegen ist. Als Folge davon kann der Feuchtegehalt in der PSG-Schicht 0,5 g/cm3 oder geringer sein. - In dem Beispiel werden die Kontaktlöcher
43a ,43b ,43c nach dem Abscheiden und dem Erhitzen der Isolationszwischenschicht42 hergestellt, die Einordnung der Wärmebehandlung in den Ablauf – Abscheiden der Isolationszwischenschicht42 , Herstellen von Kontaktlöchern43a ,43b ,43c und Wärmebehandlung – kann jedoch abgeändert werden. In einem solchen Fall dienen die Kontaktlöcher43a ,43b ,43c als Lüftungslöcher, und die am Kondensator41 adsorbierte Feuchte ist leicht freizusetzen. - In diesem Beispiel wird die Isolationszwischenschicht
42 einmal erhitzt, die Wärmebehandlung kann jedoch in mehrere Schritte unterteilt werden. Zum Beispiel kann eine erste Wärmebehandlung nach dem Abscheiden der Isolationszwischenschicht42 und eine zweite Wärmebehandlung nach der Herstellung der Kontaktlöcher43a ,43b ,43c ausgeführt werden. In diesem Fall können die Wärmebehandlungsbedingungen zwischen dem ersten und dem zweiten Wärmebehandlungsprozess verändert werden. - Ausführungsform der Erfindung
- Der erfindungsgemäße Herstellungsprozess, der nun mit Bezug auf die
7 ,8 ,9 ,10 und11 erläutert wird, ist der Herstellungsprozess des Halbleiterbauelements mit einer zweiten Isolationszwischenschicht59 , das zu Beispiel 1 gehört. - Wie in
7 dargestellt ist, wird zuerst eine Isolationsschicht37 auf einem Siliziumsubstrat31 , in dem ein integrierter Schaltkreis36 hergestellt wurde, ausgebildet und ein Kondensator41 wird auf der Isolationsschicht37 ausgebildet, und eine Isolationszwischenschicht46 , wie z. B. eine Siliziumoxidschicht, wird zum Abdecken des Kondensators41 abgeschieden, und ein erstes Kontaktloch43a , ein zweites Kontaktloch43b und ein drittes Kontaktloch43c werden hergestellt. Als untere Elektrode38 und obere Elektrode40 des Kondensators41 wird eine Platinschicht mit einer Titanschicht außen am Kondensator verwendet. - Wie in
8 dargestellt ist, wird dann nachdem Ausbilden der Verbindungen44a ,44b ,44c eine zweite Isolationszwischenschicht59 , die aus einer Siliziumnitrid- oder Siliziumoxinitridschicht besteht, auf der gesamten Oberfläche mittel Plasma-CVD oder dergleichen abgeschieden, wie es in9 dargestellt ist. Wie in10 dargestellt ist, wird dann die dem Kondensator41 entsprechende Öffnung60 in der zweiten Isolationszwischenschicht59 oben auf dem Kondensator41 ausgebildet. In diesem Zustand wird zum Entfernen von Wasserstoff oder einer Wasserstoffverbindung aus der dielektrischen Schicht39 des Kondensators eine Wärmebehandlung unter Einsatz von Stickstoff, Argon oder deren Mischgas oder in Vakuum ausgeführt. Anschließend an diese Wärmebehandlung wird zum Einbringen von Sauerstoff in die dielektrische Schicht39 des Kondensators eine Wärmebehandlung unter Einsatz von Sauerstoff oder eines Mischgases von Sauerstoff mit Stickstoff oder Argon oder dergleichen ausgeführt. Wie in11 dargestellt ist, wird dann eine Passivierungsschicht55 , die aus einer Siliziumnitridschicht oder einer organischen Isolationsschicht besteht, ausgebildet. - Entsprechend dieser Anordnung wird nach dem Entfernen der zweiten Isolationszwischenschicht
59 auf dem Kondensator41 die Wärmebehandlung des Kondensators41 (d. h. die Wärmebehandlung der dielektrischen Schicht39 des Kondensators) bei 400°C oder darunter in Stickstoff, Argon oder deren Mischgas oder im Vakuum ausgeführt, wodurch Wasserstoff oder eine Wasserstoffverbindung, welche eine Verschlechterung der ferroelektrischen oder stark dielektrischen Schicht hervorrufen, leicht freigesetzt werden. Bei einem anschließenden Ausführen einer Wärmebehandlung bei 400 °C oder darunter unter Einsatz von Sauerstoff oder eines Mischgases von Sauerstoff mit Stickstoff, Argon oder dergleichen können die Sauerstofffehlstellen, die beträchtlich zur elektrischen Leitfähigkeit der ferroelektrischen oder stark dielektrischen Schicht beitragen, aufgefüllt werden. - Messergebnisse für den Kriechstrom und Ergebnisse für die Kenngrößen des dielektrischen Durchschlags der dielektrischen Schicht
39 des Kondensators vor und nach dem Ausbilden der Siliziumnitridschicht auf dem Kondensator41 und nach der Wärmebehandlung werden weiter unten erläutert, wobei auf12 und13 Bezug genommen wird. -
12 zeigt das Messergebnis des Kriechstroms, wenn als dielektrische Schicht39 des Kondensators eine Barium-Strontium-Titanatschicht verwendet wird, wobei der Kriechstrom um etwa zwei Größenordnungen zunimmt, nachdem die Siliziumnitridschicht mittels Plasma-CVD als die zweite Isolationszwischenschicht59 ausgebildet wurde, wobei aber durch Wärmebehandlung der Kriechstrom um zwei bis drei Größenordnungen abnimmt, so dass er wieder den Wert vor dem Ausbilden der Siliziumnitridschicht erreicht. -
13 zeigt die Beziehung zwischen dem Reziprokwert der am Kondensator41 anliegenden elektrischen Feldstärke E (MV/cm) und der Lebensdauer, wobei eine gestrichelte Gerade die Lebensdauer betrifft, bei der als zweite Isolationszwischenschicht59 eine Siliziumnitridschicht ausgebildet und keine Wärmebehandlung ausgeführt wurde, und die durchgezogene Gerade die Lebensdauer zeigt, bei der als zweite Isolationszwischenschicht59 eine Siliziumnitridschicht ausgebildet und eine Wärmebehandlung ausgeführt wurde. In jedem Falle wurde die Siliziumnitridschicht durch Plasma-CVD hergestellt. - Auf diese Weise kann durch Erwärmen, nachdem die Siliziumnitrid- oder Siliziumoxinitridschicht als zweite Isolationszwischenschicht
59 mittels Plasma-CVD hergestellt wurde, die Lebensdauer bis zum elektrischen Durchbruch bei einer hohen Temperatur und in einem starken elektrischen Feld, die sich im Plasma-CVD-Prozess verschlechtert, bis zu einem praktisch ausreichenden Grade wieder hergestellt werden. - Bei dem obigen Herstellungsverfahren eines Halbleiterbauelements wurde ein Beispiel für das Erhitzen des Kondensators
41 vor und nach dem Herstellen der Verbindungen44a ,44b ,44c erläutert, ähnliche Effekte können jedoch auch durch andere Verfahren erreicht werden, z. B. indem die in7 dargestellten ersten, zweiten und dritten Kontaktlöcher43a ,43b ,43c hergestellt werden, in Stickstoff, Argon, oder deren Mischgas oder in Vakuum erhitzt wird, um Wasserstoff oder eine Wasserstoffverbindung aus der dielektrischen Schicht39 des Kondensators zu entfernen, und indem danach unter Einsatz von Sauerstoff eines Mischgases von Sauerstoff mit Stickstoff, Argon oder dergleichen erhitzt wird, um der dielektrischen Schicht39 des Kondensators Sauerstoff zuzuführen. In diesem Falle wird als die zweite Isolationszwischenschicht59 vorzugsweise eine Schicht verwendet, die mit einem anderen Verfahren als dem Plasma-CVD hergestellt wurde. In diesem Falle ist die Wärmebehandlung vor und nach den Ausbilden der Verbindungen44a ,44b ,44c , die bei dem obigen Herstellungsverfahren benötigt wurde, nicht erforderlich. - In dieser Ausführungsform wird ein Beispiel zum Herstellen einer zum Kondensator
41 passenden Öffnung60 in der zweiten Isolationszwischenschicht59 erläutert, die Öffnung60 kann aber auch so vorgesehen werden, dass sie zur oberen Elektrode40 des Kondensators41 passt, und es kann der Wasserstoff oder die Wasserstoffverbindung in der dielektrischen Schicht39 des Kondensators bei der Wärmebehandlung freigesetzt werden.
Claims (4)
- Herstellungsverfahren eines Halbleiterbauelements mit der folgenden Abfolge von Schritten: Ausbilden eines Kondensators (
41 ) auf einer Isolationsschicht (37 ) eines Halbleitersubstrats, in dem ein integrierter Schaltkreis (36 ) erzeugt wurde, mit einer unteren Elektrode (38 ), die aus einer leitfähigen Schicht besteht, einer dielektrischen Schicht (39 ) des Kondensators, die aus einer auf der unteren Elektrode ausgebildeten entweder ferroelektrischen oder stark dielektrischen Schicht besteht, und einer oberen Elektrode (40 ), die aus einer auf der dielektrischen Schicht (39 ) des Kondensators ausgebildeten leitfähigen Schicht besteht, Ausbilden einer ersten Isolationszwischenschicht (46 ) durch Abdecken des gesamten Halbleiterbauelements einschließlich des Kondensators, Ausbilden der Kontaktlöcher (43a ,43b ,43c ), die durch die Isolationsschicht (37 ) und die erste Isolationszwischenschicht (46 ) zum integrierten Schaltkreis, zur oberen und zur unteren Elektrode des Kondensators reichen, Ausbilden der Verbindungen (44a ,44b ,44c ), die durch die Kontaktlöcher hindurch elektrisch mit dem integrierten Schaltkreis und dem Kondensator zu verbinden sind, Ausbilden einer zweiten Isolationszwischenschicht (59 ) über das gesamte Halbleiterbauelement hinweg, welche die Verbindungen abdeckt, dadurch gekennzeichnet, dass nacheinander die zweite Isolationszwischenschicht (59 ) am Ort des Kondensators selektiv entfernt wird, der Kondensator wärmebehandelt wird, um aus der dielektrischen Schicht (39 ) des Kondensators Wasserstoff oder eine Wasserstoffverbindung zu entfernen, und eine Passivierungsschicht (55 ) auf dem gesamten Halbleiterbauelement abgeschieden wird, wobei erneut der obere Teil der oberen Elektrode abgedeckt wird. - Herstellungsverfahren eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt zur Wärmebehandlung des Kondensators aus einem ersten Schritt zum Erhitzen in einem Inertgas oder in Vakuum und einem zweiten Schritt zum Erhitzen in einem Sauerstoff enthaltenden Gas besteht.
- Herstellungsverfahren eines Halbleiterbauelements nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Wärmebehandlung des Kondensators (
41 ) vor oder nach dem Ausbilden der Verbindungen (44a ,44b ,44c ) vorgesehen wird - Herstellungsverfahren eines Halbleiterbauelements nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der Wärmebehandlungsschritt ein Erhitzen auf nicht mehr als 400°C umfasst.
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19461893 | 1993-08-05 | ||
JP5194618A JP2960287B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置およびその製造方法 |
JP19461793 | 1993-08-05 | ||
JP5194617A JP2845727B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
JP2651494 | 1994-02-24 | ||
JP6026514A JP2912816B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置および半導体装置の製造方法 |
JP5555294 | 1994-03-25 | ||
JP06055552A JP3110605B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69433244D1 DE69433244D1 (de) | 2003-11-20 |
DE69433244T2 true DE69433244T2 (de) | 2004-07-29 |
Family
ID=27458511
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69433244T Expired - Fee Related DE69433244T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
DE69426208T Expired - Fee Related DE69426208T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
DE69433245T Expired - Fee Related DE69433245T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
DE69434606T Active DE69434606T8 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
DE69432643T Expired - Fee Related DE69432643T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69426208T Expired - Fee Related DE69426208T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
DE69433245T Expired - Fee Related DE69433245T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
DE69434606T Active DE69434606T8 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
DE69432643T Expired - Fee Related DE69432643T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator |
Country Status (5)
Country | Link |
---|---|
US (7) | US5624864A (de) |
EP (6) | EP0738009B1 (de) |
KR (1) | KR0157099B1 (de) |
CN (2) | CN1038210C (de) |
DE (5) | DE69433244T2 (de) |
Families Citing this family (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69317940T2 (de) * | 1992-06-12 | 1998-11-26 | Matsushita Electronics Corp | Halbleiterbauelement mit Kondensator |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JPH0870105A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP3246274B2 (ja) * | 1995-06-22 | 2002-01-15 | 松下電器産業株式会社 | 半導体装置 |
JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
US5571746A (en) * | 1995-10-19 | 1996-11-05 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of forming a back end capacitor with high unit capacitance |
US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
JP4386210B2 (ja) * | 1996-04-19 | 2009-12-16 | パナソニック株式会社 | 半導体装置 |
JP3432997B2 (ja) * | 1996-04-23 | 2003-08-04 | 株式会社東芝 | 半導体装置に使用する絶縁膜 |
JPH09298289A (ja) * | 1996-04-30 | 1997-11-18 | Fujitsu Ltd | 酸化物誘電体積層構造の製造方法及び電子回路装置 |
JP3027941B2 (ja) * | 1996-05-14 | 2000-04-04 | 日本電気株式会社 | 誘電体容量素子を用いた記憶装置及び製造方法 |
US6815762B2 (en) * | 1997-05-30 | 2004-11-09 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines |
JP2954877B2 (ja) * | 1996-06-18 | 1999-09-27 | 松下電子工業株式会社 | 容量素子の製造方法 |
EP0837504A3 (de) | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Teilweise oder ganz eingekapselte ferroelektrische Anordnung |
US6027947A (en) * | 1996-08-20 | 2000-02-22 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
US5990513A (en) | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
TW468253B (en) | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
US5750419A (en) * | 1997-02-24 | 1998-05-12 | Motorola, Inc. | Process for forming a semiconductor device having a ferroelectric capacitor |
JP3257587B2 (ja) | 1997-05-23 | 2002-02-18 | 日本電気株式会社 | 誘電体膜を用いた半導体装置の製造方法 |
JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
TW396454B (en) * | 1997-06-24 | 2000-07-01 | Matsushita Electrics Corporati | Semiconductor device and method for fabricating the same |
JP3484324B2 (ja) * | 1997-07-29 | 2004-01-06 | シャープ株式会社 | 半導体メモリ素子 |
JP3090198B2 (ja) * | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
JP3424900B2 (ja) * | 1997-10-24 | 2003-07-07 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US5866449A (en) * | 1997-10-27 | 1999-02-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor |
US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
TW457555B (en) * | 1998-03-09 | 2001-10-01 | Siemens Ag | Surface passivation using silicon oxynitride |
US5946567A (en) * | 1998-03-20 | 1999-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits |
US6229167B1 (en) * | 1998-03-24 | 2001-05-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6225156B1 (en) * | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
KR100292942B1 (ko) * | 1998-04-18 | 2001-07-12 | 윤종용 | 강유전체메모리장치의제조방법 |
US6093585A (en) * | 1998-05-08 | 2000-07-25 | Lsi Logic Corporation | High voltage tolerant thin film transistor |
US6060389A (en) * | 1998-05-11 | 2000-05-09 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect |
US6040227A (en) * | 1998-05-29 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology |
US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
US6300672B1 (en) * | 1998-07-22 | 2001-10-09 | Siemens Aktiengesellschaft | Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication |
US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6509601B1 (en) | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
JP3114710B2 (ja) * | 1998-11-30 | 2000-12-04 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
TW434877B (en) | 1998-12-03 | 2001-05-16 | Matsushita Electronics Corp | Semiconductor memory device and method for manufacturing the same |
US6300190B1 (en) * | 1998-12-09 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor integrated circuit device |
JP2000183296A (ja) * | 1998-12-16 | 2000-06-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US6359328B1 (en) * | 1998-12-31 | 2002-03-19 | Intel Corporation | Methods for making interconnects and diffusion barriers in integrated circuits |
DE19904379A1 (de) * | 1999-02-03 | 2000-08-17 | Siemens Ag | Mikroelektronische Struktur |
KR100280288B1 (ko) * | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
US6171899B1 (en) * | 1999-03-12 | 2001-01-09 | United Microelectronics Corp. | Method for fabricating a capacitor |
US6232197B1 (en) * | 1999-04-07 | 2001-05-15 | United Microelectronics Corp, | Metal-insulator-metal capacitor |
US6255122B1 (en) | 1999-04-27 | 2001-07-03 | International Business Machines Corporation | Amorphous dielectric capacitors on silicon |
US6388285B1 (en) | 1999-06-04 | 2002-05-14 | International Business Machines Corporation | Feram cell with internal oxygen source and method of oxygen release |
JP2001057426A (ja) * | 1999-06-10 | 2001-02-27 | Fuji Electric Co Ltd | 高耐圧半導体装置およびその製造方法 |
KR100329781B1 (ko) | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
JP2001015696A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | 水素バリヤ層及び半導体装置 |
US6225681B1 (en) * | 1999-09-07 | 2001-05-01 | Conexant Systems, Inc. | Microelectronic interconnect structures and methods for forming the same |
JP3950290B2 (ja) * | 1999-09-10 | 2007-07-25 | 三星電子株式会社 | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
US6251724B1 (en) * | 1999-11-01 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Method to increase the clear ration of capacitor silicon nitride to improve the threshold voltage uniformity |
US6245683B1 (en) * | 1999-12-28 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Stress relieve pattern for damascene process |
DE10000005C1 (de) * | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
JP2001284526A (ja) * | 2000-03-28 | 2001-10-12 | Nec Yamagata Ltd | 半導体集積回路用mim容量装置 |
JP2001284347A (ja) * | 2000-03-31 | 2001-10-12 | Canon Sales Co Inc | 成膜方法及び半導体装置の製造方法 |
US6483044B1 (en) * | 2000-08-23 | 2002-11-19 | Micron Technology, Inc. | Interconnecting substrates for electrical coupling of microelectronic components |
DE10041685C2 (de) * | 2000-08-24 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
JP4025829B2 (ja) * | 2000-09-18 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
DE10121657B4 (de) * | 2001-05-03 | 2010-02-11 | Qimonda Ag | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht |
EP1936953A3 (de) * | 2001-05-15 | 2009-12-30 | Ebara Corporation | Vorrichtung zur TDI-Erkennung, Durchführungsanlage, Elektronenstrahlgerät mit dieser Vorrichtung und Anlage und Herstellungsverfahren für Halbleitervorrichtungen mit diesem Elektronenstrahlgerät |
TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP3839281B2 (ja) * | 2001-07-05 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20030103022A1 (en) * | 2001-11-09 | 2003-06-05 | Yukihiro Noguchi | Display apparatus with function for initializing luminance data of optical element |
JP2003152165A (ja) | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2003186437A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | 表示装置 |
JP2003255899A (ja) * | 2001-12-28 | 2003-09-10 | Sanyo Electric Co Ltd | 表示装置 |
JP3953330B2 (ja) | 2002-01-25 | 2007-08-08 | 三洋電機株式会社 | 表示装置 |
JP3723507B2 (ja) * | 2002-01-29 | 2005-12-07 | 三洋電機株式会社 | 駆動回路 |
JP2003295825A (ja) * | 2002-02-04 | 2003-10-15 | Sanyo Electric Co Ltd | 表示装置 |
JP2003308030A (ja) | 2002-02-18 | 2003-10-31 | Sanyo Electric Co Ltd | 表示装置 |
US6610262B1 (en) * | 2002-03-04 | 2003-08-26 | Taiwan Semiconductor Manufacturing Company | Depletion mode SCR for low capacitance ESD input protection |
JP2003257645A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 発光装置およびその製造方法 |
JP2003332058A (ja) * | 2002-03-05 | 2003-11-21 | Sanyo Electric Co Ltd | エレクトロルミネッセンスパネルおよびその製造方法 |
JP2003258094A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 配線構造、その製造方法、および表示装置 |
CN100517422C (zh) * | 2002-03-07 | 2009-07-22 | 三洋电机株式会社 | 配线结构、其制造方法、以及光学设备 |
JP3671012B2 (ja) * | 2002-03-07 | 2005-07-13 | 三洋電機株式会社 | 表示装置 |
JP3837344B2 (ja) * | 2002-03-11 | 2006-10-25 | 三洋電機株式会社 | 光学素子およびその製造方法 |
JP3847683B2 (ja) * | 2002-08-28 | 2006-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
US20040120097A1 (en) * | 2002-12-23 | 2004-06-24 | Chambers Stephen T. | Methods of forming metal-insulator-metal capacitors |
US7019352B2 (en) * | 2003-08-07 | 2006-03-28 | Texas Instruments Incorporated | Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components |
KR100558006B1 (ko) * | 2003-11-17 | 2006-03-06 | 삼성전자주식회사 | 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들 |
JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007142109A (ja) * | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
US7696603B2 (en) * | 2006-01-26 | 2010-04-13 | Texas Instruments Incorporated | Back end thin film capacitor having both plates of thin film resistor material at single metallization layer |
JP4823833B2 (ja) * | 2006-09-25 | 2011-11-24 | 住友電工デバイス・イノベーション株式会社 | 電子装置の製造方法および電子装置の制御方法 |
US7833456B2 (en) * | 2007-02-23 | 2010-11-16 | Micron Technology, Inc. | Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece |
US20080223975A1 (en) * | 2007-03-14 | 2008-09-18 | Miroslav Planeta | Reversible surface winder |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
US8373215B2 (en) * | 2010-10-25 | 2013-02-12 | Texas Instruments Incorporated | Zero temperature coefficient capacitor |
US10367089B2 (en) | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
DE102016117239A1 (de) * | 2016-09-14 | 2018-03-15 | USound GmbH | Verfahren und Schaltung zum Betreiben eines Piezo-Bauteils sowie einen integrierten Schaltkreis mit einer derartigen Schaltung |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE234384C (de) * | ||||
US3481781A (en) * | 1967-03-17 | 1969-12-02 | Rca Corp | Silicate glass coating of semiconductor devices |
DE2517743C3 (de) * | 1975-04-22 | 1980-03-06 | Jenaer Glaswerk Schott & Gen., 6500 Mainz | Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente |
US4091407A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
US4371587A (en) * | 1979-12-17 | 1983-02-01 | Hughes Aircraft Company | Low temperature process for depositing oxide layers by photochemical vapor deposition |
DE3013866C2 (de) * | 1980-04-10 | 1984-01-12 | Allit-Plastikwerk Kimnach & Co, 6550 Bad Kreuznach | Vorrichtung zum Deponieren einer Vielzahl gleichförmiger Waren und zum Darbieten der Waren als Einzelstücke für die Entnahme |
CA1204527A (en) * | 1982-08-13 | 1986-05-13 | Theodore F. Retajczyk, Jr. | Polymeric films for electronic circuits |
JPS59110122A (ja) | 1982-12-15 | 1984-06-26 | Nec Corp | 窒化膜を有する半導体集積回路装置 |
JPS6014462A (ja) * | 1983-07-05 | 1985-01-25 | Oki Electric Ind Co Ltd | 半導体メモリ素子 |
JPS6116562A (ja) * | 1984-07-03 | 1986-01-24 | Matsushita Electronics Corp | 半導体装置 |
US4692786A (en) * | 1985-02-07 | 1987-09-08 | Lindenfelser Timothy M | Semi-conductor device with sandwich passivation coating |
US4901133A (en) * | 1986-04-02 | 1990-02-13 | Texas Instruments Incorporated | Multilayer semi-insulating film for hermetic wafer passivation and method for making same |
US4772985A (en) * | 1986-09-24 | 1988-09-20 | Kabushiki Kaisha Toshiba | Thick film capacitor |
JPH0752772B2 (ja) * | 1986-11-22 | 1995-06-05 | ヤマハ株式会社 | 半導体装置の製法 |
US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
JPH01265524A (ja) * | 1988-04-15 | 1989-10-23 | Sony Corp | 半導体装置 |
JPH0210856A (ja) * | 1988-06-29 | 1990-01-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH02144915A (ja) * | 1988-11-25 | 1990-06-04 | Matsushita Electric Works Ltd | 半導体装置 |
JPH02184079A (ja) * | 1989-01-11 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置の形成法 |
KR940006708B1 (ko) * | 1989-01-26 | 1994-07-25 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치의 제조 방법 |
JP2830019B2 (ja) * | 1989-03-07 | 1998-12-02 | セイコーエプソン株式会社 | 半導体装置 |
DE69022621T2 (de) * | 1989-05-05 | 1996-05-30 | Ramtron Corp | Integrierter ferro-elektrischer Kondensator. |
JPH03198338A (ja) * | 1989-12-27 | 1991-08-29 | Handotai Process Kenkyusho:Kk | 気相成長膜の形成方法および半導体装置 |
US5128279A (en) * | 1990-03-05 | 1992-07-07 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
JPH0482265A (ja) * | 1990-07-24 | 1992-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH0485878A (ja) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | 半導体装置 |
JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
JP3185220B2 (ja) * | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
TW214599B (de) * | 1990-10-15 | 1993-10-11 | Seiko Epson Corp | |
DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
US5139971A (en) * | 1991-06-07 | 1992-08-18 | Intel Corporation | Anneal to decrease moisture absorbance of intermetal dielectrics |
JPH05166946A (ja) * | 1991-12-19 | 1993-07-02 | Toshiba Corp | 半導体装置の製造方法 |
JPH05190799A (ja) * | 1992-01-08 | 1993-07-30 | Sharp Corp | 半導体記憶装置およびその製造方法 |
EP0557937A1 (de) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozongasverarbeitung für ferroelektrischen Speicherschaltungen |
JPH05243223A (ja) * | 1992-02-28 | 1993-09-21 | Fujitsu Ltd | 集積回路装置の製造方法 |
JPH0685173A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体集積回路用キャパシタ |
US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
US5571746A (en) * | 1995-10-19 | 1996-11-05 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of forming a back end capacitor with high unit capacitance |
US5593914A (en) * | 1996-03-19 | 1997-01-14 | Radiant Technologies, Inc. | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces |
KR100258979B1 (ko) * | 1997-08-14 | 2000-06-15 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
-
1994
- 1994-08-03 DE DE69433244T patent/DE69433244T2/de not_active Expired - Fee Related
- 1994-08-03 EP EP96110012A patent/EP0738009B1/de not_active Expired - Lifetime
- 1994-08-03 DE DE69426208T patent/DE69426208T2/de not_active Expired - Fee Related
- 1994-08-03 DE DE69433245T patent/DE69433245T2/de not_active Expired - Fee Related
- 1994-08-03 EP EP96110010A patent/EP0739037B1/de not_active Expired - Lifetime
- 1994-08-03 EP EP94112106A patent/EP0642167A3/de not_active Ceased
- 1994-08-03 EP EP96110013A patent/EP0738014B1/de not_active Expired - Lifetime
- 1994-08-03 DE DE69434606T patent/DE69434606T8/de active Active
- 1994-08-03 EP EP96110018A patent/EP0736905B1/de not_active Expired - Lifetime
- 1994-08-03 EP EP96110011A patent/EP0738013B1/de not_active Expired - Lifetime
- 1994-08-03 DE DE69432643T patent/DE69432643T2/de not_active Expired - Fee Related
- 1994-08-04 KR KR1019940019245A patent/KR0157099B1/ko not_active IP Right Cessation
- 1994-08-04 US US08/284,984 patent/US5624864A/en not_active Expired - Lifetime
- 1994-08-05 CN CN94109461A patent/CN1038210C/zh not_active Expired - Fee Related
-
1997
- 1997-04-28 US US08/844,108 patent/US5780351A/en not_active Expired - Lifetime
- 1997-10-27 CN CN97121332A patent/CN1107345C/zh not_active Expired - Fee Related
-
1998
- 1998-05-04 US US09/071,122 patent/US6015987A/en not_active Expired - Lifetime
- 1998-05-04 US US09/071,534 patent/US6169304B1/en not_active Expired - Fee Related
- 1998-05-04 US US09/071,121 patent/US6107657A/en not_active Expired - Fee Related
- 1998-05-04 US US09/071,795 patent/US6333528B1/en not_active Expired - Fee Related
-
2000
- 2000-06-08 US US09/589,520 patent/US6294438B1/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69433244T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante | |
DE69831903T2 (de) | Halbleiterbauelement mit Kondensator und deren Herstellungsmethode | |
DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE69628704T2 (de) | Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE69633367T2 (de) | Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators | |
DE4140180C2 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE19640246A1 (de) | Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle | |
DE1930669A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE10131716B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung | |
DE19649670C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator | |
DE3625860A1 (de) | Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben | |
DE19645033C2 (de) | Verfahren zur Bildung eines Metalldrahtes | |
DE10228528B4 (de) | Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren | |
DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
DE3304255A1 (de) | Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats | |
DE19801854A1 (de) | Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff | |
DE3915594C2 (de) | Kondensator, insbesondere für integrierte Halbleiterschaltungen | |
DE10327618B4 (de) | Verfahren zur Ausbildung von Aluminiummetallverdrahtungen | |
EP1114451A1 (de) | Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle | |
DE2141718A1 (de) | Verfahren zum Herstellen elektri scher Kontakte auf der Oberflache eines Halbleiterbauteils | |
DE19645434A1 (de) | Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung | |
EP0912995B1 (de) | Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten | |
DE19756530A1 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE102005024944B3 (de) | Kontaktstruktur für einen Stack-DRAM-Speicherkondensator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |