DE69433245T2 - Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante - Google Patents

Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante Download PDF

Info

Publication number
DE69433245T2
DE69433245T2 DE69433245T DE69433245T DE69433245T2 DE 69433245 T2 DE69433245 T2 DE 69433245T2 DE 69433245 T DE69433245 T DE 69433245T DE 69433245 T DE69433245 T DE 69433245T DE 69433245 T2 DE69433245 T2 DE 69433245T2
Authority
DE
Germany
Prior art keywords
capacitor
layer
dielectric
semiconductor device
insulating intermediate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69433245T
Other languages
English (en)
Other versions
DE69433245D1 (de
Inventor
Koji Osaka-shi Arita
Eiji Ibaraki-shi Fujii
Yasuhiro Mishima-gun Shimada
Yasuhiro Otsu-shi Uemoto
Atsuo Oyamazaki-cho Inoue
Toru Kyoto-shi Nasu
Akihiro Suita-shi Matsuda
Yoshihisa Suita-shi Nagano
Taketoshi Takatsuki-shi Matsuura
Tatsuo Takatsuki-shi Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5194618A external-priority patent/JP2960287B2/ja
Priority claimed from JP5194617A external-priority patent/JP2845727B2/ja
Priority claimed from JP6026514A external-priority patent/JP2912816B2/ja
Priority claimed from JP06055552A external-priority patent/JP3110605B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69433245D1 publication Critical patent/DE69433245D1/de
Publication of DE69433245T2 publication Critical patent/DE69433245T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf ein Herstellungsverfahren für ein Halbleiterbauetement mit einer ferroelektrischen Schicht oder einer dielektrischen Schicht hoher Dielektrizitätskonstante als Kondensatordielektrikum.
  • HINTERGRUND DER ERFINDUNG
  • In letzter Zeit sind im Zusammenhang mit dem Trend zu höherer Geschwindigkeit und geringerem Energieverbrauch von Halbleiterbauelementen wie Mikrocomputern und digitalen Signalprozessoren die elektronischen Geräte für den Verbraucher in ihrer Leistung immer weiter fortgeschritten, während die elektromagnetischen Störungen, die ein von diesen elektronischen Geräten erzeugtes elektromagnetisches Rauschen sind, ein ernstes Problem darstellen. Daher werden nicht nur in elektronischen Geräten, sondern auch in den darin eingesetzten Halbleiterbauelementen Massnahmen gegen elektromagnetische Störungen verlangt. Die wirksamste Massnahme gegen elektromagnetische Störungen in Halbleiterbauelementen besteht darin, einen Kondensator hoher Kapazität zwischen den Vorspannungs- und Erdleiter innerhalb des Halbleiterbauelements einzubauen, während bislang der Kondensator ausserhalb des Halbleiterbauelements angeordnet worden war.
  • Ausserdem sind in der letzten Zeit nichtflüchtige Speicher mit wahlfreiem Zugriff in einfacher Bauart, die einen Kondensator enthalten, der eine ferroelektrische Schicht als Kondensatordielektrikum verwendet, sowie dynamische Speicher mit wahlfreiem Zugriff, die als Speicherkondensator einen Kondensator enthalten, der eine dielektrische Schicht hoher Dielektrizitätskonstante verwendet, entwickelt worden.
  • Ein herkömmliches Halbleiterbauelement mit einem Kondensator wird nachfolgend konkret beschrieben.
  • 1 ist eine geschnittene Teilansicht eines repräsentativen Halbleiterbauelements. In 1 ist auf einem Siliciumsubstrat 1 in einem durch einen Feldoxidbereich 2 eingeschlossenen Gebiet ein integrierter Schaltkreis 6 gebildet, der durch aktive Source- /Drain-Bereiche 3, ein Gate-Oxid 4 und eine Gate-Elektrode 5 dargestellt wird. Auf dem Siliciumsubstrat 1 ist weiter eine Isolationsschicht 7 ausgebildet, und in einem spezifischen Bereich auf der Isolationsschicht 7 ist ein Kondensator 11 ausgebildet, der aus einer unteren Elektrode 8, einem Kondensatordielektrikum 9 und einer oberen Elektrode 10 besteht. Ausserdem ist eine isolierende Zwischenschicht 12 ausgebildet, die zumindest den Kondensator 11 abdeckt. Weiter sind Zuleitungen 14a, die durch e in erstes Kontaktloch 13a an die aktiven Source-/Drain-Bereiche 3 angeschlossen sind, eine Zuleitung 14b, die durch ein zweites Kontaktloch 13b an die untere Elektrode 8 des Kondensators 11 angeschlossen ist, sowie eine Zuleitung 14c, die durch ein drittes Kontaktloch 13c an die obere Elektrode 10 des Kondensators 11 angeschlossen ist, ausgebildet. Des Weiteren ist eine Passivierungsschicht 15 ausgebildet, um die Zuleitungen 14a, 14b und 14c zu schützen.
  • Ein Herstellungsverfahren für das in 1 gezeigte herkömmliche Halbleiterbauelement mit Kondensator wird nachfolgend beschrieben, indem auf das in 2 gezeigte Ablaufdiagramm des Herstellungsprozesses sowie auf 1 Bezug genommen wird. Im Schritt (1) wird zuerst auf einem Siliciumsubstrat 1 der integrierte Schaltkreis 6 gebildet. Im Schritt (2) wird auf dem Siliciumsubstrat 1 eine Isolationsschicht 7 gebildet. Im Schritt (3) wird auf der Isolationsschicht (7) ein Kondensator 11 gebildet. Dieser Kondensator 11 wird gebildet, indem aufeinanderfolgend eine erste leitende Schicht als untere Elektrode 8, ein Kondensatordielektrikum 9 und eine zweite leitende Schicht als obere Elektrode 10 aufgebracht und durch Ätzen strukturiert werden. Als Kondensatordielektrikum 9 wird eine ferroelektrische Schicht oder eine dielektrische Schicht mit hoher Dielektrizitätskonstante verwendet, während als die untere Elektrode 8 und obere Elektrode 10 eine Zweischichten-Zusammensetzung verwendet wird, die von der mit dem Kondensatordielektrikum 9 in Berührung stehenden Seite her gesehen aus einer Platinschicht und darauffolgend einer Titanschicht besteht. Im Schritt (4) wird durch CVD eine isolierende Zwischenschicht 12 aus PSG (Phosphorsilikatglas) derart gebildet, dass zumindest der Kondensator 11 bedeckt ist. Im Schritt (5) werden ein erstes Kontaktloch 13a zu den aktiven Source-/Drain-Bereichen 3 des integrierten Schaltkreises 6, ein zweites Kontaktloch 13b zur unteren Elektrode 8 des Kondensators 11 und ein drittes Kontaktloch 13c zur oberen Elektrode 10 des Kondensators 11 gebildet. Nach Ausbildung der Zuleitungen 14a, 14b und 14e im Schritt (6) wird im Schritt (7) durch Plasma-CVD eine Passivierungsschicht 15 gebildet, die aus einer Siliciumnitridschicht oder einer Siliciumoxynitridschicht hoher Feuchtebeständigkeit besteht.
  • In einem solchen herkömmlichen Halbleiterbauelement mit Kondensator wird aber als isolierende Zwischenschicht 12 eine PSG-Schicht verwendet, und obwohl der Zweck, die Beanspruchung des Kondensators 11 zu mildern, erreicht wird, wird die Feuchtigkeit, die erzeugt wird, wenn die PSG-Schicht durch CVD gebildet wird, durch die PSG-Schicht absorbiert, und diese Feuchtigkeit diffundiert in die das Kondensatordielektrikum darstellende ferroelektrische Schicht, wodurch dessen elektrischer Widerstand verringert wird. Diese Erscheinung führt zu einem Anstieg des Leckstromes des Kondensators 11 bzw. einem Abfall der Durchschlagfestigkeit, was einen Durchschlag des Kondensatordielektrikums 9 herbeiführen kann.
  • In einem solchen herkömmlichen Halbleiterbauelement mit Kondensator wird weiter als eine Passivierungsschicht 15 eine durch Plasma-CVD gebildete Siliciumnitrid- oder Siliciumoxynitridschicht verwendet, und obwohl ein Eindringen von Feuchtigkeit von aussen in den Kondensator 11 verhindert werden kann, wird bei der Schichtbildung mit Plasma-CVD aktiver Wasserstoff erzeugt, der in die das Kondensatordielektrikum 9 bildende ferroelektrische Schicht oder dielektrische Schicht hoher Dielektrizitätskonstante eindiffundieren kann, was einen Anstieg des Leckstroms des Kondensators 11 oder eine Beeinträchtigung der elektrischen Kennlinie herbeiführen kann. Allgemein beträgt die Konzentration der Wasserstoffatome in der durch Plasma-CVD gebildeten Nitridschicht bis z 1022 Atome/cm3, und durch die Hitzebehandlung nach Ausbildung der Schichten wird die Diffusion von Wasserstoff in das Kondensatordielektrikum 9 noch beschleunigt, die Kennlinie des Kondensators 11 verschlechtert sich weiter.
  • Es wird auf die Dokumente EP-A-0 513 894 und EP-A-0 495 114 verwiesen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Der Gegenstand der vorliegenden Erfindung besteht daher darin, ein Herstellungsverfahren für ein Halbleiterbauelement vorzustellen, wie es in den beigefügten Ansprüchen dargelegt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN.
  • 1 ist eine teilgeschnittene Ansicht, die die Struktur der hauptsächlichen Teile eines herkömmlichen Halbleiterbauelements mit Kondensator zeigt.
  • 2 ist ein Ablaufdiagramm, um ein herkömmliches Herstellungsverfahren für das Halbleiterbauelement mit Kondensator zu erklären.
  • 3 ist eine teilgeschnittene Ansicht, die die Struktur der hauptsächlichen Teile eines Halbleiterbauelements mit Kondensator in Beispiel 1 zeigt.
  • 4 ist ein Ablaufdiagramm, um ein Herstellungsverfahren für ein Halbleiterbauelement mit Kondensator in Beispiel 1 zu erklären.
  • 5 ist ein Diagramm, das die Temperaturabhängigkeit der Feuchtigkeitsfreisetzung aus der PSG-Schicht zeigt.
  • 6 ist ein Diagramm, das die elektrische Zuverlässigkeit des Halbleiterbauelements mit Kondensator in Beispiel 1 zeigt.
  • 7, 8, 9, 10 und 11 sind teilgeschnittene Ansichten, die ein Herstellungsverfahren für ein erfindungsgemässes Halbleiterbauelement mit Kondensator zeigen, wobei 7 diagrammartig den Zustand zeigt, wo auf einem Halbleitersubstrat, in dem ein integrierter Schaltkreis aufgebaut ist, auf einer Isolationsschicht ein Kondensator, auf dem Kondensator eine isolierende Zwischenschicht sowie Kontaktlöcher gebildet werden, 8 zeigt diagrammartig den Zustand, in dem die Zuleitungen gebildet werden, 9 zeigt diagrammartig den Zustand, in dem eine Passivierungsschicht gebildet wird, um die Zuleitungen zu schützen, 10 zeigt diagrammartig den Zustand, in dem nach Ausbildung der Zuleitungen eine zweite Passivierungsschicht gebildet wird, die eine Öffnung hat, die der oberen Elektrode des Kondensators entspricht, und 11 zeigt diagrammartig den Zustand, in dem Passivierungsschichten gebildet werden, um die Zuleitungen zu schützen.
  • 12 ist ein Diagramm, das das Ergebnis von Messungen des Leckstromes nach jedem Schritt für ein erfindungsgemäss hergestelltes Halbleiterbauelement mit Kondensator zeigt.
  • 13 ist ein Diagramm, das die elektrische Zuverlässigkeit eines erfindungsgemäss hergestellten Halbleiterbauelements mit Kondensator zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ehe wir den Herstellungsprozess der Erfindung beschreiben, der in 7, 8, 9, 10 und 11 erklärt ist, beschreiben wird das in 3 gezeigte Halbleiterbauelement des Beispiels 1 sowie dessen in 4 gezeigtes Herstellungsverfahren.
  • Beispiel 1
  • In einem in 3 gezeigten Halbleiterbauelement der Erfindung wird auf einem Siliciumsubstrat 31 eine isolierende Oxidschicht 32 gebildet, und in einem durch die isolierende Oxidschicht 32 umschlossenen Gebiet wird ein integrierter Schaltkreis 36 gebildet, der durch einen Transistor dargestellt wird, der aus einer Diffusionszone 33, einer Gate-Isolationsschicht 34 und einer Gate-Elektrode 35 besteht.
  • Auf dem Siliciumsubstrat 31 wird eine aus Siliciumoxid bestehende Isolationsschicht 37 gebildet, und auf der Isolationsschicht 37 wird ein Kondensator 41 gebildet, der aus einer unteren Elektrode 38 aus Platinschicht und Titanschicht, einem Kondensatordielektrikum 39 aus einer ferroelektrischen Schicht oder einer dielektrischen Schicht mit hoher Dielektrizitätskonstante sowie aus einer oberen Elektrode 40 aus Platinschicht und Titanschicht besteht. Zur Abdeckung dieses Kondensators 41 wird eine isolierende Zwischenschicht 42 gebildet, die aus PSG besteht, das einen Feuchtigkeitsgehalt von 0,5 g/cm3 oder weniger hat. In herkömmlichen Halbleiterbauelementen mit Kondensator betrug der Feuchtigkeitsgehalt der isolierenden Zwischenschicht 0,9 g/cm3 oder mehr.
  • Über dem integrierten Schaltkreis 36 wird ein erstes Kontaktloch 43a zur Diffusionszone 33 in der Isolationsschicht 37 und in der isolierenden Zwischenschicht 42 gebildet, und über dem Kondensator 41 werden ein Kontaktloch 43b zur unteren Elektrode 38 und ein drittes Kontaktloch 43c zur oberen Elektrode 40 in der isolierenden Zwischenschicht 42 gebildet. Durch das erste Kontaktloch 43a wird eine mit der Diffusionszone 33 verbundene Zuleitung 44a gebildet, die aus einer Aluminium- oder Aluminiumlegierungsschicht besteht, während durch das zweite und dritte. Kontaktloch 43b, 43c zur unteren Elektrode 38 und zur oberen Elektrode 40 Zuleitungen 44b, 44c gebildet werden, die aus einer Aluminium- oder Aluminiumlegierungsschicht bestehen. Um diese Zuleitungen 44a, 44b, 44c zu schützen, wird eine aus Siliciumnitrid oder Siliciumoxynitrid bestehende Passivierungsschicht 45 gebildet.
  • Diesem Aufbau zufolge wird in der isolierenden Zwischenschicht 42 der Feuchtigkeitsgehalt auf einen Wert von weniger als 0,5 g/cm3 gesteuert, und bei der Erwärmung in nachfolgenden Schritten kann eine Diffusion von Feuchtigkeit in das Kondensatordielektrikum 39 verhindert werden, wodurch ein Anstieg des Leckstromes und ein Abfall der Durchschlagfestigkeit des Kondensators 41 verhindert werden, so dass ein Halbleiterbauelement mit einem Kondensator 41 realisiert werden kann, der im Vergleich zum Stand der Technik schwerlich Störungen wegen eines dielektrischen Durchschlages herbeiführen kann.
  • Ein Herstellungsverfahren für das in 3 gezeigte H albleiterbauelement wird nachfolgend erklärt, wobei auf das in 4 gezeigte Ablaufdiagramm des Herstellungsverfahrens sowie auf 3 Bezug genommen wird. Zuerst wird im Schritt (1) unter anderem ein integrierter Schaltkreis 36 auf einem Siliciumsubstrat 31 gebildet. Im Schritt (2) wird auf dem Siliciumsubstrat 31 eine Isolationsschicht 37 ausgebildet. Im Schritt (3) wird auf der Isolationsschicht 37 ein Kondensator 41 gebildet. Dieser Kondensator 41 wird durch aufeinanderfolgende Abscheidung einer ersten leitenden Schicht als unterer Elektrode 38, eines Kondensatordielektrikums 39 und einer zweiten leitenden Schicht als oberer Elektrode 40 sowie durch Strukturierung mittels Ätzen gebildet. Als Kondensatordielektrikum 39 wird eine ferroelektrische Schicht oder eine dielektrische Schicht mit hoher Dielektrizitätskonstante verwendet, während als die untere Elektrode 38 und obere Elektrode 40 eine Zweischichten-Zusammensetzung verwendet wird, die von der mit dem Kondensatordielektrikum 39 in Berührung stehenden Seite her gesehen aus einer Platinschicht und darauffolgend einer Titanschicht besteht. Im Schritt (4) wird der Kondensator 41 erhitzt, um die Eigenschaften des Kondensatordielektrikums 39 zu verbessern und zu stabilisieren. Im Schritt (5) wird durch CVD oder dergleichen eine aus PSG (Phosphorsilikatglas) bestehende isolierende Zwischenschicht 42 gebildet, die zumindest den Kondensator 41 bedeckt, während im Schritt (6) die isolierende Zwischenschicht 42 in einer Stickstoffatmosphäre erhitzt wird, und die in der isolierenden Zwischenschicht 42 enthaltene Feuchtigkeit wird bis auf nicht mehr als 0,5 g pro cm3 der isolierenden Zwischenschicht 42 entfernt.
  • Im Schritt (7) werden ein erstes Kontaktloch 43a zur Diffusionszone 33 des integrierten Schaltkreises 36 sowie ein zweites und drittes Kontaktloch 43b und 43c zur unteren Elektrode 38 und zur oberen Elektrode 40 des Kondensators 41 gebildet. Im Schritt (8) werden die Zuleitungen 44a, 44b, 44c gebildet, und im Schritt (9) wird durch Plasma-CVD eine aus Siliciumnitrid oder Siliciumoxynitrid hoher Feuchtebeständigkeit bestehende Passivierungsschicht 45 gebildet.
  • In dem voranstehend beschriebenen Aufbau und Herstellungsverfahren wird die PSG-Schicht als isolierende Zwischenschicht 42 durch CVD gebildet, und die Feuchtigkeit wird in einem darauffolgenden Hitzebehandlungsprozess aus der PSG-Schicht entfernt, aber das Verfahren ist darauf nicht beschränkt, und eine Siliciumoxidschicht kann zum Beispiel bei hoher Temperatur und verringertem Druck gebildet werden, während die Hitzebehandlung weggelassen werden kann.
  • In dem oben beschriebenen Herstellungsverfahren erfolgt die Hitzebehandlung der isolierenden Zwischenschicht 42 im Schritt (6) von 4 unter Stickstoff, aber sie kann auch unter Inertgasen wie Helium und Argon oder im Vakuum ausgeführt werden.
  • Ergebnisse einer Messung der Feuchtigkeitsaufnahme der durch CVD gebildeten PSG-Schicht werden unter Bezugnahme auf 5 nachfolgend erklärt. Die Abszisse in 5 stellt die Temperatur dar, während die Ordinate die Feuchtigkeitsmenge darstellt, die bei der entsprechenden Temperatur freigesetzt wird, und ihre Beziehung entspricht der Intensität der Feuchtigkeitsaufnahme. Wie in 5 gezeigt, beträgt die Temperatur in einem ersten Maximum der Freisetzung der aufgenommenen Feuchtigkeit aus der PSG-Schicht 300 bis 350°C, in einem zweiten Maximum beträgt sie 450 bis 530°C. Die dem zweiten Maximum entsprechende Feuchtigkeit ist ziemlich stark an die PSG-Schicht gebunden und scheint die Zuverlässigkeit beim normalen Einsatz kaum zu beeinträchtigen. Im Gegensatz dazu dehnt sich die Flanke des ersten Maximums zu niedrigen Temperaturen hin, Wasser wird unter Bedingungen verhältnismässig nahe bei der Betriebstemperatur freigesetzt und scheint eine Verschlechterung des Kondensatordielektrikums 39 herbeizuführen.
  • Die Erfinder haben gefunden, dass am besten gleich nach der Bildung der Schicht mit CVD auf 350°C oder höher aufgeheizt werden sollte, um das dem ersten Maximum in 4 entsprechende, adsorbierte Wasser freizusetzen. Ausserdem wird auch zur Verringerung der am Kondensator 41 anliegenden Beanspruchung eine Hitzebehandlung einer Siliciumoxidschicht als isolierender Zwischenschicht 42 bevorzugt, die 6 Gewichtsprozent an Phosphor oder weniger enthält. Ausserdem wird diese Hitzebehandlung bei Temperaturen ausgeführt, die nicht über denen liegen, die zu einer Verschlechterung der Kennlinie des integrierten Schaltkreises führen. Die Verschlechterung tritt allgemein bei etwa 900°C ein. Es wird bevorzugt, auf etwa 850°C oder weniger zu erhitzen.
  • Das Ergebnis der Bewertung der Zuverlässigkeit des in dieser Ausführungsform hergestellten Kondensators 41 wird in 6 gezeigt. Bariumstrontiumtitanat wurde als das Kondensatordielektrikum 39 verwendet. Die Abszisse stellt den reziproken Wert des an den Kondensator 41 angelegten elektrischen Feldes dar, während die Ordinate die Zeit zeigt, bei der der Leckstrom einen bestimmten Wert erreicht. Die Gerade (a) zeigt den Leckstrom bei Anlegen einer Spannung an den mit einem herkömmlichen Verfahren hergestellten Kondensator 41, während der Feuchtigkeitsgehalt des als isolierende Zwischenschicht 42 verwendeten PSG 0,93 g/cm3 betrug. Die Gerade (b) bezieht sich auf das Ergebnis für den Kondensator 41, der in der Ausführungsform hergestellt wurde, während der Feuchtigkeitsgehalt der als isolierende Zwischenschicht 42 verwendeten PSG-Schicht 0,45 g/cm3 betrug. Beim Vergleich dieser Geraden erweist es sich, dass der Kondensator 41 der Ausführungsform, der einen geringeren Feuchtigkeitsgehalt in der isolierenden Zwischenschicht 42 hat, weitaus besser als das herkömmliche Muster ist. Übrigens kann der Feuchtigkeitsgehalt der PSG-Schicht 0,5 g/cm3 oder weniger betragen.
  • Nach Bildung und Erhitzen der isolierenden Zwischenschicht 42 werden die Kontaktlöcher 43a, 43b, 43c gebildet, aber die Reihenfolge der Hitzebehandlung kann auch verändert werden zu Bildung der isolierenden Zwischenschicht 42, Bildung der Kontaktlöcher 43a, 43b, 43c, Hitzebehandlung. In diesem Falle dienen die Kontaktlöcher 43a, 43b, 43c als Lüftungslöcher, und die auf dem Kondensator 41 adsorbierte Feuchtigkeit wird leicht freigesetzt.
  • In diesem Prozess wird die isolierende Zwischenschicht 42 einmal erhitzt, aber die Hitzebehandlung kann in mehrere Schritte unterteilt werden. Zum Beispiel kann eine erste Hitzebehandlung nach Bildung der isolierenden Zwischenschicht 42 erfolgen, eine zweite nach Bildung der Kontaktlöcher 43a, 43b, 43c. In diesem Falle können die Bedingungen der Hitzebehandlung zwischen der ersten und zweiten Behandlung variiert werden.
  • Ausführungsform der Erfindung
  • Das Herstellungsverfahren der Erfindung, das jetzt unter Bezugnahme auf 7, 8, 9, 10 und 11 erklärt werden wird, ist das Herstellungsverfahren eines Halbleiterbauelements mit einer zum Beispiel 1 hinzugefügten zweiten isolierenden Zwischenschicht 59.
  • Zuerst wird, wie in 7 gezeigt, auf einem Siliciumsubstrat 31, in dem ein integrierter Schaltkreis 36 aufgebaut ist, eine Isolationsschicht 37 gebildet, ein Kondensator 41 wird auf der Isolationsschicht 37 gebildet, eine isolierende Zwischenschicht 46 wie zum Beispiel eine Siliciumoxidschicht wird gebildet, um den Kondensator 41 zu bedecken, und ein erstes Kontaktloch 43a, ein zweites Kontaktloch 43b sowie ein drittes Kontaktloch 43c werden gebildet. Als untere Elektrode 38 und obere Elektrode 40 des Kondensators 41 wird eine Platinschicht verwendet, die auf der dem Kondensator abgewandten Seite eine Titanschicht trägt.
  • Als Nächstes wird, wie in 8 gezeigt, nach Bildung der Zuleitungen 44a, 44b und 44c eine zweite isolierende Zwischenschicht 59, die aus Siliciumnitrid oder Siliciumoxynitrid besteht, durch Plasma-CVD oder dergleichen über der gesamten Fläche ausgebildet, wie in 9 gezeigt. Als Nächstes wird, wie in 10 gezeigt, über dem Kondensator 41 in der zweiten isolierenden Zwischenschicht 59 eine dem Kondensator 41 entsprechende Öffnung 60 gebildet. In diesem Zustand erfolgt unter Stickstoff, Argon, ihrem Gemisch oder in Vakuum eine Hitzebehandlung, um Wasserstoff oder Wasserstoffverbindungen aus dem Kondensatordielektrikum 39 zu entfernen. Auf diese Hitzebehandlung folgend erfolgt eine Hitzebehandlung unter Verwendung von Sauerstoff, einem Gemisch von Sauerstoff mit Stickstoff oder Argon und dergleichen, um das Kondensatordielektrikum 39 mit Sauerstoff zu versorgen. Wie in 11 gezeigt, wird dann eine Passivierungsschicht 55 gebildet, die aus Siliciumnitrid oder einem organischen Isolator besteht.
  • Einem solchen Aufbau gemäss erfolgt nach Entfernen der zweiten isolierenden Zwischenschicht 59 vom Kondensator 41 eine Hitzebehandlung des Kondensators 41 (d. h. eine Hitzebehandlung des Kondensatordielektrikums 39) unter Stickstoff, Argon, deren Gemisch oder in Vakuum bei 400°C oder darunter, wodurch Wasserstoff oder Wasserstoffverbindungen, die eine Beeinträchtigung der ferroelektrischen Schicht oder der dielektrischen Schicht mit hoher Dielektrizitätskonstante verursachen, mit Leichtigkeit freigesetzt werden. Durch nachfolgende Hitzebehandlung unter Verwendung von Sauerstoff oder Sauerstoff im Gemisch mit Stickstoff Argon und dergleichen bei 400°C oder darunter können die Sauerstoffleerstellen, die stark zur elektrischen Leitfähigkeit der ferroelektrischen Schicht oder der dielektrischen Schicht mit hoher Dielektrizitätskonstante beitragen, aufgefüllt werden.
  • Ergebnisse von Messungen des Leckstromes und der dielektrischen Durchschlagkennlinie des Kondensatordielektrikums 39 vor und nach Bildung der Siliciumnitridschicht auf dem Kondensator 41 und nach der Hitzebehandlung werden unter Bezugnahme auf 12 und 13 nachfolgend erklärt.
  • 12 zeigt das Ergebnis von Messungen des Leckstromes, die erhalten wurden, wenn eine Bariumstrontiumtitanatschicht als Kondensatordielektrikum 39 verwendet wur de, worin nach Ausbildung der Siliciumnitridschicht als zweiter isolierender Zwischenschicht 59 durch Plasma-CVD der Leckstrom um etwa zwei Grössenordnungen anstieg, während er nach Hitzebehandlung um etwa zwei bis drei Grössenordnungen geringer wurde und zu dem Zustand vor Bildung der Siliciumnitridschicht zurückkehrte.
  • 13 zeigt die Beziehung zwischen dem reziproken Wert der an den Kondensator 41 angelegten elektrischen Feldstärke E (MV/cm) und der Lebensdauer, wobei die gestrichelte Gerade sich auf die Lebensdauer bezieht, die erreicht wird, wenn eine Siliciumnitridschicht als zweite isolierende Zwischenschicht 59 gebildet wird, aber keine Hitzebehandlung erfolgt, während die durchgezogene Gerade sich auf die Lebensdauer bezieht, die erreicht wird, wenn eine Siliciumnitridschicht als zweite isolierende Zwischenschicht 59 gebildet wird und eine Hitzebehandlung erfolgt. In beiden Fällen wurde die Siliciumnitridschicht durch Plasma-CVD gebildet.
  • Auf diese Weise kann durch Erhitzen nach Ausbildung der Siliciumnitrid- oder Siliciumoxynitridschicht als zweiter isolierender Zwischenschicht 59 mit dem Plasma-CVD-Verfahren die Lebensdauer bis zum elektrischen Durchschlag bei hoher Temperatur und in einem starken elektrischen Feld, die sich beim Plasma-CVD-Prozess verschlechtert hatte, auf ein genügend hohes praktisches Niveau zurückgeführt werden.
  • Im Herstellungsverfahren des vorliegenden Halbleiterbauelements wurde ein Beispiel erklärt, bei dem der Kondensator 41 vor und nach Bildung der Zuleitungen 44a, 44b, 44c erhitzt wurde, aber ähnliche Wirkungen können durch ein anderes Verfahren erreicht werden, zum Beispiel durch Bildung des ersten, zweiten und dritten Kontaktloches 43a, 43b, 43c wie in 7 gezeigt, Erhitzen in Stickstoff, Argon, deren Gemisch oder in Vakuum, um Wasserstoff oder Wasserstoffverbindungen aus dem Kondensatordielektrikum 39 zu entfernen, und nachfolgendes Erhitzen unter Verwendung von Sauerstoff oder Sauerstoffmischungen mit Stickstoff, Argon oder dergleichen, um dem Kondensatordielektrikum 39 Sauerstoff zuzuführen. In diesem Falle wird bevorzugt, eine Schicht, die mit einem anderen Verfahren als Plasma-CVD gebildet wurde, als die zweite isolierende Zwischenschicht 59 zu verwenden. In diesem Falle ist die im obigen Herstellungsverfahren erforderliche Hitzebehandlung vor und nach Bildung der Zuleitungen 44a, 44b, 44e nicht nötig.
  • In dieser Ausführungsform wurde ein Beispiel erklärt, bei dem eine dem Kondensator 41 entsprechende Öffnung 60 in der zweiten isolierenden Zwischenschicht 59 gebildet wurde, aber die Öffnung 60 kann auch der oberen Elektrode 40 des Kondensators 41 entsprechend vorgesehen werden, und es ist möglich, während der Hitzebehandlung Wasserstoff oder Wasserstoffverbindungen aus dem Kondensatordielektrikum 39 freizusetzen.

Claims (2)

  1. Herstellungsverfahren für ein Halbleiterbauelement, mit: einem Schritt, einen Kondensator (41) auf einer Isolationsschicht (37) eines Halbleitersubstrats, in dem ein integrierter Schaltkreis (36) aufgebaut ist, zu bilden, wobei der Kondensator eine aus einer leitenden Schicht bestehende untere Elektrode (38), ein entweder aus einer ferroelektrischen Schicht oder einer dielektrischen Schicht hoher Dielektrizitätskonstante bestehendes, auf der unteren Elektrode gebildetes Kondensatordielektrikum (39) und eine aus einer leitenden Schicht bestehende, auf dem Kondensatordielektrikum gebildete obere Elektrode (40) umfasst, einem Schritt, durch Bedecken des Kondensators eine isolierende Zwischenschicht (46) zu bilden, einem Schritt, durch die Isolationsschicht und die isolierende Zwischenschicht Kontaktlöcher (43a, 43b, 43c) zum integrierten Schaltkreis, zur oberen Elektrode und zur unteren Elektrode des Kondensators zu bilden, einem Schritt, Zuleitungen (44a, 44b, 44c) zur elektrischen Verbindung mit dem integrierten Schaltkreis und dem Kondensator durch die Kontaktlöcher hindurch zu bilden, und einem Schritt, durch Bedecken der Zuleitungen und des Halbleiterbauelements eine Passivierungsschicht (55) zu bilden, dadurch gekennzeichnet, dass vor der Bildung dieser Passivierungsschicht (55) eine zweite isolierende Zwischenschicht (59) gebildet wird, um die Zuleitungen und das Halbleiterbauelement zu bedecken, und nachfolgend die zweite isolierende Zwischenschicht (59) über der oberen Elektrode des Kondensators weggenommen wird, um eine Öffnung (60) zu bilden, und nach Bildung der Öffnung und vor Bildung der Passivierungsschicht der Kondensator einer Hitzebehandlung unterworfen wird, um Wasserstoff oder Wasserstoffverbindungen aus dem Kondensatordielektrikum (39) zu entfernen.
  2. Herstellungsverfahren für das Halbleiterbauelement nach Anspruch 1, worin der Schritt der Hitzebehandlung des Kondensators aus einem ersten Schritt des Erhitzens in Inertgas oder Vakuum und einem zweiten Schritt des Erhitzens in sauerstoffhaltigem Gas besteht.
DE69433245T 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante Expired - Fee Related DE69433245T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP19461893 1993-08-05
JP5194618A JP2960287B2 (ja) 1993-08-05 1993-08-05 半導体装置およびその製造方法
JP19461793 1993-08-05
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法
JP2651494 1994-02-24
JP6026514A JP2912816B2 (ja) 1994-02-24 1994-02-24 半導体装置および半導体装置の製造方法
JP5555294 1994-03-25
JP06055552A JP3110605B2 (ja) 1994-03-25 1994-03-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69433245D1 DE69433245D1 (de) 2003-11-20
DE69433245T2 true DE69433245T2 (de) 2004-07-22

Family

ID=27458511

Family Applications (5)

Application Number Title Priority Date Filing Date
DE69433244T Expired - Fee Related DE69433244T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE69426208T Expired - Fee Related DE69426208T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69433245T Expired - Fee Related DE69433245T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE69434606T Active DE69434606T8 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69432643T Expired - Fee Related DE69432643T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE69433244T Expired - Fee Related DE69433244T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE69426208T Expired - Fee Related DE69426208T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE69434606T Active DE69434606T8 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69432643T Expired - Fee Related DE69432643T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator

Country Status (5)

Country Link
US (7) US5624864A (de)
EP (6) EP0738009B1 (de)
KR (1) KR0157099B1 (de)
CN (2) CN1038210C (de)
DE (5) DE69433244T2 (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69317940T2 (de) * 1992-06-12 1998-11-26 Matsushita Electronics Corp Halbleiterbauelement mit Kondensator
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JPH0870105A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
JP4386210B2 (ja) * 1996-04-19 2009-12-16 パナソニック株式会社 半導体装置
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JPH09298289A (ja) * 1996-04-30 1997-11-18 Fujitsu Ltd 酸化物誘電体積層構造の製造方法及び電子回路装置
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
EP0837504A3 (de) 1996-08-20 1999-01-07 Ramtron International Corporation Teilweise oder ganz eingekapselte ferroelektrische Anordnung
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
TW468253B (en) 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JP3149817B2 (ja) * 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US5866449A (en) * 1997-10-27 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
KR100292942B1 (ko) * 1998-04-18 2001-07-12 윤종용 강유전체메모리장치의제조방법
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6060389A (en) * 1998-05-11 2000-05-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US6040227A (en) * 1998-05-29 2000-03-21 Taiwan Semiconductor Manufacturing Company IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6300190B1 (en) * 1998-12-09 2001-10-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device
JP2000183296A (ja) * 1998-12-16 2000-06-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6171899B1 (en) * 1999-03-12 2001-01-09 United Microelectronics Corp. Method for fabricating a capacitor
US6232197B1 (en) * 1999-04-07 2001-05-15 United Microelectronics Corp, Metal-insulator-metal capacitor
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP2001057426A (ja) * 1999-06-10 2001-02-27 Fuji Electric Co Ltd 高耐圧半導体装置およびその製造方法
KR100329781B1 (ko) 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
US6225681B1 (en) * 1999-09-07 2001-05-01 Conexant Systems, Inc. Microelectronic interconnect structures and methods for forming the same
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US6251724B1 (en) * 1999-11-01 2001-06-26 Taiwan Semiconductor Manufacturing Company Method to increase the clear ration of capacitor silicon nitride to improve the threshold voltage uniformity
US6245683B1 (en) * 1999-12-28 2001-06-12 Taiwan Semiconductor Manufacturing Company Stress relieve pattern for damascene process
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP2001284347A (ja) * 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
DE10121657B4 (de) * 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1936953A3 (de) * 2001-05-15 2009-12-30 Ebara Corporation Vorrichtung zur TDI-Erkennung, Durchführungsanlage, Elektronenstrahlgerät mit dieser Vorrichtung und Anlage und Herstellungsverfahren für Halbleitervorrichtungen mit diesem Elektronenstrahlgerät
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP2003152165A (ja) 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
US6610262B1 (en) * 2002-03-04 2003-08-26 Taiwan Semiconductor Manufacturing Company Depletion mode SCR for low capacitance ESD input protection
JP2003257645A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
JP3837344B2 (ja) * 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
US20040120097A1 (en) * 2002-12-23 2004-06-24 Chambers Stephen T. Methods of forming metal-insulator-metal capacitors
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP4823833B2 (ja) * 2006-09-25 2011-11-24 住友電工デバイス・イノベーション株式会社 電子装置の製造方法および電子装置の制御方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US20080223975A1 (en) * 2007-03-14 2008-09-18 Miroslav Planeta Reversible surface winder
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8373215B2 (en) * 2010-10-25 2013-02-12 Texas Instruments Incorporated Zero temperature coefficient capacitor
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
DE102016117239A1 (de) * 2016-09-14 2018-03-15 USound GmbH Verfahren und Schaltung zum Betreiben eines Piezo-Bauteils sowie einen integrierten Schaltkreis mit einer derartigen Schaltung

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE234384C (de) *
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
DE3013866C2 (de) * 1980-04-10 1984-01-12 Allit-Plastikwerk Kimnach & Co, 6550 Bad Kreuznach Vorrichtung zum Deponieren einer Vielzahl gleichförmiger Waren und zum Darbieten der Waren als Einzelstücke für die Entnahme
CA1204527A (en) * 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS59110122A (ja) 1982-12-15 1984-06-26 Nec Corp 窒化膜を有する半導体集積回路装置
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6116562A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4772985A (en) * 1986-09-24 1988-09-20 Kabushiki Kaisha Toshiba Thick film capacitor
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5065222A (en) * 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
JPH0210856A (ja) * 1988-06-29 1990-01-16 Matsushita Electron Corp 半導体装置の製造方法
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
JP2830019B2 (ja) * 1989-03-07 1998-12-02 セイコーエプソン株式会社 半導体装置
DE69022621T2 (de) * 1989-05-05 1996-05-30 Ramtron Corp Integrierter ferro-elektrischer Kondensator.
JPH03198338A (ja) * 1989-12-27 1991-08-29 Handotai Process Kenkyusho:Kk 気相成長膜の形成方法および半導体装置
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
JPH0482265A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 半導体装置の製造方法
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3185220B2 (ja) * 1990-09-28 2001-07-09 セイコーエプソン株式会社 半導体装置
TW214599B (de) * 1990-10-15 1993-10-11 Seiko Epson Corp
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics
JPH05166946A (ja) * 1991-12-19 1993-07-02 Toshiba Corp 半導体装置の製造方法
JPH05190799A (ja) * 1992-01-08 1993-07-30 Sharp Corp 半導体記憶装置およびその製造方法
EP0557937A1 (de) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozongasverarbeitung für ferroelektrischen Speicherschaltungen
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
EP0736905B1 (de) 2006-01-04
CN1107345C (zh) 2003-04-30
DE69426208T2 (de) 2001-05-17
DE69426208D1 (de) 2000-11-30
EP0738014B1 (de) 2003-10-15
EP0739037B1 (de) 2000-10-25
DE69434606D1 (de) 2006-03-30
EP0738013A3 (de) 1998-04-22
EP0736905A2 (de) 1996-10-09
EP0739037A2 (de) 1996-10-23
US5624864A (en) 1997-04-29
EP0642167A2 (de) 1995-03-08
DE69433244D1 (de) 2003-11-20
DE69432643D1 (de) 2003-06-12
DE69434606T8 (de) 2007-05-16
EP0738014A3 (de) 1998-04-15
EP0738013A2 (de) 1996-10-16
EP0642167A3 (de) 1995-06-28
US6107657A (en) 2000-08-22
DE69434606T2 (de) 2006-11-30
EP0738009A2 (de) 1996-10-16
CN1038210C (zh) 1998-04-29
US6015987A (en) 2000-01-18
US6333528B1 (en) 2001-12-25
EP0738014A2 (de) 1996-10-16
CN1189687A (zh) 1998-08-05
US6169304B1 (en) 2001-01-02
KR950007084A (ko) 1995-03-21
DE69433244T2 (de) 2004-07-29
EP0739037A3 (de) 1998-04-29
CN1102731A (zh) 1995-05-17
DE69433245D1 (de) 2003-11-20
KR0157099B1 (ko) 1998-10-15
EP0736905A3 (de) 1998-04-22
EP0738009A3 (de) 1998-04-15
US6294438B1 (en) 2001-09-25
DE69432643T2 (de) 2004-04-08
US5780351A (en) 1998-07-14
EP0738013B1 (de) 2003-10-15
EP0738009B1 (de) 2003-05-07

Similar Documents

Publication Publication Date Title
DE69433245T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE3038187A1 (de) Halbleiter-speichervorrichtung
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE19825736A1 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
EP1113493A1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19640246A1 (de) Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
DE10146013A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10228528B4 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
EP0912995B1 (de) Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten
DE19756530A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE4426121B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19645434A1 (de) Verfahren zum Bilden einer Metallverdrahtung einer Halbleitervorrichtung
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator
DE3807788C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10335391A1 (de) Herstellungsverfahren für ein Flash-Speicherbauteil
DE4434896B4 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19637458A1 (de) Verfahren zur Herstellung eines Zwischenschichtisolationsfilms einer Halbleitervorrichtung
DE4405250A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
EP0986095A2 (de) Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee