DE69628548T2 - Elektrische durchführung für keramische leiterplattenträgersubstrate - Google Patents

Elektrische durchführung für keramische leiterplattenträgersubstrate Download PDF

Info

Publication number
DE69628548T2
DE69628548T2 DE69628548T DE69628548T DE69628548T2 DE 69628548 T2 DE69628548 T2 DE 69628548T2 DE 69628548 T DE69628548 T DE 69628548T DE 69628548 T DE69628548 T DE 69628548T DE 69628548 T2 DE69628548 T2 DE 69628548T2
Authority
DE
Germany
Prior art keywords
weight
glass
substrate
copper
approximately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69628548T
Other languages
English (en)
Other versions
DE69628548D1 (de
Inventor
Peter Thomas AZZARO
Jay Barry THALER
James Edward CONLON
Hosakere Ananda KUMAR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lamina Ceramics Inc
Original Assignee
Sarnoff Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sarnoff Corp filed Critical Sarnoff Corp
Application granted granted Critical
Publication of DE69628548D1 publication Critical patent/DE69628548D1/de
Publication of DE69628548T2 publication Critical patent/DE69628548T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097—Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/08—Frit compositions, i.e. in a powdered or comminuted form containing phosphorus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Description

  • Die Erfindung betrifft ein gebranntes Leiterplattenträgersubstrat mit einem elektrisch isolierten Durchgang und ein Verfahren zur Herstellung von elektrisch isolierten Durchgängen in einer Leiterplatte.
  • Ein früheres Leiterplattenträgersubstrat, welches in dem Dokument EP-A- 0 289 903 offenbart ist, ist ein mit Keramik beschichtetes Substrat, das einen Metallkern umfaßt und auf wenigstens einem Teil der Oberfläche des Metallkern einen Keramiküberzug aufweist. Das Substrat kann zu Zwecken, wie für eine Oberflächenbefestigung und elektrische Anschlüsse, Löcher aufweisen.
  • Keramische, mehrlagige Leiterplatten wurden viele Jahre für Schaltkreise für elektrische Geräte, wie Mainframe-Computer, verwendet. Solche Leiterplatten werden durch Gießen von Glas und/oder Keramikpulvern zusammen mit einem organischen Bindemittel zu Bändern, die man als grüne Bänder bezeichnet, hergestellt. Das Muster eines metallischen Schaltkreises kann zum Beispiel durch Siebdruck auf das grüne Band aufgebracht werden. In jeder Lage eines grünen Bandes werden Durchgänge ausgebildet, die mit einem leitfähigen Material gefüllt werden, um die Schaltkreise der verschiedenen Lagen elektrisch miteinander zu verbinden. Die Lagen des gründen Bandes werden dann ausgerichtet und gestapelt, zusammengepreßt und gebrannt, um organische Rückstände durch Verbrennen zu entfernen und das Glas zu sintern, wobei eine gebrannte keramische, mehrlagige Leiterplatte ausgebildet wird.
  • Ursprünglich wurden Keramiken, wie Aluminiumoxid, zur Herstellung der Lagen des gründen Bandes verwendet, aber diese Keramiken erfordern hohe Brenntemperaturen bis zu 1500°C. Dies erforderte die Verwendung von hitzebeständigen, leitfähigen Metallen, wie Wolfram oder Molybdän zur Ausbildung der leitfähigen Schaltkreismuster, weil diese Metalle hohen Brenntemperaturen widerstehen konnten, ohne zu schmelzen. In noch jüngerer Zeit wurden für niedrigere Temperaturen geeignete Materialien verwendet, wie entglasende Gläser, die bei niedrigeren Temperaturen von 1000°C oder weniger gebrannt werden können. Mehrlagige Leiterplatten, die aus diesem Glas oder aus Glas-Keramik-Materialien hergestellt sind, können mit Metallen mit niedrigerem Schmelzpunkt und höherer Leitfähigkeit, wie Silber, Gold oder Kupfer, verwendet werden. Jedoch haben diese Leiterplatten den Nachteil, daß sie nicht so stabil sind wie Aluminiumoxid-Leiterplatten.
  • Daher wurden in noch jüngerer Zeit für niedrige Brenntemperaturen geeignete Gläser auf Trägersubstrate aufgebracht, die aus Metall oder Keramik hergestellt waren und an welchen die Gläser haften. Das Trägersubstrat kann ein thermisch leitfähiges Material sein, wie Nickel, Kovar, eine Ferronickel-/Kobalt-/Mangan-Legierung, Invar®, eine Ferronickellegierung, Stahl mit niedrigem Kohlenstoffgehalt oder Cu/Kovar/Cu-, Cu/Mo/Cu- oder Cu/Invar®/Cu-Verbundstoffe und ähnliche sowie thermisch leitfähige Keramiken, wie Aluminiumnitrid, Siliziumkarbid, Diamant und ähnliche. Diese Substrate verleihen dem Verbundstoff zusätzliche Stabilität. Ein verbindendes Glas, wie es in dem US-Patent 5,277,724 von Prabhu beschrieben ist, heftet das aus den Lagen des gründen Bandes ausgebildete keramische Substrat an das Substrat. Darüber hinaus kann das verbindende Glas, wenn es richtig ausgewählt ist, ein Schrumpfen des gründen Bandes bezüglich des Metallsubstrats in wenigstens zwei lateralen Richtungen reduzieren. Somit tritt die gesamte Schrumpfung nur in der Richtung der Dicke auf. Dies wiederum reduziert Probleme beim Ausrichten der Schaltkreismuster in den keramischen Lagen und der Durchgangsöffnungen in dem Metallsubstrat nach dem Brennen.
  • Wenn es erwünscht ist, mehrlagige, keramische Glas/Keramik-Leiterplatten auf beiden Seiten des Trägersubstrats herzustellen, kann das Vorhandensein des thermisch und elektrisch leitfähigen Metalls oder des keramischen Kernmaterials zwischen zwei Leiterplatten jedoch Kurzschlüsse verursachen. Daher wurden die mehrlagigen Schaltkreise auf einer Seite des Trägersubstrats mit den mehrlagigen Schaltkreisen auf der anderen Seite des Trägersubstrats mittels Schaltkreisbahnen oder – leitungen verbunden, die sich vielmehr um den Rand der Leiterplatte herum als durch das Trägersubstrat hindurch erstreckten. Jedoch sind solche Bahnen am Rand Gegenstand von Beschädigung oder Bruch bei der Handhabung und dem Einbau der Leiterplatten zum Beispiel in ein Modul, und in einigen Fällen wären die Bahnen für eine akzeptable Ausgestaltung zu lang gewesen. Solche Ausgestaltungen erhöhen auch die Leitungslängen und verringern die Verbindungsdichte. Daher wäre ein verbessertes Verfahren zur Bereitstellung von elektrischer Verbindung zwischen zwei keramischen, mehrlagigen Leiterplatten auf beiden Seiten eines Trägersubstrats in hohem Maß wünschenswert.
  • Gemäß einem Gesichtspunkt der Erfindung wird ein gebranntes Leiterplattensubstrat, das aus einem Metall hergestellt ist, mit einem Durchgang, der mit einer ersten Nickelschicht, einer zweiten dielektrischen Nickeloxidschicht und einer dielektrischen Glasschicht über der Nickeloxidschicht kaschiert ist, bereitgestellt, wobei der Durchgang mit einem leitfähigen Material gefüllt ist, welches ein Gemisch aus einem leitfähigen Metall und einem Glas umfaßt, wobei die Glasschicht zur elektrischen Isolierung des leitfähigen Materials gegenüber dem Metallsubstrat wirkt und die Glasschicht einen Wärmeausdehnungskoeffizienten hat, der zu demjenigen des Metallsubstrats paßt.
  • In einer Ausführungsform der Erfindung umfaßt das Trägersubstratmaterial einen nickelplattierten Verbundstoff, der aus der Gruppe ausgewählt ist, die aus Kupfer/Molybdän/Kupfer, Kupfer/Kovar/Kupfer, Kupfer/Ferronickellegierung/Kupfer, Invar und Kovar besteht.
  • Gemäß einem weiteren Gesichtspunkt der Erfindung wird ein Verfahren zur Herstellung von elektrischen Durchführungen in einem Leiterplattenmetallträgersubstrat für die Verwendung zur Herstellung doppelseitiger keramischer Mehrschichtleiterplatten bereitgestellt, bei dem man:
    • a) Durchgangsöffnungen in dem Substrat ausbildet,
    • b) eine Nickelkaschierung auf der Innenseite der Durchgangsöffnungen elektroplattiert,
    • c) eine Nickeloxidschicht ausbildet, indem man eine Oberfläche der Nickelkaschierung oxidiert,
    • d) eine elektrisch isolierende Schicht ausbildet, indem man die Durchgangsöffnungen teilweise mit einem dielektrischen Glas füllt, das einen thermischen Ausdehnungskoeffizienten besitzt, der zu demjenigen des Metallträgersubstrats paßt,
    • e) die Öffnungen mit einer Dickfilmleiterfarbe aus einem leitfähigen Metallpulver und einem Glas nach Absatz d) in einem organischen Träger füllt und
    • f) das Substrat brennt, um die organischen Materialien zu entfernen und um das Metallpulver und das Glas in den Durchgangsöffnungen zu sintern.
  • In einer Ausführungsform der Erfindung umfaßt das Verfahren zur Herstellung von elektrischen Durchführungen in Trägersubstraten für doppelseitig bedruckte Leiterplattensubstrate die Bereitstellung einer dielektrischen Isolierung in den Durchführungen. Typischerweise wird eine Durchgangsöffnung in dem Trägersubstratkernmaterial zum Beispiel durch Bohren geöffnet, die Substratdurchgangsöffnung wird mit Nickel plattiert, und ein oder mehrere dielektrische Materialien, wie Glas, werden in der Durchgangsöffnung angeordnet. Schließlich wird ein leitfähiges Metall zum Füllen der Durchgangsöffnung innerhalb des dielektrischen Rings angeordnet. Das dielektrische Material und das leitfähige Metall in der Mitte müssen in der Lage sein, mehreren Brennvorgängen bei Temperaturen bis wenigstens 900°C zu widerstehen, ohne zu schmelzen oder zu fließen.
  • Die Lehren der Erfindung können einfach verstanden werden, wenn man die nachfolgende ausführliche Beschreibung in Verbindung mit den anhängenden Zeichnungen berücksichtigt.
  • 1 ist ein Flußdiagramm des bevorzugten Verfahrens zum Befüllen von Durchgangsöffnungen in einem Leiterplattenträgersubstrat gemäß dem Verfahren der Erfindung.
  • 2 ist ein Diagramm des Wärmeausdehnungskoeffizienten eines Glases, das zur Verwendung als ein Dielektrikum in dem vorliegenden Verfahren geeignet ist.
  • 3 ist ein Diagramm der differentiellen thermischen Analyse (DTA) eines Glases, das für die Verwendung als ein Dielektrikum in dem vorliegenden Verfahren geeignet ist.
  • 4A und 4B erläutern die Stufen der Ausbildung einer dielektrischen Glasschicht in einer Durchgangsöffnung.
  • 5 ist eine Querschnittsteilansicht eines Leiterplattenträgersubstrats mit einer gefüllten Durchgangsöffnung, die gemäß dem Verfahren der Erfindung gefüllt wurde.
  • Das bevorzugte Trägersubstrat für die Verwendung hierin ist ein Cu/Mo/Cu-Metallverbundstoffsubstrat, das handelsüblich von der Climax Metals Company erhältlich ist, obwohl es auch durch andere Materialien ersetzt sein kann, wie es hierin oben beschrieben ist.
  • Bezugnehmend auf 1, welche ein Flußdiagramm eines geeigneten Verfahrens zur Herstellung der elektrischen Durchführungen in einem Leiterplattenträgersubstrat gemäß der Erfindung darstellt, können in einer ersten Stufe des vorliegenden Verfahrens Durchgangsöffnungen in dem Trägersubstrat unter Verwendung eines Lasers oder eines mechanischen Bohrgerätes, das Löcher mit kleinem Durchmesser bohren kann, z. B. mit einem Durchmesser von etwa 13–40 Mil (1 Mil = 25,4 μm), ausgebildet werden. Die mechanisch gebohrten Öffnungen werden dann zum Beispiel durch Reiben der Kanten mit einem weichen Stein entgratet, wobei Durchgangsöffnungen mit scharfen Kanten entfernt werden. Je dicker das Substratmaterial ist, desto mehr Schwierigkeiten können beim Bohren der Öffnungen entstehen. Löcher mit einem Durchmesser von 13 Mil können einfach unter Verwendung eines Nd : YAG-Lasers bei 15 bis 30 Watt mit Pulslängen von 0,6 Millisekunden gebohrt werden. Ein minimaler Öffnungsdurchmesser von 7 Mil kann bei einem 20 Mil dicken Trägersubstrat einfach hergestellt werden. Wenn die Dicke des Trägersubstrats höher ist, kann der minimale Öffnungsdurchmesser größer hergestellt werden; zum Beispiel beträgt für ein 40 Mil dickes Trägersubstrat der minimale Öffnungsdurchmesser, der einfach hergestellt werden kann, 8 Mil.
  • Die gebohrten Löcher werden anschließend entgratet und mit Nickel plattiert. Diese Stufe versiegelt das Kernmaterial des Trägersubstrats und kann mittels herkömmlicher Nickel-Elektroplattierungsverfahren durchgeführt werden. Das Nickel wird dann oxidiert, wie zum Beispiel durch Erhitzen an Luft bei Temperaturen von etwa 820°C. Die Nickeloxidschicht, welche einen Widerstand von 108–109 Ohm aufweist, stellt den ersten Ring von dielektrischem Material in der Durchgangsöffnung dar.
  • Eine isolierende dielektrische Lage, wie zum Beispiel aus einem Glas, wird dann in der Durchgangsöffnung unter Ausbildung eines Rings mit kreisförmigem Querschnitt aufgebracht. Weil Glas ein brüchiges Material ist, das bei mehreren Brennvorgängen brechen kann, ist es bevorzugt, daß zwei oder mehr Schichten aus Glas aufeinanderfolgend in den Öffnungen aufgebracht werden, so daß, wenn sich in einer Schicht ein Defekt ausbildet, wie zum Beispiel eine Pore, sich dieser nicht durch die gesamte Glasschicht erstreckt und eine Durchführung mit einem Kurzschluß verursacht.
  • Die für den Einsatz in der vorliegenden Erfindung unter Verwendung von Cu/Mo/Cu-Metallverbundstoffsubstraten geeigneten Gläser müssen einen Wärmeausdehnungskoeffizienten haben, der zu dem Cu/Mo/Cu-Substrat paßt, müssen eine gute Haftung auf Nickeloxid aufweisen, müssen in der Lage sein, Nickeloxid zu benetzen, und müssen in der Lage sein bei Temperaturen gebrannt zu werden, die zur Ausbildung der gewünschten keramischen Mehrschichtleiterplatte erforderlich sind.
  • Eine bestimmte Glaszusammensetzung, welche die folgende Zusammensetzung in Gew.-% aufweist, ist mit dem oben genannten nickelplattierten Cu/Mo/Cu-Verbundstoffmetallsubstrat besonders geeignet:
    ZnO 28,68
    MgO 5,92
    BaO 6,21
    Al2O3 15,36
    SiO2 43,82
  • Dieses Glas hat ein Diagramm des Wärmeausdehnungskoeffizienten, wie es in 2 gezeigt ist, und ein DTA-Diagramm, wie es in 3 gezeigt ist. Dieses Glas kann als der dielektrische Isolator für die Substratdurchgangsöffnungen verwendet werden. Das gleiche Glas kann auch später in dem Verfahren als ein Bestandteil der Dickfilmleiterdurchgangsfüllfarbe, die zum Füllen der Mitte jeder Durchgangsöffnung mit leitfähigem Metall benötigt wird, verwendet werden, wie es unten weiter beschrieben wird.
  • Eine weitere geeignete Glaszusammensetzung für die Verwendung mit dem bevorzugten Metallsubstrat hat die folgende Zusammensetzung in Gew.-%:
    MgO 29,0
    Al2O3 22,0
    SiO2 45,0
    P2O5 1,5
    B2O3 1,0
    ZrO2 1,5
  • Ein bevorzugtes Verfahren zum Aufbringen der Glaszusammensetzung aus einer Standard-Verglasungsfarbe, die das oben genannte Glas bildet, besteht darin, nach dem Siebdruck zum Abscheiden einer oder mehrerer der oben genannten Glasschichten ein Vakuum anzulegen. Solch eine Verglasungsfarbe enthält das feinverteilte Glas und einen organischen Träger. Geeignete organische Träger sind Lösungen von Harzbindemitteln, wie Zellulosederivaten, synthetischen Harzen, wie Polyacrylaten, Polymethacrylaten, Polyestern, Polyolefinen und ähnlichen, in einem geeigneten Lösungsmittel. Das Lösungsmittel kann Pineöl, Terpineol, Butylcarbitolacetat, 2,2,4-Trimethyl-1,3-pentandiol-monoisobutyrat und ähnliches sein. Die Träger enthalten im allgemeinen von etwa 5 bis 25 Gew.-% des Harzbindemittels.
  • Somit enthalten die Gläser, die in dem Substrat der Endung verwendet werden, solche Gläser mit einem Wärmeausdehnungskoeffizienten nahe demjenigen des Trägersubstratmaterials, benetzen Nickeloxid und können bei einer Temperatur bis zu etwa 1000°C gebrannt werden. Geeignete Gläser umfassen ein Glas mit etwa 28,68 Gew.-% Zinkoxid, etwa 5,92 Gew.-% Magnesiumoxid, etwa 6,21 Gew.-% Bariumoxid, etwa 15,36 Gew.-% Aluminiumoxid und etwa 43,82 Gew.-% Siliziumoxid und ein Glas mit etwa 29 Gew.-% Magnesiumoxid, etwa 22 Gew.-% Aluminiumoxid, etwa 45 Gew.% Siliziumoxid und bis zu etwa 4 Gew.-% Phosphoroxid, Boroxid und Zirkoniumoxid.
  • 4A zeigt eine gedruckte Glasschicht 20 über einer Durchgangsöffnung 22 in einem Metallsubstrat 24.
  • Nach dem Drucken wird in der Nähe des Metallsubstrats 24 in der Richtung des Pfeils 25 ein Vakuum angelegt, das ausreicht, die Glasfarbschicht 20 in die Durchgangsöffnung 22 zu bringen, wobei innerhalb der Durchgangsöffnung 22 ein Ring mit kreisförmigem Querschnitt aus der Glasfarbe ausgebildet wird. Diese Glasschicht wird dann getrocknet. Das Aufbringen und das Vakuumziehen können wiederholt werden, um in der Durchgangsöffnung 22 mehrere dielektrische Glasschichten auszubilden. Wenn beide Seiten des Metallsubstrats 24 verwendet werden sollen, wird die oben genannte Stufenabfolge auf der gegenüberliegenden Seite des Metallsubstrats 24 wiederholt.
  • Das Trägersubstrat wird dann gebrannt, um das Glaspulver zu sintern und in der Öffnung einen Verbundstoff aus gebrannter Glasisolatorschicht auszubilden.
  • Eine dicke Durchgangsfüllfarbe, die ein leitfähiges Metallpulver enthält, wird dann auf das Metallsubstrat aufgebracht, wobei ebenfalls herkömmliche Siebdrucktechniken verwendet werden. Zum Beispiel enthält eine geeignete Dickfilmleiterfarbe ein Gemisch aus Silber und anderem leitfähigem Metallpulver, Glas und einen organischen Träger, wie er oben beschrieben ist, in solchen Anteilen, daß eine im Siebdruckverfahren aufbringbare Dickfilmmasse gebildet wird.
  • Dickfilmleiterdurchgangsfüllfarben werden durch Mischen eines feinverteilten leitfähigen Metallpulvers mit einem vorher ausgewählten Glaspulver und einem organischen Träger hergestellt. Geeignete leitfähige Pulver umfassen Silber, Gold, Kupfer, deren Gemische und Legierungen davon mit Palladium und Platin und ähnlichem, oder Nickel. Die gebrannte Dickfilmleitermetallfarbe kann von etwa 50 bis 90 Gew.-% Metall und etwa 10 bis 50 Gew.-% eines Glases enthalten.
  • Die Dickfilmleiterdurchgangsfüllfarbzusammensetzung wird auf das vorbereitete Leiterplattenträgersubstrat so aufgebracht, daß die mit Glas isolierten Durchgangsöffnungen gefüllt werden, und wird dann zur Entfernung von organischen Materialien und zum Sintern des Metallpulvers gebrannt, um die leitfähigen, isolierten Durchführungen zu erhalten.
  • 5 ist eine Querschnittsansicht des Metallsubstrats 24 mit dielektrisch isolierten, elektrischen Durchführungen darin. Die Durchgangsöffnung 21 in dem Metallsubstrat 24 hat eine erste Lage 22 aus Nickeloxiddielektrikum, zwei dielektrische Glaslagen 26, 28 und eine leitfähige Durchgangsfüllage 30 darin. Ausreichend leitfähige Durchgangsfüllfarbe wird so aufgetragen, daß der Rest der Durchgangsöffnung 21 am Ende des Verfahrens vollständig gefüllt ist.
  • Das Trägersubstrat, wie es oben hergestellt wurde und welches leitfähige Durchgänge in Durchgangsöffnungen, die von dem Rest des Substrats dielektrisch isoliert sind, aufweist, kann dann zur Herstellung doppelseitiger Mehrschichtleiterplatten aus den Substraten der Erfindung in herkömmlicher Art und Weise verwendet werden.
  • Das oben beschriebene Verfahren kann zur Herstellung eines reproduzierbaren Trägersubstrats mit einer Vielzahl elektrischer Durchführungen darin, die zwischen Schaltkreisen auf beiden Seiten des Substrats keine Kurzschlußleitungen ausbilden werden, verwendet werden. Das Trägersubstrat mit elektrischen Durchführungen, wie es oben hergestellt wurde, kann mehreren Brennvorgängen bei Temperaturen, wie sie zur Herstellung keramischer Mehrschichtleiterplatten verwendet werden, ohne Beeinträchtigung der strukturellen und elektrischen Integrität der Durchführungen standhalten.
  • Obwohl das vorliegende Verfahren und die elektrischen Durchführungen anhand spezieller Ausführungsformen beschrieben wurden, kann der Fachmann auf dem Gebiet einfach andere Materialien und Reaktionsbedingungen für die hierin beschriebenen Glasschichten und Leiter einsetzen. Daher soll der Schutzumfang der vorliegenden Erfindung nur durch die anhängenden Patentansprüche beschränkt sein.
  • Das offenbarte Verfahren zur Herstellung elektrischer Durchführungen ist auf thermisch leitfähige Trägersubstrate anwendbar, die dazu verwendet werden, keramischen Mehrschichtleiterplatten mechanische Stabilität zu verleihen. Insbesondere ist diese Erfindung auf ein Verfahren zur Herstellung elektrischer Durchführungen in keramischen Mehrschichtleiterplattenträgersubstraten anwendbar, welches mit Massenproduktionstechniken kompatibel ist.

Claims (11)

  1. Gebranntes Leiterplattenträgersubstrat (24), das aus einem Metall hergestellt ist, mit einem Durchgang (21), der mit einer ersten Nickelschicht, einer zweiten dielektrischen Nickeloxidschicht (22) und einer dielektrischen Glasschicht (20) über der Nickeloxidschicht kaschiert ist, wobei der Durchgang mit einem leitfähigen Material (30) gefüllt ist, welches ein Gemisch aus einem leitfähigen Metall und einem Glas umfasst, wobei die Glasschicht (20) zur elektrischen Isolierung des leitfähigen Materials (30) gegenüber dem Metallsubstrat (24) wirkt und die Glasschicht (20) einen Wärmeausdehnungskoeffizienten hat, der zu demjenigen des Metallsubstrats (24) paßt.
  2. Substrat (24) nach Anspruch 1, wobei das Trägersubstrat (24) aus einem Metall hergestellt ist, das aus der Gruppe ausgewählt ist, die aus einer Ferronickellegierung, Kovar und Verbundstoffen von Cu/Ferronickellegierung/Cu, Cu/Mo/Cu und Cu/Kovar/Cu besteht.
  3. Substrat (24) nach Anspruch 1, wobei das Trägersubstratmaterial einen nickelplattierten Verbundstoff umfaßt, der aus der Gruppe ausgewählt ist, die aus Kupfer/Molybdän/Kupfer, Kupfer/Kovar/Kupfer, Kupfer/Ferronickellegierung/Kupfer, Invar und Kovar besteht.
  4. Substrat (24) nach Anspruch 1, 2 oder 3, wobei die dielektrische Glasschicht (20) aus der Gruppe ausgewählt ist, bestehend aus: (a) einem Glas, das etwa 28,68 Gew.-% Zinkoxid, etwa 5,92 Gew.-% Magnesiumoxid, etwa 6,21 Gew.-% Bariumoxid, etwa 15,36 Gew.-% Aluminiumoxid und etwa 43,82 Gew.-% Siliziumoxid enthält, und (b) einem Glas, das etwa 29 Gew.-% Magnesiumoxid, etwa 22 Gew.-% Aluminiumoxid, etwa 45 Gew.-% Siliziumoxid und bis etwa 4 Gew.-% Oxide von Phosphor, Bor und Zirkonium enthält.
  5. Substrat (24) nach Anspruch 1, 2, 3 oder 4, wobei das leitfähige Material (30) ein Gemisch aus leitfähigem Metallpulver und einem Glas umfaßt, welches den Durchgang füllt.
  6. Substrat (24) nach Anspruch 5, wobei das Glas des leitfähigen Materials (30) aus der Gruppe ausgewählt ist, bestehend aus: (a) einem Glas, das etwa 28,68 Gew.-% Zinkoxid, etwa 5,92 Gew.-% Magnesiumoxid, etwa 6,21 Gew.-% Bariumoxid, etwa 15,36 Gew.-% Aluminiumoxid und etwa 43,82 Gew.-% Siliziumoxid enthält, und (b) einem Glas, das etwa 29 Gew.% Magnesiumoxid, etwa 22 Gew.-% Aluminiumoxid, etwa 45 Gew.-% Siliziumoxid und bis etwa 4 Gew.-% Oxide von Phosphor, Bor und Zirkonium enthält.
  7. Substrat (24) nach Anspruch 5 oder 6, wobei das leitfähige Metallpulver aus der Gruppe ausgewählt ist, die aus Silber, Kupfer und Gold besteht.
  8. Verfahren zur Herstellung von elektrischen Durchführungen in einem Leiterplattenmetallträgersubstrat (24) für die Verwendung zur Herstellung doppelseitiger keramischer Mehrschichtleiterplatten, bei dem man: g) Durchgangsöffnungen (21) in dem Substrat (24) ausbildet, h) eine Nickelkaschierung auf der Innenseite der Durchgangsöffnungen (21) elektroplattiert, i) eine Nickeloxidschicht ausbildet, indem man eine Oberfläche der Nickelkaschierung oxidiert, j) eine elektrisch isolierende Schicht ausbildet, indem man die Durchgangsöffnungen (21) teilweise mit einem dielektrischen Glas (20) füllt, das einen thermischen Ausdehnungskoeffizienten besitzt, der zu demjenigen des Metallträgersubstrats (24) paßt, k) die Öffnungen (21) mit einer Dickfilmleiterfarbe (30) aus einem leitfähigen Metallpulver und einem Glas nach Absatz d) in einem organischen Träger füllt und l) das Substrat brennt, um die organischen Materialien zu entfernen und um das Metallpulver und das Glas in den Durchgangsöffnungen (21) zu sintern.
  9. Verfahren nach Anspruch 8, wobei das dielektrische Glas (20) aus der Gruppe ausgewählt ist, bestehend aus: (a) einem Glas, das etwa 28,68 Gew.-% Zinkoxid, etwa 5,92 Gew.-% Magnesiumoxid, etwa 6,21 Gew.-% Bariumoxid, etwa 15,36 Gew.-% Aluminiumoxid und etwa 43,82 Gew.-% Siliziumoxid enthält, und (b) einem Glas, das etwa 29 Gew.-% Magnesiumoxid, etwa 22 Gew.-% Aluminiumoxid, etwa 45 Gew.-% Siliziumoxid und bis etwa 4 Gew.% Oxide von Phosphor, Bor und Zirkonium enthält.
  10. Verfahren nach Anspruch 8 oder 9, wobei das Substrat (24) aus der Gruppe ausgewählt ist, die aus Invar, Kovar, Kupfer/Kovar/Kupfer-Verbundstoff, einem Kupfer/Ferronickellegierung/Kupfer-Verbundstoff und einem Kupfer/Molybdän/Kupfer-Verbundstoff ausgewählt ist.
  11. Verfahren nach Anspruch 8, 9 oder 10, wobei die dielektrische Glasschicht (20) die oxidierte Nickelkaschierung benetzt und bei einer Temperatur von bis etwa 1000°C gebrannt werden kann.
DE69628548T 1995-01-27 1996-01-29 Elektrische durchführung für keramische leiterplattenträgersubstrate Expired - Fee Related DE69628548T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/379,264 US5565262A (en) 1995-01-27 1995-01-27 Electrical feedthroughs for ceramic circuit board support substrates
PCT/US1996/000316 WO1996022881A1 (en) 1995-01-27 1996-01-29 Electrical feedthroughs for ceramic circuit board support substrates
US379264 2003-03-04

Publications (2)

Publication Number Publication Date
DE69628548D1 DE69628548D1 (de) 2003-07-10
DE69628548T2 true DE69628548T2 (de) 2004-04-29

Family

ID=23496523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69628548T Expired - Fee Related DE69628548T2 (de) 1995-01-27 1996-01-29 Elektrische durchführung für keramische leiterplattenträgersubstrate

Country Status (6)

Country Link
US (3) US5565262A (de)
EP (1) EP0812258B1 (de)
JP (1) JP3267299B2 (de)
KR (1) KR100295695B1 (de)
DE (1) DE69628548T2 (de)
WO (1) WO1996022881A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014218983B4 (de) 2013-09-20 2022-02-17 Schott Ag Durchführungselement für harte Betriebsbedingungen

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353762B (en) * 1996-10-21 1999-03-01 Dainippon Printing Co Ltd Transfer sheet, and pattern-forming method
US6261872B1 (en) 1997-09-18 2001-07-17 Trw Inc. Method of producing an advanced RF electronic package
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6286204B1 (en) * 1998-03-09 2001-09-11 Sarnoff Corporation Method for fabricating double sided ceramic circuit boards using a titanium support substrate
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
US6471805B1 (en) 1998-11-05 2002-10-29 Sarnoff Corporation Method of forming metal contact pads on a metal support substrate
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board
US20030014275A1 (en) * 1999-02-02 2003-01-16 Bearden Fred E. Attendee electronic sporting event information transmitting and storage systems
JP2000261147A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6712486B1 (en) * 1999-10-19 2004-03-30 Permlight Products, Inc. Mounting arrangement for light emitting diodes
US7183640B2 (en) 1999-12-13 2007-02-27 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards
US6455930B1 (en) 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6593163B1 (en) * 2000-04-05 2003-07-15 Seagate Technology Double-sided trench fill for electrical isolation of microelectromechanical system structures
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US6578986B2 (en) * 2001-06-29 2003-06-17 Permlight Products, Inc. Modular mounting arrangement and method for light emitting diodes
US6553662B2 (en) 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
US6759309B2 (en) * 2002-05-28 2004-07-06 Applied Materials, Inc. Micromachined structures including glass vias with internal conductive layers anodically bonded to silicon-containing substrates
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
JP2004343035A (ja) * 2003-04-24 2004-12-02 Ngk Spark Plug Co Ltd 放熱部品、回路基板および半導体装置
US20040238099A1 (en) * 2003-05-29 2004-12-02 Milano Vincent J. Economical method of manufacturing features in a ceramic circuit board
US7964237B2 (en) * 2003-08-21 2011-06-21 International Business Machines Corporation Fully automated paste dispense process for dispensing small dots and lines
DE10341404B4 (de) * 2003-09-05 2006-06-01 Siemens Ag Schaltungsvorrichtung mit einem Schaltungsträger
US7097501B2 (en) * 2003-11-25 2006-08-29 Schlumberger Technology Corporation Micro coated electrical feedthru
US20060243700A1 (en) * 2005-04-28 2006-11-02 International Business Machines Corporation Composite electroformed screening mask and method of making the same
CN100442950C (zh) * 2005-05-26 2008-12-10 台达电子工业股份有限公司 陶瓷基板及其制造方法
CN101189921A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件
KR20080003971A (ko) * 2006-07-04 2008-01-09 김영희 니켈 및 크롬도금층에 컬러 산화피막층을 형성하는 방법
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
DE102008002558A1 (de) * 2008-06-20 2009-12-24 Robert Bosch Gmbh Kontaktstift für eine elektronische Schaltung
US20100226139A1 (en) 2008-12-05 2010-09-09 Permlight Products, Inc. Led-based light engine
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
CN101937749B (zh) * 2010-07-14 2015-12-09 陕西宏星电器有限责任公司 片式电位器细间距大连片高精度的通孔印刷方法
CN102064152A (zh) * 2010-09-21 2011-05-18 华东光电集成器件研究所 一种不锈钢基板及其制作方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP7017295B2 (ja) * 2015-05-20 2022-02-08 株式会社ノリタケカンパニーリミテド 接合材及びその利用
DE102016125348B4 (de) * 2016-12-22 2020-06-25 Rogers Germany Gmbh Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
WO2020104571A1 (de) * 2018-11-23 2020-05-28 Schott Ag Elektrische durchführung glass-metall elektroden
CN112996238B (zh) * 2021-02-05 2022-12-06 成都中科四点零科技有限公司 一种电路板组装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393438A (en) * 1980-03-24 1983-07-12 Rca Corporation Porcelain coated metal boards having interconnections between the face and reverse surfaces thereof
FR2505094A1 (fr) * 1981-04-29 1982-11-05 Trt Telecom Radio Electr Procede de realisation des circuits hyperfrequences
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
US4358541A (en) * 1981-11-23 1982-11-09 Corning Glass Works Glass-ceramic coatings for use on metal substrates
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications
JPH01169989A (ja) * 1987-12-24 1989-07-05 Ngk Insulators Ltd セラミックグリーンシート
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
US5216207A (en) * 1991-02-27 1993-06-01 David Sarnoff Research Center, Inc. Low temperature co-fired multilayer ceramic circuit boards with silver conductors
DE59108784D1 (de) * 1991-04-01 1997-08-21 Akcionernoe Obscestvo Otkrytog Mehrlagenleiterplatte und verfahren zu ihrer herstellung
JPH0513903A (ja) * 1991-07-02 1993-01-22 Nec Corp メタルコア基板及びその製造方法
US5277724A (en) * 1991-12-18 1994-01-11 General Electric Co. Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014218983B4 (de) 2013-09-20 2022-02-17 Schott Ag Durchführungselement für harte Betriebsbedingungen

Also Published As

Publication number Publication date
US5681444A (en) 1997-10-28
US5565262A (en) 1996-10-15
KR100295695B1 (ko) 2001-11-30
EP0812258A1 (de) 1997-12-17
EP0812258B1 (de) 2003-06-04
JP3267299B2 (ja) 2002-03-18
KR19980701654A (ko) 1998-06-25
EP0812258A4 (de) 1999-03-10
JPH11511901A (ja) 1999-10-12
WO1996022881A1 (en) 1996-08-01
US5653834A (en) 1997-08-05
DE69628548D1 (de) 2003-07-10

Similar Documents

Publication Publication Date Title
DE69628548T2 (de) Elektrische durchführung für keramische leiterplattenträgersubstrate
DE69632722T2 (de) Gasbondierungsanlage für ein Versteifungssubstrat einer keramischen Leiterplatte
DE3324933C2 (de) Keramische Mehrschicht-Leiterplatte
EP0016306B1 (de) Verfahren zum Herstellen einer mehrschichtigen Glas-Keramik-Packung für die Befestigung von Halbleitervorrichtungen
EP0016307B1 (de) Verfahren zur Herstellung einer mehrschichtigen glaskeramischen Struktur mit innen liegenden Versorgungsleitungen auf Kupferbasis
DE10042909C2 (de) Mehrlagiges Keramiksubstrat und Verfahren zur Herstellung desselben
DE3111808C2 (de) Elektrisch leitende Paste, ihr Herstellungsverfahren und ihre Verwendung
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
DE3621667C2 (de)
DE2703956A1 (de) Verfahren zur herstellung einer mehrschichtkeramik
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE4401616A1 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE2745582A1 (de) Verfahren zur herstellung einer optischen schaltung aus einer keramik- glasstruktur
DE3701973C2 (de)
DE69629571T2 (de) Leitfähige tinte zum füllen von löchern für keramische mehrschichtige leiterplatte auf einem trägersubstrat
DE19707253C2 (de) Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
DE69919806T2 (de) Leitpaste und Keramikschaltungsplatte
DE10207109B4 (de) Keramische Leiterplatte
DE1907567A1 (de) Elektrische Schaltungseinheit
DE3929789C2 (de) Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung
DE4243040C2 (de) Mehrschichtige Metall-Keramik-Leiterplatte und Verfahren zu ihrer Herstellung
DE69627000T2 (de) Keramische zusammensetzung für gemeinsam gebrannte mehrschichtbauteile und leiterplatte mit metallisierung auf keramischem substrat
DE3732696A1 (de) Leitende durchgangsfuellfarbe sowie mehrschichtschaltkreis auf kupferbasis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LAMINA CERAMICS, INC., WESTAMPTON, N.J., US

8339 Ceased/non-payment of the annual fee