DE69628704T2 - Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats - Google Patents

Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats Download PDF

Info

Publication number
DE69628704T2
DE69628704T2 DE69628704T DE69628704T DE69628704T2 DE 69628704 T2 DE69628704 T2 DE 69628704T2 DE 69628704 T DE69628704 T DE 69628704T DE 69628704 T DE69628704 T DE 69628704T DE 69628704 T2 DE69628704 T2 DE 69628704T2
Authority
DE
Germany
Prior art keywords
oxide layer
semiconductor substrate
producing
thickness
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69628704T
Other languages
English (en)
Other versions
DE69628704D1 (de
Inventor
Hikaru Kyoto-shi Kobayashi
Kenji Minami-ku Yoneda
Takashi Sakyo-ku Namura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobayashi Hikaru Kyoto Kyoto Jp
Panasonic Corp
Original Assignee
Kobayashi Hikaru Kyoto
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobayashi Hikaru Kyoto, Matsushita Electric Industrial Co Ltd filed Critical Kobayashi Hikaru Kyoto
Publication of DE69628704D1 publication Critical patent/DE69628704D1/de
Application granted granted Critical
Publication of DE69628704T2 publication Critical patent/DE69628704T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats.
  • Für Halbleiterbauelemente (im allgemeinen Siliciumbauelemente), genauer gesagt, für einen MOS-Transistor mit Gateoxidschicht, einen MOS-Kondensator mit Oxidschicht oder dergleichen, wird eine Siliciumdioxidschicht verwendet (im folgenden kurz als Oxidschicht bezeichnet). Diese Oxidschichten müssen eine hohe dielektrische Durchschlagspannung und eine hohe Aufladung bis zum (dielektrischen) Durchschlag aufweisen. Daher ist die Reinigung des Wafers einer der sehr wichtigen Prozesse bei der Herstellung einer Oxidschicht. Es ist erforderlich, daß der Wafer gereinigt wird und eine hohe Güte aufweist, d. h. eine niedrige unbewegliche Ladungsdichte und eine niedrige Grenzflächenzustandsdichte. Andererseits werden mit zunehmender Feinheit und Hochintegration von Bauelementen Gateoxidschichten oder Kapazitätsoxidschichten dünner. Zum Beispiel ist nach dem Entwurfsmaß von 0,1 μm oder weniger eine ultradünne Gateoxidschicht mit einer Dicke von nicht mehr als 4 nm erforderlich. Herkömmlicherweise ist eine Gateoxidschicht eines MOS-Transistors nach einem Verfahren ausgebildet worden, bei dem ein Halbleitersubstrat bei einer Temperatur von mindestens 600°C einer oxidierenden Atmosphäre ausgesetzt wird, z. B, einer trockenen Sauerstoffatmosphäre oder einer Wasserdampfatmosphäre (siehe z. B. VLSI Technology, Hrsg. S. M. Sze (1983) S. 131–168).
  • Ferner wird im Unterschied zur thermischen Oxidation das chemische Aufdampfverfahren (CVD-Verfahren) angewandt, bei. dem Monosilan thermisch zersetzt wird, um sich auf der Oberfläche des Substrats abzuscheiden. Verfahren zum Züchten einer Oxidschicht bei niedriger Temperatur sind unter anderem das
  • Verfahren zur Ausbildung einer chemischen Oxidschicht durch Tränken des Halbleitersubstrats in oxidationsfördernden Chemikalien, wie z. B. Salpetersäure; und das Verfahren zur Ausbildung einer Oxidschicht durch anodische Oxidation. Im Fall der chemischen Oxidschichten ist jedoch das Schichtdickenwachstum begrenzt. Andererseits ist im Fall der anodischen Oxidation der Bereich der Steuerbarkeit einer Schichtdicke relativ breit, aber die elektrischen Eigenschaften, wie z. B. die Grenzflächeneigenschaften, die dielektrischen Durchschlageigenschaften oder dergleichen sind nicht zufriedenstellend. Andere Verfahren zur Ausbildung von Oxidschichten bei niedriger Temperatur sind unter anderem das Verfahren zum Ausbilden einer Oxidschicht durch Ausführen einer thermischen Oxidation mittels Ultraviolettstrahlung und das Verfahren zum Ausbilden einer Oxidschicht durch Oxidation im Plasma. Bei den obenerwähnten herkömmlichen Verfahren war die Ausbildung von Dünnschichten hoher Güte mit hoher Steuerbarkeit und Reproduzierbarkeit schwierig.
  • Außerdem besteht bei der herkömmlichen thermischen Oxidation bei relativ hoher Temperatur das Problem einer mangelnden Steuerbarkeit der Schichtdicke während der Bildung einer Oxidschicht mit einer Dicke von 4 nm oder weniger. Wenn die Oxidation bei niedriger Temperatur ausgeführt wird, um die Steuerbarkeit der Schichtdicke zu verbessern, entstehen Probleme bei der Qualität der ausgebildeten Oxidschicht, d. h. eine hohe Grenzflächenzustandsdichte, eine hohe unbewegliche Ladungsdichte oder dergleichen. Ferner weist eine nach dem CVD-Verfahren aufgebrachte Oxidschicht die gleichen Probleme bei der Steuerbarkeit und der Güte der Schicht auf. Insbesondere verschlechtert das Auftreten einer Grenzflächenzustandsdichte nicht nur die Beständigkeits- bzw. Immunitätswerte eines Transistors gegen heiße Ladungsträger, sondern führt auch zur Instabilität der Schwellenspannung des Transistors und zur Verschlechterung der Trägerbeweglichkeit. Bei Verwendung eines kleinen Bauelements kann dies ein verhängnisvolles Problem sein. Außerdem muß der Wärmebehandlungsprozeß vermindert werden, indem das Element klein gestaltet wird. Unter dem Ge sichtspunkt der Flexibilität beim Entwurf von Bauelementen und Verfahren muß insbesondere beim herkömmlichen Verfahren zur Ausbildung einer Gateoxidschicht durch Verwendung einer thermischen Oxidschicht bei relativ hoher Temperatur die Gateoxidschicht gebildet werden, bevor der Metallverbindungsprozeß ausgeführt wird. Um einen niedrigen Widerstand zu erhalten, hat man bisher Aluminium oder Aluminiumlegierung für die Metallverbindung eingesetzt. Da der Schmelzpunkt von Aluminium 660°C beträgt und außerdem Ätzhügel (anomale Vorsprünge auf der Oberfläche einer Aluminiumverdrahtung, die während der Wärmebehandlung entstehen) auftreten können, muß die Wärmebehandlung nach der Metallverdrahtung bei einer Temperatur von nicht mehr als 400°C ausgeführt werden. Daher ist es bei Anwendung des herkömmlichen thermischen Oxidationsverfahrens schwierig, eine Gateoxidschicht nach dem Metallverbindungsverfahren auszubilden. In dem Fall, wo eine Oxidschicht durch die Wärmebehandlung von etwa einer Stunde Dauer bei einer Temperatur von nicht mehr als 400°C ausgebildet wird, zeigt sich außerdem, daß die Schichtdicke nicht mehr als 1 nm beträgt, wodurch die Ausbildung einer als Gateoxidschicht verwendbaren Dünnschicht schwierig wird.
  • Eine Aufgabe der vorliegenden Erfindung ist die Lösung der obenerwähnten Probleme der herkömmlichen Verfahren zur Herstellung von Oxidschichten. Um die Probleme zu lösen, stellt die vorliegende Erfindung ein Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats bereit, wie in den Patentansprüchen offenbart.
  • Der resultierende Halbleiter weist mindestens eine Oxidschicht und eine Metalldünnschicht auf der Oberfläche eines Halbleitersubstrats auf. In diesem Halbleiter ist die Metalldünnschicht eine Pt- oder Pd-Schicht, die als Oxidationskatalysator dient und eine Dicke im Bereich von 0,5–30 nm aufweist, und die Oxidschicht weist eine Dicke im Bereich von 1–20 nm auf.
  • Die Oxidschicht weist eine erste Oxidschicht und eine zweite Oxidschicht auf, und die erste Oxidschicht hat eine Dicke im Bereich von 0,1–2,5 nm, während die zweite Oxidschicht eine größere Dicke als die erste Oxidschicht aufweist und die Dicke der zweiten Oxidschicht im Bereich von 1 bis 20 nm liegt.
  • Bei dem obenerwähnten Halbleiter wird die als Oxidationskatalysator dienende Pt- oder Pd-Schicht vorzugsweise durch das Aufdampfverfahren ausgebildet.
  • Bei dem obenerwähnten Halbleiter weist das Halbleitersubstrat vorzugsweise mindestens ein Material auf, das aus der Gruppe ausgewählt ist, die aus einkristallinem Silicium, polykristallinem Silicium, amorphem Silicium, Galliumarsenid und Indiumphosphid besteht.
  • Das erfindungsgemäße Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche des Halbleitersubstrats weist die folgenden Schritte auf: Ausbilden der ersten Oxidschicht mit einer Dicke im Bereich von 0,1–2,5 nm auf dem Halbleitersubstrat; Ausbilden der als Oxidationskatalysator dienenden Pt- oder Pd-Dünnschicht mit einer Dicke im Bereich von 0,5–30 nm auf der ersten Oxidschicht; und Ausbilden der zweiten Oxiddünnschicht durch Wärmebehandlung in einer Oxidationsatmosphäre bei Temperaturen von nicht mehr als 600°C.
  • Bei dem obenerwähnten Verfahren wird die erste Oxidschicht vorzugsweise hergestellt, indem das Halbleitersubstrat in mindestens einer Lösung getränkt wird, die aus der Gruppe der folgenden Lösungen A bis I ausgewählt ist:
    • A. eine erhitzte Lösung, die konzentrierte Salpetersäure enthält,
    • B. eine erhitzte Lösung, die konzentrierte Schwefelsäure und Wasserstoffperoxid enthält,
    • C. eine erhitzte Lösung, die Chlorwasserstoffsäure und Wasserstoffperoxid enthält,
    • D. eine Lösung, die Wasserstoffperoxid enthält,
    • E. eine Lösung, die Ozon enthält,
    • F, eine erhitzte Lösung, die Salpetersäure und Schwefelsäure enthält,
    • G. eine Lösung, die Fluorwasserstoffsäure enthält,
    • H. siedendes Wasser, und
    • I. eine erhitzte Lösung, die Ammoniumhydroxidlösung und Wasserstoffperoxid enthält.
  • Die obigen Lösungen A–I eignen sich zur Oxidation des Halbleitersubstrats, beispielsweise eines Siliciumsubstrats. Als Alternative wird bei dem obenerwähnten Verfahren die Oxidschicht vorzugsweise nach dem Verfahren mit Einwirkung von Ozongas auf das Halbleitersubstrat oder nach dem Verfahren mit Einwirkung von Ozongas und Ultraviolettstrahlung auf das Halbleitersubstrat ausgebildet. Wenn diese Oxidschicht in der Dampfphase ausgebildet wird, ist vorzuziehen, daß Verunreinigungen wie etwa Staub nicht ohne weiteres anhaften.
  • Bei dem obenerwähnten Halbleitersubstrat und dem Verfahren zum Herstellen von Oxidschichten wird die als Oxidationskatalysator dienende Pt- oder Pd-Dünnschicht vorzugsweise durch das Aufdampfverfahren ausgebildet.
  • Bei dem obenerwähnten Verfahren erfolgt die Wärmebehandlung vorzugsweise in, einer oxidierenden Atmosphäre, die aus der folgenden Gruppe a–g ausgewählt ist:
    • a. einer Atmosphäre aus trockenem Sauerstoff;
    • b. einer Mischgasatmosphäre, die trockenen Sauerstoff und nichtoxidierendes Gas enthält,
    • c. einer Sauerstoffatmosphäre, die Wasserdampf enthält,
    • d. einer Mischgasatmosphäre, die Sauerstoff, Wasserdampf und nichtoxidierendes Gas enthält,
    • e. einer Atmosphäre, die Ozongas enthält,
    • f. einer Sauerstoffatmosphäre, die NO2 enthält, und
    • g. einer Sauerstoffatmosphäre, die NO enthält.
  • Diese Oxidationsbehandlung gestattet die effiziente Ausbildung der zweiten Oxidschicht.
  • Außerdem liegt bei dem obenerwähnten Verfahren die Temperatur der Wärmebehandlung in einer oxidierenden Atmosphäre vorzugsweise im Bereich von 25–600°C.
  • Bei dem obenerwähnten Verfahren weist das Halbleitersubstrat ferner vorzugsweise mindestens ein Material auf, das aus der Gruppe ausgewählt ist, die aus einkristallinem Silicium, polykristallinem Silicium, nichtkristallinem bzw. amorphem Silicium, Galliumarsenid und Indiumphosphid besteht. Durch Verwendung des obenerwähnten Halbleitermaterials kann der Anwendungsbereich des Halbleiters erweitert werden.
  • Ferner werden bei dem obenerwähnten Verfahren vorzugsweise die auf der Oberfläche des Halbleitersubstrats vorhandenen natürlichen Oxidschichten und/oder Verunreinigungen vor der Ausbildung der Oxidschichten entfernt. Diese Behandlung wird ausgeführt, um die Oberfläche des Siliciumsubstrats zu reinigen, auf der eine ultradünne Oxidschicht von hoher Güte ausgebildet wird.
  • Außerdem ist bei dem obenerwähnten Verfahren vorzugsweise die Dicke der zweiten Oxidschicht größer als die der ersten Oxidschicht, und die Dicke der zweiten Oxidschicht liegt im Bereich von 1 bis 20 nm. Wenn die Oxidschicht, die man als Ergebnis erzielen kann, die Dicke in dem obenerwähnten Bereich aufweist, sind die Oxidschichten für MOS-Transistoren, als ultradünne Gateoxidschichten und Kapazitätsoxidschichten für MOS-Kondensatoren oder dergleichen verwendbar.
  • Nach dem obenerwähnten Verfahren kann die Wärmebehandlung in einer oxidierenden Atmosphäre auch nach dem Aufbringen der Metallverdrahtung auf die Oberfläche des Halbleitersubstrats ausgeführt werden. Der so erzeugte Halbleiter weist mindestens eine Oxidschicht und eine Metalldünnschicht auf der Oberfläche eines Halbleitersubstrats auf. Ferner weist die Metalldünnschicht als Oxidationskatalysator dienendes Pt oder Pd mit einer Dicke im Bereich von 0,5–30 nm auf, und die Oxidschicht wird durch ein als Oxidationskatalysator dienendes Metall erzeugt und weist eine Dicke im Bereich von 1–20 nm auf. Als Ergebnis kann eine Oxidschicht von. hoher Güte ohne Ausführen einer Hochtemperatur-Wärmebehandlung mit hoher Reproduzierbarkeit auf dem Halbleitersubstrat ausgebildet werden. Ferner kann ein Halbleiter erzielt werden, auf dem die Gateoxidschicht nach der Herstellung der Metallverdrahtung ausgebildet werden kann.
  • Gemäß dem Verfahren zur Herstellung der Oxidschicht auf der Oberfläche des Halbleitersubstrats wird die Oxidschicht durch die folgenden Schritte hergestellt: Ausbilden der ersten Oxidschicht mit einer Dicke im Bereich von 0,1–2,5 nm auf dem Halbleitersubstrat; Ausbilden der als Oxidationskatalysator dienenden Pt- oder Pd-Dünnschicht mit einer Dicke im Bereich von 0,5–30 nm auf der ersten Oxidschicht; und Wärmebehandlung in einer oxidierenden Atmosphäre bei Temperaturen von nicht mehr als 600°C zur Ausbildung der zweiten Oxidschicht. Infolgedessen können auf der Oberfläche des Halbleitersubstrats auf effektive und angemessene Weise dünne, homogene Oxidschichten von hoher Güte ausgebildet werden. Bei diesem Verfahren kann außerdem eine hohe Steuerbarkeit realisiert werden.
  • Nach dem erfindungsgemäßen Verfahren wird auf einer reinen Oberfläche des Halbleitersubstrats eine dünne und homogene Oxidschicht ausgebildet, und dann wird darauf die als Oxidationskatalysator dienende Pt- oder Pd-Dünnschicht ausgebildet, so daß der direkt unter der Metalldünnschicht liegende Halbleiter bei einer niedrigen Temperatur von Raumtemperatur (25°C) bis 600°C oxidiert werden kann. In diesem Falle kann die Oxidschicht mühelos als Dünnschicht mit einer Dicke von 1–20 nm hergestellt werden. Darüber hinaus weist die nach dem erfindungsgemäßen Verfahren ausgebildete Oxidschicht hervorragende Grenzflächeneigenschaften auf, so daß eine hochwertige Oxidschicht mit niedriger Grenzflächenzustandsdichte erzielt werden kann. Die Güte der Oxidschicht kann durch das Verfahren zur Ausbildung der Oxidschicht sowie durch die Oxidationsgeschwindigkeit, die Wärmebehandlungstemperatur und die oxidierende Atmosphäre verändert werden. Unter den stärker zu bevorzugenden Bedingungen der vorliegenden Erfindung können Halbleitersubstrate bei Temperaturen im Bereich von Raumtemperatur (25°C) bis 400°C oxidiert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt Prozeßdiagramme zur Herstellung eines MOS-Kondensators nach dem Oxidationsverfahren für ein Halbleitersubstrat nach einem Beispiel der vorliegenden Erfindung. 1(a) zeigt das Verfahren, bei dem der Trennungsbereich und ein aktiver Bereich auf dem Halbleitersubstrat ausgebildet wurden; 1(b) zeigt das Verfahren zum Entfernen der natürlichen Oxidschicht; 1(c) zeigt das Verfahren zur Ausbildung der chemischen Oxidschicht (der ersten Oxidschicht) auf der Oberfläche des Halbleitersubstrats; 1(d) zeigt das Verfahren zur Ausbildung der Platinschicht als der als Oxidationskatalysator dienenden Metallschicht; 1(e) zeigt das Verfahren zur Ausbildung einer zweiten Siliciumoxidschicht, die in einer oxidierenden Atmosphäre wärmebehandelt wurde; 1(f) zeigt das Verfahren zur Ausbildung einer Elektrodenschicht; und 1(g) zeigt das Verfahren zur Ausbildung einer Gateelektrode.
  • 2 zeigt das beobachtete Röntgenphotoelektronenspektrum nach dem Reinigen des Siliciumsubstrats zum Entfernen darauf ausgebildeter natürlicher Oxidschichten und dem Tränken in heißer konzentrierter Salpetersäure.
  • 3 zeigt das beobachtete Röntgenphotoelektronenspektrum nach der Ausbildung der Siliciumoxidschicht durch konzentrierte Salpetersäure und anschließendem Einbringen der erzeugten Probe in einen Elektroofen und Wärmebehandlung bei einer Temperatur von 300°C in angefeuchtetem Sauerstoff.
  • 4(a) und 4(b) zeigen das beobachtete Röntgenphotoelektronenspektrum nach Ausbildung der Siliciumoxidschicht durch heiße konzentrierte Salpetersäure, Aufbringen von Platin durch ein Elektronenstrahlverfahren und Einsetzen der erzeugten Probe in den Elektroofen und Wärmebehandlung bei der Temperatur von 300°C in angefeuchtetem Sauerstoff.
  • 5 zeigt das beobachtete Röntgenphotoelektronenspektrum nach Ausbildung der Siliciumoxidschicht durch erhitzte konzentrierte Salpetersäure, Aufbringen von Platin durch ein Elektronenstrahlverfahren und Einsetzen der erzeugten Probe in den Elektroofen und Wärmebehandlung bei Raumtemperatur in angefeuchtetem Sauerstoff.
  • 6 zeigt ein Diagramm, das die Beziehung zwischen der Dicke der in einem Beispiel der vorliegenden Erfindung ausgebildeten Oxidschicht und der Oxidationstemperatur darstellt.
  • 7 zeigt die Beziehung zwischen der Dicke der zweiten Oxidschicht und der Dicke der ersten Oxidschicht, die nach dem Verfahren gemäß einem Beispiel der vorliegenden Erfindung ausgebildet wurden.
  • 8 zeigt die Beziehung zwischen der Dicke der Oxidschicht und der Dicke der Platinschicht oder Palladiumschicht, die nach dem Verfahren gemäß einem Beispiel der vorliegenden Erfindung ausgebildet wurden.
  • 9 zeigt ein Verteilungsdiagramm der Grenzflächenzustandsdichte der Oxidschicht, die in einem Beispiel der vorliegenden Erfindung ausgebildet wurde.
  • 10 zeigt eine Schnittansicht, die ein Anwendungsbeispiel der Oxidschicht auf die dielektrische Schicht einer dielektrischen DRAM-Kapazitätsschicht darstellt.
  • 11 zeigt eine Schnittansicht, die ein Anwendungsbeispiel der Oxidschicht auf einen MOS-Transistor darstellt.
  • Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen und der folgenden Beispiele näher erläutert.
  • Zunächst ist in 1 ein Beispiel 1 zur Ausbildung einer Oxidschicht gemäß der vorliegenden Erfindung dargestellt. In diesem Beispiel wird das Verfahren zur Herstellung eines MOS-Kondensators erläutert. In diesem Beispiel wurde ein Siliciumsubstrat als Halbleitersubstrat verwendet. Zunächst wurden ein Trennungsbereich 2 und ein aktiver Bereich 4 auf dem Siliciumsubstrat 1 ausgebildet. Auf der Oberfläche des aktiven Bereichs 4 ist eine natürliche Oxidschicht 9 vorhanden (1(a)). Als Siliciumsubstrat wird p-leitendes (100)-Silicium mit einem spezifischen Widerstand von 10–15 Ω·cm verwendet. Darauf wurde ein Kanalstopper aus Bor injiziert, wodurch eine LOCOS-Oxidschicht (durch lokale Oxidation von Silicium nach dem LOCOS-Verfahren) von 500 nm Dicke ausgebildet wurde.
  • Die Oberfläche des aktiven Bereichs 4 wurde durch die folgenden Schritte gereinigt: ein Wafer wurde nach dem bekannten RCA-Reinigungsverfahren gereinigt (W. Kern, D. A. Plutien: RCA Review 31 (1970) S. 187); und der Wafer wurde in verdünnter HF-Lösung (0,5 Vol.-% wäßrige Fluorwasserstofflösung) fünf Minuten getränkt, um die natürliche Oxidschicht 9 auf der Oberfläche des Siliciumsubstrats zu entfernen (1(b)). Zur Ausbildung einer hochwertigen ultradünnen Oxidschicht auf der Siliciumoberfläche wird eine reine Siliciumoberfläche 3 benötigt. Es ist wichtig, die natürliche Oxidschicht 9 und Verun reinigungen vollständig von der Siliciumoberfläche zu entfernen.
  • Dann wurde der Wafer fünf Minuten in ultrareinem Wasser gespült und dann zehn Minuten bei 115°C in der erhitzten Salpetersäure getränkt, so daß auf der Oberfläche des Siliciumsubstrats eine chemische Oxidschicht 5 (die erste Oxidschicht) mit einer Dicke von 1,1 nm ausgebildet wurde (1(c)). Gemäß diesem Beispiel wurde die dünne Oxidschicht 5 durch chemische Behandlung oder Wärmebehandlung bei niedriger Temperatur ausgebildet, nachdem das Halbleitersubstrat zur Entfernung der natürlichen Oxidschichten gereinigt wurde. Das Verfahren zur chemischen Behandlung der Halbleiteroberfläche ist nicht auf das erfindungsgemäße Verfahren zum Tränken des Substrats in erhitzter konzentrierter Salpetersäure beschränkt. Derartige Verfahren sind u. a. ein Verfahren zum Tränken eines Halbleitersubstrats in einer Mischlösung, die Schwefelsäure und Wasserstoffperoxid enthält; ein Verfahren zum Tränken eines Halbleitersubstrats in einer Mischlösung, die Chlorwasserstoffsäure und Wasserstoffperoxid enthält; ein Verfahren zum Tränken eines Halbleitersubstrats in einer Mischlösung aus Ammoniakwasser und Wasserstoffperoxidwasser; und ein Verfahren zum Tränken eines Halbleitersubstrats in Ozonwasser, in dem einige -zig ppm Ozon gelöst sind. In diesem Beispiel wurde durch Verwendung der erhitzten konzentrierten Salpetersäure eine reine chemische Oxidschicht von hoher Güte ausgebildet, die kein Schwermetall enthielt. Außerdem können im Unterschied zu dem obenerwähnten Verfahren ein Verfahren zur Wärmebehandlung in Sauerstoff bei Raumtemperatur (25°C) bis 400°C, ein Verfahren mit Einwirkung einer Ozongasatmosphäre auf einen Wafer und gleichzeitiger Wärmebehandlung bei einer Temperatur von Raumtemperatur bis 400°C oder ein Verfahren mit Einwirkung einer Ozongasatmosphäre und von Ultraviolettstrahlung auf einen Wafer angewandt werden.
  • Das oben erläuterte Entfernen der natürlichen Oxidschicht 9 ist wichtig für die Eigenschaften der ersten Oxidschicht 5. Mit anderen Worten, es wird eine reine und homogene Oxidschicht benötigt. Nach dem Entfernen des Schwermetalls und der natürlichen Oxidschicht von der Oberfläche konnte durch weitere Anwendung von Ozongas eine ultrareine und dünne Oxidschutzschicht ausgebildet werden, um die ultrareine Oberfläche des Wafers bereitzustellen.
  • Dann wurde als Metallschicht, die als Oxidationskatalysator dient, eine Platinschicht 6 mit einer Dicke von etwa 3 nm nach dem Elektronenstrahlaufdampfverfahren auf die erste Oxiddünnschicht 5 auf dem Siliciumsubstrat aufgebracht ( 1(d)). In diesem Fall wurde Platin mit einer Reinheit von 99,99 Gew.-% verwendet. Die Aufdampfgeschwindigkeit wurde auf 0,3 nm/min gesteuert; die Temperatur des Siliciumsubstrats während des Aufdampfens betrug 50°C, und der Aufdampfdruck in der Atmosphäre betrug 1 × 10–4 Pa.
  • Das Siliciumsubstrat wurde mit Hilfe eines Elektroofens eine Stunde in angefeuchtetem Sauerstoff bei einer Temperatur von 300°C wärmebehandelt, so daß die Siliciumoxidschicht 7 bis zu einer Dicke von 4,5 nm wuchs (1(e)). Infolgedessen wurden auf dem Siliciumsubstrat 1 die Oxidschicht 7 mit einer Dicke von 4,5 nm und die Platinschicht 6 mit einer Dicke von 3 nm ausgebildet. Als die als Oxidationskatalysator dienende Metallschicht kann Palladium anstelle von Platin eingesetzt werden. Die Oxidschicht 7 kann als Gateoxidschicht verwendet werden.
  • Eine Elektrode wurde durch die folgenden Schritte ausgebildet: Abscheiden einer Aluminiumschicht 8 von 1 μm Dicke nach dem Sputterverfahren (1(f)); Strukturieren einer Gateelektrode 10 durch Ätzen des Aluminiums und Platins nach dem bekannten Trockenätzverfahren (1(g)). In diesem Beispiel wurde die als Oxidationskatalysator dienende Platinschicht als Teil einer Elektrode verwendet, jedoch kann nach Entfernen des Platins mit Königswasser oder dergleichen eine leitfähige Schicht als Gateelektrode verwendet werden.
  • 2 zeigt ein Röntgenphotoelektronenspektrum, das nach dem Reinigen des Siliciumsubstrats zum Entfernen von darauf ausgebildeten natürlichen Oxidschichten und nach dem Tränken in erhitzter konzentrierter Salpetersäure beobachtet wurde. Das Röntgenphotoelektronenspektrum wurde mit Hilfe eines ESCALAB 220i-XL (Produkt von VG) gemessen. In diesem Beispiel wurde als Röntgenstrahlungsquelle die Kα-Strahlung von Al mit einer Energie von 1487 eV verwendet. Die Photoelektronen wurden in der senkrechten Richtung beobachtet. Ein Peak (1) trat infolge des Photoelektrons aus der 2p-Spur von Si des Siliciumsubstrats auf; ein Peak (2) trat infolge des Photoelektrons aus der 2p-Spur von Si der Siliciumoxidschicht auf. Die Dicke der Siliciumoxidschicht konnte aus dem Verhältnis der integrierten Intensität des Peaks (2) zum Peak (1) zu 1,1 nm berechnet werden. Die mittlere freie Weglänge der 2p-Spur von Si in der Siliciumoxidschicht wurde auf 2,7 nm eingestellt, eine mittlere freie Weglänge des Siliciumsubstrats betrug 2,6 nm. (Siehe R. Flitsch und S. I. Raider, Journal of Vacuum Science and Technology (J. Vac. Sci. Technol.) Bd. 12 (1975) S. 305).
  • 3 zeigt ein Röntgenphotoelektronenspektrum, das nach Ausbildung der Siliciumoxidschicht durch konzentrierte Salpetersäure und dem anschließenden Einbringen der erzeugten Probe in den Elektroofen und einstündigem Erhitzen auf eine Temperatur von 300°C in angefeuchtetem Sauerstoff beobachtet wurde. Das Verhältnis der integrierten Intensität des Peaks (1) zum Peak (2) war nahezu das gleiche wie in 2. Als Ergebnis wurde als Folge der Wärmebehandlung in einer oxidierenden Atmosphäre bei einer niedrigen Temperatur von 300°C keine Dickenänderung der Siliciumoxidschicht beobachtet. Dies zeigt, daß das herkömmliche thermische Oxidationsverfahren, das bei einer niedrigen Temperatur von 300°C ausgeführt wird, nicht zum Wachstum einer Siliciumoxidschicht bis zu der Dicke (2–6 nm) führen kann, welche die kleinste mögliche Dicke für die Gateoxidschicht eines MOS-Transistors ist.
  • 4(a) zeigt ein Röntgenphotoelektronenspektrum, das nach Ausbildung der Siliciumoxidschicht durch erhitzte konzentrierte Salpetersäure, dem Aufdampfen einer Platinschicht mit einer Dicke von etwa 3 nm auf die Siliciumoxidschicht, dem Einbringen der erzeugten Probe in den Elektroofen und einstündigem Erhitzen auf eine Temperatur von 300°C in angefeuchtetem Sauerstoff beobachtet wurde. Das Röntgenphotoelektronenspektrum wurde mit Hilfe eines ESCA 1000 (Erzeugnis der SHIMADZU CORPORATION) gemessen. 4(b) zeigt ein Röntgenphotoelektronenspektrum von 4(a), das mit Hilfe eines ESCALAB 220i-XL (Produkt von VG) gemessen wurde. In diesem Beispiel wurde als Röntgenstrahlungsquelle eine Kα-Strahlung von Mg mit einer Energie von 1254 eV verwendet. Der Intensitätspeak (2) der Siliciumoxidschicht war höher, und es wurde ein Wachstum der Siliciumoxidschicht beobachtet. Die Dicke der Siliciumoxidschicht betrug 4,5 nm gemäß der Berechnung aus dem Verhältnis der integrierten Intensität des in 4 dargestellten Peaks (2) zum Peak (1). Mit anderen Worten, wenn auf der Siliciumoxid-Dünnschicht eine Platindünnschicht vorhanden war, konnte bei einer niedrigen Temperatur von etwa 300°C ein Wachstum der Siliciumoxid-Dünnschicht beobachtet werden.
  • 5 zeigt ein Röntgenphotoelektronenspektrum, das nach Ausbildung der Siliciumoxidschicht durch erhitzte konzentrierte Salpetersäure, Aufdampfen einer Platinschicht mit einer Dicke von etwa 3 nm auf der Siliciumoxidschicht, Einbringen der erzeugten Probe in den Elektroofen und einstündiger Wärmebehandlung bei Raumtemperatur in angefeuchtetem Sauerstoff beobachtet wurde. Im Vergleich zu 4(a) und 4(b) war der auftretende Peak (2) als Folge des Photoelektrons aus der 2p-Spur von Si der Siliciumoxidschicht niedriger. Im Vergleich zu dem in 3 dargestellten Peak (2), der auftrat, nachdem die Siliciumoxidschicht durch die konzentrierte Salpetersäure ausgebildet und die erzeugte Probe dann ohne Aufdampfen von Platin auf der Oberfläche des Siliciumsubstrats in den Elektroofen eingebracht und darin eine Stunde in angefeuchtetem Sauerstoff auf eine Temperatur von 300°C erhitzt wurde, war jedoch der Peak (2) von 5 höher. Als Ergebnis wurde ein Wachstum der Siliciumoxidschicht auch bei Raumtemperatur festgestellt.
  • 6 zeigt die Diagramme der Beziehung zwischen der Dicke und der Erwärmungstemperatur einer Siliciumoxidschicht. Das Diagramm (a) zeigt die Dicke einer Oxidschicht, die aus dem Verhältnis der integrierten Intensität des Röntgenphotoelektronenspektrums berechnet wurde, das nach Ausbildung einer Siliciumoxidschicht durch Tränken eines Siliciumwafers in er hitzter konzentrierter Salpetersäure, anschließendem Einbringen der erzeugten Probe in den Elektroofen und einstündigem Erhitzen auf verschiedene Temperaturen in einer Atmosphäre aus angefeuchtetem Sauerstoff gemessen wurde. Das Diagramm (b) zeigt die Dicke einer Oxidschicht, die aus dem Verhältnis der integrierten Intensität des Röntgenphotoelektronenspektrums berechnet wurde, das nach Ausbildung einer Siliciumoxidschicht durch Tränken eines Siliciumwafers in erhitzter konzentrierter Salpetersäure, anschließendem Aufdampfen einer Platinschicht mit einer Dicke von etwa 3 nm auf der Siliciumoxidschicht durch das Elektronenstrahlaufdampfverfahren und anschließendem Einbringen der erzeugten Probe in den Elektroofen und einstündigem Erwärmen auf verschiedene Temperaturen in angefeuchtetem Sauerstoff beobachtet wurde. Die Dicke der Siliciumoxidschicht wurde aus dem Röntgenphotoelektronenspektrum des 2p-Bereichs von Si abgeschätzt. Das Diagramm (a) zeigt, daß in einem Fall, wo keine Platindünnschicht auf der Siliciumoxidschicht vorhanden war, die Dicke der Siliciumoxidschicht sich durch Wärmebehandlung bei einer niedrigen Temperatur von nicht mehr als 300°C nicht änderte. Die Dickenänderung liegt im experimentellen Fehlerbereich. Andererseits zeigt das Diagramm (b), daß in Fällen, wo auf der Siliciumoxidschicht eine Platindünnschicht vorhanden war, das Wachstum einer Siliciumoxidschicht durch die Wärmebehandlung bei niedriger Temperatur beobachtet werden kann.
  • 7 zeigt die Abhängigkeit der zweiten Oxidschicht von der ersten Oxidschicht. Die zweite Oxidschicht wurde durch die Wärmebehandlung ausgebildet, die nach dem Aufdampfen von Platin auf die erste Oxidschicht ausgeführt wurde. Die erste Oxidschicht wurde vor dem Aufdampfen von Platin ausgebildet. Die Oberfläche eines Siliciumwafers wurde gereinigt und dann mit 1 Vol.-% wäßriger Fluorwasserstofflösung (HF) geätzt, um eine 0 nm dicke erste Oxidschicht auszubilden. Außerdem wurde der Siliciumwafer 10 Minuten in einer erhitzten Mischlösung getränkt, in der Wasserstoffsäure, Wasserstoffperoxid und ultrareines Wasser im Verhältnis von 1 : 1 : 1,5 vermischt waren, um die erste Oxidschicht bis zu einer Dicke von 0,5 nm aufwachsen zu lassen. Um die 1,3 nm dicke erste Oxidschicht zu erhalten, wurde der Siliciumwafer zehn Minuten bei einer Temperatur von 115°C in der erhitzten konzentrierten Salpetersäure getränkt. Auf diese Oxidschichten wurde eine 3 nm dicke Platinschicht aufgedampft und eine Stunde bei der Temperatur von 300°C in angefeuchtetem Sauerstoff wärmebehandelt, um die zweite Oxidschicht auszubilden. In dem Falle, wo die Dicke der ersten Oxidschicht 0 nm betrug, konnte die zweite Oxidschicht überhaupt nicht wachsen. In diesem Falle wurde an der Grenzfläche des Siliciumsubstrats Platinsilicid durch eine Reaktion zwischen dem Siliciumsubstrat und Platin erzeugt. Jedoch trat nur dann keine Reaktion zwischen Platin und Silicium auf, wenn die erste Oxidschicht auf eine Dicke von 0,5 nm gesteuert wurde. Infolgedessen konnte die 4,2 nm dicke zweite Oxidschicht erzeugt werden. Im Falle der 1,3 nm dicken ersten Oxidschicht betrug die Dicke der zweiten Oxidschicht 4,2 nm. Die erste Oxidschicht hat die wichtige Funktion, eine Reaktion zwischen Platin und Silicium zu verhindern sowie das Wachstum der zweiten Oxidschicht zu fördern. Nach den vom Erfinder et al. der vorliegenden Erfindung durchgeführten Experimenten läßt sich eine Reaktion zwischen Platin und Silicium verhindern, wenn die Dicke der ersten Oxidschicht 0,1 nm oder mehr beträgt. Wenn jedoch die Dicke der ersten Oxidschicht 0 nm beträgt, tritt die Silicidreaktion zwischen Platin und Silicium auf. Andererseits unterscheidet sich in dem Fall mit großer Dicke der ersten Oxidschicht, wie aus 7 erkennbar, die Dicke der zweiten Oxidschicht bei einer ersten Oxidschicht von 0,5 nm nicht so sehr von der Dicke der zweiten Oxidschicht bei einer ersten Oxidschicht von 1,3 nm. Auch wenn die Dicke der ersten Oxidschicht vergrößert wurde, war keine große Dickenzunahme der zweiten Oxidschicht zu erwarten. Ferner kann, wenn die Dicke extrem vergrößert wird, das Ziel der Ausbildung der dünnen Oxidschicht nicht erreicht werden. Daher beträgt der obere Grenzwert für die erste Oxidschicht etwa 2,5 nm.
  • 8 zeigt die Beziehung zwischen der Dicke der zweiten Oxidschicht (ausgebildet durch die erhitzte konzentrierte Salpetersäure) und der Dicke der Platinschicht. In 8 ist außerdem das Ergebnis dargestellt, das man bei Verwendung von Palladium anstelle von Platin erhält. In dem Fall, wo die Dicke der Platinschicht 0 nm betrug (es wurde kein Platin aufgedampft), ergab sich kein Wachstum der zweiten Oxidschicht, d. h. das gleiche Ergebnis wie in 3. In dem Fall mit Aufdampfen von Platin bis zu einer Dicke von 0,5 nm erreichte die zweite Oxidschicht eine Dicke von 2,1 nm. Mit zunehmender Dicke des Platins ändert sich die Dicke der zweiten Oxidschicht wie folgt. Wenn das Platin bis zu einer Dicke von 1,5 nm aufgedampft wurde, betrug die Dicke der zweiten Oxidschicht 2,8 nm; bei Aufdampfen des Platins bis zu einer Dicke von 3 nm betrug die Dicke der zweiten Oxidschicht 4,5 nm; bei weiterem Aufdampfen des Platins bis zu 5 nm nahm die Dicke der zweiten Oxidschicht auf 4,2 nm ab, und bei weiterer Dickenzunahme des Platins nahm die Dicke der zweiten Oxidschicht ab. Gemäß der Untersuchung des Erfinders et al. der vorliegenden Erfindung war der obere Grenzwert der Platinschichtdicke für eine effiziente Ausbildung der Oxidschicht gleich 30 nm. Im Falle der Verwendung von Palladium anstelle von Platin wuchs beim Aufdampfen von Palladium bis zu einer Dicke von 3 nm die Dicke der zweiten Oxidschicht bis auf 5,2 nm. Bei einer Palladiumdicke von 10 nm verringerte sich jedoch die Dicke der zweiten Oxidschicht auf 4,2 nm. Bei Verwendung von Platin wurde die Wärmebehandlung eine Stunde lang bei der Temperatur von 300°C ausgeführt; bei Verwendung von Palladium wurde die Wärmebehandlung eine Stunde lang bei der Temperatur von 400°C ausgeführt. Die Dicke der zweiten Siliciumoxidschicht mit Verwendung von Platin wurde mit Hilfe des Röntgenphotoelektronenspektrums ermittelt. Die Dicke der zweiten Siliciumoxidschicht mit Verwendung von Palladium wurde mit Hilfe der Kapazitäts-Spannungs-Messung (C-V-Messung) bestimmt.
  • 9 zeigt die Energieverteilung der Grenzflächenzustandsdichte des Halbleiters mit einer erfindungsgemäßen Struktur aus 3 nm Platin/2,6 nm Oxidschicht/Si-Substrat. Die Energieverteilung des Grenzflächenzustands eines MOS-Bauelements mit ultradünner Oxidschicht von 2,6 nm Dicke kann nicht durch die herkömmliche elektrische Messung bestimmt wer den, wie z. B. die Kapazitäts-Spannungs-Messung (C-V-Messung) oder Leitfähigkeits-Spannungs-Messung (G-V). Es wurde ein Röntgenphotoelektronenspektrum bei angelegter Vorspannung gemessen. (H. Kobayashi, Y. Yamashita, T. Mori, Y. Nakato, K. H. Park, Y. Nishioka, Surface Science (Surf. Sci.) Bd. 326 (1995) S. 124; H. Kobayashi, T. Mori, K. Namba, Y. Nakato, Solid State Commun. Bd. 92 (1994), S. 249).
  • Bei. der erfindungsgemäßen Oxidationsbehandlung wurde nach der Ausbildung einer chemischen Oxidschicht (1,1 nm) mit Hilfe der erhitzten konzentrierten Salpetersäure keine Wärmebehandlung ausgeführt. Zu diesem Zeitpunkt war der Grenzflächenzustand um die mittlere Lage im Bandabstand verteilt, und es wurde eine Wechselwirkung der nichtpaarigen Bindung von Si mit Si und einem Sauerstoffatom in einer Oxidschicht nach diesem Beispiel vermutet. Die Grenzflächenzustandsdichte der Oxidschicht erwies sich als niedriger als diejenige der Oxidschicht mit einer Dicke von 3 nm, die bei einer Temperatur von 550°C gebildet wurde, oder der Oxidschicht mit einer Dicke von 3,5 nm, die durch die nasse Oxidation bei einer Temperatur von 700°C gebildet wurde. Dies zeigt, daß die nach dem Verfahren dieses Beispiels gebildete Oxidschicht ausreichende Grenzflächeneigenschaften als Gateoxidschicht aufweist. Daher ist die nach dem Verfahren dieses Beispiels, ausgebildete dünne Oxidschicht für einen MOS-Transistor oder für die ultradünne Gateoxidschicht eines MOS-Kondensators verwendbar. Die nach dem erfindungsgemäßen Verfahren ausgebildete Oxidschicht kann nicht nur für Gateoxidschichten, sondern auch für verschiedene andere Anwendungen eingesetzt werden.
  • 10 zeigt ein Anwendungsbeispiel einer Zellenkapazität, d. h. einer geschichteten Kapazität eines dynamischen Direktzugriffspeichers (DRAM) gemäß der vorliegenden Erfindung. Allgemein wird eine Kapazitätselektrode, die als Speicherknoten 18 bezeichnet wird, durch amorphes Silicium gebildet, das 1 × 1020 Atome/cm3 leitende Störstellen enthält, wie z. B. Phosphor. In einem Fall, wo auf diesen Speicherknoten erhitzte Oxidschichten oder dergleichen ausgebildet wurden, erfolgte ein Kornwachstum der amorphen Siliciumschicht, wobei eine Spannung erzeugt wurde. Auf diese Weise verschlechterten sich die dielektrischen Durchschlagseigenschaften einer auf dem Speicherknoten ausgebildeten dielektrischen Kapazitätsschicht. Beim Wachstum von Oxidschichten bei einer niedrigen Temperatur von nicht mehr als 400°C wurde jedoch kein Kornwachstum von amorphem Silicium beobachtet, so daß die ultradünne Kapazitäts-Oxidschicht 19 mit einer Dicke von 2–4 nm mit hoher Steuerbarkeit ausgebildet werden konnte. In diesem Fall ist die Struktur der Zellenkapazität: amorpher Silicium-Speicherknoten 18/Niedrigtemperatur-Oxidschicht 19/Platindünnschicht 20/amorphe Silicium-Zellenplatte 21. Hierbei ermöglicht die Ausbildung der Platindünnschicht 20, die Verarmung der Zellenplatte zu verhindern und die Zellenkapazität sicherzustellen. Außerdem wurden auf dem einkristallinen Siliciumsubstrat oder dem amorphen Siliciumsubstrat Oxidschichten ausgebildet, so daß die Strukturkapazität zwischen leitfähigen Schichten erzielt werden konnte. In 10 bezeichnet 11 ein p-leitendes Siliciumsubstrat, 12 einen p-leitenden Muldenbereich, 13 einen Trennungsbereich, 14 einen Ansteuerungstransistor (Silicid-Polysilicium-Gatestruktur), 14' eine polykristalline Siliciumschicht, 14'' eine Wolframsilicidschicht (WSix), 15 eine Bitleitung (Silicid-Polysilicium-Schichtstruktur), 15' eine polykristalline Siliciumschicht, 15'' eine Wolframsilicidschicht (WSix), 16 eine n+-diffundierte Source-Drain-Schicht und 17 eine Lagenisolierungsschicht.
  • 11 zeigt ein Anwendungsbeispiel mit Verwendung der erfindungsgemäßen Oxidschicht für einen MOS-Transistor. Auf dem p-leitenden Substrat wurde ein Elementtrennungsbereich ausgebildet und zur Steuerung der Schwellenspannung wurden Borionen auf den aktiven Bereich implantiert, um eine Dichte von 1 × 1018 Atomen/cm3 zu erzielen. Dann wurde die Waferoberfläche gereinigt, und die natürlichen Oxidschichten wurden durch Ätzen mit wasserfreiem HF-Gas über etwa 10 Sekunden entfernt. Anschließend wurde durch Einwirkung von Ozongas auf das Siliciumsubstrat auf der Siliciumoberfläche eine Oxidschicht mit einer Dicke von 1 nm ausgebildet. Dann wurde eine Platinschicht 34 mit einer Dicke von 3 nm nach dem Sputterverfahren aufgebracht und eine Stunde bei einer Temperatur von 100°C in angefeuchtetem Sauerstoff wärmebehandelt, so daß die Gateoxidschicht 33 mit einer Dicke von 2,2 nm ausgebildet wurde. Dann wurde die Polysiliciumschicht 35 mit einer Dicke von 100 nm nach dem bekannten CVD-Verfahren unter vermindertem Druck bei einer Temperatur von 530°C ausgebildet. Die in diesem Beispiel aufgebrachte Schicht war amorph, und die Phosphordichte betrug 3 × 1020 Atome/cm3. Außerdem wurde die Gateelektrode durch das bekannte photolithographische Verfahren strukturiert, und das Ätzen der Struktur aus nichtkristallinem bzw. amorphem Silicium 35/Platin 34/Gateoxidschicht 33 erfolgte nach dem bekannten Trockenätzverfahren. Dann wurde eine phosphordotierte Oxidschicht als Seitenwand 36 aufgebracht. Darüberhinaus wurde nach dem Ausführen der Seitenwandätzung eine Source-Drain-Struktur 38 durch Ionenimplantation ausgebildet. Ferner konnte nach Ausführung eines Metallverdrahtungsprozesses durch Anwendung des Niedrigtemperaturverfahrens wie bei der vorliegenden Erfindung ein MOS-Transistor ausgebildet werden. In 11 bezeichnet 31 ein p-leitendes Siliciumsubstrat, 32 einen p-leitenden Muldenbereich, 37 eine LDD-diffundierte Source-Drain-Schicht, und 38 eine n+-diffundierte Source-Drain-Schicht.
  • Wie oben festgestellt, wurde beobachtet, daß in dem erfindungsgemäßen Beispiel ein Halbleitersubstrat bei einer Temperatur von Raumtemperatur (25°C) bis 400°C oxidationsbehandelt wurde.
  • Wie oben festgestellt, weist der Halbleiter mindestens eine Oxidschicht und eine Pt- oder Pd-Dünnschicht auf. Außerdem dient die Pt- oder Pd-Dünnschicht als Oxidationskatalysator und weist eine Dicke im Bereich von 0,5–30 nm auf. Andererseits weist die Oxidschicht eine Dicke im Bereich von 1–20 nm auf. Auf diese Weise kann auf der Oberfläche des Halbleitersubstrats eine hochwertige Oxidschicht mit hoher Steuerbarkeit und ohne Ausführen einer Hochtemperatur-Wärmebehandlung ausgebildet werden. Außerdem kann ein Halbleiter hergestellt werden, auf dem nach dem Aufbringen der Metallverdrahtung eine Gateoxidschicht ausgebildet werden kann.
  • Das erfindungsgemäße Verfahren zum Herstellen einer Oxidschicht auf der Oberfläche des Halbleiters weist die folgenden Schritte auf: Ausbilden der ersten Oxidschicht mit einer Dicke im Bereich von 0,1–2,5 nm auf dem Halbleitersubstrat; Ausbilden einer als Oxidationskatalysator dienenden Metalldünnschicht mit einer Dicke im Bereich von 1–30 nm auf der ersten Oxidschicht; und Ausbilden der zweiten Oxidschicht durch Wärmebehandlung in einer Oxidationsatmosphäre mit Temperaturen von nicht mehr als 600°C. Als Ergebnis kann auf dem Halbleiter eine dünne und homogene Oxidschicht auf effiziente und angemessene Weise ausgebildet werden. Die nach dem erfindungsgemäßen Verfahren ausgebildeten Oxidschichten weisen außerdem eine hohe Güte und eine hohe Steuerbarkeit auf.
  • Nach einem stärker bevorzugten Verfahren zur Herstellung einer Oxidschicht gemäß der vorliegenden Erfindung, bei dem das Halbleitersubstrat nicht der hohen Temperatur von nicht weniger als 600°C ausgesetzt wird, können ultradünne Oxidschichten mit hervorragenden Grenzflächeneigenschaften mit hoher Reproduzierbarkeit ausgebildet werden. Mit anderen Worten, die Wärmevorgeschichte braucht nicht berücksichtigt zu werden. Außerdem kann ebenso wie bei der vorliegenden Erfindung durch Anwendung des Verfahrens zur Ausbildung der Oxidschicht auf die Oberfläche eines polykristallinen Siliciumsubstrats und eines nichtkristallinen bzw. amorphen Siliciumsubstrats ein Hochleistungskondensator hergestellt werden. Da ferner die Oxidation bei niedriger Temperatur ausgeführt wird, können MOS-Transistoren nach dem Aufbringen der Metallverdrahtung auf das Halbleitersubstrat ausgebildet werden, wodurch die Flexibilität beim Entwurf und beim Fertigungsprozeß von Bauelementen sowie die Leistung des Halbleiters verbessert werden.

Claims (17)

  1. Verfahren zum Herstellen einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats, mit den folgenden Schritten: Ausbilden einer ersten Oxidschicht mit einer Dicke im Bereich von 0,1–2,5 nm auf dem Halbleitersubstrat; Ausbilden einer Pd- oder Pt-Metalldünnschicht, die als Oxidationskatalysator dient und eine Dicke im Bereich von 0,5– 30 nm aufweist, auf der ersten Oxiddünnschicht; und Ausbilden einer zweiten Oxidschicht unter der Metalldünnschicht durch Wärmebehandlung der Struktur in einer oxidierenden Atmosphäre bei Temperaturen von nicht mehr als 600°C, wobei die Dicke der zweiten Oxidschicht größer als die der ersten Oxidschicht ist und die Dicke der zweiten Oxidschicht im Bereich von 1 bis 20 nm liegt.
  2. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach Anspruch 1, wobei die erste Oxidschicht hergestellt wird, indem das Halbleitersubstrat in mindestens einer Lösung getränkt wird, die aus der folgenden Gruppe ausgewählt ist: einer erhitzten Lösung, die konzentrierte Salpetersäure enthält, einer erhitzten Lösung, die konzentrierte Schwefelsäure und Wasserstoffperoxid enthält, einer erhitzten Lösung, die Chlorwasserstoffsäure und Wasserstoffperoxid enthält, einer Lösung, die Wasserstoffperoxid enthält, einer Lösung, die Ozon enthält, einer erhitzten Lösung, die Salpetersäure und Schwefelsäure enthält, einer Lösung, die Fluorwasserstoffsäure enthält, siedendem Wasser, und einer erhitzten Lösung, die Ammoniumhydroxidlösung und Wasserstoffperoxid enthält.
  3. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach Anspruch 1, wobei die erste Oxidschicht entweder durch Einwirkung von Ozongas auf das Halbleitersubstrat oder durch Einwirkung von Ozongas auf das Halbleitersubstrat und Bestrahlung mit ultraviolettem Licht ausgebildet wird.
  4. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 3, wobei die Metalldünnschicht durch ein Aufdampfverfahren ausgebildet wird.
  5. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 4, wobei die Wärmebehandlung in einer oxidierenden Atmosphäre ausgeführt wird, die aus der folgenden Gruppe ausgewählt ist: einer Atmosphäre aus trockenem Sauerstoff, einer Mischgasatmosphäre aus trockenem Sauerstoff und nichtoxidierendem Gas, einer Sauerstoffatmosphäre, die Wasserdampf enthält, einer Mischgasatmosphäre, die Sauerstoff, Wasserdampf und nichtoxidierendes Gas enthält, einer Atmosphäre, die Ozongas enthält, einer Sauerstoffatmosphäre, die N2O enthält, und einer Sauerstoffatmosphäre, die NO enthält.
  6. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 5, wobei die Wärmebehandlungstemperatur im Bereich von 25–600°C liegt.
  7. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat mindestens ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus einkristallinem Silicium, polykristallinem Silicium, amorphem Silicium, Galliumarsenid und Indiumphosphid besteht.
  8. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 7, das ferner das Entfernen von natürlichen Oxidschichten und/oder Verunreinigungen, die auf der Oberfläche des Halbleitersubstrats vorhanden sind, vor der Ausbildung der ersten Oxidschicht aufweist.
  9. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 1 bis 8, wobei die Wärmebehandlung in einer oxidierenden Atmosphäre nach dem Aufbringen einer Metallverdrahtung auf die Oberfläche des Halbleitersubstrats ausgeführt wird.
  10. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 9, wobei die Metalldünnschicht mindestens ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Platin und Palladium besteht.
  11. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche des Halbleitersubstrats nach Anspruch 10, wobei die Metalldünnschicht durch ein Aufdampfverfahren ausgebildet wird.
  12. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche des Halbleitersubstrats nach Anspruch 7, wobei die Wärmebehandlung in einer oxidierenden Atmosphäre ausgeführt wird, die aus der folgenden Gruppe ausgewählt ist: einer Atmosphäre aus trockenem Sauerstoff, einer Mischgasatmosphäre aus trockenem Sauerstoff und nichtoxidierendem Gas, einer Sauerstoffatmosphäre, die Wasserdampf enthält, einer Mischgasatmosphäre, die Sauerstoff, Wasserdampf und nichtoxidierendes Gas enthält, einer Atmosphäre, die Ozongas enthält, einer Sauerstoffatmosphäre, die N2O enthält, und einer Sauerstoffatmosphäre, die NO enthält.
  13. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 12, wobei die Wärmebehandlungstemperatur im Bereich von 25–600°C liegt.
  14. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 13, wobei das Halbleitersubstrat mindestens ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus einkristallinem Silicium, polykristallinem Silicium, amorphem Silicium, Galliumarsenid und Indiumphosphid besteht.
  15. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 14, das ferner das Entfernen von natürlichen Oxidschichten und/oder Verunreinigungen, die auf der Oberfläche des Halbleitersubstrats vorhanden sind, vor der Ausbildung der Oxidschichten aufweist.
  16. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 15, wobei die Dicke der zweiten Oxidschicht größer als die der ersten Oxidschicht ist, und wobei die Dicke der zweiten Oxidschicht im Bereich von 1 bis 20 nm liegt.
  17. Verfahren zur Herstellung einer Oxidschicht auf der Oberfläche eines Halbleitersubstrats nach einem der Ansprüche 7 bis 16, wobei die Wärmebehandlung in einer oxidierenden Atmosphäre nach dem Aufbringen einer Metallverdrahtung auf die Oberfläche des Halbleitersubstrats ausgeführt wird.
DE69628704T 1995-08-01 1996-07-31 Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats Expired - Lifetime DE69628704T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19672695 1995-08-01
JP7196726A JP2937817B2 (ja) 1995-08-01 1995-08-01 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
DE69628704D1 DE69628704D1 (de) 2003-07-24
DE69628704T2 true DE69628704T2 (de) 2004-04-22

Family

ID=16362578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69628704T Expired - Lifetime DE69628704T2 (de) 1995-08-01 1996-07-31 Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats

Country Status (7)

Country Link
US (1) US6221788B1 (de)
EP (1) EP0757379B1 (de)
JP (1) JP2937817B2 (de)
KR (1) KR100202003B1 (de)
DE (1) DE69628704T2 (de)
SG (1) SG49343A1 (de)
TW (1) TW305058B (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
FR2775120B1 (fr) * 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6043527A (en) 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6511921B1 (en) * 1999-01-12 2003-01-28 Sumco Phoenix Corporation Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate
US6885466B1 (en) * 1999-07-16 2005-04-26 Denso Corporation Method for measuring thickness of oxide film
JP3786569B2 (ja) * 2000-08-14 2006-06-14 松下電器産業株式会社 半導体装置の製造方法
US6555487B1 (en) 2000-08-31 2003-04-29 Micron Technology, Inc. Method of selective oxidation conditions for dielectric conditioning
JP2002353182A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法
US6559068B2 (en) * 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP3998930B2 (ja) * 2001-08-01 2007-10-31 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法及び製造装置
DE10146703A1 (de) * 2001-09-21 2003-04-10 Elliptec Resonant Actuator Ag Piezomotor mit Führung
KR100409033B1 (ko) * 2002-05-20 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3604018B2 (ja) 2002-05-24 2004-12-22 独立行政法人科学技術振興機構 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4485754B2 (ja) 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7595230B2 (en) * 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
TWI255510B (en) * 2004-12-21 2006-05-21 Ind Tech Res Inst Method of forming ultra thin oxide layer by ozonated water
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20090107549A1 (en) * 2007-10-24 2009-04-30 Peter Borden Percolating amorphous silicon solar cell
USRE48951E1 (en) 2015-08-05 2022-03-01 Ecolab Usa Inc. Hand hygiene compliance monitoring
CN102005500B (zh) * 2010-09-09 2012-02-29 中国科学院电工研究所 一种制备含SiO2的金属氧化物复合薄膜的方法
KR101518768B1 (ko) * 2013-08-30 2015-05-11 주식회사 위스코하이텍 산화가 용이한 금속분말의 표면처리방법 및 장치
JP6376574B2 (ja) * 2014-08-05 2018-08-22 インテル・コーポレーション 触媒酸化物の形成によって生成されたマイクロ電子デバイス分離を含む非プレーナトランジスタ、システム、および非プレーナトランジスタを製造する方法
WO2016031004A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置の製造方法、半導体装置
EP3314638A4 (de) * 2015-06-27 2019-05-29 Intel Corporation Mehrhöhen-finfet-vorrichtung durch selektive oxidation
CN107851664A (zh) * 2015-09-25 2018-03-27 英特尔公司 用于控制晶体管子鳍状物漏电的技术
EP3965084A1 (de) 2017-03-07 2022-03-09 Ecolab USA Inc. Überwachungsmodule für handhygienespender
US10529219B2 (en) 2017-11-10 2020-01-07 Ecolab Usa Inc. Hand hygiene compliance monitoring
EP3900307A1 (de) 2018-12-20 2021-10-27 Ecolab USA, Inc. Bidirektionale netzwerkkommunikation mit adaptiver route
CN114038932A (zh) * 2021-10-09 2022-02-11 上海大学 一种背部含有氧化硅-氮化钛双层接触结构的单晶硅太阳能电池及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024905B1 (de) 1979-08-25 1985-01-16 Zaidan Hojin Handotai Kenkyu Shinkokai Feldeffekttransistor mit isoliertem Gate
US4526629A (en) * 1984-05-15 1985-07-02 International Business Machines Corporation Catalytic oxidation of solid materials
US4684541A (en) * 1986-06-11 1987-08-04 Regents Of The University Of Minnesota Samarium-promoted oxidation of silicon and gallium arsenide surfaces
US4782302A (en) * 1986-10-31 1988-11-01 The United States Of America As Represented By The United States Department Of Energy Detector and energy analyzer for energetic-hydrogen in beams and plasmas
US4806505A (en) * 1987-10-30 1989-02-21 Regents Of The University Of Minnesota Samarium- and ytterbium-promoted oxidation of silicon and gallium arsenide surfaces
JPH04218959A (ja) * 1990-10-18 1992-08-10 Mitsubishi Electric Corp 半導体装置およびその制御方法
TW232079B (de) * 1992-03-17 1994-10-11 Wisconsin Alumni Res Found
US5622880A (en) 1994-08-18 1997-04-22 Sun Microsystems, Inc. Method of making a low power, high performance junction transistor
US5656827A (en) * 1995-05-30 1997-08-12 Vanderbilt University Chemical sensor utilizing a chemically sensitive electrode in combination with thin diamond layers

Also Published As

Publication number Publication date
EP0757379A1 (de) 1997-02-05
KR970013100A (ko) 1997-03-29
DE69628704D1 (de) 2003-07-24
TW305058B (de) 1997-05-11
JP2937817B2 (ja) 1999-08-23
US6221788B1 (en) 2001-04-24
EP0757379B1 (de) 2003-06-18
KR100202003B1 (ko) 1999-06-15
SG49343A1 (en) 1998-05-18
JPH0945679A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE19646927C2 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE3311635C2 (de)
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10021871A1 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements mit einer Barriereschicht
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE10219123A1 (de) Verfahren zur Strukturierung keramischer Schichten
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE3036960A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE10207130B4 (de) Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KOBAYASHI, HIKARU, KYOTO, KYOTO, JP

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP