DE69631233T2 - Verfahren zur Herstellung eines Halbleitersubstrats - Google Patents

Verfahren zur Herstellung eines Halbleitersubstrats Download PDF

Info

Publication number
DE69631233T2
DE69631233T2 DE69631233T DE69631233T DE69631233T2 DE 69631233 T2 DE69631233 T2 DE 69631233T2 DE 69631233 T DE69631233 T DE 69631233T DE 69631233 T DE69631233 T DE 69631233T DE 69631233 T2 DE69631233 T2 DE 69631233T2
Authority
DE
Germany
Prior art keywords
layer
silicon
porous
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69631233T
Other languages
English (en)
Other versions
DE69631233D1 (de
Inventor
Nobuhiko Ohta-ku Sato
Takao Ohta-ku Yonehara
Kiyofumi Ohta-ku Sakaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69631233D1 publication Critical patent/DE69631233D1/de
Application granted granted Critical
Publication of DE69631233T2 publication Critical patent/DE69631233T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Halbleitersubstrat und ein Verfahren zur dessen Herstellung. Im Einzelnen betrifft die Erfindung die dielektrische Isolation oder ein Herstellungsverfahren eines einkristallinen Halbleiters auf einem Isolator und eines einkristallinen Verbindungshalbleiters auf einem Siliziumsubstrat, und sie betrifft ferner ein Herstellungsverfahren für ein Halbleitersubstrat, das für eine elektronische Vorrichtung oder eine in einer einkristallinen Halbleiterschicht ausgebildeten integrierten Schaltung geeignet ist.
  • Stand der Technik
  • Die Ausbildung einer einkristallinen Siliziumhalbleiterschicht auf einem Isolator ist weithin als "Silicon-on-Insulator"-Technik (SOI – Silizium auf Isolator) bekannt und wurde umfangreich erforscht, da eine die SOI-Technik verwendende Vorrichtung eine Anzahl vorteilhafter Punkte aufweist, die durch ein Massivsiliziumsubstrat nicht erzielt werden können, das eine normale integrierte Siliziumschaltung ausbildet. Im Einzelnen können beispielsweise die nachstehend aufgeführten vorteilhaften Punkte durch Verwendung der SOI-Technik erzielt werden:
    • 1. Die dielektrische Isolation ist einfach und eine hohe Integrationsdichte ist möglich;
    • 2. Der Strahlungswiderstand ist ausgezeichnet;
    • 3. Schwebende Kapazitäten werden reduziert, und es wird eine hohe Geschwindigkeit ermöglicht;
    • 4. Die Wannenverarbeitung kann weggelassen werden;
    • 5. Ein Durchzünden kann verhindert werden;
    • 6. Durch Schichtdickenreduktion wird ein vollständig verarmter (FD) Feldeffekttransistor erzielt.
  • Dies wird beispielsweise in der Literatur in der Spezialausgabe: "Single Crystal Silicon on non Single Crystal Insulators"; herausgegeben von G. W. Cullen, Journal of Crystal Growth, Band 63 (3), Seiten 429–590 (1983), im Einzelnen beschrieben.
  • Über die letzten Jahre wurde zudem das SOI allgemein als ein Substrat beschrieben, das die Beschleunigung eines MOSFET und eine geringe Leistungsaufnahme verwirklicht (IEEE SOI Conference 1994). Da ein Element an seinem unteren Teil eine isolierende Schicht aufweist, wenn die SOI-Struktur verwendet wird, kann ein Elementtrennungsvorgang im Vergleich zur Ausbildung eines Elements auf einem Massivsiliziumwafer vereinfacht werden, sodass die Vorrichtungsverarbeitung verkürzt wird. Im Einzelnen wird insgesamt zusätzlich zu dem Ergebnis einer höheren Leistungsfähigkeit eine Reduktion der Waferkosten und der Verarbeitungskosten im Vergleich zu einem MOSFET oder einer integrierten Schaltung auf Massivsilizium erwartet.
  • Insbesondere von dem vollständig verarmten (FD) MOSFET erwartet man eine hohe Geschwindigkeit und eine geringere Leistungsaufnahme durch eine Verbesserung bei der Ansteuerungswirkung. Im Allgemeinen ist die Schwellenwertspannung (VTH) eines MOSFET durch die Verunreinigungskonzentration beim Kanalabschnitt bestimmt. Im Falle des den SOI verwendenden FD-MOSFET unterliegt andererseits eine Verarmungsschicht außerdem dem Einfluss der Schichtdicke des SOI. Somit gab es ein starkes Erfordernis nach Homogenität der SOI-Dicken zur Erzeugung der hoch integrierten Schaltungen mit hoher Ausbeute.
  • Andererseits weist eine Vorrichtung auf einem Verbindungshalbleiter eine hohe Leistungsfähigkeit wie etwa eine hohe Geschwindigkeit und Lumineszenz auf, was durch Silizium nicht erzielt werden kann. Derzeit wird eine derartige Vorrichtung normalerweise in einer auf einem Verbindungshalbleitersubstrat wie etwa einem Galliumarsenidsubstrat aufgewachsenen Epitaxieschicht ausgebildet. Es gibt jedoch das Problem, das das Verbindungshalbleitersubstrat teuer ist, während es eine geringe mechanische Festigkeit aufweist, sodass es schwierig ist, einen großflächigen Wafer herzustellen.
  • Unter diesen Umständen wurde der Versuch unternommen, ein heteroepitaktisches Wachstum eines Verbindungshalbleiters auf einem Siliziumwafer zu erzielen, der kostengünstig ist und eine hohe mechanische Festigkeit aufweist, sodass ein großflächiger Wafer hergestellt werden kann.
  • Im Hinblick auf SOI waren die Untersuchungen zur Ausbildung der SOI-Substrate seit den 1970ern aktiv. Am Anfang wurden die Untersuchungen in Verbindung mit dem SOS-Verfahren (Saphir auf Silizium), wobei das heteroepitaktische Wachstum von einkristallinen Silizium auf einem Saphirsubstrat als Isolator erzielt wird, dem FIPOS-Verfahren (vollständige Isolation durch porös oxidiertes Silizium), wobei die SOI-Struktur durch auf die Oxidation von porösem Silizium basierender dielektrischer Isolation ausgebildet wird, sowie dem Sauerstoffionenimplantationsverfahren mit Erfolg durchgeführt.
  • Bei dem FIPOS-Verfahren wird eine n-Siliziumschicht auf eine Oberfläche eines p-Siliziumeinkristallsubstrats in Inselform durch Protonionenimplantation (Imai und Mitarbeiter, Journal of Crystal Growth, Band 63, Seite 547 (1983)) oder durch epitaktisches Wachstum und Strukturierung ausgebildet, wonach lediglich das p-Siliziumsubstrat porös verbleibt, sodass die Siliziuminsel von der Oberfläche mittels eines Anodisierungsverfahrens in einer HF-Lösung umgeben wird, und danach wird die n-Siliziuminsel durch beschleunigte Oxidation dielektrisch isoliert. Bei diesem Verfahren gibt es das Problem, dass der isolierte Siliziumbereich im Voraus zur Vorrichtungsverarbeitung bestimmt wird, sodass der Freiheitsgrad beim Vorrichtungsentwurf begrenzt ist.
  • Das Sauerstoffionenimplantationsverfahren ist ein SIMOX genanntes Verfahren, das zuerst von K. Izumi berichtet wurde. Nach der Implantation von etwa 1017 bis 1018 Sauerstoffionen cm–2 in einen Siliziumwafer wird der ionenimplantierte Siliziumwafer bei einer hohen Temperatur von etwa 1.320°C in einer Argon-/Sauerstoffatmosphäre ausgeheilt. Als Folge verbinden sich bezüglich einer der Eindringtiefe (Rp) der Ionenimplantation entsprechenden Tiefe implantierte Sauerstoffionen mit Silizium, sodass eine Siliziumoxidschicht ausgebildet wird. Bei dieser Gelegenheit wird eine Siliziumschicht, die an einem oberen Abschnitt der Siliziumoxidschicht auf Grund der Sauerstoffionenimplantation amorph wurde, außerdem rekristallisiert, sodass sie zu einer einkristallinen Siliziumschicht wird. Gemäß dem Stand der Technik befanden sich eine Menge Defekte in der Siliziumschicht auf der Oberfläche, genauer etwa 105/cm2. Andererseits wurden durch eine Einstellung der Implantationsmenge von Sauerstoff auf etwa 4 × 1017/cm2 die Defekte erfolgreich auf etwa 102/cm2 reduziert. Da jedoch die Bereiche in der Implantationsenergie und der Implantationsmenge zur Aufrechterhaltung der Qualität der Siliziumoxidschicht der Kristalleigenschaft der Oberflächensiliziumschicht und dergleichen so schmal sind, dass die Dicken der Oberflächensiliziumschicht und der vergrabenen Siliziumoxidschicht (BOX: Buried Oxide – vergrabenes Oxid) auf bestimmte Werte begrenzt waren. Um eine gewünschte Dicke der Oberflächensiliziumschicht zu erzielen, war es notwendig, eine Opferoxidierung und ein epitaktisches Wachstum durchzuführen. Dabei entsteht das Problem, dass die Dickenhomogenität verschlechtert wird, da eine durch diese Vorgänge verursachte Degradation über die Dickenverteilung überlagert wird.
  • Es wurde berichtet, dass ein Ausbildungsfehlbereich von Siliziumoxid in der BOX-Schicht existiert, der Röhre genannt wird. Als eine Ursache dafür werden Fremdpartikel bei der Implantation wie etwa Staub angesehen. In dem Abschnitt, in dem die Röhre vorliegt, wird die Verschlechterung der Vorrichtungseigenschaft auf Grund eines Lecks zwischen der aktiven Schicht und des Trägersubstrats erzeugt.
  • Da ferner die Ionenimplantation in dem SIMOX bezüglich der Implantationsmenge im Vergleich zu der Ionenimplantation bei einem gewöhnlichen Halbleitervorgang groß ist, ist die Implantationszeit lange, selbst nachdem das exklusiv zu diesem Zweck zu verwendende Gerät entwickelt wurde. Die Ionenimplantation wird durch einen Rasterabtastvorgang mit einem Ionenstrahl einer gegebenen Strommenge durchgeführt, oder indem der Strahl erweitert wird, sodass der Zuwachs bei der Implantationszeit als Folge des Flächenzuwachses des Wafers vorhergesagt wird. Zudem wurde bei der Hochtemperaturwärmebehandlung des großflächigen Wafers herausgestellt, dass das Problem des Auftretens eines Schlupfs auf Grund der Temperaturverteilung in dem Wafer ernster wird. Bei dem SIMOX ist die Wärmebehandlung bei hoher Temperatur wesentlich, d. h. bei 1.320°C, was normalerweise nicht bei einem Siliziumhalbleitervorgang verwendet wird, sodass es zu bedenken gab, dass dieses Problem inklusive der Geräteentwicklung bedeutender wird.
  • Andererseits wurde abgesehen von dem vorstehend angeführten bekannten SOI-Ausbildungsverfahren in jüngster Zeit einem Verfahren Aufmerksamkeit gewidmet, bei dem die SOI-Struktur durch Anhaften eines Siliziumeinkristallsubstrats an einem wärmeoxidierten Siliziumeinkristallsubstrat durch Wärmebehandlung oder unter Verwendung von Haftmitteln ausgebildet wird. Bei diesem Verfahren ist es nötig, eine aktive Schicht für die Vorrichtung in einer homogenen Schicht auszubilden. Im Einzelnen ist es nötig, ein Siliziumeinkristallsubstrat mit einer Dicke von hunderten von Mikrometern in eine Schicht von mehreren Mikrometern oder weniger auszubilden. Gemäß nachstehender Beschreibung gibt es drei Verfahrensarten zur Dickenreduktion:
    • 1. Dickenreduktion durch Polieren;
    • 2. Dickenreduktion durch lokales Plasmaätzen;
    • 3. Dickreduktion durch selektives Ätzen.
  • Bei einem Poliervorgang gemäß Nummer 1 ist eine homogene Dickenreduktion schwierig. Insbesondere bei einer Dickenreduktion in den Submikrometerbereich belaufen sich die Irregularitäten auf einige 10%, sodass die Homogenisierung ein großes Problem darstellt. Falls die Wafergröße weiter auf geweitet wird, erhöht sich die Schwierigkeit entsprechend.
  • Bei dem Verfahren gemäß Ziffer 2 wird nach einer Reduktion der Dicke auf etwa 1 bis 3 μm durch den Poliervorgang gemäß Ziffer 1 die Dickenverteilung an vielen Stellen gemessen. Danach wird durch Plasmaabtastung unter Verwendung von SF6 mit einem Durchmesser von mehreren Millimetern auf der Grundlage der Dickenverteilung ein Ätzvorgang durchgeführt, während die Dickenverteilung korrigiert wird, sodass die Dicke auf einen gegebenen Wert korrigiert wird. Bei dem vorliegenden Verfahren wurde berichtet, dass die Dickenverteilung innerhalb eines Bereichs von etwa ±10 nm liegen kann. Falls jedoch Fremdkörper (Teilchen) auf dem Substrat beim Plasmaätzvorgang existieren, wirken die Fremdkörper als Ätzmaske, sodass Vorsprünge auf dem Substrat ausgebildet werden.
  • Da die Oberfläche unmittelbar nach dem Ätzvorgang rau ist, ist ein Kontaktpoliervorgang nach Abschluss des Plasmaätzvorgangs nötig. Das Polierausmaß wird auf der Grundlage des Zeitmanagements gesteuert, und somit wurden die Steuerung der Endschichtdicke und die Verschlechterung der Schichtdickenverteilung auf Grund des Poliervorgangs hervorgehoben. Zudem reiben bei dem Poliervorgang Poliermittel wie etwa gallertartiges Siliziumdioxid direkt die Oberfläche, die als Aktivschicht wirkt, sodass es Bedenken über die Ausbildung einer Bruchschicht auf Grund des Poliervorgangs und der Einführung einer Verarbeitungsstörung gab. Falls zudem die Fläche des Wafers um ein großes Ausmaß erhöht wird, gibt es Bedenken über eine extreme Reduktion des Durchsatzes, falls die Plasmaätzzeit proportional zum Zuwachs der Waferfläche erhöht wird.
  • Bei dem Verfahren gemäß Ziffer 3 wird eine zum selektiven Ätzen befähigte Schichtstruktur im Voraus bei einem auszubildenden Substrat in eine Schicht ausgebildet. Es werden beispielsweise eine p+-Siliziumdünnschicht mit Bor in einer Konzentration von nicht weniger als 1019/cm3 sowie eine p–-Siliziumdünnschicht auf einem p–-Substrat unter Verwendung beispielsweise eines Epitaxiewachstumsverfahrens aufgebildet, um ein erstes Substrat auszubilden. Das erste Substrat wird mit einem zweiten Substrat über eine isolierende Schicht wie etwa eine Oxidschicht verbunden, und dann wird die Unterseite des ersten Substrats im Voraus geschliffen oder poliert, um die Dicke zu reduzieren. Danach wird die p+-Schicht durch den selektiven Ätzvorgang der p–-Schicht freigelegt, und die p–-Schicht wird ferner durch das selektive Ätzen der p+-Schicht freigelegt, sodass die SOI-Struktur erzielt wird. Dieses Verfahren wird bei dem Bericht von Maszara detailliert angegeben.
  • Obwohl der selektive Ätzvorgang als effektiv für die homogene Dickenreduktion gilt, weist er die nachstehend aufgeführten Probleme auf:
  • Das Verhältnis bei dem selektiven Ätzvorgang beträgt höchstens 102, was nicht ausreichend ist.
  • Da die Oberflächeneigenschaften nach dem Ätzvorgang schlecht sind, ist der Kontaktpoliervorgang nach dem Ätzvorgang erforderlich. Als Ergebnis daraus wird jedoch die Schichtdicke reduziert, und die Dickenhomogenität neigt zu einer Verschlechterung. Obwohl das Polierausmaß zeitbasiert verwaltet wird, da die Streuung der Poliergeschwindigkeit groß ist, ist insbesondere die Steuerung des Polierausmaßes schwierig. Somit wird insbesondere die Ausbildung einer extrem dünnen SOI-Schicht von beispielsweise 100 nm zu einem Problem.
  • Die kristalline Eigenschaft ist schlecht, weil Ionenimplantation, Epitaxiewachstum, oder heteroepitaktisches Wachstum auf der mit hoher Konzentration Bor-dotierten Siliziumschicht verwendet wird.
  • Die Oberflächeneigenschaft einer damit zu verbindenden Oberfläche ist einem normalen Siliziumwafer unterlegen (C. Harendt, et. al., Journal of Electronic Material, Band 20, Seite 267 (1991), H. Baumgart, et. al., Extended Abstract of ECS, 1st International Symposium of Wafer Bonding, Seiten 733 (1991), C. E. Hunt, Extended Abstract of ECS, 1st International Symposium of Wafer Bonding, Seiten 696 (1991)). Zudem hängt die Selektivität des selektiven Ätzvorgangs in großem Ausmaße von einer Differenz der Dotierstoffkonzentration von beispielsweise Bor und der Profilschärfe in der Tiefenrichtung ab. Falls demzufolge der Hochtemperaturverbindungsausheilvorgang zum Erhöhen der Verbindungsstärke oder das Hochtemperaturepitaxiewachstum zum Verbessern der Kristalleigenschaften durchgeführt wird, dehnt sich die Tiefenrichtungsverteilung der Dotierstoffkonzentration aus, sodass die Ätzselektivität verschlechtert wird. Dies bedeutet, dass es schwierig ist, sowohl das Verhältnis des selektiven Ätzens als auch die Kristalleigenschaften oder die Verbindungsstärke zu verbessern.
  • In jüngster Zeit berichteten Yonehara und seine Mitarbeiter in Anbetracht der vorstehend aufgeführten Probleme einen Verbindungsvorgang bei einem SOI, der eine ausgezeichnete Dickenhomogenität und Kristalleigenschaften zeigt, und der eine Chargenverarbeitung erlaubt. Es folgt eine kurze Beschreibung unter Verwendung der 6A bis 6E. Bei diesem Verfahren wird eine auf einem Siliziumsubstrat 61 ausgebildete poröse Schicht 62 als Material für den selektiven Ätzvorgang verwendet (6A). Nach dem epitaktischen Wachsen einer nicht porösen einkristallinen Siliziumschicht 63 auf der porösen Schicht 62 (6B), wird der Dreischichtenverbund mit einem Stützsubstrat 64 über die oxidierte Siliziumschicht 63 verbunden (6C). Das Siliziumsubstrat 61 wird durch einen Abschleifvorgang oder dergleichen von der Unterseite in der Dicke reduziert, sodass das poröse Silizium 62 über das gesamte Substrat freigelegt wird (6D). Das freigelegte poröse Silizium 62 wird durch einen Ätzvorgang unter Verwendung einer selektiven Ätzflüssigkeit wie etwa KOH oder HF + H2O2 entfernt (6E). Da zu diesem Zeitpunkt das Verhältnis des selektiven Ätzens von porösem Silizium in Relation zu massiven Silizium (nicht poröses einkristallines Silizium) auf den Maximalwert eingestellt werden kann, d. h. 100.000-fach, kann die auf der porösen Schicht im Voraus aufgewachsene nicht poröse einkristalline Siliziumschicht auf dem Stützsubstrat verbleiben, ohne kaum in der Dicke reduziert zu werden, sodass das SOI-Substrat ausgebildet wird. Demzufolge wird die Dickenhomogenität des SOI im Wesentlichen während des Epitaxiewachstums bestimmt. Da bei der normalen Halbleiterverarbeitung verwendetes CVD-Gerät für das Epitaxiewachstum verwendet werden kann, wird gemäß dem Bericht von Sato und seinen Mitarbeitern die Dickenhomogenität beispielsweise innerhalb des Bereichs von 100 nm ± 2% verwirklicht. Zudem ist die Kristalleigenschaft der epitaktischen Siliziumschicht ebenfalls ausgezeichnet und wurde zu 3,5 × 102/cm2 berichtet.
  • Da bei einem bekannten Verfahren die Selektivität des Ätzvorgangs von der Differenz bei der Dotierstoffkonzentration und dem Tiefenrichtungsprofil abhängt, ist die Temperatur der Wärmebehandlung (Verbindungsvorgang, Epitaxiewachstumsvorgang, Oxidationsvorgang oder dergleichen), welche die Konzentrationsverteilung ausdehnt, auf ungefähr nicht höher als 800°C stark beschränkt. Da die Strukturdifferenz zwischen porös und massiv die Ätzgeschwindigkeit bestimmt, ist andererseits bei dem Ätzvorgang des vorliegenden Verfahrens die Beschränkung bei der Wärmebehandlungstemperatur gering. Es wurde berichtet, dass eine Wärmebehandlung bei etwa 1.180°C möglich ist. Es ist beispielsweise bekannt, dass die Wärmebehandlung nach dem Verbindungsvorgang die Verbindungsstärke zwischen den Wafern verbessert, und die Anzahl und Größe von an der verbundenen Schnittstelle erzeugten Lücken reduziert. Zudem beeinflussen bei einem Ätzvorgang auf der Grundlage einer derartigen Strukturdifferenz die Teilchen nicht die Dickenhomogenität, selbst wenn sie auf porösem Silizium anhaften.
  • Andererseits wird im Allgemeinen auf einem lichtdurchlässigen Substrat, typischerweise Glas, die abgeschiedene dünne Siliziumschicht lediglich amorph oder bestenfalls polykristallin, wobei Unordnung in der Kristallstruktur des Substrats wiedergegeben wird, sodass keine Hochleistungsvorrichtung erzeugt werden kann. Dies liegt an der amorphen Kristallstruktur des Substrats, und es kann somit keine ausgezeichnete Einkristallschicht erzielt werden, selbst durch einfaches Abscheiden der Siliziumschicht.
  • Das durch einen Verbindungsvorgang erhaltene Halbleitersubstrat erfordert jedoch normalerweise zwei Wafer, von denen einer zum größten Teil durch einen Poliervorgang, einen Ätzvorgang oder dergleichen verschwendend entfernt wird, sodass die endlichen Rohstoffe der Erde vergeudet werden.
  • Folglich weist bei dem bekannten Verfahren die SOI-Verbindung verschiedene Probleme hinsichtlich der Steuerbarkeit, der Homogenität und der Wirtschaftlichkeit auf.
  • Gemäß der Druckschrift JP-A-7-045441 wird ein Verfahren zur Wiederverwendung des ersten Substrates vorgeschlagen, das bei einem derartigen Verbindungsverfahren verschwendet wird.
  • Bei diesem Verfahren wird bei dem vorstehend beschriebenen Verbindungsvorgang sowie dem Rückätzverfahren unter Verwendung des porösen Siliziums an Stelle des Schrittes zum Reduzieren der Dicke des ersten Substrats durch Schleifen, Ätzen oder dergleichen von der Unterseite zur Freilegung des porösen Siliziums das nachstehend beschriebene Verfahren verwendet. Dies wird unter Bezugnahme auf die 7A bis 7E beschrieben.
  • Nach der Ausbildung einer porösen Oberflächenschicht 72 eines Siliziumsubstrats 71 (7A) wird eine einkristalline Siliziumschicht 73 darauf ausgebildet (7B). Sodann wird die einkristalline Siliziumschicht 73 zusammen mit dem Siliziumsubstrat 71 über eine isolierende Zwischenschicht mit einer Hauptoberfläche eines weiteren Siliziumsubstrats 74 verbunden, das als Stützsubstrat dient (7C). Danach werden die verbundenen Wafer an der porösen Schicht 72 getrennt, und die auf der Oberfläche an der Seite des Siliziumsubstrats 74 freigelegte poröse Siliziumschicht 72 wird selektiv entfernt, sodass ein SOI-Substrat ausgebildet wird. Zur Durchführung der Trennung der verbundenen Wafer wird beispielsweise eines der nachstehend aufgeführten Verfahren ausgewählt, und zwar dass eine Zugkraft oder Druck in ausreichendem Maße in senkrechter Richtung relativ zu der gleichen Ebene und homogen über der gleichen Ebene aufgebracht wird; dass Wellenenergie wie etwa eine Ultraschallwelle aufgebracht wird; dass die poröse Schicht an den Waferendoberflächen freigelegt wird, das poröse Silizium zu einem gewissen Ausmaß geätzt wird und eine Rasierklinge oder dergleichen eingesetzt wird; dass die poröse Schicht an den Waferendoberflächen freigelegt wird, und eine Flüssigkeit wie etwa Wasser in das poröse Silizium imprägniert wird, und die gesamten verbundenen Wafer erwärmt oder abgekühlt werden, sodass sich die Flüssigkeit ausdehnt. Alternativ kann der Trennvorgang durch Anlegen der Kraft an das Siliziumsubstrat 71 parallel zu dem Stützsubstrat 74 durchgeführt werden.
  • Jedes dieser Verfahren basiert auf der Tatsache, dass obwohl die mechanische Festigkeit der porösen Siliziumschicht 72 in Abhängigkeit von der Porosität schwankt, angenommen wird, dass sie sehr viel schwächer als die von massivem Silizium ist. Falls beispielsweise die Porosität 50% beträgt, kann die mechanische Festigkeit auf die Hälfte des Massivkristalls angenommen werden. Wenn im Einzelnen eine Druck-, Zug- oder Scherkraft auf die verbundenen Wafer angelegt wird, reißt die poröse Siliziumschicht als erste. Wenn die Porosität erhöht wird, kann die poröse Schicht mit einer schwächeren Kraft zerrissen werden.
  • Falls jedoch die Porosität von porösem Silizium erhöht wird, ist es möglich, dass eine Störung in Bezug auf die erhöhte Gitterkonstante auf Grund des Verhältnisses von Massivsilizium eingeführt wird, sodass eine Verwindung des Wafers erhöht wird. Folglich können die nachstehend beschriebenen Probleme auftreten, das heißt die Anzahl von Leerstellenverbindungsfehlerbereichen, die Lücken genannt werden, wird beim Verbinden erhöht, die Kristallfehlerdichte wird erhöht, und im schlimmsten Falle werden Brüche in die Epitaxieschicht eingeführt, und Versatzlinien werden am Rand des Wafers auf Grund des Einflusses von thermischen Störungen während des Epitaxiewachstums eingeführt.
  • Beim Anlegen der Kraft in vertikaler oder horizontaler Richtung in Relation zu der Oberfläche des Wafers, kann der Wafer einer elastischen Deformation in Abhängigkeit von der Art der Unterstützung des Wafers unterworfen sein, sodass die Kraft entflieht und somit nicht effektiv an die poröse Schicht angelegt wird, da das Halbleitersubstrat nicht völlig steif sondern ein elastischer Körper ist. Wenn etwas in der Art einer Rasierklinge von der Waferendoberfläche eingesetzt wird, kann in ähnlicher Weise die Ausbeute verringert sein, falls nicht die Rasierklinge äußerst dünn und sehr steif ist.
  • Falls zudem die Verbindungsstärke an der Verbindungsschnittstelle schwächer im Vergleich zu der Festigkeit der porösen Siliziumschicht ist, oder falls schwache Abschnitte lokal existieren, können die beiden Wafer an der verbundenen Schnittstelle getrennt werden, sodass die anfängliche Aufgabe nicht erzielt werden kann.
  • Da zudem bei jedem der Verfahren die Position nicht festgelegt ist, wo die Trennung in der porösen Schicht auftritt, wird die epitaktische Siliziumschicht zunächst mehr oder weniger an einem Abschnitt geätzt, wo die poröse Schicht dünn bleibt, als an einem Abschnitt, wo die poröse Schicht dick bleibt, falls das Verhältnis der Ätzgeschwindigkeit zwischen dem porösen Silizium und dem Massivsilizium nicht ausreichend ist. Somit kann die Dickenhomogenität der SOI-Schicht verschlechtert sein. Insbesondere, wenn die Enddicke der SOI-Schicht auf etwa 100 nm reduziert wird, wird die Dickenhomogenität verschlechtert, sodass ein Problem auftreten kann, wenn ein Element ausgebildet wird, wie etwa der völlig verarmte MOSFET, dessen Schwellenwertspannung empfindlich gegenüber der Schichtdicke ist.
  • Die Druckschrift JP-A-5-211128 (die der US-Patentschrift Nr. 5,374,564 entspricht) offenbart ein Verfahren zur Herstellung von SOI. Bei diesem Verfahren werden Wasserstoffionen unmittelbar in ein einkristallines Siliziumsubstrat implantiert, woraufhin das einkristalline Siliziumsubstrat und ein Stützsubstrat zusammen verbunden werden. Schließlich wird das einkristalline Siliziumsubstrat an einer Schicht getrennt, wo Wasserstoffionen implantiert sind, sodass das SOI ausgebildet wird. Da bei diesem Verfahren Wasserstoffionen unmittelbar in das einkristalline Siliziumsubstrat implantiert werden, das sodann an der ionenimplantierten Schicht getrennt wird, ist die Ebenheit der SOI-Schicht nicht gut. Ferner wird die Dicke der SOI-Schicht durch den Bereich der Vorsprünge bestimmt, sodass die Freiheitsgrade bei der Dicke gering sind. Außerdem ist es nötig, eine Implantationsbedingung auszuwählen, welche sowohl die Schichtdicke als auch den Trennvorgang befriedigt, was Schwierigkeiten bei der Steuerung erzeugt. Falls zudem das Ziel der Erhalt einer dünnen Schicht ist, dessen Dicke nicht durch die Ionenimplantation bestimmt werden kann, ist es nötig, einen Vorgang zur Reduktion der Dicke wie etwa Schleifen und Ätzen auszuführen, welcher nicht selektiv ist, sodass die Gefahr der Verschlechterung der Dickenhomogenität existiert.
  • Die Druckschrift EP-0618624 offenbart eine Lichtemissionsvorrichtung und ein Verfahren zu dessen Herstellung, welches einen Porositätsausbildungsschritt umfasst, der auf einem Siliziumsubstrat ausgeführt wird, in dem Bereiche relativ hoher Porosität und relativ geringer Porosität ausgebildet sein können. Der Bereich oder die Bereiche von relativ hoher Porosität werden an der Oberfläche des Siliziumsubstrats ausgebildet.
  • Die Veröffentlichung "Patent Abstracts of Japan, Band 95, Nr. 6, 31. Juli 1995" offenbart die Herstellung einer porösen Siliziumschicht durch Anodisierung, gefolgt von einer Ionenimplantation mit Wasserstoffionen.
  • In Anbetracht der vorstehenden Beschreibung wurde nach einem Verfahren verlangt, das mit hoher Reproduzierbarkeit ein SOI-Substrat herstellen kann, das eine hohe Qualität aufweist, und dessen SOI-Schicht eine ausgezeichnete Flachheit aufweist, und das gleichzeitig Ressourcen sparend durch Waferwiederverwertung arbeitet.
  • Andererseits wird im Allgemeinen auf einem lichtdurchlässigen Substrat, typischerweise Glas, die abgeschiedene dünne Siliziumschicht lediglich amorph oder bestenfalls polykristallin, was eine Unordnung bei der Kristallstruktur des Substrats reflektiert, sodass keine hochleistungsfähige Vorrichtung hergestellt werden kann. Dies liegt an der amorphen Kristallstruktur des Substrats, und es kann somit keine ausgezeichnete einkristalline Schicht selbst durch eine einfache Abscheidung der Siliziumschicht erzielt werden.
  • Das lichtdurchlässige Substrat ist wichtig für die Bildung eines Kontaktsensors als Lichtempfangselement oder einer Flüssigkristallbildanzeigevorrichtung der Projektionsbauart. Um eine weitere Verdichtung zur erzielen, ist zudem eine Hochauflösung und eine weitere Verfeinerung der Bildelemente des Sensors oder der Anzeigevorrichtung sowie ein hochleistungsstarkes Ansteuerungselement erforderlich. Folglich ist es nötig, ein Element auf dem lichtdurchlässigen Substrat unter Verwendung der einkristallinen Schicht mit ausgezeichneten Kristalleigenschaften zu erzeugen.
  • Wenn zudem die einkristalline Schicht verwendet wird, kann eine Größenreduktion sowie eine Beschleunigung des Chips erzielt werden, indem eine Peripherieschaltung zur Ansteuerung der Bildelemente und eine Bildverarbeitungsschaltung in dasselbe Substrat mit den Bildelementen eingebaut werden.
  • Im Einzelnen ist es im Falle von amorphem Silizium oder polykristallinem Silizium auf Grund deren fehlerhafter Kristallstruktur schwierig, das Ansteuerungselement mit einer Leistungsfähigkeit herzustellen, die erforderlich ist oder in Zukunft erforderlich sein wird.
  • Andererseits ist zur Herstellung der Vorrichtung des Verbindungshalbleiters das Substrat des Verbindungshalbleiters wesentlich. Das Verbindungshalbleitersubstrat ist jedoch teuer und es ist außerdem sehr schwierig, die Fläche in großem Ausmaße zu erhöhen.
  • Es wurde zudem ein Versuch unternommen, das Epitaxiewachstum des Verbindungshalbleiters wie etwa Galliumarsenid auf dem Siliziumsubstrat zu erzielen. Auf Grund des Unterschieds bei der Gitterkonstanten oder des Wärmeausdehnungskoeffizienten weist jedoch die gewachsene Schicht schlechte Kristalleigenschaften auf und kann somit nur sehr schwer auf die Vorrichtung angewendet werden.
  • Es wurde weiterhin ein Versuch unternommen, das Epitaxiewachstum des Verbindungshalbleiters auf porösem Silizium zur Reduktion der Gitterfehlanpassung zu erzielen. Auf Grund einer geringen Wärmestabilität und einer Alterungsverschlechterung des porösen Siliziums sind jedoch die Stabilität und die Zuverlässigkeit als Substrat während oder nach der Herstellung der Vorrichtung schlecht. Es gibt jedoch das Problem, dass das Verbindungshalbleitersubstrat teuer ist und eine geringe mechanische Festigkeit aufweist, sodass ein großflächiger Wafer schwer herzustellen ist.
  • In Anbetracht der vorstehenden Beschreibung wurde ein Versuch unternommen, ein heteroepitaktisches Wachstum des Verbindungshalbleiters auf dem Siliziumwafer zu erzielen, der kostengünstig ist und eine hohe mechanische Festigkeit aufweist, sodass ein großflächiger Wafer hergestellt werden kann.
  • Weiterhin wurde in jüngster Zeit porösem Silizium auch als leuchtendes Material zur Photolumineszenz, Elektrolumineszenz oder dergleichen Aufmerksamkeit geschenkt, und viele Forschungsberichte wurden dazu erstellt. Im Allgemeinen hängt die Struktur von porösem Silizium stark schwankend von der Art (p, n) und der Konzentration der in Silizium enthaltenen Dotierstoffe ab. Wenn die p-Dotierstoffe dotiert werden, wird die Struktur von porösem Silizium grob in zwei Arten unterteilt, abhängig davon, ob die Dotierstoffkonzentration nicht weniger als 1018/cm3 oder nicht mehr als 1017/cm3 beträgt. Im ersten Fall sind die Porenwände relativ dick, das bedeutet, von einigen Nanometern bis einigen 10 Nanometern, wobei die Porendichte etwa 1011/cm2 beträgt und die Porosität relativ gering ist. Es ist jedoch sehr schwierig, dass dieses poröse Silizium zur Lumineszenz dient. Andererseits kann im zweiten Fall im Vergleich zu dem ersten Fall ein poröses Silizium leicht ausgebildet werden, dessen Porenwände nicht mehr als einige Nanometer dick sind, deren Porendichte um eine Größenordnung größer ist, und deren Porosität 50% überschreitet. Die meisten leuchtenden Phänomene, wie etwa Photolumineszenz basieren hauptsächlich auf der Ausbildung von porösem Silizium unter Verwendung von letzterem als Startmaterial. Die mechanische Festigkeit ist jedoch entsprechend der Größe der Porosität gering. Da ferner die Gitterkonstantenabweichung in Relation zu massivem Silizium bis zu 10–3 (etwa 10–4 im ersten Fall) beträgt, gibt es das Problem, dass Fehler in großem Ausmaße in die epitaktische Siliziumschicht eingeführt werden, und zudem Risse darin entstehen, wenn eine einkristalline Siliziumschicht auf derartig porösem Silizium epitaktisch aufgewachsen wird. Andererseits wurde für die Verwendung der feinen porösen Struktur, die für ein Lumineszenzmaterial geeignet ist, als Lumineszenzelement gewünscht, dass die epitaktische Siliziumschicht auf porösem Silizium zur Bereitstellung eines Kontaktes für einen MOSFET oder dergleichen als Peripherieschaltung auf der epitaktischen Siliziumschicht ausgebildet wird.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleitersubstrat und ein Ausbildungsverfahren dafür bereitzustellen, welche die vorstehenden verschiedenen Probleme durch Überlagerung einer feineren porösen Struktur in einer porösen Schicht lösen können.
  • Als Ergebnis der fleißigen Bemühungen der vorliegenden Erfinder wurde die nachstehend beschriebene Erfindung erzielt.
  • Im Einzelnen ist ein erfindungsgemäßes Halbleitersubstrat gekennzeichnet durch eine poröse Siliziumschicht an einer Oberflächenschicht eines Siliziumsubstrats, sowie einer porösen Siliziumschicht mit großer Porosität, die in einem Bereich der vorstehenden beschriebenen porösen Siliziumschicht vorliegt, wobei der Bereich in einer spezifischen Tiefe von der Oberfläche der vorstehend angeführten porösen Siliziumschicht liegt. In dem Halbleitersubstrat kann ein nicht poröser Siliziumabschnitt auf der Oberfläche der porösen Siliziumschicht vorliegen, und eine Elektrode kann auf jeweiligen Oberflächen des Siliziumsubstrats und der nicht porösen Siliziumschicht ausgebildet sein, sodass das Halbleitersubstrat ein Lumineszenzelement bildet.
  • Gemäß einem erfindungsgemäßen Halbleitersubstrat kann beispielsweise eine Struktur leicht erzielt werden, wobei eine poröse Schicht mit einer feinen Struktur, die als Lumineszenzmaterial wirkt, in einer porösen Schicht mit einer hohen mechanischen Festigkeit sandwichartig umgeben ist, wie etwa auf einem p+-Siliziumsubstrat ausgebildetes poröses Silizium. Obwohl die poröse Schicht mit einer derartigen feinen Struktur sich von massivem Silizium in der Gitterkonstante unterscheidet, können Verspannungen entspannt und die Einführung von Rissen oder Fehlern unterdrückt werden, indem sie in der großen porösen Siliziumschicht mit einer Zwischengitterkonstanten sandwichartig angeordnet ist. Da die Lumineszenzschicht mit stabiler Struktur ausgebildet werden kann, ist es im Einzelnen nicht nur möglich, dass sie zur Ausbildung einer Peripherieschaltung oder Leiterbahnanordnung dient, sondern es ist außerdem möglich, dass ein Material mit ausgezeichneter Langzeitstabilität bereitgestellt wird.
  • Gemäß dem Halbleitersubstrat der Erfindung kann zudem eine äußerst dünne poröse Schicht entsprechend dem Projektionsbereich eines Ionenimplantationsvorgangs ausgebildet werden. Da die Porengröße einer derartigen porösen Schicht klein eingestellt werden kann, dass heißt nicht größer als einige 10 Nanometer, können selbst die in Gas enthaltenen und einige 10 Nanometer im Durchmesser überschreitenden kleinen Fremdstoffe entfernt werden.
  • Zudem kann die Dicke einer derartigen porösen Schicht klein eingestellt werden, d. h. nicht größer als 20 μm, und die Leitfähigkeit des Gases kann sichergestellt werden. Wenn sie als Filter für Teilchen in dem Gas verwendet wird, ist es im Einzelnen möglich, einen Filter herzustellen, das Teilchen größer als mehrere 10 nm im Durchmesser entfernt, und dessen Druckverlust gering ist. Falls zudem hochreines Silizium zur Verwendung bei der Halbleiterverarbeitung als Substrat verwendet wird, gibt es keine Bedenken hinsichtlich einer Kontamination von dem Filter selbst.
  • Die vorliegende Erfindung beinhaltet ein Herstellungsverfahren für ein Halbleitersubstrat.
  • Im Einzelnen beinhaltet das Verfahren zur Herstellung eines Halbleitersubstrats die Schritte: Bereitstellen eines einkristallinen Siliziumsubstrats; und Ausbilden einer porösen Siliziumschicht an der Oberfläche des Siliziumsubstrats; dadurch gekennzeichnet dass: Der Schritt zur Ausbildung der porösen Siliziumschicht so ausgeführt wird, dass eine poröse Siliziumschicht einer laminierten Struktur erzeugt wird, wobei eine relativ hochporöse Schicht in einer konstanten Tiefe von der Oberfläche der porösen Siliziumschicht durch eine Schicht von relativ geringer Porosität vergraben wird.
  • Der Ausbildungsschritt für die hochporöse Schicht kann als Ionenimplantationsschritt zur Implantation von Ionen in die poröse Siliziumschicht mit einem gegebenen Projektionsbereich ausgeführt werden. Vorzugsweise umfassen die Ionen zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff. Vorzugsweise wird der Ausbildungsschritt für die nicht poröse Schicht zur Ausbildung einer nicht porösen Schicht auf einer Oberfläche der porösen Siliziumschicht vor dem Ionenimplantationsschritt bereitgestellt. Vorzugsweise wird ein Verbindungsschritt zum Verbinden eines Stützsubstrats auf einer Oberfläche der nicht porösen Schicht nach dem Ausbildungsschritt für die hochporöse Schicht sowie ein Trennungsschritt zum Trennen des Siliziumsubstrats in zwei Teile an der porösen Siliziumschicht mit der hohen Porosität nach dem Verbindungsschritt bereitgestellt. Der Trennungsschritt wird vorzugsweise durch eine Wärmebehandlung des Siliziumsubstrats, durch unter Druck setzen des Siliziumsubstrats in einer zu einer ihrer Oberflächen senkrechten Richtung, durch Ziehen des Siliziumsubstrats in eine zu einer seiner Oberflächen senkrechten Richtung oder durch Anlegen einer Scherkraft an das Siliziumsubstrat durchgeführt.
  • Die nicht poröse Schicht ist vorzugsweise aus einkristallinem Silizium, aus einkristallinem Silizium mit einer oxidierten Siliziumschicht auf einer zu verbindenden Oberfläche oder aus einem einkristallinen Verbindungshalbleiter ausgebildet. Das Stützsubstrat ist vorzugsweise ein Siliziumsubstrat, ein Siliziumsubstrat mit einer oxidierten Siliziumschicht auf einer zu verbindenden Oberfläche oder ein lichtdurchlässiges Substrat. Der Verbindungsschritt wird vorzugsweise durch Anodenverbindung, einen Druckaufbringungsvorgang, eine Wärmebehandlung oder eine Kombination daraus durchgeführt. Es wird vorzugsweise ein Schritt zur Entfernung des porösen Siliziums nach dem Trennungsschritt zur Entfernung der auf einer Oberfläche des Stützsubstrats freigelegten porösen Siliziumschicht und zum Freilegen der nicht porösen Schicht bereitgestellt. Vorzugsweise wird der Schritt zur Entfernung des porösen Siliziums durch einen nicht elektrischen Nassätzvorgang unter Verwendung von zumindest Flusssäure, einer durch Addition von zumindest Alkohol und Wasserstoffperoxidwasser in Flusssäure erhaltenen Flüssigkeitsmischung, gepufferter Flusssäure, sowie einer durch Addition von zumindest Alkohol und Wasserstoffperoxidwasser in gepufferte Flusssäure erhaltenen Flüssigkeitsmischung durchgeführt. Vorzugsweise wird ein Abflachungsschritt zum Abflachen einer Oberfläche der nicht porösen Schicht nach dem Schritt zur Entfernung des porösen Siliziums bereitgestellt. Der Abflachungsschritt wird vorzugsweise durch Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre durchgeführt.
  • Die Anordnung kann derart sein, dass der Porösausbildungsschritt poröse Siliziumschichten auf beiden Seiten des Siliziumsubstrats ausbildet, und dass der Verbindungsschritt zwei Stützsubstrate an die auf beiden Seiten des Siliziumsubstrats ausgebildeten porösen Siliziumschichten verbindet. Ferner kann die Anordnung so sein, dass ein zweiter Ausbildungsschritt für eine nicht poröse Schicht nach dem Trennungsschritt zur erneuten Ausbildung einer nicht porösen Schicht auf der Oberfläche der auf der Oberfläche des Siliziumsubstrats freigelegten porösen Siliziumschicht bereitgestellt wird, sodass ein zweiter Ionenimplantationsschritt nach dem Ausbildungsschritt für die poröse Schicht zur Implantation von Ionen in die poröse Siliziumschicht mit einem gegebenen Projektionsbereich und zur Ausbildung einer porösen Siliziumschicht mit einer grossen Porosität in der porösen Siliziumschicht bereitgestellt wird. Vorzugsweise wird der Porösausbildungsschritt durch Anodisierung durchgeführt. Die Anodisierung wird vorzugsweise in einer HF-Lösung durchgeführt.
  • Der Ausbildungsschritt für die hochporöse Schicht kann außerdem durch Veränderung der Stromdichte während des Porösausbildungsschrittes ausgeführt werden.
  • Nach Entfernung der verbleibenden porösen Schicht kann das durch das vorstehend beschriebene Verfahren getrennte Siliziumsubstrat als Siliziumsubstrat wieder verwendet werden, indem der Oberflächenabflachungsvorgang durchgeführt wird, falls die Flachheitseigenschaft der Oberfläche unzureichend ist. Der Oberflächenabflachungsvorgang kann ein Poliervorgang, ein Ätzvorgang oder dergleichen sein, wie sie üblicherweise bei der Halbleiterverarbeitung verwendet werden. Andererseits kann außerdem eine Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre verwendet werden. Durch Auswahl der Bedingungen kann diese Wärmebehandlung die Flachheit zu einem Ausmaß erzielen, bei dem eine atomare Stufe lokal vermieden wird.
  • Gemäß dem erfindungsgemäßen Herstellungsverfahren für ein Halbleitersubstrat kann bei der Entfernung des Siliziumsubstrats das Siliziumsubstrat auf einmal in einem großen Bereich über der porösen Schicht getrennt werden. Somit kann der Vorgang abgekürzt werden. Da zudem die Trennstelle auf innerhalb der porösen Schicht mit großer Porosität auf Grund der Ionenimplantation beschränkt ist, können die Dicken der auf dem Stützsubstrat verbleibenden porösen Schicht homogen sein, sodass die poröse Schicht mit ausgezeichneter Selektivität entfernt werden kann.
  • Gemäß dem erfindungsgemäßen Herstellungsverfahren für ein Halbleitersubstrat kann das Siliziumsubstrat im Voraus auf einmal in einem großen Bereich über die poröse Schicht getrennt werden. Somit kann ein Abschleifvorgang, ein Poliervorgang oder ein Ätzvorgang, der im Stand der Technik zur Entfernung des Siliziumsubstrats für die Freilegung der porösen Siliziumschicht wesentlich war, zur Verkürzung des Verfahrens weggelassen werden. Da zudem die Trennstelle auf innerhalb der porösen Schicht mit großer Porosität durch die Implantation von Ionen von zumindest einer Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht für den Projektionsbereich beschränkt ist, können die Dicken der auf der Stützsubstratseite verbleibenden porösen Schicht homogen sein, sodass die poröse Schicht mit ausgezeichneter Selektivität entfernt werden kann. Es wird kaum vorkommen, dass die Dicke der verbleibenden porösen Schicht lokal dünn ist, sodass die nicht poröse Schicht früher auf der Oberfläche auftritt und demgemäß geätzt wird. In diesem Fall ist das Ausbildungsverfahren der porösen Schicht mit hoher Porosität nicht auf eine Ionenimplantation beschränkt, sondern die Ausbildung kann verwirklicht werden, indem außerdem der elektrische Strom bei der Anodisierung verändert wird. Im Einzelnen kann nicht nur der Abschleifvorgang oder der Ätzvorgang weggelassen werden, welche im Stand der Technik zur Freilegung von porösem Silizium wesentlich waren, sondern es kann außerdem das entfernte Siliziumsubstrat als Siliziumsubstrat durch Entfernung der verbleibenden porösen Schicht wieder verwendet werden. Falls die Flachheitseigenschaft der Oberfläche nach der Entfernung von porösem Silizium unzureichend ist, wird ein Oberflächenabflachungsvorgang durchgeführt. Da die Stelle, an der die zwei verbundenen Substrate getrennt werden, durch den Projektionsbereich reguliert ist, tritt die Dispersion der Trennungsstellen innerhalb des porösen Siliziums im Gegensatz zum Stand der Technik nicht auf. Somit wird bei der Entfernung des porösen Siliziums die einkristalline Siliziumschicht vor einer Freilegung und Ätzung bei Verschlechterung der Dickenhomogenität bewahrt. Das Siliziumsubstrat kann ferner mit einer gewünschten Häufigkeit wieder verwendet werden bis seine strukturelle Festigkeit dies unmöglich macht. Da zudem die Trennstelle auf etwa die Tiefe entsprechend des Projektionsbereichs der Ionenimplantation beschränkt ist, kann die Dicke der porösen Schicht im Vergleich zum Stand der Technik kleiner eingestellt werden. Es ist außerdem möglich, die Schicht mit hoher Porosität als Schicht mit einer spezifischen konstanten Tiefe von der Oberfläche der porösen Schicht für ihre Trennung auszubilden, sodass die Qualität wie etwa die Kristallisierbarkeit der porösen Schicht nicht verschlechtert wird.
  • Alternativ kann das getrennte Siliziumsubstrat ohne Entfernung der verbleibenden porösen Schicht erneut als erfindungsgemäßes Siliziumsubstrat wieder verwendet werden, indem eine nicht poröse einkristalline Siliziumschicht ausgebildet wird. Auch in diesem Fall kann das Siliziumsubstrat mit der gewünschten Häufigkeit wieder verwendet werden, bis ihre strukturelle Festigkeit dies unmöglich macht.
  • Bei dem bekannten Verfahren zur Herstellung der verbundenen Substrate wird das Siliziumsubstrat von einer seiner Seiten durch einen Abschleifvorgang oder einen Ätzvorgang graduell entfernt. Somit ist es unmöglich, beide Seiten des Siliziumsubstrats zur Verbindung des Stützsubstrates effektiv zu verwenden. Andererseits wird erfindungsgemäß das Siliziumsubstrat anders als seine Oberflächenschichten im Anfangszustand gehalten, sodass durch die Verwendung von beiden Seiten des Siliziumsubstrats als Hauptoberflächen bzw. die Verbindung der Stützsubstrate mit den Seiten des Siliziumsubstrats die beiden verbundenen Substrate gleichzeitig von einem Siliziumsubstrat hergestellt werden können. Somit kann das Verfahren verkürzt und die Produktivität verbessert werden. Es ist ersichtlich, dass auch in diesem Fall das getrennte Siliziumsubstrat als Siliziumsubstrat nach der Entfernung des verbleibenden porösen Siliziums wieder verwendet werden kann.
  • Im Einzelnen verwendet die Erfindung ein einkristallines Siliziumsubstrat mit einer ausgezeichneten Ökonomie, das über einen großen Bereich flach und homogen ist, und das äußerst ausgezeichnete Kristalleigenschaften aufweist, und das von einer Seite davon bis zu einer auf der Oberfläche ausgebildeten Silizium- oder Verbindungshalbleiteraktivschicht entfernt wird, die somit verbleibt, sodass eine einkristalline Siliziumschicht oder eine Verbindungshalbleitereinkristallschicht mit äußerst wenig Fehlern auf einem isolierenden Material bereitgestellt wird.
  • Die vorliegende Erfindung stellt ein Herstellungsverfahren für ein Halbleitersubstrat bereit, das dazu in der Lage ist, eine Silizium- oder Verbindungshalbleitereinkristallschicht mit Kristalleigenschaften wie bei einem einkristallinen Wafer auf einem transparenten Substrat (lichtdurchlässiges Substrat) mit hoher Produktivität, hoher Homogenität, ausgezeichneter Steuerbarkeit und reduzierten Kosten zu erzielen.
  • Zudem stellt die vorliegende Erfindung ein Herstellungsverfahren für ein Halbleitersubstrat bereit, das einen teuren SOS-Vorgang oder SIMOX-Vorgang bei der Herstellung einer hoch integrierten Schaltung mit einer SOI-Struktur ersetzen kann.
  • Erfindungsgemäß kann die einkristalline Verbindungshalbleiterschicht mit ausgezeichneten Kristalleigenschaften auf porösem Silizium ausgebildet werden, und diese Halbleiterschicht kann zudem auf das großflächige isolierende Substrat übertragen werden, welches eine ausgezeichnete Ökonomie aufweist. Somit können die vorstehend beschriebenen Probleme hinsichtlich des Unterschieds bei der Gitterkonstanten und des Wärmeausdehnungskoeffizienten ausreichend unterdrückt werden, sodass eine Verbindungshalbleiterschicht mit ausgezeichneten Kristalleigenschaften auf dem isolierenden Substrat ausgebildet werden kann.
  • Da zudem poröses Silizium eine geringe mechanische Festigkeit und eine ausgedehnte Oberfläche aufweist, kann die Entfernung der erfindungsgemäßen porösen Siliziumschicht außerdem durch einen selektiven Poliervorgang unter Verwendung der einkristallinen Schicht als Poliervorgangsstopper durchgeführt werden.
  • Da gemäß dem Herstellungsverfahren für das Halbleitersubstrat die poröse Schicht mit einer feinen Struktur nach der Ausbildung der einkristallinen Siliziumschicht auf der porösen Schicht ausgebildet werden kann, können die Epitaxiewachstumsbedingungen der Einkristallschicht frei von dem Einfluss der strukturellen Veränderung der porösen Schicht eingestellt werden. Da im Einzelnen die feinstrukturierte poröse Schicht, die als Lumineszenzschicht arbeitet, und die zur Veränderung während der Wärmebehandlung neigt, nach dem Abschluss der Wärmebehandlung für die Schichtausbildung ausgebildet werden kann, kann die Charakteristik des Elements stabil sein.
  • Gemäß dem Herstellungsverfahren für das Halbleitersubstrat kann bei der Entfernung des Siliziumsubstrats das Siliziumsubstrat auf einmal in einem großen Bereich über die poröse Schicht getrennt werden, und das Verfahren kann verkürzt werden. Da zudem die Trennstelle auf innerhalb der porösen Schicht mittels der Ionenimplantation beschränkt ist, können die Dicken der auf der Stützsubstratseite verbleibenden Schicht homogen sein, sodass die poröse Schicht mit hoher Selektivität entfernt werden kann. Selbst wenn der Ätzvorgang augrund der Größe des Gerätes oder Veränderungen der Umgebung instabil ist, kann somit die nicht poröse Dünnschicht wie etwa die einkristalline Siliziumschicht oder die Verbindungshalbleitereinkristallschicht, welche eine ausgezeichnete Ökonomie aufweist, flach und homogen über einen großen Bereich ist und äußerst ausgezeichnete Kristalleigenschaften zeigt, somit auf das Stützsubstrat mit hoher Ausbeute übertragen werden. Im Einzelnen kann eine SOI-Struktur mit einer auf der isolierenden Schicht ausgebildeten Einkristallsiliziumschicht mit hoher Homogenität der Schichtdicke und hoher Ausbeute erhalten werden. Da zudem die Trennstelle durch den Projektionsbereich der Ionenimplantation so reguliert ist, dass sie innerhalb der porösen Schicht liegt, können die Dicken der auf der Stützsubstratseite verbleibenden porösen Schicht homogen sein, sodass die poröse Schicht mit hoher Selektivität entfernt werden kann. Ferner kann das entfernte Siliziumsubstrat als Siliziumsubstrat durch Entfernung der verbleibenden porösen Schicht wieder verwendet werden. Falls die Flachheitseigenschaft der Oberfläche nach der Entfernung des porösen Siliziums unzureichend ist, wird ein Oberflächenabflachungsvorgang durchgeführt.
  • Erfindungsgemäß wird ein Herstellungsverfahren für ein Halbleitersubstrat bereitgestellt, das dazu in der Lage ist, eine Silizium- oder Verbindungshalbleitereinkristallschicht mit Kristalleigenschaften wie die eines einkristallinen Wafers auf einem transparenten Substrat (lichtdurchlässiges Substrat) mit hoher Produktivität, hoher Homogenität, einer ausgezeichneten Steuerbarkeit und reduzierten Kosten zu erzielen.
  • Gemäß dem erfindungsgemäßen Herstellungsverfahren für ein Halbleitersubstrat kann durch die Durchführung des Verbindungsvorgangs mit einem Stützsubstrat das SOI-Substrat oder der Verbindungshalbleitereinkristall auf dem Stützsubstrat, welches flach und homogen über einen großen Bereich ist, und äußerst ausgezeichnete Kristalleigenschaften aufweist, erzielt werden, da ein selektiver Ätzvorgang durchgeführt werden kann, der ein ausgezeichnetes Verhältnis der Ätzselektivität zeigt.
  • Weiterhin kann gemäß dem Herstellungsverfahren für ein Halbleitersubstrat die einkristalline Verbindungshalbleiterschicht mit guten Kristalleigenschaften auf porösem Silizium ausgebildet werden, und diese Halbleiterschicht kann zudem auf ein großflächiges isolierendes Substrat übertragen werden, das eine ausgezeichnete Ökonomie aufweist. Somit können die vorstehend beschriebenen Probleme bezüglich einer Differenz bei den Gitterkonstanten und dem Wärmeausdehnungskoeffizienten ausreichend unterdrückt werden, sodass die Verbindungshalbleiterschicht mit ausgezeichneten Kristalleigenschaften auf dem isolierenden Substrat ausgebildet werden kann.
  • Selbst falls nicht Ausbildungsbereiche der implantierten Schicht auf Grund der Gegenwart von Fremdstoffen auf der Oberfläche bei der Ionenimplantation ausgebildet werden, tritt die Trennung in der porösen Schicht auf, da die mechanische Festigkeit der porösen Schicht selbst geringer als die von massiven Silizium ist. Somit können die zwei verbundenen Substrate getrennt werden, ohne Beschädigungen, wie etwa Risse in der nicht porösen Einkristallsiliziumschicht zu verursachen.
  • Da zudem der Einfangeffekt in dem ionenimplantierten Bereich wirkt, werden die beide verbundenen Substrate separiert, selbst falls Metallverunreinigungen existieren, nachdem das Einfangen der Verunreinigungen in dem ionenimplantierten Bereich erzielt wurde, und der ionenimplantierte Bereich wird sodann entfernt, sodass dies außerdem gegen eine Verunreinigungskontamination effektiv ist.
  • Da zudem der Trennbereich auf den ionenimplantierten Bereich innerhalb der porösen Schicht limitiert ist, dispergieren die Tiefen des Trennbereichs nicht innerhalb der porösen Schicht. Folglich kann die Zeit zum Entfernen von porösem Silizium im Wesentlichen konstant bleiben, selbst falls das Verhältnis des selektiven Ätzens von porösem Silizium unzureichend ist, sodass die Dickenhomogenität der auf das Stützsubstrat übertragenen einkristallinen Siliziumschicht nicht verdorben wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A und 1B zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung;
  • Die 2A bis 2C zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 3A bis 3C zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 4A bis 4F zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem vierten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 5A bis 5F zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem fünften bevorzugten Ausführungsbeispiel der Erfindung;
  • die 6A bis 6E zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs, welche bereits vorgeschlagen wurde;
  • die 7A bis 7E zeigen schematische Diagramme zur Beschreibung eines bekannten Halbleitersubstratherstellungsvorgangs;
  • die 8A bis 8E zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem sechsten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 9A bis 9G zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem siebten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 10A bis 10G zeigen schematische Diagramme zur Beschreibung eines Halbleitersubstratherstellungsvorgangs gemäß einem achten bevorzugten Ausführungsbeispiel der Erfindung;
  • die 11A und 11B zeigen schematisch Diagramme zur Beschreibung eines Anodisierungsvorgangs; und
  • die 12A bis 12D zeigen Schnittansichten der Verarbeitung eines EL-Elementes.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Die vorliegende Erfindung löst die vorstehend beschriebenen Probleme gleichzeitig, indem eine feinere poröse Struktur bei der vorstehend beschriebenen porösen Schicht überlagert wird.
  • Es wurde berichtet, dass durch die Durchführung eines Ionenimplantationsvorgangs mit Helium oder Wasserstoff in Massivsilizium unter Zufuhr von Wärme Mikrohohlräume mit Durchmessern im Bereich von mehreren Nanometern bis einigen 10 Nanometern in dem implantierten Bereich in einer Dichte von bis zu 1016 bis 1017/cm–3 ausgebildet werden (vergleiche beispielsweise A. Van Veen, C. C. Griffioen und J. H. Evans, Material Research Society Symposium Proceedings 107 (1988, Material Research Society Pittsburgh, Pennsylvania) Seite 449). In jüngster Zeit wurde die Verwendung dieser Mikrohohlraumgruppen als Einfangstellen für Metallverunreinigungen erforscht.
  • V. Raineri und S. U. Campisano implantierten Heliumionen in Massivsilizium und wendeten eine Wärmebehandlung darauf an, sodass die Hohlraumgruppen ausgebildet werden, sodann legten sie die Stellen der Hohlraumgruppen durch Ausbildung von Gräben in dem Substrat frei und wendeten eine Oxidationsbehandlung darauf an. Es ergab sich, dass die Hohlraumgruppen selektiv oxidiert wurden, sodass eine vergrabene Siliziumoxidschicht ausgebildet wurde. Genauer berichteten sie, dass eine SOI-Struktur ausgebildet werden konnte (V. Raineri und S. U. Campisano, Applied Physics Letters 66 (1995), Seite 3654). Bei ihrem Verfahren waren die Dicken der Oberflächensiliziumschicht und der vergrabenen Siliziumoxidschicht jedoch so limitiert, dass sowohl die Ausbildung der Hohlraumgruppen und die Relaxation von eingebrachten Verspannungen auf Grund einer Volumenausdehnung bei der Oxidation als auch die Ausbildung der Gräben für die selektive Oxidation nötig waren, sodass die SOI-Struktur nicht über das gesamte Substrat ausgebildet werden konnte. Eine derartige Ausbildung der Hohlraumgruppen wurde als der Implantation von Lichtelementen in Metall folgendes Phänomen zusammen mit einem Ausdehnungs- oder Separationsphänomen der Hohlraumgruppen als Teil der Forschung über eine erste Reaktorwand bei einem Nuklearfusionsreaktor berichtet.
  • Poröses Silizium wurde im Verlauf der Erforschung des Elektropoliervorgangs von Halbleitern 1956 von Uhlir und Mitarbeitern entdeckt (A. Uhlir, Bell Systems Technical Journal, Band 35, Seite 333 (1956). Poröses Silizium kann durch Anodisierung des Siliziumsubstrats in der HF-Lösung ausgebildet werden. Unagami und Mitarbeiter erforschten die Lösungsreaktion von Silizium bei der Anodisierung und berichteten, dass positive Löcher für die Anodisierungsreaktion von Silizium in der HF-Lösung nötig waren, und die Reaktion war wie folgt (T. Unagami, Journal of the Electrochemical Society, Band 127, Seite 476 (1080): Si + 2HF + (2 – n)e+ → SiF2 + 2H+ + ne– SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 oder Si + 4HF + (4 – λ)e+ → SiF4 + 4H+ + λe– SiF4 + 2HF → H2SiF6, wobei e+ und e– ein Loch bzw. ein Elektron bezeichnen, und n bzw. λ die Anzahl von zur Lösung eines Siliziumelements nötigen Löcher bezeichnen. Es wurde berichtet, dass poröses Silizium ausgebildet wurde, wenn n > 2 oder λ > 4 erfüllt war.
  • Wie aus Vorstehendem ersichtlich ist, wird p-Silizium mit Löchern porös, während n-Silizium nicht porös wird. Die Selektivität bei der Porositätsausbildung wurde durch Nagano und Mitarbeiter sowie Imai überprüft (Nagano, Nakajima, Yasuno, Oonaka, Kajiware, Engineering Research Report of Institute of Electronics and Communication Engineers of Japan, Band 79, SSD79-9549 (1979; K. Imai, Solid-State Electronics, Band 24, 159 (1981).
  • Es gab jedoch ebenfalls Berichte, dass hochkonzentriertes n-Silizium porös gemacht werden kann (R. P. Holmstrom und J. Y. Chi, Applied Physics Letters, Band 42, Seite 386 (1983), sodass es wichtig ist, das Substrat auszuwählen, das porös gemacht werden kann, ungeachtet, ob es vom p- oder vom n-Typ ist.
  • Poröses Silizium kann durch Anodisieren des Siliziumsubstrats in der HF-Lösung ausgebildet werden. Die poröse Schicht hat eine Struktur wie ein Schwamm mit Löchern von etwa 10–1 bis 10 nm im Durchmesser, die in Intervallen von etwa 10–1 bis 10 nm angeordnet sind. Deren Dichte kann im Bereich von 1,1 bis 0,6 g/cm3 durch Ändern der HF-Lösungskonzentration im Bereich von 50 bis 20% sowie durch Ändern der Stromdichte im Vergleich zu der Dichte von 2,33 g/cm3 von einkristallinem Silizium verändert werden. Dies bedeutet, dass die Porosität verändert werden kann. Obwohl die Dichte von porösem Silizium nicht mehr als die Hälfte im Vergleich zu einkristallinem Silizium gemäß vorstehender Beschreibung beträgt, wird eine monokristalline Eigenschaft aufrecht erhalten, sodass die einkristalline Siliziumschicht am oberen Teil der porösen Schicht epitaktisch aufgewachsen werden kann. Bei einer Temperatur von nicht weniger als 1000°C tritt jedoch eine Neuanordnung der inneren Löcher auf und verdirbt die beschleunigenden Ätzeigenschaften. In Anbetracht dessen wurde gesagt, dass das Niedertemperaturwachstum wie etwa das Molekularstrahlepitaxiewachstum, die Plasma-CVD, die Vakuum-CVD, die optische CVD, das Bias-Sputtern oder die Flüssigabscheidung für das epitaktische Wachstum der Siliziumschicht geeignet ist. Falls andererseits eine Schutzschicht im Voraus auf den Porenwänden der porösen Schicht mittels des Verfahrens der Niedertemperaturoxidation oder dergleichen ausgebildet wird, ist auch das Hochtemperaturwachstum möglich.
  • Die poröse Schicht wird zudem in ihrer Dichte auf nicht mehr als die Hälfte auf Grund der Ausbildung einer Vielzahl der inneren Hohlräume darin reduziert. Da sich die Oberfläche in großem Ausmaße im Vergleich zu dem Volumen erhöht, wird folglich deren chemische Ätzgeschwindigkeit im Vergleich zu der Ätzgeschwindigkeit der normalen einkristallinen Schicht extrem erhöht.
  • Obwohl die mechanische Festigkeit von porösem Silizium sich in Abhängigkeit von der Porosität unterscheidet, wird sie geringer als die von Massivsilizium angenommen. Falls beispielsweise die Porosität 50% beträgt, kann die mechanische Festigkeit auf die Hälfte des Massivkristalls angenommen werden. Genauer gesagt, wenn eine Druck-, Zug- oder Scherkraft auf die verbundenen Wafer aufgebracht wird, zerreist die poröse Siliziumschicht als erstes. Mit Erhöhung der Porosität kann die poröse Schicht mit einer schwächeren kraft zerrissen werden.
  • Die vorliegende Erfindung löst die vorstehend beschriebenen verschiedenen Probleme gleichzeitig, indem eine feinere poröse Struktur bei der vorstehend angeführten porösen Schicht überlagert wird.
  • Es wurde herausgefunden, dass wenn eine Ionenimplantation mit zumindest einer Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht mit einem sichergestellten Projektionsbereich durchgeführt wird, die Porosität des implantierten Bereiches erhöht wird. Bei der genaueren Untersuchung der implantierten Schicht unter Verwendung eines Elektronenmikroskops war eine Vielzahl von Mikrohohlräumen in den Porenwänden der im Voraus ausgebildeten porösen Schicht ausgebildet. Genauer wurde die feine poröse Struktur ausgebildet. Bei der Bestrahlung mit ultraviolettem Licht wurde das Leuchtphänomen bei einer Wellenlänge um 700 nm bestätigt.
  • Falls weitere Implantationsbedingungen ausgewählt werden, kann poröses Silizium in einer in dem Projektionsbereich der Ionenimplantation entsprechenden Tiefe getrennt werden.
  • Die Trennung kann bezüglich der Homogenität verbessert werden, oder mit einer geringeren Implantationsmenge erzielt werden, indem im Voraus eine dünne Schicht auf den Porenwänden von porösem Silizium unter Verwendung eines Oxidationsverfahrens mit einer besonders geringen Temperatur ausgebildet wird. Die Trennung kann durch Anwenden einer Wärmebehandlung nach der Ionenimplantation erleichtert werden.
  • Durch die Ionenimplantation von zumindest einer Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht mit einem sichergestellten Projektionsbereich nach der Ausbildung von zumindest einer Schicht aus einer nicht porösen Lage wie etwa eine nicht poröse einkristalline Siliziumschicht auf porösem Silizium oder ohne eine derartige Ausbildung wird die Porosität der implantierten Schicht erhöht. Falls ein derartiges Siliziumsubstrat mit dem Stützsubstrat verbunden wird, und sodann die verbundenen Substrate der mechanischen Kraft oder der Wärmebehandlung ausgesetzt werden, oder selbst ohne eine derartige Verarbeitung können die beiden Substrate in zwei Teile an einem Abschnitt der porösen Siliziumschicht getrennt werden, wo die Ionen implantiert sind.
  • Durch Stützen von beiden Seiten der ionenimplantierten Schicht mit einem sehr dicken elastischen oder steifen Körper kann die Trennung homogen über die gesamte Fläche erzielt werden. Es ist zudem möglich, die Trennung der Substrate durch Anwenden einer Wärmebehandlung, einer Kraft oder einer Ultraschallwelle auf die Substrate zu erleichtern.
  • Selbst falls nicht Ausbildungsbereiche der implantierten Schicht auf Grund der Gegenwart von Fremdstoffen auf der Oberfläche bei der Ionenimplantation ausgebildet werden, tritt die Trennung bei der porösen Schicht auf, da die mechanische Festigkeit der porösen Schicht selbst geringer als die von Massivsilizium ist. Somit können die beiden verbundenen Substrate getrennt werden, ohne Brüche oder dergleichen bei der nicht porösen einkristallinen Siliziumschicht zu verursachen. Mit anderen Worten, das Phänomen der Trennung kann durch Auswählen eines Zeitablaufs für die Manifestation von der Implantationszeit und der Wärmebehandlungszeit sowie den Implantationsbedingungen wie etwa die Implantationsmenge und die Strahlenergie ausgewählt werden. Ferner kann die Schicht mit einer großen Porosität in einem Bereich einer konstanten Tiefe von der Oberfläche der porösen Schicht durch Steuern der Anodisierungsbedingungen ausgebildet werden.
  • Zudem wird durch selektive Entfernung der auf der Oberfläche des separierten Substrats verbleibenden porösen Siliziumschicht unter Verwendung eines Ätzverfahrens, eines Polierverfahrens oder dergleichen die einkristalline Siliziumschicht auf dem Stützsubstrat freigelegt. Andererseits kann das Siliziumsubstrat nach dem Entfernen des verbleibenden porösen Siliziums erneut mit porösem Silizium ausgebildet werden, wobei es sodann mit einer einkristallinen Siliziumschicht ausgebildet wird, und einer Ionenimplantation mit zumindest einer Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht mit einem sichergestellten Projektionsbereich unterzogen wird, wonach es mit einem Stützsubstrat verbunden wird. Dies bedeutet, dass das Siliziumsubstrat wieder verwendet werden kann. Falls zudem das Siliziumsubstrat mit der verbleibenden porösen Siliziumschicht einer Wärmebehandlung in reduzierender Atmosphäre mit Wasserstoff oder dergleichen unterzogen wird, wird die poröse Siliziumoberfläche flach und glatt gemacht, sodass die einkristalline Siliziumschicht nachfolgend ausgebildet werden kann. Durch Verbinden der einkristallinen Siliziumschicht mit dem Stützsubstrat kann das Siliziumsubstrat ebenfalls wieder verwendet werden.
  • Gemäß diesem Verfahren wird die Tiefe des getrennten Bereichs nicht in der porösen Schicht dispergiert. Selbst falls das Verhältnis des selektiven Ätzens von porösem Silizium unzureichend ist, kann somit das poröse Silizium in einer im Wesentlichen konstanten Zeit entfernt werden, sodass die Dickenhomogenität der auf dem Stützsubstrat bereitgestellten einkristallinen Siliziumschicht nicht verdorben wird.
  • Bei dem bekannten Verfahren zur Herstellung der verbundenen Substrate wird das Siliziumsubstrat graduell von einer Seite durch einen Abschleifvorgang oder einen Ätzvorgang entfernt. Somit ist es unmöglich, beide Seiten des Siliziumsubstrats zum Verbinden des Stützsubstrates effektiv zu verwenden. Andererseits wird erfindungsgemäß das Siliziumsubstrat im Gegensatz zu seinen Oberflächenschichten im Anfangszustand gehalten, sodass unter Verwendung von beiden Seiten des Siliziumsubstrats als Hauptoberflächen sowie die Verbindung der Stützsubstrate mit den jeweiligen Seiten des Siliziumsubstrats zwei verbundene Substrate gleichzeitig von einem Siliziumsubstrat hergestellt werden können. Es ist ersichtlich, dass auch dabei das Siliziumsubstrat nach der Entfernung des verbleibenden porösen Siliziums als Siliziumsubstrat wieder verwendet werden kann.
  • Das Stützsubstrat kann beispielsweise ein lichtdurchlässiges Substrat wie etwa ein Siliziumsubstrat, ein Siliziumsubstrat mit einer darauf ausgebildeten Siliziumoxidschicht, ein Quarzglassubstrat oder ein Glassubstrat oder ein Metallsubstrat sein, ist aber nicht im Besonderen darauf beschränkt.
  • Die auf der porösen Siliziumschicht auf dem Siliziumsubstrat ausgebildete dünne Schicht kann beispielsweise eine nicht poröse einkristalline Siliziumschicht, eine Verbindungshalbleiterschicht wie etwa Galliumarsenid oder Indiumphosphit, eine Metallschicht oder eine Kohlenstoffschicht sein, ist aber nicht besonders darauf beschränkt. Ferner wird die Dünnschicht nicht notwendigerweise über die poröse Siliziumschicht ausgebildet, kann aber teilweise durch einen Strukturierungsvorgang partiell geätzt werden.
  • Erstes Ausführungsbeispiel
  • Gemäß 1A wird ein einkristallines Siliziumsubstrat 11 zunächst vorbereitet und sodann an seiner Oberflächenschicht porös gemacht. Das Bezugszeichen 12 bezeichnet die erhaltene poröse Schicht. Gemäß 1B wird zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht 12 ionenimplantiert. Sodann wird eine poröse Schicht 13 mit einer großen Porosität in die poröse Schicht 12 ausgebildet. Die Ladungsbedingung der implantierten Ionen ist nicht besonders beschränkt. Die Beschleunigungsenergie wird derart eingestellt, dass der Projektionsbereich einer Tiefe entspricht, bei der die Ionenimplantation erwünscht ist. In Abhängigkeit von der Implantationsmenge werden die Größe und die Dichte der auszubildenden Mikrohohlräume verändert, betragen aber annährend nicht weniger als 1 × 1013/cm2 und bevorzugter 1 × 1014/cm2. Wenn der Projektionsbereich tiefer eingestellt wird, kann die tunnelnde Ionenimplantation verwendet werden. Nach der Implantation wird die Wärmebehandlung nach Bedarf durchgeführt. Im Falle einer oxidierenden Atmosphäre als Wärmebehandlungsatmosphäre werden die Porenwände oxidiert, sodass zu beachten ist, dass nicht der gesamte Siliziumbereich in Siliziumoxid augrund einer Überoxidation verändert wird.
  • Wenn das Licht einer Quecksilberlampe, einer Xenonlampe oder dergleichen auf die somit hergestellt Probe als Licht mit einer kürzeren Wellenlänge angelegt wird, emittiert die Probe rotes Licht um 780 nm. Dies bedeutet, dass Photolumineszenz bestätigt wird. Es kann auch ein Elektrolumineszenzelement (EL-Element) ausgebildet werden.
  • In 1B ist das erfindungsgemäße Halbleitersubstrat gezeigt. Die Schicht 13 ist die poröse Siliziumschicht mit einer als Ergebnis der vorstehend beschriebenen Ionenimplantation erhaltenen großen Porosität. Die feine poröse Struktur, welche das Leuchtphänomen zeigt, ist homogen in einem großen Bereich über den gesamten Wafer ausgebildet. Zudem wird ein metallischer Glanz auf der Oberfläche gehalten, d. h. ohne die fleckige Art aus dem Stand der Technik, sodass eine metallische Leiterbahnanordnung mit Leichtigkeit angeordnet werden kann.
  • Zweites Ausführungsbeispiel
  • Gemäß 2A wird zunächst ein einkristallines Siliziumsubstrat 21 hergestellt, und dann an seiner Oberflächenschicht porös gemacht. Das Bezugszeichen 22 bezeichnet die erhaltene poröse Schicht. Gemäß 2B wird zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht 22 ionenimplantiert. Sodann wird eine poröse Schicht (ionenimplantierte Schicht) 23 mit einer großen Porosität in die poröse Schicht 22 ausgebildet. Die Ladungsbedingung der implantierten Ionen ist nicht besonders beschränkt. Die Beschleunigungsenergie wird derart eingestellt, dass der Projektionsbereich einer Tiefe entspricht, bei der die Ionenimplantation erwünscht ist. In Abhängigkeit von der Implantationsmenge verändert sich die Größe und die Dichte der auszubildenden Mikrohohlräume, aber annährend nicht weniger als 1 × 1014/cm2 und bevorzugter 1 × 1015/cm2. Wenn der Projektionsbereich tiefer eingestellt wird, kann eine tunnelnde Ionenimplantation verwendet werden. Nach der Implantation wird eine Wärmebehandlung durchgeführt, oder es wird zumindest eine Druck-, Zug- oder Scherverspannung auf den Wafer in einer zu der Oberfläche senkrechten Richtung nach Bedarf angelegt, sodass das Halbleitersubstrat an der ionenimplantierten Schicht als Grenze in zwei Teile geteilt wird. Wenn die Wärmebehandlungsatmosphäre eine Sauerstoffatmosphäre ist, werden die Porenwände oxidiert, sodass beachtet werden muss, dass der Siliziumbereich nicht insgesamt auf Grund einer Überoxidation in Siliziumoxid verändert wird.
  • 2C zeigt das extrem dünne poröse Substrat, welches erfindungsgemäß erhalten wird. Da die Teilung des Substrats spontan bei der Wärmebehandlung oder dergleichen als Auslöser auf Grund der bei der Implantation eingebrachten internen Verspannung beginnt, kann die extrem dünne poröse Struktur homogen über das gesamte Substrat ausgebildet werden. Die Poren der porösen Struktur sind von einer Hauptoberfläche des Substrats zu der anderen Hauptoberfläche hin ausgebildet. Wenn das Gas und der Druck von einer Hauptoberfläche implantiert wird, wird es demzufolge von der anderen Hauptoberfläche ausgestoßen. Weil dabei die Porengröße der porösen Struktur sich im Bereich von mehreren Nanometern bis mehrere 10 Nanometer bewegt, können größere Teilchen nicht hindurchpassieren.
  • Obwohl der Druckverlust in Abhängigkeit von der Porengröße, der Porendichte und der Dicke des extrem dünnen porösen Substrats verursacht wird, können andererseits die Festigkeit des Substrats und der Druckverlust beide innerhalb des praktischen Bereichs liegen, falls die Dicke der porösen Schicht ungefähr nicht mehr als 20 μm beträgt.
  • Drittes Ausführungsbeispiel
  • Gemäß 3A wird zunächst ein einkristallines Siliziumsubstrat 31 vorbereitet und dann an seiner Oberflächenschicht porös gemacht. Nachfolgend wird gemäß 3B zumindest eine Schicht 33 auf der porösen Schicht ausgebildet. Die auszubildende Schicht wird willkürlich aus einer einkristallinen Siliziumschicht, einer polykristallinen Siliziumschicht, einer amorphen Siliziumschicht, einer Metallschicht, einer Verbindungshalbleiterschicht, einer supraleitenden Schicht und dergleichen ausgewählt.
  • Gemäß 3C wird zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht 32 ionenimplantiert. Sodann wird eine poröse Schicht 34 mit einer großen Porosität in der porösen Schicht 32 ausgebildet. Die Ladungsbedingungen der implantierten Ionen sind nicht im besonderen Maße beschränkt. Die Beschleunigungsenergie wird derart eingestellt, dass der Projektionsbereich einer Tiefe entspricht, bei der Ionenimplantation erwünscht ist. In Abhängigkeit von der Implantationsmenge werden die Größe und die Dichte der auszubildenden Mikrohohlräume verändert, aber in etwa nicht weniger als 1 × 1014/cm2 und vorzugsweise 1 × 1015/cm2. Wenn der Projektionsbereich tiefer eingestellt wird, kann eine tunnelnde Ionenimplantation verwendet werden. Nach der Implantation wird eine Wärmebehandlung nach Bedarf durchgeführt. Falls die Wärmebehandlungsatmosphäre eine Sauerstoffatmosphäre ist, werden die Porenwände oxidiert, sodass beachtet werden muss, dass der Siliziumbereich sich nicht insgesamt auf Grund einer Überoxidation in Siliziumdioxid verwandelt.
  • Wenn Licht einer Quecksilberlampe, einer Xenonlampe oder dergleichen an die somit hergestellte Probe als Licht einer kurzen Wellenlänge angelegt wird, emittiert die Probe rotes Licht um etwa 780 nm. Dies bedeutet, dass Photolumineszenz bestätigt wird. Oder es kann ein EL-Element ausgebildet werden.
  • Das EL-Element wird verwirklicht, indem ein Aufbau ausgebildet wird, bei dem eine Spannung an eine poröse Schicht mit einer großen Porosität angelegt wird, welche in der porösen Schicht mittels Ionenimplantation usw. ausgebildet wird. Wenn beispielsweise ein p+-Substrat 121 porös gemacht wird, wird das EL-Element verwirklicht, indem Phosphorionen usw. in eine poröse Schicht 122 mit einer porösen Schicht 123 mit großer Porosität von der Oberfläche in einer Weise implantiert werden, wobei die Ionen einen Bereich mit einer konstanten Tiefe von der Oberfläche erreichen, oder indem die Ionen mittels einer Wärmediffusion usw. diffundiert werden, damit ein pn-Übergang in der porösen Schicht 123 mit großer Porosität oder in dessen Nachbarschaft ausgebildet wird. Ein Abschnitt 127 ist ein n-Bereich der porösen Schicht mit großer Porosität, wobei dieser Bereich als Folge der vorstehend beschriebenen Verarbeitung erhalten wird.
  • Elektroden 125 und 126 werden auf dem Substrat und der Oberfläche des porösen Abschnitts befestigt. Die Elektroden können an der Seite der Oberfläche des porösen Abschnitts durch einen Vorgang mit einem Schritt zur Ausbildung einer epitaktischen Siliziumschicht 124 auf dem porösen Abschnitt vor der Ausbildung der Elektrode gefolgt von einem Schritt zur Ausbildung der Elektrode darauf ausgebildet werden (vergleiche 12C). Zudem kann gemäß 12D die epitaktische Siliziumschicht je nach Bedarfsfall teilweise entfernt werden, sodass das Eindringen des Lichts des EL erleichtert wird.
  • In 3B ist das erfindungsgemäße Halbleitersubstrat gezeigt. Die feine poröse Struktur, welche das Leuchtphänomen zeigt, ist homogen in einem großen Bereich über den ganzen Wafer ausgebildet. Zudem wird der metallische Glanz auf der Oberfläche gehalten, d. h. sie zeigt keine Brücke oder dergleichen wie im Stand der Technik, sodass metallische Leiterbahnen leicht angeordnet werden können.
  • Viertes Ausführungsbeispiel
  • Gemäß 4A wird zunächst ein Siliziumeinkristallsubstrat 41 vorbereitet und sodann an seiner Oberflächenschicht porös gemacht. Das Bezugszeichen 42 bezeichnet die erhaltene poröse Schicht. Nachfolgend wird gemäß 4B zumindest eine nicht poröse Dünnschicht 43 auf der porösen Schicht ausgebildet. Die auszubildende Schicht wird willkürlich aus einer einkristallinen Siliziumschicht, einer polykristallinen Siliziumschicht, einer amorphen Siliziumschicht, einer Metallschicht, einer Verbindungshalbleiterschicht, einer supraleitenden Schicht und dergleichen ausgewählt. Oder es kann ein Elementaufbau wie etwa ein MOSFET ausgebildet werden.
  • Gemäß 4C wird zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die poröse Schicht 42 ionenimplantiert, sodass eine implantierte Schicht 44 ausgebildet wird. Wenn die implantierte Schicht durch ein Transmissionselektronenmikroskop beobachtet wird, kann die Ausbildung von zahllosen Mikrohohlräumen beobachtet werden. Die Ladungsbedingungen der implantierten Ionen sind nicht besonders limitiert. Die Beschleunigungsenergie wird derart eingestellt, dass der Projektionsbereich einer Tiefe entspricht, bei der die Ionenimplantation erwünscht ist. In Abhängigkeit von der Implantationsmenge verändert sich die Größe und die Dichte der auszubildenden Mikrohohlräume, aber ungefähr nicht weniger als 1 × 1019/cm2 und bevorzugter 1 × 1015/cm2. Wenn der Projektionsbereich tiefer eingestellt wird, kann die tunnelnde Ionenimplantation verwendet werden. Nach der Implantation wird eine Wärmebehandlung nach Bedarf durchgeführt. Falls die Wärmebehandlungsatmosphäre eine Sauerstoffatmosphäre ist, werden die Porenwände oxidiert, sodass beachtet werden muss, dass sich der Siliziumbereich nicht völlig in Siliziumoxid auf Grund einer Überoxidation umwandelt.
  • Nachdem bei Raumtemperatur das Stützsubstrat 45 zu der Oberfläche des ersten Substrates angrenzend angeordnet wird, werden diese gemäß 4D miteinander durch einen anodischen Verbindungsvorgang, durch einen Druckvorgang, eine Wärmebehandlung oder eine Kombination daraus miteinander verbunden. Folglich sind die beiden Substrate miteinander fest verbunden.
  • Wenn einkristallines Silizium abgeschieden wird, ist es vorzuziehen, den Verbindungsvorgang durchzuführen, nachdem oxidiertes Silizium auf der Oberfläche von einkristallinem Silizium durch eine Wärmeoxidation oder dergleichen ausgebildet wurde. Andererseits kann das Stützsubstrat aus einem Siliziumsubstrat, einem Siliziumsubstrat mit einer darauf ausgebildeten Siliziumoxidschicht, einem lichtdurchlässigen Substrat wie etwa Quarz, einem Saphirsubstrat und dergleichen ausgewählt werden, es ist aber nicht darauf beschränkt, solange die für die Verbindung dienende Oberfläche absolut flach ist. Der Verbindungsvorgang kann in drei Lagen durchgeführt werden, wobei eine isolierende dünne Platte dazwischen angeordnet sein kann.
  • Nachfolgend werden die Substrate an der ionenimplantierten Schicht 44 in der porösen Siliziumschicht 42 unterteilt (4E). Die Struktur der zweiten Substratseite beinhaltet die poröse Siliziumschicht 42, die nichtporöse Dünnschicht (beispielsweise die einkristalline Siliziumschicht) 43 sowie das zweite Substrat 45.
  • Ferner wird die poröse Siliziumschicht 42 selektiv entfernt. Wenn die nicht poröse Dünnschicht einkristallines Silizium ist, wird lediglich die poröse Siliziumschicht 42 dem nicht elektrischen nasschemischen Ätzvorgang unter Verwendung von zumindest einer normalen Siliziumätzflüssigkeit, Flusssäure als selektive Ätzflüssigkeit für das poröse Silizium, einen durch Addition von zumindest Alkohol oder Wasserstoffperoxidwasser zur Flusssäure erhaltenen Flüssigkeitsmischung, gepufferter Flusssäure, oder einer durch Addition von zumindest Alkohol oder Wasserstoffperoxidwasser zu gepufferter Flusssäure erhaltenen Flüssigkeitsmischung unterzogen, sodass die im Voraus auf der porösen Schicht des ersten Substrates ausgebildete Schicht auf dem zweiten Substrat verbleibt. Gemäß der vorstehenden detaillierten Beschreibung kann lediglich die poröse Siliziumschicht unter Verwendung der normalen Siliziumätzflüssigkeit auf Grund der ausgedehnten Oberfläche von porösem Silizium selektiv geätzt werden. Alternativ kann die poröse Siliziumschicht 42 durch einen selektiven Poliervorgang unter Verwendung der einkristallinen Siliziumschicht 43 als Poliervorgangsstopper entfernt werden.
  • Im Falle der auf der porösen Schicht ausgebildeten Verbindungshalbleiterschicht wird lediglich die poröse Siliziumschicht 42 einem chemischen Ätzvorgang unter Verwendung der Ätzflüssigkeit unterzogen, welche eine größere Ätzgeschwindigkeit für Silizium in Relation zu dem Verbindungshalbleiter aufweist, sodass die dickenreduzierte einkristalline Verbindungshalbleiterschicht 43 auf dem isolierenden Substrat 45 verbleibt. Alternativ wird die poröse Siliziumschicht 42 durch einen selektiven Poliervorgang unter Verwendung der einkristallinen Verbindungshalbleiterschicht 43 als Poliervorgangsstopper entfernt.
  • In 4F ist das erfindungsgemäße Halbleitersubstrat gezeigt. Auf dem isolierenden Substrat 45 wird die nicht poröse Dünnschicht wie etwa die einkristalline Siliziumdünnschicht 43 in einem großen Bereich über den gesamten Wafer flach und homogen in der Dicke reduziert ausgebildet. Das somit erhaltene Halbleitersubstrat kann auch in Anbetracht der Herstellung eines isolierten elektronischen Elementes geeignet verwendet werden.
  • Das Siliziumeinkristallsubstrat 41 kann als Siliziumeinkristallsubstrat 41 nach der Entfernung von verbleibenden porösem Silizium und nach der Durchführung eines Oberflächenabflachungsvorgangs wieder verwendet werden, für den Fall, dass die Oberflächenebenheitseigenschaft in einem Ausmaße schlecht ist, der nicht zulässig ist.
  • Alternativ kann eine nicht poröse Dünnschicht ohne die Entfernung von porösem Silizium erneut ausgebildet werden, sodass das Substrat gemäß 4B bereitgestellt wird, welches sodann den in den 4C bis 4F gezeigten Vorgängen unterzogen wird.
  • Fünftes Ausführungsbeispiel
  • Gemäß 5A wird zunächst ein einkristallines Siliziumsubstrat 51 vorbereitet, und sodann auf seinen beiden Oberflächenschichten porös gemacht. Die Bezugszeichen 52 und 53 bezeichnen die erhaltenen porösen Schichten. Nachfolgend wird gemäß 5B zumindest eine nicht poröse Dünnschicht 54, 55 auf jeder der porösen Schichten ausgebildet. Die auszubildende Schicht wird willkürlich aus einer einkristallinen Siliziumschicht, einer polykristallinen Siliziumschicht, einer amorphen Siliziumschicht, einer Metallschicht, einer Verbindungshalbleiterschicht, einer supraleitenden Schicht und dergleichen ausgewählt. Oder es kann eine Elementstruktur wie etwa ein MOSFET ausgebildet werden.
  • Gemäß 5C wird zumindest eine Art aus der Gruppe Edelgas, Wasserstoff und Stickstoff in die porösen Schichten 52 und 53 ionenimplantiert, sodass implantierte Schichten 56 und 57 ausgebildet werden. Wenn die implantierten Schichten durch ein Transmissionselektronenmikroskop beobachtet werden, kann die Ausbildung von zahllosen Mikrohohlräumen beobachtet werden, weswegen sich die Porosität vergrößert. Die Ladungsbedingungen der implantierten Ionen sind nicht besonders begrenzt. Die Beschleunigungsenergie wird derart eingestellt, dass der Projektionsbereich einer Tiefe entspricht, bei der die Ionenimplantation erwünscht ist. In Abhängigkeit von der Implantationsmenge wechselt die Größe und die Dichte der auszubildenden Mikrohohlräume, beträgt aber ungefähr nicht weniger als 1 × 1014/cm2 und bevorzugter 1 × 1015/cm2. Wenn der Projektionsbereich tiefer eingestellt wird, kann eine tunnelnde Ionenimplantation verwendet werden. Nach der Implantation wird nach Bedarf eine Wärmebehandlung durchgeführt. Falls die Wärmebehandlungsatmosphäre eine Sauerstoffatmosphäre ist, werden die Porenwände oxidiert, sodass beachtet werden muss, dass der Siliziumbereich nicht völlig in Siliziumoxid auf Grund einer Überoxidation verändert wird.
  • Nachdem bei Raumtemperatur die beiden Stützsubstrate 58 und 59 und die Oberflächen der nicht porösen Dünnschichten 54 und 55 des ersten Substrates miteinander angrenzend angeordnet werden, werden sie gemäß 5D miteinander durch einen Anodenverbindungsvorgang, einen Druckvorgang, eine Wärmebehandlung oder eine Kombination daraus verbunden. Folglich sind die drei Substrate miteinander fest verbunden. Alternativ kann der Verbindungsvorgang in fünf Lagen durchgeführt werden, wobei isolierende dünne Platten dazwischen angeordnet sind.
  • Wenn einkristallines Silizium abgeschieden wird, ist es vorzuziehen, den Verbindungsvorgang durchzuführen, nachdem oxidiertes Silizium auf der Oberfläche von einkristallinem Silizium durch Wärmeoxidation oder dergleichen ausgebildet wird. Andererseits kann das Stützsubstrat aus einem Siliziumsubstrat, einem Siliziumsubstrat mit einer darauf ausgebildeten Siliziumoxidschicht, einem lichtdurchlässigen Substrat wie etwa Quarz, einem Saphirsubstrat und dergleichen ausgewählt werden, es ist aber nicht darauf beschränkt, solange die für die Verbindung dienende Oberfläche absolut flach ist.
  • Der Verbindungsvorgang kann in drei Lagen durchgeführt werden, wobei eine isolierende dünne Platte dazwischen angeordnet ist.
  • Nachfolgend werden die Substrate an den ionenimplantierten Schichten 56 und 57 in den porösen Siliziumschichten 52 und 53 geteilt (5E). Die Struktur jeder der beiden Stützsubstratseiten beinhaltet die poröse Siliziumschicht 52, 53, die nicht poröse Dünnschicht (beispielsweise die einkristalline Siliziumschicht) 54, 55 sowie das Stützsubstrat 58, 59.
  • Weiterhin wird die poröse Siliziumschicht 52, 53 selektiv entfernt. Falls die nicht poröse Dünnschicht einkristallines Silizium ist, wird lediglich die poröse Siliziumschicht 52, 53 einem nicht elektrischen nasschemischen Ätzvorgang unter Verwendung von zumindest der normalen Siliziumätzflüssigkeit, Flusssäure als selektive Ätzlösung für poröses Silizium, einer durch Addition von zumindest Alkohol oder Wasserstoffperoxidwasser zu Flusssäure erhaltenen Flüssigkeitsmischungen, gepufferter Flusssäure, oder einer durch Addition von zumindest Alkohol oder Wasserstoffperoxidwasser zu gepufferter Flusssäure erhaltenen Flüssigkeitsmischung unterzogen, sodass die im Voraus auf der porösen Schicht des ersten Substrates ausgebildete Schicht auf dem Stützsubstrat verbleibt. Gemäß der vorstehenden detaillierten Beschreibung kann lediglich die poröse Siliziumschicht unter Verwendung der normalen Siliziumätzflüssigkeit auf Grund der ausgedehnten Oberfläche von porösem Silizium selektiv geätzt werden. Alternativ kann die poröse Siliziumschicht 52, 53 durch einen selektiven Poliervorgang unter Verwendung der einkristallinen Siliziumschicht 54, 55 als Poliervorgangsstopper entfernt werden.
  • Im Falle der auf der porösen Schicht ausgebildeten Verbindungshalbleiterschicht wird lediglich die poröse Siliziumschicht 52, 53 einem chemischen Ätzvorgang unter Verwendung der Ätzflüssigkeit unterzogen, welche eine größere Ätzgeschwindigkeit für Silizium relativ zu den Verbindungshalbleiter aufweist, sodass die dickenreduzierte einkristalline Verbindungshalbleiterschicht 54, 55 auf dem isolierenden Substrat verbleibt. Alternativ wird die poröse Siliziumschicht 52, 53 durch einen selektiven Poliervorgang unter Verwendung der einkristallinen Verbindungshalbleiterschicht 54, 55 als Poliervorgangsstopper entfernt.
  • In 5F sind die erfindungsgemäßen Halbleitersubstrate gezeigt. Auf den Stützsubstraten sind die nicht porösen Dünnschichten wie etwa die einkristallinen Siliziumdünnschichten 54 und 55 in einer großen Fläche über dem gesamten Wafer flach und in der Dicke homogen reduziert ausgebildet, sodass die beiden Halbleitersubstrate gleichzeitig ausgebildet sind. Die somit erhaltenen Halbleitersubstrate können auch in Bezug auf die Herstellung der isolierten elektronischen Elemente geeignet verwendet werden.
  • Das erste Siliziumeinkristallsubstrat 51 kann als erstes Siliziumeinkristallsubstrat 51 nach der Entfernung des verbleibenden porösen Siliziums und nach der Durchführung einer Oberflächenabflachung wieder verwendet werden, falls die Oberflächenebenheitseigenschaft in einem Ausmaße schlecht ist, die nicht zulässig ist. Alternativ kann eine nicht poröse Dünnschicht erneut ausgebildet werden, ohne poröses Silizium zu entfernen, sodass das Substrat gemäß 5B bereitgestellt wird, wonach es den in den 5C bis 5F gezeigten Vorgängen unterzogen wird. Die Stützsubstrate 58 und 59 sind nicht notwendigerweise zueinander identisch.
  • Sechstes Ausführungsbeispiel
  • Das sechste bevorzugte Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die 8A bis 8E beschrieben.
  • Zunächst wird ein einkristallines Siliziumsubstrat 100 zur Ausbildung einer porösen Siliziumschicht 101 anodisiert (8A). Dabei liegt die porös zu werdende Dicke im Bereich von mehreren Mikrometern bis einige 10 Mikrometer auf einer Oberflächenschicht des Substrats. Es kann auch das gesamte Siliziumsubstrat 100 anodisiert werden.
  • Nachstehend wird das Verfahren zur Ausbildung von porösem Silizium unter Bezugnahme auf die 11A und 11B beschrieben. Zunächst wird als Substrat ein einkristallines p-Siliziumsubstrat 600 vorbereitet. Es kann auch ein n-Typ verwendet werden. Dabei ist es jedoch nötig, dass das Substrat auf ein Niederwiderstandssubstrat beschränkt wird, oder dass Licht an die Oberfläche des Substrats angelegt wird, sodass die Erzeugung der Löcher erleichtert wird. Das Substrat 600 wird gemäß 11A in ein Gerät eingesetzt. Genauer befindet sich eine Seite des Substrats in Kontakt mit einer Flusssäurelösung 604 mit einer negativen Elektrode 606 darin, während die andere Seite des Substrats sich in Kontakt mit einer positiven Metallelektrode 605 befindet. Andererseits kann gemäß 11B eine positive Elektrode 605' ebenfalls in einer Lösung 604' bereitgestellt werden. Auf jeden Fall wird das Substrat zunächst zu der Flusssäurelösung angrenzend angeordneten negativen Elektrodenseite porös gemacht. Als Flusssäurelösung 604 wird im Allgemeinen konzentrierte Flusssäure (49% HF) verwendet. In einer Verdünnung mit reinem Wasser (H2O) tritt der Ätzvorgang in Abhängigkeit von tatsächlichen Werten ab einer bestimmten Konzentration auf, sodass hier kein Vorzug vorliegt. Während der Anodisierung werden von der Oberfläche des Substrats 600 Blasen erzeugt. Alkohol kann als Oberflächenaktivmittel für eine effektive Entfernung der Blasen hinzugefügt werden. Als Alkohol wird Methanol, Äthanol, Propanol, Isopropanol oder dergleichen verwendet. Anstelle des oberflächenaktiven Mittels kann eine Schütteleinrichtung verwendet werden, um die Lösung zu Schütteln, sodass Anodisierung erzielt wird. Die negative Elektrode 606 ist aus einem Material wie etwa Gold (Au) oder Platin (Pt) ausgebildet, die bezüglich der Flusssäurelösung nicht korrodiert. Das Material der positiven Elektrode 605 kann ein allgemein verwendetes Metall sein. Da die Flusssäurelösung 604 die positive Elektrode 605 erreicht, wenn die Anodisierung bezüglich des gesamten Substrats 600 erzielt wird, ist es andererseits vorzuziehen, die Oberfläche der positiven Elektrode 605 mit einer Metallschicht zu beschichten, welche gegenüber der Flusssäurelösung beständig ist. Der maximale Stromwert für die Anodisierung liegt bei mehreren hundert mA/m2, während der minimale Stromwert dafür willkürlich ungleich null ist. Dieser Stromwert wird im Bereich bestimmt, wo ein epitaktisches Wachstum von guter Qualität auf der Oberfläche von porösem Silizium erzielt wird. Im Allgemeinen steigt mit steigendem Stromwert die Anodisierungsgeschwindigkeit an, und die Dichte der porösen Siliziumschicht sinkt. Genauer erhöht sich das Volumen der Poren. Dies verändert die Bedingungen für das epitaktische Wachstum.
  • Auf der somit ausgebildeten porösen Schicht 101 wird eine nicht poröse einkristalline Siliziumschicht 102 epitaktisch aufgewachsen (8B).
  • Nachfolgend wird die Oberfläche der Epitaxieschicht 102 oxidiert (mit thermischer Oxidation) sodass eine SiO2-Schicht 103 ausgebildet wird (8C). Dies ist nötig, weil im Falle einer unmittelbaren Verbindung der Epitaxieschicht mit dem Stützsubstrat im nächsten Vorgang Verunreinigungen dazu neigen, an der Verbindungsschnittstelle zu segregieren, und die freien Atombindungen an der Schnittstelle steigen, was Ursachen dafür sind, die Charakteristik der Dünnschichtvorrichtung instabil zu machen. Dieser Vorgang ist jedoch nicht wesentlich, sondern kann im Fall einer Vorrichtungsstruktur weggelassen werden, bei der derartige Phänomene nicht ernst sind. Die SiO2-Schicht 103 arbeitet als isolierende Schicht des SOI-Substrats und sollte auf zumindest einer Seite des zu verbindenden Substrats ausgebildet sein. Für die Ausbildung der isolierenden Schicht gibt es verschiedene Weisen.
  • Bei der Oxidation wird die Dicke der oxidierten Schicht auf einen Wert eingestellt, der frei vom Einfluss der in die Verbindungsschnittstelle von der Atmosphäre eingebrachten Kontamination ist.
  • Danach wird die vorstehend angeführte Ionenimplantation durchgeführt, sodass eine Schicht mit einer großen Porosität in der porösen Siliziumschicht 101 ausgebildet wird.
  • Das Substrat 100 mit der vorstehend angeführten Epitaxieoberfläche mit der oxidierten Oberfläche und einem Stützsubstrat 110 mit einer SiO2-Schicht 104 auf der Oberfläche werden vorbereitet. Das Stützsubstrat 110 kann ein Siliziumsubstrat, dessen Oberfläche (mit thermischer Oxidation) oxidiert ist, Quarzglas, kristallisiertes Glas, ein willkürliches Substrat mit darauf abgeschiedenem SiO2 oder dergleichen sein. Ein Siliziumsubstrat ohne die SiO2-Schicht 104 kann ebenfalls als Stützsubstrat verwendet werden.
  • Die vorstehend angeführten zwei Substrate werden miteinander verbunden, nachdem sie gereinigt wurden (8D). Die Reinigung wird in Ausführung des Reinigungsvorgangs (beispielsweise vor der Oxidation) des normalen Halbleitersubstrats durchgeführt.
  • Indem die gesamten Substrate nach dem Verbindungsvorgang unter Druck gesetzt werden, kann die Verbindungsfestigkeit verbessert werden.
  • Nachfolgend werden die verbundenen Substrate der Wärmebehandlung unterzogen. Obwohl eine höhere Temperatur für die Wärmebehandlung vorzusehen ist, neigt die poröse Schicht 101 dazu, eine strukturelle Veränderung zu verursachen, falls sie zu hoch ist, oder die in dem Substrat enthaltenen Verunreinigungen neigen dazu, in die Epitaxieschicht zu diffundieren. Somit ist es nötig, Temperatur und Zeit so auszuwählen, dass sie dies nicht verursachen. Genauer sind Werte von 600–1000°C zu bevorzugen. Andererseits gibt es derartige Substrate, die einer Wärmebehandlung bei hoher Temperatur nicht unterzogen werden können. Falls beispielsweise das Stützsubstrat 110 aus Quarzglas ausgebildet ist, kann es der Wärmebehandlung lediglich bei einer Temperatur von nicht über 200°C auf Grund einer Differenz beim Wärmeausdehnungskoeffizienten zwischen Silizium und Quarz unterzogen werden. Falls diese Temperatur überschritten wird, können die verbundenen Substrate getrennt werden oder zerreißen. Die Wärmebehandlung ist ausreichend lange, solange sie die Verspannungen beim im nächsten Vorgang durchgeführten Abschleifen oder Ätzen des Massivsiliziums 100 überdauern. Selbst bei einer Temperatur nicht über 200°C kann demzufolge der Vorgang durch Optimieren der Oberflächenverarbeitungsbedingungen zur Aktivierung durchgeführt werden.
  • Sodann werden durch das vorstehend beschriebene Verfahren die Substrate an der porösen Siliziumschicht mit der großen Porosität in zwei Teile getrennt. Die Schicht mit der großen Porosität kann durch einen Wechselstrom bei der Anodisierung neben der Ionenimplantation ausgebildet werden.
  • Nachfolgend werden der Siliziumsubstratabschnitt 100 und der poröse Abschnitt 101 selektiv entfernt, wobei die Epitaxieschicht 102 verbleibt (8E). Auf diese Weise wird das SOI-Substrat erhalten.
  • Die nachstehend aufgeführten Vorgänge können den vorstehend beschriebenen Vorgängen hinzugefügt werden:
    • (1) Die Dicke der Wand zwischen den benachbarten Löchern in der oxidierten (voroxidierten) porösen Siliziumschicht der internen Porenwände der porösen Schicht ist sehr gering, genauer einige Nanometer bis mehrere 10 Nanometer. Falls ein Hochtemperaturvorgang auf die poröse Schicht bei der Ausbildung der Epitaxiesiliziumschicht oder bei einer Wärmebehandlung nach dem Verbindungsvorgang angewendet wird, kann somit die Porenwand unter Vergrößerung agglomerieren, sodass die Porenwand die Pore verstopft, wobei die Ätzgeschwindigkeit verringert wird. In Anbetracht dessen wird nach der Ausbildung der porösen Schicht eine dünne oxidierte Schicht auf der Porenwand ausgebildet, sodass die Vergrößerung der Porenwand unterdrückt wird. Da es nötig ist, die nicht poröse einkristalline Siliziumschicht auf der porösen Schicht epitaktisch aufzuwachsen, ist es nötig, lediglich die Oberfläche der inneren Porenwand derart zu oxidieren, dass die monokristalline Eigenschaft innerhalb der Porenwand der porösen Schicht verbleibt. Es ist vorzuziehen, dass die auszubildende oxidierte Schicht im Bereich von einigen zehn Nanometern bis mehrere hundert Nanometern (mehrere Angström bis mehrere zehn Angström) liegt. Die oxidierte Schicht mit einer derartigen Dicke wird durch die Wärmebehandlung in einer Sauerstoffatmosphäre bei einer Temperatur von 200°C bis 700°C und bevorzugter von 250°C bis 500°C ausgebildet.
    • (2) Wasserstoffbackvorgang Gemäß der Veröffentlichung in der Druckschrift EP-A-553852 haben die vorliegenden Erfinder gezeigt, dass durch die Wärmebehandlung in Wasserstoffatmosphäre eine geringe Rauheit auf der Siliziumoberfläche entfernt werden kann, um eine sehr glatte Siliziumoberfläche zu erhalten. Auch erfindungsgemäß kann der Backvorgang in Wasserstoffatmosphäre angewendet werden. Das Wasserstoffbacken kann beispielsweise nach der Ausbildung der porösen Siliziumschicht und vor der Ausbildung der Siliziumepitaxieschicht durchgeführt werden. Davon abgesehen kann der Wasserstoffbackvorgang bei dem nach dem ätzenden Entfernen der porösen Siliziumschicht erhaltenen SOI-Substrat durchgeführt werden. Durch den vor der Ausbildung der Siliziumepitaxieschicht durchgeführten Wasserstoffbackvorgang tritt das Phänomen auf, dass die Porenoberfläche auf Grund einer Migration von die poröse Siliziumoberfläche ausbildenden Siliziumatomen geschlossen wird. Wenn die Siliziumepitaxieschicht in dem Zustand ausgebildet wird, bei dem die Porenoberfläche geschlossen ist, kann eine Siliziumepitaxieschicht mit weniger Kristalldefekten erzielt werden. Andererseits kann durch die Durchführung des Wasserstoffbackvorgangs nach dem Ätzen der porösen Siliziumschicht die epitaktische Siliziumoberfläche, die durch den Ätzvorgang mehr oder wendiger aufgeraut wurde, glatter gemacht werden, und Unvermeidlicherweise aus dem Reinraum in die Verbindungsschnittstelle beim Verbindungsvorgang eingebrachtes Bor sowie in die Siliziumepitaxieschicht von der porösen Siliziumschicht thermisch diffundiertes Bor kann entfernt werden.
  • Siebtes Ausführungsbeispiel
  • Das siebte bevorzugte Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die 9A bis 9G beschrieben. Die Bezugszeichen in den 9A bis 9G, welche dieselben wie die aus den 8A bis 8E sind, bezeichnen dieselben Abschnitte wie in den 8A bis 8E. Bei dem in den 8A bis 8E gezeigten Ausführungsbeispiel sind die Oberflächen der zu Verbindenden beiden Substrate die SiO2-Schicht 103 und die SiO2-Schicht 104. Die beiden Oberflächen sind jedoch nicht notwendigerweise die SiO2-Schichten sondern zumindest eine von ihnen kann aus SiO2 ausgebildet sein. Bei dem vorliegenden bevorzugten Ausführungsbeispiel wird die Oberfläche einer auf einer porösen Siliziumschicht ausgebildeten Siliziumepitaxieschicht 1102 mit der Oberfläche einer auf einem Siliziumsubstrat 1110 ausgebildeten oxidierten Schicht 1104 verbunden, und die Oberfläche einer durch thermische Oxidation der Oberfläche der Siliziumepitaxieschicht 1102 ausgebildeten oxidierten Schicht 1103 wird mit der Oberfläche des Siliziumsubstrats 1110 verbunden, das nicht oxidiert ist. Bei dem vorliegenden bevorzugten Ausführungsbeispiel können die anderen Vorgänge wie bei dem gemäß den 8A bis 8E beschriebenen Ausführungsbeispiel durchgeführt werden.
  • Achtes Ausführungsbeispiel
  • Das achte bevorzugte Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die 10A bis 10G beschrieben. Die Bezugszeichen in den 10A bis 10G, welche dieselben wie die in den 8A bis 8E sind, bezeichnen dieselben Abschnitte wie in den 8A bis 8E. Das vorliegende bevorzugte Ausführungsbeispiel ist dadurch gekennzeichnet, dass ein Substrat, dass mit einem mit einer Siliziumepitaxieschicht ausgebildeten Substrat verbunden ist, aus einem Glasmaterial 121 wie etwa Quarzglas oder blaues Glas ausgebildet ist. Bei dem vorliegenden bevorzugten Ausführungsbeispiel wird eine Siliziumepitaxieschicht 1102 mit dem Glassubstrat 1210 verbunden, und eine durch thermische Oxidation der Oberfläche der Siliziumepitaxieschicht 1102 ausgebildete oxidierte Schicht 1103 wird mit dem Glassubstrat 1210 verbunden. Bei diesem vorliegenden bevorzugten Ausführungsbeispiel können die anderen Vorgänge wie bei dem in den 8A bis 8E gezeigten Ausführungsbeispiel durchgeführt werden.
  • Nachstehend wird die vorliegende Erfindung unter Verwendung von konkreten Beispielen näher beschrieben. Die Erfindung ist jedoch nicht darauf beschränkt.
  • Beispiel 1
  • Ein erstes einkristallines (100) p- oder n-Siliziumsubstrat mit einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einen Durchmesser von 15,24 cm (6 Zoll) wurde in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Nachfolgend wurden He+-Ionen mit einer Dosis von 5 × 1016 cm2 in die poröse Seite des Substrats mit einer Beschleunigungsspannung von 30 keV implantiert. Sodann wurde das Substrat einer Wärmebehandlung bei 850°C in Vakuum für 8 Stunden unterzogen.
  • Wenn das Licht einer Quecksilberlampe an das Substrat angelegt wurde, wurde eine Lumineszenz mit rotem Licht mit einer Wellenlänge um 750 nm bestätigt.
  • Beispiel 2
  • Zwei erste einkristalline (100) p-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurden vorbereitet, und eines von Ihnen wurde in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • He+-Ionen mit einer Dosis von 5 × 1016 cm–2 wurden in die poröse Seite des anodisierten Substrats und die Oberflächenseite des anderen Substrats bei einer Beschleunigungsspannung von 30 keV implantiert. Nachfolgend wurden Phosphorionen mit einer Dosis von 5 × 1014 cm–2 in die poröse Seite des anodisierten Substrats und die Oberflächenseite des anderen Substrats bei einer Beschleunigungsspannung von 100 keV implantiert. Dann wurden diese Substrate einer Wärmebehandlung bei 850°C in Vakuum für 8 Stunden unterzogen. Ferner wurden ITO-Elektroden auf den Oberflächen abgeschieden.
  • Wenn eine Spannung zwischen den Siliziumsubstraten und den ITO-Elektroden angelegt wurde, wurde eine Lumineszenz mit einer Wellenlänge um 750 nm an dem porösen Substrat bestätigt, während keine Lumineszenz bei dem anderen Substrat bestätigt wurde.
  • Beispiel 3
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurden vorbereitet, und eine von ihnen wurde in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 20 μm
    Porosität: 15%
  • Das anodisierte Substrat wurde bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände von porösem Silizium mit einer wärmeoxidierten Schicht beschichtet. Nachfolgend wurden Wasserstoffionen mit einer Dosis von 1 × 1017 cm–2 über die gesamte poröse Seite des porösen Substrats sowie über das gesamte andere Substrat bei einer Beschleunigungsspannung von 0,76 MeV implantiert.
  • Wenn diese Substrate einer Wärmebehandlung bei 1000°C in Vakuum für eine Stunde unterzogen wurden, wurde die poröse Schicht homogen über das gesamte Substrat mit einer Dicke von etwa 1 μm entsprechend dem ionenimplantierten Bereich getrennt, während lediglich eine Vielzahl von Schwellungen wie Blasen auf dem nicht porösen Substrat ausgebildet wurden.
  • Beispiel 4
  • Ein erstes einkristallines (100) p-Siliziumsubstrat mit einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurde in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Das Substrat wurde bei 400°C in Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit einer thermisch oxidierten Schicht beschichtet. Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,1 mm auf dem porösen Silizium epitaktisch aufgewachsen.
  • Die Aufwachsbedingungen waren wie folgt:
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 900°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • He+-Ionen mit einer Dosis von 5 × 1016 cm–2 wurden in die poröse Seite des anodisierten Substrats und die Oberflächenseite des anderen Substrats bei einer Beschleunigungsspannung von 30 keV implantiert. Nachfolgend wurden Phosphorionen mit einer Dosis von 5 × 1014 cm–2 in die poröse Seite des anodisierten Substrats und die Oberflächenseite des anderen Substrats bei einer Beschleunigungsspannung von 100 keV implantiert. Dann wurden diese Substrate einer Wärmebehandlung bei 850°C in Aragonatmosphäre für 8 Stunden unterzogen. Zudem wurden ITO-Elektroden auf den Oberflächen abgeschieden.
  • Wenn eine Spannung zwischen das Siliziumsubstrat und die ITO-Elektrode angelegt wurde, wurde eine Lumineszenz mit einer Wellenlänge um 750 nm bei dem porösen Substrat bestätigt.
  • Beispiel 5
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurden in einer HF-Lösung vorbereitet und anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 3 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit den thermisch oxidierten Schichten beschichtet. Unter Verwendung des CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,15 μm auf porösem Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt:
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 950°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden He+-Ionen mit einer Dosis von 1 × 1017 cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 50 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines getrennt vorbereiteten Stützsiliziumsubstrates, das mit einer SiO2-Schicht von 500 nm ausgebildet wurde, wurden miteinander überlappt und angrenzend angeordnet, und einer Wärmebehandlung bei 1000°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit erhöht wurde. Sodann wurden die beiden Substrate an einer dem Projektionsbereich der Ionenimplantation entsprechenden Stelle vollständig getrennt. Die getrennten Oberflächen wurden unter Verwendung eines optischen Mikroskops näher untersucht, aber freigelegte Abschnitte der anfänglich verbundenen Schnittstelle wurden nicht gefunden. Andererseits wurde keine Veränderung bei der äußeren Erscheinung auf dem Substrat verursacht, das nicht der Heliumionenimplantation unterzogen wurde, und die Substrate blieben miteinander verbunden. Somit wurde die poröse Siliziumsubstratseite der verbundenen Substrate (nicht der Heliumionenimplantation unterzogen) unter Verwendung eines Schleifmittels für einen normalen Halbleiter abgeschliffen, sodass die poröse Siliziumschicht freigelegt wurde. Auf Grund der unzureichenden Schleifgenauigkeit konnte jedoch nicht die gesamte poröse Schicht freigelegt werden.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 5) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser zur selektiven Ätzung geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Verhältnis des selektiven Ätzvorgangs bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Genauer wurde die einkristalline Siliziumschicht mit einer Dicke von 0,1 μm auf der oxidierten Siliziumschicht ausgebildet. Selbst durch das selektive Ätzen von porösem Silizium wurde keine Veränderung bei der einkristallinen Siliziumschicht verursacht.
  • Als Ergebnis einer Abschnittbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in de Siliziumschicht eingebracht wurden, und es wurde eine ausgezeichnete Kristalleigenschaft aufrechterhalten.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Beispiel 6
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 650 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurden in einer HF-Lösung vorbereitet und anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,15 μm auf porösem Silizium epitaktisch aufgewachsen.
  • Die Wachstumsbedingungen waren wie folgt:
  • Die Genauigkeit der Schichtdicke betrug ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 950°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden Wasserstoffionen mit einer Dosis von 5 × 1016 cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 50 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines separat hergestellten Stützsiliziumsubstrates, das mit einer SiO2-Schicht von 500 nm ausgebildet wurde, wurden überlappt und miteinander angrenzend angeordnet, sowie einer Wärmebehandlung bei 1000°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit erhöht wurde. Sodann wurden die beiden Substrate an einer dem Projektionsbereich der Ionenimplantation entsprechenden Stelle vollständig getrennt. Die getrennten Oberflächen wurden unter Verwendung eines optischen Mikroskops näher untersucht, aber freigelegte Abschnitte der anfänglich verbundenen Schnittstelle wurden nicht gefunden. Andererseits wurde keine Veränderung bei der äußeren Erscheinung auf dem Substrat verursacht, das nicht der Wasserstoffimplantation unterzogen wurde, und die Substrate blieben miteinander verbunden. Die poröse Substratseite der verbundenen Substrate (nicht der Wasserstoffionenimplantation unterzogen) wurde unter Verwendung eines Schleifmittels für einen normalen Halbleiter abgeschliffen, sodass die poröse Schicht freigelegt wurde. Ruf Grund der unzureichenden Schleifgenauigkeit betrug jedoch die Dicke der verbleibenden porösen Schicht 1 bis 9 μm.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für eine selektive Ätzung geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Verhältnis des selektiven Ätzvorgangs bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Genauer wurde die einkristalline Siliziumschicht mit einer Dicke von 0,1 μm auf der oxidierten Siliziumschicht ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 101 nm ± 3 nm mit der Wasserstoffionenimplantation, während sie 101 nm ± 7 nm ohne die Wasserstoffionenimplantation betrug, sodass bestätigt wurde, dass die Dickenverteilung auf Grund des Einflusses der Dispersion der Dicken von porösem Silizium verschlechtert wurde.
  • Danach wurde eine Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops betrug der quadratische Mittelwert der Rauhigkeit in einem 50 μm Bereich etwa 0,2 nm, was den Siliziumwafern auf dem Markt gleicht.
  • Als Ergebnis der Abschnittsuntersuchung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingeführt wurden, und dass die ausgezeichnete Kristalleigenschaft aufrechterhalten wurde.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Gleichzeitig wurde die auf der Siliziumsubstratseite verbleibende poröse Siliziumschicht auch in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Das einkristalline Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Silizium als Ätzstopper selektiv geätzt und vollständig entfernt wurde, und das Siliziumsubstrat konnte erneut in der Porositätsausbildungsvorgang gebracht werden.
  • Beispiel 7
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 12,7 cm (5 Zoll) wurden vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung des CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,55 μm auf porösem Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt. Die Genauigkeit der Schichtdicke betrug ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 900°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden He+-Ionen mit einer Dosis von 5 × 1017 cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines separat hergestellten Stützquarzsubstrates wurden jeweils einem Sauerstoffplasma ausgesetzt, danach überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 1000°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit erhöht wurde. Ein ausreichender Druck wurde senkrecht zu der Ebene und homogen über die Ebene auf die verbundenen Wafer aufgebracht. Dann wurde die poröse Siliziumschicht an dem ionenimplantierten Bereich in zwei Teile geteilt.
  • Wenn andererseits der Druck weiter auf das Substrat aufgebracht wurde (keiner Wasserstoffionenimplantation unterzogen), zerriss die poröse Schicht entzwei. Wenn jedoch die geteilten porösen Schichten beobachtet wurden, waren Brüche in Abschnitte der einkristallinen Siliziumschicht eingebracht, sodass das Substrat nicht in den nachfolgenden Vorgang gebracht werden konnte. Danach wurde die auf der zweiten Substratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Auswahlverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Im Einzelnen wurde die einkristalline Siliziumschicht mit einer Dicke von 0,5 μm auf der oxidierten Siliziumschicht ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 501 nm ± 11 nm mit der Wasserstoffionenimplantation.
  • Danach wurde eine Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops betrug der quadratische Mittelwert der Rauhigkeit in einem Bereich von 50 μm etwa 0,2 nm, was den auf dem Markt erhältlichen Siliziumwafern gleicht.
  • Als Ergebnis der Abschnittsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingebracht wurden, und die ausgezeichneten Kristalleigenschaften wurden aufrechterhalten.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,55 μm auf porösem Silizium, das auf der ersten Substratseite verblieb, erneut epitaktisch aufgewachsen.
  • Die Wachstumsbedingungen waren wie folgt. Die Genauigkeit der Schichtdicke betrug ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 900°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Bei der Bewertung der Kristallfehlerdichte dieser einkristallinen Siliziumschicht durch einen Fehleroffenlegungsätzvorgang ergab sich die Fehlerdichte zu etwa 1 × 103 cm–2, und dieses Substrat konnte erneut in die Verarbeitung des Ionenimplantationsvorgangs und des Verbindungsvorgangs gebracht werden.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Beispiel 8
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm und einem Durchmesser von 15,24 cm (6 Zoll) wurden vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,15 μm auf porösem Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt: Die Genauigkeit der Schichtdicke betrugt ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 950°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden He+-Ionen mit einer Dosis von 1 × 1017 cm2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines getrennt hergestellten Stützsiliziumsubstrats, das mit einer SiO2-Schicht von 500 nm ausgebildet wurde, wurden miteinander überlappt und angrenzend angeordnet, und einer Wärmebehandlung bei 400°C für 2 Stunden unterzogen. Auf die verbundenen Wafer wurde eine ausreichende Zugkraft senkrecht zu der Ebene und homogen über der Ebene aufgebracht. Dann wurden die beiden Substrate an einer dem Projektionsbereich der Heliumionenimplantation entsprechenden Stelle vollständig getrennt. Die getrennten Oberflächen wurden unter Verwendung eines optischen Mikroskops näher beobachtet, aber freigelegte Abschnitte der anfänglich verbundenen Schnittstelle wurden nicht gefunden.
  • Wenn andererseits der Druck weiter auf das (nicht der Heliumionenimplantation unterzogene) Substrat aufgebracht wurde, wurde die poröse Schicht entzwei gerissen. Bei der Betrachtung der geteilten porösen Schichten waren jedoch Brüche in Abschnitte der einkristallinen Siliziumschicht eingebracht, sodass das Substrat nicht in die nachfolgende Verarbeitung gebracht werden konnte.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Auswahlverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa einige 100 nm (etwa einige 10 Angström)) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Im Einzelnen wurde die einkristalline Siliziumschicht mit einer Dicke von 0,1 μm auf der oxidierten Siliziumschicht ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 101 nm ± 3 nm mit der Wasserstoffionenimplantation, während sie ohne die Wasserstoffionenimplantation bei 101 nm ± 7 nm lag, sodass bestätigt wurde, dass die Dickenverteilung auf Grund des Einflusses der Dispersion der Dicken von porösem Silizium verschlechtert wurde.
  • Danach wurde eine Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops betrug der quadratische Mittelwert der Rauhigkeit in einem Bereich von 50 μm etwa 0,2 nm, was den von auf dem Markt erhältlichen Siliziumwafern gleicht.
  • Als Ergebnis der Abschnittsbetrachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingebracht wurden, und dass die ausgezeichnete Kristalleigenschaft aufrechterhalten wurde.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Gleichzeitig wurde die auf der Siliziumsubstratseite verbleibende poröse Siliziumschicht auch in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung von einkristallinem Silizium als Ätzstopper selektiv geätzt und vollständig entfernt wurde, und das Siliziumsubstrat konnte erneut in die Porösausbildungsverarbeitung gebracht werden.
  • Beispiel 9
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 15,24 cm (6 Zoll) wurden vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines MBE-Verfahrens (Molekularstrahlepitaxie) wurde einkristallines Silizium um 0,5 μm auf dem porösen Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt. Die Genauigkeit der Schichtdicke betrug ±2%.
    Temperatur: 700°C
    Druck: 1,33 × 107 Pa (1 × 109 Torr)
    Wachstumsgeschwindigkeit: 0,1 nm/sec Temperatur: 950°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden Heliumionen mit einer Dosis von 1 × 1017 cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines getrennt hergestellten Stützsiliziumsubstrates, das mit einer SiO2-Schicht von 500 nm ausgebildet war, wurden miteinander überlappt und angrenzend angeordnet, und einer Wärmebehandlung bei 300°C für 2 Stunden unterzogen. Die beiden verbundenen Wafer wurden durch ein Vakuumspannfutter fixiert und mit Torsions- und Scherkräften in horizontaler Richtung bezüglich der Hauptoberfläche der Wafer beaufschlagt. Sodann wurden die beiden Substrate an einer dem Projektionsbereich der Heliumionenimplantation entsprechenden Stelle vollständig getrennt. Die getrennten Oberflächen wurden unter Verwendung eines optischen Mikroskops näher untersucht, aber die freigelegten Abschnitte der anfangs verbundenen Schnittstelle wurden nicht gefunden.
  • Als andererseits weiter Druck auf das (nicht der Heliumionenimplantation unterzogene) Substrat aufgebracht wurde, wurde das Vakuumspannfutter entfernt, und das Substrat konnte in die nachfolgende Verarbeitung gebracht werden.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung von einkristallinem Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Selektionsverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 10 Angström) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Im Einzelnen wurde die einkristalline Siliziumschicht mit einer Dicke von 0,1 μm auf der oxidierten Siliziumschicht ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 101 nm ± 3 nm mit der Wasserstoffionenimplantation, während sie bei 101 nm ± 7 nm ohne die Wasserstoffionenimplantation lag, sodass bestätigt wurde, dass die Dickenverteilung auf Grund des Einflusses der Dispersion der Dicken von porösem Silizium verschlechtert wurde.
  • Danach wurde die Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops betrug der quadratische Mittelwert der Rauhigkeit bei einem Bereich von 50 μm etwa 0,2 nm, was auf dem Markt erhältlichen Siliziumwafern gleicht.
  • Als Ergebnis der Abschnittsuntersuchung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingeführt wurden, und dass eine ausgezeichnete Kristalleigenschaft aufrechterhalten wurde.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Gleichzeitig wurde die auf der Siliziumsubstratseite verbleibende poröse Siliziumschicht ebenfalls in der Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde, und das Siliziumsubstrat konnte erneut in die Porösausbildungsverarbeitung gebracht werden.
  • Beispiel 10
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 12,7 cm (5 Zoll) wurden vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,55 μm auf dem porösen Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt. Die Genauigkeit der Schichtdicke betrug ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 900°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden Wasserstoffionen mit einer Dosis von 1 × 1018 cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines getrennt hergestellten Stützquarzsubstrates wurden jeweils einem Sauerstoffplasma ausgesetzt, sodann überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 200°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit erhöht wurde. Dann wurde die poröse Siliziumschicht im ionenimplantierten Bereich in zwei Teile geteilt.
  • Bei dem Substrat, das keiner Heliumionenimplantation unterzogen wurde, wurde andererseits keine Veränderung beobachtet.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Selektionsverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht kann vom praktischen Gesichtspunkt her ignoriert werden.
  • Im Einzelnen wurde die einkristalline Siliziumschicht mit einer Dicke von 0,5 μm auf dem Quarzsubstrat ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 501 nm ± 11 nm mit der Wasserstoffionenimplantation. Danach wurde eine Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops betrug der quadratische Mittelwert der Rauhigkeit bei einem Bereich von 50 μm2 etwa 0,2 nm, was auf dem Markt erhältlichen Siliziumwafern gleicht.
  • Als Ergebnis einer Sektionsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingeführt wurden, und dass eine ausgezeichnete Kristalleigenschaft aufrechterhalten wurde.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Beispiel 11
  • Ein erstes einkristallines (100) p- oder n-Siliziumsubstrat mit einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 12,7 cm (5 Zoll) wurde vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Das Substrat wurde bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines MOCVD-Verfahrens (metallorganische Gasphasenabscheidung) wurde einkristallines Galliumarsenid um 1 μm auf dem porösen Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt.
    Quellgas: TMG/AsH3/H2
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 700°C
  • Nachfolgend wurden Heliumionen mit einer Dosis von 1 × 1018 cm2 in die poröse Seite des Substrats bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der Galliumarsenid-Schicht und die Oberfläche eines getrennt hergestellten Stützsiliziumsubstrats wurden überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 200°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit verbessert wurde. Sodann wurde die poröse Siliziumschicht an dem ionenimplantierten Bereich in zwei Teile unterteilt.
  • Danach wurde nach der Entfernung der oxidierten Schicht auf den inneren Wänden der porösen Siliziumschicht unter Verwendung von Flusssäure das poröse Silizium mit einer Lösung aus Ethylenediamin, Pyrocatechol und Wasser (Verhältnis: 17 ml : 3 g : 8 ml) bei 110°C geätzt. Einkristallines Galliumarsenid verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung es einkristallinen Galliumarsenids als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des einkristallinen Galliumarsenids im Verhältnis zu der Ätzflüssigkeit ist extrem gering, sodass die Dickenreduktion vom praktischen Standpunkt her ignoriert werden kann.
  • Im Einzelnen wurde die einkristalline Galliumarsenidschicht mit einer Dicke von 1 μm auf dem Siliziumsubstrat ausgebildet. Selbst durch das selektive Ätzen von porösem Silizium wurde keine Veränderung auf der einkristallinen Galliumarsenidschicht verursacht.
  • Als Folge der Abschnittsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Galliumarsenidschicht eingeführt wurden, und die ausgezeichnete Kristalleigenschaft wurde beibehalten.
  • Unter Verwendung des Siliziumsubstrats mit der oxidierten Schicht als Stützsubstrat konnte Galliumarsenid auch auf der isolierenden Schicht ähnlich hergestellt werden.
  • Beispiel 12
  • Ein erstes einkristallines (100) p- oder n-Siliziumsubstrat mit einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm sowie einem Durchmesser von 12,7 cm (5 Zoll) wurde hergestellt und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 10 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 24 Minuten
    Dicke des porösen Siliziums: 20 μm
    Porosität: 17%
  • Das Substrat wurde bei 400°C in einer Sauerstoffatmosphäre für 2 Stunden oxidiert. Während der Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines MBE-Verfahrens (Molekularstrahlepitaxie) wurde einkristallines Aluminiumgalliumarsenid um 0,5 μm auf dem porösen Silizium epitaktisch aufgewachsen.
  • Nachfolgend wurden Heliumionen mit einer Dosis von 1 × 1018 cm–2 in die poröse Seite des Substrats bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der Aluminiumgalliumarsenid-Schicht und die Oberfläche eines getrennt hergestellten Stützsubstrats aus einem Glas mit einem niedrigen Schmelzpunkt wurden überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 500°C für 2 Stunden unterzogen. Durch diese Wärmebehandlung wurden die Substrate fest miteinander verbunden.
  • Wenn ein ausreichender Druck senkrecht zu der Ebene und homogen über der Ebene auf die verbundenen Wafer aufgebracht wurde, wurde die poröse Siliziumschicht an dem ionenimplantierten Bereich in zwei Teile geteilt.
  • Danach wurde poröses Silizium mit einer Flusssäurelösung geätzt. Das einkristalline Aluminiumgalliumarsenid verblieb, ohne geätzt zu werden, sodass das poröse Silizium unter Verwendung des einkristallinen Aluminiumgalliumarsenids als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des einkristallinen Aluminiumgalliumarsenids bezüglich der Ätzflüssigkeit ist extrem gering, sodass die Dickenreduktion vom praktischen Standpunkt her ignoriert werden kann.
  • Im Einzelnen wurde die einkristalline Aluminiumgalliumarsenidschicht mit einer Dicke von 0,5 μm auf dem Glassubstrat ausgebildet. Selbst durch das selektive Ätzen von porösem Silizium wurde keine Veränderung auf der einkristallinen Aluminiumgalliumarsenidschicht verursacht.
  • Als Ergebnis einer Abschnittsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Aluminiumgalliumarsenidschicht eingeführt wurden, und dass ausgezeichnete Kristalleigenschaften beibehalten wurden.
  • Beispiel 13
  • Ein erstes einkristallines (100) p- oder n-Siliziumsubstrat mit einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm und einem Durchmesser von 15,24 cm (6 Zoll), dessen beide Seiten poliert sind, wurde hergestellt und auf seinen beiden Seiten in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt:
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 × 2 Minuten
    Dicke des porösen Siliziums: 10 μm für jede Seite
    Porosität: 15%
  • Das Substrat wurde bei 400°C in einer Sauerstoffatmosphäre für 1 Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet.
  • Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 1 μm auf dem auf jeder Seite ausgebildeten porösen Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt:
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 950°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Zudem wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden Wasserstoffionen mit einer Dosis von 1 × 1018 cm–2 in die poröse Schicht bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberflächen der SiO2-Schichtn und die Oberflächen der getrennt hergestellten zwei Stützsubstrate, die jeweils mit einer SiO2-Schicht von 500 nm ausgebildet sind, wurden überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 600°C für 2 Stunden unterzogen, sodass eine Verbindung erzielt wurde. Sodann wurde die poröse Siliziumschicht an dem ionenimplantierten Bereich in zwei Teile unterteilt.
  • Danach wurde die poröse Siliziumschicht in einer Lösungsmischung (1 : 5) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung von einkristallinem Silizium als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Selektionsverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht vom praktischen Standpunkt her ignoriert werden kann.
  • Im Einzelnen wurden die beiden einkristallinen Siliziumschichten mit jeweils 1 μm Dicke gleichzeitig auf den oxidierten Siliziumschichten ausgebildet. Selbst durch den selektiven Ätzvorgang von porösem Silizium wurde keine Veränderung auf den einkristallinen Siliziumschichten verursacht.
  • Als Folge einer Abschnittsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingeführt wurden, und dass die ausgezeichnete Kristalleigenschaft beibehalten wurde.
  • Ähnliche Ergebnisse würden selbst ohne die Ausbildung der oxidierten Schicht auf die Oberfläche der Siliziumepitaxieschicht erhalten.
  • Beispiel 14
  • Zwei erste einkristalline (100) p- oder n-Siliziumsubstrate mit jeweils einer Dicke von 625 μm, einem spezifischen Widerstand von 0,01 Ω·cm und einem Durchmesser von 12,7 cm (5 Zoll) wurden vorbereitet und in einer HF-Lösung anodisiert.
  • Die Anodisierungsbedingungen waren wie folgt
    Stromdichte: 5 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 12 Minuten
    Dicke des porösen Siliziums: 10 μm
    Porosität: 15%
  • Die Substrate wurden bei 400°C in einer Sauerstoffatmosphäre für eine Stunde oxidiert. Durch die Oxidation wurden die inneren Porenwände des porösen Siliziums mit thermisch oxidierten Schichten beschichtet. Unter Verwendung eines CVD-Verfahrens (chemische Gasphasenabscheidung) wurde einkristallines Silizium um 0,55 μm auf porösem Silizium epitaktisch aufgewachsen. Die Wachstumsbedingungen waren wie folgt. Die Genauigkeit der Schichtdicke betrug ±2%.
    Quellgas: SiH2Cl2/H2
    Gasflussrate: 0,5/180 l/min
    Gasdruck: 10,67 kPa (80 Torr)
    Temperatur: 900°C
    Wachstumsgeschwindigkeit: 0,3 μm/min
  • Ferner wurde eine SiO2-Schicht von 100 nm auf der Oberfläche jeder Siliziumepitaxieschicht durch thermische Oxidation ausgebildet.
  • Nachfolgend wurden Wasserstoffionen mit einer Dosis von 1 × 1018cm–2 in die poröse Seite von lediglich einem der Substrate bei einer Beschleunigungsspannung von 100 keV implantiert.
  • Die Oberfläche der SiO2-Schicht und die Oberfläche eines getrennt hergestellten Stützquarzsubstrates wurden jeweils einem Sauerstoffplasma ausgesetzt, dann überlappt und miteinander angrenzend angeordnet, und einer Wärmebehandlung bei 200°C für 2 Stunden unterzogen, sodass die Verbindungsfestigkeit erhöht wurde. Nachfolgend wurde eine Wellenenergie wie etwa eine Ultraschallwelle an die Substrate angelegt. Dann wurde das poröse Silizium am ionenimplantierten Bereich in zwei Teile geteilt.
  • Andererseits wurde an dem Substrat, das keiner Wasserstoffionenimplantation unterzogen wurde, keine Veränderung beobachtet.
  • Danach wurde die auf der Stützsubstratseite verbleibende poröse Siliziumschicht in einer Lösungsmischung (1 : 2) aus 49% Flusssäure und 30% Wasserstoffperoxidwasser für einen selektiven Ätzvorgang geschüttelt. Einkristallines Silizium verblieb, ohne geätzt zu werden, sodass poröses Silizium unter Verwendung des einkristallinen Siliziums als Ätzstopper selektiv geätzt und vollständig entfernt wurde.
  • Die Ätzgeschwindigkeit des nicht porösen einkristallinen Siliziums bezüglich der Ätzflüssigkeit ist extrem gering, sodass das Selektionsverhältnis bezüglich der Ätzgeschwindigkeit der porösen Schicht nicht weniger als 105 erreicht, und das Ätzausmaß (etwa mehrere 100 nm (etwa mehrere 10 Angström)) an der nicht porösen Schicht vom praktischen Standpunkt her ignoriert werden kann.
  • Im Einzelnen wurde die einkristalline Siliziumschicht mit einer Dicke von 0,5 μm auf dem Quarzsubstrat ausgebildet. Die Dicken der ausgebildeten einkristallinen Siliziumschicht wurden an 100 Punkten gemessen. Die Homogenität der Dicken betrug 501 nm ± 11 nm mit der Wasserstoffionenimplantation. Danach wurde die Wärmebehandlung bei 1100°C in einer Wasserstoffatmosphäre für 1 Stunde durchgeführt.
  • Bei der Bewertung der Oberflächenrauhigkeit unter Verwendung eines Interatomkraftmikroskops lag der quadratische Effektivwert der Rauhigkeit in einem Bereich von 50 μm2 bei etwa 0,2 nm, was einem auf dem Markt erhältlichen Siliziumwafer gleicht.
  • Als Ergebnis einer Abschnittsbeobachtung durch ein Transmissionselektronenmikroskop wurde bestätigt, dass keine neuen Kristallfehler in die Siliziumschicht eingebracht wurden, und eine ausgezeichnete Kristalleigenschaft beibehalten wurde.
  • Ähnliche Ergebnisse wurden selbst ohne die Ausbildung der oxidierten Schicht auf der Oberfläche der Siliziumepitaxieschicht erhalten.
  • Das einkristalline Siliziumsubstrat wurde als einkristallines Siliziumsubstrat nach der Entfernung des verbleibenden porösen Siliziums unter Durchführung eines Oberflächenpoliervorgangs zur Bereitstellung einer spiegelglänzenden Oberfläche wieder verwendet.

Claims (25)

  1. Verfahren zur Herstellung eines Halbleitersubstrats mit den Schritten: Bereitstellen eines einkristallinen Siliziumsubstrats; und Ausbilden einer porösen Siliziumschicht an der Oberfläche des Siliziumsubstrats; dadurch gekennzeichnet, dass: der Schritt zur Ausbildung der porösen Siliziumschicht so ausgeführt wird, dass eine poröse Siliziumschicht einer laminierten Struktur erzeugt wird, wobei eine relativ hochporöse Schicht in einer konstanten Tiefe von der Oberfläche der porösen Siliziumschicht durch eine Schicht von relativ geringer Porosität vergraben wird.
  2. Verfahren nach Anspruch l, ferner mit den Schritten: Ausbilden einer nichtporösen Schicht auf der Oberfläche der porösen Siliziumschicht; Verbinden der nichtporösen Schicht mit einem Stützsubstrat; und Trennen der verbundenen Substrate bei der relativ hochporösen Schicht in zwei.
  3. Verfahren nach einem der vorstehenden Ansprüche, wobei die poröse Siliziumschicht durch Anodisieren des Siliziumsubstrats ausgebildet wird, und die laminierte Struktur aus relativ gering porösen und hochporösen Schichten durch Einstellen der elektrischen Stromdichte bei der Anodisierung erzeugt wird.
  4. Verfahren nach einem der Ansprüche 1 oder 2, wobei die poröse Siliziumschicht ausgebildet wird durch die Schritte: Ausbilden einer Schicht relativ geringer Porosität an der Oberfläche des Siliziumsubstrats und implantieren von Ionen mit zumindest einer Edelgasart, Wasserstoff oder Stickstoff, um die in konstanter Tiefe von der Oberfläche vergrabene relativ hochporöse Schicht zu erzeugen.
  5. Verfahren nach Anspruch 2, wobei der Trennungsschritt durch eine Wärmebehandlung des Siliziumsubstrats durchgeführt wird.
  6. Verfahren nach Anspruch 2, wobei der Trennungsschritt durchgeführt wird, indem das Siliziumsubstrat in einer zu einer ihrer Oberflächen senkrechten Richtung mit Druck beaufschlagt wird.
  7. Verfahren nach Anspruch 2, wobei der Trennungsschritt durchgeführt wird, indem das Siliziumsubstrat in einer zu einer ihrer Oberflächen senkrechten Richtung gezogen wird.
  8. Verfahren nach Anspruch 2, wobei der Trennungsschritt durchgeführt wird, indem eine Scherkraft auf das Siliziumsubstrat aufgebracht wird.
  9. Verfahren nach Anspruch 2, wobei die nichtporöse Schicht aus einkristallinem Silizium ausgebildet wird.
  10. Verfahren nach Anspruch 2, wobei die nichtporöse Schicht aus einkristallinem Silizium mit einer oxidierten Siliziumschicht auf einer zu verbindenden Oberfläche ausgebildet wird.
  11. Verfahren nach Anspruch 2, wobei die nichtporöse Schicht aus einem einkristallinen Verbindungshalbleiter ausgebildet wird.
  12. Verfahren nach Anspruch 2, wobei das Stützsubstrat ein Siliziumsubstrat ist.
  13. Verfahren nach Anspruch 2, wobei das Stützsubstrat ein Siliziumsubstrat mit einer oxidierten Siliziumschicht auf einer zu verbindenden Oberfläche ist.
  14. Verfahren nach Anspruch 2, wobei das Stützsubstrat ein lichtdurchlässiges Substrat ist.
  15. Verfahren nach Anspruch 2, wobei der Verbindungsschritt durch Anodenverbindung, Druckaufbringung, Wärmebehandlung oder eine Kombination daraus durchgeführt wird.
  16. Verfahren nach Anspruch 2, ferner mit einem Schritt nach dem Trennungsschritt zum Entfernen der porösen Siliziumschicht, die auf einer Oberfläche des Stützsubstrats freigelegt ist, sowie zum Freilegen der nichtporösen Schicht.
  17. Verfahren nach Anspruch 16, wobei der Schritt zum Entfernen des porösen Siliziums durch einen nichtelektrischen Nassätzvorgang unter Verwendung von zumindest Flusssäure, einem durch Hinzufügen von zumindest Alkohol oder Wasserstoffperoxidwasser zu Flusssäure erhaltenen Flüssigkeitsgemisch, gepufferter Flusssäure oder einem durch Hinzufügen von zumindest Alkohol oder Wasserstoffperoxidwasser zu gepufferter Flusssäure erhaltenen Flüssigkeitsgemisch durchgeführt wird.
  18. Verfahren nach Anspruch 16, ferner mit einem Abflachungsschritt zum Abflachen einer Oberfläche der nichtporösen Schicht nach dem Schritt zum Entfernen des porösen Siliziums.
  19. Verfahren nach Anspruch 18, wobei der Abflachungsschritt durch eine Wärmebehandlung in der Wasserstoff enthaltenden Atmosphäre durchgeführt wird.
  20. Verfahren nach Anspruch 2, wobei der Schritt zur Ausbildung einer porösen Siliziumschicht an der Oberfläche des Siliziumsubstrats poröse Siliziumschichten auf beiden Seiten des Siliziumsubstrats ausbildet, und der Verbindungsschritt jeweilige Stützsubstrate mit den auf beiden Seiten der Siliziumschichten ausgebildeten porösen Siliziumschichten verbindet.
  21. Verfahren nach Anspruch 4 sofern von Anspruch 2 abhängend, ferner mit einem Schritt nach dem Trennungsschritt zum Ausbilden einer zweiten nichtporösen Schicht, wobei erneut eine nichtporöse Schicht auf der Oberfläche der porösen Siliziumschicht ausgebildet wird, sowie einem zweiten Ionenimplantationsschritt nach dem Schritt zum Ausbilden der zweiten nichtporösen Schicht, zum Implantieren von Ionen in die poröse Siliziumschicht mit einem gegebenen Projektionsbereich, und zum Ausbilden einer relativ hochporösen Schicht in der porösen Siliziumschicht.
  22. Verfahren nach Anspruch 1, wobei der Schritt zum Ausbilden einer porösen Siliziumschicht an der Oberfläche des Siliziumsubstrats durch Anodisierung durchgeführt wird.
  23. Verfahren nach Anspruch 3 oder 22, wobei die Anodisierung in einer HF-Lösung oder einer Mischung aus einer HF-Lösung und Alkohol durchgeführt wird.
  24. Verfahren zur Herstellung eines Elektrolumineszenzelements mit den Schritten: Erzeugen eines Halbleitersubstrats durch das Verfahren gemäß Anspruch 4; und Ausbilden von Elektroden auf jeweiligen Oberflächen der nichtporösen Siliziumschicht und des Substrats.
  25. Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung oder einer anderen elektronischen Vorrichtung, mit den Schritten: Erzeugen eines Halbleitersubstrats durch das Verfahren gemäß Anspruch 4; Übertragen der nichtporösen Siliziumschicht auf die isolierende Oberfläche eines anderen Substrats; Verarbeiten der nichtporösen Schicht zum Erzeugen einer integrierten Schaltung oder einer oder mehr elektronischen Vorrichtungselemente; und Vervollständigen der Herstellung der elektronischen Vorrichtung.
DE69631233T 1995-10-06 1996-10-07 Verfahren zur Herstellung eines Halbleitersubstrats Expired - Lifetime DE69631233T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26010095 1995-10-06
JP26010095 1995-10-06
JP26438696A JP3352340B2 (ja) 1995-10-06 1996-10-04 半導体基体とその製造方法
JP26438696 1996-10-04

Publications (2)

Publication Number Publication Date
DE69631233D1 DE69631233D1 (de) 2004-02-05
DE69631233T2 true DE69631233T2 (de) 2004-11-11

Family

ID=26544448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69631233T Expired - Lifetime DE69631233T2 (de) 1995-10-06 1996-10-07 Verfahren zur Herstellung eines Halbleitersubstrats

Country Status (9)

Country Link
US (3) US5854123A (de)
EP (1) EP0767486B1 (de)
JP (1) JP3352340B2 (de)
KR (2) KR100291501B1 (de)
CN (1) CN1132223C (de)
CA (1) CA2187269C (de)
DE (1) DE69631233T2 (de)
SG (1) SG63669A1 (de)
TW (1) TW330307B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012028728A2 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen rückätzen eines emitters einer solarzelle

Families Citing this family (437)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
EP0849788B1 (de) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP2976929B2 (ja) * 1997-05-30 1999-11-10 日本電気株式会社 半導体装置の製造方法
US6215244B1 (en) 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
KR100491272B1 (ko) * 1997-07-16 2005-08-01 페어차일드코리아반도체 주식회사 소이 기판의 제조 방법
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
GB2343550A (en) 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
EP0926709A3 (de) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Herstellungsmethode einer SOI Struktur
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP2002503825A (ja) * 1998-02-10 2002-02-05 インフィネオン テクノロジース アクチエンゲゼルシャフト 光学構造体および光学構造体を製造するための方法
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
JPH11233769A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6113735A (en) * 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW444266B (en) 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6124214A (en) * 1998-08-27 2000-09-26 Micron Technology, Inc. Method and apparatus for ultrasonic wet etching of silicon
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
WO2000019500A1 (fr) * 1998-09-25 2000-04-06 Asahi Kasei Kabushiki Kaisha Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6433342B1 (en) 1999-08-18 2002-08-13 Ibis Technology Corporation Coated wafer holding pin
US6423975B1 (en) 1999-08-18 2002-07-23 Ibis Technology, Inc. Wafer holder for simox processing
US6155436A (en) * 1999-08-18 2000-12-05 Ibis Technology Corporation Arc inhibiting wafer holder assembly
US6452195B1 (en) 1999-08-18 2002-09-17 Ibis Technology Corporation Wafer holding pin
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
TW508690B (en) 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
WO2001080308A2 (fr) * 2000-04-14 2001-10-25 S.O.I.Tec Silicon On Insulator Technologies Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
EP1220330B1 (de) * 2000-12-21 2012-03-14 Imec Verfahren zur Herstellung einer Halbleiterschicht auf ein Substrat
EP1217663A1 (de) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum Herstellungsverfahren einer Halbleiterschicht auf einem Substrat
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US8108249B2 (en) * 2001-12-04 2012-01-31 Kimberly-Clark Worldwide, Inc. Business planner
AU2003205104A1 (en) * 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
AU2003215202A1 (en) * 2002-02-13 2003-09-04 The Regents Of The University Of California A multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate
AU2003281180A1 (en) * 2002-07-11 2004-02-02 Sumitomo Electric Industries, Ltd. Porous semiconductor and process for producing the same
EP1385199A1 (de) 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Verfahren zur Herstellung von Dünnfilmelementen für Solarzellen oder SOI Anwendungen
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
CN100557785C (zh) * 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (de) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrat und Herstellungsverfahren dafür
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
KR100743821B1 (ko) * 2003-02-25 2007-07-30 가부시키가이샤 섬코 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 ｓｏｉ 기판 제조 방법
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
US7622363B2 (en) 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
AU2003297191A1 (en) * 2003-12-16 2005-07-14 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
KR101140450B1 (ko) 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
EP1962340A3 (de) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Verfahren zur Herstellung von zusammengesetzten Wafern
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7378331B2 (en) * 2004-12-29 2008-05-27 Intel Corporation Methods of vertically stacking wafers using porous silicon
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
EP1981065B1 (de) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Prozess zum herstellen eines soi-wafers
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
DE102006028783B4 (de) * 2006-06-23 2014-09-18 Robert Bosch Gmbh Poröser Siliziumkörper mit schichtartigem Aufbau, Verfahren zu dessen Herstellung sowie Verwendung desselben
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
TWI570900B (zh) 2006-09-29 2017-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1986230A2 (de) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8288184B2 (en) * 2007-12-18 2012-10-16 Sharp Kabushiki Kaisha Production method of semiconductor device and semiconductor device
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
EP2157602A1 (de) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung einer Vielzahl von Herstellungs-Wafern
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4489823B2 (ja) * 2008-10-29 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP4642130B2 (ja) * 2009-10-30 2011-03-02 株式会社半導体エネルギー研究所 ガラス基板上に単結晶シリコン薄膜を形成する方法
US7986022B2 (en) * 2009-11-19 2011-07-26 International Business Machines Corporation Semispherical integrated circuit structures
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
JP4693938B2 (ja) * 2010-09-16 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8992746B2 (en) 2010-12-02 2015-03-31 Dainippon Screen Mfg. Co., Ltd. Anodizing apparatus
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5360127B2 (ja) * 2011-05-02 2013-12-04 ソニー株式会社 薄膜半導体の製造方法
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002684B1 (fr) * 2013-02-25 2015-04-10 Centre Nat Rech Scient Procede de formation d'un motif dans un echantillon
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9217206B2 (en) * 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9230991B2 (en) * 2014-04-16 2016-01-05 Stmicroelectronics, Inc. Method to co-integrate oppositely strained semiconductor devices on a same substrate
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9892910B2 (en) 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN105226187B (zh) * 2015-11-15 2018-01-30 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
DE102016112976A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
DE68913254T2 (de) * 1988-10-02 1994-07-07 Canon Kk Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
JPH0370156A (ja) * 1989-08-10 1991-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
GB9025236D0 (en) * 1990-11-20 1991-01-02 Secr Defence Silicon-on porous-silicon;method of production
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5285078A (en) * 1992-01-24 1994-02-08 Nippon Steel Corporation Light emitting element with employment of porous silicon and optical device utilizing light emitting element
EP1043768B1 (de) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrate
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5331180A (en) * 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP2972066B2 (ja) * 1993-09-09 1999-11-08 シャープ株式会社 多孔質シリコン膜の製造方法
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
JPH07326719A (ja) * 1994-05-31 1995-12-12 Canon Inc 貼り合わせ半導体基板の形成方法
JP7211602B1 (ja) 2021-10-19 2023-01-24 ジャラ テック プライベートリミテッド 養殖支援システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012028728A2 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen rückätzen eines emitters einer solarzelle
DE102011050136A1 (de) * 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
US9583652B2 (en) 2010-09-03 2017-02-28 Csem Centre Suisse D'electronique Et De Microtechnique Sa—Recherche Et Devéloppement Method for the wet-chemical etching back of a solar cell emitter

Also Published As

Publication number Publication date
EP0767486A2 (de) 1997-04-09
EP0767486B1 (de) 2004-01-02
JPH09162090A (ja) 1997-06-20
CN1159071A (zh) 1997-09-10
JP3352340B2 (ja) 2002-12-03
EP0767486A3 (de) 1997-12-29
US5854123A (en) 1998-12-29
KR100291501B1 (ko) 2001-10-24
CA2187269A1 (en) 1997-04-07
DE69631233D1 (de) 2004-02-05
TW330307B (en) 1998-04-21
US20010019153A1 (en) 2001-09-06
US6246068B1 (en) 2001-06-12
KR100348514B1 (ko) 2002-08-13
SG63669A1 (en) 1999-03-30
CN1132223C (zh) 2003-12-24
CA2187269C (en) 2001-05-08

Similar Documents

Publication Publication Date Title
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69930700T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
US6143628A (en) Semiconductor substrate and method of manufacturing the same
DE69332960T2 (de) Halbleiteranordnung
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE69727303T2 (de) Verfahren zur herstellung von halbleiterscheiben grosser abmessungen
DE4021541C1 (de)
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE69825928T2 (de) Verfahren und Herstellung einer dünnen Schicht
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
DE102012108473B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition