DE69634800T2 - Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren - Google Patents

Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren Download PDF

Info

Publication number
DE69634800T2
DE69634800T2 DE69634800T DE69634800T DE69634800T2 DE 69634800 T2 DE69634800 T2 DE 69634800T2 DE 69634800 T DE69634800 T DE 69634800T DE 69634800 T DE69634800 T DE 69634800T DE 69634800 T2 DE69634800 T2 DE 69634800T2
Authority
DE
Germany
Prior art keywords
dielectric
substrate
dielectric composition
mechanical polishing
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69634800T
Other languages
English (en)
Other versions
DE69634800D1 (de
Inventor
Lynn Forester
K. Dong CHOI
Reza Hosseini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Intellectual Properties Inc
Original Assignee
Honeywell Intellectual Properties Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Intellectual Properties Inc filed Critical Honeywell Intellectual Properties Inc
Application granted granted Critical
Publication of DE69634800D1 publication Critical patent/DE69634800D1/de
Publication of DE69634800T2 publication Critical patent/DE69634800T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Description

  • ALLGEMEINER STAND DER TECHNIK
  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft die Herstellung von Substraten, die bei der Herstellung von integrierten Schaltungen ("IC"), Mehrchipmodulen, Leiterplatten, Hochgeschwindigkeitslogikeinrichtungen, Flachbildschirmen und anderen Mikroelektronikeinrichtungen verwendet werden. Die Erfindung betrifft insbesondere eine verbesserte Technik zum Füllen von Oberflächenhohlräumen, Ausgleichen von Räumen zwischen Metallkontakten und Planarisieren dielektrischer Schichten aus Substraten, die sich eignen für die Verwendung bei der Herstellung der obigen Einrichtungen von Submikrometergröße. Dies erfolgt durch den Einsatz von Aufschleuderglasmaterialien zusammen mit einem chemisch-mechanischen Polierprozeß.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Der anhaltende Trend in der Halbleitertechnologie ist die Ausbildung von integrierten Schaltungschip mit immer mehr und schnelleren Schaltungen darauf. Eine derartige Ultrahöchstintegration hat zu einem fortgesetzten Schrumpfen von Strukturmerkmalsgrößen mit dem Ergebnis geführt, daß auf einem einzelnen Chip eine große Anzahl von Einrichtungen zur Verfügung steht. Bei einem begrenzten Chipflächeninhalt erweitert sich die Zwischenverbindungsdichte in der Regel über dem Substrat in einer mehrere Ebenen aufweisenden Anordnung, und die Einrichtungen müssen über diese mehreren Ebenen hinweg miteinander verbunden werden. Die Zwischenverbindungen müssen mit Ausnahme von der Stelle, wo sie dafür ausgelegt sind, einen Kontakt herzustellen, elektrisch voneinander isoliert sein. Die übliche elektrische Isolierung erfordert das Abscheiden oder Aufschleudern dielektrischer Filme auf eine Oberfläche. Siehe, d.h. die Broschüre "Spin/Bake/Cure Procedure for Spin-On-Glass Materials for Interlevel and Intermetal Dielectric Planarization" von AlliedSignal Inc. (1994) (thermisch gehärtete Aufschleuderfilme).
  • Eine mit der Ausbildung lokaler Zwischenverbindungen assoziierte Schlüsselschwierigkeit bei der Verarbeitung ist die Topographie der Einrichtungsoberfläche. Nicht nur ist die Substratoberfläche selbst recht unplanar, sondern Einrichtungsausbildungsprozesse erzeugen zusätzliche topographische Unregelmäßigkeiten wie etwa Lücken darauf. Ein Verlust an Planarität kann viele Probleme verursachen, die die Herstellungsausbeute beeinträchtigen können, einschließlich das Nichtöffnen von Verbindungskontakten aufgrund einer Dickendisparität beim Zwischenebenendielektrikum, schlechte Haftung an darunterliegende Materialien, Stufenabdeckung sowie Tiefenschärfeprobleme. Somit ist die Fähigkeit zum Füllen von schmalen Lücken in IC-Substraten für die Ausbildung von Elementen mit Submikrometergröße darauf kritisch. Zu verschiedenen, in der Technik bekannten Substratlückenfülltechniken zählen Abscheiden-Ätzen-Abscheiden-Zyklen und Auftragungen von SATEOS (Sub-Atmospheric Tetra-Ethyl Ortho Silicate), APTEOS (Atmospheric Plasma Tetra-Ethyl Ortho Silicate), chemische Dampfabscheidung (CVD), High-Density Plasma-(HDP)-Systeme und Aufschleuderglas-(SOG)-Materialien. Die die Aufbringung von SOG-Materialien verwendende Technik ist wirtschaftlicher als die anderen obigen geräteintensiven Techniken.
  • Zu anderen kritischen Besorgnissen bei der IC-Substratverarbeitung zählen die regionale und globale Dielektrikumplanarisierung. Die Planarisierung oder das Glätten von Oberflächen ist bei der Herstellung von integrierten Schaltungen wesentlich. Da optische Lithographietechniken zum Definieren immer kleinerer Strukturmerkmale verwendet werden, nimmt die Tiefenschärfe des Belichtungswerkzeugs ab. Deshalb müssen planarisierende Filme zum Glätten oder "Ausgleichen" der Topographie von mikroelektronischen Einrichtungen verwendet werden, um die zunehmend komplexeren integrierten Schaltungen ordnungsgemäß zu strukturieren. Unter Verwendung photolithographischer Techniken hergestellte IC-Strukturmerkmale erfordern eine regionale und globale Dielektrikumplanarisierung, wobei die lithographische Tiefenschärfe extrem begrenzt ist, d.h. auf 0,35 μm und darunter. Ohne ausreichende regionale und globale Planarisierung manifestiert sich der Mangel an Tiefenschärfe als ein begrenztes lithographisches Verarbeitungsfenster.
  • Ein Verfahren zum Verbessern der Planarisierung von IC-Oberflächen beinhaltet das chemisch-mechanische Polieren ("CMP"). Somit weist CMP einen einzigartigen Vorteil dahingehend auf, daß es erhöhte topographische Strukturmerkmale schnell entfernen kann, ohne flache Bereiche signifikant zu verdünnen. CMP kann in erhöhten Bereichen mehr der aufgetragenen Oxidbeschichtungsdicken reduzieren als in vertieften Bereichen, da die erhöhten Bereiche einen größeren Oberflächenkontakt mit den Polierkissen aufweisen und somit in einem größeren Ausmaß als vertiefte Bereiche abgeschliffen werden können. Durch Anwenden eines sowohl mechanischen als auch chemischen Abschliffs auf die oberen Oberflächen erreicht CMP eine größere Planarisierung als die, die durch konventionelles Ätzen erhalten wird.
  • Wenngleich mit CMP eine Planarisierung erzielt werden kann, entfällt durch ihre Verwendung nicht die Notwendigkeit zum Füllen von Lücken. Es wurde bisher angenommen, daß der Einsatz der SOG- und CMP-Technik sich gegenseitig ausschließende Prozesse wären, und zwar aufgrund der allgemeinen Annahme, daß SOG-Schichten porös sind und somit die Polierrate von SOG viel höher sein würde als die von anderen Lückenfül lungsprozessen.
  • US 4,944,836 beschreibt ein Verfahren zum chemisch-mechanischen Polieren von Filmen auf einem Substrat, wo erste und zweite Schichten auf einem Substrat abgeschieden sind und chemisch-mechanisches Polieren durchgeführt wird, bis die oberen Oberflächen der ersten und zweiten Schichten im wesentlichen koplanar sind, doch umfaßt die durch das Verfahren ausgebildete planare Oberfläche mehr als eine Komponente in einer nicht-durchgehenden Weise.
  • Es wäre wünschenswert, einen verbesserten Prozeß zur Ausbildung von durchgehenden gleichförmigen mikroelektronischen Substraten bereitzustellen, wodurch das Substrat im wesentlichen hohlraumfrei wäre, die Metallkontakte effektiv isoliert wären und die Schichten effektiv planarisiert wären.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die Erfindung stellt einen Prozeß bereit zum Ausbilden einer hohlraumfreien, durchgehenden planarisierten Substratoberfläche, wie in Anspruch 1 definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) ist ein Bild einer Atomkraftmikroaufnahme (AFM) eines von AlliedSignal unter dem Warenzeichen Accuglass® 311 erhältlichen Siloxans nach Wärmehärtung für 60 Minuten bei 425°C in Stickstoffatmosphäre, und (b) ist das AFM-Bild des SOG-Accuglass®-311-Siloxans nach CMP-Bearbeitung mit einer Aufschlämmung aus pyrogenem Siliziumoxid der Marke SC-112.
  • 2 ist eine graphische Darstellung der Polierrate (Å/min) des SOG-Accuglass®-311-Siloxans von AlliedSignal unter Verwendung von Aufschlämmungen mit variierenden pH-Werten.
  • 3 ist eine graphische Darstellung der Polierrate (Å/min) von mit thermischem Oxid beschichteten Substraten, thermisch gehärtetem SOG-Siloxan und Vakuum-gehärtetem SOG-Siloxan unter Verwendung einer SC-112-Aufschlämmung bei verschiedenen organischen Verhältnissen.
  • 4a–4d sind graphische Darstellungen der Polierrate (Å/min) von mit thermischem Oxid, PETEOS, PESiH4, Accuglass®-311-Siloxan und von AlliedSignal Inc. erhältlichem fluoriertem Polyarylether FlareTM beschichteten Substraten unter Verwendung einer SC-112-Aufschlämmung bei variierenden Drehzahlen der Platte.
  • 5 ist eine graphische Darstellung der Polierrate (Å/min) von Silikat-SOG-Material mit variierenden Phosphorgehaltraten unter Verwendung verschiedener unterschiedlicher Aufschlämmungen.
  • 6 ist ein Graphikschirm eines Luxtron 2350-Endpunktdetektors, der Variationen des Motorstroms überwacht, um den Stoppunkt zu detektieren.
  • 7(a) und (b) zeigen Waferoberflächen durch Rasterelektronenmikroskopie-(REM)-Mikroaufnahme, um den Oberflächenzustand von Wafern vor und nach CMP darzustellen.
  • 8 zeigt ein Substrat mit einem Muster aus Metallkontakten, auf denen eine CVD-Schicht bzw. eine SOG-Schicht abgeschieden ist.
  • 9 zeigt ein Substrat mit einem Muster von Metallkontakten, auf denen eine CVD-Schicht, eine SOG-Schicht bzw. eine zusätzliche CVD-Schicht abgeschieden ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Der Prozeß der Erfindung enthält die Schritte des Bereitstellens einer oberen Oberfläche eines Halbleitersubstrats mit einer dielektrischen Schicht. Danach wird ein CMP durchgeführt, um mindestens einen Teil der dielektrischen Schicht in einem Ausmaß zu entfernen, das ausreicht, um auf dem Substrat eine planarisierte Schicht auszubilden.
  • In der Regel werden die dielektrischen Zusammensetzungen auf Wafersubstrate aufgetragen, die zu einem IC oder einer anderen mikroelektronischen Einrichtung verarbeitet werden sollen. Zu geeigneten planaren Substraten für die vorliegende Erfindung zählen u.a. Galliumarsenid (GaAs), Silizium und Zusammensetzungen, die Silizium enthalten, wie etwa kristallines Silizium, Polysilizium, amorphes Silizium, epitaxiales Silizium und Siliziumdioxid (SiO2) und Mischungen davon, die auf ihrer Oberfläche ein Schaltungsmuster aufweisen können oder nicht. In der Regel weisen die Substrate einen Durchmesser im Bereich von etwa 2 Inch (5,08 × 10–2M) bis etwa 12 Inch (30,48 × 10–2M) auf, wenngleich die vorliegende Erfindung für größere oder kleinere Substrate noch effektiv wäre.
  • Man bringt eine flüssige dielektrische Schicht, bevorzugt ein Aufschleuderglas (im weiteren SOG – spin-on-glass) wie etwa ein Silikat oder Siloxan in einem geeigneten Lösungsmittel unter Umgebungsbedingungen auf die Substratoberfläche auf. Zu geeigneten Lösungsmitteln zählen u.a. Wasser und organische Lösungsmittel in einer Menge, die ausreicht, um eine gleichförmige Lösung oder Dispersion des dielektrischen Materials zu bilden.
  • Eine große Vielfalt von kommerziell erhältlichen dielektrischen Materialien kann zu diesem Zweck verwendet werden. Geeignete dielektrische Materialien sind Silikate, Phosphosilikate, Siloxane wie etwa Phenylsiloxane, Methylsiloxane, Methylphenylsiloxane, Phosphosiloxane, Silsesquioxan, Methylsilsesquioxan, Methylphenylsilsesquioxan und organische Polymere wie etwa fluorierte Polymere, insbesondere fluorierte Polyarylether, erhältlich von AlliedSignal Inc. unter dem Warenzeichen FlareTM, und copolymere Mischungen davon. Organische Dielektrika, d.h. solche, die Kohlenstoffatome enthalten, werden bevorzugt, und Siloxane und fluorierte Polyarylether werden besonders bevorzugt. Bevorzugte Siloxane sind amorphe, vernetzte glasartige Materialien mit der Formel SiOx, wobei x größer oder gleich eins ist und kleiner oder gleich zwei, und auf der Basis des Gesamtgewichts der Siloxanmaterialien zwischen etwa 2% und etwa 90% und bevorzugt zwischen etwa 10% und etwa 25% organische Gruppen wie etwa Alkylgruppen mit etwa 1 bis etwa 10 Kohlenstoffen, aromatische Gruppen mit etwa 4 bis etwa 10 Kohlenstoffen, aliphatische Gruppen mit etwa 4 bis etwa 10 Kohlenstoffen und Mischungen davon aufweisen. Optional können die Siloxan- und Silikatmaterialien auch Phosphor in einer Menge von etwa 0% bis etwa 10% und bevorzugt etwa 2% bis etwa 4% auf der Basis des Molgesamtprozentsatzes der dielektrischen Materialien enthalten. Zur Verwendung in dieser Erfindung geeignete bevorzugte Siloxanmaterialien sind im Handel unter dem Warenzeichen Accuglass® von AlliedSignal Inc. erhältlich.
  • Geeignete Siloxanmaterialien enthalten etwa 100 Teile pro Milliarde oder weniger, bevorzugt 50 Teile pro Milliarde oder weniger und besonders bevorzugt 10 Teile pro Milliarde oder weniger an Spurenelementverunreinigungen wie etwa Natrium, Kalium, Chlor, Nickel, Magnesium, Chrom, Kupfer, Mangan, Eisen, Kalzium und dergleichen und weisen bevorzugt ein Molekulargewicht zwischen etwa 1000 und etwa 50 000 und besonders bevorzugt zwischen etwa 300 und etwa 1000 Molekulargewichts einheiten auf.
  • Bei der bevorzugten Ausführungsform weisen die dielektrischen Materialien bei Auftrag eine Viskosität im Bereich von etwa 0,8 bis etwa 70 cP, bei Auftrag einen Prozentsatz an festen Substanzen auf der Basis des Gesamtgewichts des dielektrischen Materials, Lösungsmittels und Wassers im Bereich zwischen etwa 3% und etwa 36% und einen Wassergehalt zwischen etwa 0 und etwa 11%, eine Dielektrizitätskonstante von etwa 10 oder weniger, bevorzugt zwischen etwa 2,4 und etwa 3,2 und einen Brechungsindex zwischen etwa 1,37 und etwa 1,65 auf.
  • Das dielektrische Material wird über herkömmliches Aufschleudern, das in der Technik wohlbekannt ist, auf die Substrate aufgebracht. Einzelheiten eines derartigen Verfahrens wird beispielsweise beschrieben in "Processing Equipment and Automated Systems", einer Broschüre von Integrated Technologies. Die Dicke des dielektrischen Films auf dem Substrat kann je nach der Menge an flüssigem Dielektrikum, die auf das Substrat aufgebracht wird, variieren, liegt aber im Bereich zwischen etwa 500 Å und etwa 2 Mikrometer und bevorzugt zwischen etwa 3000 Å und etwa 9000 Å. Die auf das Substrat aufgebrachte Menge an dielektrischer Flüssigkeit kann zwischen etwa 1 ml und etwa 10 ml und bevorzugt zwischen etwa 2 ml und etwa 8 ml variieren. Das flüssige Material wird entsprechend bekannten Aufschleudertechniken auf die obere Oberfläche des Substrats aufgeschleudert. Bevorzugt wird das Dielektrikum aus einer Lösung aufgebracht, die zentral auf das Substrat aufgebracht und dann auf einem sich drehenden Rad bei Geschwindigkeiten im Bereich zwischen etwa 500 und etwa 6000 UpM, bevorzugt zwischen etwa 1500 und etwa 4000 UpM, etwa 5 bis etwa 60 Sekunden lang, bevorzugt etwa 10 bis etwa 30 Sekunden lang, aufgeschleudert wird, um die Lösung gleichmäßig über die Substratoberfläche zu verteilen. Nach der Plazie rung füllt die flüssige dielektrische Zusammensetzung Täler oder Spalte sowohl im Substrat als auch zwischen dicht beabstandeten Metalleitern auf dem Substrat, um einen Glättungseffekt zu liefern, der für eine gewisse Planarisierung in den Spalten sorgt, jedoch nicht genug, um diesen Bereich vollständig zu planarisieren.
  • Nach dem Aufbringen des dielektrischen Materials auf das Substrat wird die Dielektrikum-Substrat-Kombination für eine Zeit und bei einer Temperatur erhitzt, die ausreichen, um etwaiges, innerhalb des dielektrischen Films anwesendes Restlösungsmittel zu verdampfen und um bevorzugt die Viskosität des Films weiter zu reduzieren und das Ausgleichen des Films auf dem Substrat zu verstärken und die Dichte, chemische-Widerstand-Eigenschaften und/oder physikalische-Abschliffwiderstand-Eigenschaften des Films zu erhöhen oder zu reduzieren, wie der Fachmann ohne unnötige Versuche bestimmen kann. Eine Änderung bei der Dichte und den chemischen Eigenschaften des Dielektrikums liefert eine Änderung bei ihrer Suszeptibilität gegenüber CMP-Entfernung. Eine Erhöhung der Temperatur oder Belichtungszeit zum Erhitzen ändert inkremental die chemischen und mechanischen Eigenschaften der dielektrischen Schicht, was zu einer Änderung bei der CMP-Entfernungsrate führt. Das Entfernen kann entsprechend den Eigenschaften des Materials der dielektrischen Schicht und der jeweiligen chemischen CMP-Aufschlämmung und mechanischen Druckbedingungen, die aufgewandt werden, bei einer höheren oder niedrigeren Rate fixiert werden.
  • Im allgemeinen wird das mit einem Dielektrikum beschichtete Substrat etwa 0,5 bis etwa 10 Minuten lang, besonders bevorzugt etwa 1 bis etwa 3 Minuten lang, auf einer Temperatur zwischen etwa 50°C und etwa 400°C, besonders bevorzugt von etwa 50°C auf etwa 250°C, erhitzt. Dies geschieht bevorzugt auf einer Heizplatte, kann aber auch in einem Ofen geschehen. Bei einer bevorzugten Ausführungsform wird das Dielektrikum zuerst etwa 30 Sekunden bis eine Minute lang auf etwa 50°C erhitzt, dann etwa 30 Sekunden bis eine Minute lang auf etwa 150°C erhitzt, und dann etwa 30 Sekunden bis eine Minute lang ein drittes Mal auf etwa 250°C erhitzt. Das flüssige dielektrische Material vernetzt teilweise und erstarrt infolge einer derartigen Erhitzung.
  • Nach der Erhitzung der Beschichtung liegt die Dicke des entstehenden Films im Bereich von etwa 0,2 bis etwa 3,0 Mikrometer, bevorzugt von etwa 0,5 bis etwa 2,5 Mikrometer und ganz besonders bevorzugt von etwa 0,7 bis etwa 2,0 Mikrometer. Die durch die vorliegende Erfindung hergestellten Filme weisen im allgemeinen eine Dickenstandardabweichung von unter 2% und bevorzugt unter 1% der mittleren Filmdicke auf.
  • Vor dem CMP erhält die dielektrische Schicht einen Härtzyklus, der mit einer Höhe und Dauer definiert ist, die erforderlich sind, um die chemische Zusammensetzung der dielektrischen Schicht zu verdichten und zu ändern. Das Härten bewirkt ein inkrementales mechanisches Härten und eine chemische Änderung an der dielektrischen Zusammensetzung.
  • Das mit einem Dielektrikum beschichtete Substrat wird gehärtet, indem die Oberfläche des Substrats einem Elektronenfluß bevorzugt in Gegenwart eines Gases ausgewählt aus der Gruppe bestehend aus Sauerstoff, Argon, Stickstoff, Helium und Mischungen davon und bevorzugt Sauerstoff, Argon, Stickstoff und Mischungen davon ausgesetzt wird. Stickstoffgas wird besonders bevorzugt. Die Temperatur, bei der die Elektronenstrahlbehandlung durchgeführt wird, hängt von den gewünschten Charakteristiken des entstehenden Films und der Länge der gewünschten Bearbeitungszeit ab. Der Durchschnittsfachmann kann ohne weiteres die Bedingungen der Behandlung optimieren, um die beanspruchten Er gebnisse zu erhalten, doch wird die Temperatur im allgemeinen im Bereich zwischen etwa 25°C und etwa 250°C und bevorzugt zwischen etwa 150°C und etwa 250°C liegen. Der Druck während der Elektronenstrahlhärtung liegt im Bereich zwischen etwa 10 mTorr und etwa 200 mTorr (1,333 bis 26,66 NM–2) und bevorzugt zwischen etwa 10 mTorr und etwa 40 mTorr (1,333 bis 5,332 NM–2). Der Zeitraum der Elektronenstrahlbehandlung hängt von der Stärke der auf das Substrat angewendeten Strahldosierung ab. Der Durchschnittsfachmann kann die Bedingungen der Belichtung ohne weiteres optimieren, um die beanspruchten Ergebnisse zu erhalten, doch wird die Belichtung im allgemeinen im Bereich zwischen etwa 5 und etwa 45 Minuten und bevorzugt zwischen etwa 7 und etwa 15 Minuten bei der Anwendung einer Elektronenstrahldosis von etwa 2000 bis etwa 50 000, bevorzugt zwischen etwa 7500 und etwa 10 000 Microcoulombs pro Quadratzentimeter liegen. Die Beschleunigungsspannung des Elektronenstrahls kann im Bereich zwischen etwa 5 und etwa 15 KeV liegen. Die ausgewählte Dosis und Energie sind proportional zur Dicke des zu bearbeitenden Films. Das mit einem Dielektrikum beschichtete Substrat kann mit Elektronenstrahlen in jeder Kammer mit einem Mittel zur Bereitstellung einer Elektronenstrahlstrahlung auf darin plazierte Substrate belichtet werden. Die Kammer ist in der Regel auch mit einem Mittel zum Emittieren von Elektronen in eine gasförmige Atmosphäre ausgestattet, die Sauerstoff, Argon, Stickstoff, Helium und Mischungen davon und bevorzugt Sauerstoff, Argon und Stickstoff umfaßt, und zwar gleichzeitig mit der Elektronenstrahlbelichtung. Bei einer bevorzugten Ausführungsform wird das mit einem Dielektrikum beschichtete Substrat in einer Kammer angeordnet, die im Handel von Electron Vision, San Diego, Kalifornien, USA, unter dem Warenzeichen "ElectronCure"TM erhältlich ist, deren Funktionsprinzipien und Leistungscharakteristiken im US-Patent Nr. 5,001,178 beschrieben sind.
  • Nach dem Härten der dielektrischen Schicht führt man gemäß bekannten Techniken ein CMP an der dielektrischen Schicht durch. Einzelheiten solcher Techniken sind in der Technik wohlbekannt, siehe beispielsweise US-Patent 5,516,729. Im allgemeinen wird der chemisch-mechanische Polierschritt ausgeführt, indem die dielektrische Schicht mit einer abschleifenden Pulveraufschlämmung abgeschliffen wird, die ein alkalisches Siliziumoxid, ein pyrogenes Siliziumoxid oder ein Ceroxid enthält, wobei ein Polierkissen wie etwa ein geschäumtes Fluorkohlenstoffpolierkissen mit einem Druck von etwa 5 bis etwa 20 lbs/in2 (34,475–137,9 × 103NM–2), bevorzugt zwischen etwa 5 und etwa 10 lbs/in2 (34,475–68,95 × 103NM2) verwendet wird. Die bevorzugte Aufschlämmung ist Ceroxid mit einer Kristallitgröße zwischen etwa 14 und etwa 100 nm und bevorzugt zwischen etwa 14 und etwa 20 nm. Die Aufschlämmungszusammensetzung weist einen pH-Wertbereich zwischen 10,3 und 11 auf. Zu besonders geeigneten Aufschlämmungsmaterialien zählen u.a. SC112, das ein pyrogenes Siliziumoxid ist, das im Handel von Cabot Corporation in Aurora, Illinois, USA erhältlich ist und einen pH-Wert von 10,3 aufweist; ILD1300, was ein pyrogenes Siliziumoxid ist, das im Handel von Rodel Corporation in Scottsdale, Arizona, USA erhältlich ist und einen pH-Wert von 11,0 aufweist, und SS25, das ein pyrogenes Siliziumoxid ist, das im Handel von Cabot Corporation erhältlich ist und einen pH-Wert von 10,8 aufweist. Das CMP erfolgt bevorzugt mit einem im Handel erhältlichen Polierer wie etwa Avanti 372 oder 472 von IPEC/Westech mit einer Plattengeschwindigkeit von zwischen etwa 10 und etwa 100 UpM, bevorzugt zwischen etwa 25 und etwa 60 UpM und einem Abwärtsdruck von einem Polierkissen auf die dielektrische Oberfläche zwischen etwa 5 und etwa 20 psi (34,475–137,9 × 103NM–2), bevorzugt zwischen etwa 7 und etwa 11 psi (48,265–75,845 × 103NM–2). Das CMP kann zwischen etwa 0,5 und etwa 60 Minuten lang durchgeführt werden, bevorzugt zwischen etwa 0,5 und etwa 30 Minuten und ganz besonders bevorzugt zwischen etwa 0,5 und etwa 60 Minuten. Die typischerweise entfernte Menge an dielektrischer Schicht hängt von der aufgebrachten Dicke der dielektrischen Schicht ab.
  • Die dielektrische Schicht wird teilweise entfernt, so daß, nachdem solche Teile entfernt sind, die verbleibende Schicht planarer ist als vor dem CMP. Die folgenden Beispiele fallen nicht unter die beanspruchte Erfindung, sie dienen jedoch zur Veranschaulichung bestimmter darin verwendeter Prozeßschritte.
  • BEISPIEL 1: Herstellung von SOG-beschichteten Wafern
  • Siliziumwafer mit einem Durchmesser von sechs Inch wurden mit einem Siloxan SOG beschichtet, nämlich Accuglass® 311, erhältlich von AlliedSignal Inc., indem 3 bis 4 ml des SOG auf die Oberfläche der Wafer ausgegeben wurden. Die Wafer werden dann 2 Sekunden lang bei 72°F mit etwa 350 UpM auf einer von DNS Inc. hergestellten SOG-Beschichtungsanlagenbahn schnell gedreht. Nachdem die beschichteten Wafer zusätzlich etwa 20 Sekunden lang unter ähnlichen Bedingungen bei 3000 UpM schnell gedreht werden, werden sie dann auf Heizplatten in der Beschichtungsanlagenbahn für drei aufeinanderfolgende Intervalle von 120 Sekunden bei 80°C, 120°C und 175°C erhitzt.
  • Die beschichteten Wafer von Schritt 1 werden dann in einem von MRL Industries hergestellten Ofen 1 Stunde lang bei 425°C und 1 Atmosphäre 1,013 × 105NM–2) in Gegenwart von Stickstoff gehärtet, um eine gehärtete dielektrische Schicht herzustellen.
  • BEISPIEL 2: Dicke von polierten Wafern
  • Die in Beispiel 1 hergestellten Wafer werden dann mit einem von IPEC/Westech hergestellten Polierer Avanti 472 mit Aufschlämmungen mit pH-Werten im Bereich von 10,3 bis 11 poliert. Das Polieren wird bei einem Abwärtsdruck von 7,0 psi (48,265 × 103NM–2), einer Plattendrehzahl von 28 UpM, schwingend bei einem 5 mm-Bereich bei einer Drehzahl von 2 mm/Minute durchgeführt. Das Polieren erfolgt bei 110°F (etwa 43°C) unter Verwendung eines von Rodel Corporation erhältlichen IC 1000-Polierkissens. Die Aufschlämmung fließt mit 130 ml/Minute. Waferdicken werden vor dem CMP unter Verwendung eines Prometrix-Instruments, hergestellt von Tencor, an fünfundzwanzig verschiedenen Stellen auf den Wafern im voraus gemessen, und dann werden die fünfundzwanzig Werte Bemittelt.
  • Polierte SOG-beschichtete Wafer werden dann nach dem CMP hinsichtlich der Dicke an fünfundzwanzig verschiedenen Stellen auf den Wafern im nachhinein gemessen, dann werden die fünfundzwanzig Werte Bemittelt. Die Polierrate wird erhalten durch Subtrahieren der Nach-Messungs-Dicke von der Vor-Messungs-Dicke. Die automatisierte Berechnung erfolgt durch das Prometrix-Instrument. 1(a) zeigt ein Bild einer Atomkraftmikroaufnahme (AFM) von SOG Accuglass® 311 nach thermischer Härtung für 60 Minuten bei 425°C in einer Stickstoffatmosphäre, und (b) ist das AFM-Bild von SOG Accuglass® 311 nach CMP, bearbeitet mit SC-112-Aufschlämmung. 2 zeigt eine graphische Darstellung der Polierrate (Å/min) von SOG Accuglass® 311, Bereich von 0 bis 2000 Å/min, mit Aufschlämmungen, die unterschiedliche pH-Werte von 10,3 bis 11 aufweisen.
  • BEISPIEL 3: Herstellung von Wafern mit unterschiedlichen organischen Verhältnissen
  • Ein Film aus thermischem Oxid wird in einem Ofen auf einem blanken Si-Wafer aufgewachsen, um einen thermisches-Oxid-Wafer herzustellen, der dann gemäß der in Beispiel 1 dargelegten Prozedur thermisch gehärtet wird. Eine zusätzliche Schicht aus dem in Beispiel 1 verwendeten SOG wird darauf gemäß der Prozedur von Beispiel 1 aufgetragen, dann wird der Wafer in einem von DNS hergestellten Vakuumofen gehärtet, um einen Vakuum-gehärteten SOG-Wafer herzustellen. 3 zeigt die Polierrate unterschiedlicher dielektrischer Oberflächen als Funktion des Prozentsatzes an organischem Gehalt des SOG. Dieses Beispiel zeigt die Polierrate eines Films aus thermischem Oxid von thermisch gehärtetem SOG und Vakuum-gehärtetem SOG als Funktion des organischen Gehalts in dem SOG.
  • BEISPIEL 4: Herstellung von Wafern unter Verwendung unterschiedlicher SOG-Materialien
  • Beispiel 1 wird wiederholt, aber mit unterschiedlichen dielektrischen SOG-Materialien, nämlich einem thermischen Oxid, PETEOS, PESiH4, Accuglass® 311-Silan und FLARETM-fluoriertes Polyarylether. Dieses Beispiel exemplifiziert CMP-Polierraten, wie in 4a–4d gezeigt, als Funktion des Polierabwärtsdrucks und einer Plattendrehzahl für eine Vielzahl von SOG-Materialien.
  • BEISPIEL 5: Herstellung von Wafern mit unterschiedlichen Phosphorgehalten
  • Beispiel 1 wird mit anderen SOG-Materialien mit einem anderen Phosphorgewichtsprozentsatz wiederholt, die von AlliedSignal Inc. unter dem Handelsnamen Accuglass® 203AS, P112A und P114A erhältlich sind. Die beschichteten Wafer werden dann mit einem Avanti 472-Polierer poliert, wobei Aufschlämmungen SC-112, SS-25 und ILD-1300 verwendet werden. Die Waferdicke wird wie in Beispiel 2 dargelegt vorher und nachher gemessen. Die Polierrate als Funktion des Phosphorgehalts ist in 5 gezeigt. Dieses Beispiel zeigt die Verwendung von SOG-Materialien mit unterschiedlichen Phosphor gehalten.
  • BEISPIEL 6: Endpunktdetektion eines CVD-TEOS/SOG- beschichteten Wafers
  • Das CMP kann durch die dielektrische Schicht durchgeführt werden, bis eine darunterliegende Schicht erreicht ist. Diese darunterliegende Schicht ist üblicherweise ein Substrat mit Metalleitern und einer Oxidschicht. Ein Stop- oder Endpunkt ist erreicht, wenn durch CMP ein Teil der gewünschten darunterliegenden Schicht erreicht wird.
  • Eine Schicht aus TEOS-Film mit einer Dicke von 2 kÅ wird über CVD bei einer Temperatur von etwa 350°C bis 400°C und einem Druck von 10 mTorr auf Polysiliziumwafer aufgetragen. Die Wafer werden dann auf ähnliche Weise mit einer weiteren Schicht aus TEOS-Film bei einer Dicke von 8 kÅ abgeschieden, nachdem der Wafer durch das Verfahren von Beispiel 1 bearbeitet wurde.
  • Der hergestellte Wafer wird von einem Luxtron-2350-Endpunktdetektionssystem poliert und überwacht, um eine konstante Rotationsgeschwindigkeit des Waferpolierkopfs zu beobachten, damit eine Polierrate konstant gehalten wird. Ergebnisse sind in 6 gezeigt.
  • BEISPIEL 7: Endpunktdetektion von PESiH4-beschichteten Wafern
  • Beispiel 6 wird wiederholt, aber mit einer anderen Schicht aus CVD-Film, PESiH4, um Testwafer herzustellen. Dann werden die Wafer mit einem Luxtron-2350-Endpunktdetektionssystem poliert und überwacht, um eine konstante Drehgeschwindigkeit des Waferpolierkopfs zu beobachten, damit die Polierrate konstant gehalten wird.
  • BEISPIEL 8
  • REM zeigt eine lokale und globale Planarisierung durch den kombinierten SOG/CMP-Prozeß, wenn Beispiele 1 und 2 an einem blanken unstrukturierten Si-Wafer wiederholt werden. 7(a) und (b) zeigen die Oberfläche der Wafer sowohl vor als auch nach dem CMP.
  • BEISPIEL 9
  • Beispiel 1 und 2 werden wiederholt, außer daß die für das CMP verwendete Aufschlämmung Ceroxid mit einer Vielzahl von Gewichtsprozentsätzen in entionisiertem Wasser, pH-Werten und Teilchengrößen ist, und die dielektrische Schicht Accuglass® 311-Siloxan, Accuglass® 418-Methylsilsesquioxan, FlareTM-fluoriertes Polyarylether und TEOS umfaßt. Polierraten werden wie in Beispiel 2 dargelegt gemessen, und Ergebnisse davon werden in Tabelle 1 vorgelegt. TABELLE 1
    Figure 00170001
    Figure 00180001
    • * Zelle bezieht sich auf die Zelle des Prometrix-Meßinstruments
  • Eine der wichtigsten Verwendungen für den SOG/CMP-Prozeß ist die Endpunktsteuerung, d.h. Operatorsteuerung des Punkts, bei dem das CMP beendet wird, wenn das Polieren durch die dielektrische Schicht eine darunterliegende Schicht erreicht. Die darunterliegende Schicht ist in der Regel das Substrat mit Metalleitern und einer Oxidschicht. Ein Stopp- oder Endpunkt ist erreicht, wenn ein Teil der darunterliegenden Schicht von der Polieroperation erreicht ist. Die Verwendung der SOG-Schicht als eine Stoppschicht bei dem Planarisierungsprozeß ist in 8 und 9 gezeigt, die ein Siliziumsubstrat 1 mit einer Struktur aus Metallkontakten 2 darauf veranschaulichen, auf denen eine CVD-Schicht 3 aus PETEOS oder PESiH4 abgeschieden ist, gefolgt von einer SOG-Schicht 4. 9 zeigt eine zusätzliche äußere CVD-Schicht 5 aus PETEOS oder PESiH4. Gemäß der Erfindung wird der CMP-Schritt ausgeführt, wobei das Polieren in der SOG-Schicht 4 stoppt.
  • Der Fachmann mit dem Vorzug der vorliegenden Offenbarung versteht, daß die vorliegende Erfindung zu Anwendungen mit mehreren Ebenen von Zwischenverbindung in der Lage ist und wiederholt werden kann, um Zwischenebenendielektrika zwischen jeder Ebene von Zwischenverbindung auszubilden.

Claims (13)

  1. Prozeß zum Ausbilden einer hohlraumfreien, durchgehenden planarisierten Substratoberfläche, umfassend: (a) Aufschleudern einer dielektrischen Zusammensetzung, die ein Material umfaßt, ausgewählt aus der Gruppe bestehend aus Silikaten, Phosphosilikaten, Siloxanen, Silsesquioxan, organischen Polymeren, Copolymeren und Mischungen davon, auf einer Oberfläche eines Substrats in einer Menge, die ausreicht, um durchgehend über die Oberfläche des Substrats hinweg gleichförmig zu beschichten und Hohlräume zu füllen, wobei die Zusammensetzung eine Dicke zwischen 500 Å bis 2 Mikrometer aufweist; Erhitzen der dielektrischen Zusammensetzung und eines Substrats mit einer Temperatur und für eine Zeit, die ausreichen, um auf der Oberfläche einen durchgehenden trockenen dielektrischen Film auszubilden, und dann (b) Härten der dielekrischen Zusammensetzung durch eine Elektronenstrahlhärtbehandlung und (c) Durchführen eines chemisch-mechanischen Polierschritts mit einer Aufschlämmungszusammensetzung mit einem pH-Wertbereich zwischen etwa 10,3 und etwa 11 an der dielektrischen Zusammensetzung, bis die dielektrische Zusammensetzung auf der Substratoberfläche im wesentlichen planarisiert ist und sich durchgehend über die Oberfläche des Substrats erstreckt.
  2. Prozeß nach Anspruch 1, wobei der Härtschritt weiterhin das Erhitzen auf eine Temperatur zwischen 25°C und 250°C umfaßt.
  3. Prozeß nach Anspruch 1 oder 2, wobei die dielektrische Zusammensetzung ein Material umfaßt, ausgewählt aus der Gruppe bestehend aus Phenylsiloxanen, Methylsiloxanen, Methylphenylsiloxanen, Phosphosiloxanen, Methylsilsesquioxan, Methylphenylsilsesquioxan, fluorierte Polyarylether, Copolymere und Mischungen davon.
  4. Prozeß nach Anspruch 1 oder 2, wobei die dielektrische Zusammensetzung ein Siloxan umfaßt, das auf der Basis des Gesamtgewichts des Siloxans zwischen 2% und 90% organischer Gruppen mit Alkylgruppen mit 1 bis etwa 10 Kohlenstoffen, aromatische Gruppen mit 4 bis 10 Kohlenstoffen, aliphatische Gruppen mit 4 bis 10 Kohlenstoffen oder Mischungen davon umfaßt.
  5. Prozeß nach einem der vorhergehenden Ansprüche, wobei die dielektrische Zusammensetzung ein Siloxan- oder Silicatmaterial und weiterhin zwischen 0% und 10% Phosphor auf der Basis des Gesamtgewichts der dielektrischen Zusammensetzung umfaßt.
  6. Prozeß nach einem der vorhergehenden Ansprüche, wobei das Substrat Silizium oder Galliumarsenid umfaßt.
  7. Prozeß nach einem der vorhergehenden Ansprüche, wobei das chemisch-mechanische Polieren mit einer alkalischen Siliziumoxid-Aufschlämmung vorgenommen wird.
  8. Prozeß nach einem der Ansprüche 1 bis 7, wobei das chemisch-mechanische Polieren mit einer Aufschlämmung mit pyrogenem Siliziumoxid oder einer Ceroxid-Aufschlämmung vorgenommen wird.
  9. Prozeß nach einem der vorhergehenden Ansprüche, wobei das chemisch-mechanische Polieren mit einem Druck auf dem dielektrischen Film zwischen 6,9 und 13,8 × 104 Pa (10 bis 20 lbs/in2) vorgenommen wird.
  10. Prozeß nach einem der vorhergehenden Ansprüche, wobei die Oberfläche ein Muster aus metallischen elektrischen Leitern umfaßt.
  11. Prozeß nach einem der vorhergehenden Ansprüche, wobei die Oberfläche ein Muster aus metallischen elektrischen Leitern und eine Schicht aus einem Oxid auf den Metalleitern umfaßt.
  12. Prozeß nach Anspruch 11, wobei der Prozeß weiterhin das Abscheiden einer zweiten Oxidschicht auf der dielektrischen Schicht vor dem Durchführen von Schritt (c) umfaßt.
  13. Prozeß nach Anspruch 1 bei Verwendung für die Behandlung einer Halbleitersubstratoberfläche.
DE69634800T 1995-06-26 1996-06-26 Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren Expired - Fee Related DE69634800T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US51595P 1995-06-26 1995-06-26
US515P 1995-06-26
US08/669,184 US5952243A (en) 1995-06-26 1996-06-24 Removal rate behavior of spin-on dielectrics with chemical mechanical polish
PCT/US1996/010836 WO1997001864A1 (en) 1995-06-26 1996-06-26 Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US669184 2000-09-25

Publications (2)

Publication Number Publication Date
DE69634800D1 DE69634800D1 (de) 2005-07-07
DE69634800T2 true DE69634800T2 (de) 2006-04-27

Family

ID=26667759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69634800T Expired - Fee Related DE69634800T2 (de) 1995-06-26 1996-06-26 Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren

Country Status (7)

Country Link
US (1) US5952243A (de)
EP (1) EP0836746B1 (de)
JP (1) JP3264936B2 (de)
KR (1) KR100434929B1 (de)
CN (1) CN1129173C (de)
DE (1) DE69634800T2 (de)
WO (1) WO1997001864A1 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW274625B (de) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
AU1670597A (en) * 1996-02-07 1997-08-28 Hitachi Chemical Company, Ltd. Cerium oxide abrasive, semiconductor chip, semiconductor device, process for the production of them, and method for the polishing of substrates
KR100246779B1 (ko) * 1996-12-28 2000-03-15 김영환 반도체 소자의 스핀 온 글라스막 형성방법
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
CN1112731C (zh) * 1997-04-30 2003-06-25 三星电子株式会社 制造用于模拟功能的电容器的方法
WO2000001009A1 (en) * 1998-06-26 2000-01-06 Mitsubishi Materials Silicon Corporation Dielectric separation wafer and production method thereof
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6376377B1 (en) * 2000-04-03 2002-04-23 Taiwan Semiconductor Manufacturing Company Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity
US6660640B1 (en) * 2000-07-11 2003-12-09 International Business Machines Corporation Process for planarizing patterned metal structures for magnetic thin film heads
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
TW559860B (en) 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
US6790768B2 (en) 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6580586B1 (en) 2001-11-21 2003-06-17 International Business Machines Corporation Magnetic transducer with recessed magnetic elements
JP2004253775A (ja) 2003-01-31 2004-09-09 Nec Electronics Corp 化学機械的研磨方法
US7129151B2 (en) * 2003-11-04 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Planarizing method employing hydrogenated silicon nitride planarizing stop layer
US7135122B2 (en) * 2004-03-31 2006-11-14 Freudenberg-Nok General Partnership Polytetrafluoroethylene composites
US7230038B2 (en) * 2004-06-30 2007-06-12 Freudenberg-Nok General Partnership Branched chain fluoropolymers
US7521508B2 (en) * 2004-06-30 2009-04-21 Freudenberg-Nok General Partnership Electron beam inter-curing of plastic and elastomer blends
US7244329B2 (en) * 2004-06-30 2007-07-17 Freudenberg-Nok General Partnership Electron beam curing in a composite having a flow resistant adhesive layer
US7452577B2 (en) * 2004-06-30 2008-11-18 Freudenberg-Nok General Partnership Electron beam curing of fabricated polymeric structures
US7342072B2 (en) 2004-06-30 2008-03-11 Freudenberg-Nok General Partnership Bimodal compounds having an elastomeric moiety
US20060000801A1 (en) * 2004-06-30 2006-01-05 Park Edward H Surface bonding in halogenated polymeric components
US20060100368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Elastomer gum polymer systems
US7381765B2 (en) 2004-11-08 2008-06-03 Freudenberg-Nok General Partnership Electrostatically dissipative fluoropolymers
US20060099368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Fuel hose with a fluoropolymer inner layer
US20070048476A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite compression seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070044906A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Multilayer polymeric composites having a layer of dispersed fluoroelastomer in thermoplastic
US20070045967A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite torsion seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
US7863365B2 (en) 2006-12-20 2011-01-04 Freudenberg-Nok General Partnership Robust magnetizable elastomeric thermoplastic blends
US8435898B2 (en) 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
US10384947B2 (en) 2012-06-15 2019-08-20 Intellectual Discovery Co., Ltd. Substrate having at least one partially or entirely flat surface and use thereof
US20150218006A1 (en) * 2012-06-15 2015-08-06 Intellectual Discovery Co., Ltd. Substrate having at least one partially or entirely flat surface, and use thereof
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN105097851A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制造方法和电子装置
KR20210116775A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR960001339B1 (ko) * 1992-06-30 1996-01-26 삼성전자주식회사 반도체 메모리장치 및 그 제조방법
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
US5449314A (en) * 1994-04-25 1995-09-12 Micron Technology, Inc. Method of chimical mechanical polishing for dielectric layers
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US5525191A (en) * 1994-07-25 1996-06-11 Motorola, Inc. Process for polishing a semiconductor substrate
US5447874A (en) * 1994-07-29 1995-09-05 Grivna; Gordon Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish

Also Published As

Publication number Publication date
EP0836746B1 (de) 2005-06-01
CN1129173C (zh) 2003-11-26
US5952243A (en) 1999-09-14
WO1997001864A1 (en) 1997-01-16
KR19990028284A (ko) 1999-04-15
EP0836746A1 (de) 1998-04-22
DE69634800D1 (de) 2005-07-07
KR100434929B1 (ko) 2004-09-10
JP3264936B2 (ja) 2002-03-11
CN1196829A (zh) 1998-10-21
JPH10510399A (ja) 1998-10-06

Similar Documents

Publication Publication Date Title
DE69634800T2 (de) Abtragungsraten-verhalten von aufgesponnen dielektrikas mit chemisch-mechanischem polierverfahren
US6153525A (en) Methods for chemical mechanical polish of organic polymer dielectric films
DE60009546T2 (de) Verwendung von cäsiumhydroxyd für dielektrische aufschlämmung
US6600229B2 (en) Planarizers for spin etch planarization of electronic components
DE602004012793T2 (de) Chemisch-mechanisches Polierverfahren für STI
KR100508838B1 (ko) 반도체 장치의 제조 방법 및 그의 연마액
DE10124741A1 (de) Aufschlämmung für ein chemisch-mechanisches Polierverfahren und Verfahren zur Herstellung eines Halbleiterbauelements
DE10063491A1 (de) Saure Polierslurry für das chemisch-mechanische Polieren von SiO¶2¶-Isolationsschichten
EP1323798A1 (de) Zusammensetzung für das chemisch-mechanische Polieren von Metall- und Metall-Dielektrikastrukturen
DE102011013982B4 (de) Verfahren zum chemisch-mechanischen Polieren eines Substrats mit einer Polierzusammensetzung, die zur Erhöhung der Siliziumoxidentfernung angepasst ist.
DE112005001676T5 (de) Verfahren und System zum Charakterisieren von porösen Materialien
KR100786948B1 (ko) 연마 선택비 조절제 및 이를 함유한 ｃｍｐ 슬러리
DE10226235B4 (de) Verfahren zum Erhöhen der Abtragrate von Oxid unter Verwendung eines fixierten Schleifmittels
DE102011013981A1 (de) Verfahren zum Polieren eines Substrats, das Polysilizium, Siliziumoxid und Siliziumnitrid umfasst
DE10060343A1 (de) Polierslurry für das chemisch-mechanische Polieren von Metall- und Dielektrikastrukturen
JP2000114213A (ja) 銅ベ―ス材料の層の機械化学研磨方法
US6302768B1 (en) Method for polishing surface of vapor-phase synthesized thin diamond film
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
KR19990073000A (ko) 반도체장치제조방법
KR100479416B1 (ko) 화학기계적 연마용 슬러리의 제조방법
TW299463B (de)
KR20030050026A (ko) 화학기계적 연마용 슬러리, 이들 슬러리의 제조방법 및이들 슬러리를 이용한 화학기계적 연마방법
WO2002050204A1 (de) Verfahren zum chemisch-mechanischen polieren von isolationsschichten nach der sti-technik bei erhöhten temperaturen
Neirynck Copper/polymer damascene interconnects: Elimination of high-resistivity metallic liners
JPH0362588A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee