DE69635397T2 - Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren Download PDF

Info

Publication number
DE69635397T2
DE69635397T2 DE69635397T DE69635397T DE69635397T2 DE 69635397 T2 DE69635397 T2 DE 69635397T2 DE 69635397 T DE69635397 T DE 69635397T DE 69635397 T DE69635397 T DE 69635397T DE 69635397 T2 DE69635397 T2 DE 69635397T2
Authority
DE
Germany
Prior art keywords
insulating film
film
circuit structure
electrodes
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69635397T
Other languages
English (en)
Other versions
DE69635397D1 (de
Inventor
Masatoshi Oaza Kurita Akagawa
Mitsutoshi Oaza Kurita Higashi
Hajime Oaza Kurita Iizuka
Takehiro Oaza Kurita Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22625095A external-priority patent/JP3301894B2/ja
Priority claimed from JP25986195A external-priority patent/JP3356921B2/ja
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of DE69635397D1 publication Critical patent/DE69635397D1/de
Application granted granted Critical
Publication of DE69635397T2 publication Critical patent/DE69635397T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren für ihre Herstellung. Insbesondere betrifft diese Erfindung eine Halbleitervorrichtung mit Chipabmessungen, die im Wesentlichen dieselben Abmessungen aufweist wie ein Halbleiterchip, beispielsweise wie ein LSI-Chip (großintegrierter Chip).
  • Es besteht ein Bedarf an der Miniaturisierung einer Halbleitervorrichtung, auf der ein Halbleiterchip angebracht ist, zwecks Erhöhung ihrer Bestückungsdichte. Die Miniaturisierung der Halbleitervorrichtung bedeutet die Miniaturisierung eines Gehäuses, in dem der Chip eingeschlossen ist. Zur Befriedigung eines solchen Bedarfs ist vor kurzem ein Chip Size Package oder Chip Scale Package (CSP = Gehäuse mit Chipabmessungen) entwickelt worden.
  • Es gibt verschiedene Arten von CSPs, von denen eine in den 33 und 34 veranschaulicht ist.
  • Die Bezugszeichen 10 und 12 bezeichnen einen Halbleiterchip bzw. ein keramisches Substrat. Das keramische Substrat 12 ist so geformt, dass es im Wesentlichen dieselbe Größe hat wie der Halbleiterchip 10. Schaltungsstrukturen 14 sind auf dem keramischen Substrat 12 gebildet und durch Verbindungslöcher 16 mit Stegen (äußeren Anschlüssen) 18 verbunden, die an vorgegebenen Positionen auf der unteren Seite des keramischen Substrats 12 angeordnet sind. Der Halbleiterchip 10 ist über Kontakthöcker 20 aus Gold (Au) und Silber-Palladium- (AgPd-) Pasten 22 mit der Schaltungsstruktur 14 verbunden, und eine Lücke zwischen dem Halbleiterchip 10 und dem keramischen Substrat 12 ist mit einem Harz 24 verschlossen.
  • Obwohl sich die Miniaturisierung erreichen lässt, steigen bei der oben erwähnten im Stand der Technik bekannten Halbleitervorrichtung mit Chipabmessungen die Herstellungskosten, weil das keramische Substrat 10 und die Au-Kontakthöcker 20 verwendet werden.
  • Folglich wurde die vorliegende Erfindung gemacht, um die oben erwähnten Probleme zu lösen, und eine Aufgabe von ihr ist die Bereitstellung einer Halbleitervorrichtung mit Chipabmessungen, die zur einfachen Herstellung zu niedrigen Kosten einen einfachen Aufbau aufweist.
  • Die US-A-4060828 beschreibt eine Halbleitervorrichtung mit einer Isolierschicht und einer Verdrahtungsschicht, die auf ihrer Oberfläche gebildet sind, um einen Flecken für eine Drahtbondschicht bereitzustellen. Die Beschreibung lehrt, dass durch Vorsehen einer Korrektur einer direkt unter der drahtgebondeten Verbindung liegenden Verdrahtungsschicht Korrosion und anschließende Trennung vermieden werden können.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung mit Chipabmessungen einen Halbleiterchip mit Elektroden auf einer Oberfläche und einen elektrisch isolierenden Passivierungsfilm, der auf der einen Oberfläche außer in Bereichen, in denen die Elektroden vorhanden sind, gebildet ist;
    einen ersten Isolierfilm aus einem lichtempfindlichen Harz, der über der einen Oberfläche des Halbleiterchips liegt, so dass die Elektroden offen liegen;
    eine Schaltungsstruktur, die auf dem ersten Isolierfilm gebildet ist, so dass die Schaltungsstruktur mit den Elektroden des Halbleiterchips elektrisch verbundene erste Abschnitte und zweite Abschnitte aufweist;
    einen zweiten Isolierfilm, der auf der Schaltungsstruktur gebildet ist, so dass die zweiten Abschnitte der Schaltungsstruktur offen liegen; und
    äußere Verbindungsanschlüsse, die mit den zweiten Abschnitten der Schaltungsstruktur elektrisch verbunden sind,
    dadurch gekennzeichnet, dass ein metallischer Schutzfilm zwischen dem Passivierungsfilm und dem ersten Isolierfilm gebildet ist, um ultraviolettes Licht daran zu hindern, durch ihn zum Halbleiterchip hindurchzudringen.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Chipabmessungen die in Anspruch 6 beanspruchten Schritte auf.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Chipabmessungen gemäß dem zweiten Aspekt statt den Schritten (b) bis (f) die folgenden Schritte auf:
    (k) Überziehen des über der einen Oberfläche liegenden Halbleiterchips mit einem ersten lichtempfindlichen Abdeckmaterial;
    Durchführen einer optischen Belichtung und Entwicklung auf dem lichtempfindlichen Abdeckmaterial zum Vorsehen von Verbindungslöchern in den Elektroden entsprechenden Positionen, um aus dem lichtempfindlichen Abdeckmaterial eine Isolierfolie zu bilden; und
    (l) Bilden eines metallischen Films auf der die Verbindungslöcher enthaltenden ersten Isolierfolie, um die Elektroden durch die Verbindungslöcher zu verbinden.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen werden nunmehr bevorzugte Beispiele für Halbleitervorrichtungen gemäß dieser Erfindung beschrieben und mit dem Stand der Technik und zur vorliegenden Erfindung führenden Ausführungsformen verglichen; es zeigen:
  • 1 eine Querschnitt-Teilansicht einer Halbleitervorrichtung;
  • 2 bis 7 Querschnitt-Teilansichten, die jeweilige Schritte eines Verfahrens zur Herstellung einer wie in 1 dargestellten Halbleitervorrichtung veranschaulichen;
  • 8 eine Draufsicht, die ein Beispiel für eine Anordnung äußerer Verbindungsanschlüsse bei der in 1 dargestellten ersten Ausführungsform veranschaulicht;
  • 9 bis 18 Querschnitt-Teilansichten, die jeweilige Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform, die eine Ausführungsform der vorliegenden Erfindung ist, darstellen;
  • 19 bis 21 Querschnitt-Teilansichten, die jeweilige Schritte zur Bildung von Stegen bei der zweiten Ausführungsform veranschaulichen;
  • 22 eine Querschnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 23 ein Diagramm, das ein Verfahren zur Herstellung einer wie in 22 dargestellten Halbleitervorrichtung veranschaulicht;
  • 24 eine Querschnittansicht einer Halbleitervorrichtung;
  • 25 bis 31 Querschnitt-Teilansichten, die jeweilige Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung veranschaulichen; und
  • 32 und 33 Querschnitt- und vergrößerte Teilansichten einer herkömmlicherweise im Stand der Technik bekannten Halbleitervorrichtung.
  • Nachfolgend sind in den mehreren Beispielen überall dieselben oder entsprechenden Teile oder Abschnitte mit denselben oder entsprechenden Bezugsmarkierungen oder -zeichen gekennzeichnet.
  • 1 zeigt eine Querschnitt-Seitenansicht einer Halbleitervorrichtung 30, bei der die Bezugszeichen 32 einen Halbleiterchip, 34 einen aus SiO2 oder Ähnlichem gebildeten Passivierungsfilm zum Bedecken einer Oberfläche des Halbleiterchips und 36 einen Al-Flecken (Fleckenabschnitt), der eine in den Halbleiterchip 32 eingebaute Elektrode ist, kennzeichnen. Der Passivierungsfilm 34 ist nicht in einem Bereich gebildet, in dem der Al-Flecken 36 vorhanden ist und offen liegt. Eine Mehrzahl Al-Flecken 36 ist auf dem Halbleiterchip 32 in einer vorgegebenen Struktur gebildet.
  • Eine wie erwähnt z. B. aus Acrylharz hergestellte Isolierfolie 38 ist angeordnet, um den Passivierungsfilm 34 des Halbleiterchips 34 durch Anwendung von Druck und Wärme einzuschließen und zu bedecken. Die Isolierfolie 38 ist mit Verbindungslöchern 39 in Positionen versehen, die den Al-Flecken 36 entsprechen, die deshalb offen liegen.
  • Schaltungsstrukturen 40 sind entlang einer vorgegebenen Struktur auf der Isolierfolie 38 gebildet. Die Schaltungsstruktur 40 ist durch die Innenwände der Verbindungslöcher 39 der Isolierfolie 38 und Verbindungslöcher des Passivierungsfilms 34 mit den Al-Flecken 36 elektrisch verbunden.
  • Die Schaltungsstruktur 40 wird durch Haften einer metallischen Schicht auf der Isolierfolie 38 und Ätzen der Schicht in Übereinstimmung mit einer vorgegebenen Konfiguration, wie später erwähnt, gebildet.
  • Die elektrische Verbindung zwischen der Schaltungsstruktur 40 und den Al-Flecken 36 kann durch Füllen der Verbindungslöcher 39 mit Leitpaste (in den Zeichnungen nicht dargestellt) hergestellt werden.
  • Eine Elektroisolierschicht 42 ist gebildet, um die Isolierfolie 38 und die Schaltungsstrukturen 40 zu bedecken. Die Elektroisolierschicht 42 ist ein Schutzfilm für die Schaltungsstrukturen 40 und kann aus verschiedenen Materialien wie z. B. einem lichtempfindlichen Lötabdeckmaterial gebildet sein.
  • Verbindungslöcher 44 sind in geeigneten Positionen auf der Elektroisofierschicht 42, die den jeweiligen Schaltungsstrukturen 40 entsprechen, matrixweise vorgesehen. Abschnitte der Schaltungsstruktur 40, die durch das Verbindungsloch 44 nach außen offen liegen, bilden die Kontakte 43, mit denen äußere Anschlüsse zu verbinden sind.
  • Ein Kontakthöcker 46 stellt einen äußeren Anschluss bereit, der mit dem jeweiligen Kontakt 43 durch die Verbindungslöcher 44 elektrisch verbunden ist und aus der Isolierschicht 42 herausbaucht.
  • Der Kontakthöcker 46 ist nicht auf eine wie in 1 dargestellte sphärische Lotkugel beschränkt, sondern er kann jede geeignete Form aufweisen, wie z. B. eine flache Stegform oder andere Form.
  • Ein Schutzfilm 48 bedeckt die Seitenwände des Halbleiterchips 32, des Passivierungsfilms 34 und der Isolierfolie 38, um Eindringen von Feuchtigkeit durch die Grenzen zwischen den jeweiligen Schichten zu verhindern. Ein solcher Schutzfilm 48 kann aus jedem geeigneten Abdeckharz gebildet sein. Ferner kann statt des Schutzfilms 48 auch ein metallischer Rahmen (nicht dargestellt) an der Halbleitervorrichtung angebracht werden.
  • Gemäß dem obigen Aufbau ist es wie unter Bezugnahme auf das erste Beispiel erwähnt möglich, eine Halbleitervorrichtung 30 zu erhalten, die im Wesentlichen dieselben Abmessungen hat wie der Halbleiterchip 32.
  • Da sich die Dicke der Isolierfolie 38 und des Isolierfilms 42, die als Zwischenlagen verwendet werden, verringern lässt, lässt sich auch eine dünne Halbleitervorrichtung 30 erreichen.
  • Da die Härte der Isolierfolie 38 und des Isolierfilms 42 nicht so hoch ist, können sie als stoßdämpfende Schichten zum Schützen der Oberfläche des Halbleiterchips 32 wirken.
  • In dieser Hinsicht liegt die gegenüberliegende Oberfläche des Halbleiterchips 32 vorzugsweise nach außen offen, um die Wärmeabstrahlung zu erhöhen. Zur weiteren Erhöhung der Wärmeabstrahlung kann daran eine Wärmesenke oder ein Wärmeverteiler (nicht dargestellt) befestigt sein.
  • Die 2 bis 7 veranschaulichen ein Verfahren zur Herstellung einer wie in 1 dargestellten Halbleitervorrichtung 30.
  • Wie in 2 dargestellt, wird zunächst eine metallische Schicht 40a wie z. B. eine Kupferfolie an eine Isolierfolie 38 gehaftet. Alternativ kann eine metallische Schicht durch ein bekanntes Aufdampfverfahren oder Ähnliches auf einer Isolierfolie 38 gebildet werden. Die Isolierfolie 38 wird auf ihrer ersten Oberfläche mit der metallischen Schicht 40a versehen und auf ihrer zweiten Oberfläche durch Wärmepressen auf einen Passivierungsfilm 34 eines Halbleiterchips 32 überlappt, um den Passivierungsfilm 34 und die Al-Flecken 36 zu bedecken.
  • Dann wird die metallische Schicht 40a mit einem lichtempfindlichen Abdeckmaterial überzogen, und eine vorgegebene Struktur wird durch ein bekanntes fotolithografisches Verfahren gebildet. Dann wird die metallische Schicht 40a geätzt, so dass die metallische Schicht 40a mit einer Mehrzahl Löcher 40b in den Al-Flecken 36 entsprechenden Positionen gebildet wird, wie in 3 dargestellt.
  • Danach wird wie in 4 dargestellt ein Ätzverfahren durchgeführt, indem die metallische Schicht 40a als eine Maskierung verwendet wird, so dass die Isolierfolie 38 mit einer Mehrzahl Verbindungslöcher 39 in den Löchern 40b der metallischen Schicht 40a entsprechenden Positionen gebildet wird. Folglich werden die Al-Flecken 36 offen gelegt.
  • Dann wird wie in 5 gezeigt eine metallische Schicht 41 wie z. B eine Kupferschicht durch Galvanisieren oder nichtgalvanisches Beschichten an den Innenwänden der Löcher 40b, der Verbindungslöcher 39 und der Löcher des Passivierungsfilms 34 und auf den Oberflächen der Al-Flecken 36 gebildet. Die metallische Schicht 41 kann auch durch ein physikalisches Verfahren wie z. B. Aufdampfen durch ein Sputterverfahren gebildet werden.
  • Dann wird die metallische Schicht 40a mit einem lichtempfindlichen Abdeckmaterial überzogen, und eine vorgegebene Struktur wird durch ein bekanntes fotolithografisches Verfahren gebildet. Dann wird die metallische Schicht 40a geätzt, so dass somit eine vorgegebene Schaltungsstruktur 40 erhalten wird, wie in 6 dargestellt.
  • Danach wird die Isolierfolie 38 mit einem lichtempfindlichen Abdeckmaterial überzogen, um die Schaltungsstruktur 40 zu bedecken, um einen Isolierfilm 42 zu bilden, auf dem eine optische Belichtung und Entwicklung durchgeführt werden, so dass den oben erwähnten äußeren Anschlussverbindungsabschnitten 43 der Schaltungsstruktur 40 entsprechende Abschnitte des lichtempfindlichen Abdeckmaterialfilms entfernt werden, so dass die Schaltungsstruktur 40 in diesen Abschnitten offen gelegt wird, wie in 7 dargestellt.
  • Lotkugeln 46 (d. h. äußere Verbindungsanschlüsse) werden auf den äußeren Anschlussverbindungsabschnitten 43 angeordnet und durch ein Wiederaufschmelzver fahren (Reflow-Verfahren) auf der Schaltungsstruktur 40 befestigt. Alternativ können an Stelle der Lotkugeln 46 auch äußere Anschlussstifte (nicht dargestellt) an den Anschlussverbindungsabschnitten 43 befestigt werden.
  • Eine Halbleitervorrichtung 30 gemäß dem ersten Beispiel dieser Erfindung ist nunmehr fertiggestellt, wie oben aufgeführt. Falls erforderlich, kann ein Abdeckmaterial auf Seitenwände der Halbleitervorrichtung 30 aufgebracht und getrocknet werden, um einen Schutzfilm 48 zum Bedecken der Seitenoberflächen der Halbleitervorrichtung 30 zu bilden.
  • 8 ist eine Draufsicht, die ein Beispiel für eine Anordnung äußerer Verbindungsanschlüsse 46 der Halbleitervorrichtung 30 veranschaulicht.
  • Bei dem oben erwähnten ersten Beispiel können ein in 3 dargestellter Lochbildungsschritt und ein in 6 dargestellter Strukturbildungsschritt gleichzeitig durchgeführt werden. In diesem Fall werden die in den 4 und 5 dargestellten Schritte danach durchgeführt.
  • Ferner kann in dem in 3 dargestellten Schritt die elektrische Verbindung zwischen der metallischen Schicht 40a (oder der Schaltungsstruktur 40) und den Al-Flecken 36 auch bewirkt werden, indem die Löcher 39 an Stelle der Beschichtung mit Metall mit Leitpaste gefüllt werden.
  • Die 9 bis 19 veranschaulichen eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung. Bei dieser Ausführungsform wird verhindert, dass die auf dem Halbleiterchip gebildete Schaltung beschädigt wird, wenn ein lichtempfindliches Negativtyp-Abdeckmaterial zur Strukturierung des Isolierfilms 42 durch Bestrahlen durch einen ultravioletten Strahl während des fotolithografischen Verfahrens verwendet wird.
  • Die 9 und 10 veranschaulichen die wichtigsten Schritte bei dieser Ausführungsform, bei der eine den ultravioletten Strahl abschirmende Schicht 50 auf der Oberfläche des Halbleiterchips 32 vorgesehen ist, um einen als optische Belichtungsquelle verwendeten ultravioletten Strahl abzuschirmen, bevor die Isolierfolie 38 auf den Halbleiterchip 32 wärmegepresst wird.
  • Wie in 10 dargestellt, wird zum Schutz der Zone auf der Oberfläche des Halbleiterchips 32, auf der die Schaltungsstruktur gebildet ist, vor dem ultravioletten Strahl die den ultravioletten Strahl abschirmende Schicht 50 auf dem Passivierungsfilm außer der Zone, auf der die Al-Flecken 36 angeordnet sind, gebildet.
  • Zur Bildung der den ultravioletten Strahl abschirmenden Schicht 50 wird wie in 9 dargestellt zuerst ein metallischer Film 50a auf dem Passivierungsfilm 34 durch ein Sputter- oder Aufdampfverfahren gebildet, und dann wird ein Überzug aus lichtempfindlichem Abdeckmaterial 51 darauf aufgebracht. Handelt es sich beim lichtempfindlichen Abdeckmaterial 51 um einen Negativtyp, werden die den Al-Flecken 36 entsprechenden Abschnitte abgeschirmt, und dann werden die optische Belichtung und die Entwicklung durchgeführt. Das lichtempfindliche Abdeckmaterial 51 auf den Abschnitten, die den Al-Flecken 36 entsprechen, wird dann entfernt, so dass die metallische Schicht 50a offen gelegt wird. Danach wird die metallische Schicht 50a geätzt, und somit wird die den ultravioletten Strahl abschirmende Schicht 50 auf dem Passivierungsfilm 34 (10) gebildet.
  • Handelt es sich beim lichtempfindlichen Abdeckmaterial 51 um einen Positivtyp, erfolgt ein Belichtungsverfahren umgekehrt wie das des lichtempfindlichen Negativtyp-Abdeckmaterials 51.
  • Bei dem oben erwähnten fotolithografischen Verfahren wird ein ultravioletter Strahl zur Belichtung auf dem lichtempfindlichen Abdeckmaterial 51 verwendet. Da jedoch die metallische Schicht 50a auf der gesamten Oberfläche des Passivierungsfilms 34 als Unterlage des lichtempfindlichen Abdeckmaterials 51 gebildet wird, wird der ult raviolette Strahl durch die metallische Schicht 50a abgeschirmt, gleichgültig, ob es sich bei dem lichtempfindlichen Abdeckmaterial 51 um einen Positiv- oder Negativtyp handelt, und deshalb wird verhindert, dass die Schaltungsstruktur auf dem Halbleiterchip 32 beschädigt wird.
  • Als das metallische Material für die den ultravioletten Strahl abschirmende Schicht 50 wird geeigneterweise Cr verwendet. Das eine Dicke von 0,1 μm aufweisende Cr genügt, um den ultravioletten strahl zu stoppen. An Stelle von Cr kann auch eine metallische Schicht aus Cu verwendet werden. Andernfalls kann auch eine den ultravioletten Strahl abschirmende mehrschichtige Schicht 50 verwendet werden, die aus Cr-Ni-Cu-Schichten besteht.
  • Die in 11 und danach dargestellten Produktionsschritte sind die gleichen wie die der vorherigen Ausführungsform. Das heißt, nachdem die oben erwähnte den ultravioletten Strahl abschirmende Schicht 50 gebildet wird, wird die Isolierfolie 39 gebildet, auf der die metallische Schicht 40a auf der Oberfläche des Halbleiterchips 32 gebildet wird (11).
  • Dann wird die metallische Schicht 40a mit einem lichtempfindlichen Abdeckmaterial überzogen, und eine vorgegebene Abdeckmaterialstruktur wird durch ein fotolithografisches Verfahren gebildet. Die metallische Schicht 40a wird dann geätzt, so dass eine Mehrzahl Löcher 40b gebildet werden. Bei diesem fotolithografischen Verfahren wird ein ultravioletter Strahl auf dem auf die metallische Schicht 40a aufgebrachten lichtempfindlichen Abdeckmaterial 51 exponiert. Da die metallische Schicht 50a auf der Oberfläche der Isolierfolie 39 gebildet wird, wird bei diesem fotolithografischen Verfahren jedoch verhindert, dass der Halbleiterchip 32 beschädigt wird, gleichgültig, ob es sich bei dem lichtempfindlichen Abdeckmaterial 53 um einen Positiv- oder Negativtyp handelt.
  • Dann wird ein Ätzverfahren durchgeführt, indem die metallische Schicht 40a mit Löchern 40b als eine Maske verwendet wird, so dass die Isolierfolie 38 mit einer Mehr zahl Verbindungslöcher 39 in den Löchern 40b der metallischen Schicht 40a entsprechenden Positionen gebildet wird, wie in 13 dargestellt.
  • Dann wird eine Überzugsschicht 41 durch Galvanisieren oder nichtgalvanisches Beschichten an den Innenwänden der Löcher 40b, der Verbindungslöcher 39 und der Löcher des Passivierungsfilms 34 und auf den Oberflächen der Al-Flecken 36 gebildet, wie in 14 gezeigt.
  • Dann wird die Isolierfolie 38 mit einem lichtempfindlichen Abdeckmaterial überzogen, um die Schaltungsstruktur 40 zu bedecken, um einen Isolierfilm 42 zu bilden, auf dem eine optische Belichtung und eine Entwicklung durchgeführt werden, so dass den oben erwähnten äußeren Anschlussverbindungsabschnitten 43 der Schaltungsstruktur 40 entsprechende Abschnitte des lichtempfindlichen Abdeckmaterialfilms entfernt werden, so dass die Schaltungsstruktur 40 in diesen Abschnitten offen gelegt wird, wie in 15 dargestellt. Da die metallische Schicht 50a auf der Oberfläche der Isolierfolie 36 als eine Unterlage gebildet wird, wird bei diesem fotolithografischen Verfahren ebenso wie oben auch verhindert, dass der Halbleiterchip 32 beschädigt wird, gleichgültig, ob es sich bei dem lichtempfindlichen Abdeckmaterial 51 um einen Positiv- oder Negativtyp handelt.
  • Nachdem die Schaltungsstruktur 40 gebildet wird, wie oben erwähnt, wird die Isolierfolie 38 zur Bedeckung der Schaltungsstruktur 40 mit einem lichtempfindlichen Abdeckmaterial 42a als Isolierfilm 42 überzogen, um Verbindungsabschnitte zwischen der Schaltungsstruktur 40 und den äußeren Anschlüssen zu bilden. Dann werden auf dem lichtempfindlichen Abdeckmaterial 42a eine optische Belichtung und Entwicklung durchgeführt, so dass die äußeren Anschlussverbindungsabschnitte 43 offen gelegt werden.
  • 16 stellt ein optisches Belichtungsverfahren dar, bei dem den äußeren Anschlussverbindungsabschnitten 43 entsprechende Abschnitte abgeschirmt werden, und 17 stellt die äußeren Anschlussverbindungsabschnitte 43 dar, die in Positio nen der Löcher des Isolierfilms 42 offen liegen, nachdem die optische Belichtung und Entwicklung angewendet werden.
  • In 16 handelt es sich beim lichtempfindlichen Abdeckmaterial 51 zum Bilden des Isolierfilms 42 μm einen Negativtyp. Beim lichtempfindlichen Negativtyp-Abdeckmaterial 51 werden die nicht optisch belichteten Abschnitte durch einen Entwickler aufgelöst. Deshalb werden die den äußeren Anschlussverbindungsabschnitten 43 entsprechenden Abschnitte durch eine Maskierung abgeschirmt, wenn der ultraviolette Strahl exponiert wird.
  • Die oben erwähnte, den ultravioletten Strahl abschirmende Schicht 50 ist zur Verhinderung einer Beschädigung der Schaltung des Halbleiterchips 32 wirksam. Das heißt, wenn es bei diesem fotolithografischen Verfahren keine solche den ultravioletten Strahl abschirmende Schicht 50 gäbe, gäbe es nichts zum Abschirmen der jeweiligen Strukturen der Schaltungsstruktur 40, wenn der ultraviolette Strahl gestrahlt würde. Folglich würde der ultraviolette Strahl das lichtempfindliche Abdeckmaterial 42b, die Isolierfolie 38 und den Passivierungsfilm 34 durchdringen und auf die Schaltungsstruktur auf der Oberfläche des Halbleiterchips 32 gestrahlt, die beschädigt werden könnte.
  • Demgemäß wird bei den vorherigen fotolithografischen Verfahren eine metallische Schicht als eine Unterlage gebildet, um den gesamten Bereich, auf den ein optischer Strahl angewendet wird, wenn der ultraviolette Strahl auf das lichtempfindliche Abdeckmaterial gestrahlt wird, abzuschirmen. Bei diesem fotolithografischen Verfahren, das durchgeführt wird, nachdem die Schaltungsstruktur 40 gebildet wird, kann jedoch ein Problem auf Grund des optischen Strahls auftreten.
  • Nachdem die äußeren Anschlussverbindungsabschnitte 43 vom Isolierfilm 42 offen gelegt werden, werden Lotkugeln 46 (d. h. äußere Verbindungsanschlüsse) auf den äußeren Anschlussverbindungsabschnitten 43 angeordnet und durch ein Wiederaufschmelzverfahren auf der Schaltungsstruktur 40 befestigt. Folglich kann eine wie in 18 dargestellte Halbleitervorrichtung erhalten werden. Falls erforderlich, kann ein Abdeckmaterialüberzug auf die Seitenwände der Halbleitervorrichtung 30 aufgebracht und getrocknet werden, um einen Schutzfilm 48 zum Bedecken der Seitenoberflächen der Halbleitervorrichtung 30 zu bilden.
  • Da auf dem Passivierungsfilm 34 eine den ultravioletten Strahl abschirmende Schicht 50 gebildet wird, wird bei dem oben unter Bezugnahme auf die 9 bis 18 erwähnten Verfahren zum Herstellen einer Halbleitervorrichtung eine Beschädigung der Schaltung auf dem Halbleiterchip verhindert, wenn das fotolithografische Verfahren unter Verwendung eines lichtempfindlichen Abdeckmaterials, insbesondere eines lichtempfindlichen Negativtyp-Abdeckmaterials, durchgeführt wird.
  • Die 19 bis 21 stellen ein Verfahren zur Bildung von Stegabschnitten an den Innenwänden der Einsetzlöcher 54 des Isolierfilms 42 zum Verbinden der äußeren Verbindungsanschlüsse und am Umfang dieser Einsetzlöcher 54 zum festen Verbinden der äußeren Verbindungsanschlüsse 46 mit den äußeren Anschlussverbindungsabschnitten 43 dar.
  • In 19 wird eine metallische Schicht 58 wie z. B. eine Kupferschicht durch ein Sputter- oder Aufdampfverfahren auf der Oberfläche des Isolierfilms 42 und an den Innenwänden der Einsetzlöcher 54 gebildet.
  • Dann wird die metallische Schicht 58 mit einem lichtempfindlichen Abdeckmaterial überzogen und das lichtempfindliche Abdeckmaterial wird durch ein fotolithografisches Verfahren außer an den Innenwänden der Einsetzlöcher 54 und dem Umfang dieser Einsetzlöcher 54 entfernt. Demgemäß wird die metallische Schicht 40a geätzt, um die Stegabschnitte zu bilden, wie in 20 dargestellt.
  • Die Stegabschnitte 60 werden mit den äußeren Anschlussverbindungsabschnitten 43 an deren unterer Oberfläche und den Innenwänden der Einsetzlöcher 54 elektrisch verbunden, und ihre Umfänge werden mit einer metallischen Schicht überzogen.
  • 21 stellt die mit den Stegen 60 verbundenen äußeren Verbindungsanschlüsse 46 dar. Bei der in 18 dargestellten Ausführungsform sind die äußeren Verbindungsanschlüsse 46 nur mit den äußeren Anschlussverbindungsabschnitten 60 der Schaltungsstruktur 40 auf der unteren Oberfläche verbunden. Bei dieser Ausführungsform werden die äußeren Verbindungsanschlüsse 46 jedoch durch die Stege 60 verbunden, und deshalb werden die äußeren Verbindungsanschlüsse 46 fest mit den inneren Oberflächen der Einsetzlöcher 54 verbunden und folglich auch fest mit dem Halbleiterchip 32 verbunden.
  • Obwohl bei den oben aufgeführten Ausführungsformen ein als ein einziger Körper gebildeter Halbleiterchip 32 verwendet wird, kann ein Wafer (Scheibe), in den eine Mehrzahl Halbleiterchips 32 eingebaut sind, verwendet werden. In diesem Fall werden zuerst eine Isolierfolie 38, eine Schaltungsstruktur 43, ein Isolierfilm 42 und äußere Verbindungsanschlüsse 46 auf dem Wafer auf ähnliche Weise gebildet wie oben beschrieben. Danach wird der Wafer in einzelne Stücke aufgeschnitten, um mehrere Halbleitervorrichtungen 30 zu niedrigeren Kosten gleichzeitig bereitzustellen.
  • 22 zeigt eine Halbleitervorrichtung gemäß einer dritten Ausführungsform, bei der die Bezugszeichen 32 einen Halbleiterchip, 34 einen aus SiO2 oder Ähnlichem gebildeten Passivierungsfilm zum Bedecken einer Oberfläche des Halbleiterchips und 36 einen Al-Flecken (Fleckenabschnitt), der eine in den Halbleiterchip 32 eingebaute Elektrode ist, kennzeichnen. Der Passivierungsfilm 34 ist nicht in einem Bereich gebildet, in dem der Al-Flecken 36 vorhanden ist und offen liegt. Eine Mehrzahl Al-Flecken 36 ist auf dem Halbleiterchip 32 in einer vorgegebenen Struktur gebildet.
  • Ein erster Isolierfilm 38 aus einem lichtempfindlichen Abdeckmaterial wie z. B. einem lichtempfindlichen Polyimid hat den Passivierungsfilm 34 des Halbleiterchips 34 zu bedecken. Alternativ gibt es keinen solchen Passivierungsfilm 34 auf dem Halbleiterchip 32, sondern der erste Isolierfilm 38 kann so gebildet werden, dass er auch als Passivierungsfilm 34 wirkt.
  • Schaltungsstrukturen 40 werden mit den Al-Flecken 36 elektrisch verbunden und in einer vorgegebenen Struktur auf der ersten Isolierfolie 38 gebildet. Die Schaltungsstruktur 40 wird durch Bilden einer metallischen Schicht wie z. B Kupfer- oder Al-Schicht auf der ersten Isolierfolie 38 durch ein Sputterverfahren und Ätzen der metallischen Schicht in Übereinstimmung mit einer vorgegebenen Konfiguration, wie später erwähnt, gebildet. Die Schaltungsstruktur 40 kann auch durch Haften einer metallischen (wie z. B. Cu-) Schicht auf die erste Isolierfolie 38 und Ätzen derselben gebildet werden.
  • Ein zweiter Isolierfilm 42 aus einem lichtempfindlichen Lötabdeckmaterial wie z. B. lichtempfindlichem Polyimid wird gebildet, um die erste Isolierfolie 38 und die Schaltungsstruktur 40 zu bedecken.
  • Verbindungslöcher 44 werden in geeigneten Positionen auf dem zweiten Isolierfilm 42, die den jeweiligen Schaltungsstrukturen 40 entsprechen, matrixweise vorgesehen. Abschnitte der Schaltungsstruktur 40, die durch das Verbindungsloch 44 nach außen offen liegen, bilden äußere Anschlussverbindungsabschnitte 40a.
  • Kontakthöcker 46 stellen äußere Anschlüsse bereit, die durch das Verbindungsloch 44 mit den jeweiligen Anschlussverbindungsabschnitten 40a elektrisch verbunden sind und aus dem zweiten Isolierfilm 42 herausbauchen.
  • Ein Schutzfilm 48 bedeckt die Seitenwände des Halbleiterchips 32, des Passivierungsfilms 34 und der ersten Isolierfolie 38, um Eindringen von Feuchtigkeit durch die Grenzen zwischen den jeweiligen Schichten zu verhindern.
  • Ebenso wie bei den vorherigen Ausführungsbeispielen hat die Halbleitervorrichtung 30 dieser Ausführungsform im Wesentlichen die gleiche Größe wie der Halbleiterchip 32. Es ist auch möglich, eine dünne Halbleitervorrichtung 30 zu erhalten. Da die Härten der ersten und zweiten Isolierfolien 38 und 42 nicht hoch sind, können sie als stoßdämpfende Schichten zum Schützen der Oberfläche des Hableiterchips 32 wirken. Die gegenüberliegende Oberfläche des Halbleiterchips 32 liegt vorzugsweise nach außen offen, um die Wärmeabstrahlung zu erhöhen. Zur Erhöhung der Wärmeabstrahlung kann daran eine Wärmesenke oder ein Wärmeverteiler (nicht dargestellt) befestigt werden.
  • 23 zeigt ein Verfahren zur Herstellung einer wie in 22 dargestellten Halbleitervorrichtung. Zuerst wird ein Wafer, in dem eine Mehrzahl Halbleiterchips hergestellt werden, mit einem lichtempfindlichen Abdeckmaterial (lichtempfindlichen Polyimid) überzogen, um eine erste Isolierfolie 38 zu bilden.
  • Das lichtempfindliche Abdeckmaterial wird vorgebrannt und dann werden eine optische Belichtung und Entwicklung durch ein bekanntes fotolithografisches Verfahren durchgeführt, so dass das lichtempfindliche Abdeckmaterial in den Positionen der Al-Flecken 36 entfernt wird. Dann wird der Wafer gebrannt, um die erste Isolierfolie 38 zu bilden.
  • Dann wird ein Sputterverfahren durchgeführt, um einen Kupferfilm auf der ersten Isolierfolie 38 und den Al-Flecken 36 zu bilden (der Kupferfilm ist eine leitende Schicht zur Bildung einer Schaltungsstruktur, und deshalb kann er eine Aluminiumschicht sein). Der Kupferfilm kann ferner mit einem Kupfer überzogen werden, um die elektrische Leitfähigkeit zu erhöhen. Ein solcher Kupferfilm kann durch ein Aufdampfverfahren oder ein anderes Verfahren gebildet werden.
  • Dann wird der Kupferfilm mit einem lichtempfindlichen Abdeckmaterial überzogen und eine vorgegebene Abdeckmaterialstruktur wird durch optische Belichtungs-, Entwicklungs- und Brennverfahren gebildet. Dann wird der Kupferfilm unter Verwendung der Abdeckmaterialstruktur als Maskierung geätzt, um eine Schaltungsstruktur 40 zu erhalten. Anschließend wird die Abdeckmaterialstruktur entfernt.
  • Um einen zweiten Isolierfilm 42 zu bilden, werden der erste Isolierfilm 38 und die Schaltungsstruktur 40 weiter mit einem lichtempfindlichen Abdeckmaterial (lichtempfindlichem Lötabdeckmaterial) überzogen, und Verbindungslöcher 44 werden durch optische Belichtung und Entwicklung gebildet.
  • Lotkugeln 46 (d. h. Kontakthöcker 46) werden in den Verbindungslöchern 44 angeordnet und durch ein Wiederaufschmelzverfahren auf der Schaltungsstruktur 40 befestigt. Die Kontakthöcker 46 können durch Beschichten mit Ni und Au gebildet werden, um Ni-Au-Kontakthöcker zu erhalten.
  • Danach wird der Wafer in einzelne Stücke aufgeschnitten, um mehrere Halbleitervorrichtungen 30 zu niedrigeren Kosten gleichzeitig bereitzustellen. Der wie oben erwähnt hergestellte Wafer wird in einzelne Stücke aufgeschnitten, um Halbleitervorrichtungen 30 zu bilden. Falls erforderlich, kann ein Abdeckmaterialüberzug auf die Seitenwände der Halbleitervorrichtung 30 aufgebracht und getrocknet werden, um den Film 48 zu bilden.
  • Obwohl bei der obigen Ausführungsform ein lichtempfindliches Polyimid oder ein lichtempfindliches Lotabdeckmaterial als erste und zweite Isolierfilme 38 und 42 verwendet wird, kann jedes andere geeignete Material wie z. B. ein Epoxidharz, ein Silikonharz oder Ähnliches zusätzlich zu dem Polyimid verwendet werden. Da ein Silikonharz eine Elastizität wie ein Gummi aufweist, kann die Spannung absorbiert werden, die zwischen dem Halbleiterchip und einer Montageplatte auftreten könnte.
  • 24 zeigt eine Halbleitervorrichtung.
  • Gemäß diesem Beispiel wird eine Mehrzahl Halbleiterchips 32 an einem gemeinsamen Substrat 47 wie z. B. einem Wärmeverteiler oder Ähnlichem angebracht. Eine erste Isolierfolie 38 wird auf der Mehrzahl Halbleiterchips 32 auf dieselbe Weise wie bei dem oben beschriebenen Beispiel gemeinsam vorgesehen. Dann werden den jeweiligen Halbleiterchips 32 entsprechende Schaltungsstrukturen 40 und Schal tungsstrukturen 45 zum Verbinden von Elektroden 36, die zum elektrischen Verbinden benachbarter Halbleiterchips miteinander erforderlich sind, auf dieselbe Weise gebildet wie bei der oben beschriebnen Ausführungsform. Danach wird ein zweiter Isolierfilm 42 vorgesehen, um sie gemeinsam zu bedecken, während Kontakthöcker 46 auf jeweiligen Kontakten 40a für die Verbindung mit äußeren Anschlüssen der jeweiligen Schaltungsstrukturen 40 gebildet werden.
  • Das heißt, die Mehrzahl Halbleiterchips 32 wird auf eine einzige Halbleitervorrichtung 30 gebaut, um ein Mehrchip-Modul zu bilden.
  • Bei dieser Ausführungsform kann die Mehrzahl Halbleiterchips 32 eine Kombination einer Mikroprozessoreinheit (MPU) und eines Cache-Speichers oder eine Reihe von Speichern sein.
  • Weil die Mehrzahl Halbleiterchips auf dem gemeinsamen Substrat angebracht wird und ihre Elektroden durch eine Schaltungsstruktur elektrisch miteinander verbunden werden, ist es gemäß diesem Beispiel möglich, die Länge der Drähte zu kürzen, wodurch eine Halbleitervorrichtung (d. h. ein Mehrchip-Modul) mit hervorragenden elektrischen Eigenschaften wie z. B. niedriger Signalverzögerung erhältlich ist. Würde in dieser Hinsicht die Mehrzahl Halbleiterchips 32 durch einen gemeinsamen Rahmen (nicht dargestellt) gehalten, wäre das Substrat 47 unnötig. Andernfalls ist es auch möglich, die Mehrzahl Halbleiterchips auf einem gemeinsamen Wafer zu bilden.
  • Die Halbleitervorrichtung gemäß diesem Beispiel kann durch dasselbe Verfahren wie das oben beschriebene hergestellt werden.
  • 25 zeigt ein Verfahren zur Herstellung der oben erwähnten Halbleitervorrichtung, bei der Stegabschnitte 50 auf der inneren Oberfläche der Verbindungslöcher 44 und ihrem Umfang im Voraus vorgesehen werden, bevor Lotkugeln (d. h. Kontakthöcker 46) in den Verbindungslöchern 44 angeordnet und auf der Schaltungsstruktur 40 befestigt werden. Zur Bildung solcher Stegabschnitte 60 nach dem zweiten Verbin dungslöcher 44 aufweisenden Isolierfilm 42 wird ein Kupfer auf die Oberfläche des Isolierfilms 42 gesputtert, um eine metallene Schicht aufzubringen, die dann so geätzt wird, dass die Innenfläche und der Umfang des Verbindungslochs 44 durch ein fotolithografisches Verfahren belassen werden. Der Boden des Stegs 60 wird mit den äußeren Anschlussverbindungsabschnitten 40a der Schaltungsstruktur 40 verbunden und bedeckt die Innenwand und den Umfang des Verbindungslochs 44. Folglich kann die Lotkugel (Kontakthöcker 46) im Vergleich zu einem Fall ohne einen solchen Steg 60 fest am inneren Abschnitt des Verbindungslochs 44 angebracht werden. Deshalb kann die elektrische Verbindung zwischen der Lotkugel und der Schaltungsstruktur stabil erreicht werden.
  • Nachdem die metallische Schicht geätzt wird, um die Stege 60 zu bilden, und ein Schutzschichtüberzug wie z. B. Ni oder Au darauf gebildet ist, kann die Lotkugel (Kontakthöcker 46) fester am Verbindungsloch 44 angebracht werden.
  • 26 stellt eine Halbleitervorrichtung dar, bei der Mehrschicht-Schaltungsstrukturen gebildet sind. In diesem Beispiel sind zusätzlich zu den ersten und zweiten Isolierfilmen 38 und 42 ein dritter Isolierfilm 42 und ein vierter Isolierfilm 54 vorgesehen. Auf der Oberfläche des zweiten Isolierfilms 42 ist eine Schaltungsstruktur 40b so vorgesehen, dass sie mit der auf der Oberfläche des ersten Isolierfilms 38 angeordneten Schaltungsstruktur 40 elektrisch verbunden ist. Außerdem ist auf der Oberfläche des dritten Isolierfilms 52 eine Schaltungsstruktur 40c so vorgesehen, dass sie mit der Schaltungsstruktur 40b elektrisch verbunden ist. Der vierte Isolierfilm 54 ist mit Stegen 50 versehen, die mit der Schaltungsstruktur 40c elektrisch verbunden sind. Kontakthöcker sind mit den Stegen 60 verbunden.
  • Ein Verfahren, um die jeweiligen Schaltungsstrukturen elektrisch miteinander zu verbunden, ist dasselbe wie das oben erwähnte Verbindungsverfahren zwischen der Schaltungsstruktur 40 und den Stegen 60. Das heißt, zur Bildung eines Isolierfilms wird ein Überzug eines lichtempfindlichen Abdeckmaterials wie z. B. Polyimid oder Epoxidharz aufgebracht, und dann werden eine optische Belichtung und Entwicklung durchgeführt, um Verbindungslöcher in Positionen vorzusehen, in denen die Schaltungsstruktur 40 elektrisch verbunden wird. Dann wird ein Metall wie z. B. Kupfer auf die Oberfläche des Isolierfilms gesputtert oder aufgedampft, um eine metallische Schicht zu bilden, die dann geätzt wird, um eine Schaltungsstruktur zu bilden, die mit der vorherigen Schaltungsstruktur 40 elektrisch verbunden ist. Die zusätzliche Schicht kann durch genau das gleiche Verfahren gebildet werden.
  • Bei dem Beispiel von 26 ist der oberste, vierte Isolierfilm 54 mit Stegen 60 versehen, mit denen Lotkugeln (Kontakthöckern) 46 verbunden sind.
  • 27 zeigt ein modifiziertes Beispiel einer Halbleitervorrichtung mit wie in 26 dargestellten Mehrschicht-Schaltungsstrukturen. In diesem Beispiel ist mindestens ein elektronisches Bauteil wie z. B. ein Kondensator, Widerstand oder Ähnliches in den Schichten untergebracht. Das elektronische Bauteil wie z. B. ein Kondensator kann während eines Metallfilmbildungsverfahrens wie z. B. eines Sputterverfahrens o. Ä. in die Vorrichtung aufgenommen werden.
  • 28 stellt ein fotolithografisches Verfahren dar, das auf dem ersten Isolierfilm 38, der keine den ultravioletten Strahl abschirmende Schicht aufweist, durchgeführt wird. In diesem Fall könnte der Halbleiterchip 32 während des fotolithografischen Verfahrens beschädigt werden, da ein ultravioletter Strahl den ersten Isolierfilm 38 zum Halbleiterchip hin durchdringen würde, insbesondere wenn ein lichtempfindliches Negativtyp-Abdeckmaterial verwendet würde, wie vorstehend detailliert erwähnt.
  • Zur Verhinderung eines solchen Problems wird gemäß dieser Erfindung ein Schutzfilm 50 auf dem Passivierungsfilm 34 des Halbleiterchips 32 über dem Bereich außer in den Positionen, die den Al-Flecken 36 entsprechen, vorgesehen, wie in 29 dargestellt. Der Schutzfilm 50 kann einen ultravioletten Strahl daran hindern, während des fotolithografischen Verfahrens den Schutzfilm 50 zum Halbleiterchip 32 hin zu durchdringen.
  • Der Schutzfilm 50 kann eine Cr-Schicht, Cu-Schicht oder eine Mehrmetallschicht aus Cr-Ni-Cu sein. Wird Cr verwendet, ist eine Cr-Dicke von 0,1 μm ausreichend.
  • 30 stellt ein fotolithografisches Verfahren dar, das auf dem ersten Isolierfilm 38, der eine den ultravioletten Strahl abschirmende Schicht 50 aufweist, durchgeführt wird. In diesem Fall wird der Halbleiterchip 32 während des fotolithografischen Verfahrens nicht beschädigt, da ein ultravioletter Strahl durch die abschirmende Schutzschicht 50 gestoppt wird.
  • 32 stellt ein Halbleitervorrichtung dar, die der in 25 dargestellten ähnelt, außer dass die den ultravioletten Strahl abschirmende Schicht 50 auf dem Passivierungsfilm 34 des Halbleiterchips 32 vorgesehen ist.

Claims (11)

  1. Halbleitervorrichtung (30) mit Chipabmessungen, aufweisend: einen Halbleiterchip (32) mit Elektroden (36) auf einer Oberfläche; einen elektrisch isolierenden Passivierungsfilm (34), der auf der einen Oberfläche außer in Bereichen, in denen die Elektroden (36) vorhanden sind, gebildet ist; einen ersten Isolierfilm (38) aus einem lichtempfindlichen Harz, der über der einen Oberfläche des Halbleiterchips (32) liegt, so dass die Elektroden (36) offen liegen; eine Schaltungsstruktur (40), die auf dem ersten Isolierfilm (38) gebildet ist, so dass die Schaltungsstruktur (40) mit den Elektroden (36) des Halbleiterchips (32) elektrisch verbundene erste Abschnitte und auf dem ersten Isolierfilm gebildete zweite Abschnitte (43) aufweist; einen zweiten Isolierfilm (42), der auf der Schaltungsstruktur (40) gebildet ist, so dass die zweiten Abschnitte (43) der Schaltungsstruktur (40) offen liegen; und äußere Verbindungsanschlüsse (46), die mit den zweiten Abschnitten (43) der Schaltungsstruktur (40) elektrisch verbunden sind; dadurch gekennzeichnet, dass ein metallischer Schutzfilm (50) zwischen dem Passivierungsfilm (34) und dem ersten Isolierfilm (38) gebildet ist, um ultraviolettes Licht daran zu hindern, durch ihn zum Halbleiterchip (32) hindurchzudringen.
  2. Halbleitervorrichtung (30) mit Chipabmessungen nach Anspruch 1, wobei der erste Isolierfilm (38) aus einem lichtempfindlichen Polyimid hergestellt ist und/oder der zweite Isolierfilm (42) aus einem lichtempfindlichen Lötabdeckmaterial hergestellt ist.
  3. Halbleitervorrichtung (30) mit Chipabmessungen, aufweisend: eine Mehrzahl Halbleitervorrichtungen (32) nach Anspruch 1 oder 2, die nebeneinander angeordnet sind und sich einen ersten gemeinsamen Isolierfilm (38) teilen; und einen zweiten gemeinsamen Isolierfilm (42).
  4. Halbleitervorrichtung (30) mit Chipabmessungen nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip oder die Halbleiterchips zusätzlich zur den ersten oberen und zweiten unteren Oberflächen eine periphere Seitenoberfläche aufweisen und die periphere Seitenoberfläche durch eine Schutzabdeckung oder einen Schutzrahmen (48) geschützt ist.
  5. Halbleitervorrichtung (30) mit Chipabmessungen nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip oder die Halbleiterchips an einem Wärmeverteiler (47) angebracht sind, so dass die andere Oberfläche des oder jedes Chips (32) mit dem Wärmeverteiler (47) in Berührung ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung (20) mit Chipabmessungen, folgende Schritte aufweisend: (a) Anfertigen eines Halbleiterchips (32) mit Elektroden (36) auf mindestens einer Oberfläche und einem elektrisch isolierenden Passivierungsfilm (34), der auf der einen Oberfläche außer in Bereichen, in denen die Elektroden (36) vorhanden sind, gebildet ist; (b) Anfertigen einer Isolierfolie (38) mit ersten und zweiten Oberflächen und einem metallischen Film (40a), mit dem die erste Oberfläche überzogen ist; (c) Anhaften der zweiten Oberfläche der Isolierfolie (38) an den über der einen Oberfläche liegenden Halbleiterchip. (d) Vorsehen von Verbindungslöchern (39) im metallischen Film (40b) in den Elektroden (36) entsprechenden Positionen; (e) Vorsehen von Verbindungslöchern (39) in der Isolierfolie (38) in den Verbindungslöchern (39) entsprechenden Positionen im metallischen Film (40b), so dass die Elektroden (36) offen liegen; (d) elektrisches Verbinden des Metallfilms (40b) mit den Elektroden (36) des Halbleiterchips (32) durch die Verbindungslöcher (39); (g) teilweises Entfernen des Metallfilms (40b) zum Bilden einer vorgegebenen Schaltungsstruktur (40), so dass die Schaltungsstruktur (40) wenigstens äußere Anschlussverbindungsabschnitte (43) hat; (h) Überziehen der Isolierfolie (38), um darauf eine Isolierschicht (42) zu bilden, so dass die äußeren Anschlussverbindungsabschnitte (43) offen liegen; und (i) elektrisches Verbinden der äußeren Verbindungsanschlüsse (46) mit den äußeren Anschlussverbindungsabschnitten (43) der Schaltungsstruktur (40); (j) dadurch gekennzeichnet, dass ein metallischer Schutzfilm (50) zwischen dem Passivierungsfilm (34) und dem ersten Isolierfilm gebildet ist, um ultraviolettes Licht daran zu hindern, durch ihn zum Halbleiterchip (32) hindurchzudringen.
  7. Verfahren nach Anspruch 6, wobei der Schritt des Vorsehens von Verbindungslöchern (39) in der Isolierfolie (38) einen Schritt zum Ätzen der Isolierfolie aufweist und/oder der Schritt des Vorsehens von Verbindungslöchern (39) im metallischen Film (40b) und der die Schaltungsstruktur bildende Schritt jeweilige Ätzschritte aufweisen.
  8. Verfahren nach Anspruch 6 oder 7, wobei der Schritt zum elektrischen Verbinden des metallischen Films (40b) mit den Elektroden (36) einen Schritt zum Abscheiden eines Metalls (41) an Innenwänden der Verbindungslöcher (39) und den Elektroden (36) des Halbleiterchips (32) aufweist.
  9. Verfahren nach Anspruch 6, wobei statt der Schritte (b) bis (h) das Verfahren die folgenden Schritte aufweist: (k) Überziehen des über der einen Oberfläche liegenden Halbleiterchips (32) mit einem ersten lichtempfindlichen Abdeckmaterial; Durchführen einer optischen Belichtung und Entwicklung auf dem lichtempfindlichen Abdeckmaterial zum Vorsehen von Verbindungslöchern (39) in den Elektroden (36) entsprechenden Positionen, um aus dem lichtempfindlichen Abdeckmaterial eine Isolierfolie (38) zu bilden; und (l) Ätzen des metallischen Films (40a), um eine Schaltungsstruktur (40) zu bilden, die durch die ersten Verbindungslöcher (39) mit den Elektroden (36) elektrisch verbunden ist; Überziehen des ersten Isolierfilms (38) und der Schaltungsstruktur (40) mit einem zweiten lichtempfindlichen Abdeckmaterial; Durchführen einer optischen Belichtung und Entwicklung auf dem zweiten lichtempfindlichen Abdeckmaterial zum Vorsehen eines zweiten Isolierfilms (42) mit zweiten Verbindungslöchern (44), so dass wenigstens Abschnitte (43) der Schaltungsstruktur (40) durch die zweiten Verbindungslöcher (43) offen gelegt werden; und (m) Bilden eines metallischen Films (40) auf der die Verbindungslöcher (39) enthaltenden ersten Isolierfolie (38), um die Elektroden (36) durch die Verbindungslöcher (39) zu verbinden.
  10. Verfahren nach Anspruch 9, wobei das Verfahren ferner aufweist: Bilden einer leitenden Schicht (40b) auf der Isolierschicht (42); Ätzen der leitenden Schicht, um eine zweite Schaltungsstruktur (40b) zu bilden, die mit der auf der Isolierfolie (38) gebildeten ersten Schaltungsstruktur (40) durch die Verbindungslöcher (43) der Isolierschicht (42) elektrisch verbunden ist; und Überziehen der Isolierschicht (42) mit einem dritten lichtempfindlichen Abdeckmaterial, um einen Isolierfilm (52) vorzusehen, so dass somit eine mehrschichtige Schaltungsstruktur gebildet wird.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei eine Mehrzahl Halbleiterchips (32) auf einem Wafer (Scheibe) gebildet wird und die Isolierfolie (38) auf alle Chips (32) auf dem Wafer gemeinsam aufgebracht wird und der Wafer anschließend in einzelne Halbleiterchips (32) aufgeschnitten wird.
DE69635397T 1995-03-24 1996-03-21 Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren Expired - Lifetime DE69635397T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP6560795 1995-03-24
JP6560795 1995-03-24
JP8371695 1995-04-10
JP8371695 1995-04-10
JP22625095A JP3301894B2 (ja) 1995-04-10 1995-09-04 半導体装置の製造方法
JP22625095 1995-09-04
JP25986195 1995-10-06
JP25986195A JP3356921B2 (ja) 1995-03-24 1995-10-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69635397D1 DE69635397D1 (de) 2005-12-15
DE69635397T2 true DE69635397T2 (de) 2006-05-24

Family

ID=27464596

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69635397T Expired - Lifetime DE69635397T2 (de) 1995-03-24 1996-03-21 Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren

Country Status (3)

Country Link
US (2) US5834844A (de)
EP (2) EP0734059B1 (de)
DE (1) DE69635397T2 (de)

Families Citing this family (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
CN101488490A (zh) * 1996-12-04 2009-07-22 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子设备
TW459323B (en) 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
KR100352112B1 (ko) * 1996-12-06 2003-01-08 앰코 테크놀로지 코리아 주식회사 칩싸이즈반도체패키지의구조및그제조방법
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
FR2761498B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
US6169022B1 (en) * 1997-10-13 2001-01-02 Fujitsu Limited Method of forming projection electrodes
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
TW434646B (en) * 1997-11-21 2001-05-16 Rohm Co Ltd Semiconductor device and method for making the same
US6140827A (en) * 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
US6037192A (en) * 1998-01-22 2000-03-14 Nortel Networks Corporation Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure
JP3715816B2 (ja) * 1999-02-18 2005-11-16 ローム株式会社 半導体チップ
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11297872A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp 半導体装置
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
EP1114457B1 (de) 1998-08-21 2010-05-12 Infineon Technologies AG Verfahren zur herstellung von integrierten schaltkreisen
US6268114B1 (en) * 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
TW444236B (en) * 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
TW522536B (en) * 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
AU5109900A (en) * 1999-06-15 2001-01-02 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
US6249044B1 (en) 1999-06-17 2001-06-19 National Semiconductor Corp. Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP3606769B2 (ja) * 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP3568869B2 (ja) * 2000-02-28 2004-09-22 シャープ株式会社 半導体集積回路装置及びその製造方法
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
JP3578964B2 (ja) * 2000-03-21 2004-10-20 富士通株式会社 半導体装置及びその製造方法
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6521970B1 (en) 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US6900532B1 (en) 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
WO2002052646A1 (en) * 2000-12-22 2002-07-04 Koninklijke Philips Electronics N.V. Integrated circuit device
DE10103186B4 (de) * 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
EP1289013A1 (de) * 2001-08-15 2003-03-05 Datamars SA Verfahren um ein Halbleiterchip auf ein Substrat anzubringen und somit erhaltenen anordnung
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6664701B1 (en) * 2002-06-13 2003-12-16 Black & Decker Inc. Brush assembly
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
TWI236113B (en) * 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
DE10351028B4 (de) * 2003-10-31 2005-09-08 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
TWI224377B (en) * 2003-11-14 2004-11-21 Ind Tech Res Inst Wafer level chip scale packaging structure and method of fabrication the same
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8039935B2 (en) * 2004-01-29 2011-10-18 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7279887B1 (en) * 2004-08-06 2007-10-09 Nvidia Corporation In-process system level test before surface mount
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
JP4265575B2 (ja) * 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器
JP4238843B2 (ja) * 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
JP4379413B2 (ja) * 2005-12-06 2009-12-09 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
JP5080067B2 (ja) 2006-11-24 2012-11-21 新光電気工業株式会社 半導体装置の製造方法
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
JP5570727B2 (ja) 2006-12-25 2014-08-13 ローム株式会社 半導体装置
TW200832542A (en) * 2007-01-24 2008-08-01 Chipmos Technologies Inc Semiconductor structure and method for forming the same
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
JP5064158B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
US8271252B2 (en) * 2007-11-08 2012-09-18 Nvidia Corporation Automatic verification of device models
TWM347679U (en) * 2008-02-05 2008-12-21 Mao Bang Electronic Co Ltd Chip package structure
US8510616B2 (en) * 2008-02-14 2013-08-13 Nvidia Corporation Scalable scan-based test architecture with reduced test time and test power
KR100973268B1 (ko) * 2008-03-07 2010-07-30 주식회사 하이닉스반도체 인쇄회로기판 및 그의 제조방법
US7952187B2 (en) * 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
US8745200B2 (en) * 2008-05-06 2014-06-03 Nvidia Corporation Testing operation of processors setup to operate in different modes
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
GB2464549B (en) 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
US8943457B2 (en) * 2008-11-24 2015-01-27 Nvidia Corporation Simulating scan tests with reduced resources
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP4883203B2 (ja) * 2009-07-01 2012-02-22 株式会社テラミクロス 半導体装置の製造方法
US8536044B2 (en) * 2010-07-08 2013-09-17 Intersil Americas Inc. Protecting bond pad for subsequent processing
US8198739B2 (en) * 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161617C (nl) * 1968-06-17 1980-02-15 Nippon Electric Co Halfgeleiderinrichting met vlak oppervlak en werkwijze voor het vervaardigen daarvan.
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
JPS6378555A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd 半導体装置
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
JPH0695517B2 (ja) * 1987-06-25 1994-11-24 日本電気株式会社 半導体装置
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JPH01122128A (ja) * 1987-11-05 1989-05-15 Fuji Electric Co Ltd 半導体装置
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JP2653179B2 (ja) * 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
JPH03250628A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 半導体装置
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5470661A (en) * 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP3361881B2 (ja) * 1994-04-28 2003-01-07 株式会社東芝 半導体装置とその製造方法
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming

Also Published As

Publication number Publication date
EP1335422B1 (de) 2013-01-16
DE69635397D1 (de) 2005-12-15
EP0734059A3 (de) 1997-08-13
EP0734059A2 (de) 1996-09-25
EP0734059B1 (de) 2005-11-09
US5834844A (en) 1998-11-10
US5960308A (en) 1999-09-28
EP1335422A3 (de) 2003-11-26
EP1335422A2 (de) 2003-08-13

Similar Documents

Publication Publication Date Title
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE60309637T2 (de) Kameramodul für kompakte elektronische Geräte
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE19940633A1 (de) IC-Gehäuse
DE69727373T2 (de) Halbleitervorrichtung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE19738158A1 (de) Integrale Kupfersäule mit Lotkontakthöcker-Flip-Chip
DE10349692A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE10104574A1 (de) Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition