DE69728234T2 - Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen - Google Patents

Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen Download PDF

Info

Publication number
DE69728234T2
DE69728234T2 DE69728234T DE69728234T DE69728234T2 DE 69728234 T2 DE69728234 T2 DE 69728234T2 DE 69728234 T DE69728234 T DE 69728234T DE 69728234 T DE69728234 T DE 69728234T DE 69728234 T2 DE69728234 T2 DE 69728234T2
Authority
DE
Germany
Prior art keywords
conductive layer
layer
dielectric material
copper
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69728234T
Other languages
English (en)
Other versions
DE69728234D1 (de
Inventor
E. Robin GORRELL
J. Paul FISHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of DE69728234D1 publication Critical patent/DE69728234D1/de
Application granted granted Critical
Publication of DE69728234T2 publication Critical patent/DE69728234T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf die Herstellung elektrischer Schaltkreise mit Merkmalen mit einem dreidimensionalen Aufbau, der sich in eine oder mehrere Richtungen von einer Ebene des Schaltkreises erstreckt.
  • Hintergrund der Erfindung
  • Sowohl flexible als auch starre gedruckte Schaltungen werden mit ähnlichen Schaltkreisen und anderen Komponenten mittels unterschiedlicher Arten von Verbindungsgeräten verbunden. Flache, flexible Verbindungskabel für gedruckte Schaltungen gewährleisten die Verwendung von ähnlich konfigurierten Verbindungsgeräten und wurden bis zu einem Punkt entwickelt, wo die Verbindung zwischen einem solchen Kabel für gedruckte Schaltungen und einem anderen Schaltkreis durch Bereitstellen einer Vielzahl von überstehenden Metallverbindungsmerkmalen hergestellt wird, welche entweder gegen ähnliche Merkmale oder aufeinanderliegende Metallverbindungserhebungen auf der anderen Schaltkreiskomponente(n) gedrückt werden können. Flexible Schaltkreisanschlüsse oder Verbindungsscheiben dieser Art sind in U.S. Pat. No. 4,125,310; U.S. Pat. No. 4,116,517; und U.S. Pat. No. 4,453,795 beschrieben.
  • Die Verbinder dieser Patente enthalten ein Substrat mit Bahnen, die davon chemisch abgetragen sind, mit einer Vielzahl von metallisch erhöhten, später geformten Merkmalen, um von der Ebene der Schaltkreisleiter überzustehen. Wenn also zwei solcher Verbinder einander gegenüberliegend angeordnet werden, wobei die erhöhten Merkmalen des einen den anderen erfassen und kontaktieren, sind die Ebenen der geätzten elektrischen Schaltkreise aufgrund des Überstehenes der Merkmale entsprechend von einander beabstandet. Die zwei Schaltkreise können physikalisch aneinander befestigt werden, um die Merkmale gegeneinander zu drücken, wodurch ein stabiler und inniger elektrischer Kontakt zwischen den zwei Schaltkreisen hergestellt wird.
  • Obwohl solche Anschlussanordnungen bei Betrieb effektiv und zuverlässig sind, sind sie schwer, kostspielig und zeitaufwändig herzustellen. Herstellungsschwierigkeiten, welche mit solchen Verbindern assoziiert werden, leiten sich aus der Tatsache ab, dass die überstehenden Kontaktknöpfe separat (entweder davor oder danach) von der Herstellung des Schaltkreises selbst hergestellt werden müssen. Insbesondere nach Bohren geeigneter Verbindungen und Bearbeiten von Löchern durch einen kupferkaschierten, dielektrischen Kern oder Substrat und Durchkontaktieren einiger der Löcher, um die Schaltkreise auf den zwei Seiten des Kerns zu verbinden, wird der Kern zwischen der Schaltkreisdruckvorlage (optische Masken), welche auf beiden Seiten des Kerns positioniert ist, angeordnet und die Löcher in der Druckvorlage oder Bezugspunkte werden dann manuell mit den vorgebohrten Löchern im Kern ausgerichtet. Wo dutzende Teile auf einer Platte mit 305 mm × 457 mm (12'' × 18'') hergestellt werden können und Ausrichtungstoleranzen innerhalb einiger Mikrometer gemessen werden, ist das Erfassen aller oder eben der meisten Löcher in all den Teilen außerordentlich schwierig, zeitaufwändig und aufgrund von Dimensionswechseln der Platten, die während einiger der Bearbeitungen auftreten, oftmals nicht möglich. Nach Erfassen der Druckvorlage wird der im wesentlichen planare Schaltkreis auf den Kupferflächen chemisch abgetragen oder geätzt (die Platte kann häufig mit einer Kupferschicht auf beiden Seiten für eine doppelseitige Platte bedeckt werden).
  • Der Ätzprozess umfasst Aufbringen von Fotolack, Abdecken des Lacks, Belichten des Lacks, Entwickeln des Lacks und dann Ätzen durch die Teile des Kupfers hindurch, die nicht durch den Lack geschützt sind, so dass nach Ablösen des verbleibenden Lacks das Schaltkreismuster der Kupferleiter verbleibt.
  • Wo erhöhte Verbindungsmerkmale wie in flexiblen Schaltkreisanschlussscheiben verwendet werden, ist es dann notwendig, die überstehenden Kontaktmerkmale auf geformten Erhebungen zu beschichten, die in dem Schaltkreis geformt sind, welcher vorher geätzt wurde. Diese Merkmale müssen mit den ausgewählten Erhebungen und mit der Größe der Platte präzise erfasst werden. Jedoch wurden die Platten vorher bearbeitet, um die Schaltkreisbahnen zu formen, so dass weitere Belastungen, welche bei solchen Bearbeitungen auftreten, Dimensionswechsel (gewöhnlich aber nicht immer Schrumpfen) hervorrufen. Die wechselnden Dimensionen verursachen ernste Erfassungsprobleme. Um die hervorstehenden Kontaktmerkmale (manchmal "Beulen" genannt) herzustellen, wird der geätzte Schaltkreis mit einem Fotolack beschichtet. Die entsprechende Druckvorlage zum Definieren des gewünschten Lochs im Fotolack an der Beulenstelle muss erneut vorsichtig erfasst werden, was nun eine noch schwierigere Aufgabe ist.
  • In einigen Fällen können die hervorstehenden Verbindungsmerkmale oder Beulen zuerst geformt werden, bevor der Rest des geätzten Schaltkreises geformt wird. Aber das Merkmal muss sowieso separat, zu einer anderen Zeit als der Zeit des Formens des geätzten Schaltkreises geformt werden, und auf diese Weise werden die Erfassungsprobleme geschaffen oder erschwert.
  • In solchen Schaltkreisen, wo eine Verbindung von Schaltkreisen auf einer Seite des Kerns zu Schaltkreisen auf der anderen Seite des Kerns hergestellt werden muss, werden Löcher gebohrt und durchkontaktiert, wobei noch weitere Schritte erforderlich sind und andere Erfassungsprobleme geschaffen werden, die die Kosten und die Herstellungszeit erhöhen.
  • US-Patent 5,197,184 lehrt ein Verfahren zusätzlichen Formens dreidimensionaler elektrischer Schaltkreise mit erhöhten Kontaktknöpfen, ohne Schaltkreisätzprozesse anzuwenden. Der dreidimensionale elektrische Schaltkreis wird durch volle Zusatzprozesse hergestellt, die einen Schaltkreisdorn verwenden. Der Dorn umfasst ein Substrat mit einer Arbeitsfläche, welche aus einem Material gebildet ist, auf welchem ein elektrisch leitendes Element galvanogeformt werden kann, wobei der Dorn ein erstes Merkmal besitzt, welches sich in Richtung senkrecht zur Arbeitsfläche erstreckt, um das Formen eines dreidimensionalen Schaltkreises durch einen einzigen galvanoformenden Vorgang zu ermöglichen. Der Dorn trägt ein Muster, welches aus elektrisch nicht leitendem Material geformt ist. Deshalb können der gesamte dreidimensionale Bahnenschaltkreis und die erhöhten Verbindungsmerkmale in einem einzigen Schritt galvanisch gefällt werden, alles ohne jeden Fotolithografie- oder Ätzprozess. Ein letzter Schritt in solch einem Verfahren beinhaltet Ablösen des Substrats und des Schaltkreises vom Dorn, um ein dielektrisches Substrat mit einem Muster von Schaltkreisbahnen darauf bereitzustellen, einschließlich starren, hervorstehenden leitenden Kontaktknöpfen, welche gestaltet und angeordnet sind, um gegen Kontakte) eines anderen elektrischen Schaltkreises gedrückt zu werden. Obwohl solch ein Verfahren erfolgreich verwendet werden kann, ist dieses Verfahren in bestimmten Situationen voll mit Nachteilen, die seine Brauchbarkeit beeinträchtigen.
  • Insbesondere der letzte Prozessschritt in dem in US-Patent 5,197,184 beschriebenen Verfahren erfordert die mechanische Trennung des Substrats und des Schaltkreises vom Dorn. Dieser Trennprozess kann schwierig auszuführen sein, ohne physikalischen Schaden am Substrat und dem Schaltkreis zu verursachen. Die während dieser Trennung auf das Substrat und den Schaltkreis ausgeübten Belastungen können groß genug sein, um einen Dimensionswechsel des Substrats zu verursachen. Der Dimensionswechsel kann es unmöglich machen, alle Beulen auf dem Substrat mit ihren gegenüberliegenden Erhebungen auf dem Anschluss-Schaltkreis auszurichten.
  • Ein anderer Nachteil des im US-Patent 5,197,184 beschriebenen Verfahrens ist, dass die Haftung der Schaltkreisbahnen und Merkmale am Dielektrikum viel größer sein muss, als die Haftung der Schaltkreisbahnen am Dorn, um sicherzustellen, dass die Bahnen während des Trennungsprozesses vom Dorn im Dielektrikum verbleiben. Wenn die Haftung der Bahnen am Dielektrikum kleiner oder nur fast gleich der Haftung der Bahnen am Dorn ist, werden einige oder alle Bahnen am Dorn angehaftet verbleiben, was zu einem defekten Schaltkreis führt.
  • Ein noch anderer Nachteil des im US-Patent 5,197,184 beschriebenen Verfahrens ist, dass der Prozess, wonach die Vertiefungen chemisch in den Dorn geätzt sind, uneinheitlich über der Oberfläche einer großen Platte sein kann, wie beispielsweise einer 305 mm × 457 mm (12'' × 18'') Platte. Das uneinheitliche Ätzen kann zu Schwankungen in der Tiefe der geformten Vertiefungen und deshalb Schwankungen in der Höhe der Beulen auf dem fertigen Schaltkreis führen. Die Nicht-Ebenheit der Beulen kann nach Arretieren des fertigen Schaltkreises an seinem gegenüberliegenden Schaltkreis offene Schaltkreise verursachen.
  • Ein weiterer Nachteil des im US-Patent 5,197,184 beschriebenen Verfahrens ist, dass die endgültige Form, und insbesondere die Höhe der Beulen, ganz von dem chemischen Ätzprozess abhängig ist. Kontrolle der Beulenhöhe muss durch die Größe Beulenbasis bestimmt sein. Wenn Beulen signifikanter Höhe erforderlich sind, muss die Basis größer gemacht werden, wodurch die Dichte des Beulenmusters begrenzt wird.
  • Das Vorangehende illustriert bekannte, existierende Beschränkungen in gegenwärtigen Verfahren zum Formen dreidimensionaler Schaltkreise. Es ist offensichtlich, dass es vorteilhaft wäre, ein verbessertes Verfahren zum Formen dreidimensionaler Schaltkreise bereitzustellen, welches darauf gerichtet ist, eine oder mehrere der oben dargelegten Einschränkungen zu überwinden. Demgemäß wird eine geeignete Alternative einschließlich von Merkmalen bereitgestellt, welche nachstehend ausführlicher offenbart werden.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung verbessert die Technik des Formens dreidimensionaler Metallkontakte oder Beulen auf einem elektrischen Schaltkreis, über das hinaus, was bisher bekannt ist. In einem Aspekt der vorliegenden Erfindung umfasst das Verfahren die folgenden Schritte:
    • – Bereitstellen eines Verbund-Basissubstrats mit gegenüberliegenden, planaren Flächen, wobei das Verbund-Basissubstrat durch mindestens eine erste leitende Schicht, ein dielektrisches Material und eine zweite leitende Schicht definiert ist;
    • – Entfernen eines bestimmten Bereichs der ersten leitenden Schicht, um das dielektrische Material aufzudecken;
    • – Entfernen des aufgedeckten Bereichs des dielektrischen Materials bis zu der zweiten leitenden Schicht, wodurch eine Vertiefung geformt wird;
    • – Aufbringen mindestens einer Schicht leitenden Materials auf zumindest Seitenwandabschnitte der Vertiefung;
    • – Entfernen der zweiten leitenden Schicht; und
    • – Entfernen des dielektrischen Materials, wodurch ein erhöhter Metallkontakt geformt wird, welcher sich senkrecht weg von der ersten leitenden Schicht erstreckt.
  • Mindestens ein zweites dielektrisches Material kann auf eine erste planare Fläche des Verbund-Basissubstrats laminiert werden. Mindestens eine dritte leitende Schicht kann auf die zweite dielektrische Schicht laminiert werden. Die dritte leitende Schicht kann mit der ersten elektrischen Schicht elektrisch verbunden werden. Das Basissubstrat kann auf eine Platine laminiert werden.
  • Deshalb ist es ein Zweck der vorliegenden Erfindung, ein Verfahren wie in den unabhängigen Ansprüchen 1, 2 und 5 definiert zu beschreiben, wonach erhöhte Metallkontakte auf einem elektrischen Schaltkreis geformt werden können, ohne die mechanische Trennung des Schaltkreises von einem Dorn zu erfordern, und daher die anhaftenden Nachteile in solch einem mechanischen Trennprozess zu vermeiden. Es ist ein weiterer Zweck der vorliegenden Erfindung, ein verbessertes Verfahren zum Erlangen von Beulen oder Kontakten einer kontrollierbaren und gleichbleibenden Höhe bereitzustellen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorhergehende Zusammenfassung, wie auch die folgende detaillierte Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung wird besser verstanden erden, wenn sie zusammen mit den beigefügten Zeichnungen gelesen werden. Zum Zwecke der Darstellung der Erfindung wird in den Zeichnungen ein Ausführungsbeispiel gezeigt, welches derzeit bevorzugt ist. Es sollte jedoch verstanden werden, dass die Erfindung nicht auf die präzise Anordnung und die gezeigten Instrumente beschränkt ist. In den Zeichnungen:
  • 1 ist eine Abbildung eines konventionellen Leiter/Dielektrikum/Leiter organischen Substrats, welches bei der Herstellung gedruckter Schaltungen und flexibler Schaltkreise verwendet wird;
  • 2 illustriert eine obere leitende Schicht, welche durch einen Fotolackprozess entfernt wurde;
  • 3 illustriert eine laserdefinierte "Vertiefung";
  • 4 illustriert eine stromlose und elektrolytische Leiterablagerung über dem Substrat und in die Seitenwände und die Basis der "Vertiefung" hinein;
  • 5 illustriert das Basissubstrat mit zusätzlich leitenden Schichten, welche in der Vertiefung abgelagert sind;
  • 6 illustriert wie eine dielektrische Schicht und eine leitende "Abdeck"-Schicht auf das Substrat laminiert sein können, um eine zweite Schaltkreisschicht zu formen;
  • 7 illustriert ein Kontaktloch, welches geformt ist, um Schaltkreisschichten des Basissubstrats zu verbinden;
  • 8 illustriert das Basissubstrat, nachdem die leitende Bodenschicht geätzt wurde;
  • 9 stellt das Basissubstrat dar, nachdem das dielektrische Material entfernt wurde;
  • 10 illustriert ein fertiges Zweischichtsubstrat mit erhöhten Metallkontakten, welche eine zusammengesetzte Leitermetallurgie besitzen; und
  • 1116 illustrieren alternative Prozessschritte der vorliegenden Erfindung, wobei das Basissubstrat mit erhöhten Metallkontakten auf eine Mehrschicht-Platine laminiert und damit elektrisch verbunden ist.
  • Detaillierte Beschreibung der Erfindung
  • Nun Bezug nehmend auf die Zeichnung, worin gleiche Bezugszeichen entsprechende Teile überall in den verschiedenen Ansichten bezeichnen, illustrieren 116 einen Prozess zum Formen erhöhter Metallkontakte oder Beulen auf elektrischen Schaltkreisen. Wie von einem Fachmann verstanden werden kann, kann, obwohl 116 einen Prozess zum Formen erhöhter Metallkontakte auf einem zweischichtigem elektrischen Schaltkreis darstellen, eine beliebige Anzahl von Schaltkreisschichten durch Verwendung der Lehren der vorliegenden Erfindung geformt werden.
  • Wie am besten durch 1 illustriert wird, ist eine Basissubstrat 10 vorgesehen, welches durch ein Laminat definiert ist, welches eine leitende Schicht 12 (wie z. B. Kupfer), eine dielektrische Schicht 14 und eine leitenden Schicht 16 (wie z. B. Kup fer) beinhaltet. Die dielektrische Schicht 14 muss kein Material enthalten, welches beständig gegen Ätzen durch einen Laser- oder Plasmaprozess ist, wie z. B. eine glasfaserverstärkte dielektrische Schicht oder eine dielektrische Schicht, welche mit Keramikpartikeln verstärkt ist. Geeignete dielektrische Materialien beinhalten, sind jedoch nicht auf Polyimid- und Polyimide-Laminate beschränkt, Epoxidharze, organische Materialien oder dielektrische Materialien, welche mindestens einen Teil Polytetrafluorethylen beinhalten. Ein bevorzugtes dielektrisches Material kann von W. L. Gore & Associates, Inc., unter dem Markennamen SPEEDBOARDTM dielektrische Materialien erhalten werden.
  • Die Dicke der dielektrischen Schicht 14 ist wichtig. Diese Dicke wird die Höhe der resultierenden erhöhten Metallkontakte definieren, welche durch die Lehren hierin geformt sind. Ein zusätzliches Detail der Bedeutung der dielektrischen Schicht 14 wird unten beschrieben werden.
  • Fotolack 18 wird auf die Kupferschichten 12 bzw. 16 aufgebracht und wird in einer herkömmlichen Art bearbeitet, um Öffnungen auf der Kupferschicht 12 zu formen, wo die erhöhten Metallkontakte geformt werden sollen. Das Kupfer wird in einem aufgedeckten Bereich 20 durch irgendein herkömmliches Kupferätzmittel weggeätzt, wie z. B. eine Kupferchlorid basierende Ätzlösung. 2 illustriert das Basissubstrat 10 nachdem das Kupfer innerhalb des aufgedeckten Bereichs 20 weggeätzt wurde. Ein aufgedeckter Bereich 22 der dielektrischen Schicht 14 ist gezeigt. Der Fotolack 18 kann dann von dem Substrat entfernt werden.
  • Der aufgedeckte dielektrische Bereich 22 wird mit einem Laser abgetragen, um eine "Vertiefung" 24 zu definieren, in welcher ein Metallkontakt geformt werden wird, wie in 3 gezeigt. Wie verstanden werden sollte, arbeitet die Kupferschicht 12 als eine Maske, um Abtragen des aufgedeckten dielektrischen Bereichs 22 zu erlauben. Die Kupferschicht 16 wirkt als eine Begrenzung und wird den Knopf der Vertiefung 24 definieren.
  • Das Abtragen des aufgedeckten dielektrischen Bereichs 22 kann durch irgendeinen für selektives Abtragen von organischen Dielektrika geeigneten Laser ausgeführt werden, ohne eine Kupferschicht zu entfernen. Laser, welche bei ultravioletten Wellenlängen arbeiten, sind besonders gut geeignet, wie z. B. Excimer-Laser und YAG Laser mit verdreifachter oder vervierfachter Frequenz. Jedoch sind auch andere Lasertypen geeignet. Der Laser kann entweder in einem Abtastmodus (scanning mode), in welchem die Oberfläche des Substrats mit einem großen Laserpunkt abgetastet wird, oder mit einem fokusierten Strahl betrieben werden. Zusätzlich zum Laserabtragen des aufgedeckten dielektrischen Bereichs 22, können andere Prozesse angewandt werden, um selektiv den aufgedeckten dielektrischen Bereich 22 zu entfernen, wie z. B., jedoch nicht darauf begrenzt, Plasmaätzen, Reaktivionätzen oder chemischen Ätzen. Jedoch ist ein Laserabtragungsprozess besonders gut geeignet, da er mehr Kontrolle über die Form der Vertiefung 24 erlaubt. Einfach Beugung wird im Falle des Abtragungsprozesses mit Laser im Abtastmodus eine spitz zulaufende konische Form liefern.
  • Nachdem die Vertiefung 24 definiert wurde, wird das Basissubstrat 10 in irgendeiner geeigneten Weise bearbeitet, die eine leitende Oberflächenschicht 26, wie z. B. Kupfer, auf den Seitenwänden der Vertiefung 24 ablagert. Geeignete Prozesse umfassen, sind jedoch nicht auf einen herkömmlichen stromlosen Kupferbeschichtungsvorgang begrenzt, Bedampfen, Verdampfen oder Ablegen einer leitenden Beschichtung, welche direkte elektrolytische Ablagerung erlauben, oder jeder andere geeignete Prozess. Zusätzlich elektrolytisch abgelagertes Kupfer kann hinzugefügt werden, um diese Ablagerung zu verdicken, wodurch eine robustere Oberfläche für zusätzliche Prozessschritte bereitgestellt wird. 4 illustriert das Basissubstrat 10 nach diesem Leiterablagerungsschritt.
  • Das Basissubstrat 10 wird dann mit Fotolack 28 auf beiden Seiten des Basissubstrats beschichtet und der Fotolack wird bearbeitet, um Muster auf der leitenden Schicht 12 zu definieren, in welchen zusätzliches Metall abgelagert wird, um gleichzeitig min destens einen Metall-"Beulen"-Kontakt und Bahnen für einen elektrischen Schaltkreis zu formen.
  • In einem Ausführungsbeispiel der vorliegenden Erfindung, wird eine optionale Nickelschicht 30 zuerst abgelagert, um als eine Diffusionsbarriere während der folgenden Laminierungsvorgänge zu wirken. Eine Goldschicht 31, welche letztlich die Oberschicht des Beulenkontakts formen wird, wird dann abgelagert. Danach, und eine zweite Nickelschicht 34 wird abgelagert, um eine Diffusionsbarriere zu formen. Eine Kupferschicht 36, welche den Großteil des Metalls enthalten wird, wird dann abgelagert. 5 illustriert ein Substrat mit den abgelagerten Metallen, wie beschrieben.
  • Nachdem die Ablagerung fertig ist, wird der Fotolack 28 vom Basissubstrat 10 entfernt. Das Basissubstrat 10 kann dann in einem herkömmlichen Oxidprozess behandelt werden, wie es z. B. in der Produktion von Platinen üblich ist. Das raue Oxid, welches auf der Oberfläche des aufgedeckten Kupfers des Basissubstrats geformt ist, wird dienen, um ausreichende Haftung des Metalls an einem dielektrischen Material in nachfolgenden Laminierungsprozessen bereitzustellen.
  • Wie am besten mit Bezug auf 6 zu sehen ist, können in einem Ausführungsbeispiel der vorliegenden Erfindung eine Schicht eines dielektrischen Prepregmaterials 33 und eine "Abdeckung" aus Kupfer 32 auf das Basissubstrat 10 laminiert werden. Die für den Laminierungsprozess erforderliche Temperatur, Druck und Zeit sollte durch den Hersteller des speziell verwendeten, dielektrischen Prepregs möglichst genau angegeben sein. Diese Kupferschicht 32 wird die Basis für eine zweite Metallschicht des elektrischen Schaltkreises formen. Das dielektrische Prepreg-Material kann ähnlich dem des zur Bildung der dielektrischen Schicht 14 verwendeten sein. Während dieses Laminierungsprozesses wird Harz des dielektrischen Prepregmaterials 33 in den leeren, in der Vertiefung 24 verbleibenden, Raum fließen und ihn füllen.
  • 7 illustriert ein Kontaktloch 40, welches geformt ist, um die obere leitende Schicht 32 mit der leitenden Schicht 12 zu verbinden. Kontaktloch 40 wird durch Verwendung des gleichen Prozesses geformt, wie für die Formung der Vertiefung 24 beschrieben, außer dass die Ablagerung des Kontakts und Diffusionsbarrieremetalle nicht notwendig sind.
  • Wie am besten in 8 illustriert, wird die obere Metallschicht des Basissubstrats dann mit Fotolack 42 beschichtet. Die leitende Schicht 16 wird dann durch Verwendung eines geeigneten Ätzmittels weggeätzt. 8 illustriert das Basissubstrat 10 nachdem die leitende Bodenschicht 16 geätzt wurde. Der Fotolack 42 wird dann von der leitenden Schicht 16 entfernt.
  • Nachdem die leitende Schicht 16 weggeätzt wurde, wird das nun aufgedeckte dielektrische Material 14 durch irgendeinen geeigneten Prozess entfernt, der Dielektrikum wahlweise von einem Leiter wie z. B. Kupfer entfernen wird. Geeignete Prozesse beinhalten, sind aber nicht darauf begrenzt, Plasmaätzen, Laserabtragung, Reaktivionätzen oder chemischen Ätzen. Es muss darauf geachtet werden, dass alles dielektrische Material 14 von der leitenden Schicht 12 entfernt wird, da jegliches verbleibende dielektrische Material 14 die leitende Schicht 12 daran hindern wird, in nachfolgenden Prozessschritten weggeätzt zu werden. 9 stellt das Basissubstrat 10 dar, nachdem das dielektrische Material 14 entfernt wurde.
  • Die oberste Schicht des Basissubstrats 10 wird dann mit Fotolack beschichtet, um sie vor dem Ätzmittel zu schützen, welches verwendet wird, um die aufgedeckte leitende Schicht 12 und die leitende Oberflächenschicht 26 zu entfernen. Jedes geeignete Ätzmittel kann verwendet werden. Es kann wünschenswert sein, ein Ätzmittel zu verwenden, das nicht nur die leitenden Schichten 12 und 26 entfernen wird, sondern auch die optionale Nickelschicht 30, wie z. B. Kupferchlorid. Jedoch wird das Kupferchlorid nicht das Gold unterhalb des Nickels ätzen, weshalb, und in diesem Ausführungsbeispiel der Erfindung, eine Kupfer/Nickel/Gold-Metallurgie verbleibt, um die Metallurgie für eine Beule 50 zu formen, als auch die Metallurgie der Ver bindungsbahnen. Der Fotolack kann dann vom Schaltkreis entfernt werden. 10 illustriert einen fertigen Schaltkreis, welcher gemäß den Lehren eines Ausführungsbeispiels der vorliegenden Erfindung hergestellt ist.
  • Wie am Besten mit Bezug auf 110 zu sehen ist, ist die Höhe der Beule 50 durch die Dicke der dielektrischen Schicht 14 minus der Summe der Dicke der Kupferschicht 12, der leitenden Oberflächenkupferschicht 24 und der Nickeldiffusionsbarriere 30 festgelegt. Da die unterschiedlichen leitenden Schichten 12, 24 und 30 recht dünn hergestellt sein können, ist die Beulenhöhe weitgehend durch die Dicke der dielektrischen Schicht 14 festgelegt. Um eine einheitliche Höhe der Beulen entlang einer großen Platte zu erhalten, muss nur die Dicke der dielektrischen Schicht 14 kontrolliert werden. Es ist üblich, dass heute erhältliche Dielektrika eine Dickenkontrolle von +/–10% oder besser bieten, weshalb die Ebenheit der geschaffenen Beulen +/–10% erreichen wird. Die Fähigkeit die Beulenhöhe durch Kontrolle der Dicke der dielektrischen Schicht 14 zu kontrollierten und der durch dieses Verfahren erreichbare Ebenheitsgrad ist eine signifikante Verbesserung gegenüber des Verfahrens zum Ätzen von Vertiefungen in einem Dorn, wie in US-Patent 5,197,184 beschrieben.
  • Wie am besten mit Bezug auf 1116 zu sehen, werden in einem alternativen Ausführungsbeispiel der vorliegenden Erfindung Prozessschritte beschrieben, welche einem Basissubstrat 10 mit erhöhten metallischen Kontakten 50 erlauben, laminiert und mit einer Mehrschichtplatine elektrisch verbunden zu werden.
  • Zu 11 wechselnd, ist das Basissubstrat 10 als durch Prozessschritte hergestellt gezeigt, welche mit Verweis auf 15 beschrieben sind. Das Basissubstrat 10 wird mit einem dielektrischen Prepreg-Material auf eine Mehrschichtplatine 80 laminiert, wie am Besten mit Bezug auf 12 zu sehen ist. Die für den Laminierungsprozess benötige Temperatur, Druck und Zeit sollten möglichst genau durch den Hersteller des speziell verwendeten dielektrischen Prepreg angegeben sein.
  • Die Mehrschichtplatine kann eine beliebige Anzahl von Konfigurationen besitzen. Jedoch muss die Seite, welche an das Basissubstrat 10 laminiert werden soll, eine Reihe von Erhebungen 60 besitzen, welche so angeordnet sind, dass Kontaktlöcher 40 später diese Erhebungen mit dem Basissubstrat 10 verbinden können, wie am besten durch nacheinander Betrachten der 1216 zu sehen ist. Die gegenüberliegende Seite der Mehrschichtplatine kann vor dem Laminieren fertig sein oder kann nur eine nicht fertige Kupferschicht besitzen, wobei in diesem Fall diese Schicht zur gleichen Zeit wie die Seite mit den erhöhten Kontakten fertig sein wird.
  • Die oberste Metallschicht der Mehrschichtplatine 80 wird dann mit Fotolack beschichtet, um sie vor einem Ätzmittel zu schützen, welches verwendet wird, um die leitende Schicht 16 des Basissubstrats 10 zu ätzen. Jedes geeignete Ätzmittel kann verwendet werden. Der Fotolack wird dann von der Mehrschichtplatine 80 entfernt.
  • Nachdem die leitende Schicht 16 weggeätzt wurde, wir das nun aufgedeckte dielektrische Material 14 durch einen geeigneten Prozess zum Entfernen eines dielektrischen Materials von einem Leiter, wie z. B. Kupfer, entfernt, um dadurch die erhöhten Metallkontakte 50 aufzudecken, wie am besten in 13 zu sehen ist. Solch ein geeigneter Prozess kann beispielsweise, ist jedoch nicht darauf beschränkt, einen Plasmaätzprozess, Laserabtragung, Reaktivionätzen oder chemischen Ätzen beinhalten. Es muss darauf geachtet werden, alles dielektrische Material von der leitenden Oberfläche zu entfernen, da jegliches verbleibende dielektrische Material das leitende Material daran hindern wird, in den nachfolgenden Prozessschritten geätzt zu werden.
  • Die oberste Schicht der Mehrschichtplatine 80 wird dann mit Fotolack beschichtet, um sie vor dem Ätzmittel zu schützen, welches verwendet wird, um die aufgedeckte leitende Schicht 12 zu entfernen. Jedes geeignete Ätzmittel kann verwendet werden. Es kann wünschenswert sein, ein Ätzmittel zu verwenden, das nicht nur die leitende Schicht 12 entfernen wird, sondern auch die optionale Nickelschicht 30, wie z. B. Kupferchlorid. Jedoch wird das Kupferchloridätzmittel nicht das Gold unterhalb des Nickels ätzen, weshalb, und in diesem Ausführungsbeispiel der Erfindung, eine Kupfer/Nickel/Gold-Metallurgie verbleibt, um die Metallurgie für eine Beule 50 zu formen, und auch die Metallurgie der Verbindungsbahnen. Der Fotolack kann dann von dem Schaltkreis entfernt werden. 13 illustriert einen fertigen Schaltkreis, welcher gemäß den Lehren der vorliegenden Erfindung hergestellt wurde.
  • Kontaktlöcher 40 werden dann in dem Basissubstrat 10 zur Schaltkreisverbindung gebohrt. Diese Kontaktlöcher können entweder verdeckte oder durchgehende Kontaktlöcher sein. Das Basissubstrat 10 wird dann in einem herkömmlichen stromlosen Kupferbeschichtungsvorgang bearbeitet, wie es bei Herstellungsvorgängen für gedruckte und flexible Schaltkreise üblich ist. Das stromlose Kupfer legt eine Kupferschicht auf dem Basissubstrat 10 und auf den Seitenwandoberflächen der Kontaktlöcher ab. Zusätzlich elektrolytisch abgelagertes Kupfer kann hinzugefügt werden, um die Ablagerung zu verdicken und eine robustere Oberfläche für zusätzliche Prozessschritte bereitzustellen. 14 illustriert das Basissubstrat 10 nach einer solchen Kupferablagerung. Wie durch einen Fachmann verstanden werden kann, kann jeder geeignete Prozess, welcher einen Leiter ablagert, anstelle des stromlosen Kupferprozesses verwendet werden, wie z. B., jedoch nicht darauf beschränkt, Bedampfung, Verdampfung oder Ablagerung einer leitenden Beschichtung, welche direkte elektrolytische Ablagerung erlaubt.
  • Das Basissubstrat wird dann auf beiden Seiten mit Fotolack 28 beschichtet und der Fotolack wird bearbeitet, um Muster zu definieren, in welche zusätzliches Metall abgelagert wird, um Kontakloch- und Erhebungsverbindungen zu bilden. Zusätzliches Kupfer würde wahrscheinlich abgelagert werden. Auch ein letztes ätzresistentes Metall wie z. B. Nickel, Gold oder Lötmittel kann dann abgelagert werden. 15 illustriert ein Basissubstrat mit den abgelagerten Metallen, wie hierin oben beschrieben. Nachdem die Ablagerung fertig ist, wird der Fotolack 28 von dem Basissubstrat entfernt.
  • Das Basissubstrat 10 wird dann in einem geeigneten Kupferätzmittel geätzt, um das Kupfer von den Bereichen zu entfernen, welche vorher mit Fotolack bedeckt waren. Der Schaltkreis kann dann von einer Platte gesteuert werden. Ein fertiges Substrat ist in 16 gezeigt.
  • Obwohl einige exemplarische Ausführungsbeispiele der vorliegenden Erfindung oben im Detail beschrieben wurden, wird der Fachmann leicht erkennen, dass viele Modifikationen möglich sind, ohne wesentlich von den neuen Lehren und Vorteilen, welche hierin beschrieben sind, abzuweichen. Dementsprechend sind all solche Modifikationen absichtlich innerhalb des Umfangs der vorliegenden Erfindung eingeschlossen, wie in den folgenden Ansprüchen definiert ist.

Claims (6)

  1. Ein Verfahren zum Formen mindestens eines erhöhten Metallkontakts auf einer elektrischen Schaltung, wobei das Verfahren die folgenden Schritte umfasst: – Bereitstellen eines Verbund-Basissubstrats, welches durch mindestens eine erste leitende Schicht, ein dielektrisches Material und eine zweite leitende Schicht definiert ist; – Entfernen eines bestimmten Bereichs der ersten leitenden Schicht, um das dielektrische Material aufzudecken; – Entfernen des aufgedeckten Bereichs des dielektrischen Materials bis zu der zweiten leitenden Schicht, wodurch eine Vertiefung geformt wird; – Aufbringen mindestens einer Schicht leitenden Materials auf zumindest Seitenwandabschnitte der Vertiefung; – Entfernen der zweiten leitenden Schicht; und – Entfernen des dielektrischen Materials, wodurch ein erhöhter Metallkontakt geformt wird, welcher sich senkrecht weg von der ersten leitenden Schicht erstreckt.
  2. Ein Verfahren zum Formen mindestens eines erhöhten Metallkontakts auf einer elektrischen Schaltung, wobei das Verfahren die folgenden Schritte umfasst: – Bereitstellen eines Verbund-Basissubstrats mit einander gegenüberliegenden ebenen Flächen, wobei das Verbund-Basissubstrat durch mindestens eine erste leitende Schicht, ein dielektrisches Material und eine zweite leitende Schicht definiert ist; – Entfernen eines bestimmten Bereichs der ersten leitenden Schicht, um das dielektrische Material aufzudecken; – Entfernen des aufgedeckten Bereichs des dielektrischen Materials bis zu der zweiten leitenden Schicht, wodurch eine Vertiefung geformt wird; – Aufbringen mindestens einer Schicht leitenden Materials auf zumindest Seitenwandabschnitte der Vertiefung; – Laminieren mindestens eines zweiten dielektrischen Materials auf die erste ebene Fläche des Verbund-Basissubstrats; – Entfernen der zweiten leitenden Schicht; und – Entfernen des ersten dielektrischen Materials, wodurch ein erhöhter Metallkontakt geformt wird, welcher sich senkrecht weg von der ersten leitenden Schicht erstreckt.
  3. Das Verfahren nach Anspruch 2, des weiteren umfassend den Schritt des Aufbringens einer dritten leitenden Schicht auf das zweite dielektrische Material.
  4. Das Verfahren nach Anspruch 3, des weiteren umfassend die Schritte: – Entfernen eines bestimmten Bereichs der dritten leitenden Schicht, um einen Bereich des zweiten dielektrischen Materials aufzudecken; – Entfernen des aufgedeckten Bereichs des zweiten dielektrischen Materials bis zu der ersten leitenden Schicht, wodurch eine Vertiefung geformt wird; und – elektrisches Verbinden der dritten leitenden Schicht mit der ersten leitenden Schicht.
  5. Ein Verfahren zum Formen mindestens eines erhöhten Metallkontakts auf einer elektrischen Schaltung, wobei das Verfahren die folgenden Schritte umfasst: – Bereitstellen eines Verbund-Basissubstrats, welches durch mindestens eine erste Kupferschicht, ein dielektrisches Material und eine zweite Kupferschicht definiert ist; – Entfernen eines bestimmten Bereichs der ersten Kupferschicht, um das dielektrische Material aufzudecken; – Entfernen des aufgedeckten dielektrischen Materials bis zu der zweiten Kupferschicht, wodurch eine Vertiefung geformt wird; – Aufbringen mindestens einer dritten Kupferschicht auf zumindest Seitenwandabschnitte der Vertiefung; – Aufbringen mindestens einer leitenden Schicht auf die dritte Kupferschicht, wobei die leitende Schicht nicht Kupfer ist; – Entfernen der zweiten Kupferschicht; und – Entfernen des dielektrischen Materials, wodurch ein erhöhter Metallkontakt geformt wird, welcher sich senkrecht weg von der ersten leitenden Schicht erstreckt.
  6. Das Verfahren nach Ansprüchen 1, 2 oder 5, des weiteren umfassend den Schritt des Laminierens des Basissubstrats auf eine Platine.
DE69728234T 1996-05-29 1997-05-08 Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen Expired - Lifetime DE69728234T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/655,017 US5747358A (en) 1996-05-29 1996-05-29 Method of forming raised metallic contacts on electrical circuits
US655017 1996-05-29
PCT/US1997/008011 WO1997046061A1 (en) 1996-05-29 1997-05-08 Method of forming raised metallic contacts on electrical circuits

Publications (2)

Publication Number Publication Date
DE69728234D1 DE69728234D1 (de) 2004-04-29
DE69728234T2 true DE69728234T2 (de) 2005-03-10

Family

ID=24627163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69728234T Expired - Lifetime DE69728234T2 (de) 1996-05-29 1997-05-08 Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen

Country Status (7)

Country Link
US (2) US5747358A (de)
EP (1) EP0843955B1 (de)
JP (1) JP3759754B2 (de)
KR (2) KR100304317B1 (de)
AU (1) AU2940097A (de)
DE (1) DE69728234T2 (de)
WO (1) WO1997046061A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013203799A1 (de) * 2013-03-06 2014-09-11 Robert Bosch Gmbh Batteriezellengehäuse mit integrierter Elektronik

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579269B2 (en) * 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5918153A (en) * 1996-09-18 1999-06-29 Sandia Corporation High density electronic circuit and process for making
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6246548B1 (en) 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
US6040239A (en) * 1997-08-22 2000-03-21 Micron Technology, Inc. Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication
JP3080047B2 (ja) * 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
US6299456B1 (en) * 1998-04-10 2001-10-09 Micron Technology, Inc. Interposer with contact structures for electrical testing
US6278185B1 (en) * 1998-05-27 2001-08-21 Intel Corporation Semi-additive process (SAP) architecture for organic leadless grid array packages
US6136689A (en) * 1998-08-14 2000-10-24 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6998711B1 (en) 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
TW589453B (en) * 1998-12-02 2004-06-01 Formfactor Inc Lithographic contact elements
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6569604B1 (en) * 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
JP2001053438A (ja) * 1999-08-16 2001-02-23 Sony Corp 多層プリント配線板の製造方法
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
US6548224B1 (en) * 2000-03-07 2003-04-15 Kulicke & Soffa Holdings, Inc. Wiring substrate features having controlled sidewall profiles
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board
KR20020087328A (ko) * 2001-05-15 2002-11-22 조수제 전주 구조물 제조를 위한 맨드렐의 제조방법
JP2003023067A (ja) * 2001-07-09 2003-01-24 Tokyo Electron Ltd ビアメタル層の形成方法およびビアメタル層形成基板
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
TW583395B (en) * 2002-03-13 2004-04-11 Scs Hightech Inc Method for producing micro probe tips
US20050142739A1 (en) * 2002-05-07 2005-06-30 Microfabrica Inc. Probe arrays and method for making
US20040258885A1 (en) * 2002-09-05 2004-12-23 Kreutter Nathan P. Etched dielectric film in microfluidic devices
US20060234042A1 (en) * 2002-09-05 2006-10-19 Rui Yang Etched dielectric film in microfluidic devices
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US8328564B2 (en) * 2003-06-13 2012-12-11 Molex Incoporated Electrical connector solder terminal
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
KR20070001110A (ko) * 2003-12-30 2007-01-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 패턴화된 회로 및 그 제조 방법
US7012017B2 (en) * 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
JP2006119024A (ja) * 2004-10-22 2006-05-11 Tokyo Electron Ltd プローブおよびその製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4819033B2 (ja) * 2005-01-27 2011-11-16 パナソニック株式会社 多層回路基板の製造方法
US20070023387A1 (en) * 2005-07-28 2007-02-01 Litton Systems, Inc. Printed circuit board interconnection and method
WO2007023950A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法
KR100796206B1 (ko) * 2007-02-12 2008-01-24 주식회사 유니테스트 프로브 카드의 범프 형성 방법
TWI420607B (zh) * 2007-05-09 2013-12-21 Method of manufacturing electrical contact device
KR101542478B1 (ko) 2007-08-15 2015-08-06 테세라, 인코포레이티드 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US8276269B2 (en) 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
TWI411368B (zh) * 2009-12-22 2013-10-01 Unimicron Technology Corp 線路板的線路結構的製造方法
US9105288B1 (en) * 2014-03-11 2015-08-11 Magnecomp Corporation Formed electrical contact pad for use in a dual stage actuated suspension
US10448517B2 (en) 2016-11-04 2019-10-15 Jabil Inc. Method and apparatus for flexible circuit cable attachment
US11018024B2 (en) * 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
EP4205516A1 (de) * 2020-10-02 2023-07-05 CelLink Corporation Herstellung von verbindungen zu flexiblen verbindungsschaltungen
CN116325377A (zh) 2020-10-02 2023-06-23 塞林克公司 用于连接柔性互连电路的方法和系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
US4125310A (en) * 1975-12-01 1978-11-14 Hughes Aircraft Co Electrical connector assembly utilizing wafers for connecting electrical cables
US4453795A (en) * 1975-12-01 1984-06-12 Hughes Aircraft Company Cable-to-cable/component electrical pressure wafer connector assembly
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4717066A (en) * 1986-02-24 1988-01-05 American Telephone And Telegraph Company, At&T Bell Laboratories Method of bonding conductors to semiconductor devices
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US5197184A (en) * 1990-09-11 1993-03-30 Hughes Aircraft Company Method of forming three-dimensional circuitry
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5211577A (en) * 1992-10-06 1993-05-18 Hughes Aircraft Company Pressure-actuated gold dot connector
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013203799A1 (de) * 2013-03-06 2014-09-11 Robert Bosch Gmbh Batteriezellengehäuse mit integrierter Elektronik

Also Published As

Publication number Publication date
DE69728234D1 (de) 2004-04-29
KR100279036B1 (ko) 2001-02-01
EP0843955A1 (de) 1998-05-27
WO1997046061A1 (en) 1997-12-04
JP3759754B2 (ja) 2006-03-29
KR19990035857A (ko) 1999-05-25
KR19990035858A (ko) 1999-05-25
US5786270A (en) 1998-07-28
KR100304317B1 (ko) 2001-11-02
JPH11509990A (ja) 1999-08-31
US5747358A (en) 1998-05-05
EP0843955B1 (de) 2004-03-24
AU2940097A (en) 1998-01-05

Similar Documents

Publication Publication Date Title
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
EP0175045B1 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE602005001932T2 (de) Verfahren zur herstellung eines schaltungsträgers und verwendung des verfahrens
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE102009060480A1 (de) Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition