DE69731945T2 - Halbleiter-verfahrensmethode zur herstellung eines kontaktsockels für den speicherknoten eines kondensators in integrierten schaltungen - Google Patents
Halbleiter-verfahrensmethode zur herstellung eines kontaktsockels für den speicherknoten eines kondensators in integrierten schaltungen Download PDFInfo
- Publication number
- DE69731945T2 DE69731945T2 DE69731945T DE69731945T DE69731945T2 DE 69731945 T2 DE69731945 T2 DE 69731945T2 DE 69731945 T DE69731945 T DE 69731945T DE 69731945 T DE69731945 T DE 69731945T DE 69731945 T2 DE69731945 T2 DE 69731945T2
- Authority
- DE
- Germany
- Prior art keywords
- contact
- forming
- node
- etching
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Description
- TECHNISCHER BEREICH
- Die vorliegende Erfindung betrifft Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels sowie Kontaktsockel verwendende integrierte Schaltungen.
- TECHNISCHER HINTERGRUND
- Mit zunehmender Speicherzellendichte von DRAMs wächst die Schwierigkeit ständig, trotz kleiner werdender Zellenfläche die Speicherkapazität ausreichend hoch zu halten. Darüber hinaus besteht die Aufgabe fort, die Zellenfläche weiter zu verringern. Der Ansatz zum Erhöhen der Zellenkapazität ist hauptsächlich die Anwendung von Zellenstrukturtechniken. Solche Techniken beinhalten dreidimensionale Zellenkondensatoren wie z. B. Graben- oder Stapekondensatoren.
- Konventionelle DRAM-Arrays mit Stapelkondensatoren arbeiten mit einer vergrabenen oder einer unvergrabenen Bitleitungskonstruktion. Bei vergrabenen Bitleitungskonstruktionen sind Bitleitungen in unmittelbarer vertikaler Nähe zu den Bitleitungskontakten der Speicherzellen-Feldeffekttransistoren (FETs) vorgesehen, wobei die Zellenkondensatoren horizontal über die Oberseite der Wortleitungen und Bitleitungen ausgebildet sind. Bei unvergrabenen Bitleitungskonstruktionen werden tiefe vertikale Kontakte durch eine dicke Isolierschicht bis zu den Zellen-FETs hergestellt, wobei die Kondensatorkonstruktionen über den Wortleitungen und unter den Bitleitungen vorgesehen sind. Solche unvergrabenen Bitleitungskonstruktionen werden auch als „capacitor-under-bit line" (Kondensator-unter-Bitleitung) oder „bit line-over-capacitor" (Bitleitung-über-Kondensator) Konstruktionen bezeichnet.
- In DRAM- und anderen integrierten Schaltungen wird ein ohmscher elektrischer Kontakt gewöhnlich in Bezug auf eine elektrisch leitende Diffusionszone in einem Halbleitersubstrat zwischen einem Paar leitender Leitungen vorgenommen, die über dem Substrat vorgesehen sind. In einigen Fällen werden Kontaktstopfen oder -sockel verwendet, um die elektrische Verbindung mit dem Substrat zu erleichtern und eine ungünstige vertikale Topografie zu bewältigen. Dies kann den Vorteil bringen, dass ein größerer Zielbereich für einen nachfolgenden leitenden Leitungskontakt mit der Diffusionszone durch den Sockel erzeugt wird. Die US-Patente Nr. 5338700; 5340763; 5362666 und 5401681 sind als Stand der Technik relevant.
- Die
US 5354712 beschreibt ein Verfahren zum Herstellen von Verbindungsstrukturen innerhalb einer integrierten Schaltung, bei dem eine Sperrschicht in einem Verbindungsgraben sowie zwischen einem Kupfermaterial und einem dielektrischen Material vorgesehen ist. - Die
US 5330934 beschreibt ein Verfahren, bei dem Pufferschichten zum Regulieren von Ausrichtungstoleranzen auf eine Diffusionszone und eine Kontaktelektrode verwendet werden, wenn ein Kontaktloch gebildet wird. - Die
EP 0540930 beschreibt eine integrierte gefaltete Bitleitungsarchitektur für einen Halbleiterspeicher mit hoher Dichte sowie ein Herstellungsverfahren. - Die
US 5338700 beschreibt ein Verfahren zum Herstellen einer Bitleitung-über-Kondensator-Array von Speicherzellen. - Gemäß der vorliegenden Erfindung wird ein Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels gemäß Definition in Anspruch 1 bereitgestellt.
- Gemäß der vorliegenden Erfindung wird ferner ein integrierter Schaltkomplex gemäß Definition in Anspruch 16 bereitgestellt.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Bevorzugte Ausgestaltungen der Erfindung werden nachfolgend mit Bezug auf die folgenden Begleitzeichnungen beschrieben.
-
1 ist eine schematische Schnittansicht eines Halbleiterwaferfragments in einem Verarbeitungsschritt gemäß der Erfindung; -
2 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in1 beschrieben ist; -
3 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in2 beschrieben ist; -
4 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in3 beschrieben ist; -
5 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in4 beschrieben ist; -
6 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in5 beschrieben ist; -
7 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in6 beschrieben ist; -
8 ist eine Ansicht des Waferfragments von1 in einem Verarbeitungsschritt nach dem, der in7 beschrieben ist; -
9 ist eine schematische Schnittansicht eines Halbleiterwaferfragments einer alternativen Ausgestaltung in einem alternativen Verarbeitungsschritt gemäß der Erfindung; -
10 ist eine Ansicht des Waferfragments von9 in einem Verarbeitungsschritt nach dem, der in9 dargestellt ist; -
11 ist eine Ansicht des Waferfragments von9 in einem Verarbeitungsschritt nach dem, der in10 dargestellt ist; -
12 ist eine Ansicht des Waferfragments von9 in einem Verarbeitungsschritt nach dem, der in11 dargestellt ist; -
13 ist eine Ansicht des Waferfragments von9 in einem Verarbeitungsschritt nach dem, der in12 dargestellt ist; -
14 ist eine schematische Schnittansicht eines Halbleiterwaferfragments einer alternativen Ausgestaltung in einem weiteren alternativen Verarbeitungsschritt gemäß der Erfindung; -
15 ist eine schematische Schnittansicht eines Halbleiterwaferfragments einer weiteren alternativen Ausgestaltung in einem weiteren alternativen Verarbeitungsschritt gemäß der Erfindung; -
16 ist eine Ansicht des Waferfragments von15 in einem Verarbeitungsschritt nach dem, der in15 dargestellt ist; -
17 ist eine schematische Schnittansicht eines Halbleiterwaferfragments einer weiteren alternativen Ausgestaltung in noch einem weiteren alternativen Verarbeitungsschritt gemäß der Erfindung; -
18 ist eine Ansicht des Waferfragments von17 in einem Verarbeitungsschritt nach dem, der in17 dargestellt ist; -
19 ist eine schematische Schnittansicht eines Halbleiterwaferfragments einer weiteren alternativen Ausgestaltung in noch einem weiteren alternativen Verarbeitungsschritt; -
20 ist eine Ansicht des Waferfragments von19 in einem Verarbeitungsschritt nach dem, der in19 dargestellt ist; -
21 ist eine Ansicht des Waferfragments von19 in einem Verarbeitungsschritt nach dem, der in20 dargestellt ist; -
22 ist eine Ansicht des Waferfragments von19 in einem Verarbeitungsschritt nach dem, der in21 dargestellt ist; -
23 ist eine Ansicht des Waferfragments von19 in einem Verarbeitungsschritt nach dem, der in22 dargestellt ist; -
24 ist eine schematische Draufsicht auf einen Kontaktsockel gemäß der Erfindung. - BESTE ARTEN DER DURCHFÜHRUNG DER ERFINDUNG UND OFFENBARUNG DER ERFINDUNG
- Die vorliegende Offenbarung der Erfindung wird gemäß den konstitutionalen Zwecken der US-Patentrechte „to promote the progress of science and useful arts" (zur Förderung des Fortschritts der Wissenschaft und nützlicher Techniken – Artikel 1, Absatz 8) vorgelegt.
- Gemäß einem Aspekt der Erfindung umfasst ein Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels die folgenden Schritte:
Herstellen eines Knotenpunkts zum Vornehmen von elektrischen Anschlüssen;
Bereitstellen von dielektrischem Isoliermaterial über dem Knotenpunkt;
Ätzen einer Kontaktöffnung in das dielektrische Isoliermaterial über dem Knotenpunkt bis zu einem Ausmaß, das nicht ausreicht, um den Knotenpunkt nach außen zu exponieren, wobei die Kontaktöffnung eine Basis hat;
Erzeugen einer Polysiliciumabstandsschicht über dem dielektrischen Isoliermaterial bis in die Kontaktöffnung bis zu einer Dicke, die nicht ausreicht, um die Kontaktöffnung vollständig auszufüllen;
anisotropes Ätzen der Abstandsschicht zum Bilden eines Seitenwandabstandshalters in der Kontaktöffnung;
nach dem Bilden des Seitenwandabstandshalters, Ätzen durch die Kontaktöffnungsbasis, um den Knotenpunkt nach außen zu exponieren;
Füllen der Kontaktöffnung bis zu dem Knotenpunkt mit elektrisch leitendem Material;
elektrisch Leitendmachen des Seitenwandabstandshalters; und
Ätzen des elektrisch leitenden Materials zur Bildung eines elektrisch leitenden Kontaktsockels, der den Seitenwandabstandshalter umfasst, wobei der Sockel eine Außenfläche hat, die mit gegenüberliegenden, lateral benachbarten, elektrisch isolierenden Flächen im Wesentlichen koplanar ist. - In einem weiteren Aspekt umfasst eine integrierte Schaltung Folgendes:
einen Knotenpunkt;
einen longitudinalen, elektrisch leitenden Kontaktsockel in elektrischer Verbindung mit dem Knotenpunkt, wobei der Kontaktsockel Folgendes umfasst:
einen inneren Längsabschnitt in elektrischer Verbindung mit dem Knotenpunkt und einen äußeren Längsabschnitt, wobei der äußere Längsabschnitt einen radial äußeren Seitenwandabstandshalter und eine radial innere elektrisch leitende Säule umfasst, wobei der Abstandshalter eine einzelne Polysiliciumschicht mit einer Basis und mit einer longitudinalen Dicke hat, wobei der Abstandshalter elektrisch leitend und in elektrischer Verbindung mit der Säule ist,
wobei Säule und Abstandshalter eine im Wesentlichen koplanare gemeinsame Außenfläche haben; und
dielektrisches Isoliermaterial mit einer im Wesentlichen planaren Außenfläche, die im Wesentlichen koplanar mit der gemeinsamen Außenfläche des Kontaktsockels ist. - Eine erste Ausgestaltung wird mit Bezug auf die
1 –7 beschrieben.1 illustriert ein Halbleiterwaferfragment10 aus einem monokristallinen Volumensiliciumsubstrat12 und einem beabstandeten Paar Feldoxidzonen14 . Die Zonen14 definieren einen aktiven Bereich15 dazwischen. Eine Serie von vier Wortleitungskonstruktionen16 ,17 ,18 und19 sind relativ zum Substrat12 vorgesehen. In der dargestellten Querschnittsansicht von Waferfragment10 liegen die Wortleitungen16 und19 über den gegenüberliegenden Feldoxidzonen14 , und die Wortleitungen17 und18 bilden ein Paar Wortleitungen, die über dem aktiven Bereich15 liegen. Die Wortleitungen16 ,17 ,18 und19 umfassen jeweils eine dielektrische Gate-Schicht20 , eine darüber liegende leitend dotierte Polysiliciumschicht21 , eine assoziierte Silicidschicht22 , elektrisch isolierende Seitenwandabstandshalter23 und eine Kappe24 . Diese können konventionell aufgebaut sein, wobei Abstandshalter23 und Kappe24 beispielsweise ein Oxid, ein Nitrid oder ein anderes elektrisch isolierendes Material umfassen. Für die Zwecke der weiteren Erörterung haben die fraglichen Wortleitungen jeweils eine äußerste leitende Fläche25 , die in der bevorzugten Ausgestaltung die oberste Fläche der schwer schmelzenden Silicidschicht22 ist. Leitend dotierte Diffusionszonen26 ,27 und28 sind in dem Substrat12 abwechselnd neben Wortleitungen17 und18 wie gezeigt vorgesehen und bilden jeweilige erste, zweite und dritte Aktiver-Bereich-Knotenstellen, an denen jeweilige elektrische Anschlüsse vorgenommen werden. - Eine isolierende dielektrische Materialschicht
30 , vorzugsweise aus Borphosphosilikatglas (BPSG), ist über den Wortleitungen und Knotenstellen vorgesehen. In dieser Ausgestaltung wird die isolierende dielektrische Schicht30 so planarisiert, dass sie eine planarisierte Außenfläche29 hat, und ist so gestaltet, dass sie eine bevorzugte Dicke von etwa 8000 Ångström bis etwa 12.000 Ångström über den Knotenstellen26 ,27 und28 hat. Eine beispielhafte Dicke der Schicht30 über dem äußersten Abschnitt der Kappen24 der Wortleitungen16 und19 beträgt etwa 4500 Ångström Falls gewünscht, kann eine dünne Sperrschicht (nicht dargestellt), z. B. aus undotiertem SiO2, die durch Zersetzung von Tetraethylorthosilikat aufgebracht wird, oder eine Siliciumnitridschicht, vor dem Aufbringen der Schicht30 über dem Substrat vorgesehen werden, so dass sie als Abschirmung gegenüber unerwünschter Bor- oder Phosphordiffusion von der BPSG-Schicht30 in das Substrat12 dient. - Eine harte Masken- oder Ätzstoppschicht
31 ist außerhalb der isolierenden dielektrischen Schicht30 vorgesehen. Eine solche Schicht umfasst vorzugsweise ein Material, auf das die darunter liegende isolierende dielektrische Schicht30 im Wesentlichen selektiv geätzt werden kann, wie aus der nachfolgenden Beschreibung hervorgehen wird. Beispielhafte und bevorzugte Materialien für die Schicht31 beinhalten dotiertes oder undotiertes Polysilicium oder Si3N4. Eine beispielhafte Dicke für die Schicht31 ist 2500 Ångström - Mit Bezug auf
2 , die Kontaktöffnungen32 ,33 und34 werden in die harte Maskenschicht31 und die isolierende dielektrische Materialschicht30 geätzt. Die Kontaktöffnung32 ist eine erste Kontaktöffnung, die über der ersten Knotenstelle26 geätzt ist. Die Kontaktöffnung33 ist eine zweite Kontaktöffnung, die über der zweiten Kontaktstelle27 geätzt ist. Die Kontaktöffnung34 ist eine dritte Kontaktöffnung34 , die über der dritten Knotenstelle28 geätzt ist. Jede wird in die isolierende dielektrische Schicht30 in einem Ausmaß geätzt, das nicht ausreicht, um die darunter liegenden jeweiligen Knotenstellen zu exponieren. Eine beispielhafte bevorzugte Ätztiefe in die Schicht30 ist 3500 Ångström. Die Kontaktöffnungen32 ,33 und34 beinhalten jeweils eine erste, zweite und dritte Kontaktbasis35 ,36 und37 , die sich höhenmäßig außerhalb der Wortleitungen16 ,17 ,18 ,19 und ihrer assoziierten äußersten leitenden Flächen25 befinden. - Gemäß
3 ist eine Abstandsschicht40 über der Maskierungsschicht31 und demgemäß über dem isolierenden dielektrischen Material30 bis auf eine geeignete Dicke vorgesehen, die nicht ausreicht, um die jeweiligen Kontaktöffnungen32 ,33 und34 vollständig zu füllen. Sie wird benutzt, um elektrisch leitende, anisotrop geätzte Seitenwandabstandshalter zu erzeugen. Materialien für die Schicht40 an dieser Stelle im Verfahren beinhalten entweder dotiertes oder undotiertes Polysilicium. - Mit Bezug auf
4 , die Abstandsschicht40 wird anisotrop geätzt, um einen ersten Seitenwandabstandshalter42 in der ersten Kontaktöffnung32 , einen zweiten Seitenwandabstandshalter43 in der zweiten Kontaktöffnung33 und einen dritten Seitenwandabstandshalter44 in der dritten Kontaktöffnung34 zu bilden. Solche Seitenwandabstandshalter werden schließlich elektrisch leitend gemacht und bilden lateral auswärtige Abschnitte eines elektrisch leitenden Kontaktsockels. Dementsprechend werden dort, wo die Abstandsschicht40 vor dem anisotropen Ätzen elektrisch leitend gemacht wird, um die Konstruktion von4 zu erzeugen, Abstandshalter42 ,43 und44 unmittelbar nach ihrer Bildung elektrisch leitend gemacht. Wo der Abstandshalter40 nicht vor dem anisotropen Ätzen von4 elektrisch leitend gemacht werden soll, da können die Abstandshalter42 ,43 und44 nach ihrer Bildung durch Diffusionsdotierung, Ionenimplantation oder auf eine andere Weise elektrisch leitend gemacht werden. - Mit Bezug auf
5 und nach dem anisotropen Ätzen der Abstandshalterschicht40 wird die Ätzchemie geändert, um jeweils durch die erste, zweite und dritte Kontaktöffnungsbasis35 ,36 und37 zu ätzen, um die Knotenstellen26 ,27 bzw.28 jeweils nach außen zu exponieren. Während eines solchen Ätzens beschränkt die harte Masken- oder Ätzstoppschicht31 das Ätzen der isolierenden dielektrischen Materialschicht30 darunter. Wenn die Seitenwandabstandshalter23 der fraglichen Wortleitungskonstruktionen aus Nitrid sind, wie in diesem Beispiel, dann werden solche Schichten vorzugsweise während des Ätzens der BPSG-Schicht30 nicht merklich geätzt. Wenn das Material der Abstandshalter23 Oxid umfasst, dann wird solches Material üblicherweise während des Ätzens der Schicht30 geätzt, um die Knotenstellen nach außen zu exponieren, aber dies sollte kein Problem darstellen. Das Bereitstellen der illustrierten Abstandshalter42 ,43 und44 in den Kontaktöffnungen32 ,33 und34 hat wünschenswerterweise den Effekt, dass die resultierende verengte Kontaktätzung zu den Knotenstellen von den leitenden Wortleitungsrändem beabstandet wird, damit diese beim Ätzen zum Exponieren der Knotenstellen nicht exponiert werden. Demgemäß sind die Abstandshalter23 und die Kappe24 keine Anforderung in einer bevorzugten Ausgestaltung. - Gemäß
6 werden verbleibende erste, zweite bzw. dritte Kontaktöffnungen32 ,33 ,34 mit einer elektrisch leitenden Materialschicht46 wie z. B. in situ leitend dotiertem Polysilicium gefüllt. - Gemäß
7 wird die elektrisch leitende Materialschicht46 nach innen zur isolierenden dielektrischen Materialschicht30 geätzt, um einen elektrisch leitenden ersten Kontaktsockel48 , einen elektrisch leitenden zweiten Kontaktsockel50 und einen elektrisch leitenden dritten Kontaktsockel52 zu bilden. Sie umfassen jeweils einen inneren Längsabschnitt53 effektiv in elektrischer Verbindung mit der assoziierten Knotenstelle, und einen äußeren Längsabschnitt54 . Der äußere Längsabschnitt54 für die Sockel48 ,50 und52 umfasst jeweils anisotrop geätzte Abstandshalter42 ,43 und44 und eine radial innere elektrisch leitende Säule56 . Die Abstandshalter42 ,43 und44 sind jeweils in ohmscher elektrischer Verbindung mit ihren zugehörigen Säulen56 , wobei die Säulen56 den äußeren Längsabschnitt54 und den inneren Längsabschnitt53 der jeweiligen Kontaktsockel umfassen und dazwischen verlaufen. Beispielhafte und bevorzugte Ätztechniken sind unter anderem chemisch-mechanisches Polieren (CMP) oder Abdeckplasmaätzen. - So entstehen jeweilige äußere Sockelflächen
58 , die im Wesentlichen koplanar mit planaren isolierenden dielektrischen Schichtoberflächen29 sind, wobei individuelle Außenflächen58 eine im Wesentlichen koplanare gemeinsame Außenfläche mit Bezug auf die einzelnen Säulen und Abstandshalter bilden. Eine solche Konstruktion und Methode erzeugt ferner Sockelkappen60 mit radial breiterer Konstruktion als innere Längsteile53 der Kontaktsockel, wobei solche Kappen60 eine im Wesentlichen gemeinsame Längsdicke „A" haben. In der beschriebenen und bevorzugten Ausgestaltung ist die Distanz zwischen den jeweiligen Kontaktbasen und ihren zugehörigen Knotenstellen als konstant mit der Abmessung „C" dargestellt. Die Dicke des Isoliermaterials über den äußersten leitenden Flächen25 der Wortleitungen17 und18 zu den Kontaktöffnungsbasen ist mit der Abmessung „B" dargestellt. Am bevorzugten sind „A" und „B" jeweils gleich oder größer als 0,1 Mikron. -
8 illustriert die nachfolgende Waferverarbeitung, wobei sich die Kondensatorkonstruktionen87 und88 in elektrischer Verbindung mit Sockeln48 und52 befinden, und eine Bitleitung89 ist in elektrischer Verbindung mit dem Sockel50 vorgesehen. Eine Isolierschicht90 ist außerhalb der Schicht30 und der Sockel48 ,50 und52 vorgesehen. Kondensatorbehälteröffnungen sind durch die Schicht90 zu Sockeln48 und52 vorgesehen. Darin sind Kondensatorspeicherknoten91 vorgesehen. Die Schicht90 wird geätzt, um die äußeren lateralen Seitenwände der Knoten91 zu exponieren. Eine dielektrische Zellschicht92 und eine Zellplattenschicht93 sind über dem Substrat vorgesehen. Es ist eine nachfolgende Isolierschicht94 vorgesehen. Ein Kontaktstopfen95 ist durch die Schichten94 und90 zum Sockel50 vorgesehen. Die Bitleitung89 ist in elektrischer Verbindung mit dem Stopfen95 für die Herstellung der DRAM-Schaltung vorgesehen. - Eine alternative Ausgestaltung wird mit Bezug auf die
9 –13 beschrieben. Es wurden nach Möglichkeit gleiche Bezugsziffern wie in der ersten beschriebenen Ausgestaltung benutzt, wobei Unterschiede durch den Suffix „a" oder durch eine andere Bezugsziffer angezeigt werden.9 zeigt ein Waferfragment10a einer alternativen Ausgestaltung, die im Wesentlichen dieselbe ist wie die in1 gezeigte, mit der Ausnahme, dass die harte Maskenschicht31 weggefallen und die Schicht30a dicker ist. Eine beispielhafte Dicke für die Schicht30a liegt zwischen 20000 Ångström und etwa 25000 Ångström. - Mit Bezug auf
10 , sie ist ähnlich wie4 der ersten beschriebenen Ausgestaltung, wobei jedoch keine assoziierte Maskierungsschicht31 vorhanden ist. Ferner sind Kontaktöffnungen32a ,33a und34a tiefer relativ zur isolierenden dielektrischen Schicht30a vorgesehen, wobei die zugehörigen Abstandshalter42a ,43a und44a erheblich dicker sind. Dies ist durch Abmessung „F" dargestellt. Ferner wird durch das anisotrope Ätzen zum Erzeugen solcher Abstandshalter isolierendes dielektrisches Material der Schicht30 über den Wortleitungen effektiv nach außen exponiert, wobei diese vor einer solchen Exposition durch die Schicht31 in der ersten beschriebenen Ausgestaltung verkappt wurden. - Mit Bezug auf
11 , der Schritt des kollektiven Ätzens durch die jeweilige erste, zweite und dritte Kontaktöffnungsbasis der ersten beschriebenen Ausgestaltung ätzt auch das isolierende dielektrische Material30a über den illustrierten Wortleitungen, aber bis zu einem Ausmaß, das nicht ausreicht, um leitende Flächen25 solcher Wortleitungen nach außen zu exponieren. Ferner ist „D" vorzugsweise um 0,1 Mikron bis 0,3 Mikron kleiner als „F". Die illustrierte Abmessung „E" von der Kontaktöffnungsbasis der höchsten Kontaktöffnung bis zu ihrer assoziierten Knotenstelle ist geringer als die Ätzung von Schicht30a mit Abmessung „D" über den Wortleitungen. Eine bevorzugtere Beziehung besteht darin, dass „D" gleich oder größer ist als etwa 1,3 E. Am meisten bevorzugt wird, wenn „D" zwischen ca. 1,3 E und ca. 1,5 E liegt. - Gemäß
12 wird wieder eine elektrisch leitende Materialschicht46a aufgebracht, um die verbleibenden ersten, zweiten und dritten Kontaktöffnungen bis zu den jeweiligen Knotenstellen zu füllen. - Gemäß
13 erfolgt das Ätzen zum Erzeugen der illustrierten Kontaktsockel48 ,50 und52 . -
14 illustriert noch eine weitere modifizierte Ausgestaltung. Es wurden nach Möglichkeit gleiche Bezugsziffern wie in der ersten beschriebenen Ausgestaltung benutzt, Unterschiede wurden durch den Suffix „b" oder durch eine andere Bezugsziffer angezeigt.14 unterscheidet sich hauptsächlich von der ersten beschriebenen Ausgestaltung dahingehend, dass die Außenfläche29b der isolierenden dielektrischen Schicht30b zunächst unplanarisiert vorgesehen wird. Demgemäß ist auch die darüber vorgesehene Maskierungsschicht31b unplanarisiert. Bei einem solchen Beispiel ist eine bevorzugte aufgetragene Dicke für die Schicht30b gleich oder größer als 14.000 Ångström. Die Verarbeitung des Waferfragments von14 würde dann wie oben erfolgen, wobei ein Ätzschritt zum Erzeugen der gewünschten elektrisch leitenden Kontaktsäulen durchgeführt wird. - Es wird eine weitere alternative Ausgestaltung mit Bezug auf die
15 und16 beschrieben. Es wurden nach Möglichkeit gleiche Bezugsziffern wie in der ersten beschriebenen Ausgestaltung verwendet, wobei Unterschiede durch den Suffix „c" oder durch eine andere Bezugsziffer angezeigt werden.15 ist der Beschreibung von14 ähnlich, aber die Maskierungsschicht31 /31b ist weggefallen und daher ist Schicht30c dicker. In einem solchen Fall ist die bevorzugte aufgetragene Dicke der aufgebrachten Schicht30c gleich oder größer als etwa 24.000 Ångström. - Mit Bezug auf
16 , die Ätzung der BPSG-Schicht30c wird vorzugsweise als eine zeitlich gesteuerte Ätzung bis auf etwa 2000 bis 3000 Ångström über den leitenden Außenflächen25 der Wortleitungen durchgeführt. Am meisten bevorzugt wird, wenn die Dicke der Nitridkappen24 in einer solchen Ausgestaltung ggf. etwa 2000 Ångström beträgt. Danach wird die Schicht46e aufgebracht. Eine Ätzung würde dann so konstruiert, dass sich im Wesentlichen derselbe Aufbau wie in7 ergibt. - Es wird nun eine weitere alternative Ausgestaltung mit Bezug auf die
17 und18 beschrieben. Es wurden nach Möglichkeit gleiche Bezugsziffern wie in der ersten beschriebenen Ausgestaltung verwendet, wobei die Unterschiede durch den Suffix „d" oder durch eine andere Bezugsziffer angezeigt werden.17 zeigt eine Ausgestaltung, bei der die isolierende dielektrische Schicht30d einer Planarisierungsätzung wie CMP unterzogen wird, die zunächst auf den Außenkappen24 der äußersten Wortleitungen stoppt, die effektiv als Ätzstoppkappen dient. Demgemäß könnten solche Kappen aus einem anderen Material als Schicht30d sein, um die gewünschte Planarisierungsätzstoppfunktion bereitzustellen. Danach wird die Isolierschicht31d erzeugt. -
18 illustriert die nachfolgende Verarbeitung gemäß den obigen bevorzugten Ausgestaltungen, wo das leitende Material in den Kontaktöffnungen unmittelbar vor deren Ätzung vorgesehen wird, so dass schließlich die voneinander isolierten gewünschten leitenden Kontaktsockel entstehen. Ein solches Ätzen kann wiederum ein anisotropes Trockenätzen, ein isotropes Nassätzen oder eine chemisch-mechanische Politur sein. - Eine weitere alternative Ausgestaltung wird mit Bezug auf die
19 –23 beschrieben. Es wurden nach Möglichkeit gleiche Bezugsziffern wie in der ersten beschriebenen Ausgestaltung benutzt, wobei Unterschiede durch den Suffix „e" oder durch eine andere Bezugsziffer angezeigt werden. Im Waferfragment10e werden die Wortleitungen16e ,17e ,18e und19e ohne Bereitstellung von eventuellen separaten Kappen aus isolierendem Material bereitgestellt. Solche Kappen könnten natürlich in den in1 –16 beschriebenen Ausgestaltungen wegfallen, die Erfindung ist nur durch die begleitenden Ansprüche begrenzt. Der Wegfall der Kappen erleichtert die Reduzierung der zu planarisierenden Topologie und erleichtert die Reduzierung der Dicke, die sonst für die Isolierschicht30 –30e erforderlich wäre. Eine solche Schicht wird in dieser beschriebenen Ausgestaltung vorzugsweise auf eine Dicke von etwa 25.000 Ångström bis etwa 30.000 Ångström aufgebracht. Kontaktöffnungen32e ,33e und34e werden wie gezeigt geätzt, wobei ihre Tiefenpenetration relativ zur isolierenden dielektrischen Schicht30e vorzugsweise zwischen etwa 6000 Ångström und 12.000 Ångström liegt, um eine Tiefe unterhalb der tiefsten Topologie des äußersten Abschnitts der Schaltung peripher zur Figur bereitzustellen. -
20 zeigt das Waferfragment10e in einem Verarbeitungsschritt, der in der Sequenz mit dem in6 in der ersten beschriebenen Ausgestaltung beschriebenen im Wesentlichen äquivalent ist. - Mit Bezug auf
21 , das elektrisch leitende Säulenmaterial in den Kontaktöffnungen32 ,33 und34 sowie ihre zugehörigen Abstandshalter und das umgebende Isoliermaterial werden wie gezeigt geätzt. Bei einem solchen Ätzen werden vorzugsweise Ätzchemikalien verwendet, die alle solchen Materialien im Wesentlichen mit derselben Geschwindigkeit ätzen, um die illustrierten Kondensatorbehälteröffnungen70 und72 über oder relativ zu Knotenstellen26 und28 zu erzeugen. Dies ergibt effektiv leitende Säulen74 und76 , die jeweils von den Basen der Kontaktöffnungen74 und76 zu den zugehörigen Knotenstellen26 bzw.28 vorstehen oder sich davon erstrecken. Ein Beispiel für eine Chemikalie, die das illustrierte anisotrope Ätzen erzeugt und Polysilicium und BPSG mit im Wesentlichen derselben Geschwindigkeit ätzt, ist unter anderem NF3 oder eine Kombination von CF4 plus CHF3. Alternativ und lediglich beispielhaft können Polysilicium und BPSG im Wesentlichen mit einer ersten Ätzchemie aus SF6 und Cl2, gefolgt von einer zweiten Ätzchemie von CF4, CHF3 und Ar geätzt werden. - Gemäß
22 ist eine zweite Schicht78 aus elektrisch leitendem Material, vorzugsweise leitend dotiertes Polysilicium, außerhalb der Ätzstoppschicht31e (und demgemäß der isolierenden dielektrischen Schicht30e ) und bis in die Kondensatorbehälteröffnungen70 und72 bis auf eine Dicke vorgesehen, die geringer ist als die, die solche Öffnungen vollständig ausfüllen würde. - Nun mit Bezug auf
23 , das Ätzen erfolgt relativ zur zweiten elektrisch leitenden Schicht78 und zur ersten elektrisch leitenden Schicht46e . Diese definiert, effektiv im selben Schritt, den Kontaktsockel50 und einen isolierten Kondensatorspeicherknoten80 in der Kondensatorbehälteröffnung70 und einen isolierten Kondensatorspeicherknoten82 mit der Kondensatorbehälteröffnung72 . Gemäß bevorzugten Aspekten der Erfindung kann dies als Kondensatorbehälterspeicherknoten bei der Herstellung einer DRAM-Schaltung verwendet werden. Das bevorzugte Ätzen, mit dem die Konstruktion von23 erzielt wird, ist chemisch-mechanisches Polieren. - Die oben beschriebenen Ausgestaltungen ermöglichen die Durchführung von Verbesserungen in Sockelkonstruktionen gegenüber Konstruktionen des Standes der Technik. So offenbart mit Bezug auf mein früheres Patent 5,338,700 die Konstruktion dort, ob die Anwendung von 0,75-Mikron-Pitch-Technik eine ovalförmige Basis mit einer Länge von 0,5 Mikron und einer Breite von 0,25 Mikron und eine im Wesentlichen kreisförmige Oberseite von 0,5 Mikron Durchmesser hätte. Dies ist teilweise auf die selbstausrichtende Kontaktätzung zurückzuführen, die die illustrierten Stopfen erzeugt. Bevorzugte Sockelkonstruktionen gemäß der Erfindung können eine Sockelbasis und eine Sockeloberseite haben, die beide im Wesentlichen kreisförmig sind, wobei die Oberseite einen Durchmesser von 0,5 Mikron und die Basis einen Durchmesser von 0,25 Mikron für eine 0,75-Mikron-Pitch-Technik hat. Eine selbstausrichtende Kontaktätzung ist nicht erforderlich.
- So zeigt beispielsweise
24 eine schematische Draufsicht auf einen Kontaktsockel99 mit einem äußeren Längsabschnitt54f und einem inneren Längsabschnitt53f Wie gezeigt, sind beide im radialen Querschnitt im Wesentlichen kreisförmig, wobei der äußere Abschnitt54f im radialen Querschnitt größer (zweimal so groß) ist als der innere Abschnitt53f . - Die Erfindung wurde gesetzmäßig in einer Sprache beschrieben, die in Bezug auf strukturelle und methodische Merkmale mehr oder weniger spezifisch ist. Es ist jedoch zu verstehen, dass die Erfindung nicht auf die spezifischen gezeigten und beschriebenen Merkmale begrenzt ist, da die hierin offenbarten Mittel bevorzugte Formen der Umsetzung der Erfindung umfassen. Die Erfindung ist somit in allen ihren Formen oder Modifikationen im Rahmen der beiliegenden Ansprüche beansprucht, die gemäß dem Äquivalenzgrundsatz zu interpretieren sind.
Claims (20)
- Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ), umfassend die folgenden Schritte: Herstellen eines Knotenpunkts (26 ,27 ,28 ) zum Vornehmen von elektrischen Anschlüssen; Bereitstellen von dielektrischem Isoliermaterial (30 ) über dem Knotenpunkt; Ätzen einer Kontaktöffnung (32 ,33 ,34 ) in das dielektrische Isoliermaterial (30 ) über dem Knotenpunkt bis zu einem Ausmaß, das nicht ausreicht, um den Knotenpunkt nach außen zu exponieren, wobei die Kontaktöffnung eine Basis hat; Erzeugen einer Polysiliciumabstandsschicht (40 ) über dem dielektrischen Isoliermaterial (30 ) bis in die Kontaktöffnung bis zu einer Dicke, die nicht ausreicht, um die Kontaktöffnung vollständig auszufüllen; anisotropes Ätzen der Abstandsschicht zum Bilden eines Seitenwandabstandshalters (42 ,43 ,44 ) in der Kontaktöffnung; nach dem Bilden des Seitenwandabstandshalters, Ätzen durch die Kontaktöffnungsbasis, um den Knotenpunkt nach außen zu exponieren; Füllen der Kontaktöffnung bis zu dem Knotenpunkt mit elektrisch leitendem Material (46 ); elektrisch Leitendmachen des Seitenwandabstandshalters; und Ätzen des elektrisch leitenden Materials zur Bildung eines elektrisch leitenden Kontaktsockels, der den Seitenwandabstandshalter umfasst, wobei der Sockel eine Außenfläche (58 ) hat, die mit gegenüberliegenden, lateral benachbarten, elektrisch isolierenden Flächen (29 ) im Wesentlichen koplanar ist. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, wobei die Abstandsschicht (40 ) vor dem anisotropen Ätzen elektrisch leitend gemacht wird, um dadurch den Abstandshalter unmittelbar nach seiner Bildung elektrisch leitend zu machen. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, wobei die Abstandsschicht (40 ) nicht vor dem anisotropen Ätzen elektrisch leitend gemacht wird, wobei der Abstandshalter nach dem anisotropen Ätzen elektrisch leitend gemacht wird. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, wobei das dielektrische Isoliermaterial (30b ) eine äußerste Fläche (29b ) aufweist, wobei die äußerste Fläche vor dem Ätzschritt zum Bilden des Sockels im Wesentlichen ungeebnet ist. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, wobei das dielektrische Isoliermaterial (30 ) eine äußerste Fläche (29 ) aufweist, wobei die äußerste Fläche vor dem Ätzschritt zur Bildung des Sockels im Wesentlichen eben ist. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, wobei das dielektrische Isoliermaterial (30b ) eine äußerste Fläche (29b ) aufweist, wobei die äußerste Fläche vor dem Ätzschritt zur Bildung des Sockels im Wesentlichen ungeebnet ist, wobei eine ungeebnete Maskierungsschicht (31b ) vor dem Ätzschritt zur Bildung des Sockels über der ungeebneten äußersten Isoliermaterialfläche vorgesehen wird. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ,50 ,52 ) nach Anspruch 1, ferner umfassend: Erzeugen einer Kondensatorbehälteröffnung und einer zweiten Schicht aus elektrisch leitendem Material über der dielektrischen Isolierschicht bis in die Kondensatorbehälteröffnung bis zu einer Dicke, die die Kondensatorbehälteröffnung nicht vollständig ausfüllt; und wobei der Ätzschritt zur Bildung des Sockels auch das Ätzen der zweiten Schicht aus leitendem Material beinhaltet, um eine isolierte Kondensatorspeicherknotenplatte (91 ) in der Kondensatorbehälteröffnung zu definieren. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels nach Anspruch 1, ferner umfassend: Herstellen eines zweiten Knotenpunktes und einer zweiten Kontaktöffnung in der dielektrischen Isolierschicht über dem zweiten Knotenpunkt, wobei die zweite Kontaktöffnung nicht tief genug ist, um den zweiten Knotenpunkt nach außen zu exponieren, wobei die zweite Kontaktöffnung eine zweite Basis hat; wobei die Abstandsschicht (
40 ) auch in der zweiten Kontaktöffnung vorgesehen ist und wobei das anisotrope Ätzen davon einen zweiten Abstandshalter in der zweiten Kontaktöffnung erzeugt; nach dem Bilden des zweiten Seitenwandabstandshalters, Ätzen durch die zweite Kontaktöffnungsbasis, um den zweiten Knotenpunkt nach außen zu exponieren; Füllen der zweiten Kontaktöffnung bis zu dem zweiten Knotenpunkt mit dem elektrisch leitenden Material; vor dem Ätzschritt zum Bilden des Sockels, Ätzen des dielektrischen Isoliermaterials (30e ) und des leitenden Materials (46e ) zum Füllen der zweiten Kontaktöffnung, um eine Kondensatorbehälteröffnung (70 ,72 ) über dem zweiten Knotenpunkt zu bilden und wobei eine Säule aus leitendem Material (74 ,76 ) zwischen der Kondensatorbehälteröffnung (70 ,72 ) und dem zweiten Knotenpunkt verläuft; Bereitstellen einer zweiten Schicht aus elektrisch leitendem Material (78 ) über der dielektrischen Isolierschicht bis in die Kondensatorbehälteröffnung (70 ,72 ) bis auf eine Dicke, die nicht ausreicht, um die Kondensatorbehälteröffnung vollständig auszufüllen; und wobei der Ätzschritt zum Bilden des Sockels auch das Ätzen der zweiten Schicht aus leitendem Material (78 ) beinhaltet, um eine isolierte Kondensatorspeicherknotenplatte (80 ,82 ) in der Kondensatorbehälteröffnung zu definieren. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels nach Anspruch 8, wobei das Ätzen zum Bilden der Kondensatorbehälterkontaktöffnung (
70 ,72 ) zum Ätzen des dielektrischen Isoliermaterials (30e ) durchgeführt wird und das leitende Material (46e ) die zweite Kontaktöffnung im Wesentlichen mit derselben Rate ausfüllt. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 1, ferner umfassend: Bereitstellen eines Paares von Wortleitungen (16 ,17 ); und wobei das Herstellen des Knotenpunktes (26 ) auch das Herstellen des Knotenpunktes zwischen den Wortleitungen (16 ,17 ) umfasst; wobei das Bereitstellen des isolierenden Dielektrikums über dem Knotenpunkt (26 ) das Bereitstellen von dielektrischem Isoliermaterial (30 ) über dem Paar Wortleitungen (16 ,17 ) beinhaltet; wobei die Kontaktöffnungsbasis höhenmäßig außerhalb der leitenden Abschnitte des Paares von Wortleitungen (16 ,17 ) positioniert ist; wobei das anisotropische Ätzen der Abstandsschicht (40 ) zum Bilden eines Seitenwandabstandshalters (42 ) in der Kontaktöffnung (32 ) das dielektrische Isoliermaterial (30 ) über dem Paar Wortleitungen (16 ,17 ) nach außen exponiert; und wobei der Schritt des Ätzens durch die Kontaktöffnungsbasis auch das Ätzen von dielektrischem Isoliermaterial (30 ) über dem Paar Wortleitungen (16 ,17 ), aber bis zu einem Ausmaß umfasst, das nicht ausreicht, um das Paar Wortleitungen nach außen zu exponieren. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 10, wobei die Abstandsschicht (40 ) vor dem anisotropen Ätzen elektrisch leitend gemacht wird, so dass der Abstandshalter unmittelbar nach seiner Bildung elektrisch leitend wird. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 10, wobei die Abstandsschicht (40 ) nicht vor dem anisotropen Ätzen elektrisch leitend gemacht wird, wobei der Abstandshalter nach dem anisotropen Ätzen elektrisch leitend gemacht wird. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 10, wobei das dielektrische Isoliermaterial (30b ) eine äußerste Fläche (29b ) beinhaltet, wobei die äußerste Fläche vor dem Ätzschritt zur Bildung des Sockels im Wesentlichen ungeebnet ist. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 10, wobei die Menge an Isoliermaterial, das über dem Paar Wortleitungen (16 ,17 ) während des Schrittes des Ätzens durch die Kontaktöffnungsbasis weggeätzt wird, gleich oder größer als etwa das 1,3-fache des Abstands zwischen der Kontaktbasis und dem Knotenpunkt (26 ) beträgt. - Halbleiterverarbeitungsverfahren zum Bilden eines Kontaktsockels (
48 ) nach Anspruch 10, wobei die Menge an Isoliermaterial, das über dem Paar Wortleitungen (16 ,17 ) während des Schrittes des Ätzens durch die Kontaktöffnungsbasis weggeätzt wird, gleich etwa dem 1,3- bis 1,5-fachen des Abstands zwischen der Kontaktbasis und dem Knotenpunkt (26 ) beträgt. - Integrierte Schaltung, die Folgendes umfasst: einen Knotenpunkt (
26 ,27 ,28 ); einen longitudinalen, elektrisch leitenden Kontaktsockel (48 ,50 ,52 ) in elektrischer Verbindung mit dem Knotenpunkt (26 ,27 ,28 ), wobei der Kontaktsockel (48 ,50 ,52 ) Folgendes umfasst: einen inneren Längsabschnitt in elektrischer Verbindung mit dem Knotenpunkt (26 ,27 ,28 ) und einen äußeren Längsabschnitt, wobei der äußere Längsabschnitt einen radial äußeren Seitenwandabstandshalter (42 ,43 ,44 ) und eine radial innere elektrisch leitende Säule (56 ) umfasst, wobei der Abstandshalter eine einzelne Polysiliciumschicht mit einer Basis und mit einer longitudinalen Dicke hat, wobei der Abstandshalter elektrisch leitend und in elektrischer Verbindung mit der Säule (56 ) ist, wobei Säule und Abstandshalter eine im Wesentlichen koplanare gemeinsame Außenfläche (58 ) haben; und dielektrisches Isoliermaterial (30 ) mit einer im Wesentlichen planaren Außenfläche (29 ), die im Wesentlichen koplanar mit der gemeinsamen Außenfläche (58 ) des Kontaktsockels (48 ,50 ,52 ) ist, wobei wenigstens eine Oberfläche der einzelnen Materialschicht des Abstandshalters in direktem physikalischem Kontakt mit dem dielektrischen Isoliermaterial (30 ) ist. - Integrierte Schaltung nach Anspruch 16, die ferner Folgendes umfasst: ein Paar Wortleitungen (
16 ,17 ) mit dem Knotenpunkt (26 ) dazwischen, wobei die Wortleitungen jeweilige leitende äußerste Flächen haben; wobei sich das dielektrische Isoliermaterial (30 ) über den Wortleitungen befindet. - Integrierte Schaltung nach Anspruch 16, wobei der innere Längsabschnitt des Kontaktsockels (
48 ,50 ,52 ) im radialen Querschnitt im Wesentlichen kreisförmig ist, wobei der äußere Längsabschnitt im radialen Querschnitt im Wesentlichen kreisförmig ist und einen größeren radialen Querschnitt hat als der innere Längsabschnitt. - Integrierte Schaltung nach einem der Ansprüche 16 bis 18, wobei die Säule (
56 ) Polysilicium umfasst. - Integrierte Schaltung nach einem der Ansprüche 16 bis 18, wobei die Schaltung einen Abstand zwischen der Abstandshalterbasis und dem Knotenpunkt (
26 ,27 ,28 ) von wenigstens 0,1 Mikron hat und wobei die Längsdicke des Abstandshalters wenigstens 0,1 Mikron beträgt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US622591 | 1984-06-20 | ||
US08/622,591 US6083831A (en) | 1996-03-26 | 1996-03-26 | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
PCT/US1997/004660 WO1997036327A1 (en) | 1996-03-26 | 1997-03-21 | A semiconductor processing method for forming a contact pedestal for a storage node of a capacitor in integrated circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69731945D1 DE69731945D1 (de) | 2005-01-20 |
DE69731945T2 true DE69731945T2 (de) | 2005-12-22 |
Family
ID=24494762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69731945T Expired - Lifetime DE69731945T2 (de) | 1996-03-26 | 1997-03-21 | Halbleiter-verfahrensmethode zur herstellung eines kontaktsockels für den speicherknoten eines kondensators in integrierten schaltungen |
Country Status (8)
Country | Link |
---|---|
US (5) | US6083831A (de) |
EP (1) | EP0891634B1 (de) |
JP (2) | JP2000507741A (de) |
KR (1) | KR100424220B1 (de) |
AT (1) | ATE285121T1 (de) |
AU (1) | AU2342297A (de) |
DE (1) | DE69731945T2 (de) |
WO (1) | WO1997036327A1 (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297960A (ja) * | 1998-04-16 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6083831A (en) * | 1996-03-26 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
US5981333A (en) | 1997-02-11 | 1999-11-09 | Micron Technology, Inc. | Methods of forming capacitors and DRAM arrays |
US6238971B1 (en) | 1997-02-11 | 2001-05-29 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures |
US5905280A (en) | 1997-02-11 | 1999-05-18 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures |
US5872048A (en) * | 1997-02-28 | 1999-02-16 | Micron Technology, Inc. | Processing methods of forming an electrically conductive plug to a node location |
US5998257A (en) | 1997-03-13 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry |
US6359302B1 (en) | 1997-10-16 | 2002-03-19 | Micron Technology, Inc. | DRAM cells and integrated circuitry, and capacitor structures |
US6673671B1 (en) * | 1998-04-16 | 2004-01-06 | Renesas Technology Corp. | Semiconductor device, and method of manufacturing the same |
US6208004B1 (en) * | 1998-08-19 | 2001-03-27 | Philips Semiconductor, Inc. | Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof |
JP2000208728A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4070919B2 (ja) * | 1999-01-22 | 2008-04-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6365453B1 (en) | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
KR100322536B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법 |
US6159818A (en) * | 1999-09-02 | 2000-12-12 | Micron Technology, Inc. | Method of forming a container capacitor structure |
US6395600B1 (en) * | 1999-09-02 | 2002-05-28 | Micron Technology, Inc. | Method of forming a contact structure and a container capacitor structure |
US6235580B1 (en) * | 1999-12-20 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Process for forming a crown shaped capacitor structure for a DRAM device |
US6486024B1 (en) * | 2000-05-24 | 2002-11-26 | Infineon Technologies Ag | Integrated circuit trench device with a dielectric collar stack, and method of forming thereof |
US6232168B1 (en) * | 2000-08-25 | 2001-05-15 | Micron Technology, Inc. | Memory circuitry and method of forming memory circuitry |
US6391711B1 (en) | 2000-10-03 | 2002-05-21 | Vanguard International Semiconductor Corporation | Method of forming electrical connection between stack capacitor and node location of substrate |
US6312985B1 (en) * | 2000-10-10 | 2001-11-06 | United Microelectronics Corp. | Method of fabricating a bottom electrode |
US6667237B1 (en) * | 2000-10-12 | 2003-12-23 | Vram Technologies, Llc | Method and apparatus for patterning fine dimensions |
JP2002134711A (ja) * | 2000-10-20 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
US6627493B2 (en) | 2001-03-28 | 2003-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned method for fabricating a capacitor under bit-line (cub) dynamic random access memory (DRAM) cell structure |
US6645806B2 (en) * | 2001-08-07 | 2003-11-11 | Micron Technology, Inc. | Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions |
US6710391B2 (en) * | 2002-06-26 | 2004-03-23 | Texas Instruments Incorporated | Integrated DRAM process/structure using contact pillars |
KR100429374B1 (ko) * | 2002-07-18 | 2004-04-29 | 주식회사 하이닉스반도체 | 강유전성 캐패시터 형성 방법 |
US6696339B1 (en) * | 2002-08-21 | 2004-02-24 | Micron Technology, Inc. | Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices |
KR100476690B1 (ko) * | 2003-01-17 | 2005-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US7375033B2 (en) * | 2003-11-14 | 2008-05-20 | Micron Technology, Inc. | Multi-layer interconnect with isolation layer |
US7154734B2 (en) * | 2004-09-20 | 2006-12-26 | Lsi Logic Corporation | Fully shielded capacitor cell structure |
US7226845B2 (en) * | 2005-08-30 | 2007-06-05 | Micron Technology, Inc. | Semiconductor constructions, and methods of forming capacitor devices |
KR100965030B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법 |
US9056887B2 (en) | 2011-07-26 | 2015-06-16 | Elitech Holding B.V. | Minor groove binder phosphoramidites and methods of use |
KR102289985B1 (ko) | 2014-12-08 | 2021-08-17 | 삼성디스플레이 주식회사 | 표시 장치 |
CN106449591B (zh) * | 2015-08-11 | 2019-02-19 | 旺宏电子股份有限公司 | 连接结构及其制作方法 |
US9922877B2 (en) * | 2015-08-14 | 2018-03-20 | Macronix International Co., Ltd. | Connector structure and method for fabricating the same |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654630B2 (ja) * | 1986-04-03 | 1994-07-20 | 株式会社日立製作所 | 開閉器の補助消弧装置 |
JPS62286270A (ja) * | 1986-06-05 | 1987-12-12 | Sony Corp | 半導体メモリ装置 |
US4855801A (en) * | 1986-08-22 | 1989-08-08 | Siemens Aktiengesellschaft | Transistor varactor for dynamics semiconductor storage means |
JPS63133565A (ja) * | 1986-11-25 | 1988-06-06 | Matsushita Electronics Corp | 半導体記憶装置 |
JPH01100960A (ja) * | 1987-10-14 | 1989-04-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH01215060A (ja) * | 1988-02-24 | 1989-08-29 | Sony Corp | メモリ装置の製造方法 |
JP2838412B2 (ja) * | 1988-06-10 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置のキャパシタおよびその製造方法 |
US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5068711A (en) * | 1989-03-20 | 1991-11-26 | Fujitsu Limited | Semiconductor device having a planarized surface |
US5166090A (en) * | 1989-05-01 | 1992-11-24 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor random access memory cell |
US5010039A (en) * | 1989-05-15 | 1991-04-23 | Ku San Mei | Method of forming contacts to a semiconductor device |
JP2528719B2 (ja) * | 1989-12-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置 |
US5231296A (en) * | 1989-12-19 | 1993-07-27 | Texas Instruments Incorporated | Thin film transistor structure with insulating mask |
US5243220A (en) | 1990-03-23 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device having miniaturized contact electrode and wiring structure |
KR930006730B1 (ko) * | 1991-03-20 | 1993-07-23 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
KR940007391B1 (ko) * | 1991-08-23 | 1994-08-16 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
US5192703A (en) | 1991-10-31 | 1993-03-09 | Micron Technology, Inc. | Method of making tungsten contact core stack capacitor |
US5170243A (en) | 1991-11-04 | 1992-12-08 | International Business Machines Corporation | Bit line configuration for semiconductor memory |
US5206183A (en) * | 1992-02-19 | 1993-04-27 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
US5362666A (en) * | 1992-09-18 | 1994-11-08 | Micron Technology, Inc. | Method of producing a self-aligned contact penetrating cell plate |
US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
US5266514A (en) * | 1992-12-21 | 1993-11-30 | Industrial Technology Research Institute | Method for producing a roughened surface capacitor |
US5401681A (en) | 1993-02-12 | 1995-03-28 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells |
US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
US5563089A (en) | 1994-07-20 | 1996-10-08 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
US5605857A (en) | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
US5340763A (en) * | 1993-02-12 | 1994-08-23 | Micron Semiconductor, Inc. | Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same |
US5340765A (en) * | 1993-08-13 | 1994-08-23 | Micron Semiconductor, Inc. | Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon |
KR950014980A (ko) | 1993-11-19 | 1995-06-16 | 김주용 | 반도체 소자의 캐패시터 형성방법 |
KR100231593B1 (ko) * | 1993-11-19 | 1999-11-15 | 김주용 | 반도체 소자의 캐패시터 제조방법 |
KR0119961B1 (ko) | 1993-12-30 | 1997-10-27 | 김주용 | 반도체 소자의 캐패시터 제조방법 |
KR950021644A (ko) | 1993-12-31 | 1995-07-26 | 김주용 | 반도체 기억장치 및 그 제조방법 |
US5629539A (en) * | 1994-03-09 | 1997-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having cylindrical capacitors |
US5418180A (en) * | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
US5538592A (en) * | 1994-07-22 | 1996-07-23 | International Business Machines Corporation | Non-random sub-lithography vertical stack capacitor |
JP2956482B2 (ja) | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5604147A (en) * | 1995-05-12 | 1997-02-18 | Micron Technology, Inc. | Method of forming a cylindrical container stacked capacitor |
US5556802A (en) | 1995-06-07 | 1996-09-17 | International Business Machines Corporation | Method of making corrugated vertical stack capacitor (CVSTC) |
US5597756A (en) | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
US5607879A (en) * | 1995-06-28 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for forming buried plug contacts on semiconductor integrated circuits |
US5700731A (en) * | 1995-12-07 | 1997-12-23 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells |
US6083831A (en) * | 1996-03-26 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
-
1996
- 1996-03-26 US US08/622,591 patent/US6083831A/en not_active Expired - Lifetime
-
1997
- 1997-03-21 JP JP9534516A patent/JP2000507741A/ja active Pending
- 1997-03-21 WO PCT/US1997/004660 patent/WO1997036327A1/en active IP Right Grant
- 1997-03-21 DE DE69731945T patent/DE69731945T2/de not_active Expired - Lifetime
- 1997-03-21 AT AT97916177T patent/ATE285121T1/de active
- 1997-03-21 AU AU23422/97A patent/AU2342297A/en not_active Abandoned
- 1997-03-21 EP EP97916177A patent/EP0891634B1/de not_active Expired - Lifetime
- 1997-03-21 KR KR10-1998-0705931A patent/KR100424220B1/ko not_active IP Right Cessation
- 1997-10-16 US US08/951,854 patent/US6331725B1/en not_active Expired - Fee Related
-
1998
- 1998-11-09 US US09/189,030 patent/US6300213B1/en not_active Expired - Fee Related
-
2000
- 2000-05-30 US US09/584,156 patent/US6312984B1/en not_active Expired - Fee Related
-
2001
- 2001-10-03 US US09/970,949 patent/US6498375B2/en not_active Expired - Fee Related
-
2004
- 2004-12-28 JP JP2004380641A patent/JP4585309B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990082204A (ko) | 1999-11-25 |
US6331725B1 (en) | 2001-12-18 |
EP0891634A4 (de) | 1999-12-01 |
US6083831A (en) | 2000-07-04 |
KR100424220B1 (ko) | 2004-11-10 |
JP4585309B2 (ja) | 2010-11-24 |
US6498375B2 (en) | 2002-12-24 |
AU2342297A (en) | 1997-10-17 |
US6312984B1 (en) | 2001-11-06 |
DE69731945D1 (de) | 2005-01-20 |
WO1997036327A1 (en) | 1997-10-02 |
US20020020883A1 (en) | 2002-02-21 |
JP2000507741A (ja) | 2000-06-20 |
US6300213B1 (en) | 2001-10-09 |
EP0891634A1 (de) | 1999-01-20 |
JP2005101666A (ja) | 2005-04-14 |
EP0891634B1 (de) | 2004-12-15 |
ATE285121T1 (de) | 2005-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69731945T2 (de) | Halbleiter-verfahrensmethode zur herstellung eines kontaktsockels für den speicherknoten eines kondensators in integrierten schaltungen | |
DE102004039660B4 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE3525418C2 (de) | ||
DE4229363C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE102004002659B4 (de) | Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür | |
EP0744771B1 (de) | Verfahren zur Herstellung einer DRAM-Speicherzelle mit vertikalem Transistor | |
DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE60129605T2 (de) | Ein verfahren zur herstellung von eingebetteten vertikal-dram-zellen und logikgates mit zweifacher arbeitsfunktion | |
DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
DE4301690A1 (de) | ||
DE102004002223B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19933480A1 (de) | Zylindrischer Kondensator und Verfahren für dessen Herstellung | |
DE4321638A1 (de) | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung | |
DE102006045709A1 (de) | Speicherzellenfeld und Verfahren zum Ausbilden des Speicherzellenfeldes | |
DE10206149C1 (de) | Verfahren zur Herstellung von Kontakten | |
DE10220542A1 (de) | Kompakte Grabenkondensatorspeicherzelle mit Körperkontakt | |
DE10327945A1 (de) | Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern | |
DE102004043858A1 (de) | Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19944012A1 (de) | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren | |
DE10344862B4 (de) | Grabenkondensator-Speicherzellenstruktur und Verfahren zum Ausbilden einer Grabenkondensator-Speicherzellenstruktur | |
DE102006023730A1 (de) | Speicherzellenfeld und Verfahren zu dessen Herstellung | |
DE10150503B4 (de) | Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle | |
WO2000019529A1 (de) | Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |