DE69737742T2 - Herstellungsmethode einer hybriden integrierten schaltung - Google Patents

Herstellungsmethode einer hybriden integrierten schaltung Download PDF

Info

Publication number
DE69737742T2
DE69737742T2 DE69737742T DE69737742T DE69737742T2 DE 69737742 T2 DE69737742 T2 DE 69737742T2 DE 69737742 T DE69737742 T DE 69737742T DE 69737742 T DE69737742 T DE 69737742T DE 69737742 T2 DE69737742 T2 DE 69737742T2
Authority
DE
Germany
Prior art keywords
wafer
semiconductor material
semiconductor
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737742T
Other languages
English (en)
Other versions
DE69737742D1 (de
Inventor
Ronald Dekker
Henricus Godefridus Maas
Wilhelmus Theodorus Van Den Einden
Maria Henrica Van Deurzen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69737742D1 publication Critical patent/DE69737742D1/de
Application granted granted Critical
Publication of DE69737742T2 publication Critical patent/DE69737742T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Substrat, das mit einem Halbleiterelement versehen ist, welches in einer kleinen Scheibe aus Halbleitermaterial gebildet ist, wobei das Halbleiterelement und ein Muster von Leitern auf einer ersten Seite eines Wafers eines Halbleitermaterials gebildet ist, worauf der Wafer mit dieser ersten Seite auf das Substrat geklebt wird und das Halbleitermaterial des Wafers von der zweiten Seite mit Ausnahme der Fläche des Halbleiterelementes entfernt wird.
  • Das Halbleiterelement kann eine einzelne Diode oder ein Transistor sein, in der Praxis ist es aber gewöhnlich eine integrierte Schaltung, die eine große Anzahl von Transistoren umfasst. Eine Anzahl von kleinen Scheiben aus Halbleitermaterial, die mit Halbleiterelementen versehen sind, und eine Anzahl passiver Elemente wie Widerstände, Kondensatoren und Spulen können auf dem Substrat vorgesehen sein. Die Halbleiterelemente und die passiven Elemente werden mit Hilfe von auf dem Substrat vorhandenen Leitern miteinander verbunden. Eine hybride integrierte Schaltung wird somit auf dem Substrat gebildet. Da das Substrat aus einem isolierenden oder semi-isolierenden Material sein kann, werden parasitäre Kapazitäten und Selbstinduktivitäten vermieden, so dass Signale sehr hoher Frequenzen in solchen hybriden integrierten Schaltungen verarbeitet werden können.
  • Bei Chang J. Y.-C. et al. wird unter dem Titel „Large Suspended Inductors an Silicon and their use in a 2-μm CMOS RF Amplifier", IEEE Electron Device Letters, Bd. 14, Nr. 5, 5. Mai 1993, Seiten 246 bis 248, ein monolithischer HF-Verstärker in Silizium offenbart. Der HF-Verstärker verwendet eine abgestimmte Last, um als ein Mittel zum Erreichen eines Verstärkungsfaktors zu wirken, der so groß sein kann wie der bei einer DC-Verstärkung unter Benutzung einer LC-Resonanz zum Ausgleich von Bauelement- und parasitären Kapazitäten bei der Mittelfrequenz in dem 700 bis 900 MHz-Band verfügbare. Die abgestimmte Last erfordert große Induktorspulen. Um die Kapazität zum Siliziumsubstrat zu verringern, wird das Siliziumsubstrat unter der großen Induktorspule selektiv ausge ätzt, was die Induktorspule von einer hängenden, an vier Ecken an dem Rest des Silizium-ICs, in welchem der CMOS-HF-Verstärker hergestellt ist, befestigten Oxidschicht umgeben sein lässt.
  • US-Patent 4,870,475 beschreibt ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem ein Halbleiterelement in einem Fenster in einer Feldoxidschicht auf einer ersten Seite eines Wafers eines Halbleitermaterials gebildet wird. Der Wafer wird dann mit dieser ersten Seite auf ein Substrat geklebt, und das Halbleitermaterial wird an der zweiten Seite entfernt, bis derartiges Entfernen durch die Topografie der Kantenabschnitte der Feldoxidschicht beendet wird.
  • US 5,446,309 offenbart ein Verfahren der in dem einführenden Absatz erwähnten Art durch das passive Elemente, Kapazitäten und Spulen in diesem Fall, und ein Muster eines Leiters auf einem Substrat gebildet werden, worauf eine kleine, mit einem Halbleiterelement versehene Scheibe aus einem Halbleitermaterial an dem Substrat befestigt wird. Hier wird die Scheibe direkt mit ihrer unteren Seite mit einem der Leiter auf dem Substrat verbunden. Weitere elektrische Verbindungen werden mit Hilfe von Metalldrähten erreicht, die an einem Ende mit dem Halbleiterelement und an dem anderen Ende mit auf dem Substrat vorhandenen Leitern verbunden werden.
  • Eine Verdrahtung solcher hybrider integrierter Schaltungen ist schwierig und somit teuer. Zusätzlich werden parasitäre Kapazitäten und Selbstinduktivitäten eingeführt. Die Scheibe mit dem Halbleiterelement wird mit ihrer unteren Seite an einem auf dem Substrat vorhandenen Leiter befestigt. Da diese Verbindung gut leitend sein muss, müssen dem Befestigungsverfahren hohe Anforderungen auferlegt werden. Das Vorsehen der weiteren elektrischen Verbindungen zwischen dem Halbleiterelement und den auf dem Substrat vorhandenen Leitern mit Hilfe von Metalldrähten ist ebenso kostspielig. Besondere, sehr teure Ausrüstung ist zum Vorsehen dieser Metallverbindungs-Drähte erforderlich. Zusätzlich führen die in Schleifen angeordneten Metalldrähte parasitäre Kapazitäten und Selbstinduktivitäten ein.
  • Die Erfindung hat unter anderem die Aufgabe, ein Verfahren zur Herstellung einer hybriden integrierten Schaltung bereitzustellen, wodurch die Verdrahtung auf einfache Weise ohne die Einführung zusätzlicher und kostspieliger Prozessschritte erreicht wird und wodurch der Einführung von parasitären Kapazitäten und Selbstinduktivitäten entgegengewirkt wird.
  • Gemäß der Erfindung umfasst das in dem einleitenden Absatz erwähnte Verfahren zu diesem Zweck, dass das passive Element auch auf der ersten Seite des Wafers aus Halbleitermaterial gebildet wird, wobei wenigstens einer der Leiter eine elektrische Verbindung zwischen dem passiven Element und dem Halbleiterelement bereitstellt, und den Schritt eines selektiven Entfernens des Halbleitermaterials auf dem Wafer von im Wesentlichen der ganzen zweiten Seite mit der Ausnahme der Fläche des Halbleiterelementes.
  • Das passive Element, das Muster von Leitern und das Halbleiterelement werden auf einer Seite eines Wafers aus Halbleitermaterial gebildet. Die auf dem Wafer vorgesehenen Leiter bilden nicht nur Verbindungen innerhalb des Halbleiterelementes, sondern auch Verbindungen zwischen dem Halbleiterelement und dem passiven Element. Die Verbindungen zwischen dem Halbleiterelement und dem passiven Element können in den selben Prozessschritten wie die Verbindungen innerhalb des Halbleiterelementes realisiert werden. Zusätzliche Prozessschritte werden dafür nicht notwendig. Die Verbindungen können sehr kurz sein und können auf der Wafer-Oberfläche liegen. Zusätzlich wird das nahe an dem Halbleiterelement liegende Halbleitermaterial entfernt. Jegliche dennoch auftretenden parasitären Kapazitäten und Selbstinduktivitäten sind somit extrem klein. Das in der Fläche des Halbleiterelements nach dem Entfernen des Halbleitermaterials verbleibende Halbleitermaterial stellt die kleine Scheibe dar, in welcher das Halbleiterelement gebildet wird. Das Substrat, auf welchem der Wafer aufgeklebt ist, verleiht der hybriden integrierten Schaltung zusätzliche Stärke.
  • Vorzugsweise wird der Wafer mit einer Ätzmaske an seiner zweiten Seite an dem Bereich des Halbleiterelementes versehen, bevor das Halbleitermaterial entfernt wird, und das Halbleitermaterial wird nachfolgend durch Ätzen entfernt. Das Halbleitermaterial kann somit auf einfache Weise ohne Schaden für das Halbleiterelement entfernt werden. Derartige Ätzprozesse gehen langsam voran, das Entfernen des Halbleitermaterials kann dadurch beschleunigt werden, dass das Halbleitermaterial von der zweiten Seite des Wafers her über einen Teil seiner Dicke entfernt wird, bevor die Ätzmaske bereitgestellt wird. Dies wird vorzugsweise mit Hilfe einer Polier-Behandlung durchgeführt.
  • 1 bis 3 zeigen diagrammartig und im Querschnitt einige Phasen bei der Herstellung eines Halbleiterbauelements mit dem Verfahren gemäß der Erfindung.
  • 1 bis 3 zeigen diagrammartig und im Querschnitt einige Stufen bei der Herstellung eines in 3 gezeigten Halbleiter-Bauelements, mit einem Substrat 1, das mit einem passiven Element 2, einer Spule in diesem Beispiel, einem Muster von Leitern 3, 4 und einem Halbleiterelement 5, welches in einer kleinen Scheibe aus Halbleitermaterial 6 gebildet ist, versehen ist.
  • Eine Herstellung beginnt mit einer in 1 gezeigten n-Typ Siliziumscheibe 7. Ein Halbleiterelement 5, in diesem Fall ein bipolarer Transistor mit einer p-Typ Basiszone 9 und einer n-Typ Emitterzone 10, wird auf der ersten Seite 8 des Wafers 7 auf übliche Weise gebildet. Die Kollektorzone des Transistors wird durch den unter der Basiszone 9 gelegenen Abschnitt des Siliziumwafers 7 gebildet und auf gewöhnliche Weise außerhalb der Zeichenebene kontaktiert.
  • Nachdem das Halbleiterelement gebildet worden ist, wird eine ungefähr 0,5 μm dicke Siliziumoxidschicht 11 auf der ersten Seite 8 des Wafers hergestellt, und Fenster 12, 13, 14, 15 werden nachfolgend darin geätzt. Dann wird eine Aluminiumschicht auf der Isolierschicht 11 und in den Fenstern 12, 13, 14, 15 abgeschieden und ein Muster von Leitern 3, 4 wird in die Aluminiumschicht auf übliche Weise geätzt. Eine Spule 2 und ein Verbindungsleiter 16 für die hybride integrierte Schaltung werden in derselben Aluminiumschicht gebildet, in welcher die Leiter 3 und 4 gebildet sind. Die Spule umfasst Windungen 17 und ein Ende 18, das auf dem Siliziumwafer innerhalb des Fensters 15 liegt. Der Verbindungsleiter 16 umfasst einen leitenden Abschnitt 19, der auf dem Siliziumwafer 7 innerhalb des Fensters 14 liegt. Die Windungen 17 der Spule 2 sind mit der Emitterzone 10 des Transistors 5 über den Leiter 4 verbunden. Der Verbindungsleiter 16 ist mit der Basiszone 9 des Transistors 5 über den Leiter 3 verbunden.
  • Nachdem das passive Element 2, das Muster von Leitern 3 und 4, das Halbleiterelement 5 und der Verbindungsleiter 16 auf der ersten Seite 8 des Wafers aus Halbleitermaterial 17 gebildet worden sind, wird eine Schicht aus passivierendem Material 20 abgeschieden, woraufhin der Wafer 7 mit seiner ersten Seite 8 auf einem Substrat 1, zum Beispiel aus Glas oder Aluminiumoxid hergestellt, mit Hilfe einer Klebstoffschicht, zum Beispiel ein Epoxid- oder Acrylat-Kleber, befestigt wird. Dann wird das Halbleitermaterial auf dem Wafer 7 von der zweiten Seite 22 her mit Ausnahme der Fläche des Halbleiterelements 5 entfernt. Somit verbleibt lediglich die kleine Scheibe 6 des Wafers aus dem Halbleitermaterial 7 im Bereich des Halbleiterelements 5. Nach dem Entfernen des Halbleitermaterials gibt das Substrat 1 der ganzen Anordnung Festigkeit.
  • Lediglich ein einzelnes Halbleiterbauelement 5 in der Form eines in dem Wafer aus Halbleitermaterial 7 gebildeten Transistors wurde in dem obigen Beispiel gebildet, um die Zeichnung einfach zu halten. In praktischen hybriden integrierten Schaltungen wird eine, eine sehr große Anzahl von Transistoren umfassende integrierte Schaltung tatsächlich mit einer vergleichsweise kleinen Zahl passiver Elemente wie Widerständen, Kapazitäten und Spulen kombiniert. Die auf dem Substrat 1 vorhandenen Leiter verbinden die Halbleiterelemente in der integrierten Schaltung sowohl miteinander als auch mit den passiven Elementen. Die letztgenannten Verbindungen können in den selben Prozessschritten wie die zuerst genannten realisiert werden. Zusätzliche Prozessschritte sind dafür nicht notwendig. Die Verbindungen können extrem kurz sein. Da das Halbleitermaterial nahe dem Halbleiterelement 5 entfernt ist, sind jegliche noch auftretende parasitäre Kapazitäten und Selbstinduktivitäten überdies sehr klein.
  • Bevor das Halbleitermaterial entfernt wird, wird der Wafer 7 an seiner zweiten Seite 22 im Bereich des Halbleiterelements 5 mit einer Ätzmaske 23 versehen, worauf das Halbleitermaterial durch Ätzen entfernt wird. Diese Maske 23 wird in dem vorliegenden Beispiel in einer Schicht aus Siliziumnitrid gebildet, und das Silizium wird vom Wafer in einer KOH-Lösung bis auf die Siliziumoxidschicht 11 weggeätzt. Das Ätzen endet dann automatisch an dem Siliziumoxid. Eine dünne (nicht gezeigte) Siliziumnitridschicht kann in den Fenstern 14 und 15 unterhalb der Aluminiumschicht vorgesehen sein, um das Aluminium des Endes 18 der Spule 2 und den leitenden Abschnitt 19 des Verbindungsleiters 16 während des Ätzens zu schützen. Diese Siliziumnitridschicht sollte offensichtlich nach dem Entfernen des Halbleitermaterials wieder entfernt werden, um das Ende 18 der Spule 2 und den Verbindungsleiter 16 frei zu legen.
  • Da Ätzprozesse langsam voranschreiten, kann das Entfernen des Halbleitermaterials beschleunigt werden, indem das Halbleitermaterial des Wafers 7 von der zweiten Seite 22 über einen Teil seiner Dicke, bevor die Ätzmaske 23 hergestellt wird, wie in 2 gezeigt entfernt wird. Dies wird vorzugsweise durch eine Polier-Behandlung vollzogen.
  • Die auf dem Wafer gebildete Spule 2 liegt neben dem Halbleiterelement 5. Das Halbleitermaterial des Wafers 7 ist an der Fläche der Spule entfernt worden, die vollständig isoliert in dem isolierenden Substrat 1 liegt. Die Spule 2 hat als ein Resultat einen vergleichsweise hohen Qualitätsfaktor. Wenn das Halbleitermaterial an der Fläche der Spule nicht entfernt worden wäre, würde der Qualitätsfaktor viel geringer sein.
  • Der leitende Abschnitt 19 des Verbindungsleiters 16 und das auf der ersten Seite 8 des Wafers 7 gebildete Ende 18 der Spule 2 werden automatisch frei gelegt, wenn das Halbleitermaterial entfernt wird. Die hybride integrierte Schaltung kann danach somit extern ohne besondere Maßnahmen kontaktiert werden.

Claims (7)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Substrat (1), das mit einem Halbleiterelement (5) versehen ist, welches in einer kleinen Scheibe (6) eines Halbleitermaterials ausgebildet ist, wobei das Halbleiterelement (5) und ein Muster von Leitern (3, 4) an einer ersten Seite eines Wafers (7) eines Halbleitermaterials ausgebildet ist, wobei das Verfahren umfasst, dass der Wafer (7) mit der ersten Seite an das Substrat (1) verklebt wird und Halbleitermaterial des Wafers (7) von der zweiten Seite her entfernt wird; wobei das Verfahren umfasst, dass ein passives Element (2) ebenfalls an der ersten Seite des Wafers (7) des Halbleitermaterials ausgebildet wird, wobei wenigstens einer der Leiter (4) eine elektrische Verbindung zwischen dem passiven Element (2) und dem Halbleiterelement (5) bietet, und dass eine Isolierschicht (11) auf dem Wafer (7) des Halbleitermaterials vorgesehen wird, wobei die Isolierschicht (11) zwischen der Oberfläche des Wafers und dem Muster der Leiter (3, 4) vorgesehen wird und wenigstens ein Fenster (14, 15) aufweist, in dem eine Verbindungselektrode (18, 19) vorgesehen wird, und wobei das Verfahren ferner den Schritt der vollständigen Entfernung des Halbleitermaterials des Wafers (7) von der ganzen zweiten Seite, mit Ausnahme des Bereiches des Halbleiterelements (5), und das Freilegen der Verbindungselektrode (18, 19) umfasst.
  2. Verfahren nach Anspruch 1, bei dem das passive Element eine Spule ist und die Verbindungselektrode ein Ende der Spule ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Verbindungselektrode (19) eine Elektrode umfasst, die mit dem Halbleiterelement (5) über einen anderen der Leiter (3) verbunden ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schicht aus Siliziumnitrid in dem wenigstens einen Fenster (14, 15) vorgesehen ist, um die Verbindungselektrode (18, 19) während des Entfernens des Halblei termaterials des Wafers (7) zu schützen, wobei die Schicht des Materials anschließend entfernt wird, um die Verbindungselektrode (18, 19) freizulegen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Wafer (7) mit einer Ätzmaske (23) an seiner zweiten Seite an dem Bereich des Halbleiterelements (5) versehen wird, bevor das Halbleitermaterial entfernt wird, und das Halbleitermaterial anschließend durch Ätzen entfernt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Halbleitermaterial des Wafers (7) von der zweiten Seite über einen Teil seiner Dicke entfernt wird, bevor die Ätzmaske (23) vorgesehen wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Halbleitermaterial des Wafers (7) von der zweiten Seite über einen Teil seiner Dicke mittels einer Polierbehandlung entfernt wird.
DE69737742T 1996-03-12 1997-02-07 Herstellungsmethode einer hybriden integrierten schaltung Expired - Lifetime DE69737742T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96200674 1996-03-12
EP96200674 1996-03-12
PCT/IB1997/000091 WO1997034317A1 (en) 1996-03-12 1997-02-07 Method of manufacturing a hybrid integrated circuit

Publications (2)

Publication Number Publication Date
DE69737742D1 DE69737742D1 (de) 2007-07-05
DE69737742T2 true DE69737742T2 (de) 2008-01-31

Family

ID=8223774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737742T Expired - Lifetime DE69737742T2 (de) 1996-03-12 1997-02-07 Herstellungsmethode einer hybriden integrierten schaltung

Country Status (6)

Country Link
US (1) US5736452A (de)
EP (1) EP0826234B1 (de)
JP (1) JPH11505671A (de)
KR (1) KR100632136B1 (de)
DE (1) DE69737742T2 (de)
WO (1) WO1997034317A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492103B (en) 2000-06-02 2002-06-21 Koninkl Philips Electronics Nv Electronic device, and method of patterning a first layer
SE0100875D0 (sv) * 2001-03-14 2001-03-14 Biacore Ab Method of preparing supported lipid film membranes and use thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (de) * 1974-08-19 1978-08-22
JPH0691227B2 (ja) * 1984-02-09 1994-11-14 松下電子工業株式会社 半導体装置の製造方法
US4870475A (en) * 1985-11-01 1989-09-26 Nec Corporation Semiconductor device and method of manufacturing the same
JPH061778B2 (ja) * 1985-11-01 1994-01-05 日本電気株式会社 半導体装置およびその製造方法
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
JP3036233B2 (ja) * 1992-06-22 2000-04-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3340177B2 (ja) * 1993-03-12 2002-11-05 株式会社東芝 電界効果型トランジスタ
JP2526786B2 (ja) * 1993-05-22 1996-08-21 日本電気株式会社 半導体装置及びその製造方法
JP3278296B2 (ja) * 1994-07-13 2002-04-30 三菱電機株式会社 液晶表示アレイの製造方法
JP2571546B2 (ja) * 1994-09-14 1997-01-16 松下電器産業株式会社 液晶画像表示装置の製造方法
KR0150998B1 (ko) * 1994-10-27 1998-12-01 김광호 이중 스토퍼를 이용한 소이 웨이퍼 제조방법
WO1996020497A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer

Also Published As

Publication number Publication date
WO1997034317A1 (en) 1997-09-18
EP0826234B1 (de) 2007-05-23
DE69737742D1 (de) 2007-07-05
US5736452A (en) 1998-04-07
KR19990014741A (ko) 1999-02-25
JPH11505671A (ja) 1999-05-21
KR100632136B1 (ko) 2006-11-30
EP0826234A1 (de) 1998-03-04

Similar Documents

Publication Publication Date Title
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE4433845A1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE60025796T2 (de) Massebene für ein IC
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE2432544C3 (de) Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE69737742T2 (de) Herstellungsmethode einer hybriden integrierten schaltung
DE112019007552B4 (de) Techniken zum herstellen integrierter induktoren und zugehörige halbleitervorrichtungen, elektronische systeme und verfahren
DE102022109713A1 (de) Reiheninduktoren
EP0602278B1 (de) Bipolarer Hochfrequenztransistor
DE102008030348A1 (de) Chipstapelstruktur und Verfahren zu ihrer Herstellung
EP1472732B1 (de) Vorrichtung zur verbindung eines ic-anschlusses mit einem bezugspotential
DE102017212763A1 (de) Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE19904751C1 (de) Vertikal integrierte Schaltung und Verfahren zum Herstellen einer vertikal integrierten Schaltung
DE10047135A1 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10296523B4 (de) Vorrichtung bestehend aus LDMOS-Transistor und Leistungsverstärker mit einer gemeinsamgenutzten Erdungsebene und Verfahren zur Herstellung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

R082 Change of representative

Ref document number: 826234

Country of ref document: EP

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

R081 Change of applicant/patentee

Ref document number: 826234

Country of ref document: EP

Owner name: INVENSAS CORP., US

Free format text: FORMER OWNER: NXP B.V., EINDHOVEN, NL

Effective date: 20121121

R082 Change of representative

Ref document number: 826234

Country of ref document: EP

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

Effective date: 20121121