DE69834561T2 - Halbleiteranordnung und herstellungsverfahren dafür - Google Patents

Halbleiteranordnung und herstellungsverfahren dafür Download PDF

Info

Publication number
DE69834561T2
DE69834561T2 DE69834561T DE69834561T DE69834561T2 DE 69834561 T2 DE69834561 T2 DE 69834561T2 DE 69834561 T DE69834561 T DE 69834561T DE 69834561 T DE69834561 T DE 69834561T DE 69834561 T2 DE69834561 T2 DE 69834561T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
semiconductor substrate
semiconductor
elastic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69834561T
Other languages
English (en)
Other versions
DE69834561D1 (de
Inventor
Nozomi Shimoishizaka
Ryuichi Sahara
Yoshifumi Nakamura
Takahiro Kumakawa
Shinji Murakami
Yukata Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69834561D1 publication Critical patent/DE69834561D1/de
Application granted granted Critical
Publication of DE69834561T2 publication Critical patent/DE69834561T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil für die Verwendung in einer Informationskommunikationsvorrichtung und einer elektronischen Bureauvorrichtung, das für ein hochdichtes Packen verwendbar ist, das eine integrierte Halbleiterschaltungseinheit enthält und Leitungen und ähnliches einschließt, die mit externen Anschlüssen zu verbinden sind, und ein Verfahren zur Herstellung des Halbleiterbauteils.
  • STAND DER TECHNIK
  • In Übereinstimmung mit jüngsten Entwicklungen auf dem Gebiet der kompakten und elektronischen High-Level-Funktions-Vorrichtungen wird ein Halbleiterbauteil, das eine integrierte Halbleiterschaltungseinheit einschließt, ebenso hinsichtlich Kompaktheit, Hochpackungsdichte und Hochgeschwindigkeit in der Packleistung erforderlich. Zum Beispiel sind als Speicherbauteile ein LOC (lead on chip), ein SON (small outline non-lead), ein μBGA (microball grid array) unter Verwendung eines TAB-Tapes (offenbart in der nationalen Veröffentlichung der übersetzten Version, Nummer 06-504408) und ähnliches entwickelt worden.
  • Im Weiteren wird ein herkömmliches Halbleiterbauteil, das als μBGA bezeichnet wird, und ein Verfahren zur Herstellung des Bauteils mit Bezug auf Zeichnungen beschrieben.
  • 10 ist eine Schnittansicht des herkömmlichen Bauteils, das als μBGA bezeichnet wird. In 10 bezeichnet ein Bezugszeichen 101 einen Halbleiterchip, der Halbleiterelemente einschließt, ein Bezugszeichen 102 bezeichnet eine Verdrahtungsschaltungsschicht einer flexiblen Schicht, die auf dem Halbleiterchip 101 ausgebildet ist, ein Bezugszeichen 103 bezeichnet ein flexibles Material niedriger Elastizität, das zwischen dem Halbleiterchip 101 und der Verdrahtungsschaltungsschicht 102 angeordnet ist, ein Bezugszeichen 104 bezeichnet eine Teilleitung entsprechend eines Teils einer Verdrahtungsschicht, ein Bezugszeichen 105 bezeichnet eine Elementelektrode, die elektrisch mit dem Halbleiterelement, das in dem Halbleiterchip 101 enthalten ist, verbunden ist, und ein Bezugszeichen 106 be zeichnet eine Elektrode, die auf der Oberfläche der Verdrahtungsschaltungsschicht 102 zum Erlangen einer elektrischen Verbindung mit einer externen Vorrichtung ausgebildet ist.
  • Wie in 10 gezeigt, ist in dem herkömmlichen Halbleiterbauteil, das als μBGA bezeichnet ist, die Verdrahtungsschaltungsschicht 102 auf dem Halbleiterchip 101 mit dem Material 103 niedriger Elastizität dazwischen ausgebildet, und die Elementelektrode 105 auf dem Halbleiterchip 101 ist elektrisch mit der Elektrode 106 auf der Verdrahtungsschaltungsschicht 102 über die Teilleitung 104 verbunden.
  • Als nächstes wird mit Bezug auf die selbe Zeichnung das Verfahren zur Herstellung des vorgenannten herkömmlichen Halbleiterbauteils beschrieben.
  • Als erstes wird die Verdrahtungsschaltungsschicht 102 in der Form der flexiblen Schicht auf dem Halbleiterchip 101 mit dem Material 103 niedriger Elastizität dazwischen befestigt. Die Verdrahtungsschaltungsschicht 102 schließt ein Verdrahtungsmuster ein, die Elektrode 106, die mit dem Verdrahtungsmuster zu verbinden ist, ist auf der Verdrahtungsschaltungsschicht 102 ausgebildet und die Teilleitung 104 erstreckt sich von der Elektrode 106. In diesem Fall ist das Material 103 niedriger Elastizität ein Isolationsmaterial, das eine Haftfunktion aufweist.
  • Als nächstes werden die Teilleitung 104 und die Elementelektrode 105 elektrisch miteinander unter Verwendung einer herkömmlichen Thermo-Kompressions-Bonding-Technik, die allgemein in "TAB" (tape automated bonding) verwendet wird, oder eine Ultraschallbondingtechnik miteinander verbunden. Auf diese Weise wird das Halbleiterbauteil hergestellt.
  • Genauer kann aufgrund der zuvor genannten Struktur des Halbleiterbauteils das Halbleiterbauteil elektrisch mit externen Geräten über eine große Anzahl von Elektroden 106, die zweidimensional auf der Verdrahtungsschaltungsschicht 102 ausgebildet sind, verbunden werden, wobei Spannungen unterdrückt werden. Dem gemäß kann eine Informationskommunikationsvorrichtung, elektronische Bürovorrichtung und ähnliches verkleinert werden.
  • PROBLEME, DIE MIT DER ERFINDUNG ZU LÖSEN SIND
  • Das zuvor genannte herkömmliche Halbleiterbauteil weist jedoch die folgenden Probleme auf:
    Erstens ist es bei dem herkömmlichen Halbleiterbauteil notwendig, die Verdrahtungsschaltungsschicht 102 zuvor herzustellen, wodurch die Anzahl der Herstellungsprozesse vergrößert wird. Ebenso ist die Verdrahtungsschaltungsschicht 102 selbst teuer. Außerdem ist es notwendig, eine Hochleistungspositionierungsmaschine zur Verfügung zu stellen, um die Verdrahtungsschaltungsschicht 102 auf dem Halbleiterchip 101 mit dem Material 103 niedriger Elastizität dazwischen zu befestigen, wodurch die Ausstattungskosten erhöht werden. In Folge dessen werden die Herstellungskosten für das Halbleiterbauteil im Ganzen erhöht.
    Zweitens werden bei dem Verbinden der Elementelektrode 105 mit der Teilleitung 104, die sich von der Verdrahtungsschaltungsschicht 102 erstreckt, insbesondere wenn eine feine Leitung für die Verbindung genutzt wird, die Breite und die Dicke der Teilleitung 104 verringert und somit wird die Form der Teilleitung 104 instabil, woraus resultiert, dass das Herstellen der Verbindung mit der Elementelektrode 105 schwierig ist. Dem gemäß werden die Herstellungskosten erhöht, und die Verlässlichkeit der Verbindung ist gering.
    Drittens kann aufgrund dieser Struktur ein solches Halbleiterbauteil nicht hergestellt werden, bis der Halbleiterchip 101 von einem Wafer geschnitten worden ist. Daher ist die Herstellung des Halbleiterbauteiles langsam, und das Halbleiterbauteil kann nicht in dem Zustand eines Wafers getestet werden. Dieses ist ein schwerwiegendes Hindernis für die Verringerung der Herstellungskosten des Halbleiterbauteiles.
  • Die vorliegende Erfindung wurde erdacht, um die zuvor erwähnten herkömmlichen Probleme zu lösen, und das Ziel ist es, ein Halbleiterbauteil mit großer Zuverlässigkeit, hoher Packungsdichte und niedrigen Kosten, das auf dem Waferniveau bis zu einem Zustand nahe dem letzten Schritt der Herstellung hergestellt werden kann, und ein Verfahren zur Herstellung des Halbleiterbauteiles zur Verfügung zu stellen.
  • In diesem Zusammenhang kann das Dokument JP-A-64 001 257, das ein Halbleiterbauteil offenbart, erwähnt werden.
  • OFFENBARUNG DER ERFINDUNG
  • Um das zuvor genannte Ziel zu erreichen, werden hierin das folgende Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils offenbart.
  • Das grundlegende Halbleiterbauteil dieser Erfindung umfasst ein Halbleitersubstrat, das Halbleiterelemente einschließt; Elementelektroden, die auf einer Hauptfläche des Halbleitersubstrats angeordnet sind und elektrisch mit den Halbleiterelementen verbunden sind; eine Schicht aus elastischem Material, die auf der Hauptfläche des Halbleitersubstrats aus einem isolierenden elastischen Material ausgebildet ist; eine Öffnung, die durch teilweises Entfernen der Schicht aus elastischem Material zum Freilegen zumindest der Elementelektroden auf dem Halbleitersubstrat ausgebildet ist; eine Metallverdrahtungsschicht, die durchgängig ausgebildet ist, um sich von den Elementelektroden über die Schicht aus elastischem Material zu erstrecken und externe Elektroden, die als Teil der Metallverdrahtungsschicht auf der Schicht aus elastischem Material für eine elektrische Verbindung mit externen Geräten ausgebildet sind.
  • Auf diese Weise sind die externen Elektroden der Metallverdrahtungsschicht auf der Schicht aus elastischem Material ausgebildet. Daher können beim Anbringen des Halbleiterbauteils auf einem Motherboard Spannungen, die auf einen Verbindungsbereich aufgrund eines Unterschieds in den Koeffizienten der thermischen Ausdehnung zwischen dem Motherboard und dem Halbleiterbauteil erzeugt werden, durch die Elastizität der Schicht aus elastischem Material absorbiert werden. Somit kann ein Halbleiterbauteil realisiert werden, das eine verbesserte Funktion in dem Verringern von Spannungen aufweist.
  • Weiterhin kann, da die Metallverdrahtungsschicht, die mit den Elementelektroden verbunden ist, mit den externen Elektroden integriert ist, die Metallverdrahtungsschicht durch Musterung einer Metallschicht, die auf dem Halbleitersubstrat abgeschieden ist, ausgebildet werden. Dem gemäß besteht nicht die Notwendigkeit, eine Verdrahtungsschaltungsschicht und eine Vorrichtung für die Verdrahtungsschaltungsschicht wie in dem zuvor genannten herkömmlichen Halbleiterbauteil zur Verfügung zu stellen. Ebenso besteht bei dieser Herstellung keine Notwendigkeit, einen Prozess für das Verbinden einer Teilleitung mit einer Elementelektrode über Thermobonding wie in den Verfahren für das herkömmliche Halbleiterbauteil auszuführen. In Folge dessen kann die Herstellungsgerätschaft und die Anzahl der Herstellungsprozeduren reduziert werden, und die Schwierigkeit bei der Verbindung kann vermieden werden. Somit können die Herstellungskosten verringert werden.
  • Zusätzlich können die Herstellungsprozeduren vereinfacht werden, da die Metallverdrahtungsschicht selbst dann ausgebildet werden kann, wenn das Halbleitersubstrat sich in dem Zustand eines Wafers befindet.
  • In dem Halbleiterbauteil kann sich das Halbleitersubstrat in dem Zustand eines Wafers oder in dem Zustand eines Chips, der aus einem Wafer geschnitten worden ist, befinden.
  • In dem Halbleiterbauteil weist die Schicht aus elastischem Material vorzugsweise einen abgeschrägten Abschnitt, der gegenüber der Fläche des Halbleitersubstrats geneigt ist, oder einen rundeckigen Abschnitt in einem Endbereich derselben in der Nähe der Öffnung auf.
  • Wenn die Schicht aus elastischem Material einen dieser Abschnitte aufweist, kann verhindert werden, dass Spannungen gemeinsam auf einen Teil der Metallverdrahtungsschicht wirken, und somit kann eine Abtrennung der Metallverdrahtungsschicht und ähnliches verhindert werden, woraus eine Verbesserung in der Zuverlässigkeit des Halbleiterbauteils resultiert.
  • Das Halbleiterbauteil umfasst weiterhin vorzugsweise eine Schutzschicht, die ausgebildet ist, um die Metallverdrahtungsschicht zu bedecken, und die eine Eigenschaft des Abstoßens eines leitfähigen Materials aufweist; und Öffnungen, von denen jede durch die Schutzschicht zum Freilegen zumindest eines Teils jeder der externen Elektroden der Metallverdrahtungsschicht ausgebildet ist, und ein externer Elektrodenanschluss ist vorzugsweise zumindest auf einen Teil von jeder der externen Elektroden, die in den Öffnungen der Schutzschicht freigelegt sind, ausgebildet.
  • Auf diese Weise kann das Halbleiterbauteil, während die normalen Verbindungen zwischen der Metallverdrahtungsschicht und den Verdrahtungselektroden auf einem Motherboard ohne elektrischen Kurzschluss beibehalten werden, zufriedenstellend auf dem Motherboard angebracht werden.
  • In dem Halbleiterbauteil kann der externe Elektrodenanschluss aus einer Metallkugel, die ausgebildet ist, so dass sie in Kontakt mit jeder der externen Elektroden steht, oder einem leitfähigen Vorsprung, der ausgebildet ist, so dass er in Kontakt mit jeder der externen Elektroden steht, hergestellt sein.
  • Alternativ kann zumindest ein Teil jeder der externen Elektroden, die in den Öffnungen der Schutzschicht freigelegt sind, als der externe Elektrodenanschluss fungieren.
  • Das Halbleiterbauteil kann weiterhin eine Passivierungsschicht zum Schutz der Halbleiterelemente, die auf dem Halbleitersubstrat ausgebildet sind, umfassen und Öffnungen oberhalb der Elementelektroden aufweisen, und die Schicht aus elastischem Material kann auf der Passivierungsschicht ausgebildet sein.
  • Auf diese Weise kann ein Halbleiterbauteil mit größerer Zuverlässigkeit erhalten werden.
  • Das grundlegende Verfahren zum Herstellen eines Halbleiterbauteils dieser Erfindung umfasst einen ersten Schritt des Ausbildens einer Schicht aus elastischem Material aus einem isolierenden Material auf einem Halbleitersubstrat, das Halbleiterelemente und Elementelektroden, die elektrisch mit den Halbleiterelementen verbunden sind, einschließt; einen zweiten Schritt des Ausbildens einer Öffnung in der Schicht aus elastischem Material zum Freilegen der Elementelektroden durch selektives Entfernen der Schicht aus elastischem Material in Bereichen oberhalb der Elementelektroden und einen dritten Schritt des Ausbildens einer Metallverdrahtungsschicht, die sich von den Elementelektroden, die in der Öffnung oberhalb der Schicht aus elastischem Material freigelegt sind, erstreckt, auf dem Substrat, das die Schicht aus elastischem Material und die Öffnung trägt, wobei ein Teil der Metallverdrahtungsschicht als eine externe Elektrode für eine elektrische Verbindung mit externen Geräten fungiert.
  • Bei diesem Verfahren kann die Metallverdrahtungsschicht, die mit den Elementelektroden verbunden ist, integral mit den externen Elektroden durch Musterung einer Metallschicht, die auf dem Halbleitersubstrat abgeschieden ist, ausgebildet werden. Dem gemäß besteht keine Notwendigkeit, eine Verdrahtungsschaltungsschicht und eine Vorrichtung für die Verdrahtungsschaltungsschicht wie in dem herkömmlichen Halbleiterbauteil zur Verfügung zu stellen. Zusätzlich besteht keine Notwendigkeit, einen Prozess zum Verbinden der Teilleitung mit der Elementelektrode wie in den Herstellungsprozeduren für das herkömmliche Halbleiterbauteil auszuführen. Folglich können die Herstellungsgeräte und die Anzahl der Herstellungsprozeduren verringert werden. Weiterhin kann, da die Metallverdrahtungsschicht elektrisch mit den Elementelektroden lediglich durch Ausbilden der Metallverdrahtungsschicht auf den Elementelektroden verbunden werden kann, die Schwierigkeit bei der Verbindung zwischen der Teilleitung und der Elementelektrode wie in dem herkömmlichen Halbleiterbauteil vermieden werden. Infolgedessen kann das grundlegende Halbleiterbauteil der Erfindung einfach mit verringerten Herstellungskosten realisiert werden.
  • In dem grundlegenden Verfahren zur Herstellung eines Halbleiterbauteils werden die ersten bis dritten Schritte vorzugsweise auf dem Halbleitersubstrat in dem Zustand eines Wafers ausgeführt, und das Verfahren umfasst vorzugsweise weiterhin nach dem dritten Schritt einen Schritt des Unterteilens des Wafers in Halbleiterchips.
  • Auf diese Weise können die Schicht aus elastischem Material, die Metallverdrahtungsschicht und ähnliches in einer großen Anzahl von Chipbereichen unter Beibehalten des Halbleitersubstrats in dem Zustand eines Wafers vor dem Unterteilen in Chips beibehalten werden, und somit können die Herstellungskosten stark verringert werden.
  • Das grundlegende Verfahren zum Herstellen eines Halbleiterbauteils kann weiterhin vor dem ersten Schritt einen Schritt des Unterteilens eines Wafers in Halbleiterchips umfassen, und die ersten bis dritten Schritte können auf dem Halbleitersubstrat in dem Zustand eines Chips ausgeführt werden.
  • In dem Verfahren zur Herstellung eines Halbleiterbauteils wird in dem zweiten Schritt die Schicht aus elastischem Material vorzugsweise so ausgebildet, dass sie einen abgeschrägten Abschnitt, der gegenüber einer Fläche des Halbleitersubstrats geneigt ist, in einem Endbereich derselben in der Nähe der Öffnung aufweist.
  • Somit kann eine sehr zuverlässige Metallverdrahtungsschicht ausgebildet werden, die kaum unter einer Abtrennung leidet.
  • Das Verfahren zur Herstellung eines Halbleiterbauteils umfasst weiterhin vorzugsweise nach dem dritten Schritt einen Schritt zum Ausbilden einer Schutzschicht zum Bedecken der Metallverdrahtungsschicht unter Aussparung zumindest eines Teils der externen Elektroden.
  • Somit können die externen Elektroden des Halbleiterbauteils einfach und schnell mit Leitungen eines Motherboards unter Verwendung eines Verbindungselementes, wie Lötmittels, verbunden werden.
  • Das Verfahren zur Herstellung eines Halbleiterbauteils umfasst weiterhin vorzugsweise einen Schritt des Bereitstellens einer Metallkugel auf jeder der externen Elektroden der Metallverdrahtungsschicht.
  • Somit kann das Halbleiterbauteil sehr schnell auf ein Motherboard unter Verwendung der Metallkugeln angebracht werden.
  • Das grundlegende Verfahren zur Herstellung eines Halbleiterbauteils kann weiterhin nach dem dritten Schritt einen Schritt zum Testen des Halbleiterbauteils durch Installieren eines Testboards einschließlich von Anschlüssen, die elektrisch mit den externen Elektroden oberhalb des Halbleitersubstrats verbindbar sind, umfassen.
  • Somit kann das Halbleiterbauteil getestet werden, während durch die Schicht aus elastischem Material Spannungen absorbiert werden, die während des Tests über die externen Elektroden auf die Metallverdrahtungsschicht ausgeübt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine perspektivische Ansicht, die die Struktur eines Halbleiterbauteils gemäß Ausführungsform 1, worin eine Lötabdecklackschicht teilweise entfernt ist, zeigt.
  • 2 ist eine Schnittansicht des Halbleiterbauteils der Ausführungsform 1.
  • 3(a) bis 3(e) sind Schnittansichten, die Prozeduren bis zu der Ausbildung einer dicken Metallschicht auf einer dünnen Metallschicht in dem Herstellungsverfahren für das Halbleiterbauteil von Ausführungsform 1 zeigen.
  • 4(a) bis 4(d) sind Schnittansichten, die Prozeduren zeigen, die der Entfernung einer metallisierten Schutzschicht in dem Herstellungsverfahren für das Halbleiterbauteil von Ausführungsform 1 zeigen.
  • 5 ist eine perspektivische Ansicht, die die Struktur eines Halbleiterbauteils, das einen leitfähigen Vorsprung als einen externen Elektrodenanschluss einschließt, gemäß Ausführungsform 2, worin eine Lötabdecklackschicht teilweise entfernt ist, zeigt.
  • 6 ist eine perspektivische Ansicht, die die Struktur eines Halbleiterbauteils, das ein Gebiet einer Metallverdrahtungsschicht einschließt, das als ein externer Elektrodenanschluss fungiert, gemäß Ausführungsform 3, worin eine Lötabdecklackschicht teilweise entfernt ist, zeigt.
  • 7 ist eine perspektivische Ansicht eines Halbleiterbauteils, das Elementelektroden einschließt, die in einem peripheren Bereich gemäß Ausführungsform 4, worin eine Lötabdecklackschicht teilweise entfernt ist, angeordnet sind.
  • 8(a) bis 8(d) sind Teilschnittansichten von Halbleiterbauteilen, die Variationen in der Querschnittsform eines Endbereichs einer Schicht niedriger Elastizität zeigen, die in den Ausführungsformen 1 bis 4 verwendbar ist.
  • 9 ist eine Schnittansicht, die ein Testverfahren für ein Halbleiterbauteil gemäß Ausführungsform 5 zeigt.
  • 10 ist eine Schnittansicht eines herkömmlichen Halbleiterbauteils, das eine Schicht niedriger Elastizität einschließt.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • Im Weiteren werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • (Ausführungsform 1)
  • Als erstes wird Ausführungsform 1 der Erfindung mit Bezug auf 1 bis 4 beschrieben. 1 ist eine perspektivische Ansicht eines Halbleiterbauteils dieser Ausführungsform, worin ein Teil der Lötabdecklackschicht entfernt ist, 2 ist eine Schnittansicht des Halbleiterbauteils dieser Ausführungsform und die 3(a) bis 3(e) und 4(a) bis 4(d) sind Schnittansichten, die Herstellungsprozeduren für das Halbleiterbauteil der Ausführungsform zeigen.
  • In 1 und 2 bezeichnet ein Bezugszeichen 10 ein Halbleitersubstrat, das einen integrierten Halbleiterschaltkreis einschließlich Halbleiterelemente, wie einen Transistor, enthält. Das Halbleitersubstrat 10 kann in dem Zustand eines Chips sein, der von einem Wafer geschnitten ist. In einem Teil (Elektrodenanordnungsbereich) der Hauptfläche des Halbleitersubstrats 10 sind Anschlussflächen 30, die mit Elementelektroden 11 des Halbleitersubstrats 10 zu verbinden sind, angeordnet. In dieser Ausführungsform ist, wenn das Halbleitersubstrat in einen Chip unterteilt worden ist, der Elektrodenanordnungsbereich in der Mitte desselben positioniert. Ebenso ist auf der Hauptfläche des Halbleitersubstrats 10 eine Schicht 20 niedriger Elastizität aus einem isolierenden Material mit einem niedrigen Elastizitätsmodul in einem Bereich ausgebildet, der den Elektrodenanordnungsbereich, worin die Anschlussflächen 30 angeordnet sind, ausspart. Die Schicht 20 niedriger Elastizität weist einen abgeschrägten Bereich auf, der auf die Hauptfläche des Halbleitersubstrats 10 trifft, wo die Anschlussflächen 30 ausgebildet sind. In anderen Worten weist die Schicht niedriger Elastizität einen Endbereich auf, der nicht senkrecht zu der Hauptfläche des Halbleitersubstrats 10 steht, sondern keilförmig ist, ohne einen spitzwinkligen Bereich einzuschließen. Auf der Schicht niedriger Elastizität 20 sind Flächen 32 ausgebildet, von denen jede als eine externe Elektrode zum Eingeben/Ausgeben eines Signals zwischen den Halbleiterelementen in dem Halbleitersubstrat 10 und externen Geräten fungiert, und es wird eine Metallleitung 31 zum Verbinden jeder der Flächen 32 mit jeder Anschlussfläche 30 zur Verfügung gestellt. Die Anschlussflächen 30, die Metallleitungen 31 und die Flächen 32 sind aus derselben Metallschicht gebildet und bilden zusammen ein Metallverdrahtungsmuster 33. Auf jeder Fläche 32 wird eine Metallkugel 40, die als ein Anschluss externer Elektroden fungiert, bereitgestellt. Des weiteren ist das gesamte Halbleiterbauteil mit einer Lötabdecklackschicht 50 bedeckt, die lediglich Bereiche freigibt, in denen die Metallkugeln 40 ausgebildet sind. Genauer ist jede Metallkugel 40 mit jeder Fläche 32, die in einer Öffnung der Lötabdecklackschicht 50 freigelegt ist, verbunden.
  • Ein Bereich auf der Hauptfläche des Halbleitersubstrats 10 wird unter Aussparung der Anschlussflächen 30 durch eine Passivierungsschicht bedeckt.
  • In dem Halbleiterbauteil dieser Ausführungsform wird die Metallleitung 31 auf der darunter liegenden Schicht 20 niedriger Elastizität ausgebildet. Daher werden bei dem Anbringen des Halbleiterbauteils auf ein Motherboard, wie einer gedruckten Leiterplatine, selbst wenn Spannungen, wie thermische Spannungen auf die Metallleitung 31 während des Erwärmens oder Abkühlens des Halbleiterbauteils ausgeübt werden, die Spannungen, die auf die Metallleitungen 31 ausgeübt werden, entspannt. Dem gemäß kann eine Abtrennung der Metallleitung 31 während des Anbringens des Substrats verhindert werden, woraus eine Realisierung einer Verdrahtungsstruktur mit großer Zuverlässigkeit resultiert.
  • Außerdem kann, da die Flächen 32, die als die Anschlüsse externer Elektroden dienen, zweidimensional auf der Hauptfläche des Halbleiterbauteils angeordnet sind, eine große Anzahl von Anschlüssen externer Elektroden in einem kleinen Bereich angeordnet werden. Zusätzlich können die Anschlussflächen 30 und die Flächen 32 über die Metallleitungen 31, die durch Musterung ausgebildet werden können, miteinander verbunden werden. Dem gemäß kann ein kompaktes und dünnes Halbleiterbauteil für eine Mehrfach-Pin-Anwendung erhalten werden.
  • Zusätzlich sind die Elementelektroden 11 des Halbleitersubstrats 10 und die Anschlüsse externer Verbindungen (das heißt die Flächen 32) nicht durch Teilleitungen wie in der herkömmlichen Technik, sondern durch die Metallleitungen 31, die durch Musterung, wie Ätzen, ausgebildet werden können, miteinander verbunden. Daher ist das Halbleiterbauteil für eine Verfeinerung und Mehrfach-Pin-Anwendung geeignet.
  • Weiterhin werden die Metallkugeln 40, die als die Anschlüsse externer Elektroden dienen, auf den Flächen 32, die mit den Metallleitungen 31 verbunden sind, bereitgestellt, und der Prozess des Anbringens des Halbleiterbauteils auf ein Motherboard, wie eine gedruckte Leiterplatine, kann sehr leicht und schnell ausgeführt werden. Ebenso können in diesem Fall thermische Spannungen, die von den Metallkugeln 40 mit einer großen thermischen Kapazität erzeugt werden, durch die Schicht 20 niedriger Elastizität absorbiert werden.
  • Insbesondere weist der Endbereich der Schicht 20 niedriger Elastizität, der in dem Elektrodenanordnungsbereich auf der Hauptfläche des Halbleitersubstrats 10 ausgebildet ist, einen keilförmigen Bereich ohne Einschluss eines spitzwinkligen Bereichs auf. Daher ist das Halbleiterbauteil durch die Metallleitungen 31, die leicht ausgebildet und schwer abzutrennen sind, gekennzeichnet.
  • In dieser Ausführungsform und anderen weiter unten beschriebenen Ausführungsformen weist die Schicht 20 niedriger Elastizität vorzugsweise eine Dicke von 10 bis 150 μm auf. Ebenso weist die Schicht 20 niedriger Elastizität vorzugsweise eine Elastizitätsmodul (Young's-Modul) in einem Bereich zwischen 0,098 und 19,6 GPa (zwischen 10 und 2.000 kg/mm2) und bevorzugter in einem Bereich zwischen 0,098 und 9,8 GPa (zwischen 10 und 1.000 kg/mm2) auf. Des weiteren weist die Schicht 20 niedriger Elastizität vorzugsweise einen linearen Ausdehnungskoeffizienten von 50 bis 200 ppm/°C und bevorzugter 10 bis 100 ppm/°C auf.
  • Als nächstes wird ein Verfahren zur Herstellung des Halbleiterbauteils dieser Ausführungsform mit Bezug auf die 3(a) bis 3(e) und 4(a) bis 4(d) beschrieben. Die Figuren 3(a) bis 3(e) und 4(a) bis 4(d) sind Schnittansichten, die Herstellungsprozeduren zum Erhalten der Struktur des Halbleiterbauteils, das in den 1 und 2 gezeigt ist, zeigen.
  • Als erstes wird, wie in 3(a) gezeigt, auf der Elementelektrode 11 und der Passivierungsschicht 12, die jeweils auf der Hauptfläche des Halbleitersubstrats 10 ausgebildet sind, ein lichtempfindliches isolierendes Material in einer Dicke von etwa 100 μm aufgetragen und getrocknet, wodurch eine isolierende Materialschicht 21 ausgebildet wird.
  • Um die thermischen Spannungen zu verringern, die beim Anbringen des vorliegenden Halbleiterbauteils auf ein Substrat erzeugt werden, sollte die Dicke der lichtempfindlichen isolierenden Materialschicht 21 so groß wie möglich sein, solange Prozeduren, die der Beschichtung folgen, nicht beeinflusst werden, und kann zum Beispiel 500 μm oder ungefähr 1 mm sein.
  • Als nächstes wird, wie in 3(b) gezeigt, die getrocknete isolierende Materialschicht 21 nacheinander freigelegt und entwickelt, wodurch die Schicht 20 niedriger Elastizität einschließlich einer Öffnung entsprechend der Elementelektrode 11 des Haltleitersubstrats 10 ausgebildet wird. In diesem Fall wird die Belichtung zum Beispiel unter Verwendung nicht kollimierten Lichts, sondern gestreuten Lichts, ausgeführt, so dass der Abschnitt der Schicht 20 niedriger Elastizität, in einer keilförmigen Form einschließlich keines spitzwinkligen Bereichs anstatt senkrecht zu der Hauptfläche des Halbleitersubstrats 10 in ihrem Endbereich nahe der Öffnung vorliegen kann.
  • Die lichtempfindliche isolierende Materialschicht 21 kann aus einem esterverbundenen Polyimid oder einem Polymer, wie Acrylatepoxy, hergestellt sein, solange sie ein niedriges Elastizitätsmodul und isolierende Eigenschaften aufweist.
  • Des weiteren ist es nicht erforderlich, dass die lichtempfindliche isolierende Materialschicht 21 durch Trocknen eines flüssigen Materials ausgebildet wird, sondern sie kann unter Verwendung eines Materials ausgebildet werden, das zuvor in einer Schichtform ausgebildet worden ist. In diesem Fall wird die schichtförmige isolierende Materialschicht 21 auf das Halbleitersubstrat 10 geheftet und die Öffnung kann in der isolierenden Materialschicht 21 durch Belichtung und Entwicklung ausgebildet werden, so dass die Elementelektrode 11 des Halbleitersubstrats 10 freigelegt werden kann.
  • Außerdem ist es nicht erforderlich, dass das isolierende Material für die isolierende Materialschicht 21 eine lichtempfindliche Eigenschaft aufweist. Wenn ein isolierendes Material ohne lichtempfindliche Eigenschaft verwendet wird, kann die Elementelektrode 11 des Halbleitersubstrats 10 durch einen mechanischen Prozess unter Verwendung eines Lasers oder Plasmas oder eines chemischen Prozesses, wie Ätzen, freigelegt werden.
  • Als nächstes wird, wie in 3(c) gezeigt, auf der Hauptfläche des Halbleitersubstrats 10 eine dünne Metallschicht 13, die zum Beispiel eine Ti-Schicht mit einer Dicke von etwa 0,2 μm und eine Cu-Schicht, die darauf mit einer Dicke von etwa 0,5 μm ausgebildet ist, einschließt, durch Vakuumdampfabscheidung, Sputtering, CVD oder stromfreie Metallisierung ausgebildet.
  • Dann wird, wie in 3(d) gezeigt, die dünne Metallschicht 13 mit einem negativem lichtempfindlichen Fotolack beschichtet, und es wird ein Bereich des Fotolacks, entsprechend einem gewünschten Muster für das gesamte Bauteil, ausgehärtet, wobei ein nicht belichteter Bereich entfernt wird, wodurch eine metallisierte Schutzschicht 14 ausgebildet wird.
  • Der negative lichtempfindliche Fotolack wird in dieser Ausführungsform bei der Ausbildung der metallisierte Schutzschicht 14 verwendet, jedoch ist es selbstverständlich, dass ein positiver lichtempfindlicher Fotolack stattdessen verwendet werden kann.
  • Danach wird, wie in 3(e) gezeigt, auf Bereichen der dünnen Metallschicht 13 unter Aussparung von Bereichen, in denen die metallisierte Schutzschicht 14 ausgebildet ist, eine dicke Metallschicht, zum Beispiel aus einer Cu-Schicht, selektiv in einer Dicke von zum Beispiel etwa 20 μm ausgebildet.
  • Als nächstes wird, wie in 4(a) gezeigt, nach der Ausbildung der dicken Metallschicht 15 die metallisierte Schutzschicht 14 geschmolzen und entfernt.
  • Sodann wird, wie in 4(b) gezeigt, die gesamte Oberfläche unter Verwendung einer Ätzlösung, die die dünne Metallschicht 13 und die dicke Metallschicht 15 schmelzen kann, wie eine Kupferchloridlösung für eine Cu-Schicht und eine EDTA-Lösung für eine Ti-Schicht, geätzt. Somit wird die dünne Metallschicht 13, die eine geringere Dicke als die dicke Metallschicht 15 aufweist, zuerst entfernt. Durch diese Prozedur wird das gewünschte Metallverdrahtungsmuster 33 einschließlich der Anschlussfläche 30, der Metallleitung 31 und der Fläche 32 auf der Hauptfläche des Halbleitersubstrats 10 ausgebildet.
  • An diesem Punkt kann nach dem Entfernen der metallisierten Schutzschicht 14 eine Ätzschutzschicht, die ein gewünschtes Muster aufweist, durch Fotolithografie ausgebildet werden, um die dicke Metallschicht 15 zu schützen.
  • Als nächstes wird, wie in 4(c) gezeigt, die Schicht 20 niedriger Elastizität mit einer lichtempfindlichen Lötabdecklackschicht beschichtet, welche, unter Aussparung lediglich der Fläche 32, durch die Fotolithografie in der Lötabdecklackschicht 50 ausgebildet wird. Die Lötabdecklackschicht 50 schützt die Anschlussfläche 30 und die Metallleitung 31, namentlich das Metallverdrahtungsmuster 33 unter Aussparung der Fläche 32 vor geschmolzenem Lötmittel.
  • Dann wird, wie in 4(d) gezeigt, die Metallkugel 40 aus Lötmittel, lötmittel-metallisiertes Kupfer oder Nickel auf der Fläche 32 abgeschieden, und die Metallkugel 40 und die Fläche 32 werden geschmolzen, um miteinander verbunden zu werden. Durch diese Prozeduren kann das Halbleiterbauteil dieser Ausführungsform hergestellt werden.
  • In dem Verfahren zur Herstellung des Halbleiterbauteils dieser Ausführungsform wird der Endbereich an der Öffnung der Schicht 20 niedriger Elastizität zum Aussparen der Elementelektrode 11 des Halbleitersubstrats 10 nicht mit einer Stufe versehen, sondern geneigt, so dass die Schicht 20 niedriger Elastizität glatt auf die Oberfläche des Halbleitersubstrats 10 treffen kann. Infolgedessen kann die Metallleitung 31 leicht ausgebildet und schwerlich abgetrennt werden.
  • Des weiteren wird in dieser Ausführungsform als Material für die dünne Metallschicht 13 und die dicke Metallschicht 15 Cu verwendet, jedoch können stattdessen Cr, W, Ti/Cu, Ni oder ähnliches verwendet werden. Ebenso können die dünne Metallschicht 13 und die dicke Metallschicht 15 aus verschiedenen Metallmaterialien hergestellt werden, so dass für den abschließenden Ätzprozess ein Ätzmittel zum selektiven Ätzen der dünnen Metallschicht 13 alleine verwendet werden kann.
  • (Ausführungsform 2)
  • Als nächstes wird die Ausführungsform 2 der Erfindung mit Bezug auf die Zeichnung beschrieben. 5 ist eine perspektivische Ansicht eines Halbleiterbauteils gemäß der Ausführungsform 2, worin ein Teil der Lötabdecklackschicht entfernt ist.
  • In 5 bezeichnet ein Bezugszeichen 10 ein Halbleitersubstrat, das eine integrierte Halbleiterschaltung einschließlich von Halbleiterelementen, wie einem Transistor, einschließt. Das Halbleitersubstrat 10 kann in dem Zustand eines Wafers oder in dem Zustand eines Chips sein, der von einem Wafer geschnitten worden ist. Auf einem Bereich (Elektrodenanordnungsbereich) der Hauptfläche des Halbleitersubstrats 10 sind Anschlussflächen 30, die mit dem Elementelektroden (nicht gezeigt) des Halbleitersubstrats 10 zu verbinden sind, angeordnet. Wenn das Halbleitersubstrat in einen Chip unterteilt worden ist, wird der Elektrodenanordnungsbereich in dieser Ausführungsform in der Mitte desselben positioniert. Ebenso wird auf der Hauptfläche des Halbleitersubstrats 10 eine Schicht 20 niedriger Elastizität aus einem isolierenden Material mit einem niedrigen Elastizitätsmodul in einem Bereich unter Aussparung des Elektrodenanordnungsbereichs, in dem die Anschlussflächen 30 freigelegt sind, ausgebildet. Die Schicht 20 niedriger Elastizität hat einen abgeschrägten Bereich, der die Hauptfläche des Halbleitersubstrats 10 trifft, wo die Anschlussflächen ausgeformt sind. In anderen Worten weist die Schicht niedriger Elastizität einen Endbereich auf, der nicht senkrecht zu der Hauptfläche des Halbleitersubstrats steht, sondern sich in einer keilförmigen Form einschließlich keines spitzwinkligen Bereichs darstellt. Auf der Schicht 20 niedriger Elastizität werden Flächen 32, von denen jede als eine externe Elektrode für das Eingeben/Ausgeben eines Signals zwischen dem Halbleiterelement des Halbleitersubstrats 10 und externen Geräten fungiert, ausgebildet, und jede Fläche 32 und jede Anschlussfläche 30 wird über eine Metallleitung 31 miteinander verbunden. Die Anschlussflächen 30, die Metallleitungen 31 und die Flächen 32 sind aus der selben Metallschicht hergestellt, und zusammen bilden sie ein Metallverdrahtungsmuster 33. Ein Bereich wird, unter Ausschluss der Anschlussflächen 30 auf der Hauptfläche des Halbleitersubstrats 10, durch eine Passivierungsschicht 12 abgedeckt. Die oben beschriebene Struktur ist dieselbe wie diejenige des Halbleiterbauteils der Ausführungsform 1, wie in 1 gezeigt.
  • Als ein Kennzeichen des Halbleiterbauteils dieser Ausführungsform ist auf der Fläche 32, die in der Öffnung der Lötabdecklackschicht 50 freigegeben ist, ein leitfähiger Vorsprung 41 als der Anschluss externer Elektroden anstelle der Metallkugel 40 ausgebildet.
  • Beispiele für das Material für den leitfähigen Vorsprung 41 sind ein Lötmittelhocker, der auf der Fläche 32 durch Drucken und Schmelzen eines Lötmittels ausgebildet wird, ein Lötmit telhocker, der durch Eintauchen in geschmolzenes Lötmittel ausgebildet wird, ein Nickel- /Goldhocker, der auf der Fläche 32 durch stromfreies Metallisieren ausgebildet wird und ähnliches. Das Material ist jedoch nicht auf die oben genannten eingeschränkt.
  • In dem Halbleiterbauteil dieser Ausführungsform ist, da der leitfähige Vorsprung 41 als der Anschluss externer Elektroden anstelle der Metallkugel 40 zur Verfügung gestellt wird, ein schwieriger Prozess des nacheinander Ausbildens der Metallkugeln 40 auf den entsprechenden Flächen 32 nicht notwendig, woraus eine Realisierung eines Halbleiterbauteils mit geringeren Kosten resultiert.
  • (Ausführungsform 3)
  • Als nächstes wird Ausführungsform 3 der Erfindung mit Bezug auf die Zeichnung beschrieben.
  • 6 ist eine perspektivische Ansicht eines Halbleiterbauteils von Ausführungsform 2, worin ein Teil der Lötabdecklackschicht entfernt ist.
  • In 6 bezeichnet ein Bezugszeichen 10 ein Halbleitersubstrat, das eine integrierte Halbleiterschaltung einschließlich von Halbleiterelementen, wie einem Transistor, einschließt. Das Halbleitersubstrat 10 kann in dem Zustand eines Wafers oder in dem Zustand eines Chips sein, der von einem Wafer geschnitten worden ist. Auf einem Bereich (Elektrodenanordnungsbereich) der Hauptfläche des Halbleitersubstrats 10 sind Anschlussflächen 30, die mit dem Elementelektroden (nicht gezeigt) des Halbleitersubstrats 10 zu verbinden sind, angeordnet. Wenn das Halbleitersubstrat in einen Chip unterteilt worden ist, wird der Elektrodenanordnungsbereich in dieser Ausführungsform in der Mitte desselben positioniert. Ebenso wird auf der Hauptfläche des Halbleitersubstrats 10 eine Schicht 20 niedriger Elastizität aus einem isolierenden Material mit einem niedrigen Elastizitätsmodul in einem Bereich unter Aussparung des Elektrodenanordnungsbereichs, in dem die Anschlussflächen 30 freigelegt sind, ausgebildet. Die Schicht 20 niedriger Elastizität hat einen abgeschrägten Bereich, der die Hauptfläche des Halbleitersubstrats 10 trifft, wo die Anschlussflächen ausgeformt sind. In anderen Worten weist die Schicht niedriger Elastizität einen Endbereich auf, der nicht senkrecht zu der Hauptfläche des Halbleitersubstrats steht, sondern sich in einer keilförmigen Form einschließlich keines spitzwinkligen Bereichs darstellt. Auf der Schicht 20 niedriger Elastizität werden Flächen 32, von denen jede als eine externe Elektrode für das Eingeben/Ausgeben eines Signals zwischen dem Halbleiterelement des Halbleitersubstrats 10 und externen Geräten fungiert, ausgebildet, und jede Fläche 32 und jede Anschlussfläche 30 wird über eine Metallleitung 31 miteinander verbunden. Die Anschlussflächen 30, die Metallleitungen 31 und die Flächen 32 sind aus der selben Metallschicht hergestellt, und zusammen bilden sie ein Metallverdrahtungsmuster 33. Ein Bereich wird, unter Ausschluss der Anschlussflächen 30 auf der Hauptfläche des Halbleitersubstrats 10, durch eine Passivierungsschicht 12 abgedeckt. Die oben beschriebene Struktur ist dieselbe wie diejenige des Halbleiterbauteils der Ausführungsform 1, wie in 1 gezeigt.
  • Als ein Kennzeichen des Halbleiterbauteils dieser Ausführungsform ist auf der Fläche 32, die in der Öffnung der Lötabdecklackschicht 50 freigelegt ist, weder die Metallkugel 40 noch der leitfähige Vorsprung 41 vorgesehen, sondern es fungiert die Fläche 32 selbst als der Anschluss externer Elektroden. In anderen Worten ist das Halbleiterbauteil dieser Ausführungsform ein Land-Grid-Array (LGA)-Halbleiterbauteil.
  • Bei dem Anbringen des Halbleiterbauteils dieser Ausführungsform auf einem Motherboard können die Flächen 32 mit Verbindungsanschlüssen des Motherboards einfach zum Beispiel durch fließendes Lötmittel, das auf den Verbindungsanschlüssen des Motherboards aufgetragen ist, elektrisch verbunden werden.
  • In dieser Ausführungsform ist, da die Fläche 32, das heißt ein Teil des Metallverdrahtungsmusters 33, als der Anschluss externer Elektroden verwendet wird, anstelle dass die Metallkugel 40 bereitgestellt wird, der Prozess des nacheinander Ausbildens der Metallkugeln 40 oder Ausbildens der leitfähigen Vorsprünge 41 aus Lötmittel oder ähnlichem nicht notwendig. Infolgedessen kann ein Halbleiterbauteil mit sehr geringen Kosten und geringer Höhe, wenn es angebracht ist, realisiert werden.
  • (Ausführungsform 4)
  • Als nächstes wird Ausführungsform 4 mit Bezug auf 7 beschrieben. 7 ist eine perspektivische Ansicht eines Halbleiterbauteils gemäß Ausführungsform 4, worin eine Lötabdecklackschicht teilweise entfernt ist.
  • Wie in 7 gezeigt, sind in dem Halbleiterbauteil dieser Ausführungsform Anschlussflächen 30, die mit Elementelektroden (nicht gezeigt) eines Halbleitersubstrats zu verbinden sind, in einem peripheren Bereich auf der Hauptfläche des Halbleitersubstrats 10 in dem Zustand eines Chips angeordnet. Ebenso ist auf der Hauptfläche des Halbleitersubstrats 10 eine Schicht niedriger Elastizität 20 aus einem isolierenden Material mit einem niedrigem Elastizitätsmodul in einem Bereich unter Aussparung des peripheren Bereichs, in dem die Anschlussflächen 30 angeordnet sind, angeordnet. Der Endbereich der Schicht 20 niedriger Elastizität liegt in einer abgeschrägten Form vor, wie in Ausführungsform 1 oben beschrieben. Auf der Schicht 20 niedriger Elastizität sind Flächen 32 angeordnet, von denen jede als ein Anschluss externer Elektroden für ein Eingeben/Ausgeben eines Signals zwischen einem Halbleiterelement des Halbleitersubstrats 10 und externen Geräten fungiert. Eine Metallleitung 31 ist so ausgebildet, dass sie sich von der Anschlussfläche 30 auf der Hauptfläche des Halbleitersubstrats 10 über die Schicht 20 niedriger Elastizität erstreckt, so dass sie mit der Fläche 32 verbunden wird. Ähnlich wie in Ausführungsform 1 sind die Anschlussflächen 30, die Metallleitungen 31 und die Flächen 32 integral aus demselben Metallmaterial ausgebildet und bilden zusammen ein Metallverdrahtungsmuster 33. Ein Bereich auf der Hauptfläche des Halbleitersubstrats 10 unter Aussparung der Anschlussflächen 30 ist mit einer Passivierungsschicht 12 bedeckt. Auf jeder Fläche 32 wird eine Metallkugel 40 zur Verfügung gestellt, die als ein vorspringender externer Anschluss dient.
  • Gemäß dieser Ausführungsform sind die Anschlüsse externer Elektroden zum Erreichen einer elektrischen Verbindung mit einem Motherboard die Metallkugeln 14 (Anschlüsse externer Elektroden), welche nicht auf den Elementelektroden, die linear mit einem geringen Abstand in der Peripherie des Halbleitersubstrats 10 in dem Zustand eines Chips ausgebildet sind, ausgebildet, sondern auf den Flächen 32 (externe Elektroden), die mit den Elementelektroden verbunden sind und mit einem großen Abstand in einer zweidimensionalen Gitteranordnung angeordnet sind. Auf diese Weise kann das Halbleiterbauteil zweidimensional über die Metallkugeln 40 elektrisch mit Anschlüssen auf dem Motherboard bei dem Anbringen auf das Motherboard verbunden werden. Dem gemäß kann ein Halbleiterbauteil realisiert werden, das leicht für eine hochdichte Packung geeignet ist.
  • In jeder der Ausführungsformen 1 bis 4 wird die Beschreibung lediglich für den Fall gegeben, in dem der Endbereich an der Öffnung der Schicht niedriger Elastizität, namentlich ein Grenzbereich zwischen der Schicht niedriger Elastizität und dem Halbleitersubstrat in der Form einer Schräge vorliegt, welches die Erfindung nicht einschränkt. Die 8(a) bis 8(d) zeigen spezielle Beispiele der Form des Grenzbereiches zwischen dem Halbleitersubstrat 10 und der Schicht 20 niedriger Elastizität und stellen Schnittansichten der Schicht 20 niedriger Elastizität und der Metallleitung 31 dar, die erhalten werden, wenn der Grenzbe reich in der Form einer gekrümmten Neigung, einer geraden Neigung, einer Stufe mit einer spitzwinkligen Ecke bzw. einer Stufe mit einer runden Ecke ausgebildet ist.
  • Des weiteren kann in dem Verfahren zur Herstellung des Halbleiterbauteils in jeder der Ausführungsformen 1 bis 4 ein Halbleitersubstrat in einer Waferform in einen Chip geschnitten werden, bevor die Schicht niedriger Elastizität, das Verdrahtungsmuster, die Lötabdecklackschicht, die Metallkugel und ähnliches ausgebildet werden, oder ein Halbleitersubstrat in einer Chipform kann von einem Wafer nach dem Ausbilden der Schicht niedriger Elastizität, des Verdrahtungsmusters, der Lötabdecklackschicht und der Metallkugel auf dem Wafer ausgeschnitten werden. Alternativ kann ein Halbleitersubstrat in einer Chipform von einem Wafer nach dem Vollenden bis zu sämtlichen der Prozeduren zum Ausbilden der Schicht niedriger Elastizität, des Verdrahtungsmusters, der Lötabdecklackschicht und der Metallkugel auf dem Wafer geschnitten werden, wobei die verbleibenden Prozeduren auf dem Halbleitersubstrat in einer Chipform ausgeführt werden.
  • (Ausführungsform 5)
  • Als nächstes wird Ausführungsform 5 als ein Beispiel beschrieben, in dem ein Halbleiterbauteil auf Waferniveau getestet wird. 9 ist eine Teilschnittexplosionsansicht eines Wafers beim Testen eines Halbleiterbauteils gemäß dieser Ausführungsform.
  • Wie in 9 gezeigt, wird eine Elementelektrode 11, die mit einem Halbleiterelement in einem Wafer 1 verbunden ist, auf dem Wafer 1 angeordnet, und eine Anschlussfläche 30 wird auf der Elementelektrode 11 angeordnet. Ebenso wird auf dem Wafer 1 eine Schicht niedriger Elastizität 20 aus einem isolierenden Material mit einem niedrigen Elastizitätsmodul in einem Bereich unter Aussparung des Bereichs, in dem die Anschlussfläche 30 angeordnet ist, zur Verfügung gestellt. Die Schicht 20 niedriger Elastizität hat einen abgeschrägten Neigungsbereich in der Nähe des Bereichs, in dem die Anschlussfläche 30 freigelegt ist. Auf der Schicht 20 niedriger Elastizität wird eine Fläche 32 angeordnet, die als eine externe Elektrode für das Eingeben/Ausgeben eines Signals zwischen dem Halbleiterelement auf dem Wafer und externen Geräten dient, und eine Metallleitung 31 wird so ausgebildet, dass sie die Fläche 32 und die Anschlussfläche 30 verbindet. Die Anschlussfläche 30, die Metallleitung 31 und die Fläche 32 sind aus derselben Metallschicht hergestellt und bilden zusammen ein Metallverdrahtungsmuster 33. Auf der Fläche 32 wird eine Metallkugel 40, die als ein Anschluss externer Elektroden fungiert, zur Verfügung gestellt. Des weiteren ist das gesamte Halbleiterbauteil mit einer Lötabdecklackschicht 50 so bedeckt, dass lediglich ein Bereich, in dem die Metallkugel 40 ausgebildet ist, ausgespart bleibt. In anderen Worten ist die Metallkugel 40 mit der Fläche 32, die in einer Öffnung der Lötabdecklackschicht 50 freigelegt ist, verbunden.
  • Auf der anderen Seite wird oberhalb des Wafers 1 ein Testboard 61, das eine große Anzahl von Kontaktanschlüssen 62 einschließt, mit den Kontaktanschlüssen 62 nach unten gerichtet bereitgestellt. Das Testboard wird mit jedem Kontaktanschluss 62 jeder Metallkugel 40 auf dem Wafer 1 gegenüberliegend positioniert, so dass unter Druck der Kontaktanschluss 62 in Kontakt mit der Metallkugel 40 geraten kann.
  • Des weiteren wird das Testboard 61 elektrisch mit einem Testsystem verbunden, das mit einem Leistungs-/Signalgenerator und einem Ausgangssignaldetektor ausgestattet ist. Auch wenn es nicht in der Zeichnung gezeigt ist, ist das Testboard 61 mit Leitungen für das elektrische Verbinden des Testsystems 70 mit den Kontaktanschlüssen 62 ausgestattet.
  • In dem Testverfahren dieser Ausführungsform können, selbst wenn die Höhe der Metallkugeln 40 und der Kontaktanschlüsse 62 nicht gleichförmig ist, diese sicher miteinander in Kontakt gebracht werden, da deren ungleichförmige Höhe aufgrund der Schicht 20 niedriger Elastizität auf dem Wafer 1, die als ein Absorber fungiert, ausgeglichen werden kann. Somit kann das Halbleiterbauteil auf Waferniveau getestet werden. Des weiteren kann der Abstand zwischen den zweidimensional angeordneten Metallkugeln 40, die als die Anschlüsse externer Elektroden dienen, größer als der Abstand zwischen den Elementelektroden 11, die linear auf dem Wafer angeordnet sind, sein, und somit können Leitungen einfach auf dem Testboard 61 ausgebildet werden.
  • In diesem Fall wird ein flächenförmiger Anschluss, der direkt auf dem Testboard 61 durch Metallisieren oder Drucken ausgebildet ist, als der Kontaktanschluss 62 verwendet. Jedoch können die Metallkugel 40 und der Kontaktanschluss 62 durch Bereitstellen eines Federelements oder einer leitfähigen Schicht, die lediglich in vertikaler Richtung leitfähige Eigenschaften aufweist, zwischen dem Kontaktanschluss 62 und der Metallkugel 40 sicherer in Kontakt miteinander gebracht werden.
  • Außerdem kann das Testverfahren dieser Ausführungsform als ein Einbrenntestverfahren durch Erhitzen des Halbleiterbauteils auf dem Wafer auf eine vorbestimmte Temperatur verwendet werden. Wenn jedoch der Test bei einer hohen Temperatur, wie bei dem Einbrenntesten ausgeführt wird, ist das Testboard 61 vorzugsweise aus einem Glassubstrat oder einem keramischen Substrat, das einen thermischen Ausdehnungskoeffizienten ungefähr wie das Halbleiterelement aufweist, hergestellt.
  • Das Halbleiterbauteil kann nach dem Unterteilen des Wafers in individuelle Halbleiterchips, die mit den Metallleitungen und Anschlüssen externer Elektroden ausgestattet sind, getestet werden.
  • Wie soweit beschrieben weist das Halbleiterbauteil dieser Erfindung eine Struktur auf, die auf einem Halbleiterbauteil in einer Waferform ausgebildet werden kann, und es ist kompakt und dünn. Ebenso wird für die Verbindung zwischen den Elektroden nicht wie in herkömmlichen Techniken eine Leitung sondern eine Metallverdrahtungsschicht verwendet. Dem gemäß ist das Halbleiterbauteil für eine Verfeinerung und Mehrfach-Pin-Anwendung verwendbar. Außerdem wird eine Schicht aus elastischem Material unterlegt, und es wird eine Metallverdrahtungsschicht integriert mit einer externen Elektrode darauf ausgebildet. Dem gemäß kann ein Abtrennen der Metallverdrahtungsschicht verhindert werden, und thermische Spannungen, die auf die externe Elektrode ausgeübt werden, können entspannt werden, woraus eine Verbesserung in der Zuverlässigkeit der Verbindung beim Anbringen des Halbleiterbauteils auf ein Substrat resultiert.
  • Des weiteren kann bei dem Verfahren zur Herstellung des Halbleiterbauteils, da die Schicht aus elastischem Material auf dem Halbleitersubstrat ausgebildet ist, eine flexible Schicht fortgelassen werden, woraus eine Verringerung der Herstellungskosten resultiert. Ebenso können feine Leitungen ausgebildet werden, und thermische Spannungen, die auf Lötverbindungen beim Anbringen des Halbleitersubstrats auf ein Motherboard ausgeübt werden, können entspannt werden. Dem gemäß kann ein kompaktes Halbleiterbauteil mit großer Leistungsfähigkeit zu niedrigen Kosten hergestellt werden.
  • GEWERBLICHE ANWENDBARKEIT
  • Das Halbleiterbauteil und das Verfahren zur Herstellung desselben sind gemäß dieser Erfindung auf allgemeine elektronische Geräte unter Verwendung einer integrierten Halbleiterschaltung einschließlich verschiedener Transistoren anwendbar.

Claims (12)

  1. Ein Halbleiterbauteil, umfassend: ein Halbleitersubstrat (10), das Halbleiterelemente einschließt; Elementelektroden (11), die auf einer Hauptfläche des genannten Halbleitersubstrats (10) angeordnet sind und elektrisch mit den genannten Halbleiterelementen verbunden sind; eine Passivierungsschicht (12), die auf der Hauptfläche des genannten Halbleitersubstrats (10) ausgebildet ist und eine erste Öffnung aufweist, die auf den genannten Elementelektroden (11) angeordnet ist; eine Schicht (20) aus elastischem Material, die auf der genannten Passivierungsschicht (12) aus einem isolierenden elastischen Material (21) ausgebildet ist; eine Öffnung, die in der genannten Schicht (20) aus elastischem Material ausgebildet ist, um zumindest die genannten Elementelektroden (11) auf der Hauptfläche des genannten Halbleitersubstrats (10) freizulegen; eine Metallverdrahtungsschicht (33), die durchgängig ausgebildet ist, so dass sie sich von den genannten Elementelektroden (11) über die genannte Schicht (20) aus elastischem Material erstreckt; und externe Elektroden (32), die als ein Teil der genannten Metallverdrahtungsschicht (33) auf der genannten Schicht (20) aus elastischem Material für eine elektrische Verbindung mit externen Geräten ausgebildet sind, dadurch gekennzeichnet, dass eine Kante der genannten ersten Öffnung der genannten Passivierungsschicht (12) von einer Kante der genannten Öffnung der genannten Schicht (20) aus elastischem Material zur Mitte der genannten Öffnung hin hervorragt; die genannte Schicht (20) aus elastischem Material parallel zu zwei Seiten des genannten Halbleitersubstrats (10) ausgebildet ist, und die genannte Öffnung streifenförmig und parallel zu den genannten zwei Seiten des genannten Halbleitersubstrats (10) ist.
  2. Das Halbleiterbauteil von Anspruch 1, worin eine gesamte seitliche Fläche der genannten Öffnung des genannten elastischen Materials (20) von den genannten Elementelektroden (11) getrennt ist.
  3. Das Halbleiterbauteil von Anspruch 1, worin das genannte Halbleitersubstrat (10) sich in dem Zustand eines Chips befindet, der von einem Wafer geschnitten ist.
  4. Das Halbleiterbauteil von Anspruch 1, worin die genannte Schicht (20) aus elastischem Material einen abgeschrägten Abschnitt, der zu der Oberfläche des genannten Halbleitersubstrats (10) geneigt ist, in einem Endbereich derselben in der Nähe der genannten Öffnung aufweist.
  5. Das Halbleiterbauteil von Anspruch 1, worin die genannte Schicht (20) aus elastischem Material einen Abschnitt mit abgerundeten Ecken in einem Endbereich derselben in der Nähe der genannten Öffnung aufweist.
  6. Das Halbleiterbauteil von Anspruch 1, weiterhin umfassend: eine Schutzschicht (50), die so ausgebildet ist, dass sie die Metallverdrahtungsschicht (33) bedeckt, und welche die Eigenschaft aufweist, ein leitfähiges Material zurückzuweisen; und Öffnungen, von denen jede durch die genannte Schutzschicht (50) zum Freilegen zumindest eines Teils jeder der genannten externen Elektroden (32) der genannten Metallverdrahtungsschicht (33) ausgebildet ist, worin ein Anschluss (40) externer Elektroden zumindest auf einem Teil von jeder der genannten externen Elektroden (32), der in den genannten Öffnungen der genannten Schutzschicht (50) freigelegt ist, ausgebildet ist.
  7. Das Halbleiterbauteil von Anspruch 6, worin zumindest ein Teil von jeder der genannten externen Elektroden (32), der in den genannten Öffnungen der genannten Schutzschicht (50) freigelegt ist, auch als der genannte Anschluss externer Elektroden fungiert.
  8. Das Halbleiterbauteil von Anspruch 6, worin der genannte Anschluss (40) externer Elektroden aus einer Metallkugel hergestellt ist, die so ausgebildet ist, dass sie in Kontakt mit jeder der genannten externen Elektroden (32) steht.
  9. Das Halbleiterbauteil von Anspruch 6, worin der genannte Anschluss (40) externer Elektroden aus einem leitfähigen Vorsprung hergestellt ist, der so ausgebildet ist, dass er in Kontakt mit jeder der genannten externen Elektroden (32) steht.
  10. Das Halbleiterbauteil von Anspruch 1, worin die genannte Passivierungsschicht (12) zum Schützen der genannten Halbleiterelemente da ist, die auf dem genannten Halbleitersubstrat (10) ausgebildet sind.
  11. Das Halbleiterbauteil von Anspruch 1, worin eine Metallverdrahtungsschicht (33) auf einer oberen Fläche des genannten Vorsprungs der genannten Passivierungsschicht (12), der von der Kante der Öffnung der genannten Schicht (20) aus elastischem Material zu der Mitte der Öffnung hin vorspringt, ausgebildet ist.
  12. Das Halbleiterbauteil von Anspruch 1, worin die genannte streifenförmige Öffnung so ausgebildet ist, dass sie ein Ende senkrecht zu den genannten zwei parallelen Seiten des genannten Halbleitersubstrats (10) erreicht.
DE69834561T 1997-06-06 1998-05-28 Halbleiteranordnung und herstellungsverfahren dafür Expired - Lifetime DE69834561T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP14886097 1997-06-06
JP14886097 1997-06-06
JP6967598 1998-03-19
JP06967598A JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法
PCT/JP1998/002397 WO1998056041A1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
DE69834561D1 DE69834561D1 (de) 2006-06-22
DE69834561T2 true DE69834561T2 (de) 2006-09-14

Family

ID=26410845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69834561T Expired - Lifetime DE69834561T2 (de) 1997-06-06 1998-05-28 Halbleiteranordnung und herstellungsverfahren dafür

Country Status (7)

Country Link
US (4) US6313532B1 (de)
EP (2) EP1653511A2 (de)
JP (1) JP3335575B2 (de)
KR (1) KR100537243B1 (de)
DE (1) DE69834561T2 (de)
TW (1) TW388936B (de)
WO (1) WO1998056041A1 (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
EP1091399A4 (de) * 1998-06-12 2002-01-16 Hitachi Ltd Halbleitervorrichtung und verfahren zur herstellung
TW536794B (en) 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2000347051A (ja) * 1999-03-30 2000-12-15 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR100430203B1 (ko) * 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3996315B2 (ja) 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
TW515064B (en) * 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2003234433A (ja) 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4049186B2 (ja) * 2006-01-26 2008-02-20 ソニー株式会社 光源装置
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4322903B2 (ja) * 2006-08-29 2009-09-02 シャープ株式会社 半導体装置、および半導体装置の製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
CN101572990B (zh) * 2008-04-28 2012-12-19 鸿富锦精密工业（深圳）有限公司 电路板原板
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8525327B2 (en) * 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
EP2838114A3 (de) * 2013-08-12 2015-04-08 Xintec Inc. Chip-Verkapselung
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN109690351B (zh) * 2016-09-23 2022-12-09 深圳帧观德芯科技有限公司 半导体x射线检测器的封装
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JPH08222571A (ja) 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JP3362545B2 (ja) 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3402086B2 (ja) * 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts

Also Published As

Publication number Publication date
US20020000655A1 (en) 2002-01-03
DE69834561D1 (de) 2006-06-22
TW388936B (en) 2000-05-01
EP0991119B1 (de) 2006-05-17
US20010033021A1 (en) 2001-10-25
KR20000075876A (ko) 2000-12-26
KR100537243B1 (ko) 2005-12-19
WO1998056041A1 (en) 1998-12-10
US6313532B1 (en) 2001-11-06
EP1653511A2 (de) 2006-05-03
EP0991119A4 (de) 2002-01-23
US6812573B2 (en) 2004-11-02
EP0991119A1 (de) 2000-04-05
JPH1154649A (ja) 1999-02-26
JP3335575B2 (ja) 2002-10-21
US20050006749A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE19940633A1 (de) IC-Gehäuse
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE3026183C2 (de)
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE10145147A1 (de) Anschlußstruktur und zugehöriges Herstellungsverfahren sowie die Anschlußstruktur verwendende Prüfanschlußanordnung
WO1996009646A1 (de) Polymer stud grid array
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1106040A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE69735610T2 (de) Montagestruktur für eine integrierte Schaltung
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP