DE69837981T2 - Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt - Google Patents

Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt Download PDF

Info

Publication number
DE69837981T2
DE69837981T2 DE69837981T DE69837981T DE69837981T2 DE 69837981 T2 DE69837981 T2 DE 69837981T2 DE 69837981 T DE69837981 T DE 69837981T DE 69837981 T DE69837981 T DE 69837981T DE 69837981 T2 DE69837981 T2 DE 69837981T2
Authority
DE
Germany
Prior art keywords
etching
trench
pressure
temperature
bottle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69837981T
Other languages
English (en)
Other versions
DE69837981D1 (de
Inventor
Karl P. Wappingers Falls Muller
Stefan Pleasant Valley Schmitz
Rajiv M. Fishkill Ranade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Application granted granted Critical
Publication of DE69837981D1 publication Critical patent/DE69837981D1/de
Publication of DE69837981T2 publication Critical patent/DE69837981T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Description

  • Nachfolgend wird ein Verfahren zum Ausbilden eines flaschenförmigen Grabens in einem Halbleitersubstrat beschrieben. Genauer gesagt wird ein flaschenförmiger Graben in einem Halbleitersubstrat ausgebildet, indem bei einem einzigen Ätzprozess die Ätzbedingungen verändert werden.
  • Es sind Verfahren zum Ätzen eines tiefen Grabens in ein Halbleiterbauelement zum Bereitstellen einer Speicherkapazität bekannt. Ein Beispiel eines solchen Verfahrens ist das reaktive Ionenätzen. Im Allgemeinen ist reaktives Ionenätzen ein Verfahren, bei dem zuerst eine Plasmagaszusammensetzung in einer Reaktionskammer durch ein Hochfrequenz-Energiefeld (HF) erzeugt wird. Die Plasmagaszusammensetzung wird üblicherweise Neutrale (Englisch: Neutrals), Radikale und Ionen enthalten. Letztere können durch das elektromagnetische Feld in Richtung der Oberfläche des Halbleitersubstrates beschleunigt werden. Die Radikale erreichen die Halbleiteroberfläche durch Diffusion. Beim Kollidieren mit der Oberfläche des Halbleiterbauelements entfernen die beschleunigten Ionen zusammen mit den Radikalen Material von der belichteten Oberfläche des Halbleiterbauelements. Die Ionen und Radikale reagieren mit Atomen oder Molekülen im wegzuätzenden Material und erzeugen Zwischenprodukte oder flüchtige Nebenprodukte, die aus der Reaktionskammer entfernt werden können. Normalerweise bildet sich eine Seitenwandpassivierungsschicht durch die Reaktion der Zwischenprodukte und flüchtigen Nebenprodukte mit Spezies des Maskenmaterials oder der Prozessgase. Diese Schicht neigt dazu, ein Ätzen zu erschweren, die physische Größe der Maskenöffnung zu verringern und dadurch die Form des Grabens zu beeinflussen.
  • Um die Speicherkapazität eines Halbleiterbauelements weiter zu erhöhen wurde ein flaschenförmiger Graben entwickelt. Ozaki et al. offenbaren in „0.228 μm2 Trench Cell Technologies with Bottle-Shaped Capacitor for 1 GBit DRAMs" (übersetzt: „0,228 μm2 Grabenzellen-Technologie mit flaschenförmigem Kondensator für 1 Gbit DRAMs"), Technical Digest; Band 27.3.1, S. 661 (1995) ein mehrschrittiges Verfahren zum Ausbilden eines flaschenförmigen Grabens. Das Verfahren von Ozaki et al. dient zum Ausbilden eines flaschenförmigen Grabens durch (1) Ausbilden eines Graben durch herkömmliches reaktives DT-Silizium-Ionenätzen; (2) Ausbilden eines Oxydkragens am oberen Teil des Grabens durch selektive Oxydation; (3) Abscheiden von mit Phosphor dotiertem Polysilizium; (4) Einbrennen der Phosphordotierung in die Grabenseitenwand im unteren Bereich des Grabens; und (5) Entfernen des Polysiliziums durch chemisches Trockenätzen, um den Durchmesser im unteren Bereich des Grabens zu vergrößern.
  • Es wäre wünschenswert, ein schnelleres und vereinfachtes Verfahren zum Ausbilden eines flaschenförmigen Grabens in einem Halbleiterbauelement bereitzustellen, um dessen Speicherkapazität zu erhöhen. Das Verfahren nach der vorliegenden Erfindung ermöglicht das Ausbilden von flaschenförmigen Gräben während des Ätzprozesses, bei dem der tiefe Graben ausgebildet wird.
  • Nach der Erfindung wird ein Verfahren zum Ausbilden eines flaschenförmigen Grabens nach Anspruch 1 bereitgestellt.
  • Der erste Ätzschritt wird bei einer ersten Temperatur ausgeführt, und der zweite Ätzschritt wird bei einer zweiten, höheren Temperatur ausgeführt.
  • In einer Ausführungsform wird zusätzlich zu der Veränderung der Temperatur, der erste Ätzschritt bei einem ersten Druck ausgeführt, und dann wird das Ätzen bei einem zweiten Druck, der niedriger ist als der erste Druck, fortgesetzt.
  • Zum besseren Verständnis der vorliegenden Erfindung und um die Umsetzung zu veranschaulichen, wird nun anhand eines Beispiels auf die beigefügten Zeichnungen Bezug genommen, für die gilt:
  • 1A ist eine schematische Querschnittsansicht des Grabens, der im oberen Bereich eine konische Form aufweist, die nach dem ersten Schritt des Ätzens in einem bevorzugten Verfahren gemäß dieser Offenbarung ausgebildet wird; und
  • 1B ist eine schematische Querschnittsansicht des flaschenförmigen Grabens, der durch den zweiten Schritt des Ätzens in einem bevorzugten Verfahren gemäß dieser Offenbarung ausgebildet wird.
  • Die Erfindung bezieht sich auf das Ausbilden eines flaschenförmigen Grabens zum Ausbilden eines Grabenkondensators, der in einer IC-Schaltkreis (IC) verwendet wird. Ein solcher IC kann beispielsweise ein Schreib-/Lesespeicher (RAM), ein dynamischer Schreib-/Lesespeicher (DRAN), ein synchronisiertes DRAN (SDRAM), oder ein Lese- bzw. Festwertspeicher (ROM) sein. Andere ICs, wie etwa anwendungsspezifische ICs (ASIC), eine kombinierte DRAM-Logikschaltung (eingebettetes DRAN, Englisch: Embedded DRAN), oder ein anderer Typ einer logischen Schaltung sind ebenfalls geeignet.
  • Typischerweise werden viele ICs parallel auf einem Wafer ausgebildet. Nach der Bearbeitung wird der Wafer in Rohchips zerteilt und somit die ICs auf einzelne Chips getrennt. Die Chips werden dann verpackt, was zu einem Endprodukt führt, das beispielsweise in Geräten wie Computersystemen, Mobiltelefonen, Minicomputern (PDAs) und anderen elektronischen Produkten verwendet wird.
  • Gemäß der Erfindung wird der flaschenförmige Graben durch einen einzigen Ätzprozess in zwei Schritten bzw. Zuständen ausgebildet. Im einem ersten Schritt wird ein oberer Bereich des Grabens ausgebildet, und in einem zweiten Schritt wird ein unterer Bereich des Grabens ausgebildet, wobei der untere Bereich dadurch ausgebildet wird, dass die Parameter beim Ätzprozess variiert werden um einen ablaufinvarianten (Englisch: Reentrant) oder flaschenförmigen Querschnitt zu erzeugen.
  • Die Herstellung des Halbleiterbauelements erfolgt typischerweise in aufeinander folgenden Schritten, von denen einer oder mehrere darin bestehen, dass gewünschte Schichten eines gewählten Materials auf ein Substrat aufgebracht werden, wie beispielsweise bei dem Verfahren, das der Fachmann von Silizium-Wafern kennt. Andere Substrate, wie etwa Galliumarsenid, Germanium, Silizium auf einem Isolator (SOI, Englisch: Silicon On Insulator), oder andere Halbleitermaterialien können verwendet werden. Das Substrat kann beispielsweise leicht oder stark dotiert werden mit Dotiersubstanzen einer vorbestimmten Leitfähigkeit, um die gewünschten elektrischen Eigenschaften zu erreichen. Mit Verweis auf 1A wird beispielsweise ein Stapelspeicher bzw. Stapelspeicherunterbau auf dem Substrat ausgebildet. Die Stapelspeicher sind solche, die typischerweise verwendet werden, um tiefe Gräben auszubilden. Ein solcher Stapelspeicher umfasst beispielsweise eine Siliziumnitridschicht 12, die auf einem Siliziumwafer 10 aufgebracht wird und eine dielektrische Schicht (z.B. TEOS-Schicht) 14 die auf der Schicht 12 aufgebracht wird. Zusammen bilden die Schichten (12 und 14) eine Hartmaske (Englisch: Hard Mask) für den Ätzprozess, bei dem der tiefe Graben ausgebildet wird. Die Nitridschicht dient als Polierschutzschicht für darauffolgende Polierprozesse. Zur Reduzierung der Belastung und zur Verbesserung der Haftung der Nitridschicht auf dem Substrat wird dazwischen eine Oxydschicht (nicht dargestellt) aufgebracht. Dann wird eine Abdeckschicht (nicht dargestellt) in einem Muster auf der Oberfläche des Halbleiterbauelements durch ein mikrolithographisches Verfahren ausgebildet. Das Ausbilden eines Musters umfasst typischerweise das Beschichten zumindest eines Teils des Halbleiterbauelements mit einem Abdeckmaterial und dann das Belichten in dem geeigneten Muster. Die Abdeckschicht kann dann einem nach dem Stand der Technik entsprechenden Verfahren entwickelt werden, um entweder die belichteten oder die unbelichteten Bereiche zu entfernen, je nachdem, ob eine positive oder eine negative Abdeckschicht verwendet wurde. Wenn das Entwickeln der Abdeckschicht ausgeführt wurde, können darauffolgende Verfahrensschritte ausgeführt werden, um an vorbestimmten Stellen die geeigneten physikalischen Veränderungen im Halbleitermaterial für eine gewünschte Struktur des Bauelements zu erreichen, beispielsweise einen flaschenförmigen Graben, für den das Verfahren zum Ausbilden nachfolgend beschrieben wird. Materialien und Muster, die zum Ausbilden und Gestalten der Abdeckschicht geeignet sind, sowie Zusammensetzungen des Entwicklers, sind dem Fachmann bekannt. Solche herkömmlichen Materialien können hierbei verwendet werden. Nachdem die Abdeckschicht entwickelt ist, kann das Halbleiterbauelement einem Ätzprozess unterzogen werden, beispielsweise reaktives Ionenätzen, Plasmaätzen, etc. um durch Ätzen eine Öffnung in der Maske zu erzeugen, d.h. die Abdeckschicht in ein TEOS 14 und eine Nitridschicht 12 (Hartmaske) umzuformen. Sobald die Hartmaske geöffnet ist, kann das Halbleiterbauelement einem Ätzprozess unterzogen werden, um den flaschenförmigen Graben nach dieser Erfindung auszubilden. Beispielsweise kann der flaschenförmige Graben durch reaktives Ionenätzen in einem Halbleiterbauelement ausgebildet werden. Andere anisotrope Ätzverfahren können ebenfalls verwendet werden. Der Prozess des reaktiven Ionenätzen erfolgt in zwei Schritten, wobei jeder dieser Schritte bzw. Zustände nach unterschiedlichen Parametern ausgeführt wird. Diese unterschiedlichen Parameter sind beispielsweise Hochfrequenzstrom, Reaktionskammerdruck, Verfüllungsdruck und weitere Parameter, wie nachfolgend beschrieben.
  • Wie in 1A dargestellt, werden die Parameter des reaktiven Ionenätzens so angepasst, dass im ersten Schritt vorzugsweise ein Graben ausgebildet wird, der im oberen Bereich 25 konisch ausgebildet ist, und dass auf vorteilhafte Weise im zweiten Schritt der untere Bereich des Grabens weiter vertieft und ausgeweitet wird, um einen flaschenförmigen Graben zu auszubilden. Der konische Querschnitt der Seitenwand erleichtert das Verfüllen des Grabens mit Materialien, wie etwa Polysilizium, ohne Hohlräume und Ränder im konischen Bereich des Grabens.
  • Um den ersten Schritt des reaktiven Ionenätzens zum Ausbilden des Grabens zu beginnen, wird das Substrat auf einen Substrathalter (Englisch: Chuck) (nicht dargestellt) in einer Reaktionskammer (nicht dargestellt) positioniert. Die Reaktionskammer kann eine herkömmliche Reaktionskammer sein, wie sie dem Fachmann bekannt ist. Wenn das Substrat auf dem Substrathalter positioniert ist, befindet sich für gewöhnlich ein Spalt zwischen der Vorderseite des Substrathalters und der Rückseite des Substrats. Typischerweise wird ein Edelgas, beispielsweise Helium, Argon, etc. bei einem vorbestimmten Verfüllungsdruck in den Spalt eingebracht. Das Gas fördert das den Abkühlmechanismus des Halbleiterbauelements. Der Verfüllungsdruck während des ersten Schritts des Ätzens hat einen Wert von etwa 666,6 Pa (5 Torr) bis etwa 1999,8 Pa (15 Torr), und vorzugsweise von etwa 933,2 Pa (7 Torr) bis etwa 1333,2 Pa (10 Torr). Verfahren zum Steuern des Verfüllungsdrucks sind dem Fachmann bekannt.
  • Nach dem Positionieren des Substrats in der Reaktionskammer wird eine Plasmagaszusammensetzung in die Reaktionskammer eingebracht. Der Fachmann wird es bereitwillig als Vorteil anerkennen, dass die Reaktionskammer durch das Verwenden beispielsweise eines Vakuums vor dem Einbringen der Plasmagaszusammensetzung in die Reaktionskammer im Wesentlichen frei von allen Verunreinigungen ist. Plasmagaszusammensetzungen, die für diese Erfindung geeignet sind, können jegliche dem Fachmann bekannte Plasmagaszusammensetzungen sein. Eine bevorzugte Plasmagaszusammensetzung umfasst HBr, NF3 und entweder ein vorgemischtes He/O2 oder reines O2. Besonders gut verwendbare Plasmagaszusammensetzungen besitzen eine relative Konzentration von etwa 89% bis etwa 90% Volumenprozent für HBr oder von etwa 7,2% bis etwa 20,0% Volumenprozent für NF3, und von etwa 0% bis etwa 6% Volumenprozent für O2.
  • Der Fachmann wird es zu schätzen wissen, dass nach dem Ätzen, das die Maske öffnet, ein natives Oxyd beim Belichten des Wafers in der Atmosphäre gebildet wird. Daher kann es erforderlich sein, anfänglich Ätzbedingungen zu schaffen, die durch ein gegebenenfalls vorhandenes natives Oxyd hindurch dringen.
  • Typischerweise wird die Plasmagaszusammensetzung einem Hochfrequenzstrom (HF-Leistung) ausgesetzt, um Ionen und/oder Radikale zu erzeugen. Die Stärke der HF-Leistung, die während des ersten Schrittes des tiefen Ätzens zum Erzeugen der Ionen verwendet wird, ist etwa im Bereich von 400 Watt bis etwa 100 Watt und vorzugsweise im Bereich von etwa 600 Watt bis etwa 900 Watt. In der Reaktionskammer wird ein Magnetfeld zum Verdichten des Plasmas erzeugt. Die Stärke des Magnetfeldes, das während des ersten Schrittes beim Ätzen verwendet wird, beträgt etwa 15 Gauss bis etwa 170 Gauss und vorzugsweise etwa 100 Gauss bis etwa 170 Gauss. Mit Verweis auf 1A werden die mit Mustern versehenen Bereiche der Abdeckschicht auf der Vorderseite des Halbleiterbauelements mit Ionen beschossen um einen Graben auszubilden. Beim Beschießen der mit Mustern versehenen Bereiche der Abdeckschicht zum Ausbilden des Grabens wird der obere Bereich des Graben 25 konisch ausgebildet. Eine Seitenwandpassivierungsschicht entsteht im Graben 20 während des Ionenbeschusses des Halbleiterbauelements. Die Rate, bei der die Seitenwandpassivierungsschicht ausgebildet wird, bestimmt das konische Profil des Grabens. Der Druck in der Reaktionskammer, der während des ersten Schrittes beim Ätzen verwendet wird, ist im Bereich von etwa 2,7 PA (20 mTorr) bis etwa 23,3 Pa (175 mTorr) und vorzugsweise von etwa 14,7 Pa (110 mTorr) bis etwa 20 Pa (150 mTorr). Die Temperatur des Halbleiterbauelements sollte während des ersten Schrittes beim Ätzen im Bereich von etwa 20°C bis etwa 100°C gehalten werden, und vorzugsweise im Bereich von etwa 50°C bis etwa 90°C. Verfahren zum Messen und Überwachen der Temperatur des Halbleiterbauelements und zum Steuern der verschiedenen anderen Parameter beim Ausbilden eines gewünschten Profils im oberen Bereich des Grabens sind dem Fachmann bekannt.
  • Beim ersten Schritt des reaktiven Ionenätzens wird ein Graben ausgebildet, der konische Seitenwände 25 aufweist. Die beanspruchte Zeit beim Ausführen des ersten Schritts des Ätzens beträgt etwa 60 Sekunden bis etwa 180 Sekunden und vorzugsweise etwa 110 Sekunden bis etwa 125 Sekunden. Die Tiefe des beim ersten Schritt des Ätzens ausgebildeten Grabens beträgt gewöhnlich von etwa 1 μm bis etwa 2 μm und vorzugsweise von etwa 1,25 μm bis etwa 1,75 μm. Es ist zu beachten, dass beim Abschluss des ersten Schrittes beim Ätzen des tiefen Grabens nur der obere konische Bereich 25 des endgültigen Grabens ausgebildet wird, der vorzugsweise eine Tiefe von 1,5 μm aufweist. Selbstverständlich hängt die tatsächliche Tiefe des Grabens, der während des ersten Schrittes ausgebildet wird, von Konstruktionsparametern ab.
  • Nach dem das Ausbilden des oberen konischen Bereichs 25 des Grabens abgeschlossen ist, werden die Bedingungen des Prozesses des reaktiven Ionenätzens geändert. Nach einer kurzen Übergangsphase werden die Bedingungen gewählt, die in einem zweiten Schritt des Ätzens dem Graben 20 ein ablaufinvariantes Profil oder einen flaschenförmigen Querschnitt 22 verleihen (siehe 1B). Der zweite Schritt des Ätzens kann durch zwei Parameter ausgelöst werden: entweder durch das Erhöhen der Temperatur an der Oberfläche des Halbleiterbauelements oder durch das Absenken des Drucks in der Reaktionskammer, oder beide.
  • Beim Erhöhen der Temperatur des Halbleiterbauelements wird die Rate, bei der die Seitenwandpassivierungsschicht im Graben 20 ausgebildet wird, auf ein ausreichendes Niveau reduziert, das geeignet ist, ein gewisses laterales reaktives Ionenätzen zusätzlich zu dem vorbestimmten vertikalen reaktiven Ionenätzen zu ermöglichen. Die Temperatur wird typischerweise um etwa 80°C im Vergleich zu der Temperatur während des ersten Schrittes erhöht, so dass der zweite Schritt des Ätzens bei einer Temperatur im Bereich von etwa 100°C bis etwa 180°C ausgeführt wird, vorzugsweise im Bereich von etwa 103°C bis etwa 150°C, und noch bevorzugter im Bereich von etwa 138°C bis etwa 142°C.
  • Die Temperatur des Halbleiterbauelements kann auf beliebige Weise erhöht werden. In besonders nützlichen Ausführungsformen wird die Temperatur durch Verringern des Verfüllungsdrucks abgesenkt, oder durch Erhöhen der HF-Leistung, oder beide. Wie oben erwähnt, steuert das in die Lücke zwischen der Vorderseite des Chucks und der Rückseite des Halbleiterbauelements eingebrachte Gas das Abkühlen des Halbleiterbauelements: Die Wärmeübertragung zwischen der Rückseite des Wafers und der Vorderseite des Substrathalters kann durch ein Verändern des Verfüllungsdrucks des He moduliert werden, und dadurch kann die Temperatur an der Oberfläche des Wafers schnell angepasst werden. Wenn der Verfüllungsdruck erhöht wird, wird die Temperatur des Halbleiterbauelements verringert, und wenn der Verfüllungsdruck verringert wird, wird die Temperatur des Halbleiterbauelements erhöht. Generell kann während des zweiten Schrittes des Ätzens der Verfüllungsdruck um etwa 50 bis 100% verringert werden, vorzugsweise um etwa 75% beim magnetisch verstärkten reaktiven Ionenätzen (MERIE, Englisch: Magnetically Enhanced Reactive Ion Etching) und um 100% beim Magnetdipolring-Ätzen (DRM, Englisch: Dipole Ring Magnetic Etching) im Vergleich zu dem Verfüllungsdruck, der während des ersten Schrittes des Ätzens verwendet wurde. Folglich beträgt der Verfüllungsdruck beim zweiten Schritt des Ätzens im Bereich von etwa 200 Pa (1,5 Torr) bis etwa 333,3 Pa (2,5 Torr), und vorzugsweise bei 266,6 Pa (2 Torr) beim MERIE-Verfahren, und bei 0 Pa (0 Torr) beim beim DRM-Ätzverfahren liegen.
  • Durch das Erhöhen der HF-Leistung werden die mit Mustern versehenen Bereiche der Abdeckschicht auf der Vorderseite des Halbleiterbauelements in dem Moment schneller mit Ionen beschossen, indem der Ionenstrom erhöht wird. Beide Faktoren erhöhen die Temperatur des Halbleiterbauelements. während des zweiten Schrittes des Ätzens kann die Stärke der HF-Leistung um etwa 10 bis 40% erhöht werden, und vorzugsweise um etwa 37% beim MERIE-Verfahren und um etwa 11% beim DRM-Ätzverfahren im Vergleich zu den Einstellungen der HF-Leistung während des ersten Schrittes des Ätzens. Entsprechend kann während des zweiten Schrittes des Ätzens die Stärke der HF-Leistung etwa im Bereich von 900 Watt bis etwa 1500 Watt betragen, und vorzugsweise von etwa 1000 Watt bis etwa 1100 Watt.
  • In einer Ausführungsform, die besonders für das MERIE-Verfahren geeignet ist, wird ein Verringern des Kammerdrucks während des ersten Schrittes und weiter bis zum zweiten Schritt des Ätzens verwendet, um den Winkel des Ionenbeschusses und die Stärke des Ionenbeschusses zu ändern.
  • Bei einem verringerten Druck prallen die Ionen von dem konischen oberen Bereich 25 des Grabens 20 ab und beschießen die Seitenwände des Grabens 20 unterhalb des konischen oberen Bereichs 25. Da die Rate des Ausbildens der Seitenwandpassivierungsschicht im Graben 20 verringert wurde, können die Ionen dann Material an den Seitenwänden des Grabens 20 wegätzen, um in vorteilhafter Weise den flaschenförmigen Graben in dem Halbleiterbauelement auszubilden. Gewöhnlich kann der Druck in der Reaktionskammer um etwa 2 Pa (15 mTorr) bis etwa 8,7 Pa (65 mTorr) verringert werden, und vorzugsweise um etwa 4 Pa (30 mTorr) bis etwa 6,7 Pa (50 mTorr).
  • Die Zeitdauer, die benötigt wird, um nach dem Abschluss des ersten Schrittes des Ätzens den flaschenförmigen Querschnitt 22 des Grabens 20 in dem Halbleiterbauelement auszubilden, kann etwa im Bereich von 200 Sekunden bis etwa 320 Sekunden betragen, und vorzugsweise von etwa 275 Sekunden bis etwa 290 Sekunden. Somit beträgt die gesamte Zeitdauer, die für den in dem hier beschriebenen zweischrittigen Ätzverfahren benötigt wird, etwa 260 Sekunden bis etwa 500 Sekunden.
  • Obwohl die Erfindung in ihrer bevorzugten Form mit einem gewissen Grad an Genauigkeit beschrieben wird, sind hier offensichtlich viele Änderungen und Variationen möglich. Es wird daher darauf hingewiesen, dass die vorliegende Erfindung anders als hier beschrieben umgesetzt werden kann. Die folgenden Beispiele veranschaulichen das Verfahren nach dieser Erfindung.
  • BEISPIEL 1
  • Das folgende ist eine Veranschaulichung der Ätzbedingungen für magnetisch verstärktes reaktives Ionen-Ätzen (MERIE), das in einem Prozess zum Ausbilden eines 1G flaschenförmigen Grabens verwendet werden kann.
    Durch bruch Bedingungen beim ersten Schritt (Ausbilden des Grabens mit oberem konischen Bereich) ÜbergangsPhase Bedingungen beim zweiten Schritt (Ausbilden des flaschenförmigen Grabens)
    Reaktionskammerdruck (mTorr) 20 110 110 110
    Reaktionskammerdruck (Pa) 2,7 14,7 14,7 14,7
    HBr (sccm) 20 55 55 55
    NF3 (sccm) 5 8 8 8
    He/O2 (sccm) 0 16 10 7
    HF-Leistung (Watt) 600 800 800 1100
    Magnetfeldstärke (Gauss) 15 100 100 75
    He Verfüllungsdruck (Torr) 8 8 4 2
    He Verfüllungsdruck (Pa) 1086, 8 1066,8 533,3 266,6
    Ätzdauer (sec) 25 100 25 250
  • BEISPIEL 2
  • Das folgende ist eine Veranschaulichung der Bedingungen für das Magnetdipolring-Ätzverfahren (DRM), das für einen Prozess zum Ausbilden eines 1G flaschenförmigen Grabens verwendet werden kann. Das DRM-Ätzverfahren wird bei einer konstanten Magnetfeldstärke von 170 Gauss durchgeführt.
    Durchbruch Bedingungen beim ersten Schritt (Ausbilden des Grabens mit oberem konischen Bereich) ÜbergangsPhase Bedingungen beim zweiten Schritt (Ausbilden des flaschenförmigen Grabens)
    Reaktionskammerdruck (mTorr) 150 150 150 150
    Reaktionskammerdruck (Pa) 20 20 20 20
    HBr (sccm) 75 150 150 150
    NF3 (sccm) 8 14,5 12 13
    O2 (sccm) 0 6 4 6
    HF-Leistung (Watt) 900 900 900 1000
    He Verfüllungsdruck (Torr) 10/40 10/40 4/15 0/0
    He Verfüllungsdruck (Pa) 1333,2/ 5332,8 1333,2/ 5332,8 533,3/ 1999,8 0/0
    Ätzdauer (sec) 5 105 20 270

Claims (11)

  1. Ein Verfahren zum Ausbilden eines flaschenförmigen Grabens in einem Substrat, das Verfahren umfassend einen zweischrittigen Trockenätzprozess, wobei: in dem ersten Schritt das Ätzen bei einer ersten Temperatur ausgeführt wird, um einen ersten Graben mit konischen, positiv geneigten Seitenwände auszubilden, wobei das Profil des Grabens durch die Ausbildung einer Passivierungsschicht auf den Grabenseitenwänden gesteuert wird, wobei der erste Graben einen oberen Bereich des flaschenförmigen Grabens ausbildet; und in dem zweiten Schritt das Ätzen auf einer zweiten Temperatur ausgeführt wird, die höher als die erste Temperatur ist, so dass die Rate der Ausbildung der Seitenwandpassivierungsschicht auf ein Niveau verringert wird, das ausreicht, um in dem zweiten Schritt ein gewisses laterales Ätzen zu erlauben, wobei der zweite Schritt den unteren Bereich des flaschenförmigen Grabens ausbildet.
  2. Das Verfahren nach Anspruch 1, wobei sowohl das erste als auch das zweite Ätzen Plasmaätzen umfasst.
  3. Das Verfahren nach Anspruch 1, wobei sowohl das erste als auch das zweite Ätzen reaktives Ionenätzen umfasst.
  4. Das Verfahren nach Anspruch 3, wobei die zweite Temperatur durch Verringern des Verfüllungsdrucks bereitgestellt wird.
  5. Das Verfahren nach Anspruch 4, wobei der Verfüllungsdruck von dem ersten Ätzen zu dem zweiten Ätzen um etwa eine Größenordnung verringert wird.
  6. Das Verfahren nach Anspruch 4, wobei der Verfüllungsdruck von etwa 1333,2 Pa (10 Torr) während des ersten Ätzens auf etwa 133,32 Pa (1 Torr) während des zweiten Ätzens verringert wird.
  7. Das Verfahren nach einem der Ansprüche 3-6, wobei während des zweiten Ätzens die zweite Temperatur durch Erhöhen der Hochfrequenzleistung bereitgestellt wird.
  8. Das Verfahren nach Anspruch 7, wobei die Hochfrequenzleistung von dem ersten Ätzen zu dem zweiten Ätzen um einen Betrag von zwischen 35% und 45% vergrößert wird.
  9. Das Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Ätzen bei einem ersten Druck ausgeführt wird und das zweite Ätzen bei einem zweiten Druck ausgeführt wird, wobei der zweite Druck niedriger ist als der erste Druck.
  10. Das Verfahren nach Anspruch 9, wobei der zweite Druck von etwa 4 bis 6,7 Pa (30 bis 50 mtorr) niedriger als der erste Druck ist.
  11. Das Verfahren nach Anspruch 1, wobei die zweite Temperatur von etwa 52 bis etwa 88 Grad höher als die erste Temperatur ist.
DE69837981T 1997-09-25 1998-09-25 Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt Expired - Fee Related DE69837981T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/937,526 US5891807A (en) 1997-09-25 1997-09-25 Formation of a bottle shaped trench
US937526 1997-09-25

Publications (2)

Publication Number Publication Date
DE69837981D1 DE69837981D1 (de) 2007-08-09
DE69837981T2 true DE69837981T2 (de) 2008-01-24

Family

ID=25470033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837981T Expired - Fee Related DE69837981T2 (de) 1997-09-25 1998-09-25 Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt

Country Status (7)

Country Link
US (1) US5891807A (de)
EP (1) EP0908936B1 (de)
JP (1) JPH11162949A (de)
KR (1) KR100500559B1 (de)
CN (1) CN1171286C (de)
DE (1) DE69837981T2 (de)
TW (1) TW430923B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333995B4 (de) * 2003-07-25 2018-10-25 Robert Bosch Gmbh Verfahren zum Ätzen eines Halbleitermaterials

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174339A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
US6369432B1 (en) 1998-02-23 2002-04-09 Micron Technology, Inc. Enhanced capacitor shape
JP3252789B2 (ja) * 1998-04-03 2002-02-04 日本電気株式会社 エッチング方法
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
DE19930188A1 (de) 1999-06-30 2001-01-04 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für Speicherkondensatoren von DRAM-Halbleiterspeichern
JP4244456B2 (ja) 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
US6194284B1 (en) * 1999-08-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Method for forming residue free etched silicon layer
US6214686B1 (en) * 1999-09-01 2001-04-10 International Business Machines Corporation Spatially offset deep trenches for high density DRAMS
US6071823A (en) * 1999-09-21 2000-06-06 Promos Technology, Inc Deep trench bottle-shaped etch in centura mark II NG
DE19956078B4 (de) * 1999-11-22 2006-12-28 Infineon Technologies Ag Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
DE10016340C1 (de) * 2000-03-31 2001-12-06 Promos Technologies Inc Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
DE10029036C1 (de) 2000-06-13 2001-08-09 Infineon Technologies Ag Verfahren zur Erhöhung der Trenchkapazität
US6358856B1 (en) * 2000-11-21 2002-03-19 Advanced Micro Devices, Inc. Bright field image reversal for contact hole patterning
US6544838B2 (en) * 2001-03-13 2003-04-08 Infineon Technologies Ag Method of deep trench formation with improved profile control and surface area
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
KR100475271B1 (ko) * 2002-12-06 2005-03-10 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100487657B1 (ko) * 2003-08-13 2005-05-03 삼성전자주식회사 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
GB0401622D0 (en) * 2004-01-26 2004-02-25 Oxford Instr Plasma Technology Plasma etching process
KR100707803B1 (ko) * 2005-10-28 2007-04-17 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
CN100435287C (zh) * 2006-04-03 2008-11-19 中芯国际集成电路制造(上海)有限公司 去除晶片针状缺陷的方法以及电容器的制造方法
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
US7375413B2 (en) * 2006-05-26 2008-05-20 International Business Machines Corporation Trench widening without merging
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
KR20080038503A (ko) * 2006-10-30 2008-05-07 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100818654B1 (ko) * 2006-12-01 2008-04-01 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
US7846791B2 (en) * 2007-11-08 2010-12-07 International Business Machines Corporation Structure for a trench capacitor
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
JP2011204808A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 半導体装置および半導体装置の製造方法
JP5719579B2 (ja) * 2010-12-06 2015-05-20 株式会社アルバック プラズマエッチング方法
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
CN102386122B (zh) * 2011-11-02 2017-06-09 上海华虹宏力半导体制造有限公司 采用硬掩膜形成隔离沟槽的方法
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
US9666665B2 (en) 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
CN105489482A (zh) * 2014-09-17 2016-04-13 北大方正集团有限公司 Vdmos沟槽刻蚀方法及vdmos

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5403435A (en) * 1992-01-23 1995-04-04 Micron Technology, Inc. Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles
JPH0637275A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US5605600A (en) * 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333995B4 (de) * 2003-07-25 2018-10-25 Robert Bosch Gmbh Verfahren zum Ätzen eines Halbleitermaterials

Also Published As

Publication number Publication date
EP0908936A2 (de) 1999-04-14
DE69837981D1 (de) 2007-08-09
CN1171286C (zh) 2004-10-13
EP0908936B1 (de) 2007-06-27
EP0908936A3 (de) 2000-10-18
US5891807A (en) 1999-04-06
CN1212455A (zh) 1999-03-31
KR19990030049A (ko) 1999-04-26
JPH11162949A (ja) 1999-06-18
TW430923B (en) 2001-04-21
KR100500559B1 (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
DE69837981T2 (de) Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE10230088A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung und zum Ausbilden einer dielektrischen Zwischenschicht unter Verwendung eines hoch-dichten Plasmas
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE69929266T2 (de) Methode zur Herstellung eines tiefen Grabens
DE10224935A1 (de) Verfahren zum Ätzen von Öffnungen mit hohem Seitenverhältnis
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
US5817580A (en) Method of etching silicon dioxide
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102009031113A1 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
JPH036820A (ja) 窒化シリコンの差別的エッチング
DE10360537A1 (de) Tiefe Isolationsgräben
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE10239044B4 (de) Prozessfluss für Opferkragen
DE102010063907A1 (de) Metallgateelektrodenstrukturen mit großem ε, die durch eine Deckschichtentfernung mit Opferabstandshalter hergestellt sind
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE102015117230A1 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
EP0257328B1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE10250902A1 (de) Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterelements

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8328 Change in the person/name/address of the agent

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee